JP3551654B2

JP3551654B2 - 半導体装置の製造方法

Info

Publication number: JP3551654B2
Application number: JP26994496A
Authority: JP
Inventors: 伸和大場; 毅深田; 稲男豊田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1996-10-11
Filing date: 1996-10-11
Publication date: 2004-08-11
Anticipated expiration: 2016-10-11
Also published as: JPH10116995A

Description

【０００１】
【発明の属する技術分野】
本発明は、薄肉部を有する半導体装置の製造方法に関し、例えば、ダイヤフラムを有する半導体圧力センサ等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体圧力センサにおいて、ダイヤフラム部を電気化学ストップエッチングにより形成する。この電気化学ストップエッチングを行うに際し、ダイアフラム部に所定電圧を印加する必要がある。
ところで、一般的に半導体装置を製造するにあたって、１つのウェハにより多数のチップを形成するため、上記所定電圧をこれら多数のチップに印加しなければならない。このため、各チップに電気的に導通した配線を形成し、その配線を介して所定電圧を印加して電気化学ストップエッチングを行っている。
【０００３】
具体的には、図７に示すように、ウェハ内の多数のチップに並列的に接続された電気配線９を形成し、電気化学ストップエッチング時には、この電気配線９を介してダイヤフラム部に所定電圧Ｖｃｃが印加される。
そして、ダイヤフラムを形成した後、スクライブラインに沿ってダイシングカットし、チップ単位に分割する。しかしこのとき、図８に示すように、チップ端面に配線の残粕５０が付着し、半導体圧力センサ作動時において電気配線９とＰ⁻型シリコン基板１が短絡してしまう場合がある。これを防ぐために、図９に示すように、Ｐ^＋型拡散層５及びＮ^＋型拡散層７にて電気化学ストップエッチング時の印加電圧においては順方向バイアスとなり、半導体圧力センサ実動作時においては逆方向バイアスとなるダイオードを形成している。
【０００４】
しかしながら、このダイオードにおけるＰ^＋型領域５とＮ⁻型エピタキシャル層２及びＰ⁻型シリコン基板１にて寄生トランジスタが形成される。そして、電気化学ストップエッチング時においてこの寄生トランジスタがオンし、電気配線９からＰ⁻型シリコン基板１に電流が流れてしまいダイヤフラム部Ｂを形成するための所定電圧Ｖｃｃを加えることができない。この寄生トランジスタの影響をなくすために、従来においてはダイオードの下のＮ⁻型エピタキシャル層２とＰ⁻型シリコン基板１間にキャリアストッパーとしてＮ^＋埋め込み拡散層を形成している。
【０００５】
このＮ^＋埋め込み拡散層は、Ｐ⁻型シリコン基板１、Ｎ⁻型エピタキシャル層２の両方向に厚み広がりを持ち、Ｎ^＋埋め込み層がないダイヤフラム部においては数μｍ程度Ｎ⁻型エピタキシャル層２の厚さが厚くなる。
【０００６】
【発明が解決しようとする課題】
ところで、半導体圧力センサの高度化、小型化を図るためには、ダイヤフラムの薄化が考えられる。そして、ダイヤフラムの厚さは、印加電圧による空乏層広がりやＮ⁻型エピタキシャル層２の厚さにより決定されるため、Ｎ⁻型エピタキシャル層２の薄化が必要となる。
【０００７】
このＮ⁻型エピタキシャル層２の薄化のために、上述したＮ^＋埋め込み拡散層を廃止することが考えられるが、電気化学ストップエッチング時において寄生トランジスタの影響が生じるという問題がある。
本発明は上記点に鑑みてなされたもので、Ｎ^＋埋め込み拡散層をなくし、寄生トランジスタの影響のない半導体装置を製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するため、以下の技術的手段を採用する。
請求項１に記載の発明においては、第１導電型の半導体基板（１）上に、形成された第２導電型の半導体層（２）を少なくともダイオード部（Ａ）とダイヤフラム部（Ｂ）とに分離し、ダイオード部（Ａ）における半導体層（２）の表層部に第１導電型の拡散層（５）を形成し、この拡散層（５）の表層部に第２導電型の拡散層（７）を形成する。また、第１導電型の拡散層（５）の周辺に第２導電型の拡散層（６）を形成する。
【０００９】
そして、第１の導電型拡散層（５）と、この第１の導電型拡散層（５）の周辺に形成した第２の導電型の拡散層（７）とを電気的に接続する電気配線（９）と、第１導電型の拡散層（５）の表層部に形成した第２導電型の拡散層（７）とダイヤフラム部（Ｂ）における半導体層（２）とを電気的に接続する電気配線（１０）を形成する。
【００１０】
次に、第１導電型の拡散層（５）と電気的に接続された電気配線（１１）側から所定電圧を印加して電気化学ストップエッチングを行い、ダイヤフラム部（Ｂ）における半導体基板（１）裏面に、凹部（１３）を形成することを特徴とする。
このように、ダイオード部（Ａ）における第２導電型の半導体層（２）の表層部に形成される第１導電型の拡散層（５）の周辺に第１導電型の拡散層（６）を形成して、第１導電型の拡散層（５）と第２導電型の拡散層（６）とを短絡させることにより、電気化学ストップエッチング時に所定電圧Ｖｃｃを印加したときにおいて寄生トランジスタがオンしないようにすることができる。
【００１１】
これにより、寄生トランジスタをオンさせないために必要としていた、第１導電型の半導体基板（１）と第２導電型の半導体層（２）との間に形成するＮ^＋埋め込み層を排除することができるため、半導体圧力センサの薄化を図ることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
図１に本発明の一実施形態であって、電気化学ストップエッチング時における半導体圧力センサの説明図を示す。
本実施形態における半導体圧力センサの製造工程について説明する。まず、Ｐ⁻型シリコン基板（第１導電型の半導体基板）１上にエピタキシャル成長法によりＮ⁻型エピタキシャル領域（第２導電型の半導体層）２を形成する。そして、Ｎ⁻型エピタキシャル領域２に、素子分離のためのアイソレーションＰ^＋型拡散層３を形成する。
【００１３】
このアイソレーションＰ^＋型拡散層（第１導電型の拡散層）３により分離された領域は、ダイオード部Ａとダイヤフラム部Ｂ及びスクライブ部Ｃに区別される。そして、ダイヤフラム部ＢにおけるＮ⁻型エピタキシャル領域２の表層部にイオン注入を行いブリッジ状にゲージ抵抗となるＰ^＋型拡散層４を形成し、また、ダイオード部ＡにおけるＮ⁻型エピタキシャル領域２の表層部にイオン注入を行い、Ｐ^＋型拡散層５を形成する。
【００１４】
次に、ダイオード部ＡにおけるＰ^＋型拡散層５の表層部とＮ⁻型エピタキシャル領域２の表層部のうちＰ^＋型拡散層５の周辺及びダイヤフラム部ＢにおけるＰ^＋型領域４の近傍にそれぞれリンイオン等を拡散させ、Ｎ⁻型拡散層（第２導電型の拡散層）６、７、８を形成する。このときの半導体圧力センサのダイオード部Ａにおける上面図を図２（ａ）に示す。
【００１５】
なお、ダイオード部ＡにおけるＰ^＋型拡散層５、Ｎ⁻型エピタキシャル領域２、Ｐ⁻型シリコン基板１により形成されるＰＮＰ接続は、電気化学ストップエッチング時においては、寄生トランジスタとして作用し、それぞれエミッタ領域、ベース領域、コレクタ領域となる。
そして、図示しないが所定の領域に酸化膜を形成し、その後、この上面全面に、配線層を形成し、エッチングにより電気配線９、１０をパターニング形成する。このとき、Ｎ^＋型拡散層６を形成したことにより電気配線９にて、ダイオード部Ａにおけるエミッタ領域であるＰ^＋型拡散層５とベース領域であるＮ⁻型エピタキシャル領域とが電気的に接続される。また、このとき電気配線１０によりＮ^＋型拡散層７とダイヤフラム部ＢにおけるＮ⁻型拡散層とを電気的に接続する。この後、電気配線９と電気的に接続されたボンディングパッド１１と、電気配線１０と電気的に接続されたボンディングパッド１２をそれぞれ形成する。
【００１６】
次に、図示しないが、Ｐ⁻型シリコン基板１の底面側を、ダイヤフラム部Ｂに穴が形成されたマスクで覆う。そして、配線電極１０側から所定電圧Ｖｃｃを印加した状態でＫＯＨ水溶液にて電気化学ストップエッチングを行い、ダイヤフラム部Ｂの所定部分の薄膜化を行う。
ここで、電気化学ストップエッチングは、シリコンの電位がパッシベーション電圧以上になると、陽極酸化反応により酸化膜が形成されるためシリコンのエッチングが停止することを利用している。Ｎ型エピタキシャル層にパッシベーション電圧以上の所定電圧Ｖｃｃが印加されるため、ＰＮ接合で空乏層が発生する。Ｐ⁻型シリコン基板１側の空乏層の先端は略パッシベーション電圧と等しいため、Ｐ⁻型シリコン基板１側の空乏層でエッチングが停止する。
【００１７】
この方法に基づき、電気化学ストップエッチングを行う。
ところで、前述したように、ダイオード部Ａにおいて、Ｐ^＋型拡散層５とＮ⁻型エピタキシャル領域２及びＰ⁻型シリコン基板１にてＰＮＰ接合が形成され寄生トランジスタとして作用する。このとき、図１に示すようにエミッタ領域となるＰ^＋型拡散層５とベース領域となるＮ⁻型エピタキシャル領域２とを電気的に接続しているため、これらの領域は同電位に保持される。このため、エミッタ、ベース領域間に電位差が生じず、寄生トランジスタがオンしない。
【００１８】
例えば、電気化学ストップエッチングにおいて、図１に示す本実施形態におけるダイオード構造を採用した場合と、図１に示す構造においてベース領域となるＮ^＋型拡散層６を形成しないダイオード構造を採用した場合についての、寄生トランジスタの電流増幅率ｈｆｅ（Ｉｃ／Ｉｂ）のシミュレーション結果を図３に示す。
【００１９】
このように、本実施形態におけるダイオード構造を採用した場合においては寄生トランジスタの電流増幅率ｈｆｅ（Ｉｃ／Ｉｂ）は、ほぼ零であり、寄生トランジスタがオンしない。
このため、印加された所定電圧Ｖｃｃにより空乏層が発生し、正常な電気化学ストップエッチングがなされ、空乏層の先端でエッチングが停止する。これにより、電気化学ストップエッチングが終了し、図４に示すようにダイヤフラム部Ｂに凹部１３が形成される。
【００２０】
なお、この後、スクライブ部Ｃにてスクライブラインに沿ってＰ⁻型シリコン基板１をチップ単位にダイシングカットし、図５に示す半導体圧力センサは完成する。
このように、ダイオード部ＡにおけるＮ⁻型エピタキシャル領域２の表層部に形成されるＰ^＋型拡散層（ベース領域）５の周辺にＮ^＋型拡散層（コレクタ領域）６を形成してベース領域とコレクタ領域とを短絡させることにより、電気化学ストップエッチング時に所定電圧Ｖｃｃを印加したときにおいて寄生トランジスタがオンしないようにすることができる。
【００２１】
これにより、寄生トランジスタをオンさせないために必要としていたＰ⁻型シリコン基板１とＮ⁻型エピタキシャル領域２との間に形成するＮ^＋埋め込み層を排除することができるため、半導体圧力センサの薄化を図ることができる。
次に、このように形成された半導体圧力センサについて実動作時における半導体圧力センサの回路図を図６に示す。
【００２２】
図６に示すように、実動作時における回路はダイヤフラム部Ｂの表層面にブリッジ状に形成されたゲージ抵抗となるＰ^＋型拡散層４に例えば１．４Ｖの定電圧Ｖｇを印加する。そして、Ｐ^＋型拡散層５及びＮ⁻型エピタキシャル領域２により形成されるダイオードを流れてボンディングパッド３側に電流が流れないように、Ｖｇよりも高電圧となる電圧Ｖｂをボンディングパッド１２に印加する。
【００２３】
そして、ダイヤフラム部ＢにおけるＰ^＋型拡散層４が液体や気体から受圧して変形する。これにより、Ｐ^＋型拡散層４の抵抗値が変化し、ゲージ抵抗のブリッジに設けられた出力部における電圧（電流）値にてこの変化を読み取り、半導体圧力センサにかかる圧力を検出する。
なお、エミッタ領域となるＰ^＋型拡散層５と、その表層部に形成されたＮ^＋型拡散層７は、半導体圧力センサ実動作時においてはダイオードとして働く。そして、ボンディングパッド３から電圧を印加したときにおいて、上述したように、ダイシングカット時における電気配線の残粕５０によりＮ⁻型エピタキシャル領域２とＰ⁻型シリコン基板１が短絡してたとしても、このダイオードにより、電気配線５側に電流が流れるのを防止できるため、半導体圧力センサは正常な動作を行うことができる。
【００２４】
本実施形態においては、図２（ａ）に示すようにＰ^＋型拡散層５の周辺の一部にＮ^＋型拡散層６を形成したが、図２（ｂ）に示すように、Ｐ^＋型拡散層５の周囲を囲むようにＮ^＋型拡散層６を形成してもよい。
また、本実施形態においては、半導体圧力センサについて本発明を適用したが、半導体加速度センサ等についても適用可能することができる。
【００２５】
また、本実施形態においては、第１導電型にＰ型の半導体材料を適用し、第２導電型にＮ型の半導体材料を適用しているが、これを第１導電型にＮ型の半導体材料を適用し、第２導電型にＰ型の半導体材料を適用してもよい。
【図面の簡単な説明】
【図１】本発明の１実施形態であって電気化学ストップエッチング時における半導体圧力センサの断面図である。
【図２】図１における、ダイオード部Ａの上面図である。
【図３】電気化学ストップエッチングにおけるシミュレーションによる比較図である。
【図４】電気化学ストップエッチング後における半導体圧力センサの断面図である。
【図５】実動作時における半導体圧力センサの断面図である。
【図６】実動作時における半導体圧力センサの回路図である。
【図７】ウェハにおいて、多数形成される半導体圧力センサの観念図である。
【図８】半導体圧力センサをチップ単位でダイシングカットした時の断面図である。
【図９】従来における半導体圧力センサにおいて、ダイオードの下層部におけるＮ^＋型埋め込み層を排除した時の説明図である。
【符号の説明】
１…Ｐ⁻型シリコン基板、２…Ｎ⁻型エピタキシャル領域、
３…アイソレーション領域、４…ゲージ抵抗、
５…エミッタ領域となるＰ^＋型拡散層、６…ベース領域となるＮ^＋型拡散層、
７…Ｎ^＋型拡散層、８…Ｎ^＋型拡散層、９…電気配線、１０…電気配線。

Claims

第１導電型の半導体基板（１）上に、第２導電型の半導体層（２）を形成し、前記半導体層（２）を少なくともダイオード部（Ａ）とダイヤフラム部（Ｂ）とに分離する素子分離層（３）を形成する工程と、
前記ダイオード部（Ａ）における前記半導体層（２）の表層部に第１導電型の拡散層（５）を形成し、この拡散層（５）の表層部に第２導電型の拡散層（７）を形成する工程と、
前記第１導電型の拡散層（５）の周辺に第２導電型の拡散層（６）を形成する工程と、
前記第１導電型の拡散層（５）と、この第１導電型の拡散層（５）の周辺に形成した前記第２導電型の拡散層（７）とを電気的に接続する電気配線（９）を形成する工程と、
前記第１導電型の拡散層（５）の表層部に形成した前記第２導電型の拡散層（７）と、前記ダイヤフラム部（Ｂ）における半導体層（２）とを電気的に接続する電気配線（１０）を形成する工程と、
前記第１導電型の拡散層（５）と電気的に接続された電気配線（９）側から所定電圧を印加して電気化学ストップエッチングを行い、前記ダイヤフラム部（Ｂ）における前記半導体基板（１）裏面に、凹部（１３）を形成する工程とを備えることを特徴とする半導体装置の製造方法。