JPH0729955A

JPH0729955A - 半導体装置とその製造方法

Info

Publication number: JPH0729955A
Application number: JP16786593A
Authority: JP
Inventors: Keiji Mita; 恵司三田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1993-07-07
Filing date: 1993-07-07
Publication date: 1995-01-31

Abstract

(57)【要約】【目的】ダイオードのオン動作を利用することによ
り、電極の膜厚が極めて薄い、信頼性に欠けるチップを
確実に不良判定する。【構成】半導体チップ（１）の周囲部分を囲むテスト
パターン（２）を形成する。テストパターン（２）に多
数のバイパスライン（４）を形成する。テストパターン
（２）に順方向と逆方向の定電流を流し、各々パッド
（３）ＡＢ間の電位差を測定する。膜厚が薄ければ電位
差が大きくなりダイオード（７）がオン動作する。先の
２回の測定値が同じであれば良品、ダイオード（７）が
オンすることにより測定値が異なれば不良品と判定す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電極配線の膜厚チェッ
クを確実且つ容易ならしめた半導体装置とその製造方法
に関する。

【０００２】

【従来の技術】ＢＩＰ型、ＭＯＳ型を問わず、半導体集
積回路の内部の素子間接続は、チップ上に被着したＡｌ
またはＡｌ−Ｓｉ材料を所望形状にパタ−ニングした電
極配線で実現している。従って、電極配線の不良は即チ
ップの不良となる。電極配線の不良は、マスクの位置合
わせ不良とエッチングの不良、そして蒸着またはスパッ
タにより被着した電極材料の膜厚の制御不良（特に膜厚
過小）に起因する。位置合わせ不良とエッチング不良は
視認検査で確認できるほか、電気特性試験で確実に除去
できる。膜厚の過小は、ウェハ全体で均一に薄くなって
いればウェハの数ケ所を確認する視認検査でも除去でき
る可能性はある。しかし、ウェハの一部分で局所的に薄
くなっているような場合、このような場所に位置したチ
ップを、ウェハの数ケ所しか確認しない視認検査では１
００％の確率で除去することが望めない。

【０００３】今、設計値が膜厚１．０μのもので、何ら
かの要因により膜厚が０．８μのチップと０．２μのチ
ップが製造されたとする。両者とも、電気的な回路接続
は成されているので動作的には何の問題もなく、そのた
めウェハチェックでも完成時試験でも両者を区別するこ
とは困難である。膜厚が０．８μ残っているチップは、
多少の不安を残しながらも良品として継続的に動作する
ことは可能である。しかし、膜厚が０．２μしか残って
いないようなチップでは信頼性が全く欠乏し、経時変化
等により時間が経ってから断線やコンタクト不良が発生
する。このようなチップが良品と判定され市場に出荷さ
れるということは、確率が低いとはいえ、製品全体に対
する信頼性を大幅に損なうという問題がある。

【０００４】そこで本願出願人は、今だ公知ではない
が、チップの周囲にテストパタ−ンを配置し、該テスト
パターンの抵抗値を全てのチップについて測定すること
により上記不良チップを除去することを試みた。即ち図
４に示すように、半導体チップ（１）の周囲部分に電極
配線と同時形成される環状のテストパタ−ン（２）を配
置し、両端のボンディングパッド（３）間の抵抗値を測
定することにより電極配線の膜厚を推定しようというも
のである。

【０００５】尚、ウェハの一部に膜厚が薄い部分を生じ
させるものとして、スパッタ装置などにウェハを固定す
るためのツメの周囲部分があげられる。ツメの上には電
極材料が被着しないのはもちろん、その周囲部分で局所
的に膜厚が薄くなるという性質を有する（例えば、特願
平０４−３４８８９３号）。また、ツメ跡部分にかかる
可能性があるチップ全てを最初から不良にする手法が特
開平２−１５４４１３号公報に記載されているが、これ
ではウェハ面積に対するチップの収率が極端に悪化す
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た測定方法においても、完全な判定は不可能である欠点
があった。今、テストパタ−ン（２）の膜厚と線幅、お
よび長さが各々１．０μ、３．０μ、および１６ｍｍで
あるとする。この両端の抵抗値は、抵抗値＝アルミの伝導率・長さ／（膜厚・線幅）＝2.7×10^-6・1.6／（1.0×10^-4・3×10^-4）＝１４４Ω となる。アルミ配線の線幅と膜厚には必ずばらつきが生
じる。また、測定時の探針の接触抵抗の変動も考えられ
る。そこで、アルミ配線の線幅と膜厚の許容範囲をプラ
ス・マイナス１０％とすると、抵抗値の許容範囲はプラ
ス・マイナス２０％となり、１１５Ω〜１７５Ωが良品
の範囲となる。

【０００７】この手法で、チップ（１）全体のテストパ
ターン（２）の膜厚が半分になった、または膜厚が極端
に薄くテストパターン（２）の一部が切れた、というよ
うなチップ（１）を除去することは可能である。前者は
抵抗値が２８８Ωとなり、後者は抵抗値が無限大となっ
て前記許容範囲を越えるからである。しかしながら、膜
厚の薄い部分がチップ（１）の半分にかかるような場
合、つまり、テストパターン（２）の一部が薄くなった
ような場合には前記測定方法では膜厚の状態を確定でき
ない。つまり、同じ条件でテストパタ−ン（２）の２０
０μだけ膜厚が０．１μになったとする。すると、テス
トパタ−ン（２）全体の抵抗値は薄くなった部分の抵抗
値（１８Ω）とそのほかの部分の抵抗値（１４２Ω）と
の和になり、結局１６０Ωとなる。１６０Ωという値
は、前記許容範囲内にあり、良品と判定してしまう。ま
た、膜圧が全体的に０．９μに減少した程度の良品チッ
プ（１）もテストパターン（２）の抵抗値は１６０Ωと
なり、両者の区別ができない。こと信頼性を確保するた
めには、前者を不良と判定し後者を良品と判定したいこ
とは言うまでもない。

【０００８】

【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、テストパタ−ンに並列にバ
イパスラインを接続し、該バイパスラインにダイオード
を直列接続し、前記テストパターンの膜厚が部分的に薄
くなった場合はその電位降下によりダイオードがオンす
るような構成としてテストパターン両端の電位差を測定
することにより、電極配線の膜厚の状態を的確に且つ正
確に判断できる半導体装置とその製造方法を提供するも
のである。

【０００９】

【作用】まず、ダイオード（７）が逆方向となるように
電流を流してテストパターン（２）の両端電圧を測定す
る。ダイオード（７）が遮断状態にあるのでバイパスラ
イン（４）は機能せず、テストパターン（２）の抵抗値
に従う電位差が測定される。次いでダイオード（７）が
順方向となるように電流を流してテストパターン（２）
の両端電圧を測定する。テストパターン（２）全体の膜
圧が１０％薄くなったものでは、バイパスライン（４）
両端の電位差はさほど大きくないのでダイオード（７）
がオンせず、やはりバイパスライン（４）が機能しない
ので、テストパターン（２）の両端電圧は先の測定結果
と等しくなる。一方、テストパターン（２）の一部が極
端に膜圧が減少したものでは、そこに位置するバイパス
ライン（４）両端の電位差が大きくなるのでダイオード
（７）がオンする。ダイオード（７）がオンすればバイ
パスライン（４）が機能するため、その部分の抵抗値が
減少する。すると、テストパターン（２）の両端電圧が
先の測定結果より小さくなる。このような違いが生じる
ため、前者と後者とを測定により確実に判定できる。

【００１０】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明の半導体装置を示すた
めの平面図である。半導体チップ（１）の中央部分には
周知のプロセス技術によってＢＩＰ型、ＭＯＳ型等の回
路素子が形成されており、個々の回路素子は、Ａｌ又は
Ａｌ−Ｓｉなどの電極材料を蒸着またはスパッタ被着
し、所望形状にパタ−ニングすることにより電気的接続
が取られて集積回路網を形成する。

【００１１】その電極形成時、中央の能動領域を囲むよ
うにチップ（１）の周辺部分にテストパターン（２）を
形成する。テストパターン（２）はチップ（１）のほぼ
全周を囲みように形成され、その両端には探針接触用の
パッド（３）が形成される。テストパターン（２）に
は、テストパターン（２）と並列にその内側または外側
にバイパスライン（４）が接続される。バイパスライン
（４）はテストパターン（２）の全周にわたり、等距
離、等間隔で複数個配置される。また、バイパスライン
（４）は前記電極配線の形成によりテストパターン
（２）と一体化して形成される。

【００１２】図２はバイパスライン（４）部分を拡大し
た平面図である。バイパスライン（４）は、テストパタ
ーン（２）に並列に延在する第１と第２のバイパスライ
ン（５）（６）と、第１と第２のバイパスライン（５）
（６）に直列に接続されたダイオード（７）からなる。
第１のバイパスライン（５）はダイオード（７）のカソ
ード側に接続され、第２のバイパスライン（６）はダイ
オード（７）のアノ−ド側に接続される。（８）はコン
タクトホールである。

【００１３】ＢＩＰ型の場合は、ダイオード（７）は下
の高濃度分離領域をアノ−ド領域とすると構成が簡便で
ある。即ち図３に示すように、Ｐ形半導体基板（１０）
の上に形成したＮ型エピタキシャル層をＰ＋型分離領域
（１１）で分離して島領域（１２）を形成し、島領域
（１２）と分離領域（１１）との両方に跨るＮ＋型カソ
ード領域（１３）を拡散により形成し、酸化膜（１４）
上を延在する第１のバイパスライン（５）をカソード領
域（１３）に、第２のバイパスライン（６）を分離領域
（１１）に各々オ−ミックコンタクトさせる。カソード
領域（１３）の形成はエミッタ拡散等を利用する。これ
で、分離領域（１１）をアノ−ドとするＰＮ接合ダイオ
ード（７）が形成される。

【００１４】本願のテストパターン（２）によっても、
従来と同様に、チップ（１）全体のテストパターン
（２）の膜厚が半分になった、または膜厚が極端に薄く
テストパターン（２）の一部が切れた、というチップ
（１）を認識し、不良品として除去することが可能であ
る。前者は抵抗値が２８８Ωとなり（電圧を測定してい
れば、該抵抗値に従う値の電圧）、後者は抵抗値が無限
大となるからである。

【００１５】以下、本願の構成を用いて、チップ（１）
の一部の膜厚が薄くなったものとチップ全体の膜厚が均
等に１０％減少したチップ（１）との区別方法を説明す
る。図１または図２において、テストパターン（２）両
端のパッド（３）を各々Ａ点、Ｂ点とし、テストパター
ン（２）と第１のバイパスライン（５）との接続部分を
Ｃ点、同じくテストパターン（２）と第２のバイパスラ
イン（６）との接続点をＤ点とする。テストパターン
（２）の膜厚、線幅、および長さを各々１μ、３μ、お
よび４ｍｍとする。第１と第２のバイパスライン（５）
（６）の膜厚と線幅はテストパターン（２）と同じにす
る。ダイオード（７）のアノ−ドとカソ−ドのコンタク
ト（８）部は拡散領域によるオン抵抗増大を避けるため
できるだけ近接させる。そして、接続点Ｃと接続点Ｄと
の距離を例えば５００μとする。

【００１６】本願の試験測定は、テストパターン（２）
に順方向と逆方向の定電流を流し、各々についてパッド
ＡＢ間の電位差を測定する。今、テストパターン（２）
の接続点ＣＤ間に２００μの大きさで膜厚が極めて薄い
（０．１μ）領域が形成された場合を検証する。まずテ
ストパターン（２）に接続点Ａを負側、接続点Ｂを正側
とする一定電流を流す。電流値は一例として０．０５Ａ
とする。ダイオード（７）は逆方向にバイアスされるの
で、バイパスライン（４）は遮断状態となり、バイパス
ライン（４）を完全に無視することができる。接続点Ｃ
Ｄ間の抵抗値は、膜厚が０．１μしかない部分と膜厚が
１．０μある部分との抵抗値の和であるから、ＣＤ間の抵抗値＝ 2.7×10^-6・200×10^-4／（0.1×10
^-4・3×10^-4）＋2.7×10^-6・300×10^-4／（1.0×10^-4・
3×10^-4）＝２０．７Ω 残りのテストパターン（２）の抵抗値は、 2.7×10^-6・1.55 ／（1.0×10^-4・3×10^-4）＝１４０Ω となるので、結局パッドＡＢ間の抵抗値は１６０．７Ω
となり、電位差は８．０４Ｖとなる。

【００１７】次いで、テストパターン（２）に極性を
逆、つまり接続点Ａを正側、接続点Ｂを負側とする一定
電流を流す。電流値は１回目の測定と同じである。先に
算出した接続点ＣＤ間の抵抗値により、接続点ＣＤ間に
は約１．０Ｖの電位差が生じている。また、電流の向き
はダイオード（７）を順方向にバイアスできる方向であ
る。前記接続点ＣＤ間に生じている電位差により、ダイ
オード（７）がオン動作して、テスト用の定電流はテス
トパターン（２）とバイパスライン（４）との両方に分
割して流れる。ＰＮ接合ダイオード（７）のオン抵抗は
約１Ω（拡散領域が不必要に長くなければ）であるの
で、結局、接続点ＣＤ間の抵抗値は接続点ＣＤ間のテス
トパターン（２）が２本並列接続された形になり、約半
分の１０Ωとなる。すると、パッドＡＢ間の抵抗値は先
に計算した１４０Ωと合計して１５０Ωとなり、定電流
を流しているのでパッドＡＢ間の電位差は７．５０Ｖと
なる。

【００１８】即ち、バイパスライン（４）のダイオード
がＯＮ・ＯＦＦすることによって第１回目の測定値
（８．０４Ｖ）に対して２回目の測定値（７．５０Ｖ）
が低くなるのである。２回の測定で測定値が異なること
を確認することにより、チップ（１）の一部で膜厚が極
端に薄くなったものと推定し、不良品と判定する。一
方、良品と判定すべき、チップ（１）全体の膜厚が均等
に０．９μになったものではどのような測定結果になる
かを以下に説明する。

【００１９】先に計算で求めたとおり、この場合のテス
トパターン（２）の抵抗値は１６０Ωである。１回目の
測定時、ダイオード（７）が逆方向バイアスになること
から、バイパスライン（４）には電流が流れず、従って
パッド間の抵抗値は８．０Ｖになる。２回目の測定時、
ダイオード（７）は順方向バイアスになる。この時の接
続点ＣＤ間の電位差を求めると、抵抗値は 2.7×10^-6・500×10^-4／（0.9×10^-4・3×10^-4）＝５．
０Ω となるので、接続点ＣＤ間の電位差は０．２５Ｖとな
る。ＰＮ接合ダイオード（７）のオン電圧は０．６〜
０．７Ｖであるので、ダイオード（７）はオンできず遮
断状態となる。よって、バイパスライン（４）に電流が
流れることがなく、そのためパッドＡＢ間の電位差は
８．０Ｖとなる。つまり、１回目の測定と２回目の測定
とで測定値に差がない。差がないことを確認すれば、膜
厚が許容範囲内で均等に薄くなったものと推定し、良品
と判断する。

【００２０】このように、２回の測定を行いその測定値
を比較することにより、チップ（１）の一部で膜厚が薄
くなった不良品と、チップ（１）全体で膜厚が均等に薄
くなった良品とを区別することができるのである。尚、
接続点ＣＤ間の距離は、ダイオード（７）のオン電圧と
膜厚の許容範囲に鑑み適当な値を選択する。余り大きく
すると膜厚のばらつきの許容範囲が狭くなり、逆に小さ
くするとダイオード（７）がオンしにくくなるので許容
範囲が広くなり過ぎる。また、電流を流す向きは、どち
らを先に測定しても良い。

【００２１】

【発明の効果】以上に説明したとおり、本発明によれ
ば、チップ（１）の一部で膜厚が薄くなった不良品と、
チップ（１）全体で膜厚が均等に薄くなった良品とを明
確に区別することができる利点を有する。むろん、膜厚
が許容範囲以上に薄くなったもの、テストパターン
（２）に段切れが生じるほど薄くなったものを除去でき
るのは従来と同様である。よって、信頼性に欠けるチッ
プ（１）が市場に出荷されてしまうことを防止でき、製
品の信頼性向上に大きく寄与することができるものであ
る。

【図面の簡単な説明】

【図１】本発明を説明するための平面図である。

【図２】本発明を説明するための拡大平面図である。

【図３】本発明を説明するための断面図である。

【図４】従来例を説明するための平面図である。

Claims

【特許請求の範囲】

【請求項１】半導体チップの周囲部分に形成した、両
端にパッドを有する環状のテストパタ−ンと、前記テストパターンに近接して、そのほぼ全周にわたり
ほぼ等間隔に配置した複数個のダイオード素子と、前記ダイオード素子の一方の電極を前記テストパタ−ン
に接続する第１のバイパス電極と、前記ダイオード素子の他方の電極を前記テストパターン
と前記第１のバイパス電極との接続位置から離れた位置
に接続する第２のバイパス電極とを具備することを特徴
とする半導体装置。
【請求項２】前記ダイオード素子が一導電型の高濃度
分離領域と逆導電型の拡散領域とのＰＮ接合であること
を特徴とする請求項１記載の半導体装置。
【請求項３】前記第１のバイパス電極の接続部分と前
記第２のバイパス電極の接続部分との距離が、前記テス
トパターンの膜厚の低減による電位差の増大によって前
記ダイオ−ド素子を順方向にオンさせることが可能な距
離であることを特徴とする請求項１記載の半導体装置。
【請求項４】半導体チップの周囲部分に、その両端に
パッドを有する環状のテストパタ−ンと、前記テストパターンに近接して、そのほぼ全周にわたり
ほぼ等間隔に配置した複数個のダイオード素子と、前記ダイオード素子の一方の電極を前記テストパタ−ン
に接続する第１のバイパス電極と、前記ダイオード素子の他方の電極を前記テストパターン
と前記第１のバイパス電極との接続位置から離れた位置
に接続する第２のバイパス電極とを形成し、前記テストパターンの一方向に定電流を流して前記テス
トパターンの両端電圧を測定し、次いで前記テストパターンの逆方向に定電流を流して前
記テストパターンの両端電圧を測定し、これらの電圧を比較することにより前記半導体チップ内
の電極の膜厚の良否を判定することを特徴とする半導体
装置の製造方法。