JPS5936915Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5936915Y2 JPS5936915Y2 JP8118980U JP8118980U JPS5936915Y2 JP S5936915 Y2 JPS5936915 Y2 JP S5936915Y2 JP 8118980 U JP8118980 U JP 8118980U JP 8118980 U JP8118980 U JP 8118980U JP S5936915 Y2 JPS5936915 Y2 JP S5936915Y2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- checking
- appearance
- reference line
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
この考案は半導体装置に関し、特に不良半導体装置が次
工程へ送られないように外観チェック用基準線を設けた
半導体装置に関する。
工程へ送られないように外観チェック用基準線を設けた
半導体装置に関する。
一般に、トランジスタ、ダイオード、サイリスタ等の半
導体装置は、一枚の半導体ウェーハに拡散等によって多
数の半導体素子を形成し、ウェーハ状態のまま特性チェ
ックを行ない、不良素子にマーキングを行なった後、各
半導体素子に切断分離して製造されている。
導体装置は、一枚の半導体ウェーハに拡散等によって多
数の半導体素子を形成し、ウェーハ状態のまま特性チェ
ックを行ない、不良素子にマーキングを行なった後、各
半導体素子に切断分離して製造されている。
ここで、特性チェックのときは良品素子であったものが
、切断分離の際にクラック等によって不良になる場合が
ある。
、切断分離の際にクラック等によって不良になる場合が
ある。
このクラック等が明瞭であれば、不良素子として容易に
除去できるが、不明瞭であれば見逃がされて次工程に送
られてしまうおそれがある。
除去できるが、不明瞭であれば見逃がされて次工程に送
られてしまうおそれがある。
例えば、プレーナダイオードの場合について説明すると
、第１図および第２図において、１はＮ＋型のサブスト
レート領域、２はＮ＋型サブストレート領域１上に形成
されたＮ−型エピタキシャル成長面、３はＮ−型エピタ
キシャル成長層２内に選択拡散されたＰ型ベース領域、
４はＰＮ接合、５はＰＮ接合４の終端を被覆保護してい
る酸化膜、ガラス膜、窒化膜等の絶縁膜、６はＰ型ベー
ス領域３上の絶縁膜５を除去して形成されたオーミック
コンタクト用の窓孔、７は窓孔６がら露出しているＰ型
ベース領域３上に形成された金蒸着膜、８はＮ＋型サブ
ストレート領域１の裏面上に形成された金蒸着膜、９は
金蒸着膜８上にメッキ等で形成された銀層、１０は金蒸
着膜７上にメツ夫等で形成された銀のバンプ電極である
。
、第１図および第２図において、１はＮ＋型のサブスト
レート領域、２はＮ＋型サブストレート領域１上に形成
されたＮ−型エピタキシャル成長面、３はＮ−型エピタ
キシャル成長層２内に選択拡散されたＰ型ベース領域、
４はＰＮ接合、５はＰＮ接合４の終端を被覆保護してい
る酸化膜、ガラス膜、窒化膜等の絶縁膜、６はＰ型ベー
ス領域３上の絶縁膜５を除去して形成されたオーミック
コンタクト用の窓孔、７は窓孔６がら露出しているＰ型
ベース領域３上に形成された金蒸着膜、８はＮ＋型サブ
ストレート領域１の裏面上に形成された金蒸着膜、９は
金蒸着膜８上にメッキ等で形成された銀層、１０は金蒸
着膜７上にメツ夫等で形成された銀のバンプ電極である
。
この種のダイノードを半導体ウェーハを切断分離して製
造する際に、第３図に示すように、横方向にクラック１
１が入る場合がある。
造する際に、第３図に示すように、横方向にクラック１
１が入る場合がある。
もし、このクラック１１がＰＮ接合４に達すると特性不
良となるし、ＰＮ接合４に達しないまでもＰＮ接合４に
ある程度以上接近するといずれ特性不良になる。
良となるし、ＰＮ接合４に達しないまでもＰＮ接合４に
ある程度以上接近するといずれ特性不良になる。
したがって、このように限度以上のクラック１１が発生
した素子は外観チェック工程で除去しなければならない
。
した素子は外観チェック工程で除去しなければならない
。
しかしながら、肉眼または顕微鏡によって外観チェック
をする場合に、クラック１１の限度に対して個人差が生
じ、規格の甘い作業者では外観チェック時の良品率は高
くなるが、組立後の特性チェック時の良品率が低くなり
、資材を無駄にするし、規格の辛い作業者では良品素子
でも不良素子として除去することがあり、必要以上に良
品率を悪くするという問題点があった。
をする場合に、クラック１１の限度に対して個人差が生
じ、規格の甘い作業者では外観チェック時の良品率は高
くなるが、組立後の特性チェック時の良品率が低くなり
、資材を無駄にするし、規格の辛い作業者では良品素子
でも不良素子として除去することがあり、必要以上に良
品率を悪くするという問題点があった。
このようなことは、単にクラック１１のみならず、絶縁
膜５のピンホール１２等においても同様の問題点があっ
た。
膜５のピンホール１２等においても同様の問題点があっ
た。
この考案はこのような問題点を解決するよめに提案され
たもので、ＰＮ接合の終端がら所定寸法だけ外方に距っ
た部分に、前記ＰＮ接合の終端を囲む外観チェック用基
準線を設けたことを特徴とする特 以下、この考案の一実施例を図面により説明する。
たもので、ＰＮ接合の終端がら所定寸法だけ外方に距っ
た部分に、前記ＰＮ接合の終端を囲む外観チェック用基
準線を設けたことを特徴とする特 以下、この考案の一実施例を図面により説明する。
第４図はプレーナ型ダイオードの平面図を示し、第５図
は第４図の■−■線に沿う断面図を示す。
は第４図の■−■線に沿う断面図を示す。
図において、第１図ないし第３図と同一部分には同一参
照符号を付したのでその説明を省略する。
照符号を付したのでその説明を省略する。
この実施例の特徴は、絶縁膜５のＰＮ接合４の終端から
外方へ所定寸法１（５０〜１００μ程度）だけ距った部
分に、ＰＮ接合４の終端を囲む外観チェック用基準線の
一例としての環状の溝１３を形成したことである。
外方へ所定寸法１（５０〜１００μ程度）だけ距った部
分に、ＰＮ接合４の終端を囲む外観チェック用基準線の
一例としての環状の溝１３を形成したことである。
上記の構成によれば、半導体ウェーハから各素子に切断
分離する際にクラック１１が発生しても、このクラック
１１の先端が溝１３を越えていなければ良品素子と判定
でき、同様に絶縁膜５のピンホール１２についても、前
記溝１３よりも外方であれば良品素子と判定でき、いず
れにしても明確な判定基準となる溝１３を設けたので、
外観チェネタ時に作業者の個人差によるばらつきがなく
なる。
分離する際にクラック１１が発生しても、このクラック
１１の先端が溝１３を越えていなければ良品素子と判定
でき、同様に絶縁膜５のピンホール１２についても、前
記溝１３よりも外方であれば良品素子と判定でき、いず
れにしても明確な判定基準となる溝１３を設けたので、
外観チェネタ時に作業者の個人差によるばらつきがなく
なる。
なお、この考案の基準線は図示例の溝１３のみならず、
各種の変形が考えられる。
各種の変形が考えられる。
例えば、絶縁膜５を貫通する溝でもよく、この場合の溝
は外観チェック用の基準線であると同時に、チャンネル
ストッパーとしても役立つ。
は外観チェック用の基準線であると同時に、チャンネル
ストッパーとしても役立つ。
また、絶縁膜５上に金属層を環状に形成し電圧を印加す
るようにしたチャンネルストッパー兼用のもので゛あっ
てもよい。
るようにしたチャンネルストッパー兼用のもので゛あっ
てもよい。
あるいは、ＰＮ接合の終端を囲む環状のメサ溝を形成し
、ガラスを充填したものであってもよい。
、ガラスを充填したものであってもよい。
また、上記実施例はプレーナ型ダイオードについて説明
したが、トランジスタ、サイリスタ、集積回路等任意の
半導体装置は適用することができる。
したが、トランジスタ、サイリスタ、集積回路等任意の
半導体装置は適用することができる。
この考案は以上のように、ＰＮ接合の終端から外方に５
０〜１００μだけ距った位置に、ＰＮ接合の終端を囲む
外観チェック用基準線を設けたから、外観チェック時に
クラックやピンホール等の発生状態の良、不良を前記基
準線を基準にして判定できるようになり、作業者の個人
差がなくなって、不良素子が次工程に送られたり、逆に
良品素子が除去されるといった問題が一掃できるという
効果を奏する。
０〜１００μだけ距った位置に、ＰＮ接合の終端を囲む
外観チェック用基準線を設けたから、外観チェック時に
クラックやピンホール等の発生状態の良、不良を前記基
準線を基準にして判定できるようになり、作業者の個人
差がなくなって、不良素子が次工程に送られたり、逆に
良品素子が除去されるといった問題が一掃できるという
効果を奏する。
第１図はプレーナ型ダイオードの平面図、第２図は第１
図のＩＩ −ＩＩ線に沿う断面図、第３図は不良半導体
装置の断面図、第４図はこの考案の一実施例のプレーナ
型ダイオードの平面図、第５図は第４図のｖ−ｖ線に沿
う断面図である。 ４・・・・・・ＰＮ接合、５・・・・・・絶縁膜、１３
・・・・・・外観チェック用基準線（溝）。
図のＩＩ −ＩＩ線に沿う断面図、第３図は不良半導体
装置の断面図、第４図はこの考案の一実施例のプレーナ
型ダイオードの平面図、第５図は第４図のｖ−ｖ線に沿
う断面図である。 ４・・・・・・ＰＮ接合、５・・・・・・絶縁膜、１３
・・・・・・外観チェック用基準線（溝）。
Claims (1)
- 少なくとも一生面で終端するＰＮ接合を有する半導体装
置において、前記ＰＮ接合の終端がら外方に５０〜１０
０μだけ距った部分に、前記ＰＮ接合の終端を囲む外観
チェック用基準線を設けたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118980U JPS5936915Y2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118980U JPS5936915Y2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS574228U JPS574228U (ja) | 1982-01-09 |
| JPS5936915Y2 true JPS5936915Y2 (ja) | 1984-10-12 |
Family
ID=29443596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8118980U Expired JPS5936915Y2 (ja) | 1980-06-10 | 1980-06-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936915Y2 (ja) |
-
1980
- 1980-06-10 JP JP8118980U patent/JPS5936915Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS574228U (ja) | 1982-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904609A (en) | Method of making symmetrical blocking high voltage breakdown semiconductor device | |
| US3064167A (en) | Semiconductor device | |
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| US9397022B2 (en) | Semiconductor device having a locally reinforced metallization structure | |
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| JPH0414511B2 (ja) | ||
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| KR100541539B1 (ko) | 게터링 기법 제공 방법 | |
| US3628106A (en) | Passivated semiconductor device with protective peripheral junction portion | |
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US4110782A (en) | Monolithic integrated circuit transistor having very low collector resistance | |
| JPS61158177A (ja) | 半導体装置 | |
| US4046605A (en) | Method of electrically isolating individual semiconductor circuits in a wafer | |
| US7511316B2 (en) | Semiconductor device resistive to high voltage and capable of controlling leakage current | |
| JPS5936915Y2 (ja) | 半導体装置 | |
| US4341011A (en) | Method of manufacturing semiconductor device | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| US20240339332A1 (en) | Method of manufacturing semiconductor device | |
| US20240339333A1 (en) | Method of manufacturing semiconductor device | |
| US5883416A (en) | Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage | |
| US20240290663A1 (en) | Method of manufacturing semiconductor device | |
| JPS63208231A (ja) | 半導体装置 | |
| JP2724707B2 (ja) | ブリッジ・メタル構造物を持つダイを有する半導体ウェーハおよびその製造方法 | |
| JPH05275719A (ja) | 半導体素子およびその製造方法 |