JPH03148832A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03148832A JPH03148832A JP28811189A JP28811189A JPH03148832A JP H03148832 A JPH03148832 A JP H03148832A JP 28811189 A JP28811189 A JP 28811189A JP 28811189 A JP28811189 A JP 28811189A JP H03148832 A JPH03148832 A JP H03148832A
- Authority
- JP
- Japan
- Prior art keywords
- base
- opening
- region
- collector
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 238000000605 extraction Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101100373202 Rattus norvegicus Cx3cl1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052909 inorganic silicate Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
半導体装置の一実施例の模式側断面図
（第１図）
製造方法の一実施例の工程断面図
（第２−）
発明の効果
〔概 要〕
バイポーラトランジスタのベース−コレクタ間がＳＢＤ
によりクランプされてなる半導体装置の構造の改良及び
その製造方法に関し、 −ＳＢＤの接続による領域の
拡大を抑止して集積度を高めることを目的とし、 装置は、コレクタ領域上を覆い、コレクタ領域の一部を
表出する第１の開孔を有する第１の絶縁膜と、該第１の
開孔内に表出するコレクタ領域面に形成されたベース領
域と、該ベース領域上から該第１の絶縁膜上へ延在する
多結晶シリコンベース引出し電極と、該ベース引出し電
極上を被覆する第２の絶ｍａと、該第２の絶縁膜とベー
ス引出し電極及びその下部の第１の絶縁膜を貫通し底部
に該コレクタ領域を表出する第２の開孔と、該第２の開
孔内に表出するコレクタ領域面及びベース引出し電極の
端面に接し且つ該第２の絶縁膜上に導出された金属配線
と、該第２の開孔底部の該金属配線と該コレクタ領域の
界面に形成されたショットキ接合とを有して構成され、
方法は、コレクタ領域上にベース形成領域を画定表出す
る第１の開孔を有する第１の絶縁膜を形成する工程、該
ベース形成領域上から該第１の絶縁膜上まで延在するベ
ース引出し電極を形成する工程、該ベース引出し電極上
に第２の絶縁廁を形成する工程、該第２の絶縁膜及びそ
の下部のベース引出し電極と第１の絶縁膜を貫通して該
コレクタ領域面を表出する第２の開孔を形成する工程、
該第２の開孔内に表出する該コレクタ領域及び該ベース
引出し電極の端面に接し、且つ該第２の絶縁膜上に延在
する金属配線を形成し、且つ該金属配線と該コレクタ領
域との接触部にショットキ接合を形成する工程を有し構
成される。
によりクランプされてなる半導体装置の構造の改良及び
その製造方法に関し、 −ＳＢＤの接続による領域の
拡大を抑止して集積度を高めることを目的とし、 装置は、コレクタ領域上を覆い、コレクタ領域の一部を
表出する第１の開孔を有する第１の絶縁膜と、該第１の
開孔内に表出するコレクタ領域面に形成されたベース領
域と、該ベース領域上から該第１の絶縁膜上へ延在する
多結晶シリコンベース引出し電極と、該ベース引出し電
極上を被覆する第２の絶ｍａと、該第２の絶縁膜とベー
ス引出し電極及びその下部の第１の絶縁膜を貫通し底部
に該コレクタ領域を表出する第２の開孔と、該第２の開
孔内に表出するコレクタ領域面及びベース引出し電極の
端面に接し且つ該第２の絶縁膜上に導出された金属配線
と、該第２の開孔底部の該金属配線と該コレクタ領域の
界面に形成されたショットキ接合とを有して構成され、
方法は、コレクタ領域上にベース形成領域を画定表出す
る第１の開孔を有する第１の絶縁膜を形成する工程、該
ベース形成領域上から該第１の絶縁膜上まで延在するベ
ース引出し電極を形成する工程、該ベース引出し電極上
に第２の絶縁廁を形成する工程、該第２の絶縁膜及びそ
の下部のベース引出し電極と第１の絶縁膜を貫通して該
コレクタ領域面を表出する第２の開孔を形成する工程、
該第２の開孔内に表出する該コレクタ領域及び該ベース
引出し電極の端面に接し、且つ該第２の絶縁膜上に延在
する金属配線を形成し、且つ該金属配線と該コレクタ領
域との接触部にショットキ接合を形成する工程を有し構
成される。
（産業上の利用分野）
本発明は半導体装置及びその製造方法、特にバイポーラ
トランジスタのベース−コレクタ間がシッフトキバリア
ダイオード（ＳＢＤ）によりクランプされてなる半導体
装置の構造の改良及びその製造方法に関する。
トランジスタのベース−コレクタ間がシッフトキバリア
ダイオード（ＳＢＤ）によりクランプされてなる半導体
装置の構造の改良及びその製造方法に関する。
Ｔ Ｔ Ｌ （ｔｒａｎｓｉｓｔｏｒ ｔｒａｎｓｉｓ
ｔｏｒ ｌｏｇｉｃ）等の論理回路においては、スイッ
チング用のバイポーラトランジスタを、第３図に示す回
路図のように、バイポーラトランジスタ（↑ｒ）のベー
ス（Ｂ）とコレクタ（Ｃ）間をＳＢＤでクランプしてな
るバイポーラトランジスタで置き換える構成が多く用い
られ−る。
ｔｏｒ ｌｏｇｉｃ）等の論理回路においては、スイッ
チング用のバイポーラトランジスタを、第３図に示す回
路図のように、バイポーラトランジスタ（↑ｒ）のベー
ス（Ｂ）とコレクタ（Ｃ）間をＳＢＤでクランプしてな
るバイポーラトランジスタで置き換える構成が多く用い
られ−る。
その理由は、上記トランジスタのオン状態においてベー
ス領域に蓄積される多量の小数キャリアを、トランジス
タがオフ状態になった際にＳＢＤの低い耐圧を有する順
方向接合を介して速やかにコレクタ側に除去し、ベース
−コレクタ間の接合を介しコレクタ領域に注入される小
数キャリアの量を大幅に減少させて、完全なオフ状態を
速やかに達成させ、これによって上記バイポーラトラン
ジスタのスイッチング速度の遅れを防いで論理回路の動
作速度を向上せしめることにある。
ス領域に蓄積される多量の小数キャリアを、トランジス
タがオフ状態になった際にＳＢＤの低い耐圧を有する順
方向接合を介して速やかにコレクタ側に除去し、ベース
−コレクタ間の接合を介しコレクタ領域に注入される小
数キャリアの量を大幅に減少させて、完全なオフ状態を
速やかに達成させ、これによって上記バイポーラトラン
ジスタのスイッチング速度の遅れを防いで論理回路の動
作速度を向上せしめることにある。
（従来の技術〕
第４図は上記ベース−コレクタ間がＳＢＤでりランプさ
れるベース−エミッタ自己整合型バイポーラトランジス
タの従来構造を模式的に示した側断面図である。
れるベース−エミッタ自己整合型バイポーラトランジス
タの従来構造を模式的に示した側断面図である。
第４図において、５１はｐ型シリコン（Ｓｉ）基板、５
２はｎ型埋込み層、５３はｎ型コレクタ領域、５４は素
子間分離領域、５５はフィールド酸化膜、５７Ｂはｐ型
ポリＳｔベース引出し電極、５７Ｃはｎ型、ポリＳｉコ
レクタ電極、５８は電極被覆二酸化シリコン（ＳｉＯｔ
）Ｗ、５９は内部ベース形成用開孔、６０は熱酸化膜、
６１はｐ型外部ベース領域、６２はｐ型内部ベース領域
、６３はＳｉｎｇサイドウォール、６４はエミッタ形成
用開孔、６５はｎ型ポリＳｉエミッタ電極、６６はｎ型
エミフタ領域、６ＢはＳＢＤ形成用開孔、６９Ｃはコレ
クタコンタクト窓、６９Ｂはベースコンタクト窓、７０
Ｃは例えばアルミニウム（八！）からなるコレクタ配線
、７０２は同じくエミッタ配線、７０ＢはＡＩからなり
ショットキ電極を兼ねるベース配線、７１はショットキ
接合、Ａ、。はトランジスタ形成領域、Ａ ｃ ｃはコ
レクタコンタクト形成領域、Ａ、はベース形成領域、Ａ
ｓｓはＳＢＤ形成領域を示す。
２はｎ型埋込み層、５３はｎ型コレクタ領域、５４は素
子間分離領域、５５はフィールド酸化膜、５７Ｂはｐ型
ポリＳｔベース引出し電極、５７Ｃはｎ型、ポリＳｉコ
レクタ電極、５８は電極被覆二酸化シリコン（ＳｉＯｔ
）Ｗ、５９は内部ベース形成用開孔、６０は熱酸化膜、
６１はｐ型外部ベース領域、６２はｐ型内部ベース領域
、６３はＳｉｎｇサイドウォール、６４はエミッタ形成
用開孔、６５はｎ型ポリＳｉエミッタ電極、６６はｎ型
エミフタ領域、６ＢはＳＢＤ形成用開孔、６９Ｃはコレ
クタコンタクト窓、６９Ｂはベースコンタクト窓、７０
Ｃは例えばアルミニウム（八！）からなるコレクタ配線
、７０２は同じくエミッタ配線、７０ＢはＡＩからなり
ショットキ電極を兼ねるベース配線、７１はショットキ
接合、Ａ、。はトランジスタ形成領域、Ａ ｃ ｃはコ
レクタコンタクト形成領域、Ａ、はベース形成領域、Ａ
ｓｓはＳＢＤ形成領域を示す。
同図に示されたように従来のベース−コレクタ間がＳＢ
Ｄでクランプされるバイポーラトランジスタにおいては
、コレクタ領域５３上に、バイポーラトランジスタ（↑
ｒ）が形成されるトランジスタ形成領域面積と別にフィ
ールド酸化膜（第１の絶縁膜）５５で分離画定されたＳ
ＢＤ形成領域Ａ３を設け、この領域に例えばＡＩからな
るベース配線７０Ｂを延長してＳｉ層即ちコレクタ領域
５３とのショットキ接合７１によるＳＢＤが形成されて
いた。
Ｄでクランプされるバイポーラトランジスタにおいては
、コレクタ領域５３上に、バイポーラトランジスタ（↑
ｒ）が形成されるトランジスタ形成領域面積と別にフィ
ールド酸化膜（第１の絶縁膜）５５で分離画定されたＳ
ＢＤ形成領域Ａ３を設け、この領域に例えばＡＩからな
るベース配線７０Ｂを延長してＳｉ層即ちコレクタ領域
５３とのショットキ接合７１によるＳＢＤが形成されて
いた。
そのために、トランジスタの形成領域がトランジスタ形
成領域面積の１／２〜１／３程度にあたるＳＢＤの形成
領域の分だけ拡大し、前記論理回路を有する半導体ＩＣ
の集積度が低下するという問題が生じていた。
成領域面積の１／２〜１／３程度にあたるＳＢＤの形成
領域の分だけ拡大し、前記論理回路を有する半導体ＩＣ
の集積度が低下するという問題が生じていた。
そこで本発明は、ＳＢＤの接続によって領域の拡大を伴
わないＳＢＤクランプ型のバイポーラトランジスタ及び
その製造方法を提供し、半導体■Ｃの集積度を向上させ
ることを目的とする。
わないＳＢＤクランプ型のバイポーラトランジスタ及び
その製造方法を提供し、半導体■Ｃの集積度を向上させ
ることを目的とする。
上記課題は、ベース−コレクタ間がＳＢＤでクランプさ
れるバイポーラ型半導体装置であって、コレクタ領域上
を覆い、コレクタ領域の一部を表出する第１の開孔を有
する第１の絶縁膜と、該第１の開孔内に表出するコレク
タ領域面に形成されたベース領域と、該ベース領域上か
ら該第１の絶縁膜上へ延在する多結晶シリコンベース引
出し電極と、該ベース引出し電極上を被覆する第２の絶
縁膜と、該第２の絶縁膜とベース引出し電極及びその下
部の第１の絶縁膜を貫通し底部に該コレクタ領域を表出
する第２の開孔と、該第２の開孔内に表出するコレクタ
領域面及びベース引出し電極の端面に接し且つ該第２の
絶縁膜上に導出された金属配線と、該第２の開孔底部の
該金属配線と該コレクタ領域の界面に形成されたショッ
トキ接合とを有してなる本発明による半導体装置、及び
、バイポーラトランジスタのベース−コレクタ間をショ
ットキダイオードでクランプしてなるバイポーラ型半導
体装置の製造方法であって、コレクタ領域上にベース形
成領域を画定表出する第１の開孔を有する第１の絶縁膜
を形成する工程、該ベース形成領域上から該第１の絶縁
膜上まで延在するベース引出し電極を形成する工程、該
ベース引出し電極上に第２の絶縁膜を形成する工程、該
第２の絶縁膜及びその下部のベース引出し電極と第１の
絶縁膜を貫通して該コレクタ領域面を表出する第２の開
孔を形成する工程、該第２の開孔内に表出する該コレク
タ領域及び該ベース引出し電極の端面に接し、且つ該第
２の絶縁膜上に延在する金属配線を形成し、且つ該金属
配線と該コレクタ領域との接触部にショットキ接合を形
成する工程を有する本発明による半導体装置の製造方法
によって解決される。
れるバイポーラ型半導体装置であって、コレクタ領域上
を覆い、コレクタ領域の一部を表出する第１の開孔を有
する第１の絶縁膜と、該第１の開孔内に表出するコレク
タ領域面に形成されたベース領域と、該ベース領域上か
ら該第１の絶縁膜上へ延在する多結晶シリコンベース引
出し電極と、該ベース引出し電極上を被覆する第２の絶
縁膜と、該第２の絶縁膜とベース引出し電極及びその下
部の第１の絶縁膜を貫通し底部に該コレクタ領域を表出
する第２の開孔と、該第２の開孔内に表出するコレクタ
領域面及びベース引出し電極の端面に接し且つ該第２の
絶縁膜上に導出された金属配線と、該第２の開孔底部の
該金属配線と該コレクタ領域の界面に形成されたショッ
トキ接合とを有してなる本発明による半導体装置、及び
、バイポーラトランジスタのベース−コレクタ間をショ
ットキダイオードでクランプしてなるバイポーラ型半導
体装置の製造方法であって、コレクタ領域上にベース形
成領域を画定表出する第１の開孔を有する第１の絶縁膜
を形成する工程、該ベース形成領域上から該第１の絶縁
膜上まで延在するベース引出し電極を形成する工程、該
ベース引出し電極上に第２の絶縁膜を形成する工程、該
第２の絶縁膜及びその下部のベース引出し電極と第１の
絶縁膜を貫通して該コレクタ領域面を表出する第２の開
孔を形成する工程、該第２の開孔内に表出する該コレク
タ領域及び該ベース引出し電極の端面に接し、且つ該第
２の絶縁膜上に延在する金属配線を形成し、且つ該金属
配線と該コレクタ領域との接触部にショットキ接合を形
成する工程を有する本発明による半導体装置の製造方法
によって解決される。
即ち本発明においては、ベース引出し電極と金属配線（
ベース配！１！）とを接続する配線コンタクト窓の直下
にベース引出し電極とその下部の絶縁膜を貫通してコレ
クタ領域面を表出する開孔を設け、この開孔内にベース
引出し電極に接続する金属配線が埋込まれるようにし、
前記開孔内の上記金属配線とコレクタ領域との接触部に
ＳＢＤを形成する。
ベース配！１！）とを接続する配線コンタクト窓の直下
にベース引出し電極とその下部の絶縁膜を貫通してコレ
クタ領域面を表出する開孔を設け、この開孔内にベース
引出し電極に接続する金属配線が埋込まれるようにし、
前記開孔内の上記金属配線とコレクタ領域との接触部に
ＳＢＤを形成する。
このようにすると、ベース引出し電極と金属配線の接続
部の直下にＳＢＤが配設され、ＳＢＤ形成領域を別に設
ける必要がなくなるので、その分素子面積が縮小されて
集積度の向上が図れる。
部の直下にＳＢＤが配設され、ＳＢＤ形成領域を別に設
ける必要がなくなるので、その分素子面積が縮小されて
集積度の向上が図れる。
〔実施例〕 ・
以下本発明を、図示実施例により具体的に説明する。
第１図は本発明に係る半導体装置の一実施例の模式側断
面図、 第２図（ａ）〜（ロ）は本発明の方法の一実施例の工程
断面図である。
面図、 第２図（ａ）〜（ロ）は本発明の方法の一実施例の工程
断面図である。
全図を通じ同一対象物は同一符合で示す。
第１図はベース−エミッタ自己整合型バイポーラトラン
ジスタに本発明を適用した一実施例を示す模式側断面図
で、図中、ｌはｐ型Ｓｉ基板、２はｎ′″型埋込み層、
３はｎ型コレクタＭ域、４は素子量分ｊ１領域、５はフ
ィールド酸化膜（第′ｌの絶縁膜）、７Ａはｎ型ポリＳ
ｉコレクタ電極、７Ｂはｐ型ポリＳｉベース引出し電極
、８は電極被覆用ＳｉＯ□膜（第２の絶縁膜）、９は内
部ベース形成用開孔、１０は熱酸化膜、１１はｐ型外部
ベース領域、１２はｐ型内部ベース領域、１３はＳｉＯ
□サイドウォール、１４はエミッタ形成用開孔、１５は
ｎ型ポリ別エミッタ電極、１６はｎ型エミッタ領域、１
８はＳＢＤ形成用開孔、２０Ｂはベース配線、２０Ｃは
コレクタ配線、２０Ｅはエミッタ配線、２１はショット
キ接合、Ａ、はベース形成領域、Ａｃｃはコレクタコン
タクト形成領域である。
ジスタに本発明を適用した一実施例を示す模式側断面図
で、図中、ｌはｐ型Ｓｉ基板、２はｎ′″型埋込み層、
３はｎ型コレクタＭ域、４は素子量分ｊ１領域、５はフ
ィールド酸化膜（第′ｌの絶縁膜）、７Ａはｎ型ポリＳ
ｉコレクタ電極、７Ｂはｐ型ポリＳｉベース引出し電極
、８は電極被覆用ＳｉＯ□膜（第２の絶縁膜）、９は内
部ベース形成用開孔、１０は熱酸化膜、１１はｐ型外部
ベース領域、１２はｐ型内部ベース領域、１３はＳｉＯ
□サイドウォール、１４はエミッタ形成用開孔、１５は
ｎ型ポリ別エミッタ電極、１６はｎ型エミッタ領域、１
８はＳＢＤ形成用開孔、２０Ｂはベース配線、２０Ｃは
コレクタ配線、２０Ｅはエミッタ配線、２１はショット
キ接合、Ａ、はベース形成領域、Ａｃｃはコレクタコン
タクト形成領域である。
この図に示されるように、本発明に係るベース−コレク
タ間がＳＢＤによってクランプされるバイポーラトラン
ジスタにおいては、従来ベース引 出し電極７Ｂとベ
ース配線２０Ｂとを接続する配線コンタクト窓（第４図
６９Ｂ）を形成する場所に、電極被覆用Ｓｉｆｔ膜（第
２の絶縁膜）８とベース引出し電極７Ｂ及びその下部の
フィールド酸化膜（第１の絶縁膜）５を貫通するＳＢＤ
形成用開孔１８を形成し、この間孔上にＡＩ等からなる
ベース配線２０Ｂが上記ＳＢＤ形成用開孔１８を埋める
ように設けられる。このようにするとベース配線２０Ｂ
はＳＢＤ形成用開孔１８の側面に表出しているベース引
出し電極７Ｂの端面に接しそこで導通してベース配線の
機能を果たすと共に、ＳＢＤ形成用開孔１８の底面にお
いてそこに表出する・コレクタ領域３に接するので、そ
の界面にショットキ接合２１を形成することによってバ
イポーラトランジスタのベース−コレクタ間がＳＢＤで
クランプされた構成になる。
タ間がＳＢＤによってクランプされるバイポーラトラン
ジスタにおいては、従来ベース引 出し電極７Ｂとベ
ース配線２０Ｂとを接続する配線コンタクト窓（第４図
６９Ｂ）を形成する場所に、電極被覆用Ｓｉｆｔ膜（第
２の絶縁膜）８とベース引出し電極７Ｂ及びその下部の
フィールド酸化膜（第１の絶縁膜）５を貫通するＳＢＤ
形成用開孔１８を形成し、この間孔上にＡＩ等からなる
ベース配線２０Ｂが上記ＳＢＤ形成用開孔１８を埋める
ように設けられる。このようにするとベース配線２０Ｂ
はＳＢＤ形成用開孔１８の側面に表出しているベース引
出し電極７Ｂの端面に接しそこで導通してベース配線の
機能を果たすと共に、ＳＢＤ形成用開孔１８の底面にお
いてそこに表出する・コレクタ領域３に接するので、そ
の界面にショットキ接合２１を形成することによってバ
イポーラトランジスタのベース−コレクタ間がＳＢＤで
クランプされた構成になる。
なお上記以外の部分の構成は従来のものと同様である。
上記構成を有する半導体装置は、以下に第２図（６）〜
（ハ）を参照し一実施例について説明する本発明に係る
半導体装置の製造方法によって形成することができる。
（ハ）を参照し一実施例について説明する本発明に係る
半導体装置の製造方法によって形成することができる。
第２図（ａ）参照
周知の方法により例えばｐ型Ｓｉ基板１面にｎ０型埋込
み層２を形成し、この基板上にｎ型コレクタ層をエピタ
キシャル成長し、絶縁物分離構造等の素子量分Ｍ９１４
域４によって上記コレクタ層を個々のトランジスタのｎ
型コレクタ領域３に分離してなる被加工基板上に、周知
の選択酸化（ＬＯＧＯＳ）法によりコレクタコンタクト
形成領域Ａｃｃ１ベース形成領域Ａ、それぞれ画定表出
するコレクタコンタクト形成用開孔６Ａ及びベース形成
用開孔（第１の開孔） ６Ｂを有するフィールド酸化膜
（第１の絶縁膜）５を形成する。
み層２を形成し、この基板上にｎ型コレクタ層をエピタ
キシャル成長し、絶縁物分離構造等の素子量分Ｍ９１４
域４によって上記コレクタ層を個々のトランジスタのｎ
型コレクタ領域３に分離してなる被加工基板上に、周知
の選択酸化（ＬＯＧＯＳ）法によりコレクタコンタクト
形成領域Ａｃｃ１ベース形成領域Ａ、それぞれ画定表出
するコレクタコンタクト形成用開孔６Ａ及びベース形成
用開孔（第１の開孔） ６Ｂを有するフィールド酸化膜
（第１の絶縁膜）５を形成する。
第２図（ハ）参照
次いで上記基板上に厚さ２０００〜３０００人程度のポ
リＳｉ層を形成しコレクタ電極形状及びベース引出し電
極形状（抵抗パターンを含むこともある）にパターニン
グし、コレクタ電極形状パターンには砒素（＾ｓ＋）を
またベース引出し電極形状パターンには硼素（Ｂｏ）を
、レジストマスク等を用いて選択的にそれぞれ高濃度に
イオン注入して、コレフタコンタクト形成用開孔６Ａ上
のｎ型コレクタ電極７Ａ及びベース形成用開孔６Ｂ （
第１の開孔に対応）内に表出するコレクタ領域３面から
フィールド酸化上に延在するｐ型ベース引出し電極７Ｂ
を形成する。
リＳｉ層を形成しコレクタ電極形状及びベース引出し電
極形状（抵抗パターンを含むこともある）にパターニン
グし、コレクタ電極形状パターンには砒素（＾ｓ＋）を
またベース引出し電極形状パターンには硼素（Ｂｏ）を
、レジストマスク等を用いて選択的にそれぞれ高濃度に
イオン注入して、コレフタコンタクト形成用開孔６Ａ上
のｎ型コレクタ電極７Ａ及びベース形成用開孔６Ｂ （
第１の開孔に対応）内に表出するコレクタ領域３面から
フィールド酸化上に延在するｐ型ベース引出し電極７Ｂ
を形成する。
第２図（Ｃ）参照
次いで上記基板上に、ＣＶＤ法により厚さ２０００〜３
０００人程度の電極被覆用ＳｉＯ，ｌＮ５！（第２の絶
縁膜）８を形成し、次いでこの電極被覆用ＳｉＯ□Ｍ８
とｐｏ型ベース引出し電極７Ｂを貫通しコレクタ領域３
面を表出するｉ−ｔ、ｓμｍ角程度の内部ベース形成用
開孔９を形成する。
０００人程度の電極被覆用ＳｉＯ，ｌＮ５！（第２の絶
縁膜）８を形成し、次いでこの電極被覆用ＳｉＯ□Ｍ８
とｐｏ型ベース引出し電極７Ｂを貫通しコレクタ領域３
面を表出するｉ−ｔ、ｓμｍ角程度の内部ベース形成用
開孔９を形成する。
第２図（６）参照
次いで上記内部ベース形成用開孔９内に表出するコレク
タ領域３にダメージ防止及び深さ制御用の厚さ５００〜
１０００人程度の熱酸化膜１０を形成しくこの際上記開
孔９内に表出するｐ型ベース引出し電極７Ｂの端面にも
熱酸化膜ＩＯが形成される）、且つそれと同時にｐ型ベ
ース引出し電極７Ｂから硼素を固相拡散させてｐ型外部
ベース領域１１を形成し、次いで上記開孔９を介し熱酸
化膜１０を通してコレクタ領域３内に浅く且つ低濃度に
Ｂをイオン注入し、所定の活性化熱処理を行ってｐ型内
部ベース領域１２を形成する。
タ領域３にダメージ防止及び深さ制御用の厚さ５００〜
１０００人程度の熱酸化膜１０を形成しくこの際上記開
孔９内に表出するｐ型ベース引出し電極７Ｂの端面にも
熱酸化膜ＩＯが形成される）、且つそれと同時にｐ型ベ
ース引出し電極７Ｂから硼素を固相拡散させてｐ型外部
ベース領域１１を形成し、次いで上記開孔９を介し熱酸
化膜１０を通してコレクタ領域３内に浅く且つ低濃度に
Ｂをイオン注入し、所定の活性化熱処理を行ってｐ型内
部ベース領域１２を形成する。
第２図（→参照
次いで、上記基板上にＣＶＤ−Ｓｉｆｔ膜を形成し、こ
のＣＶＤ−Ｓｉ０４膜をリアクティブイオンエッチング
によりエッチバックする周知の方法により、前記内部ベ
ース形成用開孔９の側面に厚さ１０００〜２０００人程
度のＳｉＯ□サイドウォール１３を形成する。
のＣＶＤ−Ｓｉ０４膜をリアクティブイオンエッチング
によりエッチバックする周知の方法により、前記内部ベ
ース形成用開孔９の側面に厚さ１０００〜２０００人程
度のＳｉＯ□サイドウォール１３を形成する。
ここでＳｉｎ、サイドウォール１３により画定されたエ
ミッタ形成用開孔１４が形成される。
ミッタ形成用開孔１４が形成される。
第２図（０参照
次いで上記エミッタ形成用開孔１４上に厚さ１０００〜
２０００人程度のポリＳｉパターンを形成し、Ａｓ”を
高濃度にイオン注入してｎ型ポリＳｉエミッタ電極１５
を形成し、次いでこのエミッタ電極１５からＡｓを固相
拡散させてｐ型内部ベース領域１２内に浅いｎ型エミッ
タ領域１６を形成する。
２０００人程度のポリＳｉパターンを形成し、Ａｓ”を
高濃度にイオン注入してｎ型ポリＳｉエミッタ電極１５
を形成し、次いでこのエミッタ電極１５からＡｓを固相
拡散させてｐ型内部ベース領域１２内に浅いｎ型エミッ
タ領域１６を形成する。
以上は従来と同様の工程である。−
第２図（自）参照
次いで本発明の方法においては、通常のフォトリソグラ
フィによりレジスト膜１７をマスクにしてベース引出し
電極７Ｂと金属配線のとのコンタクト窓を形成する領域
に、電極被覆用Ｓｉｎ、膜８、ポリＳｉベース引出し電
極７Ｂ及びフィールド酸化膜５を貫いてコレクタ領域３
面を表出するＳＢＤ形成用開孔１８ （第２の開孔）を
形成する。
フィによりレジスト膜１７をマスクにしてベース引出し
電極７Ｂと金属配線のとのコンタクト窓を形成する領域
に、電極被覆用Ｓｉｎ、膜８、ポリＳｉベース引出し電
極７Ｂ及びフィールド酸化膜５を貫いてコレクタ領域３
面を表出するＳＢＤ形成用開孔１８ （第２の開孔）を
形成する。
第２図（ハ）参照
次いで図示しない別のレジスト膜をマスクにしてｎ０型
ポリＳｉコレクタ電極７Ａ上にコレクタコンタクト窓１
９を形成し、図示しないレジスト膜を除去した後、この
基板上に、通常のスパッタ法等を用いて、例えばｌｌ１
ｍ程度の厚さを有し前記ＳＢＤ形成用開孔（第１の開孔
） １８を完全に埋めて基板表面に延在する配線金属層
例えばＡＩ （合金を含む）層２０を形成する。なおこ
こで、上記スパッタ時の昇温によりＡＩ層２０とコレク
タ領域３との界面にはショットキ接合２１が形成される
。
ポリＳｉコレクタ電極７Ａ上にコレクタコンタクト窓１
９を形成し、図示しないレジスト膜を除去した後、この
基板上に、通常のスパッタ法等を用いて、例えばｌｌ１
ｍ程度の厚さを有し前記ＳＢＤ形成用開孔（第１の開孔
） １８を完全に埋めて基板表面に延在する配線金属層
例えばＡＩ （合金を含む）層２０を形成する。なおこ
こで、上記スパッタ時の昇温によりＡＩ層２０とコレク
タ領域３との界面にはショットキ接合２１が形成される
。
第１図参照
次いで周知のりソグラフィ手段により、上記ＡＩ層１９
及びその直下部のポリＳｉエミッタ電極１５をパターニ
ングして、上記ＡＩからなりｎ型ポリＳｉコレクタ電極
７Ａに接するコレクタ配線２０Ｃ，ｎ”型ポリＳｉエミ
ッタ電極１５上に積層されたエミッタ配線２０Ｅ、及び
ＳＢＤ形成用開孔１８内でこの開孔１８の側面に表出す
るｐ型ポリＳｉベース引出し電極７Ｂの端面に接し、且
つ底面においてショットキ接合２１牽介しｎ型コレクタ
領域３に接するベース配線２０Ｂを形成する。
及びその直下部のポリＳｉエミッタ電極１５をパターニ
ングして、上記ＡＩからなりｎ型ポリＳｉコレクタ電極
７Ａに接するコレクタ配線２０Ｃ，ｎ”型ポリＳｉエミ
ッタ電極１５上に積層されたエミッタ配線２０Ｅ、及び
ＳＢＤ形成用開孔１８内でこの開孔１８の側面に表出す
るｐ型ポリＳｉベース引出し電極７Ｂの端面に接し、且
つ底面においてショットキ接合２１牽介しｎ型コレクタ
領域３に接するベース配線２０Ｂを形成する。
上記実施例により説明したように本発明に係るベース−
コレクタ間がＳＢＤでクランプされたバイポーラトラン
ジスタからなる半導体装置においては、従来ベース引出
し電極と金属配線との接続のみを行っていたベースコン
タクト窓の直下部にベース−コレクタ間をクランプする
ＳＢＤが形成されるので、従来のようにバイポーラトラ
ンジスタの形成領域と別にＳＢＤ形成領域を設ける必要
がなくなる。従ってその分、素子の占有面積が縮小され
て集積度の向上が図れる。
コレクタ間がＳＢＤでクランプされたバイポーラトラン
ジスタからなる半導体装置においては、従来ベース引出
し電極と金属配線との接続のみを行っていたベースコン
タクト窓の直下部にベース−コレクタ間をクランプする
ＳＢＤが形成されるので、従来のようにバイポーラトラ
ンジスタの形成領域と別にＳＢＤ形成領域を設ける必要
がなくなる。従ってその分、素子の占有面積が縮小され
て集積度の向上が図れる。
以上本発明をｎｐｎ型について説明したが、本発明はｐ
ｎｐ型のバイポーラ半導体装置にも適用される。
ｎｐ型のバイポーラ半導体装置にも適用される。
以上説明のように本発明によればベース−コレクタ間が
ＳＢＤでクランプされたバイポーラトランジスタからな
る半導体素子の占有面積を縮小することができるので、
かかる半導体素子を用いて高速化が図られる半導体集積
回路等の集積度を向上させることができる。
ＳＢＤでクランプされたバイポーラトランジスタからな
る半導体素子の占有面積を縮小することができるので、
かかる半導体素子を用いて高速化が図られる半導体集積
回路等の集積度を向上させることができる。
第１図は本発明に係る半導体装置の一実施例の模式側断
面図、 第２図（ａ）〜（ハ）は本発明の方法の一実施例の工程
断面図、 第３図はＳＢＤクランプバイポーラトランジスタの回路
図、 第４図は従来構造の模式側断面図 である。 図において、 ｌはｐ、９Ｓｉ基板、 ２−はｎ０型埋込み層、 ３はｎ型コレクタ領域、 ４は素子量分Ｍ領域、 ５はフィールド酸化膜、 ６Ａはコレクタコンタクト形成用開孔、６Ｂはベース形
成用開孔、 ７Ａはｎ＋型ポリＳｔコレクタ電極、 ７Ｂはｐ°型ポリＳｉベース引出し電極、８は電極被覆
用Ｓｉｎｇ膜（第１の絶縁膜）９は内部ベース形成用開
孔 ｌＯは熱酸化膜、 １１はｐ型外部ベース領域、 １２はｐ型内部ベース領域、 １３はＳｉｎｇサイドウォール、 １４はエミッタ形成用開孔、 １５はｎ型ポリＳｉエミフタ電極、 １６はｎ０型エミッタ領域、 １７はレジスト膜、 １８はＳＢＤ形成用開孔、 １９はコレクタコンタクト窓、 ２０Ｂはベース配線、 ２０Ｃはコレクタ配線、 ２０Ｅはエミッタ配線、 ２１はショットキ接合 を示す。 ７８υ漱覆用ＳｉＯユ暎 第 １ 医 −ＩＡｃＬ１４−１−−Ａ、−ｍ ）／１
ＶＡ１７＾ ７
７Ｂ９
面図、 第２図（ａ）〜（ハ）は本発明の方法の一実施例の工程
断面図、 第３図はＳＢＤクランプバイポーラトランジスタの回路
図、 第４図は従来構造の模式側断面図 である。 図において、 ｌはｐ、９Ｓｉ基板、 ２−はｎ０型埋込み層、 ３はｎ型コレクタ領域、 ４は素子量分Ｍ領域、 ５はフィールド酸化膜、 ６Ａはコレクタコンタクト形成用開孔、６Ｂはベース形
成用開孔、 ７Ａはｎ＋型ポリＳｔコレクタ電極、 ７Ｂはｐ°型ポリＳｉベース引出し電極、８は電極被覆
用Ｓｉｎｇ膜（第１の絶縁膜）９は内部ベース形成用開
孔 ｌＯは熱酸化膜、 １１はｐ型外部ベース領域、 １２はｐ型内部ベース領域、 １３はＳｉｎｇサイドウォール、 １４はエミッタ形成用開孔、 １５はｎ型ポリＳｉエミフタ電極、 １６はｎ０型エミッタ領域、 １７はレジスト膜、 １８はＳＢＤ形成用開孔、 １９はコレクタコンタクト窓、 ２０Ｂはベース配線、 ２０Ｃはコレクタ配線、 ２０Ｅはエミッタ配線、 ２１はショットキ接合 を示す。 ７８υ漱覆用ＳｉＯユ暎 第 １ 医 −ＩＡｃＬ１４−１−−Ａ、−ｍ ）／１
ＶＡ１７＾ ７
７Ｂ９
Claims (2)
- （１）ベース−コレクタ間がショットキバリアダイオー
ドでクランプされるバイポーラ型半導体装置であって、 コレクタ領域上を覆い、コレクタ領域の一部を表出する
第１の開孔を有する第１の絶縁膜と、該第１の開孔内に
表出するコレクタ領域面に形成されたベース領域と、 該ベース領域上から該第１の絶縁膜上へ延在する多結晶
シリコンベース引出し電極と、 該ベース引出し電極上を被覆する第２の絶縁膜と、 該第２の絶縁膜とベース引出し電極及びその下部の第１
の絶縁膜を貫通し底部に該コレクタ領域を表出する第２
の開孔と、 該第２の開孔内に表出するコレクタ領域面及びベース引
出し電極の端面に接し且つ該第２の絶縁膜上に導出され
た金属配線と、 該第２の開孔底部の該金属配線と該コレクタ領域の界面
に形成されたショットキ接合とを有してなることを特徴
とする半導体装置。 - （２）バイポーラトランジスタのベース−コレクタ間を
ショットキダイオードでクランプしてなるバイポーラ型
半導体装置の製造方法であって、コレクタ領域上にベー
ス形成領域を画定表出する第１の開孔を有する第１の絶
縁膜を形成する工程、 該ベース形成領域上から該第１の絶縁膜上まで延在する
ベース引出し電極を形成する工程、該ベース引出し電極
上に第２の絶縁膜を形成する工程、 該第２の絶縁膜及びその下部のベース引出し電極と第１
の絶縁膜を貫通して該コレクタ領域面を表出する第２の
開孔を形成する工程、 該第２の開孔内に表出する該コレクタ領域及び該ベース
引出し電極の端面に接し、且つ該第２の絶縁膜上に延在
する金属配線を形成し、且つ該金属配線と該コレクタ領
域との接触部にショットキ接合を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28811189A JPH03148832A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28811189A JPH03148832A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148832A true JPH03148832A (ja) | 1991-06-25 |
Family
ID=17725946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28811189A Pending JPH03148832A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478764A (en) * | 1990-08-23 | 1995-12-26 | Fujitsu Limited | Method of producing semiconductor device including Schottky barrier diode incorporating a CVD refractory metal layer |
| US6388496B1 (en) | 1999-04-15 | 2002-05-14 | Kabushiki Kaisha Toshiba | Semiconductor output circuit |
-
1989
- 1989-11-06 JP JP28811189A patent/JPH03148832A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478764A (en) * | 1990-08-23 | 1995-12-26 | Fujitsu Limited | Method of producing semiconductor device including Schottky barrier diode incorporating a CVD refractory metal layer |
| US6388496B1 (en) | 1999-04-15 | 2002-05-14 | Kabushiki Kaisha Toshiba | Semiconductor output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1195435A (en) | Semiconductor device | |
| JP2808965B2 (ja) | 半導体装置 | |
| JP2700487B2 (ja) | バイポーラ集積回路及びその製造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPH03148832A (ja) | 半導体装置及びその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPS6246072B2 (ja) | ||
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH0437581B2 (ja) | ||
| JPH0376023B2 (ja) | ||
| JPH0318738B2 (ja) | ||
| JPH0436578B2 (ja) | ||
| JPS6346579B2 (ja) | ||
| JPS629226B2 (ja) | ||
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JPH0157506B2 (ja) | ||
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0344412B2 (ja) | ||
| JPH0136709B2 (ja) | ||
| JPH0216016B2 (ja) | ||
| JPS6225258B2 (ja) | ||
| JPS5835363B2 (ja) | 半導体装置の製法 | |
| JPH04342140A (ja) | 半導体装置 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0574792A (ja) | 半導体集積回路装置及びその製造方法 |