IT202100029969A1 - Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico - Google Patents

Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico Download PDF

Info

Publication number
IT202100029969A1
IT202100029969A1 IT102021000029969A IT202100029969A IT202100029969A1 IT 202100029969 A1 IT202100029969 A1 IT 202100029969A1 IT 102021000029969 A IT102021000029969 A IT 102021000029969A IT 202100029969 A IT202100029969 A IT 202100029969A IT 202100029969 A1 IT202100029969 A1 IT 202100029969A1
Authority
IT
Italy
Prior art keywords
layer
electronic device
insulating layer
semiconductor body
metallic material
Prior art date
Application number
IT102021000029969A
Other languages
English (en)
Inventor
Simone Rascuna'
Valeria Puglisi
Gabriele Bellocchi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000029969A priority Critical patent/IT202100029969A1/it
Priority to US17/941,788 priority patent/US20230170390A1/en
Priority to EP22206027.9A priority patent/EP4187621A1/en
Priority to JP2022185338A priority patent/JP2023079185A/ja
Priority to CN202211493953.7A priority patent/CN116190457A/zh
Publication of IT202100029969A1 publication Critical patent/IT202100029969A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?DISPOSITIVO ELETTRONICO BASATO SU SIC CON ROBUSTEZZA MIGLIORATA, E METODO DI FABBRICAZIONE DEL DISPOSITIVO ELETTRONICO?
La presente invenzione ? relativa ad un dispositivo elettronico, e ad un metodo di fabbricazione del dispositivo elettronico. In particolare, il dispositivo elettronico ? basato su SiC ed ha robustezza migliorata.
Il Carburo di Silicio (SiC) sta riscuotendo notevole interesse nell?industria dei semiconduttori, in particolare per la fabbricazione di componenti elettronici quali diodi o transistor, soprattutto per applicazioni di potenza.
I dispositivi elettronici formati in un substrato di carburo di silicio, nei suoi diversi politipi (per esempio, 3C-SiC, 4H-SiC, 6H-SiC), presentano numerosi vantaggi quali bassa resistenza di uscita in conduzione, bassa corrente di perdita, resistenza ad elevate temperatura di esercizio ed elevate frequenze operative.
Tuttavia, lo sviluppo e la fabbricazione dei dispositivi elettronici basati su SiC sono limitati da fattori quali le propriet? elettriche e meccaniche di strati di passivazione (compresi in tali dispositivi elettronici e, ad esempio, estendentisi su corpi semiconduttori in SiC dei dispositivi elettronici). In particolare, ? noto realizzare gli strati di passivazione utilizzando materiali polimerici (es., poliimmide) che permettono di sostenere elevate temperature di esercizio dei dispositivi elettronici e presentano alta rigidit? dielettrica (?dielectric strength?, ad esempio maggiore di 400 kV/mm. In dettaglio, l?elevata rigidit? dielettrica dei materiali polimerici garantisce che gli strati di passivazione sostengano elevati campi elettrici, e quindi elevate differenze di potenziale ai loro capi, senza subire rottura o perforazione (?electrical breakdown?), e dunque senza diventare elettricamente conduttivi.
Tuttavia, i materiali polimerici presentano coefficienti di espansione termica (?coefficient of thermal expansion?, CTE) elevati (es., CTE=43e<-6 >1/K per il materiale Polybenzobisoxazole, o ?PIX?), e ci? causa problemi di adesione dello strato di passivazione al SiC, che presenta un coefficiente di espansione termica inferiore (CTE=3.8e?6 In particolare, tali problemi di adesione fra lo strato di passivazione e il SiC possono sorgere durante analisi di ciclo termico (?thermal cycling test?, eseguite ad esempio fra circa -50?C e circa 150?C) o durante l?uso del dispositivo elettronico, quando quest?ultimo ? sottoposto ad elevate escursioni termiche (es., ? sottoposto a differenze di temperatura di esercizio pari a, o maggiori di, circa 200?C). A causa dell?alta differenza in CTE fra lo strato di passivazione e il SiC, tali elevate escursioni termiche generano stress meccanici ad un?interfaccia fra lo strato di passivazione e il SiC, che possono portare ad una delaminazione (almeno parziale) dello strato di passivazione rispetto al corpo semiconduttore in SiC.
Qualora tale delaminazione fosse sufficientemente estesa (es., fosse tale per cui nessuna porzione dello strato di passivazione si interpone tra due metallizzazioni del dispositivo elettronico poste a potenziali differenti, che risultano dunque esser separate fra loro solo da aria), scariche elettriche possono generarsi in corrispondenza di detta interfaccia, portando al danneggiamento del dispositivo elettronico stesso. In particolare, il rischio di danneggiamento del dispositivo elettronico cresce quando quest?ultimo ? utilizzato in condizioni di polarizzazione inversa, a causa dell?elevata differenza di tensione (es., maggiore di 1000 V) da sostenere.
Soluzioni note a tale problema comprendono l?utilizzo di una pluralit? di strati dielettrici di materiali differenti fra loro (es., Nitruro di Silicio, ossido di Silicio e poliimmide in successione fra loro) a formare un multi-strato di passivazione atto a limitare gli stress meccanici all?interfaccia con il corpo semiconduttore in SiC.
La figura 1 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, una porzione di un dispositivo elettronico (qui esemplificativamente un diodo JBS, ?Junction Barrier Schottky?) 1 di un tipo noto.
Il dispositivo JBS 1 comprende un corpo semiconduttore 3, di SiC di tipo N, provvisto di una superficie 3a opposta ad una superficie 3b.Il corpo semiconduttore include, ad esempio, un substrato e una o pi? regioni cresciute epitassialmente sul substrato, di tipo N ed aventi rispettivi valori di concentrazione di drogaggio. Il dispositivo JBS 1 comprende inoltre molteplici elementi di barriera di giunzione (JB, Junction-Barrier) 9 nel corpo semiconduttore 3, affacciati alla superficie superiore 3a e includenti ciascuno una rispettiva regione impiantata nel corpo semiconduttore 3, di tipo P, e un contatto ohmico sulla regione impiantata, a livello della superficie superiore 3a del corpo semiconduttore 3. Il dispositivo JBS 1 comprende inoltre una prima metallizzazione 8, che si estende sulla superficie superiore 3a, in contatto elettrico con gli elementi di barriera di giunzione 9 tramite i rispettivi contatti ohmici. Il dispositivo JBS 1 comprende inoltre una regione di terminazione di bordo 10 (o anello di protezione), in particolare una regione impiantata di tipo P, che circonda completamente gli elementi JB 9.
Diodi Schottky 12 sono formati in corrispondenza dell'interfaccia tra la metallizzazione di anodo 8 e il corpo semiconduttore 3, dove si realizzano giunzioni Schottky semiconduttore-metallo. La regione del dispositivo MPS 1 che include gli elementi JB 9 e i diodi Schottky 12 (ovvero, la regione contenuta all'interno dell'anello di protezione 10) ? un'area attiva 4 del dispositivo JBS 1.
Il dispositivo JBS 1 comprende inoltre una seconda metallizzazione 6, che si estende sulla superficie inferiore 3b. La prima e la seconda metallizzazione 8, 6 formano, rispettivamente, terminali elettrici di anodo e catodo, polarizzabili durante l?uso del dispositivo JBS 1.
Esternamente alla regione di terminazione di bordo 10 si estende una regione 16 elettricamente passiva.
Parzialmente al di sopra della regione di terminazione di bordo 10 si estende uno strato isolante 18, di materiale isolante o dielettrico, in particolare Ossido di Silicio (SiO2).
La prima metallizzazione 8 ? in contatto elettrico con una porzione della regione di terminazione di bordo 10 laddove quest?ultima non ? coperta dallo strato isolante 18, e si estende altres? parzialmente al di sopra dello strato isolante 18. Uno strato di interfaccia 20, qui di Nitruro di Silicio (SiN), si estende al di sopra della prima metallizzazione 8 e dello strato isolante 18. Inoltre, il dispositivo JBS 1 comprende uno strato di passivazione 22, in particolare di poliimmide (?polymide?), che si estende al di sopra dello strato di interfaccia 20. In altre parole, lo strato di interfaccia 20 fa da interfaccia tra lo strato di passivazione 22 e gli strati sottostanti, qui la prima metallizzazione 8 e lo strato isolante 18. Lo strato di interfaccia 20 pu? essere omesso; tuttavia, la Richiedente ha verificato che lo strato di interfaccia 20 migliora l?adesione dello strato di passivazione 22 con gli strati sottostanti.
Uno strato di protezione 24, di una resina quale ad esempio Bachelite, si estende al di sopra dello strato di passivazione 22, a protezione del dispositivo JBS 1 quando inserito in un package (non illustrato).
Tuttavia, nonostante lo strato di interfaccia 20 migliori, come detto, l?adesione dello strato di passivazione 22 con gli strati sottostanti, alcune condizioni critiche di uso o di test del dispositivo JBS 1 (es., stress termo-meccanico o termico) possono causare una delaminazione o distacco parziale dello strato di passivazione 22 dallo strato di interfaccia 20. Questo in particolare accade in condizioni di stress causato da elevate temperature di utilizzo (es., al di sopra di 150 ?C). Tale effetto, oltre a rendere il dispositivo JBS 1 strutturalmente fragile, pu? essere concausa del verificarsi di scariche elettriche indesiderate che inficiano il funzionamento elettrico del dispositivo JBS 1. Infatti, la Richiedente ha verificato che fenomeni di stress meccanico, ad esempio durante l?assemblaggio, possono generare uno stress nello strato di interfaccia 20 tale da causarne una rotture locali (?cracks? locali) per l?intero spessore che, in corrispondenza del primo strato metallico 8, sono causa di tali scariche elettriche. Tali problematiche sono tanto pi? evidenti quando i dispositivo elettronico 1 ? sottoposto ad elevate escursioni termiche e ad elevate differenze di tensione in condizioni di polarizzazione inversa.
? quindi sentita la necessit? di ovviare ai problemi summenzionati.
Secondo la presente invenzione vengono realizzati un dispositivo elettronico ed un metodo di fabbricazione del dispositivo elettronico, come definiti nelle rivendicazioni annesse.
Per una migliore comprensione della presente invenzione viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- La figura 1 illustra, in vista in sezione trasversale, un dispositivo elettronico di tipo noto;
- La figura 2 illustra, in vista in sezione trasversale, un dispositivo elettronico secondo una forma di realizzazione della presente invenzione;
- Le figure 3A-3D mostrano in vista in sezione trasversale, fasi di fabbricazione del dispositivo elettronico di figura 2, secondo una forma di realizzazione della presente invenzione e limitatamente a fasi utili a comprendere la presente invenzione; e
- La figura 4 illustra, in vista in sezione trasversale, un dispositivo elettronico secondo una ulteriore forma di realizzazione della presente invenzione.
La figura 2 mostra, in vista in sezione laterale nello stesso sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, di figura 1, un dispositivo elettronico 50 secondo un aspetto della presente invenzione. In particolare, il dispositivo 50 ? un diodo JBS, in analogia a quanto descritto con riferimento alla figura 1; tuttavia, la presente invenzione non ? limitata a tale dispositivo e trova applicazione anche in altri tipi di dispositivi elettronici, in particolare dispositivi di potenza, quali ad esempio MOSFET, IGBT, MPS, diodo Schottky, diodo PN, diodo PiN, ecc.
Il dispositivo elettronico 50 comprende gli elementi qui di seguito descritti, illustrati in riferimento alla figura 2.
Un corpo semiconduttore (es., includente un substrato e, opzionalmente uno o pi? strati epitassiali cresciuti su di esso) 53, di SiC drogato di tipo N o P (nel seguito si utilizzer? come esempio il drogaggio N), ? provvisto di una superficie 53a opposta ad una superficie 53b lungo la direzione dell?asse Z. Il corpo semiconduttore 53 include, in questo esempio, un substrato 53? sul quale ? stato cresciuto uno strato di deriva (strato epitassiale) 53?, entrambi di SiC di tipo N (in particolare 4H-SiC, tuttavia altri politipi possono essere utilizzati quali, ma non esclusivamente, 2H-SiC, 3C-SiC e 6H-SiC). Ad esempio, il substrato ha una concentrazione di droganti di tipo N compresa tra 1?10<19 >at/cm<3 >e 1?10<22 >at/cm<3 >e presenta spessore, misurato lungo l?asse Z fra le superfici 53a e 53b, compreso fra 300 ?m e 450 ?m, e in particolare pari a circa 360 ?m. Lo strato di deriva ha una rispettiva concentrazione di drogante minore della concentrazione di drogante del substrato e spessore compreso, ad esempio, tra 5 e 15 ?m.
Uno strato di contatto ohmico 56 (ad esempio di Siliciuro di Nichel) si estende sulla superficie 53b del substrato 53, ed una metallizzazione 57, in questo esempio una metallizzazione di catodo, per esempio di Ti/NiV/Ag o Ti/NiV/Au, si estende sulla regione di contatto ohmico 56.
Una o pi? regioni drogate 59' di tipo P si estendono nel corpo semiconduttore 53 (in particolare nello strato di deriva), affacciate alla superficie superiore 53a; ciascuna regione drogata 59? alloggia un rispettivo contatto ohmico (non mostrato e di tipo noto) tale per cui ciascuna regione drogata 59' forma un rispettivo elemento di barriera di giunzione (JB, Junction-Barrier) 59. Una regione di terminazione di bordo, o anello di protezione, 60, in particolare una ulteriore regione drogata di tipo P, si estende nello strato di deriva, ? affacciata alla superficie superiore 53a e circonda completamente (in vista in pianta, su un piano XY definito dagli assi X e Y) gli elementi JB 59. La regione di terminazione di bordo 60 pu? essere omessa.
Uno strato isolante 61 (di materiale isolante o dielettrico, es. Ossido di Silicio, o TEOS) si estende sulla superficie superiore 53a in modo tale da circondare completamente (in vista sul piano XY) gli elementi JB 59 e da essere parzialmente sovrapposto all?anello di protezione 60 (quando presente).
Una metallizzazione 58, in questo esempio una metallizzazione di anodo, per esempio di Ti/AlSiCu o Ni/AlSiCu, si estende su una porzione della superficie superiore 53a delimitata esternamente dallo strato isolante 61 (ovvero, in corrispondenza degli elementi JB 59 / area attiva 54) e, parzialmente, sullo strato isolante 61.
Uno o pi? diodi Schottky 62 sono formati in corrispondenza dell'interfaccia tra il corpo semiconduttore 53 e la metallizzazione di anodo 58, lateralmente alle regioni drogate 59'. In particolare, giunzioni Schottky (semiconduttore-metallo) sono formate da porzioni dello strato semiconduttore 53 in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 58.
Inoltre, ciascun contatto ohmico estendentesi nella rispettiva regione drogata 59? realizza un collegamento elettrico avente valore di resistivit? elettrica inferiore al valore di resistivit? elettrica della regione drogata 59? che lo alloggia. Gli elementi JB 59 sono quindi diodi P-i-N.
La regione del dispositivo elettronico 50 che include gli elementi JB 59 e i diodi Schottky 62 (ovvero, la regione delimitata dall'anello di protezione 60) ? un'area attiva 54 del dispositivo elettronico 50.
Esternamente all?area attiva 54, ovvero oltre la regione di terminazione di bordo 60, ? presente una superficie laterale 53c del corpo semiconduttore 53, ad esempio estendentesi sostanzialmente ortogonalmente alla superficie superiore 53a. La superficie laterale 53c viene formata in seguito ad una fase di taglio (?dicing? o ?singulation?) di una fetta (?wafer?) di SiC in cui una pluralit? di dispositivi elettronici 50 sono realizzati. La fase di taglio ha la funzione di separare un dispositivo elettronico 50 da un altro dispositivo 50 della stessa fetta. Il taglio avviene in corrispondenza di una linea di incisione (?scribe line?, non mostrata) della fetta di SiC da cui ? ricavato il dispositivo elettronico 50; tale linea di incisione circonda a distanza, nel piano XY, la regione attiva 54, l?anello di protezione 60 e lo strato isolante 61.
Uno strato di protezione 74, di una resina quale ad esempio Bachelite, si estende al di sopra dello strato di passivazione 69, a protezione del dispositivo elettronico 50 quando inserito in un package (non illustrato).
Un ulteriore strato isolante 64, in particolare di un materiale dielettrico o isolante (ad esempio dello stesso materiale utilizzato per lo strato isolante 61, quale ad esempio Ossido di Silicio o TEOS) si estende al di sopra della metallizzazione di anodo 58 e dello strato isolante 61 laddove quest?ultimo ? esposto lateralmente alla metallizzazione di anodo 58.
Lo strato isolante 61 ha ad esempio spessore, lungo l?asse Z, compreso tra 0.5 e 2 ?m; lo strato isolante 64 ha ad esempio spessore, lungo l?asse Z, compreso tra 0.5 e 2 ?m.
Uno strato di interfaccia 63, qui di Nitruro di Silicio (SiN), si estende al di sopra dello strato isolante 64.
Uno strato di passivazione 69 sullo strato di interfaccia 63. Lo strato di interfaccia 63 fa da interfaccia tra lo strato di passivazione 69 e gli strati sottostanti, qui lo strato isolante 64.
Secondo un aspetto della presente invenzione, lo strato di passivazione 69 ? di materiale isolante o dielettrico, in particolare dello stesso materiale dello strato isolante 64. In questo modo, eventuali stress termici a cui il dispositivo 50 ? sottoposto durante l?uso o durante fasi di test non hanno un impatto significativo, in termini di stress, sullo strato di interfaccia 63, che ? quindi meno soggetto a rotture o cracks. Lo strato di passivazione 69 ?, ad esempio di Ossido di Silicio o TEOS.
Fasi di fabbricazione del dispositivo elettronico 50 di figura 2 sono descritte nel seguito con riferimento alle figure 3A-3D e limitatamente a fasi di fabbricazione utili a comprendere la presente invenzione. Le figure 3A-3D sono rappresentate nello stesso sistema triassiale di figura 2.
Con riferimento alla figura 3A, viene disposta una fetta includente il corpo semiconduttore 53 di SiC, in seguito a fasi di fabbricazione atte a formare elementi del dispositivo elettronico 50 precedentemente descritti (e qui non ulteriormente discussi) e identificati con gli stessi numeri di riferimento.
Con riferimento alla figura 3A, dopo aver formato lo strato isolante 61 e la metallizzazione di anodo 58, si esegue una fase di deposito di materiale isolante o dielettrico per formare lo strato isolante 64. Questa fase ? eseguita ad esempio mediante processo CVD o LPCVD. Lo strato isolante 64 ? formato sull?intera superficie della fetta ed in particolare copre completamente la metallizzazione di anodo 58 e lo strato isolante 61.
Quindi, figura 3B, dopo la formazione dello strato isolante 64, si forma lo strato di interfaccia 63, ad esempio mediante deposizione CVD di Nitruro di Silicio. Lo strato di interfaccia 63 ? formato sull?intera superficie della fetta ed in particolare copre completamente lo strato isolante 64.
Quindi, figura 3C, viene formato lo strato di passivazione 69. Questa fase prevede una deposizione di materiale isolante, ad esempio Ossido di Silicio o TEOS depositato mediante tecnica CVD o LPCVD. Lo strato di passivazione 69 ha spessore scelto, ad esempio, nell?intervallo 1-10 ?m.
Lo strato di passivazione 69 copre completamente lo strato di interfaccia 63 e pu? essere sagomato (ad esempio, mediante fasi di litografia e attacco) secondo necessit?.
Il processo di fabbricazione continua poi con fasi successive per formare gli ulteriori elementi del dispositivo elettronico 50, qui non descritti in dettaglio (ad esempio, lo strato di contatto ohmico 56 e la metallizzazione di catodo 57).
La figura 4 illustra un dispositivo elettronico 100 secondo una ulteriore forma di realizzazione della presente invenzione. Il dispositivo elettronico 100 ? rappresentato nello stesso sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, delle figure 1 e 2. In particolare, il dispositivo elettronico 100 ? un diodo JBS, in analogia a quanto descritto con riferimento alle figure 1 e 2; tuttavia, anche in questo caso, la presente invenzione non ? limitata a un dispositivo JBS e trova applicazione anche ad altri tipi di dispositivi elettronici, in particolare dispositivi di potenza, quali ad esempio MOSFET, IGBT, MPS, diodo Schottky, diodo PN, diodo PiN, ecc.
Elementi del dispositivo elettronico 100 comuni al dispositivo elettronico 50 di figura 2 sono indicati con gli stessi numeri di riferimento e non ulteriormente descritti.
In particolare, il dispositivo elettronico 100 non comprende lo strato isolante 64. Dunque, in questa forma di realizzazione, lo strato di interfaccia 63 si estende direttamente al di sopra, ed in contatto, con la metallizzazione di anodo 58 e con lo strato isolante 61.
Lo strato di passivazione 69, del tipo gi? precedentemente descritto, si estende al di sopra dello strato di interfaccia 63 ed ? fisicamente separato dalla metallizzazione di anodo 58 e dallo strato isolante 61 dallo strato di interfaccia 63. Le fasi di fabbricazione del dispositivo elettronico 100 sono analoghe a quelle descritte con riferimento alle figure 3A-3D, con l?eccezione della fase relativa alla formazione dello strato isolante 64.
Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.
In particolare, lo strato di passivazione realizzato secondo la presente invenzione ? particolarmente robusto ed affidabile durante test di stress termico del dispositivo elettronico. Inoltre, esso riduce la propagazione di stress che causano la rottura dello strato di interfaccia 63.
In altre parole, la presente invenzione (che evita la realizzazione dello strato di passivazione 69 in materiale polimerico), garantisce elevate prestazioni elettriche del dispositivo elettronico 50, 100 ed elimina, al tempo stesso, problemi strutturali legati al possibile distacco dello strato di passivazione polimerico (es., a seguito di cicli termici o di utilizzo del dispositivo elettronico 50, 100).
Risulta infine chiaro che al trovato qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall?ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (20)

RIVENDICAZIONI
1. Dispositivo elettronico (50; 100), comprendente: un corpo semiconduttore (53) di Carburo di Silicio; un primo strato isolante (61) su una prima superficie (53a) del corpo semiconduttore (53), di un primo materiale con caratteristiche di isolante elettrico o di dielettrico;
un primo strato di materiale metallico (58) estendentesi in parte sulla prima superficie (53a) del corpo semiconduttore (53) e in parte sul primo strato isolante (61);
uno strato di interfaccia (63) sul primo strato di materiale metallico (58) e sul primo strato isolante (61), di un secondo materiale diverso dal primo materiale; e uno strato di passivazione (69) di detto primo materiale sullo strato di interfaccia (63).
2. Dispositivo elettronico secondo la rivendicazione 1, in cui il primo materiale ? Ossido di Silicio o TEOS.
3. Dispositivo elettronico secondo la rivendicazione 1 o 2, in cui il secondo materiale ? Nitruro di Silicio.
4. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un secondo strato isolante (64) interposto tra lo strato di interfaccia (63) ed i sottostanti primo strato isolante (61) e primo strato di materiale metallico (58).
5. Dispositivo elettronico secondo la rivendicazione 4, in cui il secondo strato isolante (64) ? di detto primo materiale.
6. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre una area attiva (54), detto primo strato di materiale metallico (58) estendendosi almeno in parte sovrapposto, ed in contatto elettrico, con la prima superficie (53a) del corpo semiconduttore in corrispondenza dell?area attiva (54).
7. Dispositivo elettronico secondo la rivendicazione 6, comprendente inoltre una regione di terminazione di bordo (60) circondante, almeno in parte, l?area attiva (54),
in cui la regione di terminazione di bordo (60) ? una regione impiantata nel corpo semiconduttore in corrispondenza della prima superficie (53a) ed ha una conducibilit? elettrica opposta a quella del corpo semiconduttore (53),
il primo strato isolante (61) estendendosi sulla prima superficie (53a) a distanza dall?area attiva (54) e almeno parzialmente sovrapposta alla regione di terminazione di bordo (60).
8. Dispositivo elettronico secondo la rivendicazione 6 o 7, comprendente inoltre un secondo strato di materiale metallico (57) in corrispondenza di una seconda superficie (53b), opposta alla prima superficie (53a), del corpo semiconduttore (53), in cui il primo strato di materiale metallico (58) ed il secondo strato di materiale metallico (57) formano rispettivi terminali di conduzione elettrica del dispositivo elettronico (50; 100).
9. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 6-8, comprendente inoltre uno o pi? diodi a barriera di giunzione (59) e/o diodi Schottky in detta area attiva (54), in corrispondenza della prima superficie (53a).
10. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, scelto nel gruppo comprendente: un diodo Schottky, un diodo PiN, un diodo PN, un dispositivo MPS, un diodo JBS, un MOSFET, un IGBT, un dispositivo di potenza.
11. Metodo di fabbricazione di un dispositivo elettronico (50; 100), comprendente le fasi di:
formare, su una prima superficie (53a) di un corpo semiconduttore (53) di Carburo di Silicio, un primo strato isolante (61) di un primo materiale con caratteristiche di isolante elettrico o di dielettrico;
formare un primo strato di materiale metallico (58) in parte sulla prima superficie (53a) del corpo semiconduttore (53) e in parte sul primo strato isolante (61);
formare uno strato di interfaccia (63) sul primo strato di materiale metallico (58) e sul primo strato isolante (61), di un secondo materiale diverso dal primo materiale; e formare uno strato di passivazione (69) di detto primo materiale sullo strato di interfaccia (63).
12. Metodo di fabbricazione secondo la rivendicazione 11, in cui il primo materiale ? Ossido di Silicio o TEOS.
13. Metodo di fabbricazione secondo la rivendicazione 11 o 12, in cui il secondo materiale ? Nitruro di Silicio.
14. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni 11-13, comprendente inoltre la fase di formare un secondo strato isolante (64) sul primo strato isolante (61) e sul primo strato di materiale metallico (58), e in cui la fase di formare lo strato di interfaccia (63) comprende formare lo strato di interfaccia (63) sul secondo strato isolante (64).
15. Metodo di fabbricazione secondo la rivendicazione 14, in cui il secondo strato isolante (64) ? di detto primo materiale.
16. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni 11-15, comprendente inoltre la fase di formare una area attiva (54), detto primo strato di materiale metallico (58) essendo formato almeno in parte sovrapposto, ed in contatto elettrico, con la prima superficie (53a) del corpo semiconduttore in corrispondenza dell?area attiva (54).
17. Metodo di fabbricazione secondo la rivendicazione 16, comprendente inoltre la fase di impiantare, nel corpo semiconduttore in corrispondenza della prima superficie (53a) e circondante almeno in parte l?area attiva (54), specie droganti aventi una conducibilit? elettrica opposta a quella del corpo semiconduttore (53), formando cos? una regione di terminazione di bordo (60),
il primo strato isolante (61) essendo formato sulla prima superficie (53a) a distanza dall?area attiva (54) e almeno parzialmente sovrapposto alla regione di terminazione di bordo (60).
18. Metodo di fabbricazione secondo la rivendicazione 16 o 17, comprendente inoltre la fase di formare un secondo strato di materiale metallico (57) in corrispondenza di una seconda superficie (53b), opposta alla prima superficie (53a), del corpo semiconduttore (53), in cui il primo strato di materiale metallico (58) ed il secondo strato di materiale metallico (57) formano rispettivi terminali di conduzione elettrica del dispositivo elettronico (50; 100).
19. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni 16-18, comprendente inoltre la fase di formare uno o pi? diodi a barriera di giunzione (59) e/o diodi Schottky in detta area attiva (54), in corrispondenza della prima superficie (53a).
20. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni 11-19, in cui detto dispositivo elettronico ? scelto nel gruppo comprendente: un diodo Schottky, un diodo PiN, un diodo PN, un dispositivo MPS, un diodo JBS, un MOSFET, un IGBT, un dispositivo di potenza.
IT102021000029969A 2021-11-26 2021-11-26 Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico IT202100029969A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000029969A IT202100029969A1 (it) 2021-11-26 2021-11-26 Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico
US17/941,788 US20230170390A1 (en) 2021-11-26 2022-09-09 Sic-based electronic device with enhanced robustness, and method for manufacturing the electronic device
EP22206027.9A EP4187621A1 (en) 2021-11-26 2022-11-08 Sic-based electronic device with enhanced robustness, and method for manufacturing the electronic device
JP2022185338A JP2023079185A (ja) 2021-11-26 2022-11-19 堅牢性を向上させたｓｉｃを基礎とする電子装置及びその電子装置を製造する方法
CN202211493953.7A CN116190457A (zh) 2021-11-26 2022-11-25 具有增强的鲁棒性的sic基电子器件及制造电子器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000029969A IT202100029969A1 (it) 2021-11-26 2021-11-26 Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico

Publications (1)

Publication Number Publication Date
IT202100029969A1 true IT202100029969A1 (it) 2023-05-26

Family

ID=80113315

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000029969A IT202100029969A1 (it) 2021-11-26 2021-11-26 Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico

Country Status (4)

Country Link
US (1) US20230170390A1 (it)
EP (1) EP4187621A1 (it)
JP (1) JP2023079185A (it)
IT (1) IT202100029969A1 (it)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224292B2 (ja) * 2015-04-08 2017-11-01 株式会社日立製作所 半導体装置および半導体モジュール
WO2021065722A1 (ja) * 2019-09-30 2021-04-08 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224292B2 (ja) * 2015-04-08 2017-11-01 株式会社日立製作所 半導体装置および半導体モジュール
WO2021065722A1 (ja) * 2019-09-30 2021-04-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP4187621A1 (en) 2023-05-31
JP2023079185A (ja) 2023-06-07
US20230170390A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US8399962B2 (en) Semiconductor chip and process for production thereof
KR101042422B1 (ko) 메사형 반도체 장치 및 그 제조 방법
JP6063629B2 (ja) 半導体装置および半導体装置の製造方法
KR101080447B1 (ko) 메사형 반도체 장치 및 그 제조 방법
CN107768316B (zh) 功率半导体装置和用于制造这种功率半导体装置的方法
CN109494203B (zh) 半导体装置及其制造方法
US20090267082A1 (en) Semiconductor device and manufacturing method of the same
KR101023872B1 (ko) 메사형 반도체 장치 및 그 제조 방법
US10971620B2 (en) Method for producing a semiconductor arrangement
JP2012069567A (ja) 半導体装置およびその製造方法
IT202100029969A1 (it) Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico
US11869771B2 (en) Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus
CN219591404U (zh) 电子器件
IT202100029939A1 (it) Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico
CN116190457A (zh) 具有增强的鲁棒性的sic基电子器件及制造电子器件的方法
US20240113171A1 (en) Semiconductor device and method of manufacturing the same
US20240055303A1 (en) Fabricating method for test element group
US20220344219A1 (en) Method of manufacturing semiconductor apparatus and semiconductor apparatus
US11531053B2 (en) Semiconductor device and crack detection method
US20230173613A1 (en) Electrical contact between separated semiconductor layers
EP0056482B1 (en) Glass passivation semiconductor device and method of manufacturing the same
IT202100002333A1 (it) Dispositivo jbs con prestazioni elettriche migliorate, e processo di fabbricazione del dispositivo jbs
JP2021125659A (ja) 半導体装置とその製造方法
CN117878058A (zh) 自适应短路保护的晶体管结构和制造方法和晶体管结构
US8866264B2 (en) Semiconductor device and manufacturing method of the same