JP2010114259A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2010114259A JP2010114259A JP2008285485A JP2008285485A JP2010114259A JP 2010114259 A JP2010114259 A JP 2010114259A JP 2008285485 A JP2008285485 A JP 2008285485A JP 2008285485 A JP2008285485 A JP 2008285485A JP 2010114259 A JP2010114259 A JP 2010114259A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring
- layer
- contact hole
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減できる半導体装置とその製造方法を提供する。
【解決手段】基板に下層配線W1となる第1導電層を形成し、絶縁膜を形成し、上層配線用溝とこれに連通するようにコンタクトホールCHを形成する。次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成し、その上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層を形成する。ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線W2と下層配線W1の交差する領域に、上層配線にスリットSL1,SL2または切り欠きを設けて幅が狭くなった部分NPが設けられるように上層配線用溝を形成し、この幅が狭くなった部分NPにおいてコンタクトホールCHを形成する。
【選択図】図1
【解決手段】基板に下層配線W1となる第1導電層を形成し、絶縁膜を形成し、上層配線用溝とこれに連通するようにコンタクトホールCHを形成する。次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成し、その上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層を形成する。ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線W2と下層配線W1の交差する領域に、上層配線にスリットSL1,SL2または切り欠きを設けて幅が狭くなった部分NPが設けられるように上層配線用溝を形成し、この幅が狭くなった部分NPにおいてコンタクトホールCHを形成する。
【選択図】図1
Description
本発明は半導体装置の製造方法及び半導体装置に関し、特にディアルダマシンプロセスによりコンタクトと溝配線を形成する半導体装置の製造方法と、それにより製造された半導体装置に関する。
従来、半導体ウェーハ上に形成する高密度集積回路の微細配線の材料として、アルミニウム系合金が用いられている。しかし、半導体装置をさらに高速化するためには、配線用材料として、より比抵抗の低い材料を用いる必要があり、このような材料としては銅や銀などが好適である。特に、銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の材料として期待されている。
銅を用いた配線形成では、一般に銅のドライエッチングが容易でないために、いわゆるダマシン法が用いられている。
例えば、酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりTaで配線溝の内壁を被覆してCuの拡散バリアとなるバリアメタル層を形成する。
次に、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるCuのシード層を形成し、シード層を用いて配線溝内に配線材料(Cu)を埋め込む。
次に、余剰の配線材料を化学機械研磨(Chemical Mechanical Polishing:以下、CMPと称する。)により除去する。これにより、配線を形成する。
例えば、酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりTaで配線溝の内壁を被覆してCuの拡散バリアとなるバリアメタル層を形成する。
次に、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるCuのシード層を形成し、シード層を用いて配線溝内に配線材料(Cu)を埋め込む。
次に、余剰の配線材料を化学機械研磨(Chemical Mechanical Polishing:以下、CMPと称する。)により除去する。これにより、配線を形成する。
さらに、コンタクトホールと配線溝とを連通して形成し、上記と同様にして一括して導電性材料を埋め込み、余剰配線材料をCMPにより除去するデュアルダマシン法も知られている。
ダマシン法による銅配線の形成方法は、例えば特許文献1及び2などに記載されている。
デュアルダマシン法による詳細な接続孔と溝配線の形成方法は、例えば特許文献3及び非特許文献1などに開示されている。
デュアルダマシン法による詳細な接続孔と溝配線の形成方法は、例えば特許文献3及び非特許文献1などに開示されている。
図12(a)は、従来例に係るデュアルダマシンプロセスによる配線とコンタクトの平面図である。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
図12(b)は図12(a)中のX−X’における断面図である。
例えば、基板110上に不図示の第1層間絶縁膜が形成されており、第1層間絶縁膜に下層配線用溝が形成されている。
下層配線用溝の内壁を被覆するように第1バリアメタル層121が形成されており、その上層において下層配線用溝を埋め込むように銅などの第1導電層122が形成されている。
第1バリアメタル層121と第1導電層から、上記の下層配線W1が構成されている。
例えば、基板110上に不図示の第1層間絶縁膜が形成されており、第1層間絶縁膜に下層配線用溝が形成されている。
下層配線用溝の内壁を被覆するように第1バリアメタル層121が形成されており、その上層において下層配線用溝を埋め込むように銅などの第1導電層122が形成されている。
第1バリアメタル層121と第1導電層から、上記の下層配線W1が構成されている。
上記の第1導電層122の上層を被覆して第1酸化防止膜123が形成されており、その上層に第2層間絶縁膜130及び第3層間絶縁膜131が形成されている。
上記の第2層間絶縁膜130及び第1酸化防止膜123を貫通して第1導電層122に達するコンタクトホール130cが形成されている。また、第3層間絶縁膜131に、コンタクトホール130cに連通して上層配線用溝131tが形成されている。ここで、コンタクトホール130cの底面において、第1導電層122の上面が凹状にえぐられた形状となっている。
上記の第2層間絶縁膜130及び第1酸化防止膜123を貫通して第1導電層122に達するコンタクトホール130cが形成されている。また、第3層間絶縁膜131に、コンタクトホール130cに連通して上層配線用溝131tが形成されている。ここで、コンタクトホール130cの底面において、第1導電層122の上面が凹状にえぐられた形状となっている。
コンタクトホール130c及び上層配線用溝131tの内壁を被覆して、例えばTaNなどからなる第2バリアメタル層132及びTaなどからなる第3バリアメタル層133が積層して形成されている。
上記の第2バリアメタル層132は、コンタクトホール130cの底面部分において除去されており、第3バリアメタル133が第1導電層122に接している。
上記の第2バリアメタル層132は、コンタクトホール130cの底面部分において除去されており、第3バリアメタル133が第1導電層122に接している。
上記の第3バリアメタル133の上層に、コンタクトホール130c及び上層配線用溝131tを埋め込むように銅などの第2導電層134が形成されている。
コンタクトホール130cを埋め込んでいる部分の第2導電層134pと第2バリアメタル層132及び第3バリアメタル層133がコンタクトプラグを構成する。
上層配線用溝131tを埋め込んでいる部分の第2導電層134wと第2バリアメタル層132及び第3バリアメタル層133が上層配線となる。
上記の第2導電層134の上層を被覆して第2酸化防止膜135が形成されている。
コンタクトホール130cを埋め込んでいる部分の第2導電層134pと第2バリアメタル層132及び第3バリアメタル層133がコンタクトプラグを構成する。
上層配線用溝131tを埋め込んでいる部分の第2導電層134wと第2バリアメタル層132及び第3バリアメタル層133が上層配線となる。
上記の第2導電層134の上層を被覆して第2酸化防止膜135が形成されている。
上記のコンタクトホール130cの底面における第1導電層122の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線(第1導電層122)との接続抵抗を低減することができる。
ここで、上記の第1導電層122の上面が凹状にえぐられた形状が上層配線用溝の幅によって変動する現象が生じていた。このため、デュアルダマシンプロセスにおいて、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動してしまっていた。
特開2005−129746号公報
特開2004−319616号公報
特開2004−63859号公報
International Interconnect Technology Coference(IITC)2002 P15-17 "A Manufacturable Copper/Low-k SiOC/SiCN Process Technology for 90nm-node High Performance eDRAM"
解決しようとする問題点は、デュアルダマシンプロセスにおいて、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動してしまうことである。
本発明の半導体装置の製造方法は、基板に下層配線となる第1導電層を形成する工程と、前記第1導電層を被覆して絶縁膜を形成する工程と、前記絶縁膜に前記第1導電層と交差する領域を有するように上層配線用溝を形成する工程と、前記上層配線用溝に連通するように前記第1導電層に達するコンタクトホールを前記絶縁膜に形成する工程と、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆してバリアメタル層を形成する工程と、前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで第2導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする工程とを有し、前記上層配線用溝及び前記コンタクトホールを形成する工程において、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように前記上層配線用溝を形成し、当該幅が狭くなった部分において前記コンタクトホールを形成する。
上記の本発明の半導体装置の製造方法は、基板に下層配線となる第1導電層を形成し、第1導電層を被覆して絶縁膜を形成する。
次に、絶縁膜に第1導電層と交差する領域を有するように上層配線用溝を形成する。次に、上層配線用溝に連通するように第1導電層に達するコンタクトホールを絶縁膜に形成する。
次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成する。
次に、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする。
ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
また、この幅が狭くなった部分においてコンタクトホールを形成する。
次に、絶縁膜に第1導電層と交差する領域を有するように上層配線用溝を形成する。次に、上層配線用溝に連通するように第1導電層に達するコンタクトホールを絶縁膜に形成する。
次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成する。
次に、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする。
ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
また、この幅が狭くなった部分においてコンタクトホールを形成する。
本発明の半導体装置は、基板に形成された下層配線となる第1導電層と、前記第1導電層を被覆して形成された絶縁膜と、前記絶縁膜に前記第1導電層と交差する領域を有するように形成された上層配線用溝と、前記上層配線用溝に連通するように前記第1導電層に達するように前記絶縁膜に形成されたコンタクトホールと、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成されたバリアメタル層と、前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで形成され、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線を構成する第2導電層とを有し、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、当該幅が狭くなった部分において前記コンタクトホールが形成されており、前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記バリアメタル層が形成されている。
上記の本発明の半導体装置は、基板に下層配線となる第1導電層が形成されており、第1導電層を被覆して絶縁膜が形成されている。
絶縁膜に、第1導電層と交差する領域を有するように上層配線用溝と、上層配線用溝に連通するように第1導電層に達するようにコンタクトホールが形成されている。
コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層が形成され、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層が形成されている。
これにより、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線が構成されている。
ここで、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられている。
また、この幅が狭くなった部分においてコンタクトホールが形成されている。また、コンタクトホールの底面において、下層配線の上面が凹状にえぐられた形状となっており、この凹状の形状を被覆するようにバリアメタル層が形成されている。
絶縁膜に、第1導電層と交差する領域を有するように上層配線用溝と、上層配線用溝に連通するように第1導電層に達するようにコンタクトホールが形成されている。
コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層が形成され、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第2導電層が形成されている。
これにより、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線が構成されている。
ここで、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられている。
また、この幅が狭くなった部分においてコンタクトホールが形成されている。また、コンタクトホールの底面において、下層配線の上面が凹状にえぐられた形状となっており、この凹状の形状を被覆するようにバリアメタル層が形成されている。
本発明の半導体装置の製造方法は、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
本発明の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
以下に、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
尚、説明は以下の順序で行う。
1.第1実施形態(基本構成)
2.第2実施形態(上層配線幅とコンタクトホール径が同じ構成)
3.第3実施形態(上層配線にスリット及び切り欠きが設けられ、複数個のコンタクトホールで接続された構成)
4.第4実施形態(上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成)
5.第5実施形態(上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成)
尚、説明は以下の順序で行う。
1.第1実施形態(基本構成)
2.第2実施形態(上層配線幅とコンタクトホール径が同じ構成)
3.第3実施形態(上層配線にスリット及び切り欠きが設けられ、複数個のコンタクトホールで接続された構成)
4.第4実施形態(上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成)
5.第5実施形態(上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成)
<第1実施形態>
[全体構成]
図1は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1,SL2を設けて幅が狭くなった部分NPが設けられている。
また、この幅が狭くなった部分NPにおいてコンタクトホールCHが形成されている。
[全体構成]
図1は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1,SL2を設けて幅が狭くなった部分NPが設けられている。
また、この幅が狭くなった部分NPにおいてコンタクトホールCHが形成されている。
図2(a)は図1中のX−X’における断面図であり、図2(b)は図1中のY−Y’における断面図である。
例えば、基板10上に第1層間絶縁膜20が形成されており、第1層間絶縁膜20に下層配線用溝20tが形成されている。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21が形成されており、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22が形成されている。
第1バリアメタル層21と第1導電層22から、上記の下層配線W1が構成されている。
例えば、基板10上に第1層間絶縁膜20が形成されており、第1層間絶縁膜20に下層配線用溝20tが形成されている。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21が形成されており、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22が形成されている。
第1バリアメタル層21と第1導電層22から、上記の下層配線W1が構成されている。
例えば、上記の第1導電層22の上層を被覆して第1酸化防止膜23が形成されており、その上層に第2層間絶縁膜30及び第3層間絶縁膜31が形成されている。
例えば、上記の第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cが形成されている。また、第3層間絶縁膜31に、コンタクトホール30cに連通して上層配線用溝31tが形成されている。
ここで、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状となっている。
例えば、上記の第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cが形成されている。また、第3層間絶縁膜31に、コンタクトホール30cに連通して上層配線用溝31tが形成されている。
ここで、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状となっている。
例えば、コンタクトホール30c及び上層配線用溝31tの内壁を被覆して、例えばTaNなどからなる第2バリアメタル層32及びTaなどからなる第3バリアメタル層33が積層して形成されている。
上記の第2バリアメタル層32は、コンタクトホール30cの底面部分において除去されており、第3バリアメタル層33が上記の凹状の形状を被覆するように第1導電層22に接して形成されている。
上記の第2バリアメタル層32は、コンタクトホール30cの底面部分において除去されており、第3バリアメタル層33が上記の凹状の形状を被覆するように第1導電層22に接して形成されている。
例えば、上記の第3バリアメタル層33の上層に、コンタクトホール30c及び上層配線用溝31tを埋め込むように銅などの第2導電層34が形成されている。
例えば、コンタクトホール30cを埋め込んでいる部分の第2導電層34pと第2バリアメタル層32及び第3バリアメタル層33がコンタクトプラグを構成する。
上層配線用溝31tを埋め込んでいる部分の第2導電層34wと第2バリアメタル層32及び第3バリアメタル層33が上層配線となる。
例えば、上記の第2導電層34の上層を被覆して第2酸化防止膜35が形成されている。
例えば、コンタクトホール30cを埋め込んでいる部分の第2導電層34pと第2バリアメタル層32及び第3バリアメタル層33がコンタクトプラグを構成する。
上層配線用溝31tを埋め込んでいる部分の第2導電層34wと第2バリアメタル層32及び第3バリアメタル層33が上層配線となる。
例えば、上記の第2導電層34の上層を被覆して第2酸化防止膜35が形成されている。
上記のコンタクトホール30cの底面における第1導電層22の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線(第1導電層22)との接続抵抗を低減することができる。
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
[製造方法]
次に、本実施形態に係る固体撮像装置の製造方法について、図2(a)に対応する断面に対応する断面図を参照して以下に説明する。
まず、図3(a)に示す構成に至るまでの工程について説明する。
例えば、基板10上に第1層間絶縁膜を形成し、第1層間絶縁膜に下層配線用溝20tを形成する。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21を形成し、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22を形成する。
例えばCMP(chemical mechanical polishing)処理などにより、下層配線用溝20tの外部に形成された第1バリアメタル層21及び第1導電層22を除去する。
上記のようにして、第1バリアメタル層21と第1導電層22からなる下層配線W1を形成する。
ここで、例えば、下層配線の厚さは200nm程度とする。これは、下層配線用溝の深さを200nmとすること、あるいは、CMP処理時に研磨の結果残される導電膜の厚さを制御して形成することができる。
次に、本実施形態に係る固体撮像装置の製造方法について、図2(a)に対応する断面に対応する断面図を参照して以下に説明する。
まず、図3(a)に示す構成に至るまでの工程について説明する。
例えば、基板10上に第1層間絶縁膜を形成し、第1層間絶縁膜に下層配線用溝20tを形成する。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21を形成し、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22を形成する。
例えばCMP(chemical mechanical polishing)処理などにより、下層配線用溝20tの外部に形成された第1バリアメタル層21及び第1導電層22を除去する。
上記のようにして、第1バリアメタル層21と第1導電層22からなる下層配線W1を形成する。
ここで、例えば、下層配線の厚さは200nm程度とする。これは、下層配線用溝の深さを200nmとすること、あるいは、CMP処理時に研磨の結果残される導電膜の厚さを制御して形成することができる。
次に、例えばCVD(chemical vapor deposition)法により、第1導電層22の上層に全面に炭化シリコンを35nmの膜厚で形成し、第1酸化防止膜23を形成する。
第1層間絶縁膜及び炭化シリコンの第1酸化防止膜23を形成する方法としては、例えば、平行平板型プラズマCVD装置を用い、シリコン源としてメチルシランを用いて形成することができる。
また、成膜条件としては、基板温度を300〜400℃に設定し、プラズマパワーを150〜350W、成膜雰囲気の圧力を100〜1000Pa程度に設定する。
第1層間絶縁膜及び炭化シリコンの第1酸化防止膜23を形成する方法としては、例えば、平行平板型プラズマCVD装置を用い、シリコン源としてメチルシランを用いて形成することができる。
また、成膜条件としては、基板温度を300〜400℃に設定し、プラズマパワーを150〜350W、成膜雰囲気の圧力を100〜1000Pa程度に設定する。
次に、例えばCVD法により、酸化シリコンを500nmの膜厚で形成して、第2層間絶縁膜30を形成する。
次に、例えばCVD法により、酸化シリコンを150nmの膜厚で形成して、第3層間絶縁膜31を形成する。第3層間絶縁膜31は以降のエッチング処理におけるハードマスクとなる。
次に、例えばCVD法により、酸化シリコンを150nmの膜厚で形成して、第3層間絶縁膜31を形成する。第3層間絶縁膜31は以降のエッチング処理におけるハードマスクとなる。
次に、図3(b)に示すように、例えば第3層間絶縁膜31に上層配線用溝31tを形成する。
これには、例えば上層配線用溝31tのパターンのレジスト膜を形成し、これをマスクとして第3層間絶縁膜31エッチング加工して形成する。
さらに、第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cを形成する。
ここで、コンタクトホール30cと上層配線用溝31tは連通するように形成する。
このとき、第3層間絶縁膜31は、コンタクトホールを開口するエッチング加工のハードマスクとして用いることができる。
これには、例えば上層配線用溝31tのパターンのレジスト膜を形成し、これをマスクとして第3層間絶縁膜31エッチング加工して形成する。
さらに、第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cを形成する。
ここで、コンタクトホール30cと上層配線用溝31tは連通するように形成する。
このとき、第3層間絶縁膜31は、コンタクトホールを開口するエッチング加工のハードマスクとして用いることができる。
上記の上層配線用溝31tのパターンは、図1に示すように、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1,SL2を設けて幅が狭くなった部分NPが設けられているパターンとする。
また、コンタクトホールCHは、上記の幅が狭くなった部分NP形成する。
また、コンタクトホールCHは、上記の幅が狭くなった部分NP形成する。
次に、図4(a)に示すように、例えばスパッタリング法により、コンタクトホール30c及び上層配線用溝31tの内壁を被覆して、例えばTaNなどからなる第2バリアメタル層32を形成する。
例えば、Taターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて形成できる。
成膜条件は、例えば、基板バイアス500W、ターゲットDCパワー40kWで窒素/アルゴン流量比を75:25、0.5mtorrの雰囲気とし、15nm程度のTaN膜を全面成膜させる。
例えば、Taターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて形成できる。
成膜条件は、例えば、基板バイアス500W、ターゲットDCパワー40kWで窒素/アルゴン流量比を75:25、0.5mtorrの雰囲気とし、15nm程度のTaN膜を全面成膜させる。
次に、図4(b)に示すように、例えば、第2バリアメタル層32の上層に、スパッタリング法により、Taなどからなる第3バリアメタル層33を形成する。
このとき、下記のようにして、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状としながら、第3バリアメタル層33が上記の凹状の形状を被覆して第1導電層22に接するように形成できる。
このとき、下記のようにして、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状としながら、第3バリアメタル層33が上記の凹状の形状を被覆して第1導電層22に接するように形成できる。
例えば、上記のTaN膜(第2バリアメタル層32)の成膜の後、基板バイアスを1000Wまで上げ、ターゲットDCパワーを5kWまで下げ、アルゴン100%雰囲気、0.2mtorrとする。
この条件による、Taの成膜とエッチングの成分がプラスマイナスゼロとなるように設定する。この条件下で所定時間の放電処理を施す。
このとき、デュアルダマシン上部や側壁部ではTaN膜が残存した状態を保ちながら、アスペクト比が高い接続孔底部では、Ta膜堆積よりバイアスエッチングの成分が大きくなる。
これにより、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状として、第1導電層22まで選択的に貫通させることができる。
上記の第1導電層22までの選択的貫通は、堆積成分とエッチング成分の比率を制御して得ることができるものである。
例えば、堆積が主たる工程とエッチングが主たる工程を交互に行うことや、堆積とエッチングが同時に生じる工程により実現できる。
上記ではスパッタリング(物理蒸着)によるTaN膜を用いた選択貫通処理について説明したが、Ta膜、Ti膜、TiN膜などのその他のバリアメタル膜を用いてもよい。
また、CVD法で堆積されたTaN膜、TiN膜、SiN膜を成膜後に、上記パンチスルー処理を施しても良い。
この条件による、Taの成膜とエッチングの成分がプラスマイナスゼロとなるように設定する。この条件下で所定時間の放電処理を施す。
このとき、デュアルダマシン上部や側壁部ではTaN膜が残存した状態を保ちながら、アスペクト比が高い接続孔底部では、Ta膜堆積よりバイアスエッチングの成分が大きくなる。
これにより、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状として、第1導電層22まで選択的に貫通させることができる。
上記の第1導電層22までの選択的貫通は、堆積成分とエッチング成分の比率を制御して得ることができるものである。
例えば、堆積が主たる工程とエッチングが主たる工程を交互に行うことや、堆積とエッチングが同時に生じる工程により実現できる。
上記ではスパッタリング(物理蒸着)によるTaN膜を用いた選択貫通処理について説明したが、Ta膜、Ti膜、TiN膜などのその他のバリアメタル膜を用いてもよい。
また、CVD法で堆積されたTaN膜、TiN膜、SiN膜を成膜後に、上記パンチスルー処理を施しても良い。
さらに上記の後、第2バリアメタル層32の表面を均一化させるために、通常の指向性スパッタリング法によりもう一度Ta膜を全面に成膜し、第3バリアメタル層33を形成する。
上記のように、第1導電層22の上面が凹状にえぐられた形状としてから成膜することで、第3バリアメタル層33が上記の凹状の形状を被覆して第1導電層22に接するように形成できる。
上記のように、第1導電層22の上面が凹状にえぐられた形状としてから成膜することで、第3バリアメタル層33が上記の凹状の形状を被覆して第1導電層22に接するように形成できる。
次に、図5(a)に示すように、例えば、電解メッキ処理あるいはスパッタリング法により、第3バリアメタル層33の上層に、コンタクトホール30c及び上層配線用溝31tを埋め込むように銅などの第2導電層34を形成する。
銅の他、銀、スズ、チタン、アルミニウム、マンガン、あるいはマグネシウムをドーピングした銅合金を用いてもよい。
銅の他、銀、スズ、チタン、アルミニウム、マンガン、あるいはマグネシウムをドーピングした銅合金を用いてもよい。
次に、図5(a)に示すように、例えば、CMP処理により、上層配線用溝31tの外部に堆積された第2導電層34を除去し、さらに引き続いて上層配線用溝31tの外部に堆積された第2バリアメタル層32及び第3バリアメタル層33を除去する。
ここでは、例えば、第3層間絶縁膜31の厚さをある程度薄膜化するまで、CMP処理を行うことができる。
ここでは、例えば、第3層間絶縁膜31の厚さをある程度薄膜化するまで、CMP処理を行うことができる。
次に、例えば、CVD法により、第2導電層34の上層に全面に炭化シリコンを形成し、第2酸化防止膜35を形成する。
以上の工程により、図1及び図2に示す配線とコンタクトを有する半導体装置を製造することができる。
以上の工程により、図1及び図2に示す配線とコンタクトを有する半導体装置を製造することができる。
本実施形態の半導体装置の製造方法は、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
上記のようにアンカー構造が得られる原理について、以下に説明する。
最初にコンタクトホール底部及び側壁面を被覆するようにバリアメタル層を形成するステップにおいては、上層配線幅が狭くなると、コンタクトホールの底部からみた見込み角が小さくなる。
このため、コンタクトホール底部に到着するスパッタリング粒子量が結果的に少なくなる。
次のステップは、コンタクトホール底部のバリアメタル膜をエッチングするステップとなり、これによってコンタクトホール底部において下層配線にアンカーを形成することになる。
エッチング粒子は高い指向性を持ったイオン粒子であるため、上記の見込み角には影響されない。
したがって、コンタクトホール底部のバリアメタル膜厚が薄いほど、エッチングされる際に下層配線にアンカーが形成されやすくなる。
このため、上層配線幅の狭い場合のほうが、広い場合よりもアンカーが入りやすくなり、上記により、上層配線幅によってアンカーの構造が変化してしまい、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動したものと考えられる。
最初にコンタクトホール底部及び側壁面を被覆するようにバリアメタル層を形成するステップにおいては、上層配線幅が狭くなると、コンタクトホールの底部からみた見込み角が小さくなる。
このため、コンタクトホール底部に到着するスパッタリング粒子量が結果的に少なくなる。
次のステップは、コンタクトホール底部のバリアメタル膜をエッチングするステップとなり、これによってコンタクトホール底部において下層配線にアンカーを形成することになる。
エッチング粒子は高い指向性を持ったイオン粒子であるため、上記の見込み角には影響されない。
したがって、コンタクトホール底部のバリアメタル膜厚が薄いほど、エッチングされる際に下層配線にアンカーが形成されやすくなる。
このため、上層配線幅の狭い場合のほうが、広い場合よりもアンカーが入りやすくなり、上記により、上層配線幅によってアンカーの構造が変化してしまい、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動したものと考えられる。
上記の実施形態においては、上層配線の幅を狭める領域を形成するために、スリットを形成しているが、上層配線に設けられるスリットあるいは切り欠けは、両者形成されていても、いずれか一方でもよい。
上層配線の主たる部分の幅に比較して狭くなった部分が設けられていればよい。
上層配線の主たる部分の幅に比較して狭くなった部分が設けられていればよい。
またバリアメタル層を形成する工程において、単層あるいは複数層のバリアメタル層を形成してもよい。
単層のバリアメタルを形成する場合には、例えば、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記バリアメタル層を形成する。
単層のバリアメタルを形成する場合には、例えば、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記バリアメタル層を形成する。
また、複数層のバリアメタル層を積層させる場合には、例えば、コンタクトホール及び上層配線用溝の内壁面を被覆して第1バリアメタル層を形成し、第1バリアメタル層の上層に第2バリアメタル層を形成する。
このとき、第2バリアメタル層を形成する工程において、コンタクトホールの底面において第1バリアメタル層を除去し、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記第2バリアメタル層を形成する。
このとき、第2バリアメタル層を形成する工程において、コンタクトホールの底面において第1バリアメタル層を除去し、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記第2バリアメタル層を形成する。
<第2実施形態>
図6は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
第1実施形態と同様に、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1,SL2を設けて幅が狭くなった部分NPが設けられている。
また、この幅が狭くなった部分NPにおいてコンタクトホールCHが形成されている。
ここで、本実施形態においては、上層配線W2の幅が、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
図6は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1と上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCHが設けられて、下層配線W1と上層配線W2が接続されている。
第1実施形態と同様に、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1,SL2を設けて幅が狭くなった部分NPが設けられている。
また、この幅が狭くなった部分NPにおいてコンタクトホールCHが形成されている。
ここで、本実施形態においては、上層配線W2の幅が、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
図7(a)は図6中のX−X’における断面図であり、図7(b)は図6中のY−Y’における断面図である。
例えば、基板10上に第1層間絶縁膜20が形成されており、第1層間絶縁膜20に下層配線用溝20tが形成されている。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21が形成されており、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22が形成されている。
第1バリアメタル層21と第1導電層22から、上記の下層配線W1が構成されている。
例えば、基板10上に第1層間絶縁膜20が形成されており、第1層間絶縁膜20に下層配線用溝20tが形成されている。
例えば、下層配線用溝20tの内壁を被覆するように第1バリアメタル層21が形成されており、その上層において下層配線用溝20tを埋め込むように銅などの第1導電層22が形成されている。
第1バリアメタル層21と第1導電層22から、上記の下層配線W1が構成されている。
例えば、上記の第1導電層22の上層を被覆して第1酸化防止膜23が形成されており、その上層に第2層間絶縁膜30及び第3層間絶縁膜31が形成されている。
例えば、上記の第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cが形成されている。また、第3層間絶縁膜31に、コンタクトホール30cに連通して上層配線用溝31tが形成されている。
上記において、上層配線用溝31tの幅が、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
ここで、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状となっている。
例えば、上記の第2層間絶縁膜30及び第1酸化防止膜23を貫通して第1導電層22に達するコンタクトホール30cが形成されている。また、第3層間絶縁膜31に、コンタクトホール30cに連通して上層配線用溝31tが形成されている。
上記において、上層配線用溝31tの幅が、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
ここで、コンタクトホール30cの底面において、第1導電層22の上面が凹状にえぐられた形状となっている。
例えば、コンタクトホール30c及び上層配線用溝31tの内壁を被覆して、例えばTaNなどからなる第2バリアメタル層32及びTaなどからなる第3バリアメタル層33が積層して形成されている。
上記の第2バリアメタル層32は、コンタクトホール30cの底面部分において除去されており、第3バリアメタル層33が上記の凹状の形状を被覆するように第1導電層22に接して形成されている。
上記の第2バリアメタル層32は、コンタクトホール30cの底面部分において除去されており、第3バリアメタル層33が上記の凹状の形状を被覆するように第1導電層22に接して形成されている。
例えば、上記の第3バリアメタル層33の上層に、コンタクトホール30c及び上層配線用溝31tを埋め込むように銅などの第2導電層34が形成されている。
例えば、コンタクトホール30cを埋め込んでいる部分の第2導電層34pと第2バリアメタル層32及び第3バリアメタル層33がコンタクトプラグを構成する。
上層配線用溝31tを埋め込んでいる部分の第2導電層34wと第2バリアメタル層32及び第3バリアメタル層33が上層配線となる。
上層配線の幅は上層配線用溝の幅により決定されるので、上層配線の幅は、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
例えば、上記の第2導電層34の上層を被覆して第2酸化防止膜35が形成されている。
例えば、コンタクトホール30cを埋め込んでいる部分の第2導電層34pと第2バリアメタル層32及び第3バリアメタル層33がコンタクトプラグを構成する。
上層配線用溝31tを埋め込んでいる部分の第2導電層34wと第2バリアメタル層32及び第3バリアメタル層33が上層配線となる。
上層配線の幅は上層配線用溝の幅により決定されるので、上層配線の幅は、実質的にコンタクトホールCHの開口径と同等となるように形成されている。
例えば、上記の第2導電層34の上層を被覆して第2酸化防止膜35が形成されている。
上記のコンタクトホール30cの底面における第1導電層22の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線(第1導電層22)との接続抵抗を低減することができる。
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
本実施形態に係る固体撮像装置の製造方法は、上層配線用溝の幅が実質的にコンタクトホールCHの開口径と同等となるように形成することで、第1実施形態と同様に形成することができる。
<第3実施形態>
図8は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1〜SL4及び切り欠きNT1,NT2が設けられ、幅が狭くなった部分NP1〜NP4が設けられている。
また、この幅が狭くなった部分NP1〜NP4において、コンタクトホールCH1〜CH4がそれぞれ形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
図8は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1〜SL4及び切り欠きNT1,NT2が設けられ、幅が狭くなった部分NP1〜NP4が設けられている。
また、この幅が狭くなった部分NP1〜NP4において、コンタクトホールCH1〜CH4がそれぞれ形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
<第4実施形態>
図9は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1〜SL4が設けられ、幅が狭くなった部分NP1〜NP4が設けられている。
また、この幅が狭くなった部分NP1〜NP4において、コンタクトホールCH1〜CH4がそれぞれ形成されている。スリットSL1〜SL4は、上層配線の延伸方向に平行に伸びている形状で形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
図9は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1交差する領域において、上層配線W2にスリットSL1〜SL4が設けられ、幅が狭くなった部分NP1〜NP4が設けられている。
また、この幅が狭くなった部分NP1〜NP4において、コンタクトホールCH1〜CH4がそれぞれ形成されている。スリットSL1〜SL4は、上層配線の延伸方向に平行に伸びている形状で形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
<第5実施形態>
図10は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1が交差する領域において、上層配線W2にスリットSL1〜SL4が設けられ、幅が狭くなった部分NP1,NP2が設けられている。
また、この幅が狭くなった部分NP1,NP2において、コンタクトホールCH1〜CH4がそれぞれ形成されている。スリットSL1〜SL4は、上層配線の延伸方向に直交する方向に伸びている形状で形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
図10は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線W1a,W1bと上層配線W2が交差するように形成されており、交差する領域内にコンタクトホールCH1〜CH4が設けられて、下層配線W1a,W1bと上層配線W2が接続されている。
ここで、上層配線W2と下層配線W1が交差する領域において、上層配線W2にスリットSL1〜SL4が設けられ、幅が狭くなった部分NP1,NP2が設けられている。
また、この幅が狭くなった部分NP1,NP2において、コンタクトホールCH1〜CH4がそれぞれ形成されている。スリットSL1〜SL4は、上層配線の延伸方向に直交する方向に伸びている形状で形成されている。
ここで、下層配線W1aと上層配線W2は2個のコンタクトホールCH1,CH2で接続されている。
一方、下層配線W1bと上層配線W2は2個のコンタクトホールCH3,CH4で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
<実施例>
第1実施形態に係る半導体装置の製造方法において、所定形状のコンタクトホールによる配線間の接続を設定し、上記の第3バリアメタル層形成時のエッチング時間を変えたときの接続の不良率を測定した。
結果を図11に示す。横軸a〜hは、エッチング時間の長さに対応し、a側でエッチング時間が長い、即ち、エッチング量が多い場合であり、h側でエッチング時間が短い、即ち、エッチング量が少ない場合である。
エッチング時間が長く、即ち、エッチング量が大きくなるほど不良率が下がることが確認され、バリアメタル膜の成膜時のエッチング条件により、コンタクトホールによる配線間の接続不良に影響を与えることが確認された。
第1実施形態に係る半導体装置の製造方法において、所定形状のコンタクトホールによる配線間の接続を設定し、上記の第3バリアメタル層形成時のエッチング時間を変えたときの接続の不良率を測定した。
結果を図11に示す。横軸a〜hは、エッチング時間の長さに対応し、a側でエッチング時間が長い、即ち、エッチング量が多い場合であり、h側でエッチング時間が短い、即ち、エッチング量が少ない場合である。
エッチング時間が長く、即ち、エッチング量が大きくなるほど不良率が下がることが確認され、バリアメタル膜の成膜時のエッチング条件により、コンタクトホールによる配線間の接続不良に影響を与えることが確認された。
本発明は上記の説明に限定されない。
例えば、バリアメタル層としては、TaやTaNなどのTa系バリアメタル材料と、CuやAgなどとの合金を用いることができる。この他、TiやWなどの他のバリアメタル材料とCuやAgなどとの合金を用いることができる。
バリア膜は必要に応じて、CoWPなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、バリアメタル層としては、TaやTaNなどのTa系バリアメタル材料と、CuやAgなどとの合金を用いることができる。この他、TiやWなどの他のバリアメタル材料とCuやAgなどとの合金を用いることができる。
バリア膜は必要に応じて、CoWPなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
10…半導体基板、20…第1層間絶縁膜、20t…下層配線用溝、21…第1バリアメタル層、22…第1導電層、23…第1酸化防止膜、30…第2層間絶縁膜、30c…コンタクトホール、31…第3層間絶縁膜、31t…上層配線用溝、32…第2バリアメタル層、33…第3バリアメタル層、34…第2導電層、34p…コンタクトホールを埋め込んでいる部分の第2導電層、34w…上層配線用溝を埋め込んでいる部分の第2導電層、35…第2酸化防止膜、SL1〜SL4…スリット、NT1〜NT4…切り欠け、NP,NP1〜NP4…幅が狭くなった部分、W1,W1a、W1b…下層配線、W2…上層配線、CH,CH1〜CH4…コンタクトホール、AC…アンカー構造
Claims (11)
- 基板に下層配線となる第1導電層を形成する工程と、
前記第1導電層を被覆して絶縁膜を形成する工程と、
前記絶縁膜に前記第1導電層と交差する領域を有するように上層配線用溝を形成する工程と、
前記上層配線用溝に連通するように前記第1導電層に達するコンタクトホールを前記絶縁膜に形成する工程と、
前記コンタクトホール及び前記上層配線用溝の内壁面を被覆してバリアメタル層を形成する工程と、
前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで第2導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする工程と
を有し、
前記上層配線用溝及び前記コンタクトホールを形成する工程において、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように前記上層配線用溝を形成し、当該幅が狭くなった部分において前記コンタクトホールを形成する
半導体装置の製造方法。 - 前記バリアメタル層を形成する工程において、前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記バリアメタル層を形成する
請求項1に記載の半導体装置の製造方法。 - 前記バリアメタル層を形成する工程が、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して第1バリアメタル層を形成する工程と、前記第1バリアメタル層の上層に第2バリアメタル層を形成する工程とを有する
請求項1に記載の半導体装置の製造方法。 - 前記第2バリアメタル層を形成する工程において、前記コンタクトホールの底面において前記第1バリアメタル層を除去し、前記下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記第2バリアメタル層を形成する
請求項3に記載の半導体装置の製造方法。 - 前記コンタクトホールを形成する工程において複数個のコンタクトホールを形成し、前記複数個のコンタクトホールにより前記下層配線と前記上層配線が接続されるようにする
請求項1に記載の半導体装置の製造方法。 - 前記上層配線の幅が、実質的に前記コンタクトホールの開口径と同等となるように形成する
請求項1〜5のいずれかに記載の半導体装置の製造方法。 - 基板に形成された下層配線となる第1導電層と、
前記第1導電層を被覆して形成された絶縁膜と、
前記絶縁膜に前記第1導電層と交差する領域を有するように形成された上層配線用溝と、
前記上層配線用溝に連通するように前記第1導電層に達するように前記絶縁膜に形成されたコンタクトホールと、
前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成されたバリアメタル層と、
前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで形成され、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線を構成する第2導電層と
を有し、
前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、当該幅が狭くなった部分において前記コンタクトホールが形成されており、
前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記バリアメタル層が形成されている
半導体装置。 - 前記バリアメタルが、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成された第1バリアメタル層と、前記第1バリアメタル層の上層に形成された第2バリアメタル層とを有する
請求項7に記載の半導体装置。 - 前記コンタクトホールの底面において前記第1バリアメタル層が除去され、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記第2バリアメタル層が形成されている
請求項8に記載の半導体装置。 - 前記コンタクトホールが複数個形成されており、前記複数個のコンタクトホールにより前記下層配線と前記上層配線が接続されている
請求項7に記載の半導体装置。 - 前記上層配線の幅が、実質的に前記コンタクトホールの開口径と同等となるように形成されている
請求項7〜10のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285485A JP2010114259A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285485A JP2010114259A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114259A true JP2010114259A (ja) | 2010-05-20 |
Family
ID=42302599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285485A Pending JP2010114259A (ja) | 2008-11-06 | 2008-11-06 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114259A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181849A (ja) * | 2016-03-31 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2008
- 2008-11-06 JP JP2008285485A patent/JP2010114259A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181849A (ja) * | 2016-03-31 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629478B2 (en) | Dual-damascene formation with dielectric spacer and thin liner | |
CN101211824A (zh) | 半导体器件的金属互连的形成方法及半导体器件 | |
JP2006344965A (ja) | 配線構造の形成方法,配線構造およびデュアルダマシン構造 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008060243A (ja) | 半導体装置およびその製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
US20040251552A1 (en) | Semiconductor device and manufacturing method the same | |
KR101141214B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100854910B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP2010114259A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20090001579A1 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
KR20080001905A (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP2004172337A (ja) | 半導体装置およびその製造方法 | |
US20070273027A1 (en) | Method of forming dual damascene pattern | |
KR20120008337A (ko) | 반도체 소자 및 그 형성 방법 | |
KR20070069293A (ko) | 구리 배선 형성 방법 | |
KR100687864B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100642908B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2014183207A (ja) | 半導体装置及びその製造方法 | |
KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
KR20050009936A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20110020484A (ko) | 반도체 소자의 금속배선 형성방법 |