JP6020295B2 - Si光集積回路装置及びその製造方法 - Google Patents

Si光集積回路装置及びその製造方法 Download PDF

Info

Publication number
JP6020295B2
JP6020295B2 JP2013068931A JP2013068931A JP6020295B2 JP 6020295 B2 JP6020295 B2 JP 6020295B2 JP 2013068931 A JP2013068931 A JP 2013068931A JP 2013068931 A JP2013068931 A JP 2013068931A JP 6020295 B2 JP6020295 B2 JP 6020295B2
Authority
JP
Japan
Prior art keywords
layer
type
optical
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013068931A
Other languages
English (en)
Other versions
JP2014192472A (ja
Inventor
奥村 滋一
滋一 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013068931A priority Critical patent/JP6020295B2/ja
Publication of JP2014192472A publication Critical patent/JP2014192472A/ja
Application granted granted Critical
Publication of JP6020295B2 publication Critical patent/JP6020295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、Si光集積回路装置及びその製造方法に関するものであり、例えば、光通信或いはデータ通信に用いられる光素子をSi基板上集積化したSi光集積回路装置に関するものである。
近年、サーバCPU間のデータ伝送量の増大に伴い、従来のCu配線を用いた電気信号による伝送での対応が限界に近づきつつある。このボトルネックを解消するためには、光インターコネクト、即ち、光信号によるデータ伝送が必要とされる。
さらには、低消費電力、小面積化の観点から、光送受信に必要となる光送信器、光変調器或いは光受信器等の光機能素子をSi基板上に集積化したSi光集積回路装置が必要になる。このようなSi光集積回路装置においては、各光機能素子の間は、一般に、Si基板上に形成されたSi光導波路によって結合される。
また、このようなSi光集積回路装置に設ける光受信器ではCMOS作製プロセスとの親和性が高いGeが吸収層としたGeフォトディテクターが用いられている。このGeフォトディテクターとSi光導波路とを結合させる方法として、エバネッセント結合とバットジョイント結合とが得られている。
エバネッセント結合の場合には、Si光導波路の上部もしくは下部にGeフォトディテクターを配置し、Si光導波路からGeフォトディテクターに光をエバネッセント結合させる(例えば、非特許文献1参照)。一方、バットジョイント結合の場合には、Si光導波路に対してGeフォトディテクターを突き合わせて光結合させる(例えば、非特許文献2参照)。
この2つの結合方法をフォトディテクターの特性の観点から比較すると、バットジョイント結合の方が、光閉じ込め係数を大きくすることが可能であるため、結合長を短くすることが可能である。その結果、素子容量を小さくすることが可能で、高速特性に有利であるといった特徴がある。
また、GeをEA(電界吸収)層に用いた電界吸収型の光変調器では、フォトディテクターの場合と同様に、光閉じ込め係数を大きくすることで作用長を短くすることが可能なバットジョイント結合が適用されている(例えば、非特許文献3参照)。
一方、近年、Geに引っ張り歪を導入し、高濃度にn型ドープすることにより高い光利得が得られることが報告されている(例えば、非特許文献4参照)。さらには、引っ張り歪の導入と高濃度のn型ドープを活性層に適用することでレーザ発振することも報告されている(例えば、非特許文献5参照)。この場合、引っ張り歪の導入と高濃度のn型ドープにより、伝導帯のΓ谷がL谷よりもエネルギーレベルが低くなり、通常のバルク状態では間接遷移型のGeが直接遷移型化したと考えられている。
T.Yin et al.,Optics Express,15(2007),13965 L.Vivien et al.,Optics Express,15(2007)、9843 Feng et al.,Optics Express,19(2011),7062 X.Sun et al.,JSTQE,16,124(2010) C−Aguilera et al.,Optice Express,20(2012),11316
Si光集積回路装置において、Geで構成されるレーザ、SOA(半導体光増幅器)、EA光変調器或いはフォトディテクターをSi基板上に集積することを想定すると、Si光導波路と各光機能素子とをバットジョイント接合することが必要になる。
しかしながら、SiとGeの格子定数差に起因して、Si光導波路と各Ge光機能素子とのバットジョイント接合部に転位・欠陥が形成される。このような転位・欠陥はキャリアトラップとなり、レーザ素子では発光効率の低下、SOAでは効率の低下、EA変調器では消光比の低下、及び、フォトディテクターでは応答感度の低下といった各素子特性の低下が発生するという問題がある。
また、SiとGeの屈折率差から界面で光の反射が発生し、レーザの発振特性、SOAの増幅特性を劣化させる原因になりうる。さらには、バットジョイント接合部における転位・欠陥は素子の信頼性を劣化させる原因にもなる。
したがって、Si光集積回路装置において、Ge光機能素子と導波路の界面における転位・欠陥の発生を抑制し、各Ge光機能素子の特性及び信頼性を向上させることを目的とする。
開示する一観点からは、少なくとも表面がi型単結晶Si層である基板と、前記i型単結晶Si層に設けられ、i型Si層で分離された第1のp型Si層及び第2のp型Si層と、前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部と、前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部と、前記第1の光機能素子部と前記第2の光機能素子部との間に設けられたi型Ge層からなる接続導波路部とを有することを特徴とするSi光集積回路装置が提供される。
また、開示する別の観点からは、少なくとも表面がi型単結晶Si層である基板にp型不純物をイオン注入するとともに活性化アニールを行って、前記i型単結晶Si層にi型Si層で分離された第1のp型Si層及び第2のp型Si層を形成する工程と、前記i型単結晶Si層上にi型Ge層を成長する工程と、前記i型Ge層に選択的にn型不純物を注入して第1のn型Ge層を形成する工程と、前記i型Ge層に選択的にn型不純物を前記第1のn型Ge層と異なった深さに注入してi型Ge層からなる接続導波路部により前記第1のn型Ge層と分離された第2のn型Ge層を形成する工程と、活性化アニールを施すことによって、前記第1のn型Ge層及び前記第2のn型Ge層に注入した不純物を一括して活性化する工程とを有することを特徴とするSi光集積回路装置の製造方法が提供される。
開示のSi光集積回路装置及びその製造方法によれば、Ge光機能素子と導波路の界面における転位・欠陥の発生を抑制し、各Ge光機能素子の特性及び信頼性を向上させることが可能になる。
本発明の実施の形態のSi光集積回路装置の概念的斜視図である。 本発明の実施例1のSi光集積回路装置の製造工程の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図2以降の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図3以降の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図4以降の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図5以降の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図6以降の途中までの説明図である。 本発明の実施例1のSi光集積回路装置の製造工程の図7以降の説明図である。 本発明の実施例1のSi光集積回路装置の概念的透視斜視図である。 本発明の実施例1のSi光集積回路装置の要部断面図及び要部透視平面図である。 本発明の実施例2のSi光集積回路装置の概念的透視斜視図である。 本発明の実施例2のSi光集積回路装置の要部断面図及び要部透視平面図である。
ここで、図1を参照して、本発明の実施の形態のSi光集積回路装置を説明する。図1は、本発明の実施の形態のSi光集積回路装置の概念的斜視図であり、ここで、クラッド層を兼ねる絶縁保護膜及びバリアメタル層は図示を省略している。少なくとも表面がi型の単結晶Si層7である基板を用意する。この基板は、i型バルク単結晶Si基板でも良いが、一般的には、単結晶のSi基板5上にBOX層となる酸化膜6を介して単結晶Si層7を設けたSOI基板を用いる。
次いで、必須ではないが、単結晶Si層7を選択的にエッチングしてSiリブ型導波路部1を形成する。次いで、Siリブ型導波路部1を形成していない領域にp型不純物をイオン注入するとともに活性化アニールを行って、i型Si層13で分離された第1のp型Si層11及び第2のp型Si層12を形成する。
次いで、i型単結晶Si層7上にi型Ge層を成長する。この時、Siリブ型導波路部1を形成している場合には、このi型Ge層はSiリブ型導波路部1のコア層に対してバットジョイント接合することになる。i型Ge層の成長に際しては、最初に低温成長により2次元平坦性に優れた結晶成長を行った後に、高温成長により結晶性に優れた結晶成長を行う2段階成長法を採用することが望ましいが、1段階成長法でも良い。具体的な成長方法としては、MBE(分子線エピタキシー)法、UHV(Ultra−High Vacuum)−CVD法或いはLP(減圧)−CVD法等を用いれば良い。
次いで、i型Ge層に選択的にn型不純物を注入して第1のn型Ge層8を形成する工程と、i型Ge層に選択的にn型不純物を前記第1のn型Ge層8と異なった深さに注入してi型Ge層からなる接続導波路部3により第1のn型Ge層8と分離された第2のn型Ge層9を形成する。
この時、第1のp型Si層11をコンタクト層としてその上に設けられた第1のn型Ge層8を含む第1の光機能素子部2と、第2のp型Si層12をコンタクト層としてその上に設けられた第2のn型Ge層9を含む第2の光機能素子部4が形成される。この第1の光機能素子部2と第2の光機能素子部4とは、i型Ge層10で接続されているので、接続界面に転位・欠陥が発生することがなく、各光機能素子の特性及び信頼性を向上させることができる。
以降は、コア層に対するクラッド層を兼ねるSiO膜を保護膜として設けた後、n側電極14,16とp側電極15,17を設けることによって、Si光集積回路装置の基本構成が得られる。
第1の光機能素子部2を、p型Si層11からなるコンタクト層、n型Ge層8からなる活性層及びn型Ge層8からなるコンタクト層(活性層と共用)を備えた半導体光増幅器としても良い。この場合、第2の光機能素子部4は、p型Si層12からなるコンタクト層、i型Ge層10からなる光吸収層及びn型Ge層9からなるコンタクト層を備えたPIN型フォトダイオードとする。
或いは、第1の光機能素子部2をp型Si層11からなるコンタクト層、i型Ge光吸収層及びn型Geコンタクト層を備えた電界吸収型変調器としても良い。この場合、第2の光機能素子部4は、p型Si層12からなるコンタクト層、n型Ge活性層及びn型Siクラッド層を備えた半導体レーザとする。なお、n型Siクラッド層は単結晶Siでも良いが、n型多結晶Si層でも良い。
或いは、半導体光増幅器、フォトダイオード、電界吸収型変調器及び半導体レーザを適宜組み合わせて集積化しても良く、例えば、半導体光増幅器とフォトダイオードの組合わせと、電界吸収型変調器と半導体レーザの組み合わせを並列配置しても良い。
このように、本発明の実施の形態においては、一回の結晶成長工程で形成したi型Ge層を利用して少なくとも2つの光機能素子部を形成しているので、製造工程が簡素化される。また、2つの光機能素子部の間は、不純物が注入されなかったi型Ge層からなる接続導波路部3で接続されているので、接続界面に転位・欠陥が発生することがなく、各光機能素子の特性及び信頼性を向上させることができる。
次に、図2乃至図10を参照して、本発明の実施例1のSi光集積回路装置を説明するが、まず、図2乃至図8を参照して、実施例1のSi光集積回路装置の製造工程を説明する。なお、各図における図(a)は概念的斜視図であり、図(b)は、図(a)における一点鎖線で示した平行四辺形に沿った概念的断面図である。
まず、図2に示すように、Si基板21上に厚さが3.0μmのSiO膜からなるBOX層22を介して厚さが250nmのi型Si層23が設けられたSOI基板をエッチングしてコア層25とスラブ部26とからなるSiリブ型導波路24を形成する。この時、コア層25の厚さを60nmとし、先端部の幅を400nmとし、後部を後端部の幅が5.0μmとなるようにテーパ状に形成する。
次いで、図3に示すように、イオン注入マスク27を設けて、Bをイオン注入したのち、1000℃で活性化アニールを行うことによって、BOX層22に達するキャリア濃度が1.0×1018cm-3のp型Si層28、29を形成する。
次いで、図4に示すように、イオン注入マスク27を除去したのち、新たにエッチングマスク30を形成して、コア層25の後端部から以降の領域を残膜厚さが50nmになるようにエッチングしてリセス部を形成する。この時、i型Si層23の残部がi型Si分離層31となる
次いで、図5に示すように、エッチングマスク30を除去したのち、新たに選択成長マスク32を設けて、LP−CVD法によりリセス部の一部にコア層25とバットジョイント接合するように幅が5.0μmで厚さが500nmのi型Ge層33を選択成長させる。この時、初期段階では良好な2次元構造が得られるように低温成長させ、その後、結晶性を良好にするために高温成長させる2段階成長法を用いる。
次いで、図6に示すように、選択成長マスク32を除去したのち、新たにイオン注入マスク34を形成し、コア層25と接する長さが500μmの領域にPを深くイオン注入してn型Ge活性層35を形成する。
次いで、図7に示すように、イオン注入マスク34を除去して、新たなイオン注入マスク36を形成し、n型Ge活性層35の端部から2.0μm離れた長さが50μmの領域にPを浅くイオン注入してn型Ge層37を形成する。この時、アニール後のn型Ge層の厚さが0.2μmになるように加速エネルギーを設定する。
次いで、500℃でアニールを行うことによって注入したPを活性化する。その結果、n型Ge活性層35はキャリア濃度が5.0×1019cm-3の半導体光増幅器の活性層となり、n型Ge層37はキャリア濃度が5.0×1019cm-3のコンタクト層となる。また、n型Ge層37の下のi型Ge層はi型Ge光吸収層38となり、n型Ge活性層35とn型Ge層37との間の長さが2.0μmのi型Ge層がi型Ge光導波層39となる。
次いで、図8に示すように、LP−CVD法を用いて、保護層を兼ねるSiOクラッド層40を形成したのち、CMP(化学機械研磨)法により平坦化する。次いで、電極形成のためのコンタクトホールを形成し、スパッタリング法によりバリア層となるTi膜41を形成したのち、コンタクトホールをAlで埋め込んでn側電極42,44及びp側電極43,45を形成することによってSi光集積回路装置が完成する。
図9は、素子構造を理解しやすくするためにSiOクラッド層40を除いた状態の概念的透視斜視図であり、図10(a)は要部断面図であり、図10(b)は要部透視平面図である。ここでは、p型Si層28/n型Ge活性層35により半導体光増幅器が形成され、p型Si層29/i型Ge光吸収層38/n型Ge層37によりPIN型フォトダイオードが形成される。
このSi光集積回路装置の半導体光増幅器の素子特性としては、注入電流〜500mA、消費電力〜750mWの条件で、1.55μmの波長の入射光に対する利得は21dBとなる。また、フォトダイオードの素子特性としては、−1Vのバイアス下で、1.0A/Wの応答効率で、応答速度は25GHzになる。
次に、図11及び図12を参照して、本発明の実施例2のSi光集積回路装置を説明するが、電界吸収型変調器と半導体レーザを組み合わせた以外の基本的な構造及び製造工程は上記の実施例1と同様であるので最終的な構造のみを説明する。図11は、本発明の実施例2のSi光集積回路装置の概念的透視斜視図であり、図12(b)は要部断面図であり、図12(c)は要部透視平面図である。
図11に示すように、コア層25をテーパ部なしの直線形状とし、その直後にp型Si層28/i型Ge光吸収層51/n型Geコンタクト層52からなる電界吸収型変調器を設け、ストライプ状のn側電極58を形成する。また、電界吸収型変調器の後段に、i型Ge光導波層53を挟んで、p型Si層29/n型Ge活性層54/n型Siクラッド層55からなる半導体レーザを設け、ストライプ状のn側電極60を形成する。なお、n側電極58,60及びp側電極59,61は、バリア層となるTiN膜57を介してAlを埋め込んで形成する。また、図12(b)に示すように、保護層を兼ねるSiOクラッド層56を設けている。
この本発明の実施例2においては、半導体レーザで発振させたレーザ光を電界吸収型変調器で変調させてコア層25から出射させる。なお、電界吸収型変調器は電圧をoffにした状態で光が透過し、電圧をonにした状態で光を吸収する。
ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)少なくとも表面がi型単結晶Si層である基板と、前記i型単結晶Si層に設けられ、i型Si層で分離された第1のp型Si層と第2のp型Si層と、前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部と、前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部と、前記第1の光機能素子部と前記第2の光機能素子部との間に設けられたi型Ge層からなる接続導波路部とを有することを特徴とするSi光集積回路装置。
(付記2)前記第1の光機能素子部の前記接続導波路部と接する面と反対側の面に、バットジョイント接続されたSiリブ型導波路部を有することを特徴とする付記1に記載のSi光集積回路装置。
(付記3)前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部が、p型Siコンタクト層、n型Ge活性層及びn型Geコンタクト層を備えた半導体光増幅器であり、且つ、前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部が、p型Siコンタクト層、i型Ge光吸収層及びn型Geコンタクト層を備えたPIN型フォトダイオードであることを特徴とする付記1または付記2に記載のSi光集積回路装置。
(付記4)前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部が、p型Siコンタクト層、i型Ge光吸収層及びn型Geコンタクト層を備えた電界吸収型変調器であり、且つ、前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部が、p型Siコンタクト層、n型Ge活性層及びn型Siクラッド層を備えた半導体レーザであることを特徴とする付記1または付記2に記載のSi光集積回路装置。
(付記5)前記n型Siクラッド層が、n型多結晶Siクラッド層であることを特徴とする付記4に記載のSi光集積回路装置。
(付記6)前記基板が、Si単結晶上にSiO膜を介して前記単結晶Si層が設けられたSOI基板であることを特徴とする付記1乃至付記5のいずれか1に記載のSi光集積回路装置。
(付記7)少なくとも表面がi型単結晶Si層である基板にp型不純物をイオン注入するとともに活性化アニールを行って、前記i型単結晶Si層にi型Si層で分離された第1のp型Si層及び第2のp型Si層を形成する工程と、前記i型単結晶Si層上にi型Ge層を成長する工程と、前記i型Ge層に選択的にn型不純物を注入して第1のn型Ge層を形成する工程と、前記i型Ge層に選択的にn型不純物を前記第1のn型Ge層と異なった深さに注入してi型Ge層からなる接続導波路部により前記第1のn型Ge層と分離された第2のn型Ge層を形成する工程と、活性化アニールを施すことによって、前記第1のn型Ge層及び前記第2のn型Ge層に注入した不純物を一括して活性化する工程とを有することを特徴とするSi光集積回路装置の製造方法。
(付記8)前記第1のp型Si層及び第2のp型Si層を形成する工程の前に、前記i型単結晶Si層をエッチングしてSiリブ型導波路を形成する工程を有することを特徴とする付記7に記載のSi光集積回路装置の製造方法。
(付記9)前記i型Ge層を成長する工程が、前記Siリブ型導波路のコア層に対して前記i型Ge層をバットジョイント接合する工程であることを特徴とする付記8に記載のSi光集積回路装置の製造方法。
(付記10)前記第1のn型Ge層或いは前記第2のn型Ge層の一方の表面を除去する工程と、前記表面が除去されたn型Ge層の除去部にn型多結晶Si層を堆積する工程とをさらに有することを特徴とする付記7乃至付記9のいずれか1に記載のSi光集積回路装置の製造方法。
1 Siリブ型導波路部
2 第1の光機能素子部
3 接続導波路部
4 第2の光機能素子部
5 シリコン基板
6 酸化膜
7 単結晶Si層
8,9 n型Ge層
10 i型Ge層
11,12 p型Si層
13 i型Si層
14,16 n側電極
15,17 p側電極
21 Si基板
22 BOX層
23 i型Si層
24 Siリブ型導波路
25 コア層
26 スラブ部
27,34,36 イオン注入マスク
28,29 p型Si層
30 エッチングマスク
31 i型Si分離層
32 選択成長マスク
33 i型Ge層
35 n型Ge活性層
37 n型Ge層
38 i型Ge光吸収層
39 i型Ge光導波層
40 SiOクラッド層
41 TiN膜
42,44 n側電極
43,45 p側電極
51 i型Ge光吸収層
52 n型Geコンタクト層
53 i型Ge光導波層
54 n型Ge活性層
55 n型Siクラッド層
56 SiOクラッド層
57 TiN膜
58,60 n側電極
59,61 p側電極

Claims (5)

  1. 少なくとも表面がi型単結晶Si層である基板と、
    前記i型単結晶Si層に設けられ、i型Si層で分離された第1のp型Si層及び第2のp型Si層と、
    前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部と、
    前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部と、
    前記第1の光機能素子部と前記第2の光機能素子部との間に設けられたi型Ge層からなる接続導波路部と
    を有することを特徴とするSi光集積回路装置。
  2. 前記第1の光機能素子部の前記接続導波路部と接する面と反対側の面に、バットジョイント接続されたSiリブ型導波路部を有することを特徴とする請求項1に記載のSi光集積回路装置。
  3. 前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部が、p型Siコンタクト層、n型Ge活性層及びn型Geコンタクト層を備えた半導体光増幅器であり、且つ、
    前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部が、p型Siコンタクト層、i型Ge光吸収層及びn型Geコンタクト層を備えたPIN型フォトダイオードである
    ことを特徴とする請求項1または請求項2に記載のSi光集積回路装置。
  4. 前記第1のp型Si層をコンタクト層としてその上に設けられたGe層を含む第1の光機能素子部が、p型Siコンタクト層、i型Ge光吸収層及びn型Geコンタクト層を備えた電界吸収型変調器であり、且つ、
    前記第2のp型Si層をコンタクト層としてその上に設けられたGe層を含む第2の光機能素子部が、p型Siコンタクト層、n型Ge活性層及びn型Siクラッド層を備えた半導体レーザである
    ことを特徴とする請求項1または請求項2に記載のSi光集積回路装置。
  5. 少なくとも表面がi型単結晶Si層である基板にp型不純物をイオン注入するとともに活性化アニールを行って、前記i型単結晶Si層にi型Si層で分離された第1のp型Si層及び第2のp型Si層を形成する工程と、
    前記i型単結晶Si層上にi型Ge層を成長する工程と、
    前記i型Ge層に選択的にn型不純物を注入して第1のn型Ge層を形成する工程と、
    前記i型Ge層に選択的にn型不純物を前記第1のn型Ge層と異なった深さに注入してi型Ge層からなる接続導波路部により前記第1のn型Ge層と分離された第2のn型Ge層を形成する工程と、
    活性化アニールを施すことによって、前記第1のn型Ge層及び前記第2のn型Ge層に注入した不純物を一括して活性化する工程と、
    を有することを特徴とするSi光集積回路装置の製造方法。
JP2013068931A 2013-03-28 2013-03-28 Si光集積回路装置及びその製造方法 Expired - Fee Related JP6020295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013068931A JP6020295B2 (ja) 2013-03-28 2013-03-28 Si光集積回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013068931A JP6020295B2 (ja) 2013-03-28 2013-03-28 Si光集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014192472A JP2014192472A (ja) 2014-10-06
JP6020295B2 true JP6020295B2 (ja) 2016-11-02

Family

ID=51838437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013068931A Expired - Fee Related JP6020295B2 (ja) 2013-03-28 2013-03-28 Si光集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6020295B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6514904B2 (ja) * 2015-02-05 2019-05-15 富士通株式会社 光半導体素子
EP3255480B1 (en) * 2015-02-06 2021-07-28 Photonics Electronics Technology Research Association Optical modulator and method of manufacturing same
SG11201801176SA (en) * 2015-08-28 2018-03-28 Nippon Telegraph & Telephone Photodetector
JP2017076651A (ja) 2015-10-13 2017-04-20 富士通株式会社 半導体受光装置
KR102604742B1 (ko) 2015-12-23 2023-11-22 삼성전자주식회사 광 소자 및 그 제조 방법
JP6691470B2 (ja) * 2016-11-24 2020-04-28 日本電信電話株式会社 光検出器
US11175454B2 (en) 2017-04-21 2021-11-16 Teknologian Tutkimuskeskus Vtt Oy Light escalators in optical circuits between thick and thin waveguides
CN109560462B (zh) * 2017-09-27 2020-06-19 中国科学院半导体研究所 硅基混合集成激光器阵列及其制备方法
CN112563349B (zh) * 2020-11-12 2022-11-04 中国科学院微电子研究所 一种光电探测器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276347B2 (ja) * 1999-06-22 2002-04-22 沖電気工業株式会社 光・電気相互変換素子、光信号送受信装置及び光信号送受信システム
US6897498B2 (en) * 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
JP5234104B2 (ja) * 2008-03-28 2013-07-10 日本電気株式会社 半導体受光素子
JP5477148B2 (ja) * 2010-04-28 2014-04-23 日本電気株式会社 半導体光配線装置
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform

Also Published As

Publication number Publication date
JP2014192472A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
JP6020295B2 (ja) Si光集積回路装置及びその製造方法
JP5232981B2 (ja) SiGeフォトダイオード
CN107078145B (zh) 经微结构增强吸收的光敏器件
JP6048578B2 (ja) 半導体受光素子及びその製造方法
US7453132B1 (en) Waveguide photodetector with integrated electronics
US8994004B2 (en) Hybrid silicon optoelectronic device and method of formation
US9653639B2 (en) Laser using locally strained germanium on silicon for opto-electronic applications
JP2817703B2 (ja) 光半導体装置
JP6628028B2 (ja) 半導体発光装置及び光送受信器
US9423560B2 (en) Electronic/photonic integrated circuit architecture and method of manufacture thereof
JP2748914B2 (ja) 光検出用半導体装置
EP3038167B1 (en) Integrated avalanche germanium photodetector
JPWO2008136479A1 (ja) 導波路結合型フォトダイオード
JP5428987B2 (ja) マッハツェンダー型光変調素子
JP6378928B2 (ja) Ge系半導体装置、その製造方法及び光インターコネクトシステム
US8853812B2 (en) Photodetector, optical communication device equipped with the same, method for making of photodetector, and method for making of optical communication device
JP6091273B2 (ja) 半導体装置とその製造方法
JP2017076651A (ja) 半導体受光装置
Assefa et al. CMOS-integrated 40GHz germanium waveguide photodetector for on-chip optical interconnects
CN103779785B (zh) 可实现波长宽调谐的分布反射布拉格激光器及其制作方法
JP6423159B2 (ja) Ge系半導体装置、その製造方法及び光インターコネクトシステム
CN107863399A (zh) 基于LRC工艺的n‑Ge‑i‑Ge‑p‑Si结构波导型光电探测器及其制备方法
JP6696735B2 (ja) Ge系光素子及びその製造方法
JP5150216B2 (ja) 導波路型光検出装置およびその製造方法
JP7275843B2 (ja) 光半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160919

R150 Certificate of patent or registration of utility model

Ref document number: 6020295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees