JP3343008B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP3343008B2 JP3343008B2 JP29851395A JP29851395A JP3343008B2 JP 3343008 B2 JP3343008 B2 JP 3343008B2 JP 29851395 A JP29851395 A JP 29851395A JP 29851395 A JP29851395 A JP 29851395A JP 3343008 B2 JP3343008 B2 JP 3343008B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- forming
- semi
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザの製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、１９９４年 電子情報通信学会春季大会 原稿
集Ｃ−２４６（Ｐ．４−２４３）に開示されるものがあ
った。
例えば、１９９４年 電子情報通信学会春季大会 原稿
集Ｃ−２４６（Ｐ．４−２４３）に開示されるものがあ
った。
【０００３】図２はかかる従来の半導体レーザの製造工
程断面図である。
程断面図である。
【０００４】（１）まず、図２（ａ）に示すように、半
絶縁性ＩｎＰ基板１０１上にｎ型ＩｎＰ層１０２を形成
する。
絶縁性ＩｎＰ基板１０１上にｎ型ＩｎＰ層１０２を形成
する。
【０００５】（２）次いで、図２（ｂ）に示すように、
そのｎ型ＩｎＰ層１０２上にｐ型ＩｎＰクラッド層１０
３ａ、ＩｎＧａＡｓＰ活性層１０３ｂ、ｎ型ＩｎＰクラ
ッド層１０３ｃ、ｎ型ＩｎＧａＡｓコンタクト層１０３
ｄを順次結晶成長させた、ダブルヘテロ部１０３を形成
する。
そのｎ型ＩｎＰ層１０２上にｐ型ＩｎＰクラッド層１０
３ａ、ＩｎＧａＡｓＰ活性層１０３ｂ、ｎ型ＩｎＰクラ
ッド層１０３ｃ、ｎ型ＩｎＧａＡｓコンタクト層１０３
ｄを順次結晶成長させた、ダブルヘテロ部１０３を形成
する。
【０００６】（３）次に、図２（ｃ）に示すように、そ
のダブルヘテロ部１０３の一部を残してエッチングを行
い、メサストライプ部１０４を形成する。
のダブルヘテロ部１０３の一部を残してエッチングを行
い、メサストライプ部１０４を形成する。
【０００７】（４）次に、図２（ｄ）に示すように、上
記ｎ型ＩｎＰ層１０２及び半絶縁性ＩｎＰ基板１０１の
一部をエッチングして、２段目のメサ部１０５を形成す
る。
記ｎ型ＩｎＰ層１０２及び半絶縁性ＩｎＰ基板１０１の
一部をエッチングして、２段目のメサ部１０５を形成す
る。
【０００８】（５）次に、図２（ｅ）に示すように、選
択エピタキシャルにより、半絶縁性ＩｎＰ埋め込み層１
０６を形成する。ここで、ｎ型ＩｎＧａＡｓコンタクト
層１０３ｄは露出するようにする。
択エピタキシャルにより、半絶縁性ＩｎＰ埋め込み層１
０６を形成する。ここで、ｎ型ＩｎＧａＡｓコンタクト
層１０３ｄは露出するようにする。
【０００９】（６）次に、図２（ｆ）に示すように、半
絶縁性ＩｎＰ埋め込み層１０６にｎ型電極用コンタクト
ホール１０７を形成し、ＳｉＯ2 膜１０８を形成し、ｎ
型ＩｎＧａＡｓコンタクト層１０３ｄにｐ型電極１０
９、ｎ型電極用コンタクトホール１０７にｎ型電極１１
０をそれぞれ形成する。
絶縁性ＩｎＰ埋め込み層１０６にｎ型電極用コンタクト
ホール１０７を形成し、ＳｉＯ2 膜１０８を形成し、ｎ
型ＩｎＧａＡｓコンタクト層１０３ｄにｐ型電極１０
９、ｎ型電極用コンタクトホール１０７にｎ型電極１１
０をそれぞれ形成する。
【００１０】このように、半絶縁性ＩｎＰ基板１０１上
に３ＤＨ構造（ダブルヘテロ）１０３を形成した後、導
波路構造をメサエッチングにより構成し、その後、二段
目のメサエッチングを行い、メサストライプ部１０４以
外を、選択エピタキシャルにより、半絶縁性ＩｎＰ埋め
込み層１０６を形成し、次に、ｎ型電極用コンタクトホ
ール１０７をエッチングにて形成し、最後にｐ型電極１
０９及びｎ型電極１１０を半絶縁性ＩｎＰ埋め込み層１
０６上に形成する構成となっている。
に３ＤＨ構造（ダブルヘテロ）１０３を形成した後、導
波路構造をメサエッチングにより構成し、その後、二段
目のメサエッチングを行い、メサストライプ部１０４以
外を、選択エピタキシャルにより、半絶縁性ＩｎＰ埋め
込み層１０６を形成し、次に、ｎ型電極用コンタクトホ
ール１０７をエッチングにて形成し、最後にｐ型電極１
０９及びｎ型電極１１０を半絶縁性ＩｎＰ埋め込み層１
０６上に形成する構成となっている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体レーザの製造方法においては、メサ部形
成時にｎ型ＩｎＰ層迄エッチングすることと、二段目の
メサ部を半絶縁性ＩｎＰウエハ迄エッチングすること
と、コンタクトホール作製のためにｎ型ＩｎＰ層迄エッ
チングする必要がある。
た従来の半導体レーザの製造方法においては、メサ部形
成時にｎ型ＩｎＰ層迄エッチングすることと、二段目の
メサ部を半絶縁性ＩｎＰウエハ迄エッチングすること
と、コンタクトホール作製のためにｎ型ＩｎＰ層迄エッ
チングする必要がある。
【００１２】特に、一回目のメサ部形成と、コンタクト
ホールのエッチングでは、エッチング深さをコントロー
ルする必要があり、エッチング精度が必要である。ま
た、コンタクトホールを形成することにより、ウエハ表
面が平坦ではなくなり、集積化等を行うには不都合にな
る。
ホールのエッチングでは、エッチング深さをコントロー
ルする必要があり、エッチング精度が必要である。ま
た、コンタクトホールを形成することにより、ウエハ表
面が平坦ではなくなり、集積化等を行うには不都合にな
る。
【００１３】本発明は、上記問題点を除去し、ウエハ表
面が平坦であり、エッチング工程をより低減し、工程が
簡単な半導体レーザの製造方法を提供することを目的と
する。
面が平坦であり、エッチング工程をより低減し、工程が
簡単な半導体レーザの製造方法を提供することを目的と
する。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体レーザの製造方法において、半絶縁性基板
に選択的に第１導電型拡散層を設ける工程と、この基板
上に第１導電型クラッド層、活性層、第２導電型クラッ
ド層及び第２導電型コンタクト層を順次結晶成長する工
程と、前記第１導電型拡散層上にメサストライプ部をエ
ッチングにより形成する工程と、前記メサストライプ部
を選択ＭＯＣＶＤ法で埋め込み成長により半絶縁性埋め
込み層を形成する工程と、前記半絶縁性埋め込み層の一
部に選択拡散法により前記第１導電型拡散層に到達する
迄第１導電型コンタクト用拡散層を形成する工程と、第
１導電型コンタクト部及び第２導電型コンタクト部をエ
ッチング除去した酸化膜を形成する工程と、前記コンタ
クト部が露出した領域に直に第１導電型電極及び第２導
電型電極を形成するようにしたものである。
成するために、 （１）半導体レーザの製造方法において、半絶縁性基板
に選択的に第１導電型拡散層を設ける工程と、この基板
上に第１導電型クラッド層、活性層、第２導電型クラッ
ド層及び第２導電型コンタクト層を順次結晶成長する工
程と、前記第１導電型拡散層上にメサストライプ部をエ
ッチングにより形成する工程と、前記メサストライプ部
を選択ＭＯＣＶＤ法で埋め込み成長により半絶縁性埋め
込み層を形成する工程と、前記半絶縁性埋め込み層の一
部に選択拡散法により前記第１導電型拡散層に到達する
迄第１導電型コンタクト用拡散層を形成する工程と、第
１導電型コンタクト部及び第２導電型コンタクト部をエ
ッチング除去した酸化膜を形成する工程と、前記コンタ
クト部が露出した領域に直に第１導電型電極及び第２導
電型電極を形成するようにしたものである。
【００１５】従って、ウエハ表面が平坦であり、エッチ
ング工程を低減し、より工程が簡単な半導体レーザの製
造方法を得ることができる。
ング工程を低減し、より工程が簡単な半導体レーザの製
造方法を得ることができる。
【００１６】（２）半導体レーザの製造方法において、
半絶縁性ＩｎＰ基板に選択的にｐ型拡散層を形成する工
程と、この基板上にｐ型ＩｎＰクラッド層、ＩｎＧａＡ
ｓＰ活性層、ｎ型ＩｎＰクラッド層及びｎ型ＩｎＧａＡ
ｓコンタクト層を順次結晶成長する工程と、前記ｐ型拡
散層上にメサストライプ部をエッチングにより形成する
工程と、前記メサストライプ部を選択ＭＯＣＶＤ法で埋
め込み成長により半絶縁性ＩｎＰ層を形成する工程と、
前記半絶縁性ＩｎＰ埋め込み層の一部に選択拡散法によ
り、前記ｐ型拡散層に到達する迄拡散を行う工程と、ｐ
型コンタクト部及びｎ型コンタクト部をエッチング除去
したＳｉＯ2 膜を形成する工程と、前記コンタクト部が
露出した領域に直にｐ型電極及びｎ型電極を形成するよ
うにしたものである。
半絶縁性ＩｎＰ基板に選択的にｐ型拡散層を形成する工
程と、この基板上にｐ型ＩｎＰクラッド層、ＩｎＧａＡ
ｓＰ活性層、ｎ型ＩｎＰクラッド層及びｎ型ＩｎＧａＡ
ｓコンタクト層を順次結晶成長する工程と、前記ｐ型拡
散層上にメサストライプ部をエッチングにより形成する
工程と、前記メサストライプ部を選択ＭＯＣＶＤ法で埋
め込み成長により半絶縁性ＩｎＰ層を形成する工程と、
前記半絶縁性ＩｎＰ埋め込み層の一部に選択拡散法によ
り、前記ｐ型拡散層に到達する迄拡散を行う工程と、ｐ
型コンタクト部及びｎ型コンタクト部をエッチング除去
したＳｉＯ2 膜を形成する工程と、前記コンタクト部が
露出した領域に直にｐ型電極及びｎ型電極を形成するよ
うにしたものである。
【００１７】このように、図１に示すように、半絶縁性
ＩｎＰ基板１にｐ型拡散層２を選択的に形成することに
より、半絶縁性ＩｎＰ埋め込み層６を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛等による選択拡散法を用いることにより形成す
る。このｐ型コンタクト用拡散層７を用いることによ
り、ウエハ表面にてｐ型電極９が作製できるため、電極
形成後も、ウエハ表面が平坦であるという利点がある。
ＩｎＰ基板１にｐ型拡散層２を選択的に形成することに
より、半絶縁性ＩｎＰ埋め込み層６を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛等による選択拡散法を用いることにより形成す
る。このｐ型コンタクト用拡散層７を用いることによ
り、ウエハ表面にてｐ型電極９が作製できるため、電極
形成後も、ウエハ表面が平坦であるという利点がある。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。
て図面を用いて詳細に説明する。
【００１９】図１は本発明の実施例を示す半導体レーザ
の製造工程断面図である。
の製造工程断面図である。
【００２０】（１）まず、図１（ａ）に示すように、半
絶縁性ＩｎＰ基板（ウエハ）１に選択拡散法を用いて、
ｐ型拡散層２を（例えば亜鉛）形成する。
絶縁性ＩｎＰ基板（ウエハ）１に選択拡散法を用いて、
ｐ型拡散層２を（例えば亜鉛）形成する。
【００２１】（２）次に、図１（ｂ）に示すように、Ｍ
ＯＣＶＤ装置等によりその基板上にｐ型ＩｎＰクラッド
層３ａ、ＩｎＧａＡｓＰ活性層３ｂ、ｎ型ＩｎＰクラッ
ド層３ｃ、ｎ型ＩｎＧａＡｓコンタクト層３ｄを順次結
晶成長させ、ダブルヘテロ部３を形成する（以降、ＤＨ
部はダブルヘテロと称す）。
ＯＣＶＤ装置等によりその基板上にｐ型ＩｎＰクラッド
層３ａ、ＩｎＧａＡｓＰ活性層３ｂ、ｎ型ＩｎＰクラッ
ド層３ｃ、ｎ型ＩｎＧａＡｓコンタクト層３ｄを順次結
晶成長させ、ダブルヘテロ部３を形成する（以降、ＤＨ
部はダブルヘテロと称す）。
【００２２】（３）次に、図１（ｃ）に示すように、Ｓ
ｉＯ2 膜４をエッチングマスクとしてダブルヘテロ構成
をｐ型拡散層２が露出する迄エッチングし、メサストラ
イプ部５を形成する。
ｉＯ2 膜４をエッチングマスクとしてダブルヘテロ構成
をｐ型拡散層２が露出する迄エッチングし、メサストラ
イプ部５を形成する。
【００２３】（４）その後、図１（ｄ）に示すように、
上記エッチングに用いたＳｉＯ2 膜４をマスクとして、
ＭＯＣＶＤ装置を用いて選択成長法により、半絶縁性Ｉ
ｎＰ埋め込み層６を形成する。
上記エッチングに用いたＳｉＯ2 膜４をマスクとして、
ＭＯＣＶＤ装置を用いて選択成長法により、半絶縁性Ｉ
ｎＰ埋め込み層６を形成する。
【００２４】（５）最後に、図１（ｅ）に示すように、
まず、亜鉛などの選択拡散方法によりｐ型コンタクト用
拡散層７を形成する。このｐ型コンタクト用拡散層７
は、半絶縁性ＩｎＰ埋め込み層６を貫通し、かつ、ｐ型
拡散層２に到達する深さまで形成される。その後、Ｓｉ
Ｏ2 膜８を形成し、電極コンタクト部をエッチングし、
ｐ層及びｎ層を露出した後、ｐ型電極９及びｎ型電極１
０を形成する。
まず、亜鉛などの選択拡散方法によりｐ型コンタクト用
拡散層７を形成する。このｐ型コンタクト用拡散層７
は、半絶縁性ＩｎＰ埋め込み層６を貫通し、かつ、ｐ型
拡散層２に到達する深さまで形成される。その後、Ｓｉ
Ｏ2 膜８を形成し、電極コンタクト部をエッチングし、
ｐ層及びｎ層を露出した後、ｐ型電極９及びｎ型電極１
０を形成する。
【００２５】このように、半絶縁性ＩｎＰ基板１に選択
拡散法により、ｐ型拡散層（例えば亜鉛）を形成する工
程と、上記基板１にＭＯＣＶＤ装置を用いてＤＨ部３を
結晶成長する工程と、ｐ型拡散層２上に例えば、ドライ
エッチングにより、ｐ型拡散層２が露出する迄エッチン
グし、メサストライプ部５を形成する工程と、選択ＭＯ
ＣＶＤによりメサストライプ部５が平坦になる迄、半絶
縁性ＩｎＰ埋め込み層を成長する工程と、選択拡散法に
より半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡散層
２に達する迄、亜鉛などを拡散し、ｐ型コンタクト用拡
散層７を形成する工程と、ｐコンタクト部、ｎコンタク
ト部をエッチング除去したＳｉＯ2 膜８を形成する工程
と、ｐ型電極９とｎ型電極１０を順次真空蒸着法により
形成する構成からなっている。
拡散法により、ｐ型拡散層（例えば亜鉛）を形成する工
程と、上記基板１にＭＯＣＶＤ装置を用いてＤＨ部３を
結晶成長する工程と、ｐ型拡散層２上に例えば、ドライ
エッチングにより、ｐ型拡散層２が露出する迄エッチン
グし、メサストライプ部５を形成する工程と、選択ＭＯ
ＣＶＤによりメサストライプ部５が平坦になる迄、半絶
縁性ＩｎＰ埋め込み層を成長する工程と、選択拡散法に
より半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡散層
２に達する迄、亜鉛などを拡散し、ｐ型コンタクト用拡
散層７を形成する工程と、ｐコンタクト部、ｎコンタク
ト部をエッチング除去したＳｉＯ2 膜８を形成する工程
と、ｐ型電極９とｎ型電極１０を順次真空蒸着法により
形成する構成からなっている。
【００２６】上記したように、この実施例によれば、半
絶縁性ＩｎＰ基板１にｐ型拡散層２を選択的に形成する
ことにより、半絶縁性ＩｎＰ埋め込み層６を選択結晶成
長させた時にウエハ表面が平坦である。
絶縁性ＩｎＰ基板１にｐ型拡散層２を選択的に形成する
ことにより、半絶縁性ＩｎＰ埋め込み層６を選択結晶成
長させた時にウエハ表面が平坦である。
【００２７】また、ｐ型コンタクト用拡散層７を亜鉛な
どによる選択拡散法を用いることにより形成する。この
ｐ型コンタクト用拡散層７を用いることにより、ウエハ
表面にてｐ型電極９が作製できるため、電極形成後も、
ウエハ表面が平坦であるという利点がある。
どによる選択拡散法を用いることにより形成する。この
ｐ型コンタクト用拡散層７を用いることにより、ウエハ
表面にてｐ型電極９が作製できるため、電極形成後も、
ウエハ表面が平坦であるという利点がある。
【００２８】このことは、今後の電子デバイスを同時に
構成するような複合装置への応用及び、バンプ結合によ
るフリップチップボンディング等への適用も容易とな
る。
構成するような複合装置への応用及び、バンプ結合によ
るフリップチップボンディング等への適用も容易とな
る。
【００２９】また、本発明は、以下に示すような利用形
態を有する。
態を有する。
【００３０】この実施例では半絶縁性ＩｎＰ基板を用い
たが、半絶縁性基板が作製でき得るＧａＡｓ及びその他
の III−Ｖ族材料を用いてもよく、その場合についても
同等の効果がある。
たが、半絶縁性基板が作製でき得るＧａＡｓ及びその他
の III−Ｖ族材料を用いてもよく、その場合についても
同等の効果がある。
【００３１】また、半絶縁性ＩｎＰ基板に亜鉛を用いて
ｐ型拡散層を形成したが、インプラ等によるベリリウム
等を用いることもできるし、今回はｐ型を拡散層として
用いたがｐ、ｎが逆になるように構成してもよく、その
場合も同等の効果がある。
ｐ型拡散層を形成したが、インプラ等によるベリリウム
等を用いることもできるし、今回はｐ型を拡散層として
用いたがｐ、ｎが逆になるように構成してもよく、その
場合も同等の効果がある。
【００３２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００３３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）請求項１記載の発明によれば、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を得ることができる。
よれば、 （１）請求項１記載の発明によれば、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を得ることができる。
【００３４】（２）請求項２記載の発明によれば、半絶
縁性ＩｎＰウエハにｐ型拡散層を選択的に形成すること
により、半絶縁性ＩｎＰ埋め込み層を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛による選択拡散法を用いることにより形成し、
このｐ型コンタクト用拡散層を用いることにより、ウエ
ハ表面にてｐ型電極が作製できるため、電極形成後も、
ウエハ表面が平坦であるという利点がある。
縁性ＩｎＰウエハにｐ型拡散層を選択的に形成すること
により、半絶縁性ＩｎＰ埋め込み層を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛による選択拡散法を用いることにより形成し、
このｐ型コンタクト用拡散層を用いることにより、ウエ
ハ表面にてｐ型電極が作製できるため、電極形成後も、
ウエハ表面が平坦であるという利点がある。
【００３５】このことは今後の電子デバイスを同時に構
成するような複合装置への応用及び、バンプ結合によ
る、フリップチップボンディング等への適用も容易とな
る。
成するような複合装置への応用及び、バンプ結合によ
る、フリップチップボンディング等への適用も容易とな
る。
【図１】本発明の実施例を示す半導体レーザの製造工程
断面図である。
断面図である。
【図２】従来の半導体レーザの製造工程断面図である。
１ 半絶縁性ＩｎＰ基板（ウエハ） ２ ｐ型拡散層 ３ ダブルヘテロ部（ＤＨ部） ３ａ ｐ型ＩｎＰクラッド層 ３ｂ ＩｎＧａＡｓＰ活性層 ３ｃ ｎ型ＩｎＰクラッド層 ３ｄ ｎ型ＩｎＧａＡｓコンタクト層 ４，８ ＳｉＯ2 膜 ５ メサストライプ部 ６ 半絶縁性ＩｎＰ埋め込み層 ７ ｐ型コンタクト用拡散層 ９ ｐ型電極 １０ ｎ型電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (2)
- 【請求項１】（ａ）半絶縁性基板に選択的に第１導電型
拡散層を設ける工程と、 （ｂ）該基板上に第１導電型クラッド層、活性層、第２
導電型クラッド層及び第２導電型コンタクト層を順次結
晶成長する工程と、 （ｃ）前記第１導電型拡散層上にメサストライプ部をエ
ッチングにより形成する工程と、 （ｄ）前記メサストライプ部を選択ＭＯＣＶＤ法で埋め
込み成長により半絶縁性埋め込み層を形成する工程と、 （ｅ）前記半絶縁性埋め込み層の一部に選択拡散法によ
り前記第１導電型拡散層に到達する迄第１導電型コンタ
クト用拡散層を形成する工程と、 （ｆ）第１導電型コンタクト部及び第２導電型コンタク
ト部をエッチング除去した酸化膜を形成する工程と、 （ｇ）前記コンタクト部が露出した領域に直に第１導電
型電極及び第２導電型電極を形成することを特徴とする
半導体レーザの製造方法。 - 【請求項２】（ａ）半絶縁性ＩｎＰ基板に選択的にｐ型
拡散層を形成する工程と、 （ｂ）該基板上にｐ型ＩｎＰクラッド層、ＩｎＧａＡｓ
Ｐ活性層、ｎ型ＩｎＰクラッド層及びｎ型ＩｎＧａＡｓ
コンタクト層を順次結晶成長する工程と、 （ｃ）前記ｐ型拡散層上にメサストライプ部をエッチン
グにより形成する工程と、 （ｄ）前記メサストライプ部を選択ＭＯＣＶＤ法で埋め
込み成長により半絶縁性ＩｎＰ層を形成する工程と、 （ｅ）前記半絶縁性ＩｎＰ埋め込み層の一部に選択拡散
法により、前記ｐ型拡散層に到達する迄拡散を行う工程
と、 （ｆ）ｐ型コンタクト部及びｎ型コンタクト部をエッチ
ング除去したＳｉＯ2 膜を形成する工程と、 （ｇ）前記コンタクト部が露出した領域に直にｐ型電極
及びｎ型電極を形成することを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851395A JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851395A JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139545A JPH09139545A (ja) | 1997-05-27 |
| JP3343008B2 true JP3343008B2 (ja) | 2002-11-11 |
Family
ID=17860698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29851395A Expired - Fee Related JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343008B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569045B2 (ja) * | 2010-03-05 | 2014-08-13 | 富士通株式会社 | 光半導体装置の製造方法 |
-
1995
- 1995-11-16 JP JP29851395A patent/JP3343008B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139545A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272109A (en) | Method for fabricating visible light laser diode | |
| US5102812A (en) | Method of making a lateral bipolar heterojunction structure | |
| CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US5065200A (en) | Geometry dependent doping and electronic devices produced thereby | |
| US5561681A (en) | Semiconductor laser | |
| EP0394167B1 (en) | Formation of laser mirror facets and integration of optoelectronics | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JP3343008B2 (ja) | 半導体レーザの製造方法 | |
| US5346854A (en) | Method of making a semiconductor laser | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP3011167B2 (ja) | 半導体光検出器及びその製造方法 | |
| EP0470258B1 (en) | Method of producing a mesa embedded type optical semiconductor device | |
| EP0312401B1 (en) | Semiconductor devices and method of manufacturing the same | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP2823042B2 (ja) | 埋め込みヘテロ構造半導体レーザの製造方法 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| KR19990003500A (ko) | 레이저 다이오드 및 그 제조 방법 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 | |
| KR100283958B1 (ko) | 레이저 다이오드 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| LAPS | Cancellation because of no payment of annual fees |