JPH09139545A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH09139545A JPH09139545A JP29851395A JP29851395A JPH09139545A JP H09139545 A JPH09139545 A JP H09139545A JP 29851395 A JP29851395 A JP 29851395A JP 29851395 A JP29851395 A JP 29851395A JP H09139545 A JPH09139545 A JP H09139545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- forming
- diffusion layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 ウエハ表面が平坦であり、エッチング工程を
より低減し、工程が簡単な半導体レーザの製造方法を提
供する。 【解決手段】 半絶縁性ＩｎＰ基板１に選択拡散法によ
りｐ型拡散層２を形成する工程と、この基板にＭＯＣＶ
Ｄ装置を用いてダブルヘテロ部３を結晶成長する工程
と、ｐ型拡散層２上にｐ型拡散層２が露出する迄エッチ
ングし、メサストライプ部５を形成する工程と、選択Ｍ
ＯＣＶＤによりメサストライプ部５が平坦になる迄、半
絶縁性ＩｎＰ埋め込み層６を形成する工程と、選択拡散
法により半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡
散層２に達する迄、亜鉛などを拡散し、ｐ型コンタクト
用拡散層７を形成する工程と、ｐ型コンタクト部、ｎ型
コンタクト部をエッチング除去したＳｉＯ2 膜８を形成
する工程と、ｐ型電極９とｎ型電極１０を順次真空蒸着
法により形成する。
より低減し、工程が簡単な半導体レーザの製造方法を提
供する。 【解決手段】 半絶縁性ＩｎＰ基板１に選択拡散法によ
りｐ型拡散層２を形成する工程と、この基板にＭＯＣＶ
Ｄ装置を用いてダブルヘテロ部３を結晶成長する工程
と、ｐ型拡散層２上にｐ型拡散層２が露出する迄エッチ
ングし、メサストライプ部５を形成する工程と、選択Ｍ
ＯＣＶＤによりメサストライプ部５が平坦になる迄、半
絶縁性ＩｎＰ埋め込み層６を形成する工程と、選択拡散
法により半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡
散層２に達する迄、亜鉛などを拡散し、ｐ型コンタクト
用拡散層７を形成する工程と、ｐ型コンタクト部、ｎ型
コンタクト部をエッチング除去したＳｉＯ2 膜８を形成
する工程と、ｐ型電極９とｎ型電極１０を順次真空蒸着
法により形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザの製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、１９９４年 電子情報通信学会春季大会 原稿
集Ｃ−２４６（Ｐ．４−２４３）に開示されるものがあ
った。図２はかかる従来の半導体レーザの製造工程断面
図である。 （１）まず、図２（ａ）に示すように、半絶縁性ＩｎＰ
基板１０１上にｎ型ＩｎＰ層１０２を形成する。
例えば、１９９４年 電子情報通信学会春季大会 原稿
集Ｃ−２４６（Ｐ．４−２４３）に開示されるものがあ
った。図２はかかる従来の半導体レーザの製造工程断面
図である。 （１）まず、図２（ａ）に示すように、半絶縁性ＩｎＰ
基板１０１上にｎ型ＩｎＰ層１０２を形成する。
【０００３】（２）次いで、図２（ｂ）に示すように、
そのｎ型ＩｎＰ層１０２上にｐ型ＩｎＰクラッド層１０
３ａ、ＩｎＧａＡｓＰ活性層１０３ｂ、ｎ型ＩｎＰクラ
ッド層１０３ｃ、ｎ型ＩｎＧａＡｓコンタクト層１０３
ｄを順次結晶成長させた、ダブルヘテロ部１０３を形成
する。 （３）次に、図２（ｃ）に示すように、そのダブルヘテ
ロ部１０３の一部を残してエッチングを行い、メサスト
ライプ部１０４を形成する。
そのｎ型ＩｎＰ層１０２上にｐ型ＩｎＰクラッド層１０
３ａ、ＩｎＧａＡｓＰ活性層１０３ｂ、ｎ型ＩｎＰクラ
ッド層１０３ｃ、ｎ型ＩｎＧａＡｓコンタクト層１０３
ｄを順次結晶成長させた、ダブルヘテロ部１０３を形成
する。 （３）次に、図２（ｃ）に示すように、そのダブルヘテ
ロ部１０３の一部を残してエッチングを行い、メサスト
ライプ部１０４を形成する。
【０００４】（４）次に、図２（ｄ）に示すように、上
記ｎ型ＩｎＰ層１０２及び半絶縁性ＩｎＰ基板１０１の
一部をエッチングして、２段目のメサ部１０５を形成す
る。 （５）次に、図２（ｅ）に示すように、選択エピタキシ
ャルにより、半絶縁性ＩｎＰ埋め込み層１０６を形成す
る。ここで、ｎ型ＩｎＧａＡｓコンタクト層１０３ｄは
露出するようにする。
記ｎ型ＩｎＰ層１０２及び半絶縁性ＩｎＰ基板１０１の
一部をエッチングして、２段目のメサ部１０５を形成す
る。 （５）次に、図２（ｅ）に示すように、選択エピタキシ
ャルにより、半絶縁性ＩｎＰ埋め込み層１０６を形成す
る。ここで、ｎ型ＩｎＧａＡｓコンタクト層１０３ｄは
露出するようにする。
【０００５】（６）次に、図２（ｆ）に示すように、半
絶縁性ＩｎＰ埋め込み層１０６にｎ型電極用コンタクト
ホール１０７を形成し、ＳｉＯ2 膜１０８を形成し、ｎ
型ＩｎＧａＡｓコンタクト層１０３ｄにｐ型電極１０
９、ｎ型電極用コンタクトホール１０７にｎ型電極１１
０をそれぞれ形成する。 このように、半絶縁性ＩｎＰ基板１０１上に３ＤＨ構造
（ダブルヘテロ）１０３を形成した後、導波路構造をメ
サエッチングにより構成し、その後、二段目のメサエッ
チングを行い、メサストライプ１０４以外を、選択エピ
タキシャルにより、半絶縁性ＩｎＰ埋め込み層１０６を
形成し、次に、ｎ型電極用コンタクトホール１０７をエ
ッチングにて形成し、最後にｐ型電極１０９及びｎ型電
極１１０を半絶縁性ＩｎＰ埋め込み層１０６上に形成す
る構成となっている。
絶縁性ＩｎＰ埋め込み層１０６にｎ型電極用コンタクト
ホール１０７を形成し、ＳｉＯ2 膜１０８を形成し、ｎ
型ＩｎＧａＡｓコンタクト層１０３ｄにｐ型電極１０
９、ｎ型電極用コンタクトホール１０７にｎ型電極１１
０をそれぞれ形成する。 このように、半絶縁性ＩｎＰ基板１０１上に３ＤＨ構造
（ダブルヘテロ）１０３を形成した後、導波路構造をメ
サエッチングにより構成し、その後、二段目のメサエッ
チングを行い、メサストライプ１０４以外を、選択エピ
タキシャルにより、半絶縁性ＩｎＰ埋め込み層１０６を
形成し、次に、ｎ型電極用コンタクトホール１０７をエ
ッチングにて形成し、最後にｐ型電極１０９及びｎ型電
極１１０を半絶縁性ＩｎＰ埋め込み層１０６上に形成す
る構成となっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体レーザの製造方法においては、メサ部形
成時にｎ型ＩｎＰ層迄エッチングすることと、二段目の
メサ部を半絶縁性ＩｎＰウエハ迄エッチングすること
と、コンタクトホール作製のためにｎ型ＩｎＰ層迄エッ
チングする必要がある。
た従来の半導体レーザの製造方法においては、メサ部形
成時にｎ型ＩｎＰ層迄エッチングすることと、二段目の
メサ部を半絶縁性ＩｎＰウエハ迄エッチングすること
と、コンタクトホール作製のためにｎ型ＩｎＰ層迄エッ
チングする必要がある。
【０００７】特に、一回目のメサ部形成と、コンタクト
ホールのエッチングでは、エッチング深さをコントロー
ルする必要があり、エッチング精度が必要である。ま
た、コンタクトホールを形成することにより、ウエハ表
面が平坦ではなくなり、集積化等を行うには不都合にな
る。本発明は、上記問題点を除去し、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を提供することを目的とする。
ホールのエッチングでは、エッチング深さをコントロー
ルする必要があり、エッチング精度が必要である。ま
た、コンタクトホールを形成することにより、ウエハ表
面が平坦ではなくなり、集積化等を行うには不都合にな
る。本発明は、上記問題点を除去し、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）半導体レーザの製造方法において、半絶縁性基板
に選択的に第１導電型拡散層を設ける工程と、この基板
上に第１導電型クラッド層、活性層、第２導電型クラッ
ド層及び第２導電型コンタクト層を順次結晶成長する工
程と、前記第１導電型拡散層上にメサストライプ部をエ
ッチングにより形成する工程と、前記メサストライプ部
を選択ＭＯＣＶＤ法で埋め込み成長により半絶縁性埋め
込み層を形成する工程と、前記半絶縁性埋め込み層の一
部に選択拡散法により前記第１導電型拡散層に到達する
迄第１導電型コンタクト用拡散層を形成する工程と、第
１導電型コンタクト部及び第２導電型コンタクト部をエ
ッチング除去した酸化膜を形成する工程と、前記コンタ
クト部が露出した領域を含めて第１導電型電極及び第２
導電型電極を形成するようにしたものである。
成するために、 （１）半導体レーザの製造方法において、半絶縁性基板
に選択的に第１導電型拡散層を設ける工程と、この基板
上に第１導電型クラッド層、活性層、第２導電型クラッ
ド層及び第２導電型コンタクト層を順次結晶成長する工
程と、前記第１導電型拡散層上にメサストライプ部をエ
ッチングにより形成する工程と、前記メサストライプ部
を選択ＭＯＣＶＤ法で埋め込み成長により半絶縁性埋め
込み層を形成する工程と、前記半絶縁性埋め込み層の一
部に選択拡散法により前記第１導電型拡散層に到達する
迄第１導電型コンタクト用拡散層を形成する工程と、第
１導電型コンタクト部及び第２導電型コンタクト部をエ
ッチング除去した酸化膜を形成する工程と、前記コンタ
クト部が露出した領域を含めて第１導電型電極及び第２
導電型電極を形成するようにしたものである。
【０００９】従って、ウエハ表面が平坦であり、エッチ
ング工程を低減し、より工程が簡単な半導体レーザの製
造方法を得ることができる。 （２）半導体レーザの製造方法において、半絶縁性Ｉｎ
Ｐ基板に選択的にｐ型拡散層を形成する工程と、この基
板上にｐ型ＩｎＰクラッド層、ＩｎＧａＡｓＰ活性層、
ｎ型ＩｎＰクラッド層及びｎ型ＩｎＧａＡｓコンタクト
層を順次結晶成長する工程と、前記ｐ型拡散層上にメサ
ストライプ部をエッチングにより形成する工程と、前記
メサストライプ部を選択ＭＯＣＶＤ法で埋め込み成長に
より半絶縁性ＩｎＰ層を形成する工程と、前記半絶縁性
ＩｎＰ埋め込み層の一部に選択拡散法により、前記ｐ型
拡散層に到達する迄拡散を行う工程と、ｐ型コンタクト
部及びｎ型コンタクト部をエッチング除去したＳｉＯ2
膜を形成する工程と、前記コンタクト部が露出した領域
を含めてｐ型電極及びｎ型電極を形成するようにしたも
のである。
ング工程を低減し、より工程が簡単な半導体レーザの製
造方法を得ることができる。 （２）半導体レーザの製造方法において、半絶縁性Ｉｎ
Ｐ基板に選択的にｐ型拡散層を形成する工程と、この基
板上にｐ型ＩｎＰクラッド層、ＩｎＧａＡｓＰ活性層、
ｎ型ＩｎＰクラッド層及びｎ型ＩｎＧａＡｓコンタクト
層を順次結晶成長する工程と、前記ｐ型拡散層上にメサ
ストライプ部をエッチングにより形成する工程と、前記
メサストライプ部を選択ＭＯＣＶＤ法で埋め込み成長に
より半絶縁性ＩｎＰ層を形成する工程と、前記半絶縁性
ＩｎＰ埋め込み層の一部に選択拡散法により、前記ｐ型
拡散層に到達する迄拡散を行う工程と、ｐ型コンタクト
部及びｎ型コンタクト部をエッチング除去したＳｉＯ2
膜を形成する工程と、前記コンタクト部が露出した領域
を含めてｐ型電極及びｎ型電極を形成するようにしたも
のである。
【００１０】このように、図１に示すように、半絶縁性
ＩｎＰ基板１にｐ型拡散層２を選択的に形成することに
より、半絶縁性ＩｎＰ埋め込み層６を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛等による選択拡散法を用いることにより形成す
る。このｐ型コンタクト用拡散層７を用いることによ
り、ウエハ表面にてｐ型電極９が作製できるため、電極
形成後も、ウエハ表面が平坦であるという利点がある。
ＩｎＰ基板１にｐ型拡散層２を選択的に形成することに
より、半絶縁性ＩｎＰ埋め込み層６を選択結晶成長させ
た時にウエハ表面が平坦である。また、ｐ型コンタクト
部を亜鉛等による選択拡散法を用いることにより形成す
る。このｐ型コンタクト用拡散層７を用いることによ
り、ウエハ表面にてｐ型電極９が作製できるため、電極
形成後も、ウエハ表面が平坦であるという利点がある。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図１は本発明の実施例
を示す半導体レーザの製造工程断面図である。 （１）まず、図１（ａ）に示すように、半絶縁性ＩｎＰ
基板（ウエハ）１に選択拡散法を用いて、ｐ型拡散層２
を（例えば亜鉛）形成する。
て図面を用いて詳細に説明する。図１は本発明の実施例
を示す半導体レーザの製造工程断面図である。 （１）まず、図１（ａ）に示すように、半絶縁性ＩｎＰ
基板（ウエハ）１に選択拡散法を用いて、ｐ型拡散層２
を（例えば亜鉛）形成する。
【００１２】（２）次に、図１（ｂ）に示すように、Ｍ
ＯＣＶＤ装置等によりその基板上にｐ型ＩｎＰクラッド
層３ａ、ＩｎＧａＡｓＰ活性層３ｂ、ｎ型ＩｎＰクラッ
ド層３ｃ、ｎ型ＩｎＧａＡｓコンタクト層３ｄを順次結
晶成長させ、ダブルヘテロ部１０３を形成する（以降、
ＤＨ部はダブルヘテロと称す）。 （３）次に、図１（ｃ）に示すように、ＳｉＯ2 膜４を
エッチングマスクとしてダブルヘテロ構成をｐ型拡散層
２が露出する迄エッチングし、メサストライプ部５を形
成する。
ＯＣＶＤ装置等によりその基板上にｐ型ＩｎＰクラッド
層３ａ、ＩｎＧａＡｓＰ活性層３ｂ、ｎ型ＩｎＰクラッ
ド層３ｃ、ｎ型ＩｎＧａＡｓコンタクト層３ｄを順次結
晶成長させ、ダブルヘテロ部１０３を形成する（以降、
ＤＨ部はダブルヘテロと称す）。 （３）次に、図１（ｃ）に示すように、ＳｉＯ2 膜４を
エッチングマスクとしてダブルヘテロ構成をｐ型拡散層
２が露出する迄エッチングし、メサストライプ部５を形
成する。
【００１３】（４）その後、図１（ｄ）に示すように、
上記エッチングに用いたＳｉＯ2 膜４をマスクとして、
ＭＯＣＶＤ装置を用いて選択成長法により、半絶縁性Ｉ
ｎＰ埋め込み層６を形成する。 （５）最後に、図１（ｅ）に示すように、まず、亜鉛な
どの選択拡散方法によりｐ型コンタクト用拡散層７を形
成する。このｐ型コンタクト用拡散層７は、半絶縁性Ｉ
ｎＰ埋め込み層６を貫通し、かつ、ｐ型拡散層２に到達
する深さまで形成される。その後、ＳｉＯ2 膜８を形成
し、電極コンタクト部をエッチングし、ｐ層及びｎ層を
露出した後、ｐ型電極９及びｎ型電極１０を形成する。
上記エッチングに用いたＳｉＯ2 膜４をマスクとして、
ＭＯＣＶＤ装置を用いて選択成長法により、半絶縁性Ｉ
ｎＰ埋め込み層６を形成する。 （５）最後に、図１（ｅ）に示すように、まず、亜鉛な
どの選択拡散方法によりｐ型コンタクト用拡散層７を形
成する。このｐ型コンタクト用拡散層７は、半絶縁性Ｉ
ｎＰ埋め込み層６を貫通し、かつ、ｐ型拡散層２に到達
する深さまで形成される。その後、ＳｉＯ2 膜８を形成
し、電極コンタクト部をエッチングし、ｐ層及びｎ層を
露出した後、ｐ型電極９及びｎ型電極１０を形成する。
【００１４】このように、半絶縁性ＩｎＰ基板１に選択
拡散法により、ｐ型拡散層（例えば亜鉛）を形成する工
程と、上記基板１にＭＯＣＶＤ装置を用いてＤＨ部３を
結晶成長する工程と、ｐ型拡散層２上に例えば、ドライ
エッチングにより、ｐ型拡散層２が露出する迄エッチン
グし、メサストライプ部５を形成する工程と、選択ＭＯ
ＣＶＤによりメサストライプ部５が平坦になる迄、半絶
縁性ＩｎＰ埋め込み層を成長する工程と、選択拡散法に
より半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡散層
２に達する迄、亜鉛などを拡散し、ｐ型コンタクト用拡
散層７を形成する工程と、ｐコンタクト部、ｎコンタク
ト部をエッチング除去したＳｉＯ2 膜８を形成する工程
と、ｐ型電極９とｎ型電極１０を順次真空蒸着法により
形成する構成からなっている。
拡散法により、ｐ型拡散層（例えば亜鉛）を形成する工
程と、上記基板１にＭＯＣＶＤ装置を用いてＤＨ部３を
結晶成長する工程と、ｐ型拡散層２上に例えば、ドライ
エッチングにより、ｐ型拡散層２が露出する迄エッチン
グし、メサストライプ部５を形成する工程と、選択ＭＯ
ＣＶＤによりメサストライプ部５が平坦になる迄、半絶
縁性ＩｎＰ埋め込み層を成長する工程と、選択拡散法に
より半絶縁性ＩｎＰ埋め込み層６の一部からｐ型拡散層
２に達する迄、亜鉛などを拡散し、ｐ型コンタクト用拡
散層７を形成する工程と、ｐコンタクト部、ｎコンタク
ト部をエッチング除去したＳｉＯ2 膜８を形成する工程
と、ｐ型電極９とｎ型電極１０を順次真空蒸着法により
形成する構成からなっている。
【００１５】上記したように、この実施例によれば、半
絶縁性ＩｎＰ基板１にｐ型拡散層２を選択的に形成する
ことにより、半絶縁性ＩｎＰ埋め込み層６を選択結晶成
長させた時にウエハ表面が平坦である。また、ｐ型コン
タクト用拡散層７を亜鉛などによる選択拡散法を用いる
ことにより形成する。このｐ型コンタクト用拡散層７を
用いることにより、ウエハ表面にてｐ型電極９が作製で
きるため、電極形成後も、ウエハ表面が平坦であるとい
う利点がある。
絶縁性ＩｎＰ基板１にｐ型拡散層２を選択的に形成する
ことにより、半絶縁性ＩｎＰ埋め込み層６を選択結晶成
長させた時にウエハ表面が平坦である。また、ｐ型コン
タクト用拡散層７を亜鉛などによる選択拡散法を用いる
ことにより形成する。このｐ型コンタクト用拡散層７を
用いることにより、ウエハ表面にてｐ型電極９が作製で
きるため、電極形成後も、ウエハ表面が平坦であるとい
う利点がある。
【００１６】このことは、今後の電子デバイスを同時に
構成するような複合装置への応用及び、バンプ結合によ
るフリップチップボンディング等への適用も容易とな
る。また、本発明は、以下に示すような利用形態を有す
る。この実施例では半絶縁性ＩｎＰ基板を用いたが、半
絶縁性基板が作製でき得るＧａＡｓ及びその他の III−
Ｖ族材料を用いてもよく、その場合についても同等の効
果がある。
構成するような複合装置への応用及び、バンプ結合によ
るフリップチップボンディング等への適用も容易とな
る。また、本発明は、以下に示すような利用形態を有す
る。この実施例では半絶縁性ＩｎＰ基板を用いたが、半
絶縁性基板が作製でき得るＧａＡｓ及びその他の III−
Ｖ族材料を用いてもよく、その場合についても同等の効
果がある。
【００１７】また、半絶縁性ＩｎＰ基板に亜鉛を用いて
ｐ型拡散層を形成したが、インプラ等によるベリリウム
等を用いることもできるし、今回はｐ型を拡散層として
用いたがｐ、ｎが逆になるように構成してもよく、その
場合も同等の効果がある。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づき種々の
変形が可能であり、それらを本発明の範囲から排除する
ものではない。
ｐ型拡散層を形成したが、インプラ等によるベリリウム
等を用いることもできるし、今回はｐ型を拡散層として
用いたがｐ、ｎが逆になるように構成してもよく、その
場合も同等の効果がある。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づき種々の
変形が可能であり、それらを本発明の範囲から排除する
ものではない。
【００１８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）請求項１記載の発明によれば、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を得ることができる。 （２）請求項２記載の発明によれば、半絶縁性ＩｎＰウ
エハにｐ型拡散層を選択的に形成することにより、半絶
縁性ＩｎＰ埋め込み層を選択結晶成長させた時にウエハ
表面が平坦である。また、ｐ型コンタクト部を亜鉛によ
る選択拡散法を用いることにより形成し、このｐ型コン
タクト用拡散層を用いることにより、ウエハ表面にてｐ
型電極が作製できるため、電極形成後も、ウエハ表面が
平坦であるという利点がある。
よれば、 （１）請求項１記載の発明によれば、ウエハ表面が平坦
であり、エッチング工程をより低減し、工程が簡単な半
導体レーザの製造方法を得ることができる。 （２）請求項２記載の発明によれば、半絶縁性ＩｎＰウ
エハにｐ型拡散層を選択的に形成することにより、半絶
縁性ＩｎＰ埋め込み層を選択結晶成長させた時にウエハ
表面が平坦である。また、ｐ型コンタクト部を亜鉛によ
る選択拡散法を用いることにより形成し、このｐ型コン
タクト用拡散層を用いることにより、ウエハ表面にてｐ
型電極が作製できるため、電極形成後も、ウエハ表面が
平坦であるという利点がある。
【００１９】このことは今後の電子デバイスを同時に構
成するような複合装置への応用及び、バンプ結合によ
る、フリップチップボンディング等への適用も容易とな
る。
成するような複合装置への応用及び、バンプ結合によ
る、フリップチップボンディング等への適用も容易とな
る。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体レーザの製造工程
断面図である。
断面図である。
【図２】従来の半導体レーザの製造工程断面図である。
１ 半絶縁性ＩｎＰ基板（ウエハ） ２ ｐ型拡散層 ３ ダブルヘテロ部（ＢＨ部） ３ａ ｐ型ＩｎＰクラッド層 ３ｂ ＩｎＧａＡｓＰ活性層 ３ｃ ｎ型ＩｎＰクラッド層 ３ｄ ｎ型ＩｎＧａＡｓコンタクト層 ４，８ ＳｉＯ2 膜 ５ メサストライプ部 ６ 半絶縁性ＩｎＰ埋め込み層 ７ ｐ型コンタクト用拡散層 ９ ｐ型電極 １０ ｎ型電極
Claims (2)
- 【請求項１】（ａ）半絶縁性基板に選択的に第１導電型
拡散層を設ける工程と、（ｂ）該基板上に第１導電型ク
ラッド層、活性層、第２導電型クラッド層及び第２導電
型コンタクト層を順次結晶成長する工程と、（ｃ）前記
第１導電型拡散層上にメサストライプ部をエッチングに
より形成する工程と、（ｄ）前記メサストライプ部を選
択ＭＯＣＶＤ法で埋め込み成長により半絶縁性埋め込み
層を形成する工程と、（ｅ）前記半絶縁性埋め込み層の
一部に選択拡散法により前記第１導電型拡散層に到達す
る迄第１導電型コンタクト用拡散層を形成する工程と、
（ｆ）第１導電型コンタクト部及び第２導電型コンタク
ト部をエッチング除去した酸化膜を形成する工程と、
（ｇ）前記コンタクト部が露出した領域を含めて第１導
電型電極及び第２導電型電極を形成することを特徴とす
る半導体レーザの製造方法。 - 【請求項２】（ａ）半絶縁性ＩｎＰ基板に選択的にｐ型
拡散層を形成する工程と、（ｂ）該基板上にｐ型ＩｎＰ
クラッド層、ＩｎＧａＡｓＰ活性層、ｎ型ＩｎＰクラッ
ド層及びｎ型ＩｎＧａＡｓコンタクト層を順次結晶成長
する工程と、（ｃ）前記ｐ型拡散層上にメサストライプ
部をエッチングにより形成する工程と、（ｄ）前記メサ
ストライプ部を選択ＭＯＣＶＤ法で埋め込み成長により
半絶縁性ＩｎＰ層を形成する工程と、（ｅ）前記半絶縁
性ＩｎＰ埋め込み層の一部に選択拡散法により、前記ｐ
型拡散層に到達する迄拡散を行う工程と、（ｆ）ｐ型コ
ンタクト部及びｎ型コンタクト部をエッチング除去した
ＳｉＯ2 膜を形成する工程と、（ｇ）前記コンタクト部
が露出した領域を含めてｐ型電極及びｎ型電極を形成す
ることを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851395A JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29851395A JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139545A true JPH09139545A (ja) | 1997-05-27 |
| JP3343008B2 JP3343008B2 (ja) | 2002-11-11 |
Family
ID=17860698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29851395A Expired - Fee Related JP3343008B2 (ja) | 1995-11-16 | 1995-11-16 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343008B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187529A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | 光半導体装置、光半導体装置の製造方法及び光半導体素子 |
-
1995
- 1995-11-16 JP JP29851395A patent/JP3343008B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187529A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | 光半導体装置、光半導体装置の製造方法及び光半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3343008B2 (ja) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10690853B2 (en) | Optoelectronics integration using semiconductor on insulator substrate | |
| CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0563098A (ja) | 半導体装置およびその製造方法 | |
| US5102812A (en) | Method of making a lateral bipolar heterojunction structure | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JPH0758823B2 (ja) | 幾何学的ドーピング法および同法により製造の電子デバイス | |
| JPH07254561A (ja) | パターン・ヘテロエピタキシャル成長方法及びデバイス | |
| US6654396B1 (en) | Semiconductor laser device and method for fabricating thereof | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JP2000261097A (ja) | レーザ・ダイオード及びレーザ・ダイオードを製作する方法 | |
| JPH09139545A (ja) | 半導体レーザの製造方法 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP2823042B2 (ja) | 埋め込みヘテロ構造半導体レーザの製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPH05102607A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 | |
| KR20010056977A (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| JPH05243665A (ja) | 半導体レーザ装置の製造方法 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| KR100230732B1 (ko) | 화합물 반도체 제조방법 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JPS61191092A (ja) | 半導体レ−ザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| LAPS | Cancellation because of no payment of annual fees |