CN112993045B - 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 - Google Patents
异质GeSn基固态等离子体PiN二极管的制备方法及其器件 Download PDFInfo
- Publication number
- CN112993045B CN112993045B CN202110168697.3A CN202110168697A CN112993045B CN 112993045 B CN112993045 B CN 112993045B CN 202110168697 A CN202110168697 A CN 202110168697A CN 112993045 B CN112993045 B CN 112993045B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- gesn
- type groove
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 131
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 239000007787 solid Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 21
- 239000007924 injection Substances 0.000 claims abstract description 21
- 239000000969 carrier Substances 0.000 claims abstract description 20
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 76
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 40
- 235000012239 silicon dioxide Nutrition 0.000 claims description 35
- 239000000377 silicon dioxide Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 34
- 238000001259 photo etching Methods 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 229910052732 germanium Inorganic materials 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 125000005842 heteroatom Chemical group 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 abstract description 16
- 230000007723 transport mechanism Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 23
- 239000002184 metal Substances 0.000 description 12
- 230000005855 radiation Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000036470 plasma concentration Effects 0.000 description 3
- 206010063385 Intellectualisation Diseases 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种异质GeSn基固态等离子体PiN二极管的制备方法及其器件，制备方法包括：选取某一晶向的GeOI衬底，并在GeOI衬底内掺杂形成顶层GeSn区；在衬底顶层GeSn区内设置深槽隔离区；刻蚀GeSn区形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于顶层GeSn区的厚度；在P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；在衬底上形成GeSn合金引线，以完成制备。本发明通过顶层GeSn区的引入使得本征区内部载流子的输运机制得到改善，通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度可调，从而提高载流子注入比以改善固态等离子体的浓度和分布均匀性。
Description
技术领域
本发明涉及半导体材料以及器件制造技术领域，特别涉及一种异质GeSn基固态等离子体PiN二极管的制备方法及其器件。
背景技术
固态等离子体PiN二极管作为硅基高集成隐身天线基本辐射单元，二极管内部载流子浓度、载流子迁移率以及载流子分布均匀性对天线辐射性能的影响至关重要。然而，目前所研究的适用于硅基固态等离子体天线的PiN二极管均是采用硅作为衬底，载流子通过重掺杂源区注入到本征区域复合形成固态等离子体。硅作为IV族半导体材料，其本征禁带宽度达到了1.12eV，但其本征区禁带宽度固定不可调，且载流子从源区到本征区的注入比不高，使得本征区内部载流子的输运机制差，使得二极管内部固态等离子体浓度不高且分布不均匀，这就造成硅基天线辐射性能不能满足快速发展的通信需求。此外，电子和空穴在硅中的迁移率也远低于其他优异的半导体材料，也会进一步的限制固态等离子体PiN二极管在硅基天线通信系统中的应用。高性能的固态等离子体PiN二极管可极大的提高天线系统集成度、抗干扰性能以及隐身性能，在直升机、舰船以及无人机等领域具有广阔的应用前景。
因此，选择何种材料及工艺来制作一种固态等离子体PiN二极管以应用于硅基高集成天线就变得尤为重要。
发明内容
为解决上述现有技术存在的技术缺陷和不足，本发明提供一种异质GeSn基固态等离子体PiN二极管的制备方法及其器件，本发明通过顶层GeSn区的引入使得本征区内部载流子的输运机制得到改善，通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度可调，从而提高载流子注入比以改善固态等离子体的浓度和分布均匀性；此外，Ge-GeSn-Ge异质结构的存在在提高载流子注入比的同时，Ge与GeSn之间由于材料属性相同，几乎不存在晶格失配，又在最大程度上改善了材料之间的晶格失配，提升了器件的性能。
本发明的技术方案是：一种异质GeSn基固态等离子体PiN二极管的制备方法，所述GeSn基固态等离子体PiN二极管用于制作硅基高集成隐身天线，所述制备方法包括步骤：
(a)选取某一晶向的GeOI衬底，并在GeOI衬底内掺杂形成顶层GeSn区；
(b)在衬底顶层GeSn区内设置深槽隔离区；
(c)刻蚀所述GeSn区形成P型沟槽和N型沟槽，所述P型沟槽和N型沟槽的深度小于顶层GeSn区的厚度；
(d)在P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；以及
(e)在衬底上形成GeSn合金引线，以完成所述异质GeSn基固态等离子体PiN二极管的制备。
在上述方法基础上，在GeOI衬底内掺杂形成顶层GeSn区，步骤(a)包括：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比；
(a3)去除光刻胶。
在上述方法基础上，在衬底顶层GeSn区内设置深槽隔离区，步骤(b)包括：
(b1)在所述GeSn区表面形成保护层；
(b2)利用光刻工艺在所述保护层上形成隔离区图形；
(b3)利用干法刻蚀工艺在所述隔离区图形的指定位置处刻蚀所述保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层GeSn区的厚度；
(b4)填充所述隔离槽以形成所述PiN二极管的所述隔离区；
(b5)平整化处理所述衬底。
在上述方法基础上，所述保护层包括二氧化硅层和氮化硅层；相应地，步骤(b1)包括：
(b11)在所述衬底表面生成二氧化硅层；
(b12)在所述二氧化硅层表面生成氮化硅层。
在上述方法基础上，所述步骤(c)包括：
(c1)在所述衬底表面形成保护层；
(c2)利用光刻工艺在所述保护层上形成P型沟槽和所述N型沟槽图形；
(c3)利用干法刻蚀工艺在所述沟槽的指定位置处刻蚀所述保护层及所述GeSn区以形成所述P型沟槽和所述N型沟槽。
在上述方法基础上，所述保护层包括二氧化硅层和氮化硅层；相应地，步骤(c1)包括：
(c11)在所述衬底表面生成二氧化硅层；
(c12)在所述二氧化硅层表面生成氮化硅层。
在上述方法基础上，所述步骤(d)包括：
(d1)在所述P型沟槽和所述N型沟槽内形成第一P型有源区和第一N型有源区；
(d2)在所述P型沟槽和所述N型沟槽内形成第二P型有源区和第二N型有源区；
在上述方法基础上，所述步骤(d1)包括：
(d11)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成一层二氧化硅氧化层；
(d12)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(d13)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域。
在上述方法基础上，所述步骤(d13)包括：
(d131)光刻所述P型沟槽和所述N型沟槽；
(d132)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；
(d133)去除光刻胶。
在上述方法基础上，所述步骤(d2)包括：
(d21)利用多晶锗填充所述P型沟槽和所述N型沟槽；
(d22)平整化处理所述衬底后，在所述衬底表面上形成多晶锗层；
(d23)光刻所述多晶锗层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；
(d24)去除光刻胶；
(d25)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶锗层。
在上述方法基础上，所述步骤(e)包括：
(e1)在所述衬底上生成二氧化硅；
(e2)利用退火工艺激活有源区中的杂质；
(e3)在所述P型接触区和所述N型接触区光刻引线孔；
(e4)在所述引线孔中采用RPCVD的技术形成GeSn合金引线；
(e5)钝化处理并光刻PAD以形成所述异质GeSn基固态等离子体PiN二极管。
一种异质GeSn基固态等离子体PiN二极管，用于制作硅基高集成隐身天线，所述异质GeSn基固态等离子体PiN二极管采用上述任意制备方法制得。
本发明的有益效果：由上可知，本发明公开了一种异质GeSn基固态等离子体PiN二极管的制备方法及其器件，本发明通过顶层GeSn区的引入使得本征区内部载流子的输运机制得到改善，通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度可调，从而提高载流子注入比以改善固态等离子体的浓度和分布均匀性。此外，Ge-GeSn-Ge异质结构的存在在提高载流子注入比的同时，Ge与GeSn之间由于材料属性相同，几乎不存在晶格失配，又在最大程度上改善了材料之间的晶格失配，提升了器件的性能。本发明通过在异质GeSn基固态等离子体PiN二极管的顶层Ge中掺杂Sn组分，通过动态控制顶层Ge中Sn组分的含量得到禁带宽度比半导体Ge材料还要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到改善。而且，GeSn材料的引入可进一步提高载流子在本征区内部的迁移率，使得硅基固态等离子体高集成天线性能得到极大的改善。传统硅基天线pin二极管中的电极采用金属制备而成，金属电极的存在可极大的影响天线系统的雷达散射截面，从而降低通信系统的隐身特性。同时，大片金属电极的存在也极大地影响等离子体区域与电磁波的相互作用，削弱了固态等离子体对天线辐射性能的影响，从而限制了硅基固态等离子体向小型化、集成化和智能化方向发展。本发明实施例通过采用RPCVD的技术形成GeSn合金引线，取代传统二极管中的金属电极，极大的提高了天线系统集成度和隐身性能。此外，基于刻蚀的GeOI深槽介质隔离工艺以及离子注入工艺的使用也使得固态等离子体PiN二极管性能得到改善。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例的一种异质GeSn基固态等离子体PiN二极管的制作方法流程图。
图2a-图2t为本发明实施例的一种异质GeSn基固态等离子体PiN二极管的制备方法示意图。
图3为本发明实施例的异质GeSn基固态等离子体PiN二极管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，但应当理解本发明的保护范围并不受具体实施方式的限制。
本发明提出了一种适用于形成硅基高集成天线的异质GeSn基固态等离子体PiN二极管的制备方法及器件，通过顶层GeSn区的引入使得本征区内部载流子的输运机制得到改善，通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度可调，从而提高载流子注入比以改善固态等离子体的浓度和分布均匀性。此外，Ge-GeSn-Ge异质结构的存在在提高载流子注入比的同时，Ge与GeSn之间由于材料属性相同，几乎不存在晶格失配，又在最大程度上改善了材料之间的晶格失配，提升了器件的性能。本发明的异质GeSn基固态等离子体PiN二极管是基于绝缘衬底上的锗(Germanium-On-Insulator，简称GeOI)通过掺杂Sn组分形成横向异质GeSn基PiN二极管，通过外加正向偏置电压来控制本征区内部固态等离子体区域的形成，二极管处于大注入状态，等离子体浓度超过1018cm-3。此时，SPiN二极管电导率非常高，具备类金属特性，可代替金属与外界电磁波相互耦合，实现天线辐射性能。
硅基高集成固态等离子体可重构天线可以是由异质GeSn基固态等离子体PiN二极管按阵列排列组合而成，优化后的具有高浓度载流子的PiN二极管阵列单元取代金属天线臂作为天线基本辐射单元，当外加正向偏置电压时，不同区域的SPiN二极管阵列单元导通，高浓度的固态等离子体形成了等离子体沟道，当外界电磁波或高频电信号与载流子相互耦合时，引起了载流子振荡从而实现电磁波的辐射和接收。通过外加偏置电压控制等离子体沟道形成不同的形状和电长度，得到等离子体天线的可重构性能，使其在直升机、通信抗干扰以及雷达技术方面具有重要的应用前景。
以下，将对本发明制备的异质GeSn基固态等离子体PiN二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例一
请参见图1，图1为本发明实施例的一种异质GeSn基固态等离子体PiN二极管的制作方法流程图，该方法适用于制备基于GeOI横向固态等离子体PiN二极管，且该异质GeSn基固态等离子体PiN二极管主要用于制作硅基高集成天线。该方法包括如下步骤：
(a)选取某一晶向的GeOI衬底，并在GeOI衬底内掺杂形成顶层GeSn区；
(b)在衬底顶层GeSn区内设置深槽隔离区；
(c)刻蚀所述GeSn区形成P型沟槽和N型沟槽，所述P型沟槽和N型沟槽的深度小于顶层GeSn区的厚度；
(d)在P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；以及
(e)在衬底上形成GeSn合金引线，以完成所述异质GeSn基固态等离子体PiN二极管的制备。
其中，对于步骤(a)，在GeOI衬底内掺杂形成顶层GeSn区的原因在于，对于硅基固态等离子天线由于其需要良好的微波特性，其辐射单元二极管需要具备高浓度的固态等离子体。而异质GeSn基固态等离子体PiN二极管通过在顶层Ge中掺杂Sn组分动态控制顶层Ge中Sn组分的含量得到禁带宽度比半导体Ge材料还要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到极大的提高。此外，埋氧层以及深槽隔离技术的引入进一步提高载流子的限定能力，所以在GeOI衬底内掺杂Sn以便形成顶层GeSn区。
对于步骤(a)，在GeOI衬底内掺杂形成顶层GeSn区，可以包括步骤：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比；
(a3)去除光刻胶。
再者，对于步骤(b)，在衬底顶层GeSn区内设置深槽隔离区，具体可以包括如下步骤：
(b1)在所述GeSn区表面形成保护层；
具体地，保护层包括一层二氧化硅(SiO2)层和一层氮化硅(SiN)层，保护层的形成包括：在所述衬底GeSn区表面生成二氧化硅层；在所述二氧化硅层表面生成氮化硅层。这样做的好处在于，利用二氧化硅的疏松特性，将氮化硅的应力隔离，使其不能传导进顶层GeSn区，保证了顶层GeSn区性能的稳定；基于氮化硅与锗在干法刻蚀时的高选择比，利用氮化硅作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
(b2)利用光刻工艺在所述保护层上形成隔离区图形；
(b3)利用干法刻蚀工艺在所述隔离区图形的指定位置处刻蚀所述保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层GeSn区的厚度；
其中，隔离槽的深度大于等于顶层GeSn区的厚度，这样做的好处在于使得后续槽中二氧化硅与GeOI衬底的埋氧层连接，形成二极管器件完整的绝缘隔离，从而阻止了载流子在器件间的横向扩散。
(b4)填充所述隔离槽以形成所述PiN二极管的所述隔离区；
(b5)平整化处理所述衬底。
再者，对于步骤(c)，具体可以包括如下步骤：
(c1)在所述衬底表面形成保护层；
具体地，保护层包括一层二氧化硅层和一层氮化硅层，保护层的形成包括：在所述衬底GeSn区表面生成二氧化硅层；在所述二氧化硅层表面生成氮化硅层。这样做的好处类似于以上保护层的作用，此处不再赘述。
(c2)利用光刻工艺在所述保护层上形成P型沟槽和所述N型沟槽图形；
(c3)利用干法刻蚀工艺在所述沟槽的指定位置处刻蚀所述保护层及所述GeSn区以形成所述P型沟槽和所述N型沟槽。
其中，P型沟槽和N型沟槽的深度大于保护层厚度且小于保护层与顶层GeSn区厚度之和。优选地，该P型沟槽和N型沟槽的底部距顶层GeSn区底部的距离为5微米～25微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高本征区等离子体浓度。
再者，对于步骤(d)，具体可以包括如下步骤：
(d1)在所述P型沟槽和所述N型沟槽内形成第一P型有源区和第一N型有源区；
具体地，形成第一有源区的过程可以为：氧化所述P型沟槽和所述N型沟槽以使所述沟槽的内壁形成一层氧化层，利用湿法刻蚀工艺平整化沟槽，对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区。
其中，平整化处理的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。离子注入过程可以为：光刻P型沟槽和N型沟槽；采用带胶离子注入的方法对P型沟槽和N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；去除光刻胶。所述第一P型有源区和第一N型有源区为沿离子扩散方向距所述沟槽侧壁和底部深度小于1微米的区域。
形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，第一、避免了多晶锗与GeSn之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、这样做防止了在多晶锗工艺过程中，多晶锗生长的不均性造成的多晶锗与槽壁之间形成空洞，该空洞会造成多晶锗与侧壁的接触不好，影响器件性能。
(d2)在所述P型沟槽和所述N型沟槽内形成第二P型有源区和第二N型有源区；
具体地，形成第二有源区的过程可以为：利用多晶锗填充P型沟槽和N型沟槽；平整化处理所述衬底后，在所述衬底表面上形成多晶锗层；光刻所述多晶锗层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶锗层。
再者，对于步骤(e)，具体可以包括如下步骤：
(e1)在所述衬底上生成二氧化硅；
(e2)利用退火工艺激活有源区中的杂质；
(e3)在所述P型接触区和所述N型接触区光刻引线孔；
(e4)在所述引线孔中采用RPCVD的技术形成GeSn合金引线；
(e5)钝化处理并光刻PAD以形成所述异质GeSn基固态等离子体PiN二极管。
本发明提供的异质GeSn基固态等离子体PiN二极管的制备方法具备如下优点：
(1)PiN二极管动态控制顶层Ge中Sn组分的含量，从而实现二极管本征区GeSn禁带宽度的可调。由于其大注入比和高迁移率的特性，可有效提高PiN二极管的固态等离子体浓度和分布均匀性。
(2)PiN二极管通过采用RPCVD的技术形成GeSn合金引线，取代传统pin二极管中的金属电极，极大的提高了硅基天线系统集成度和隐身性能。
(3)PiN二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结Pi和Ni结，并且能够有效地提高结深，使固态等离子体的浓度和分布得到改善。
(4)PiN二极管采用了深槽介质隔离工艺，有效地提高了二极管的击穿电压，抑制了漏电流对器件性能的影响。
实施例二
请参见图2a-图2t，图2a-图2t为本发明实施例的一种异质GeSn基固态等离子体PiN二极管的制备方法示意图，在上述实施例一的基础上，以制备本征区域长度为80微米(本征区长度可以在50微米～150微米之间)的异质GeSn基固态等离子体PiN二极管为例进行详细说明，具体步骤如下：
S10、选取GeOI衬底。
请参见图2a，该GeOI衬底101的晶向可以是(100)或者(110)或者(111)，此处不做任何限制。另外，该GeOI衬底101的掺杂类型可以为n型，也可以是为p型，掺杂浓度例如为0.5×1014～0.5×1015cm-3，顶层Ge的厚度例如为30～120μm。
S20、在GeOI衬底内掺杂形成顶层GeSn区。
请参见图2b，具体做法可以是：光刻所述GeOI衬底，对所述GeOI衬底进行Sn组分掺杂，使衬底上形成顶层GeSn区201，GeSn区中的Sn组分例如为1％～30％，去除光刻胶。
S30、在GeSn区表面形成保护层。
请参见图2c，可以利用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在顶层GeSn区201上连续生长两层材料，第一层可以是厚度在500～600nm的二氧化硅层301，第二层可以是厚度在0.5～2μm的氮化硅层302。这样做的好处在于，利用二氧化硅的疏松特性，将氮化硅的应力隔离，使其不能传导进顶层GeSn区，保证了顶层GeSn材料性能的稳定；基于氮化硅与锗在干法刻蚀时的高选择比，利用氮化硅作为干法刻蚀的掩蔽膜，易于工艺实现。
S40、光刻隔离区。
请参见图2d，通过光刻工艺在上述保护层上形成隔离区。具体做法可以是：采用湿法刻蚀工艺刻蚀该氮化硅层，形成隔离区图形，再采用干法刻蚀，形成例如宽为5～10μm，深30～125μm的隔离区401；本步骤中，采用深槽隔离技术形成隔离区，这样做的好处在于，槽的深度大于等于顶层GeSn层厚度，保证了后续槽中二氧化硅与衬底二氧化硅的连接，形成器件完整的绝缘隔离。
S50、填充隔离槽。
请参见图2e，光刻隔离区之后，利用CVD方法淀积二氧化硅材料501将深槽填满，以形成所述PiN二极管的隔离区。
S60、平整表面。
请参见图2f，利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅层和氮化硅层，使表面平整。
S70、在衬底表面形成保护层。
请参见图2g，具体做法可以是：利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在500～600nm的二氧化硅层701，第二层为厚度在0.5～2μm的氮化硅层702。
S80、光刻P型沟槽和N型沟槽。
请参见图2h，具体做法可以是：光刻P、N区沟槽图形，湿法刻蚀P、N区氮化硅层，形成P、N区图形；利用干法刻蚀工艺，形成宽2～10μm，深2～15μm的深槽801。刻蚀深槽801的目的在于：形成杂质分布均匀且高掺杂浓度的P、N区和陡峭的Pi与Ni结，以利于提高本征区等离子体浓度。
S90、沟槽平整化处理。
请参见图2i和图2j，具体做法可以是：衬底氧化，使沟槽内壁形成5～60nm厚度的氧化层901，湿法刻蚀沟槽氧化层901，使槽内壁光滑。沟槽内壁光滑的目的在于：防止侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
S100、形成第一有源区。
请参见图2k，具体做法可以是：光刻P区沟槽，采用带胶离子注入的方法对P区槽侧壁进行p+注入，使侧壁内形成薄的p+有源区1001，浓度达到0.1～8×1020cm-3，厚度达到0.1～1μm，去除光刻胶；光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n+注入，使侧壁内形成薄的n+有源区1002，浓度达到0.1～8×1020cm-3，厚度达到0.1～1μm，去除光刻胶。
S110、填充多晶锗。
请参见图2l，利用CVD的方法，在P、N区槽中淀积多晶锗1101，并将沟槽填满作为接触电极。
S120、平整表面。
请参见图2m，可以采用CMP方法去除表面多晶锗与氮化硅层，使表面平整。
S130、生长多晶锗层。
请参见图2n，可以利用CVD的方法，在表面淀积多晶锗层1301，厚度为300～600nm。
S140、形成第二有源区。
请参见图2o，具体做法可以是：光刻P区沟槽，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.1～8×1020cm-3，去除光刻胶，形成P接触1401；光刻N区沟槽，采用带胶离子注入进行n+注入，使N区有源区掺杂浓度为0.1～8×1020cm-3，去除光刻胶，并形成N接触1402。
S150、形成P/N接触区。
请参见图2p，可以采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶锗，形成P、N接触区。
S160、在衬底表面形成二氧化硅。
请参见图2q，可以利用CVD的方法，在衬底表面淀积二氧化硅层1601，厚度为500～800nm。
S170、杂质激活。
在950～1150℃，退火0.5～2分钟，使得离子注入的杂质激活并且推进多晶锗中杂质。
S180、在P、N接触区光刻引线孔。
请参照图2r，在二氧化硅层上光刻引线孔1801。
S190、形成GeSn合金引线。
请参照图2s，可以在引线孔中采用RPCVD的技术形成GeSn合金，并刻蚀掉表面的合金；再在衬底表面采用RPCVD的技术形成GeSn合金1901，形成引线。GeSn合金中的Sn组分例如为1％～30％。
S200、钝化处理，光刻PAD。
请参照图2t，可以通过淀积氮化硅形成钝化层2001，光刻PAD。最终形成异质GeSn基固态等离子体PiN二极管，用于制备硅基高集成隐身天线。
本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。
本发明制备的应用于硅基高集成隐身天线的异质GeSn基固态等离子体PiN二极管，首先，所使用的GeSn材料，动态控制顶层Ge中Sn组分的含量，从而实现二极管本征区GeSn禁带宽度的可调，进一步的提高载流子从源区到本征区的注入比和载流子迁移率，使得二极管内部固态等离子体浓度以及分布均匀性得到改善，硅基固态等离子体高集成天线性能得到极大的改善；其次，采用RPCVD的技术形成的GeSn合金电极的引入取代传统pin二极管中的金属电极，极大的提高了固态等离子体对天线辐射性能的影响以及天线系统集成度和隐身性能，使得硅基固态等离子体在通信系统小型化、集成化和智能化方向具有广阔的应用前景；而且，二极管的P区与N区采用了基于刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结Pi和Ni结，并且能够有效地提高Pi和Ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；同时，异质GeSn基PiN二极管的制备采用了深槽介质隔离工艺，有效地提高了二极管的击穿电压，抑制了漏电流对器件性能的影响。
实施例三
请参照图3，图3为本发明实施例的异质GeSn基固态等离子体PiN二极管的器件结构示意图。该异质GeSn基PiN二极管采用上述如图1所示的制备方法制成，具体地，该异质GeSn基固态等离子体PiN二极管在GeOI衬底301上制备形成，且二极管的P区303、N区304以及横向位于该P区303和该N区304之间的本征区均位于该衬底的顶层GeSn层302内。其中，该PiN二极管采用深槽隔离技术，即该P区303和该N区304外侧各设置有一个深槽隔离区307，且该隔离槽307的深度大于等于该顶层GeSn层302的厚度。此外，该P区303和该N区304在沿载流子扩散方向可以分别对应包括一薄层P型有源区305和一薄层N型有源区306。
综上所述，本发明公开的异质GeSn基固态等离子体PiN二极管的制备方法及其器件，本发明通过顶层GeSn区的引入使得本征区内部载流子的输运机制得到改善，通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度可调，从而提高载流子注入比以改善固态等离子体的浓度和分布均匀性。此外，Ge-GeSn-Ge异质结构的存在在提高载流子注入比的同时，Ge与GeSn之间由于材料属性相同，几乎不存在晶格失配，又在最大程度上改善了材料之间的晶格失配，提升了器件的性能。本发明通过在异质GeSn基固态等离子体PiN二极管的顶层Ge中掺杂Sn组分，通过动态控制顶层Ge中Sn组分的含量得到禁带宽度比半导体Ge材料还要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到改善。而且，GeSn材料的引入可进一步提高载流子在本征区内部的迁移率，使得硅基固态等离子体高集成天线性能得到极大的改善。传统硅基天线pin二极管中的电极采用金属制备而成，金属电极的存在可极大的影响天线系统的雷达散射截面，从而降低通信系统的隐身特性。同时，大片金属电极的存在也极大地影响等离子体区域与电磁波的相互作用，削弱了固态等离子体对天线辐射性能的影响，从而限制了硅基固态等离子体向小型化、集成化和智能化方向发展。本发明实施例通过采用RPCVD的技术形成GeSn合金引线，取代传统二极管中的金属电极，极大的提高了天线系统集成度和隐身性能。此外，基于刻蚀的GeOI深槽介质隔离工艺以及离子注入工艺的使用也使得固态等离子体PiN二极管性能得到改善。本发明中应用了具体个例对本发明异质GeSn基固态等离子体PiN二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。以上公开的仅为本发明的几个具体实施例，但是，本发明实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (5)
1.一种异质GeSn基固态等离子体PiN二极管的制备方法，其特征在于，所述GeSn基固态等离子体PiN二极管用于制作硅基高集成隐身天线，所述制备方法包括步骤：
(a)选取某一晶向的GeOI衬底，并在GeOI衬底内掺杂形成顶层GeSn区；其中GeOI衬底的掺杂类型为n型或p型，掺杂浓度为0.5×1014～0.5×1015cm-3，顶层Ge的厚度为30～120μm；
步骤(a)包括：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比；
(a3)去除光刻胶；
(b)在衬底顶层GeSn区内设置深槽隔离区；
步骤(b)包括：
(b1)在所述GeSn区表面形成保护层；
所述保护层包括二氧化硅层和氮化硅层；步骤(b1)包括：
(b11)在所述衬底表面生成二氧化硅层；
(b12)在所述二氧化硅层表面生成氮化硅层；
(b2)利用光刻工艺在所述保护层上形成隔离区图形；
(b3)利用干法刻蚀工艺在所述隔离区图形的指定位置处刻蚀所述保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层GeSn区的厚度；
(b4)填充所述隔离槽以形成所述PiN二极管的所述隔离区；
(b5)平整化处理所述衬底；
(c)刻蚀所述GeSn区形成P型沟槽和N型沟槽，所述P型沟槽和N型沟槽的深度小于顶层GeSn区的厚度，其中P型沟槽和N型沟槽的底部距顶层GeSn区底部的距离为5微米～25微米；
(d)在P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；步骤(d)包括：
(d1)在所述P型沟槽和所述N型沟槽内形成第一P型有源区和第一N型有源区；
(d2)在所述P型沟槽和所述N型沟槽内形成第二P型有源区和第二N型有源区；
步骤(d2)包括：
(d21)利用多晶锗填充所述P型沟槽和所述N型沟槽；
(d22)平整化处理所述衬底后，在所述衬底表面上形成多晶锗层；
(d23)光刻所述多晶锗层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；
(d24)去除光刻胶；
(d25)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶锗层；
以及
(e)在衬底上形成GeSn合金引线，以完成所述异质GeSn基固态等离子体PiN二极管的制备；
步骤(e)包括：
(e1)在所述衬底上生成二氧化硅；
(e2)利用退火工艺激活有源区中的杂质；
(e3)在所述P型接触区和所述N型接触区光刻引线孔；
(e4)在所述引线孔中采用RPCVD的技术形成GeSn合金引线；
(e5)钝化处理并光刻PAD以形成所述异质GeSn基固态等离子体PiN二极管。
2.如权利要求1所述的一种异质GeSn基固态等离子体PiN二极管的制备方法，其特征在于，步骤(c)包括：
(c1)在所述衬底表面形成保护层；
所述保护层包括二氧化硅层和氮化硅层；
步骤(c1)包括：
(c11)在所述衬底表面生成二氧化硅层；
(c12)在所述二氧化硅层表面生成氮化硅层；
(c2)利用光刻工艺在所述保护层上形成P型沟槽和所述N型沟槽图形；
(c3)利用干法刻蚀工艺在所述沟槽的指定位置处刻蚀所述保护层及所述GeSn区以形成所述P型沟槽和所述N型沟槽。
3.如权利要求1所述的一种异质GeSn基固态等离子体PiN二极管的制备方法，其特征在于，步骤(d1)包括：
(d11)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成一层二氧化硅氧化层；
(d12)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(d13)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域。
4.如权利要求3所述的一种异质GeSn基固态等离子体PiN二极管的制备方法，其特征在于，步骤(d13)包括：
(d131)光刻所述P型沟槽和所述N型沟槽；
(d132)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；
(d133)去除光刻胶。
5.一种异质GeSn基固态等离子体PiN二极管，其特征在于，用于制作硅基高集成隐身天线，所述异质GeSn基固态等离子体PiN二极管采用如权利要求1-4中任一项所述的制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168697.3A CN112993045B (zh) | 2021-02-07 | 2021-02-07 | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168697.3A CN112993045B (zh) | 2021-02-07 | 2021-02-07 | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112993045A CN112993045A (zh) | 2021-06-18 |
| CN112993045B true CN112993045B (zh) | 2023-12-05 |
Family
ID=76348924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110168697.3A Active CN112993045B (zh) | 2021-02-07 | 2021-02-07 | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112993045B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506802B (zh) * | 2021-06-28 | 2024-08-06 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn CMOS器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7603016B1 (en) * | 2007-04-30 | 2009-10-13 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor photonic nano communication link apparatus |
| CN106816684A (zh) * | 2016-12-20 | 2017-06-09 | 西安科锐盛创新科技有限公司 | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 |
| CN107658364A (zh) * | 2017-08-11 | 2018-02-02 | 西安科锐盛创新科技有限公司 | 一种横向PiN结构GeSn光电探测器及其制备方法 |
-
2021
- 2021-02-07 CN CN202110168697.3A patent/CN112993045B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7603016B1 (en) * | 2007-04-30 | 2009-10-13 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor photonic nano communication link apparatus |
| CN106816684A (zh) * | 2016-12-20 | 2017-06-09 | 西安科锐盛创新科技有限公司 | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 |
| CN107658364A (zh) * | 2017-08-11 | 2018-02-02 | 西安科锐盛创新科技有限公司 | 一种横向PiN结构GeSn光电探测器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112993045A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106783600B (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| CN112993050B (zh) | 一种台面PiN二极管、制备方法及可重构隐身天线 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN112993044B (zh) | CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件 | |
| CN112993049B (zh) | AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件 | |
| CN112993053B (zh) | 一种横向PiN二极管的制备方法、器件及高集成隐身天线 | |
| CN112992676B (zh) | 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件 | |
| CN106847901A (zh) | 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN112993048B (zh) | 一种PiN二极管阵列的制备方法、器件及可重构对称偶极子天线 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| CN106847692B (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106783593B (zh) | 应用于环形天线的Ge基异质固态等离子二极管的制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106653867B (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN106783602B (zh) | SiGe-Si-SiGe异质Ge基固态等离子体PiN二极管的制备方法及其器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |