CN115881787A - 半导体器件及用于制造半导体器件的方法 - Google Patents

Abstract

一种半导体器件包括：具有半导体元件和表面电极的有源区，表面电极由布线电极材料提供，并且在与所述半导体芯片的表面相邻的一侧上连接到所述半导体元件；和焊盘设置区，其具有由布线电极材料提供的焊盘。焊盘设置区在垂直于半导体芯片表面的方向上与有源区重叠。在焊盘设置区与有源区重叠的部分，焊盘通过隔离绝缘膜布置在表面电极上，使布线电极材料为两层，以提供双层布线电极结构。在有源区不与焊盘设置区重叠的部分，表面电极具有由单层布线电极材料组成的单层布线电极结构。

Description

半导体器件及用于制造半导体器件的方法

技术领域

本公开涉及一种在半导体芯片表面上具有焊盘的半导体器件，以及用于制造该半导体器件的方法。

背景技术

存在一种半导体器件，其中在半导体芯片中形成诸如开关元件之类的半导体元件，例如JP 2017-204570 A中所述。在这样的半导体器件中，作为半导体元件操作的有源区可以布置在包括半导体芯片中心在内的宽范围上。半导体芯片不同于有源区的区域，具体地说，与有源区相邻且沿半导体芯片一侧的区域可以用作设置焊盘的焊盘设置区。

发明内容

在上述半导体器件中，由于有源区和焊盘设置区是分开的区域，因此焊盘设置区是不能为操作开关元件做出贡献的区域。结果，由于焊盘设置区的面积，有源区与半导体芯片总面积的比例减小，因此很难将半导体元件的导通电阻降低到足够小。

因此，本公开的发明人已经发现了一种结构，其中有源区扩展到焊盘设置区中焊盘下方的区域，以使焊盘下方的区域也被用作有源区。通过这样的配置，可以增加有源区与半导体芯片总面积的比例，并且可以降低半导体元件的导通电阻。

在具有这种结构的半导体器件中，半导体元件形成于焊盘设置区下方的区域中。因此，用于形成焊盘的布线电极材料以重叠方式被布置在用于形成连接到半导体元件的电极的布线电极材料上。也就是说，连接到半导体元件的布线电极作为下层布线电极设置在第一层中，而第二层中的上层布线电极堆叠在下层布线电极上。另外，在焊盘设置区，需要将上层布线电极与下层布线电极绝缘。因此，可以想象在焊盘设置区中的下层布线电极和上层布线电极之间布置绝缘膜，而在有源区上不与焊盘设置区重叠的部分将下层布线电极和上层布线电极相互连接。

然而，由于本申请的发明人进行了认真的研究，已经发现布线电极材料的重叠布置导致厚度过度增加，并导致半导体芯片在高温下翘曲或变形的增加。

本公开的目的是提供一种半导体器件，其能够抑制半导体芯片翘曲的增加，同时降低导通电阻，以及用于制造该器件的方法。

根据本公开的一个方面，半导体器件由半导体芯片提供，并且包括：具有半导体元件和表面电极的有源区，其中表面电极由布线电极材料提供，并且在与半导体芯片表面相邻的一侧连接到半导体元件；以及具有由布线电极材料提供的焊盘的焊盘设置区。焊盘设置区被布置成在垂直于半导体芯片表面的方向上与有源区重叠。在焊盘设置区与有源区重叠的部分，焊盘通过隔离绝缘膜布置在表面电极上，使布线电极材料为两层，以提供双层布线电极结构。在有源区不与焊盘设置区重叠的部分，表面电极具有由单层布线电极材料组成的单层布线电极结构。

在这种配置中，在与半导体芯片表面相邻的一侧由布线电极材料制成的部分中面积最大的表面电极具有单层布线电极结构。也就是说，布置焊盘的区域具有双层布线电极结构，因为焊盘堆叠在表面电极上。另一方面，仅设置表面电极的区域，即表面电极不与焊盘重叠的区域具有单层布线电极结构，其中布线电极材料没有分层。因此，可以抑制半导体芯片在高温下翘曲的增加。因此，在通过在焊盘设置区下方区域形成半导体元件而宽范围提供有源区的配置中，可以降低导通电阻，并且可以抑制半导体芯片翘曲的增加。

根据本公开的一个方面，由半导体芯片提供的半导体器件的制造方法，其中半导体元件在半导体衬底上形成，包括：在有源区形成表面电极；在表面电极上形成隔离绝缘膜；并在与有源区重叠的焊盘设置区中形成焊盘。在表面电极的形成过程中，表面电极在形成半导体元件的有源区形成，使表面电极与半导体元件连接。表面电极的形成包括(i)在半导体衬底上形成半导体元件；(ii)形成半导体元件之后，形成与半导体衬底的一个表面相邻的层间绝缘膜；(iii)在层间绝缘膜中形成接触孔；(iv)通过第一层布线电极材料在包括接触孔内部的层间绝缘膜上方形成下层布线电极；(v)图案化下层布线电极，以形成表面电极。焊盘的形成包括：(vi)通过第二层布线电极材料在隔离绝缘膜上形成上层布线电极；(vii)图案化上层布线电极，以便在焊盘设置区内形成焊盘。焊盘的形成还包括：(viii)在有源区的不与焊盘设置区重叠的部分中去除表面电极上形成的上层布线电极，使表面电极具有由下层布线电极组成的单层布线电极结构；(ix)在有源区的与焊盘设置区重叠的部分中留下表面电极上形成的上层布线电极，使焊盘布置在表面电极上，从而形成由下层布线电极和上层布线电极组成的双层布线电极结构。

在这种方法中，在焊盘的形成过程中，在表面电极上方形成的上层布线电极在有源区不与焊盘设置区重叠的部分被去掉，从而使表面电极具有由下层布线电极组成的单层布线电极结构。在有源区与焊盘设置区重叠的部分，焊盘布置在表面电极上方，从而形成由下层布线电极和上层布线电极组成的双层布线电极结构。因此，该方法可以产生半导体器件，该器件能够通过在焊盘设置区下方的区域形成半导体元件来宽范围提供有源区的配置来抑制半导体芯片翘曲的增加，同时降低导通电阻。

附图说明

本公开的目的、特征和优点将从下面参照附图所作的详细描述中变得更加明显。其中：

图1是根据第一实施例的功率模块的横截面图；

图2A是设置在图1所示的功率模块中的半导体芯片的顶面布局图；

图2B是半导体芯片的顶面布局图，其中具有双层布线电极结构的区域以剖面线示出；

图3是在半导体芯片中形成垂直MOSFET的配置中沿图2A中的III-III线截取的横截面图；

图4是在半导体芯片中形成垂直MOSFET的配置中沿图2A中的IV-IV线截取的横截面图；

图5是作为比较例的半导体芯片的横截面图，对应于沿图2A中的III-III线截取的横截面图；

图6是作为比较例的半导体芯片的横截面图，对应于沿图2A中的IV-IV线截取的横截面图；

图7是示出第一实施例和比较例的半导体芯片的导通电阻的模拟结果的图；

图8是示出半导体器件制造方法的流程图；

图9是半导体芯片的顶面布局图，其中具有双层布线电极结构的区域以剖面线示出；

图10是根据第二实施例的半导体芯片的横截面图，对应于沿图2A中III-III线截取的横截面图；

图11是根据第四实施例的半导体芯片的顶面布局图；和

图12是根据第五实施例的半导体芯片的顶面布局图。

具体实施方式

在下文中，将参照附图对本公开的实施例进行描述。在下面的实施例描述中，相同或等效的部件用相同的附图标记表示。

(第一实施例)

将描述第一实施例。首先，参考图1，将其中根据本实施例的半导体器件应用于功率模块的配置作为示例进行描述。

图1所示的功率模块在其中并入半导体芯片10，并且例如用作驱动电机的开关元件。半导体芯片10对应于本实施例的半导体器件。具体地，所述功率模块包括半导体芯片10、散热器20、散热器30等。所述散热器20和散热器30使用接合材料50与半导体芯片10接合，接合材料50包括第一至第三接合材料50a至50c。半导体芯片10、散热器20和散热器30用模塑树脂60封装。

如图1所示，半导体芯片10的下表面通过第一接合材料50a与散热器20的上表面接合。所述散热器20由一层堆叠在另一层之上的金属层21、绝缘层22和金属层23的堆叠体提供。金属层23通过第一接合材料50a接合到半导体芯片10的下表面。而且，半导体芯片10的上表面通过第二接合材料50b和第三接合材料50c接合到散热器30。散热器30由一层堆叠在另一层之上的金属层31、绝缘层32和金属层33的堆叠体提供。金属层33分为多个连接部33a和33b。连接部33a和33b分别通过第二接合材料50b和第三接合材料50c接合到半导体芯片10的上表面。

如后面将要描述的，连接部33a连接到半导体芯片10的源电极113。源电极113对应于布置在半导体芯片10的有源区Rb中的主表面电极，如图2A所示。主表面电极将简称为表面电极。同样，连接部33b连接到焊盘12a至12e中的每一个，上述焊盘布置在半导体芯片10的焊盘设置区Re中。尽管图1中仅示出了一个连接部33b，但功率模块包括对应于焊盘12a至12e数量的多个连接部33b。连接部33a具有引线部(未示出)，并且通过引线部从模塑树脂60引出而电连接到外部装置。连接部33b中的每一个也具有引线部(未示出)，并且通过引线部从模塑树脂60引出而电连接到外部装置。金属层23也具有引线部(未示出)，并且通过引线部从模塑树脂60引出而电连接到外部装置。

在本实施例中，例如，包括第一至第三接合材料50a至50c的接合材料50由粘结金属如无铅焊料制成，其为导电材料，或导电粘合剂。半导体芯片10、散热器20和散热器30通过接合材料50彼此物理连接和电连接。

利用这样的配置，在半导体芯片10的上表面上，通过第二和第三接合材料50b和50c以及散热器30来实现与外部装置的电连接和散热。同样，在半导体芯片10的下表面上，通过第一接合材料50a和散热器20来实现与外部装置的电连接和散热。

半导体芯片10是具有半导体衬底的半导体器件，在半导体衬底中形成半导体元件。半导体衬底由碳化硅(SiC)等制成。例如，半导体芯片10具有矩形薄板形状。半导体芯片10可以由SiC以外的材料制成。然而，在SiC的情况下，与半导体芯片10由另一种材料制成的情况相比，由于半导体芯片10设置有需要高耐电压的半导体元件，因此半导体芯片10的温度可能更高，并且由于半导体芯片10的翘曲而产生的影响可能增加。因此，本公开可以优选地应用于半导体芯片10由SiC制成的情况。

在半导体芯片10中形成的半导体元件的实例包括垂直金属氧化物半导体场效应晶体管(MOSFET)和垂直绝缘栅双极晶体管(IGBT)。在本实施例的情况下，半导体芯片10形成有垂直MOSFET，其详细结构将在后面描述。

连接部33a接合到半导体芯片10的上表面的一部分，并且多个连接部33b连接到半导体芯片10的多个部分上，这些部分位于半导体芯片10与连接部33a连接的部分的外部。设置在半导体芯片10的有源区Rb中的所述表面电极(即垂直MOSFET的源电极113)与连接部33a相连。设置在半导体芯片10的焊盘设置区Re中的焊盘12a至12e与连接部33b相连。尽管图1中仅示出了一个连接部33b，但连接部33b被设置为与焊盘12a至12e一样多。另一方面，在半导体芯片10的背面形成背面电极，即在垂直MOSFET情况下的漏电极114。背面电极的表面完全连接到散热器20的金属层23。

在散热器20中，金属层21和金属层23设置在绝缘层22的两侧，并由绝缘层22绝缘。金属层21和金属层23各自由具有高传热系数的金属如铜制成，以实现高散热。由于金属层21和金属层23是彼此绝缘的，因此散热器20在金属层21侧从模塑树脂60暴露以利于散热，而使金属层23与外部绝缘。

在散热器30中，金属层31和金属层33设置在绝缘层32的两侧，并由绝缘层32绝缘。金属层31和金属层33各自由具有高传热系数的金属如铜制成，以实现高散热。由于金属层31和金属层33是彼此绝缘的，因此散热器30在金属层31侧从模塑树脂60暴露以利于散热，而使金属层33与外部绝缘。金属层33被分成多个部分以形成连接部33a和33b。在常规配置中，连接部33b由键合线提供。在连接部33b由包含在散热器30中的金属层33的一部分提供的情况下，能够实现高散热。

所述模塑树脂60封装半导体芯片10、散热器20、散热器30等。散热器20的一个表面和散热器30的一个表面从模塑树脂60暴露。同样，尽管未示出，金属层23和33中每一个的引线部的一端从模塑树脂60暴露，并且可电连接到外部装置。

接下来，将描述如上所述配置的半导体器件的半导体芯片10的详细结构。

如图2A和2B所示，半导体芯片10具有大体矩形板形状。半导体芯片10具有内部区Ra、有源区Rb、连接区Rc、外周区Rd和焊盘设置区Re。

内部区Ra是包括半导体芯片10的中心部分的区域。内部区Ra是源电极113从其暴露的区域。源电极113对应于表面电极，其将在后面描述。源电极113的暴露部分用作源极焊盘11。

有源区Rb是半导体芯片10的一个区域，在该区域中半导体元件被激活。在本实施例中，在有源区Rb中形成垂直MOSFET作为半导体元件。有源区Rb形成直到从半导体芯片10的外边缘向内预定距离的位置，同时包围内部区Ra。在本实施例中，有源区Rb为矩形区域。

连接区Rc是在有源区Rb和外周区Rd之间设置的区域。连接区Rc具有例如矩形框架形状，并且包括构成栅极内衬的栅极布线层120(其将在后面描述)等等。

外周区Rd是围绕半导体芯片10的整个外边缘设置的区域，以便围绕有源区Rb和连接区Rc。外周区Rd设置有外周耐电压结构等，在本实施例中具有矩形框架形状。

焊盘设置区Re是设置各种焊盘12a至12e的区域。焊盘设置区Re是沿着有源区Rb的一部分的区域，例如，沿着有源区Rb的矩形形状的一侧。在图2A所示的示例中，焊盘设置区Re是沿着有源区Rb下侧的区域。焊盘设置区Re形成为当半导体芯片10沿法向观察时，在顶视图中与有源区Rb重叠。也就是说，焊盘设置区Re在正交于半导体芯片10表面的方向上与有源区Rb重叠。

在本实施例中，由图2A中的双点划线指示的区域是连接区Rc。连接区Rc内侧的区域是有源区Rb，连接区Rc外侧的区域是外周区Rd。此外，图2A中被虚线包围的区域是焊盘设置区Re。

另外，形成有温度感测元件的温度感测元件区域13设置在与半导体芯片10的有源区Rb重叠的焊盘设置区Re中。温度感测元件区域13能够基于温度感测元件检测到的温度来了解由于半导体元件引起的温度升高。

焊盘12a至12e设置在焊盘设置区Re中。在本实施例中，焊盘设置区Re从图2A的左侧开始包括阴极焊盘12a、阳极焊盘12b、栅极焊盘12c、第一感测焊盘12d和第二感测焊盘12e。这些焊盘12a至12e电连接到设置在有源区Rb的垂直MOSFET的相应部分，以及设置在温度感测元件区域13中的温度感测元件的相应部分。由于这些焊盘12a至12e连接到连接部33b，因此可以通过连接部33b中提供的引线部与一个或多个外部装置电连接。

半导体芯片10具有如图3和图4的横截面图所示的配置，并且垂直MOSFET形成在有源区Rb中。

半导体芯片10包括由半导体材料如Si或SiC制成的n+型衬底101。具有的杂质浓度低于n+型衬底101的n-型低浓度层102外延生长在n+型衬底101的主表面上。

<有源区Rb的结构>

在有源区Rb中，如图3和图4所示，n-型低浓度层102形成有JFET部102a。JFET部102a被设置成条状，在远离n+型衬底101的位置沿作为纵向的一个方向延伸。包括JFET部102a的n-型低浓度层102可以具有相同的杂质浓度。然而，在本实施例中，JFET部102a具有比n-型低浓度层102的其它部分高的杂质浓度，从而进一步降低导通电阻。

在相邻的JFET部102a之间，形成p型第一深层103。第一深层103也设置成条状，具有作为纵向的一个方向。JFET部102a和第一深层103具有相同的厚度。

在JFET部102a和第一深层103上，电流扩散层104和第二深层105交替且重复地设置。电流扩散层104和第二深层105的纵向方向与JFET部102a和第一深层103的纵向方向交叉。电流扩散层104具有大于第二深层105的宽度。第二深层105与第一深层103相连。p型基极区106形成在电流扩散层104和第二深层105上。另外，n+型源极区107和p+型接触区108形成在p型基极区106上。n+型源极区107形成于p型基极区106的与电流扩散层104相对应的一部分上，而p+型接触区108形成于p型基极区106的与第二深层105相对应的一部分上。

栅极沟槽109形成为穿过p型基极区106和n+型源极区107并到达电流扩散层104。p型基极区106和n+型源极区107被设置成与栅极沟槽109的侧表面接触。将栅极沟槽109形成线性布局，图3中的水平方向为宽度方向，图3中的竖直方向为深度方向，垂直于宽度方向和深度方向的方向为纵向。在图3中，仅示出了两个栅极沟槽109。然而，多个栅极沟槽109在水平方向上以固定的间隔布置，并且栅极沟槽109中的每一个以条状布置并插入第二深层105之间。

p型基极区106的位于栅极沟槽109的侧表面上的一部分在垂直MOSFET操作时充当连接在n+型源极区107和电流扩散层104之间的通道区。栅极绝缘膜110在包括通道区在内的栅极沟槽109的内壁表面上形成。由掺杂多晶硅组成的栅电极111形成在栅极绝缘膜110的表面上，并且栅极绝缘膜110和栅电极111嵌入栅极沟槽109中。结果，形成了沟槽栅极结构。

如图4所示，沟槽栅极结构沿与图2A的水平方向对应的方向延伸。如图3所示，多个沟槽栅极结构沿与图2A的竖直方向相对应的方向布置。尽管未示出，沟槽栅极结构形成为在图2A的水平方向上突出到有源区Rb之外。n+型源极区107形成于栅极沟槽109的侧面上。n+型源极区107在有源区Rb中形成，但不是在有源区Rb之外形成。因此，通道区仅在有源区Rb内形成。

在n+型源极区107、p+型接触区108和沟槽栅极结构的各自表面上形成层间绝缘膜112。另外，对应于表面电极的源电极113在有源区Rb中形成在层间绝缘膜112上。源电极113通过在第一层中图案化由布线电极材料制成的下层布线电极而形成。从源电极113中，在第二层中由布线电极材料制成的上层布线电极被去除。因此，源电极113具有单层布线电极结构。

接触孔112a在层间绝缘膜112中对应于n+型源极区107和p+型接触区108的位置形成。如图3所示，因此，源电极113通过接触孔112a与n+型源极区107和p+型接触区108电接触。

在n+型衬底101的后表面上，即在与n+型衬底101的形成源电极113的一侧相反的后侧，形成漏电极114。漏电极114对应于背面电极并电连接到n+型衬底101。如上所述，配置了具有n沟道型反向沟槽栅极结构的垂直MOSFET。有源区Rb设置有为多个单元设置的垂直MOSFET。如图3所示，半导体芯片10的表面覆盖有钝化膜115，并且钝化膜115的与源电极113对应的一部分被除去并打开。其中钝化膜115的对应于源电极113被打开的区域是内部区Ra，并且源电极113的暴露部分用作源极焊盘11。

此外，如图4所示，与焊盘设置区Re重叠的一部分有源区Rb和不与焊盘设置区Re重叠的一部分有源区Rb具有基本相似的配置。然而，在有源区Rb与焊盘设置区Re重叠的部分，即在重叠区域中，隔离绝缘膜116设置在源电极113的表面上，并且焊盘12a至12e形成在隔离绝缘膜116上。图4示出了设置有栅极焊盘12c的部分的横截面。其它焊盘12a、12b、12d和12e类似的形成在源电极113上，其间插有隔离绝缘膜116。焊盘12a至12e是通过图案化上层布线电极(其是第二层的布线电极)形成的。因此，如图2B所示，在有源区Rb与焊盘设置区Re重叠的部分中，半导体芯片10具有双层布线电极结构，其中源电极113和焊盘12a至12e堆叠在另一个之上。

钝化膜115在焊盘设置区Re中设置的与焊盘12a至12e相对应的部分也被除去，以便形成开口。因此，连接部33b可以连接到焊盘12a至12e。

例如，在温度感测元件区域13中(该区域设置成与有源区Rb重叠)，形成温度感测二极管作为温度感测元件。温度感测二极管例如通过将p型杂质或n型杂质离子注入多晶硅以形成多级PN二极管而形成。温度感测二极管的阴极连接到阴极焊盘12a，并且温度感测二极管的阳极连接到阳极焊盘12b，从而输出与半导体芯片10的温度相对应的电信号。

设置在焊盘设置区Re中的其它焊盘12c至12e电连接到垂直MOSFET的相应部分。栅极焊盘12c通过形成栅极内衬的栅极布线层120与栅电极111电连接，这将在后面描述。因此，栅极电压通过栅极焊盘12c施加到栅电极111。栅极布线层120例如形成为在连接区Rc中围绕有源区Rb的矩形框架形状，即，在半导体芯片10的外边缘附近，并且布线到栅极焊盘12c附近。第一感测焊盘12d和第二感测焊盘12e连接到垂直MOSFET的源电极113。具体而言，在有源区Rb的多个单元中形成的大多数垂直MOSFET用作主单元，通过源电极和漏电极向电机等负载供应电流，但垂直MOSFET的一部分用作感测单元，用于测量在主单元中流过的电流。第一感测焊盘12d连接到感测单元一侧的源电极113，并且将在感测单元一侧的垂直MOSFET的源电极和漏电极之间流动的电流输出到外部，从而可以测量在主单元中流动的电流。第二感测焊盘12e连接到主单元一侧的源电极113，并通过第二感测焊盘12e将源电位输出到外部。

<连接区Rc的结构>

如图3所示，同样在连接区Rc中，JFET部102a和第一深层103形成在n-型低浓度层102上，直至靠近外周区Rd的位置。然而，电流扩散层104并不设置在这些层上，并且只形成第二深层105。此外，没有形成沟槽栅极结构，在第二深层105上仅形成p型基极区106和p+型接触区108。

此外，在p型基极区106和p+型接触区108上形成的栅极绝缘膜110上，形成了栅极引出部111a，其由掺杂的多晶硅制成并从栅极111引出。形成层间绝缘膜112以便覆盖栅极引出部111a，并且栅极布线层120形成在层间绝缘膜112上。栅极布线层120构成栅极内衬，并且以矩形框架形状布线，以便例如包围有源区Rb，并且连接到栅极焊盘12c。接触孔112b在层间绝缘膜112中对应于栅极布线层120的位置处形成，并且栅极布线层120和栅极引出部111a通过接触孔112b相互电连接。

另外，在层间绝缘膜112上，在比栅极布线层120更靠近外周区Rd的部分形成孔提取层130。接触孔112c在层间绝缘膜112中对应于孔提取层130的位置处形成，并且该孔提取层130通过接触孔112c电连接到p+型接触区108。

如图2B和图3所示，在连接区Rc中形成的栅极布线层120和孔提取层130也是通过图案化作为第一层中的布线电极的下层布线电极和作为第二层中的布线电极的上层布线电极而形成。在本实施例中，栅极布线层120和孔提取层130均具有由下层布线电极和上层布线电极制成的双层布线电极结构。

为了将焊盘12a至12e与源电极113电隔离，在下层布线电极和上层布线电极之间形成隔离绝缘膜116。因此，在栅极布线层120和孔提取层130中，在下层布线电极和上层布线电极之间形成的隔离绝缘膜116被去除，从而电连接下层布线电极和上层布线电极。这样，由于栅极布线层120和孔提取层130均具有双层布线电极结构，因此可以降低布线电阻。

在与图3和图4所示横截面不同的横截面中，栅极布线层120连接到栅极焊盘12c，并且孔提取层130连接到具有接地电位的部分，例如第二感测焊盘12e。

<外周区Rd的结构>

在外周区Rd中，p型基极区106和第二深层105被去除，并形成凹槽140。多个p型保护环150被布置在与凹槽140底面相对应的位置，以便包围有源区Rb。由于设置了p型保护环150，因此等电位线可以进一步延伸到有源区Rb的外部并端接，从而减轻电场集中，保证外周区Rd的耐电压。

在外周区Rd，表面被钝化膜115完全覆盖以被保护。如上所述，配置了设置有与本实施例的半导体器件相对应的半导体芯片10的功率模块。

例如，当通过金属层23向漏电极114施加约10V的电压，源电极113通过连接部33a接地，并且通过连接部33b将预定电压施加到栅电极111上时，功率模块操作。也就是说，当栅极电压施加到栅电极111时，在p型基极区106的与沟槽栅极结构接触的部分形成通道区。结果，垂直MOSFET导通，并执行使电流在源电极和漏电极之间流动的操作。

即使当向漏电极114施加高电压时，由于第一深层103通过第二深层105和p型基极区106固定在源电位处，因此能够抑制等电位线爬升到沟槽栅极结构。此外，由于外周区Rd设置有外周耐电压结构如p型保护环150，因此等电位线被进一步引导到外周侧，从而减轻电场集中。因此，可以实现能够承受高电压的垂直MOSFET。

当垂直MOSFET按上述方式操作时，半导体芯片10的温度可能会上升。结果，如果由布线电极提供的每个部分的厚度大，则半导体芯片10的翘曲可能会增加。在本实施例中，源极焊盘11(即源电极113，其是通过以最大面积打开钝化膜115而形成的焊盘)的厚度减小了。因此，能够在高温下抑制半导体芯片10翘曲的增加。

具体地，源电极113、栅极布线层120、孔提取层130和焊盘12a至12e通过图案化下层布线电极(该电极是第一层中的布线电极)和/或上层布线电极(该电极为第二层中的布线电极)来设置。在本实施例中，栅极布线层120和孔提取层130具有由下层布线电极和上层布线电极制成的双层布线电极结构，而源电极113具有通过去除上层布线电极并保留下层布线电极而形成的单层布线电极结构。另外，焊盘12a至12e具有由上层布线电极制成的单层布线电极结构。

这样，在半导体芯片10的前表面侧，源电极113(其在由布线电极材料制成的部件中面积最大)具有单层布线结构。换言之，即使设置焊盘12a至12e的部分具有焊盘12a至12e堆叠在源电极113上的双层布线电极结构，但是仅设置源电极113的部分具有单层布线电极结构而不具有堆叠结构。因此，能够在高温下抑制半导体芯片10翘曲的增加。

因此，可以通过在焊盘设置区Re下方形成半导体元件以使用宽范围的半导体芯片10作为有源区Rb，从而抑制半导体芯片10翘曲的增加，同时抑制导通电阻。通过抑制半导体芯片10翘曲的增加，可以抑制由于翘曲而导致的半导体元件特性的劣化，并进一步降低导通电阻。而且，由于热量也可以通过连接部33b消散，因此即使有源区Rb设置为与焊盘设置区Re重叠，在该部分产生的热量也可以通过连接部33b消散。

实际上制造了本实施例的结构，并且针对本实施例和源电极113也具有双层布线电极结构的比较例的结构检查了导通电阻的变化。本实施例实际制造的结构是图3和图4所示的结构。比较例具有图5和图6所示的结构。也就是说，如图5和图6所示，不仅焊盘12a至12e，而且源电极113、栅极布线层120和孔提取层130都具有双层布线电极结构。

图7示出了导通电阻的评估结果。具体地，调节栅极电压以使电流在源电极和漏电极之间具有预定的电流值，同时向漏电极114施加10V并将源电极113设置为接地电位。在这种状态下，测量每种情况下的导通电阻。在这种情况下，为每种情况制造了四个具有不同特性的垂直MOSFET。结果，无论垂直MOSFET的特性如何，本实施例结构中的导通电阻比源电极113具有双层布线电极结构的比较例降低约5％。根据评估结果理解到，通过采用本实施例的结构可以进一步降低导通电阻。推定原因如下。

在具有双层布线电极结构的比较例中，在下层布线电极的表面上形成氧化物层，并且下层布线电极与上层布线电极之间的接触电阻增加，导致导通电阻增加。相反，在本实施例的结构中，即使如后面将要描述的那样在形成隔离绝缘膜116时在源电极113上形成氧化物层，当去除在氧化物层上形成的上层布线电极时，也可以去除氧化物层。为此，认为源电极113的接触电阻降低，导通电阻因此降低。

接下来，将描述如上所述配置的半导体芯片10的制造方法，即半导体器件的制造方法。需要注意的是，在半导体器件的制造方法中，半导体元件的形成工艺、层间绝缘膜112的形成工艺以及接触孔112a到112c的形成工艺可以通过任何技术进行，并且可以使用已知的技术来执行。因此，下面仅对形成接触孔112a至112c的工艺之后的工艺进行描述。

首先，如图8的流程图所示，在形成半导体元件后，形成层间绝缘膜112，并在层间绝缘膜112中形成接触孔112a至112c(P1)。然后，源电极113、栅极布线层120、栅极引出部111a和焊盘12a至12e通过执行随后示出的相应工艺而形成。

具体地，在包括接触孔112a至112e内部的层间绝缘膜112上形成下层布线电极(P2)。作为下层布线电极，例如，通过溅射沉积诸如AlSi之类的布线电极材料作为主要材料。在这种情况下，下层布线电极优选在通过溅射形成Ti/TiN的层状结构后形成，以形成屏障金属层作为基底层，而不是直接在半导体层上形成布线电极材料。接下来，在下层布线电极上施加抗蚀剂之后，进行曝光和显影以形成抗蚀剂掩模。然后，使用抗蚀剂掩模对下层布线电极进行湿法蚀刻。如果基底层已经形成，则基底层被干法蚀刻。此后，剥离抗蚀剂掩模并执行清洁工艺。此外，进行烧结。结果，下层布线电极的图案化完成，由此形成源电极113，以及由下层布线电极形成的栅极布线层120和孔提取层130的部分也因此而形成。

随后，形成隔离绝缘膜116(P3)。例如，氧化硅膜诸如未掺杂的硅酸盐玻璃(USG)或氮化硅膜作为绝缘材料沉积，用于形成隔离绝缘膜116。通过使用氧化硅膜或氮化硅膜，可以对下层布线电极和上层布线电极进行适当的绝缘。而且，使用氮化硅膜实现了对覆盖有氮化硅膜的下层布线电极部分抑制氧化的效果。在隔离绝缘膜116上施加抗蚀剂后，进行曝光和显影以形成抗蚀剂掩模。然后，通过使用抗蚀剂掩模进行干法蚀刻来图案化隔离绝缘膜116。在这种情况下，隔离绝缘膜116留在要形成焊盘12a至12e的区域，而隔离绝缘膜116不留在下层布线电极形成源电极113的部分的表面上以及下层布线电极形成栅极布线层120和孔提取层130的部分的表面上。之后，当剥离抗蚀剂掩模并进行清洁处理时，形成具有所需图案的隔离绝缘膜116。

此外，形成上层布线电极以覆盖由下层布线电极如源电极113组成的部分，包括隔离绝缘膜116顶部(P4)。例如，作为上层布线电极，通过溅射沉积诸如AlSi之类的布线电极材料。同样在这种情况下，上层布线电极优选在通过溅射形成Ti/TiN的层状结构后形成，以形成屏障金属层作为基底层，而不是直接形成布线电极材料。接下来，在上层布线电极上施加抗蚀剂后，进行曝光和显影以形成抗蚀剂掩模。然后，通过使用抗蚀剂掩模对上层布线电极进行湿法蚀刻。如果基底层已经形成，则基底层被干法蚀刻。之后，剥离抗蚀剂掩模并进行清洁工艺，然后进行烧结。结果，上层布线电极的图案化完成，并且由上层布线电极组成的栅极布线层120和孔提取层130的部分形成。同样，焊盘12a至12e形成。

在上层布线电极的图案化中，可以通过在去除上层布线电极时控制蚀刻时间来防止下层布线电极的去除。在形成屏障金属层作为基底层的情况下，屏障金属层可以用作蚀刻阻挡层。当隔离绝缘膜116形成时，可以在源电极113的表面上形成氧化物层。然而，氧化物层可以在去除上层布线电极的同时去除。因此，源电极113的接触电阻可以减小，导通电阻也可以减小。

此后，半导体芯片10可以通过各种工艺制造，例如形成由例如聚酰亚胺异吲哚喹唑二酮(PIQ)制成的钝化膜115的工艺，形成漏电极114作为背面电极的工艺，以及通过切割的切片工艺。

(第二实施例)

下面描述第二实施例。在本实施例中，具有双层布线电极结构的区域与第一实施例不同。其它配置与第一实施例的配置相似。因此，仅对与第一实施例不同的配置进行如下描述。

如图9所示，在本实施例中，只有与焊盘设置区Re中焊盘12a至12e对应的区域具有双层布线电极结构，而所有其它区域均具有单层布线电极结构。具体地，如图10所示，在本实施例中，不仅在有源区Rb中的不与焊盘设置区Re重叠的部分中的源电极113，而且栅极布线层120和孔提取层130也具有单层布线电极结构。

利用该种结构，栅极布线层120和孔提取层130的厚度可以减小，并且能够在高温下抑制半导体芯片10翘曲的增加。在如第一实施例中栅极布线层120和孔提取层130形成具有双层布线电极结构的情况下，有必要去除在下层布线电极和上层布线电极之间形成的隔离绝缘膜116。然而，在栅极布线层120和孔提取层130仅由下层布线电极构成的情况下，不需要从与栅极布线层120的连接栅极焊盘12c的部分相对应的区域和与孔提取层130的连接第二感测焊盘12e的部分相对应的区域之外的区域去除隔离绝缘膜116。因此，在隔离绝缘膜116由氮化硅膜组成的情况下，栅极布线层120和孔提取层130的氧化可以得到进一步抑制。

(第三实施例)

下面描述第三实施例。在本实施例中，具有双层布线电极结构的区域的比例限定为与第一和第二实施例的配置相反，而其它配置与第一和第二实施例中的配置相同。因此，在下文中将仅描述与第一和第二实施例不同的配置。

如上所述，在第一实施例中，设置焊盘12a至12e的区域，栅极布线层120和孔提取层130具有双层布线电极结构。在第二实施例中，设置焊盘12a至12e的区域具有双层布线电极结构。具有双层布线电极结构的区域的面积优选为有源区Rb的30％或更小。具体地，半导体芯片10在高温下的翘曲随着双层布线电极结构面积的增加而增加。此外，有源区Rb的面积被视为产生热量的区域的面积。有源区Rb的面积与具有双层布线电极结构的区域面积之间存在相关性。当具有双层布线电极结构的区域面积与有源区Rb的面积之比为30％或更小时，半导体芯片10的翘曲增加被抑制在更优选的范围内。

因此，通过设置各个部分的布局使具有双层布线电极结构的区域面积与有源区Rb的面积之比为30％或更小，可以进一步抑制半导体芯片10翘曲的增加。

(第四实施例)

下面描述第四实施例。本实施例定义了半导体芯片10中的焊盘布局与第一至第三实施例不同，而其它配置与第一至第三实施例的配置相似。因此，下面将仅描述与第一至第三实施例不同的配置。

在本实施例中，如图11所示，构成源极焊盘11的内部区Ra和半导体芯片10中形成的焊盘12a至12e的布局相对于直线L是线对称的。直线L是在半导体芯片10的中心线中穿过构成矩形源极焊盘11的内部区Ra的中心的中心线。源极焊盘11本身相对于直线L是线对称的。同样，焊盘12a至12e相对于直线L呈线对称设置。

利用这样的配置，半导体芯片10的翘曲可以相对于作为中心的直线L保持均匀。因此，更容易预测翘曲，并且更容易考虑翘曲来设计半导体芯片10。

(第五实施例)

下面描述第五实施例。本实施例限定了半导体芯片10中焊盘的数量与第一至第四实施例不同。其它配置与第一至第四实施例的配置相似。因此，下文将仅描述与第一至第四实施例不同的配置。

在本实施例中，如图12所示，除了构成源极焊盘11的内部区Ra之外，半导体芯片10还包括栅极焊盘12c，但不包括其它焊盘12a、12b、12d和12e。也就是说，具有双层布线电极结构的焊盘数量仅为一个。

半导体芯片10的翘曲随着具有双层布线电极结构的区域面积的增加而增加。因此，优选减少具有双层布线电极结构的焊盘数量，优选为五个或更少。在第一至第四实施例中，具有双层布线电极结构的焊盘数量为五个。然而，具有双层布线电极结构的焊盘数量可以少于五个。因此，通过将焊盘的数量设置为小于5，例如设置为1(这是最小的数量，如本实施例中)，可以进一步抑制半导体芯片10翘曲的增加。

在本实施例中，栅极焊盘12c沿着矩形半导体芯片10一侧的中心部分布置，并且构成源极焊盘11的内部区Ra形成为如以凹形围绕栅极焊盘12c，该凹形限定了围绕栅极焊盘12c的开口(即，图12中的下侧)。另外，与第四实施例类似，源极焊盘11本身相对于直线L是线对称的，以及栅极焊盘12c相对于直线L是线对称的。然而，这样的布局是半导体芯片10在具有双层布线电极结构的焊盘数量为5个或更少时的布局示例。半导体芯片10可以具有任何其它布局，只要焊盘的数量满足条件即可。

(其它实施例)

虽然本公开已经根据上述实施例进行了描述，但本公开并不局限于上述实施例，而包括各种修改和等效的修改。此外，各种组合和方面，以及仅包括一个元件、多于一个元件或少于一个元件的其它组合和方面，也在本公开的精神和范围内。

例如，在上述每个实施例中，垂直MOSFET被用作在有源区Rb中提供的半导体元件的示例。然而，半导体元件可以由任何其它元件如垂直IGBT或二极管或不同类型的元件的组合来提供。

尽管已经给出了构成半导体器件10的半导体芯片的示例，但该半导体器件可以具有与图2A所示不同的另一结构。也就是说，除了在有源区Rb设置的如源电极113的表面电极之外，半导体芯片10还具有设置在焊盘设置区Re的焊盘12a至12e，其中焊盘12a至12e具有双层布线电极结构，而表面电极具有单层布线电极结构。

在上述每个实施例中，整个焊盘设置区Re与有源区Rb重叠。替代地，焊盘设置区Re可以与有源区Rb部分地重叠。

在上述每个实施例中，单层布线电极结构和双层布线电极结构表示AlSi等布线电极材料的层数。这里所指的布线电极材料的层数不包括金属层，如不是由布线电极材料制成的屏障金属层。

Claims (10)

1.一种由半导体芯片提供的半导体器件，所述半导体器件包括：

具有半导体元件和表面电极的有源区，所述表面电极由布线电极材料提供并且在与所述半导体芯片的表面相邻的一侧上连接到所述半导体元件；和

焊盘设置区，其具有由所述布线电极材料提供的焊盘，其中

所述焊盘设置区布置成在垂直于所述半导体芯片的所述表面的方向上与所述有源区重叠，

在所述焊盘设置区与所述有源区重叠的部分中，所述焊盘通过隔离绝缘膜布置在所述表面电极上，使得所述布线电极材料为两层，以提供双层布线电极结构，以及

在所述有源区的不与所述焊盘设置区重叠的部分中，所述表面电极具有由单层布线电极材料组成的单层布线电极结构。

2.根据权利要求1所述的半导体器件，其中

所述焊盘连接到由所述布线电极材料提供并连接到所述半导体元件的布线层，以及

所述布线层具有由所述单层布线电极材料组成的所述单层布线电极结构。

3.根据权利要求1所述的半导体器件，其中

具有所述双层布线电极结构的所述部分的面积是所述有源区的面积的30％或更小。

4.根据权利要求1所述的半导体器件，其中

所述表面电极和所述焊盘中的每一个关于一直线线对称，所述直线是所述半导体芯片的穿过所述表面电极的中心的中心线。

5.根据权利要求1所述的半导体器件，其中所述焊盘的数量为五个或更少。

6.根据权利要求1所述的半导体器件，其中所述隔离绝缘膜为氧化硅膜。

7.根据权利要求1所述的半导体器件，其中所述隔离绝缘膜为氮化硅膜。

8.根据权利要求1所述的半导体器件，其中所述布线电极材料由AlSi制成。

9.根据权利要求1至8中任一项所述的半导体器件，其中

所述半导体芯片包括由碳化硅制成的半导体衬底，以及

所述半导体元件设置在所述半导体衬底中。

10.一种用于制造半导体器件的方法，所述半导体器件具有半导体芯片，所述半导体芯片包括半导体衬底和形成在所述半导体衬底上的半导体元件，所述方法包括：

在形成所述半导体元件的有源区内形成表面电极，所述表面电极连接到所述半导体元件，其中所述表面电极的所述形成包括(i)在所述半导体衬底上形成所述半导体元件；(ii)在所述半导体元件的所述形成之后，形成与所述半导体衬底的表面相邻的层间绝缘膜；(iii)在所述层间绝缘膜中形成接触孔；(iv)通过第一层布线电极材料在包括所述接触孔的内部在内的所述层间绝缘膜上方形成下层布线电极：和(V)图案化所述下层布线电极，从而由所述下层布线电极形成所述表面电极；

在所述表面电极上形成隔离绝缘膜；

在与所述有源区重叠的焊盘设置区内形成焊盘，其中，所述焊盘的所述形成包括：(vi)通过第二层布线电极材料在所述隔离绝缘膜上形成上层布线电极；和(vii)图案化所述上层布线电极，由此在所述焊盘设置区中形成所述焊盘，其中

所述焊盘的所述形成还包括：(viii)在所述有源区的不与所述焊盘设置区重叠的部分中去除形成在所述表面电极上的所述上层布线电极，使得所述表面电极具有由所述下层布线电极组成的单层布线电极结构；(ix)在所述有源区的与所述焊盘设置区重叠的部分中留下形成在所述表面电极上的所述上层布线电极，使得所述焊盘布置在所述表面电极上，由此形成由所述下层布线电极和所述上层布线电极组成的双层布线电极结构。

Images