DE19811568A1 - Hochspannungs-Leistungshalbleitergerät - Google Patents

Hochspannungs-Leistungshalbleitergerät

Info

Publication number
DE19811568A1
DE19811568A1 DE19811568A DE19811568A DE19811568A1 DE 19811568 A1 DE19811568 A1 DE 19811568A1 DE 19811568 A DE19811568 A DE 19811568A DE 19811568 A DE19811568 A DE 19811568A DE 19811568 A1 DE19811568 A1 DE 19811568A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
type
base layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19811568A
Other languages
English (en)
Other versions
DE19811568B4 (de
Inventor
Masanori Tsukuda
Takashi Shinohe
Masakazu Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE19811568A1 publication Critical patent/DE19811568A1/de
Application granted granted Critical
Publication of DE19811568B4 publication Critical patent/DE19811568B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein Halbleitergerät, welches ein Hochspannungs-Leistungshalbleiterelement wie beispielsweise eine Diode oder einen IGBT aufweist.
Eines der Hochspannungs-Halbleiterelemente, die in Hochspannungs-Halbleitergeräten für die Leistungssteuerung oder Leistungsregelung eingesetzt werden, ist eine Hochspannungsdiode. Fig. 1 zeigt als Schnittansicht eine herkömmliche Hochspannungsdiode.
In Fig. 1 ist mit dem Bezugszeichen 81 eine erste Kathodenschicht des n-Typs (Halbleitersubstrat) bezeichnet, welche einen hohen Widerstand aufweist. Eine erste Anodenschicht 82 des p-Typs ist selektiv in der Vorderoberfläche der Kathodenschicht 81 des n-Typs ausgebildet. Eine zweite, stark dotierte Anodenschicht 83 des p-Typs ist selektiv in der Oberfläche der ersten Anodenschicht 82 des p-Typs vorgesehen.
Eine leicht dotierte Auftragsschicht 84 des p-Typs mit einem Feldrelaxationsaufbau (Übergangsbeendigungsaufbau) ist um die Anodenschicht des p-Typs herum in der Vorderoberfläche der Kathodenschicht 81 des n-Typs in Kontakt mit der Anodenschicht des p-Typs angeordnet. Eine stark dotierte Kanalstoppschicht 85 des n-Typs ist außerhalb der Auftragsschicht 84 des p-Typs in der Vorderoberfläche der Kathodenschicht 81 des n-Typs angeordnet, und ist von der Auftragsschicht 84 des p-Typs um eine vorbestimmte Entfernung beabstandet angeordnet.
Ein Film 86 mit hohem Widerstand ist in dem Bereich vorgesehen, der von einem Rand der zweiten Anodenschicht 83 des p-Typs zur ersten Anodenschicht 82 des p-Typs, zur Auftragsschicht 84 des p-Typs, zur Kathodenschicht 82 des n-Typs und zur Kanalstoppschicht 85 des n-Typs geht. Statt des Films 86 mit hohem Widerstand kann auch ein Isolierfilm vorgesehen werden.
Eine zweite Kathodenschicht 87 des n-Typs, die stärker dotiert ist als die Kathodenschicht 81 des n-Typs, ist auf der rückwärtigen Oberfläche der ersten Kathodenschicht 81 des n-Typs vorgesehen, die einen hohen Widerstand aufweist. Eine Kathodenelektrode 88 ist auf der Kathodenschicht 87 des n-Typs vorgesehen. Eine Anodenelektrode 89 ist auf der zweiten Anodenschicht 83 des p-Typs angeordnet, wogegen eine Elektrode 90 auf der Kanalstoppschicht 85 des n-Typs vorgesehen ist. Mit dem Bezugszeichen 91 ist ein Isolierfilm bezeichnet.
Bei einer herkömmlichen Hochspannungsdiode des voranstehend geschilderten Typs treten allerdings folgende Schwierigkeiten auf. Um die Spannungsfestigkeit zu erhöhen muß die Kathodenschicht 81 des n-Typs dick ausgebildet werden. Mit wachsender Dicke der Kathodenschicht 81 des n-Typs nehmen der Spannungsabfall in Vorwärtsrichtung und der Rückwärtserholungsverlust zu, was zu schlechten Eigenschaften führt. Schlimmstenfalls kann das Gerät zerstört werden.
Seit einigen Jahren nimmt das Bedürfnis zu, kleinere Geräte mit höherer Leistung für geschaltete Schaltungen zur Verfügung zu stellen, beispielsweise Inverterschaltungen (Wechselrichterschaltungen) und Zerhackerschaltungen.
Fig. 2 zeigt den grundlegenden Aufbau der Schaltung eines Inverters, der einen herkömmlichen IGBT (Bipolartransistor mit isoliertem Gate) verwendet. Da die Inverterschaltung als Verbraucher eine Induktivität aufweist, etwa bei der Motorsteuerung, muß in der Induktivität des Verbrauchers gespeicherte Energie nach dem selektiven Abschalten von Schaltelementen (im vorliegenden Fall: IGBTs) Tr1 bis Tr4 abgegeben werden. Für die Rückführung der elektrischen Energie sind Freilaufdioden (Umpolungsdioden) D1 bis D4 antiparallel zu den IGBTs geschaltet.
Bei diesem herkömmlichen Halbleitergerät muß ein Übergangsbeendigungsbereich größer oder gleich einer vorbestimmten Fläche innerhalb eines Halbleiterchips vorgesehen werden, um eine Spannungsfestigkeit zu erzielen, die größer oder gleich der Versorgungsspannung in jedem Paar aus IGBT und Freilaufdiode ist. Daher läßt sich die Chipfläche nur schwer verkleinern, so daß die Stromdichte nicht erhöht werden kann. Zur Herstellung eines Bauteils, welches das Halbleitergerät enthält (beispielsweise IGBT), ist ein getrenntes Element wie etwa eine Freilaufdiode extern an den IGBT angeschlossen. Daher werden ein IGBT-Chip und ein Freilaufdiodenchip auf einer einzelnen Platine angebracht, und werden Elektroden auf den betreffenden Chips sowie externe Elektroden über Leitungen verbunden. Bei einer derartigen Anordnung läßt sich infolge der Induktivität der Anschlußleitungen kein Hochgeschwindigkeitsbetrieb erzielen.
Auch bei dem IGBT besteht das Bedürfnis, daß dort nur kleine Verluste auftreten. Fig. 3 zeigt als Schnittansicht die Ausbildung eines IGBT der genannten Art. Bei dem IGBT ist eine Drainschicht 102 des p-Typs auf einer Oberfläche einer Basisschicht des n-Typs mit hohem Widerstand (Halbleitersubstrat) 101 vorgesehen. Eine Basisschicht 104 des p-Typs ist selektiv in der anderen Oberfläche der Basisschicht 101 des n-Typs angeordnet, und eine Sourceschicht 105 des n-Typs ist in der Basisschicht 104 des p-Typs angeordnet. Eine Gateelektrode 107 ist auf der Basisschicht 104 des p-Typs zwischen der Basisschicht 101 des n-Typs und der Sourceschicht 105 des n-Typs vorgesehen, wobei sich dazwischen ein Gateisolierfilm 106 befindet. Die Gateelektrode 107, der Gateisolierfilm 106, die Basisschicht 104 des p-Typs, die Basisschicht 101 des n-Typs, und die Sourceschicht 105 des n-Typs bilden einen Elektroneninjektions-MOSFET, der einen Kanalbereich CH1 aufweist. Eine Drainelektrode 108 ist auf der Drainschicht 102 des p-Typs vorgesehen, und eine Sourceelektrode 109 ist auf der Sourceschicht 105 des n-Typs und der Basisschicht 104 des p-Typs angeordnet.
Als nächstes wird der Betrieb des Halbleitergerätes geschildert. Wenn eine positive bzw. negative Spannung an die Drain- bzw. Sourceelektrode 108 bzw. 109 angelegt wird, kehrt sich dann, wenn eine positive Spannung in Bezug auf die Source an die Gateelektrode 107 angelegt wird, der Leitungstyp der Basisschicht 104 des p-Typs gegenüber der Gateelektrode 107 um, und wird zum n-Typ. Elektronen e werden von der Sourceschicht 105 des n-Typs in die Basisschicht 101 des n-Typs über die Schicht mit dem geänderten Leitungstyp injiziert, so daß die Drainschicht 102 des p-Typs erreichen. Gleichzeitig werden Löcher h von der Drainschicht 102 des p-Typs in die Basisschicht 101 des n-Typs injiziert. Auf diese Art und Weise werden sowohl die Elektronen e als auch die Löcher h in die Basisschicht 101 des n-Typs injiziert, so daß eine Leitfähigkeitsmodulation hervorgerufen wird, was eine Verringerung der Einschaltspannung gestattet.
Bei einem Abschaltvorgang wird eine negative Spannung in Bezug auf die Source an die Gateelektrode 107 angelegt. Die im Leitungstyp umgekehrte Schicht, die unmittelbar unterhalb der Gateelektrode 107 ausgebildet wurde, verschwindet dann, so daß keine weitere Injektion von Elektronen erfolgt. Einige der Löcher h in der Basisschicht 101 des n-Typs werden über die Basisschicht 104 des p-Typs an die Sourceelektrode 109 abgegeben, und die übrigen Löcher h rekombinieren mit Elektronen e und verschwinden. Dies führt dazu, daß das Halbleitergerät abgeschaltet wird.
Allerdings müssen bei dem herkömmlichen IGBT die Elektronen e und die Löcher h eine Potentialbarriere überwinden, die durch den p-n-Übergang zwischen der Basisschicht 101 des n-Typs und die Drainschicht 102 des p-Typs im leitenden Zustand hervorgerufen wird. Wie aus dem Strom-Spannungsdiagramm von Fig. 4 hervorgeht, nimmt daher der Einschaltwiderstand durch eine eingebaute Spannung von etwa 0,7 V proportional zum Spannungsabfall zu, der durch den p-n-Übergang hervorgerufen wird. Bei dem herkömmlichen IGBT kann daher der Einschaltwiderstand im leitenden Zustand nicht ausreichend verringert werden.
Ein erstes Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines Hochspannungs- Leistungshalbleitergerätes, bei welchem eine ausreichende Spannungsfestigkeit sichergestellt werden kann, ohne die Eigenschaften des Bauteils zu beeinträchtigen.
Ein zweites Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines Hochleistungs-Leistungshalbleitergerätes mit kleinen Abmessungen, welches einfacher aufgebaut ist als ein herkömmliches Gerät.
Ein drittes Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines Leistungshalbleitergerätes, bei welchem ein Strom nach dem Einschalten selbst bei 0 V fließt, und der Einschaltwiderstand über einen Bereich mit kleinem Strom bis zu einem Bereich mit hohem Strom niedrig ist.
Um die voranstehenden Ziele zu erreichen wird gemäß der vorliegenden Erfindung ein Leistungshalbleitergerät zur Verfügung gestellt, welches aufweist:
ein Halbleitersubstrat mit hohem Widerstand eines ersten Leitfähigkeitstyps, welches eine erste und eine zweite Hauptoberfläche aufweist, sowie eine Ausnehmung entweder in der ersten oder der zweiten Hauptoberfläche, und
ein Leistungshalbleiterelement mit einem Feldrelaxationsaufbau, welches zumindest teilweise in dem Bereich des Halbleitersubstrats vorgesehen ist, in welchem die Ausnehmung vorhanden ist.
Gemäß der ersten Zielrichtung der vorliegenden Erfindung kann das Leistungshalbleiterelement ein Hauptelement mit einem aktiven Bereich und dem Feldrelaxationsaufbau eines zweiten Leitfähigkeitstyps aufweisen, und ist die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats, an welchem das Hauptelement des Halbleiterelements vorgesehen ist, geringer als die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats unterhalb des Feldrelaxationsaufbaus.
Der Feldrelaxationsaufbau wird vorzugsweise in einem Bereich vorgesehen, der von einer Bodenoberfläche und einer Seitenwandoberfläche der in der ersten Hauptoberfläche vorgesehenen Ausnehmung zur ersten Hauptoberfläche reicht, welche die Ausnehmung umgibt, und ist vorzugsweise mit mehreren Stufen an einer Grenzfläche zwischen dem Feldrelaxationsaufbau und dem Halbleitersubstrat des ersten Leitfähigkeitstyps versehen.
Der Feldrelaxationsaufbau kann entweder eine Auftragsschicht oder einen Schutzring enthalten.
Das Halbleiterelement kann als Diode ausgebildet sein, und eine Anodenschicht des zweiten Leitfähigkeitstyps der Diode kann mehrere Stufen an einer Grenzfläche zwischen der Anodenschicht und dem Halbleitersubstrat des ersten Leitfähigkeitstyps aufweisen.
Das Halbleiterelement kann ein IGBT sein, und die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats unterhalb einer Basisschicht des zweiten Leitfähigkeitstyps des IGBT kann geringer sein als die Dicke des Abschnitts mit hohem Widerstand der Halbleitersubstrats unterhalb des Feldrelaxationsaufbaus, der an einem Abschlußende des IGBT vorgesehen ist.
Bei der vorliegenden Erfindung wird als Halbleitersubstrat mit hohem Widerstand des ersten Leitfähigkeitstyps ein derartiges Substrat vorgesehen, in dessen Oberfläche eine Ausnehmung ausgebildet ist. Ein Hochspannungshalbleiterelement ist in einem dünnen Bereich der Ausnehmung vorgesehen. Aus diesem Grund kann, selbst wenn das Halbleitersubstrat dick ist, das Hochspannungshalbleiterelement entsprechend der Tiefe der Ausnehmung dünn ausgebildet werden.
Selbst wenn das Halbleitergerät dick ausgebildet wird, um den Wirkungsgrad der Feldrelaxationsanordnung zu erhöhen, treten keine Beeinträchtigungen der Eigenschaften des Bauteils auf, etwa ein Abfall der Vorwärtsspannung, ein Rückwärtserholungsverlust, und dergleichen.
Selbst wenn aus Festigkeitsgründen das Halbleitersubstrat dick ausgebildet werden muß, wenn der Durchmesser des Halbleiterwafers zunimmt, kann das Hochspannungshalbleiterelement entsprechend der Tiefe der Ausnehmung dünn ausgebildet werden. Daher kann ein Hochspannungshalbleitergerät, bei welchem die Dicke des Halbleitersubstrats frei gewählt werden kann, und die erforderliche Spannungsfestigkeit sichergestellt werden kann, ohne daß sich die Eigenschaften des Elements verschlechtern, realisiert werden.
Gemäß der vorliegenden Erfindung nimmt infolge der Verwendung der Feldrelaxationsanordnung, die mehrere Stufen an der Grenzfläche zwischen der Anordnung und dem Halbleitersubstrat aufweist, die Anzahl an Feldkonzentrationsabschnitten zu, und steigt die Spannungsfestigkeit an, die durch Integration des elektrischen Feldes erhalten wird, verglichen mit einer herkömmlichen Feldrelaxationsanordnung ohne irgendeine Stufe. Daher läßt sich ein Hochspannungshalbleitergerät erzielen, welches eine höhere Spannungsfestigkeit aufweist als die herkömmliche Feldrelaxationsanordnung.
Bei der vorliegenden Erfindung kann als das Halbleitersubstrat mit hohem Widerstand des ersten Leitfähigkeitstyps ein Substrat verwendet werden, welches Ausnehmungen in der ersten Hauptoberfläche (der vorderen Oberfläche) und der zweiten Hauptoberfläche (der rückseitigen Oberfläche) aufweist. In diesem Fall wird das Hochspannungshalbleiterelement an einem Abschnitt zwischen den Ausnehmungen in der vorderen und hinteren Oberfläche vorgesehen. Selbst wenn das Halbleitersubstrat dick ist, kann das Hochspannungshalbleiterelement dünn ausgebildet werden, entsprechend der Tiefe der Ausnehmung.
Bei der Herstellung einer Stufe auf der vorderen Oberfläche kann keine große Stufe ausgebildet werden, infolge der Einschränkungen bezüglich der Herstellung eines feinen Musters. Im Gegensatz hierzu gibt es bei der Ausbildung einer Stufe auf der rückwärtigen Oberfläche keine Einschränkungen bezüglich der Stufe, und kann die Dicke des Halbleitersubstrats innerhalb eines weiten Bereiches frei gewählt werden. Daher kann ein Hochspannungshalbleitergerät realisiert werden, bei welchem die Dicke des Halbleitersubstrats innerhalb eines weiten Bereiches frei gewählt werden kann, und die erforderliche Spannungsfestigkeit sichergestellt werden kann, ohne Beeinträchtigung der Eigenschaften des Elements.
Gemäß der zweiten Zielrichtung der vorliegenden Erfindung wird eine Freilaufdiode in einem Bereich vorgesehen, in welchem die Ausnehmung vorhanden ist, und wird ein IGBT in einem anderen Bereich als jenem vorgesehen, in welchem die Ausnehmung vorhanden ist.
Die Dicke des Halbleitersubstrats in dem Bereich, in welchem die Freilaufdiode vorgesehen ist, ist geringer als die Dicke des Halbleitersubstrats in jenem Bereich, in welchem der IGBT vorhanden ist.
Die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats, welcher einen Teil der Diode bildet, kann geringer sein als die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats, der einen Teil des IGBT bildet.
Das Leistungshalbleiterelement weist weiterhin eine erste Hauptelektrode und eine Unterelektrode auf, die auf der ersten Hauptoberfläche vorgesehen sind, sowie eine zweite Hauptelektrode, die auf der zweiten Hauptoberfläche vorgesehen ist,
wobei der IGBT, der in einem Bereich vorgesehen ist, in welchem die Ausnehmung nicht vorhanden ist, aufweist:
eine Basisschicht mit hohem Widerstand des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat vorgesehen ist,
eine Drainschicht mit einem zweiten Leitfähigkeitstyp, die in der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist,
eine Basisschicht des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist,
eine Sourceschicht des ersten Leitfähigkeitstyps, die selektiv in der Basisschicht des zweiten Leitfähigkeitstyps vorgesehen ist, und
eine Gateelektrode, die über einen Gateisolierfilm auf der Basisschicht des zweiten Leitfähigkeitstyps zwischen der Basisschicht des ersten Leitfähigkeitstyps und der Sourceschicht des ersten Leitfähigkeitstyps vorgesehen ist,
wobei die Freilaufdiode, die in dem Bereich vorhanden ist, in welchem die Ausnehmung vorgesehen ist, aufweist:
eine Basisschicht mit hohem Widerstand des ersten Leitfähigkeitstyps, die in dem Halbleitersubstrat vorgesehen ist,
eine Kathodenschicht des ersten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche der Basisschicht des ersten Leitfähigkeitstyps vorgesehen ist, und
eine Anodenschicht des zweiten Leitfähigkeitstyps, die in der ersten Hauptoberfläche der Basisschicht des ersten Leitfähigkeitstyps vorgesehen ist,
wobei die erste Hauptelektrode so ausgebildet ist, daß sie in Kontakt mit der Basisschicht des zweiten Leitfähigkeitstyps und der Sourceschicht des ersten Leitfähigkeitstyps des IGBT steht, sowie mit der Anodenschicht des zweiten Leitfähigkeitstyps der Diode,
die zweite Hauptelektrode so ausgebildet ist, daß sie sowohl in Kontakt mit der Drainschicht des zweiten Leitfähigkeitstyps als auch mit der Kathode des ersten Leitfähigkeitstyps steht, und
die Unterelektrode an die Gateelektrode angeschlossen ist.
Die Gateelektrode kann über den Gateisolierfilm in einem Graben vergraben sein, der so ausgebildet ist, daß er in der ersten Hauptoberfläche des Halbleitersubstrat von einer Oberfläche der Sourceschicht des ersten Leitfähigkeitstyps bis zu einer mittleren Tiefe der Basisschicht des ersten Leitfähigkeitstyps geht, durch die Basisschicht des zweiten Leitfähigkeitstyps hindurch.
Das Leistungshalbleitergerät weist weiterhin vorteilhafterweise einen Isolierbereich auf, der zwischen der Freilaufdiode und dem IGBT vorgesehen ist.
Eine Seitenwandoberfläche der Ausnehmung kann verjüngt ausgebildet sein.
Die Anodenschicht des zweiten Leitfähigkeitstyps der Freilaufdiode kann, abgesehen von ihrer oberen Oberfläche, von einer Schicht des zweiten Leitfähigkeitstyps umgeben sein, deren Widerstand höher ist als jener der Anodenschicht.
Bei der voranstehend geschilderten Ausbildung weist das Leistungshalbleitergerät gemäß der vorliegenden Erfindung die Funktion einer antiparallelen Freilaufdiode auf, hat eine Schaltfunktion in Vorwärtsrichtung, und Leitungseigenschaften in Rückwärtsrichtung. Nach Erzeugung einer elektromotorischen Gegenkraft durch einen induktiven Verbraucher wird daher das Halbleitergerät in Rückwärtsrichtung eingeschaltet. Dann wird die Diode bei einer niedrigen Einschaltspannung leitend, da die Diode die Basisschicht mit hohem Widerstand aufweist, die dünner ist als der IGBT. Es ist keine externe antiparallele Freilaufdiode erforderlich, so daß die Stromdichte und die Geschwindigkeit zunehmen, so daß sich ein Halbleitergerät mit kleinen Abmessungen und hoher Leistung ergibt.
Gemäß der dritten Zielrichtung der vorliegenden Erfindung wird ein vertikaler MOSFET in einem Bereich vorgesehen, in welchem die Ausnehmung vorhanden ist, und ein IGBT in einem Bereich mit Ausnahme des Bereiches vorgesehen, in welchem die Ausnehmung vorhanden ist.
Die Dicke des Halbleitersubstrats in dem Bereich, in welchem der vertikale MOSFET vorgesehen ist, ist geringer als die Dicke des Halbleitersubstrats in dem Bereich, in welchem der IGBT vorgesehen ist.
Das Leistungshalbleiterelement weist weiterhin eine ersten Hauptelektrode und eine Unterelektrode auf, die auf der ersten Hauptoberfläche vorgesehen sind, sowie eine zweite, auf der zweiten Hauptoberfläche vorgesehene Hauptelektrode,
wobei der IGBT, der in dem Bereich mit Ausnahme der Ausnehmung vorgesehen ist, aufweist:
eine Basisschicht mit hohem Widerstand des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat vorgesehen ist,
eine Drainschicht mit einem zweiten Leitfähigkeitstyp, die in der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist,
eine erste Basisschicht des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist,
eine erste Sourceschicht des ersten Leitfähigkeitstyps, die selektiv in der ersten Basisschicht ausgebildet ist, und
eine erste Gateelektrode, die über einen Gateisolierfilm auf der ersten Basisschicht des zweiten Leitfähigkeitstyps zwischen der Basisschicht mit hohem Widerstand des ersten Leitfähigkeitstyps und der ersten Sourceschicht vorgesehen ist,
wobei der vertikale MOSFET, der in dem Bereich vorgesehen ist, in welchem die Ausnehmung vorhanden ist, aufweist:
eine Basisschicht mit hohem Widerstand des ersten Leitfähigkeitstyps, die in dem Halbleitersubstrat vorhanden ist;
eine Drainschicht des ersten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche des Halbleitersubstrat vorgesehen ist,
eine zweite Basisschicht des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrat vorgesehen ist,
eine zweite Sourceschicht des ersten Leitfähigkeitstyps, die selektiv in der zweiten Basisschicht vorgesehen ist, und
eine zweite Gateelektrode, die über einen Gateisolierfilm auf der zweiten Basisschicht des zweiten Leitfähigkeitstyps zwischen der Basisschicht mit hohem Widerstand und der zweiten Sourceschicht vorgesehen ist,
wobei die erste Hauptelektrode so ausgebildet ist, daß sie in Kontakt sowohl mit der ersten als auch der zweiten Basisschicht des Leitfähigkeitstyps als auch der ersten und zweiten Sourceschicht des ersten Leitfähigkeitstyps steht,
die zweite Hauptelektrode so ausgebildet ist, daß sie in Kontakt sowohl mit der Drainschicht des zweiten Leitfähigkeitstyps als auch der Drainschicht des ersten Leitfähigkeitstyps steht, und
die Unterelektrode an die erste und zweite Gateelektrode angeschlossen ist.
Die erste und die zweite Gateelektrode können über den Gateisolierfilm in Gräben vergraben sein, die so ausgebildet sind, daß sie in der ersten Hauptoberfläche des Halbleitersubstrats von einer Oberfläche der ersten und der zweiten Sourceschicht des ersten Leitfähigkeitstyps zu einer mittleren Tiefe der ersten und der zweiten Basisschicht des ersten Leitfähigkeitstyps gehen, durch die erste bzw. zweite Basisschicht des zweiten Leitfähigkeitstyps hindurch.
Weiterhin weist das Leistungshalbleitergerät vorzugsweise einen Isolierbereich auf, der zwischen dem MOSFET und dem IGBT vorgesehen ist.
Eine Seitenwand der Ausnehmung ist verjüngt ausgebildet.
Infolge der voranstehend geschilderten Ausbildung wird bei dem Leistungshalbleitergerät gemäß der vorliegenden Erfindung in dem Bereich mit kleinem Strom, infolge der Tatsache, daß der Pfad, welcher die zweite Hauptelektrode, die Sourceschicht des ersten Leitfähigkeitstyps, die invertierte Schicht (Kanal) unterhalb der Gateelektrode, die Basisschicht des ersten Leitfähigkeitstyps, die Drainschicht des ersten Leitfähigkeitstyps, und die erste Elektrode verbindet, hauptsächlich den Flußpfad von Majoritätsladungsträgern bildet, kein Spannungsabfall durch den p-n-Übergang hervorgerufen, und beginnt der Strom von 0 V an. In dem Bereich mit hohem Strom tritt eine Leitfähigkeitsmodulation auf, da Minoritätsladungsträger von der Drainschicht des zweiten Leitfähigkeitstyps in die Basisschicht des ersten Leitfähigkeitstyps injiziert werden. Daher kann der Einschaltwiderstand über dem Bereich mit kleinem Strom bis zum Bereich mit hohem Strom verringert werden.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Die beigefügten Zeichnungen, die zur vorliegenden Beschreibung gehören, zeigen momentan bevorzugten Ausführungsformen der Erfindung, und dienen zusammen mit der voranstehenden allgemeinen Beschreibung und der nachfolgenden detaillierten Beschreibung dazu, die Grundlagen der vorliegenden Erfindung zu erläutern. Es zeigt:
Fig. 1 eine Teilschnittansicht des Aufbaus des Hauptteils einer herkömmlichen Hochspannungsdiode;
Fig. 2 ein Schaltbild des Hauptteils eines Inverters (Wechselrichters), der einen herkömmlichen IGBT verwendet;
Fig. 3 eine Schnittansicht des Hauptteils eines herkömmlichen IGBT;
Fig. 4 eine Darstellung der Strom- Spannungseigenschaften des IGBT;
Fig. 5 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergeräts gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 6A eine Schnittansicht eines Hochspannungshalbleitergeräts, welches eine herkömmliche Auftragsschicht des p-Typs verwendet;
Fig. 6B ein Diagramm mit einer Darstellung des Profils der Feldstärke in Fig. 6A;
Fig. 7A eine Schnittansicht zur Erläuterung der Feldverteilung bei der ersten Ausführungsform;
Fig. 7B ein Diagramm mit einer Darstellung des Profils dem Feldstärke in Fig. 7A;
Fig. 8A eine Schnittansicht des Hochspannungshalbleitergerätes, wenn die Tiefe einer Ausnehmung bei der ersten Ausführungsform gering ist;
Fig. 8B ein Diagramm mit einer Darstellung des Profils der Feldstärke in Fig. 8A;
Fig. 9A eine Schnittansicht des Hochspannungshalbleitergeräts, wenn die Tiefe der Ausnehmung bei der ersten Ausführungsform mittelgroß ist;
Fig. 9B ein Diagramm mit einer Darstellung des Profils der Feldstärke in Fig. 9A;
Fig. 10A eine Schnittansicht des Hochspannungshalbleitergeräts, wenn die Tiefe der Ausnehmung bei der ersten Ausführungsform groß ist;
Fig. 10B ein Diagramm mit einer Darstellung des Profils der Feldstärke in Fig. 10A;
Fig. 11A bis 11E Schnittansichten, die nacheinander die Schritte eines Verfahrens zur Herstellung des Elementenaufbaus der Ausnehmung bei der ersten Ausführungsform zeigen;
Fig. 12 eine Schnittansicht mit einer Darstellung mit einer Abänderung des Hochspannungshalbleitergerätes gemäß der ersten Ausführungsform;
Fig. 13 eine Schnittansicht mit einer Darstellung einer weiteren Abänderung des Hochspannungshalbleitergerätes gemäß der ersten Ausführungsform;
Fig. 14 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 15 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der dritten Ausführungsform der vorliegenden Erfindung;
Fig. 16 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der vierten Ausführungsform der vorliegenden Erfindung;
Fig. 17 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der fünften Ausführungsform der vorliegenden Erfindung;
Fig. 18 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der sechsten Ausführungsform der vorliegenden Erfindung;
Fig. 19A bis 19E Schnittansichten des Halbleitergerätes, in welchem aufeinander folgende Schritte bei der Herstellung des Elementenaufbaus der Ausnehmung gemäß der vorliegenden Erfindung dargestellt sind;
Fig. 20 eine Schnittansicht mit einer Darstellung einer Abänderung des Hochspannungshalbleitergerätes in Fig. 18;
Fig. 21 eine Schnittansicht eines Hochspannungshalbleitergerätes gemäß der siebten Ausführungsform der vorliegenden Erfindung;
Fig. 22 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der achten Ausführungsform der vorliegenden Erfindung;
Fig. 23 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der neunten Ausführungsform der vorliegenden Erfindung;
Fig. 24 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der zehnten Ausführungsform der vorliegenden Erfindung;
Fig. 25 eine Schnittansicht einer Abänderung des Hochspannungshalbleitergerätes in Fig. 24;
Fig. 26 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der elften Ausführungsform der vorliegenden Erfindung;
Fig. 27A bis 27D Schnittansichten, in denen hintereinander die Schritte eines Verfahrens zur Herstellung des grundlegenden Aufbaus des Hochspannungshalbleitergerätes von Fig. 26 gezeigt sind;
Fig. 28A bis 28E Schnittansichten, in denen nacheinander die Schritte eines anderen Verfahrens zur Herstellung des grundlegenden Aufbaus des Hochspannungshalbleitergerätes von Fig. 26 dargestellt sind;
Fig. 29A bis 29D Schnittansichten, in denen hintereinander die Schritte eines weiteren Verfahrens zur Herstellung des grundlegenden Aufbaus des Hochspannungshalbleitergerätes von Fig. 26 dargestellt sind;
Fig. 30A bis 30E Schnittansichten, in denen hintereinander die Schritte eines weiteren Verfahrens zur Herstellung des grundlegenden Aufbaus des Hochspannungshalbleitergerätes in Fig. 26 dargestellt sind;
Fig. 31 eine Schnittansicht, in welcher der Hauptteil eines Hochspannungshalbleitergerätes gemäß der zwölften Ausführungsform der vorliegenden Erfindung dargestellt ist;
Fig. 32A bis 32E Schnittansichten, in denen hintereinander die Schritte eines Verfahrens zur Herstellung des Elementenaufbaus einer Ausnehmung in Fig. 31 dargestellt sind;
Fig. 33 eine Schnittansicht mit einer Darstellung einer Modifikation des Hochspannungshalbleitergerätes in Fig. 31;
Fig. 34 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der dreizehnten Ausführungsform der vorliegenden Erfindung;
Fig. 35 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der vierzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 36 eine Schnittansicht einer Abänderung des Hochspannungshalbleitergerätes in Fig. 33;
Fig. 37 eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 38 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der sechzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 39A ein Diagramm mit einer Darstellung des Profils der Feldstärke an einem IGBT-Abschnitt in Fig. 38;
Fig. 39B ein Diagramm mit einer Darstellung des Profils der Feldstärke an einem Diodenabschnitt in Fig. 38;
Fig. 40 ein Diagramm mit einer Darstellung der Vergleichsergebnisse für die Beziehung zwischen der Dicke einer Basisschicht des n-Typs und der Vorwärtssperrspannung bei einem Element mit Durchgreifspannung (Diode oder dergleichen) und einem Element ohne Durchgreifspannung (IGBT oder dergleichen);
Fig. 41A bis 41E Schnittansichten, in denen hintereinander die Schritte eines Verfahrens zur Herstellung des grundlegenden Aufbaus des Leistungshalbleitergerätes in Fig. 38 dargestellt sind;
Fig. 42A bis 42C Schnittansichten, in denen hintereinander die Schritte eines anderen Herstellungsverfahrens dargestellt sind, entsprechend Fig. 41C bis 41E;
Fig. 43A bis 43C Ansichten von Beispielen für die ebene Forum des Leistungshalbleitergerätes in Fig. 38, wobei Fig. 38 einem Schnitt entlang der Linie A-A in jeder der Fig. 43A bis 43C entspricht;
Fig. 44 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 45 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 46 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung;
Fig. 47 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der zwanzigsten Ausführungsform der vorliegenden Erfindung;
Fig. 48 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der einundzwanzigsten Ausführungsform der vorliegenden Erfindung;
Fig. 49 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung;
Fig. 50 eine Diagramm zur Erläuterung der Strom- Spannungseigenschaften des Leistungshalbleitergerätes in Fig. 49;
Fig. 51A bis 51E Schnittansichten, in denen hintereinander die Schritte eines Verfahrens zur Herstellung des grundlegenden Aufbaus des Leistungshalbleitergerätes gemäß Fig. 49 dargestellt sind,
Fig. 52A bis 52C Schnittansichten, in denen hintereinander die Schritte eines weiteren Herstellungsverfahrens entsprechend den Fig. 51C bis 51E dargestellt sind;
Fig. 53 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der dreiundzwanzigsten Ausführungsform der vorliegenden Erfindung;
Fig. 54 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der vierundzwanzigsten Ausführungsform der vorliegenden Erfindung;
Fig. 55 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung; und
Fig. 56 eine Schnittansicht des Hauptteils eines Leistungshalbleitergerätes gemäß der sechsundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die verschiedenen Darstellungen der beigefügten Zeichnungen beschrieben. Zuerst werden Ausführungsformen (die erste bis fünfzehnte Ausführungsform) gemäß der ersten Zielrichtung der Erfindung erläutert. Bei diesen Ausführungsformen ist der erste Leitfähigkeitstyp der n-Typ, kann jedoch statt dessen auch der p-Typ sein. Gleiche Bezugszeichen bezeichnen gleiche oder entsprechende Teile bei den jeweiligen Ausführungsformen, und insoweit erfolgt nicht unbedingt eine erneute Beschreibung.
(Erste Ausführungsform)
Fig. 5 ist eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der ersten Ausführungsform der vorliegenden Erfindung. Bei der ersten Ausführungsform wird eine Hochspannungsdiode als Hochspannungshalbleiterelement verwendet.
In Fig. 5 bezeichnet das Bezugszeichen 1 eine erste Kathodenschicht des n-Typs (Halbleitersubstrat), die einen hohen Widerstand aufweist. Eine Ausnehmung ist in der vorderen Oberfläche der Kathodenschicht 1 des n-Typs vorgesehen. Eine erste Anodenschicht 2 des p-Typs ist selektiv in der Bodenoberfläche der Ausnehmung vorgesehen. Eine zweite, stark dotierte Anodenschicht 3 des p-Typs ist selektiv in der Oberfläche der ersten Anodenschicht des p-Typs vorgesehen.
Eine leicht dotierte Auftragsschicht 4 des p-Typs mit einem Feldrelaxationsaufbau (Übergangsbeendigungsaufbau) ist um die erste Anodenschicht 2 des p-Typs herum in der vorderen Oberfläche der Kathodenschicht des n-Typs in Kontakt mit der ersten Anodenschicht 2 des p-Typs angeordnet. In diesem Fall wird die Auftragsschicht 4 des p-Typs so ausgebildet, daß sie von der Boden- und Seitenoberfläche der Ausnehmung der Kathodenschicht 1 des n-Typs bis zur Substratoberfläche außerhalb der Ausnehmung geht.
Eine stark dotierte Kanalstoppschicht 5 des n-Typs mit einem Übergangsbeendigungsaufbau ist außerhalb der Auftragsschicht 4 des p-Typs in der vorderen Oberfläche der Kathodenschicht 1 des n-Typs so vorgesehen, daß sie um eine vorbestimmte Entfernung von der Auftragsschicht 4 des p-Typs beabstandet angeordnet ist.
Ein Film 6 mit hohem Widerstand, zum Beispiel ein SIPOS-Film (ein Film aus halbisolierendem, polykristallinem Silizium) ist in dem Bereich vorgesehen, der von einem Rand der zweiten Anodenschicht 3 des p-Typs zur ersten Anodenschicht 2 des p-Typs, zur Auftragsschicht 4 des p-Typs, zur Kathodenschicht 1 des n-Typs und zur Kanalstoppschicht 5 des n-Typs hingeht. Statt des Films 6 mit hohem Widerstand kann auch ein Isolierfilm vorgesehen werden.
Eine zweite Kathodenschicht 7 des n-Typs, die stärker dotiert ist als die Kathodenschicht 1 des n-Typs, ist auf der rückwärtigen Oberfläche der ersten Kathodenschicht 1 des n-Typs vorgesehen. Eine Kathodenelektrode 8 ist auf der Kathodenschicht 7 des n-Typs angeordnet. Eine Anodenelektrode 9 ist auf der zweiten Anodenschicht 3 des p-Typs vorgesehen, wogegen eine Elektrode 10 auf der Kanalstoppschicht 5 des n-Typs angeordnet ist. Die Elektrode 10 ist eine Hilfselektrode, die zum Stabilisieren der Spannungsfestigkeit erforderlich ist, und kann als Kathodenelektrode dienen, so daß eine laterale Diodenanordnung zwischen der Elektrode 10 und der Anodenelektrode 9 ausgebildet wird. Mit dem Bezugszeichen 11 ist ein Isolierfilm bezeichnet.
Bei der ersten Ausführungsform ist die Ausnehmung in der vorderen Oberfläche der Kathodenschicht 1 des n-Typs vorgesehen, und ist eine Diode in einem dünnen Bereich der Ausnehmung vorgesehen. Bei der ersten Ausführungsform ist selbst dann, wenn die Kathodenschicht 1 des n-Typs (Halbleitersubstrat) dick ist, der als Diode arbeitende Abschnitt dünn ausgebildet, entsprechend der Tiefe der Ausnehmung. Daher führt eine Erhöhung der Dicke der Kathodenschicht 1 des n-Typs nicht zu einer Beeinträchtigung der Bauteileigenschaften, beispielsweise zu einem Spannungsabfall in Vorwärtsrichtung und Rückwärtserholungsverlusten.
Bei der ersten Ausführungsform können die voranstehenden Eigenschaften aus den nachstehend geschilderten Gründen erhalten werden.
Das Bauteil gemäß der ersten Ausführungsform wird mit einem Bauteil mit herkömmlichen Aufbau verglichen. Bei dem herkömmlichen Bauteil ist keine Stufe in dem Bereich vorgesehen, in welchem die Auftragsschicht 4 des p-Typs vorgesehen ist, wie aus Fig. 6A hervorgeht, und konzentriert sich das elektrische Feld an drei Abschnitten A, B und C in Fig. 6A. Fig. 6B zeigt die Feldstärke an diesen Abschnitten. Bei dem herkömmlichen Bauteil muß das Substrat dick ausgebildet werden, um die Spannungsfestigkeit zu erhöhen, was zu hohen Bereitschaftszustands- Einschaltverlusten und großen Ausschaltverlusten führt.
Im Gegensatz hierzu ist bei der ersten Ausführungsform die Stufe in dem Bereich vorgesehen, in welchem die Auftragsschicht 4 des p-Typs angeordnet ist, und konzentriert sich das elektrische Feld an vier Abschnitten A, B, C und D, wie in den Fig. 7A und 7B gezeigt ist. Bei der ersten Ausführungsform ist daher die Anzahl an Abschnitten, in denen sich das Feld konzentriert, infolge der Stufe um Eins erhöht.
Die Spannungsfestigkeit, die durch Integration des elektrischen Feldes erhalten wird, wird daher bei der ersten Ausführungsform größer als im herkömmlichen Fall, so daß ein Halbleiterelement mit höherer Spannungsfestigkeit selbst dann realisiert werden kann, wenn sein Halbleitersubstrat dieselbe Dicke aufweist wie das herkömmliche Substrat.
Eine Verschlechterung der Eigenschaften des Bauteils, beispielsweise der Spannungsabfall in Vorwartsrichtung und die Rückwärtserholungsverluste, kann allein dadurch verhindert werden, daß das Bauteil in dem dünnen Bereich der Ausnehmung ohne irgendeine Auftragsschicht 4 des p-Typs ausgebildet wird. Wenn zwei oder drei Stufen in dem Bereich vorgesehen werden, in welchem die Auftragsschicht 4 des p-Typs vorgesehen ist, läßt sich ein Halbleiterelement realisieren, welches erheblich höhere Spannungen verträgt.
Als nächstes wird die Beziehung zwischen der Tiefe der Ausnehmung und der Feldverteilung erläutert.
Die Fig. 8A und 8B zeigen die Feldverteilung für eine geringe Tiefe der Ausnehmung. Bei dieser Tiefe tritt ein Durchbruch oder ein Zusammenbruch in der Auftragsschicht 4 des p-Typs auf, da das elektrische Feld im Hauptbauteilbereich (dem Bereich zwischen A und A') des Halbleiterelements kleiner ist als jenes in der Auftragsschicht 4 des p-Typs, und der Hauptbauteilbereich eine gewisse Toleranz aufweist. Daher nimmt die Spannungsfestigkeit nicht ab, selbst wenn die Ausnehmung bis zu einem tieferen Bereich hin ausgebildet wird, um die Einschaltverluste und die Ausschaltverluste zu verringern.
Die Fig. 9A und 9B zeigen die Feldverteilung für eine mittlere Tiefe der Ausnehmung. In dieser Tiefe tritt ein Durchbruch gleichzeitig in dem Bauteil und der Auftragsschicht 4 des p-Typs auf, da das elektrische Feld in dem Hauptbauteil gleich groß ist wie jenes in der Auftragsschicht 4 des p-Typs.
Die Fig. 10A und 10B zeigen die Feldverteilung für eine große Tiefe der Ausnehmung. In dieser Tiefe tritt der Durchbruch in dem Hauptbauteil auf, da das elektrische Feld in dem Hauptbauteil größer ist als jenes in der Auftragsschicht 4 des p-Typs. Die gesamte Spannungsfestigkeit wird daher nur durch die Spannungsfestigkeit des Hauptbauteils bestimmt (sogenannte Hauptbauteilauslegung), unabhängig von der Feldrelaxationsanordnung der Auftragsschicht 4 des p-Typs und dergleichen. In diesem Fall ist der Absolutwert für die Spannungsfestigkeit niedriger als jener in Fig. 9A. Gleichzeitig werden jedoch der Spannungsabfall in Vorwärtsrichtung und die Rückwärtserholungsverluste verringert, so daß man ein hervorragendes Halbleitergerät mit niedrigen Leistungsverlusten erhält. Da der Durchbruch am Punkt A entfernt von der Halbleiteroberfläche auftritt, läßt sich ein Halbleiterbauteil erzielen, welches widerstandsfähig in Bezug auf Einflüsse der Oberfläche ist, und eine stabile Spannungsfestigkeit aufweist.
Das Hochspannungsbauteil ist vorzugsweise so aufgebaut, wie dies in den Fig. 9A und 10A dargestellt ist. Gemäß der vorliegenden Erfindung können, wenn das Substrat am Stromdurchgangsabschnitt dünn ausgebildet wird, und das Substrat in dem Feldrelaxationsaufbau (Auftragsschicht und dergleichen) dick ausgebildet wird, die Bereitschaftszustandseinschaltverluste und die Einschaltverluste verringert werden, und läßt sich eine Spannungsfestigkeit erzielen, die gleich jener eines ebenen Übergangs ist.
Die Fig. 11A bis 11E zeigen ein Verfahren zur Herstellung eines Bauteilaufbaus an der Ausnehmung.
Zuerst wird die Basisschicht 1 des n-Typs (Halbleitersubstrat) hergestellt, wie in Fig. 11A gezeigt ist, und wird eine Ausnehmung in der vorderen Oberfläche der Basisschicht 1 des n-Typs ausgebildet, gemäß Fig. 11b.
Wie aus Fig. 11C hervorgeht, werden Verunreinigungsionen Ip⁻ des p-Typs selektiv in die Ausnehmung und die Vorderoberfläche der Basisschicht 1 des n-Typs um die Ausnehmung herum unter Verwendung einer Maske (nicht gezeigt) implantiert.
Wie in Fig. 11D dargestellt werden Verunreinigungsionen Ip des p-Typs selektiv in die Vorderoberfläche der Basisschicht 1 des n-Typs am Boden der Ausnehmung unter Verwendung einer (nicht dargestellten) Maske implantiert. Hierbei ist die Dosis der Verunreinigungsionen Ip des p-Typs höher als jene der Verunreinigungsionen Ip⁻ des p-Typs.
Schließlich erfolgt, wie in Fig. 11E gezeigt, eine Wärmebehandlung, um die Anodenschicht 2 des p-Typs und die Auftragsschicht 4 des p-Typs fertigzustellen.
Die Fig. 11A bis 11E zeigen die Anodenschicht 3 des p-Typs nicht. Bei der Herstellung der Anodenschicht 3 des p-Typs werden Verunreinigungsionen des p-Typs mit höherer Verunreinigungskonzentration selektiv in die Vorderoberfläche des Implantierungsbereiches der Verunreinigungsionen Ip des p-Typs implantiert, beispielsweise nach dem Schritt in Fig. 11D.
Die Fig. 12 und 13 zeigen Änderungen der ersten Ausführungsform. Bei dem Bauteil von Fig. 12 ist die Ausnehmung mit zwei Stufen versehen. Bei dem Bauteil gemäß Fig. 13 weist die Ausnehmung drei Stufen auf. Die Erhöhung der Anzahl an Stufen kann den Krümmungsradius des gebogenen Abschnitts in der Feldrelaxationsanordnung vergrößern, um so die Spannungsfestigkeit zu erhöhen. Mit einem derartigen Aufbau kann ein Bauteil mit geringer Substratdicke einfach hergestellt werden. Die Anzahl der Stufen der Ausnehmung kann auch vier oder mehr betragen.
(Zweite Ausführungsform)
Fig. 14 ist eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergerätes gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß eine Ausnehmung nur in einem Bereich innerhalb eines Halbleiterbauteils ausgebildet wird, in welchem eine Auftragsschicht 4 des p-Typs hergestellt werden soll. Die Auftragsschicht 4 des p-Typs wird von der Boden- und Seitenoberfläche der Ausnehmung in einer Kathodenschicht 1 des n-Typs aus bis zur vorderen Oberfläche der Kathodenschicht 1 des n-Typs außerhalb der Ausnehmung ausgebildet. Dies führt dazu, daß zwei Stufen an der Grenzfläche zwischen der Auftragsschicht 4 des p-Typs und der Kathodenschicht 1 des n-Typs hergestellt werden. Bei der zweiten Ausführungsform nimmt daher der Krümmungsradius des gebogenen Abschnitts in der Feldrelaxationsanordnung zu, um so die Spannungsfestigkeit zu erhöhen, die durch Integration des elektrischen Feldes erhalten wird.
(Dritte Ausführungsform)
Fig. 15 zeigt in einer Schnittansicht das Hauptteil eines Hochspannungshalbleitergerätes gemäß der dritten Ausführungsform der vorliegenden Erfindung.
Die dritte Ausführungsform unterscheidet sich von der zweiten Ausführungsform in der Hinsicht, daß der äußere Abschnitt einer Auftragsschicht 4 des p-Typs so ausgebildet wird, daß er nicht in Querrichtung (lateral) vom Boden einer Ausnehmung aus vorspringt. Auch in diesem Fall nimmt die Spannungsfestigkeit zu, die durch Integration des elektrischen Feldes erhalten wird, so daß die gleichen Auswirkungen wie bei der zweiten Ausführungsform erzielt werden.
(Vierte Ausführungsform)
Fig. 16 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der vierten Ausführungsform der vorliegenden Erfindung.
Die vierte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß eine stark dotierte Schutzringschicht 12 des p-Typs die Auftragsschicht 4 des p-Typs als Feldrelaxationsanordnung ersetzt (Übergangsbeendigungsanordnung). Die Schutzringschicht 12 des p-Typs kann in dem Bereich mit Ausnahme der Ausnehmung vorgesehen sein.
Auch bei der vierten Ausführungsform kann ein Bauteil entsprechend der Tiefe der Ausnehmung dünn ausgebildet werden, selbst bei einer dicken Kathodenschicht 1 des n-Typs (Halbleitersubstrat). Selbst wenn die Schutzringschicht 12 des p-Typs ausgebildet wird, und die Kathodenschicht 1 des n-Typs dick ausgebildet wird, um die erforderliche Spannungsfestigkeit sicherzustellen, tritt keine Beeinträchtigung der Bauteileigenschaften auf, beispielsweise ein Spannungsabfall in Vorwärtsrichtung und die Rückwärtserholungsverluste.
(Fünfte Ausführungsform)
Fig. 17 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der fünften Ausführungsform der vorliegenden Erfindung.
Die fünfte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß eine zweite, stark dotierte Auftragsschicht 13 des p-Typs selektiv in der Oberfläche einer Auftragsschicht 4 des p-Typs so ausgebildet wird, daß sie in Kontakt mit der Stufe einer Ausnehmung steht. Die Auftragsschicht 13 des p-Typs deckt einen instabilen Abschnitt der Oberfläche der Substratstufe ab, um ihn zu stabilisieren.
Bei der fünften Ausführungsform können dieselben Auswirkungen wie bei der ersten Ausführungsform erzielt werden, und darüber hinaus sind die Auswirkungen bei der fünften Ausführungsform stabiler, infolge des Vorhandenseins der Auftragsschicht 13 des p-Typs.
(Sechste Ausführungsform)
Fig. 18 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der sechsten Ausführungsform der vorliegenden Erfindung.
Die sechste Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß die Stufe einer Ausnehmung nicht im Ausbildungsbereich einer Auftragsschicht 4 des p-Typs vorhanden ist, sondern nur in einem Hauptbauteilbereich. Daher werden Stufen in den Anodenschichten 2 und 3 des p-Typs ausgebildet.
Auch bei der sechsten Ausführungsform kann das Hauptbauteil entsprechend der Tiefe der Ausnehmung dünn ausgebildet werden, selbst bei einer dicken Kathodenschicht 1 des n-Typs (Halbleitersubstrat). Selbst wenn die Auftragsschicht 4 des p-Typs ausgebildet wird, und die Kathodenschicht 1 des n-Typs dick ausgebildet wird, um die erforderliche Spannungsfestigkeit sicherzustellen, treten keine Beeinträchtigungen der Eigenschaften des Bauteils auf, etwa ein Spannungsabfall in Vorwärtsrichtung und Rückwärtserholungsverluste.
Die Fig. 19A bis 19E zeigen ein Verfahren zur Herstellung einer Bauteilanordnung an der Ausnehmung.
Zunächst wird die Basisschicht 1 des n-Typs (Halbleitersubstrat) hergestellt, wie in Fig. 19A gezeigt ist, und wird eine Ausnehmung in der Vorderoberfläche der Basisschicht 1 des n-Typs hergestellt, wie in Fig. 19B gezeigt ist.
Wie aus Fig. 19C hervorgeht, werden Verunreinigungsionen Ip⁻ des p-Typs selektiv in der Ausnehmung und der Vorderoberfläche der Basisschicht 1 des n-Typs um die Ausnehmung herum unter Verwendung einer (nicht dargestellten) Maske implantiert.
Wie in Fig. 19D gezeigt ist, werden Verunreinigungsionen Ip des p-Typs selektiv in der Ausnehmung und der Vorderoberfläche der Basisschicht 1 des n-Typs um die Ausnehmung (also innerhalb des Implantierungsbereiches für die Verunreinigungsionen Ip⁻) herum unter Verwendung (nicht dargestellten) Maske implantiert. Hierbei ist die Dosis für die Verunreinigungsionen Ip des p-Typs höher als jene für die Verunreinigungsionen Ip⁻ des p-Typs.
Schließlich wird, wie in Fig. 19E gezeigt, eine Wärmebehandlung durchgeführt, um die Anodenschicht 2 des p-Typs und die Auftragsschicht 4 des p-Typs fertigzustellen.
Bei der sechsten Ausführungsform wurde keine Anodenschicht 3 des p-Typs beschrieben. Bei der Herstellung der Anodenschicht 3 des p-Typs werden Verunreinigungsionen des p-Typs mit höherer Verunreinigungskonzentration selektiv in der Ausnehmung und der Vorderoberfläche des Abschnitts um die Ausnehmung herum implantiert (also innerhalb des Implantierungsbereiches für die Verunreinigungsionen Ip des p-Typs), beispielsweise nach dem Schritt in Fig. 19D.
Fig. 20 zeigt eine Abänderung der sechsten Ausführungsform. Bei dem Bauteil von Fig. 20 sind zwei Ausnehmungen, die jeweils eine Stufe aufweisen, in einem Bauteilbereich vorgesehen. Diese Anordnung ist dann wirksam, wenn die Abmessungen für den Ausnehmungsherstellungsbereich begrenzt sind, infolge verfahrensbedingter Einschränkungen, beispielsweise der Waferfestigkeit und der Steuerung der Herstellung in einem Ätzvorgang. Die Anzahl der Ausnehmungen kann auch drei oder mehr betragen.
(Siebte Ausführungsform)
Fig. 21 ist eine Schnittansicht eines Hochspannungshalbleitergeräts gemäß der siebten Ausführungsform der vorliegenden Erfindung. Die siebte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß eine zweite Ausnehmung am Boden-einer (ersten) Ausnehmung vorgesehen ist, und daß Anodenschichten 2 und 3 des p-Typs am Boden der ersten Ausnehmung einschließlich der zweiten Ausnehmung vorgesehen sind. Mit der siebten Ausführungsform können dieselben Auswirkungen wie bei der ersten Ausführungsform erzielt werden.
(Achte Ausführungsform)
Fig. 22 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der achten Ausführungsform der vorliegenden Erfindung. Bei der achten Ausführungsform wird ein IGBT als Hochspannungs- Halbleiterelement eingesetzt.
In Fig. 22 bezeichnet das Bezugszeichen 21 eine Basisschicht des n-Typs mit hohem Widerstand. Ausnehmungen sind in der Vorderoberfläche der Basisschicht 21 des n-Typs vorgesehen, und eine erste Basisschicht 22 des p-Typs wird selektiv auf der Bodenoberfläche jeder Ausnehmung ausgebildet. Eine zweite, stark dotierte Basisschicht 23 des p-Typs wird selektiv in dem Herstellungsbereich für die erste Basisschicht 22 des p-Typs bis zu einer Tiefe ausgebildet, die ausreichend groß ist, um durch die erste Basisschicht 22 des p-Typs hindurchzugehen.
Eine stark dotierte Sourceschicht 24 des n-Typs wird in den Oberflächen der Basisschichten 22 und 23 des p-Typs hergestellt. Eine Gateelektrode 26 wird über einen Gateisolierfilm 25 auf der Basisschicht 22 des p-Typs in dem Bereich angeordnet, der sandwichartig zwischen den Sourceschichten 24 des n-Typs und den Basisschichten 21 des n-Typs eingeschlossen ist.
Eine leicht dotierte Auftragsschicht 27 des p-Typs mit einer Feldrelaxationsanordnung (Übergangsbeendigungsanordnung) wird um die Basisschicht 23 des p-Typs herum in der Vorderoberfläche der Basisschicht 21 des n-Typs in Kontakt mit der Basisschicht 23 des p-Typs hergestellt. Hierbei wird die Auftragsschicht 27 des p-Typs so ausgebildet, daß sie sich von der Boden- und Seitenoberfläche der Ausnehmung in der Basisschicht 21 des n-Typs zur vorderen Oberfläche der Basisschicht 21 des n-Typs außerhalb der Ausnehmung erstreckt. Unter den Halbleitergeräten, die in den Ausnehmungen ausgebildet werden, liegt die Basisschicht 23 des p-Typs, die in Kontakt mit der Auftragsschicht 27 des p-Typs steht, im äußersten Abschnitt.
Eine stark dotierte Kanalstoppschicht 28 des n-Typs mit einem Übergangsbeendigungsaufbau wird in der Vorderoberfläche der Basisschicht 21 des n-Typs so ausgebildet, daß sie um eine vorbestimmte Entfernung von der Auftragsschicht 27 des p-Typs beabstandet angeordnet ist. Ein Film 29 mit hohem Widerstand, beispielsweise ein SIPOS-Film, wird in dem Bereich ausgebildet, der von einem Rand der zweiten Basisschicht 23 des p-Typs bis zur Auftragsschicht 27 des p-Typs, zur Basisschicht 21 des n-Typs, und zur Kanalstoppschicht 28 des n-Typs geht. Statt des Films 29 mit hohem Widerstand kann auch ein Isolierfilm hergestellt werden.
Ein zweiter Basisfilm 30 des n-Typs, der stärker dotiert ist als die erste Basisschicht 21 des n-Typs, wird auf der rückwärtigen Oberfläche der ersten Basisschicht 21 des n-Typs ausgebildet, die einen hohen Widerstand aufweist. Eine stark dotierte Drainschicht 31 des p-Typs wird auf der Oberfläche des Basisfilms 30 des n-Typs ausgebildet. Eine Drainelektrode 32 wird auf der Drainschicht 31 des p-Typs hergestellt, wogegen eine Sourceelektrode 33 auf der Sourceschicht 24 des n-Typs ausgebildet wird. Darüber hinaus steht die Sourceelektrode 33 in Kontakt mit der Basisschicht 23 des p-Typs. Eine Elektrode 34 ist auf der Kanalstoppschicht 28 des n-Typs vorgesehen. Das Bezugszeichen 35 bezeichnet einen Isolierfilm.
Bei der achten Ausführungsform ist die Ausnehmung in der Vorderoberfläche der Basisschicht 21 des n-Typs angeordnet, und ist ein IGBT in einem dünnen Bereich der Ausnehmung vorgesehen. Daher ist der IGBT entsprechend der Tiefe der Ausnehmung dünn, selbst bei einer dicken Basisschicht 21 des n-Typs (Halbleitersubstrat).
Selbst wenn die Auftragsschicht 27 des p-Typs ausgebildet wird, und die Basisschicht 21 des n-Typs dick ausgebildet wird, um eine ausreichende Spannungsfestigkeit sicherzustellen, tritt keine Beeinträchtigung der Eigenschaften der Bauteile auf, beispielsweise ein Spannungsabfall in Vorwärtsrichtung, oder der Abschalteigenschaften.
Ein weiterer Grund dafür, daß die voranstehenden Eigenschaften bei der achten Ausführungsform erhalten werden können, ist folgender. Da bei der achten Ausführungsform die Stufe in dem Bereich ausgebildet wird, in welchem die Auftragsschicht 27 des p-Typs ausgebildet wird, ist die Anzahl an Feldkonzentrationsabschnitten größer als bei dem herkömmlichen Bauteil. Daher nimmt die Spannungsfestigkeit zu, die durch Integration des elektrischen Feldes erhalten wird.
Die voranstehenden Auswirkungen lassen sich auch dann erzielen, wenn nur ein Bauteil in dem dünnen Bereich der Ausnehmung ausgebildet wird, oder wenn nur die Auftragsschicht 27 des p-Typs mit mehreren Stufen an der Grenzfläche zwischen der Auftragsschicht 27 des p-Typs und der Basisschicht 21 des n-Typs vorgesehen wird.
(Neunte Ausführungsform)
Fig. 23 ist eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergeräts gemäß der neunten Ausführungsform der vorliegenden Erfindung. Die neunte Ausführungsform unterscheidet sich von der achten Ausführungsform in der Hinsicht, daß die Stufe einer Ausnehmung nicht in dem Herstellungsbereich einer Auftragsschicht 27 des p-Typs vorhanden ist, sondern nur in einem Hauptbauteilbereich.
Auch bei der neunten Ausführungsform kann ein Hauptbauteil dünn ausgebildet werden, entsprechend der Tiefe der Ausnehmung, selbst bei einer dicken Basisschicht 21 des n-Typs (Halbleitersubstrat). Selbst wenn die Auftragsschicht 24 des p-Typs vorgesehen wird, und die Basisschicht 21 des n-Typs dick ausgebildet wird, um eine erforderliche Spannungsfestigkeit sicherzustellen, tritt keine Beeinträchtigung der Bauteileigenschaften auf, beispielsweise ein Spannungsabfall in Vorwärtsrichtung, und keine Beeinträchtigung der Abschalteigenschaften.
(Zehnte Ausführungsform)
Fig. 24 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der zehnten Ausführungsform der vorliegenden Erfindung. Die zehnte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, daß eine Ausnehmung in der rückwärtigen Oberfläche einer Kathodenschicht 1 des n-Typs (der Oberfläche entgegengesetzt zur Hauptoberfläche auf der Anodenseite) vorgesehen ist, und daß die Ausnehmung Anodenschichten 2 und 3 des p-Typs gegenüberliegt.
Bei der zehnten Ausführungsform kann ein Hauptbauteil entsprechend der Tiefe der Ausnehmung in der rückwärtigen Oberfläche dünn ausgebildet werden, selbst bei einer dicken Kathodenschicht 1 des n-Typs (Halbleitersubstrat). Selbst wenn eine Auftragsschicht 4 des p-Typs vorgesehen ist, und die Kathodenschicht 1 des n-Typs dick ausgebildet ist, um eine erforderliche Spannungsfestigkeit sicherzustellen, tritt keine Beeinträchtigung der Bauteileigenschaften auf, etwa ein Spannungsabfall in Vorwärtsrichtung und Rückwärtswiederherstellungsverluste.
Fig. 25 zeigt eine Abänderung der zehnten Ausführungsform. Bei diesem Bauteil sind zwei Ausnehmungen, die jeweils eine Stufe aufweisen, in der rückwärtigen Oberfläche der Kathodenschicht 1 des n-Typs in dem Bereich vorgesehen, welcher den Anodenschichten 2 und 3 des p-Typs gegenüberliegt. Diese Anordnung ist dann wirksam, wenn die Abmessungen für eine herzustellende Ausnehmung begrenzt sind, infolge herstellungsbedingter Einschränkungen, beispielsweise der Waferfestigkeit und der Herstellungsgenauigkeit bei einem Ätzvorgang.
(Elfte Ausführungsform)
Fig. 26 ist eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergeräts gemäß der elften Ausführungsform der vorliegenden Erfindung. Die elfte Ausführungsform stellt eine Kombination der zehnten und ersten Ausführungsform dar. Im einzelnen ist bei dem Bauteil von Fig. 5 eine Ausnehmung in der rückwärtigen Oberfläche einer Basisschicht 1 des n-Typs so vorgesehen, daß sie Anodenschichten 2 und 3 des p-Typs gegenüberliegt. Die elfte Ausführungsform kann dieselben Auswirkungen zur Verfügung stellen wie die erste und die zehnte Ausführungsform.
Die Fig. 27A bis 27D zeigen ein Verfahren zur Herstellung des grundlegenden Aufbaus eines Bauteils.
Wie aus Fig. 27A hervorgeht, wird ein Bauteilaufbau auf der vorderen Oberfläche (auf der Seite des Hauptübergangs) der Basisschicht 1 des n-Typs entsprechend dem bezüglich der ersten Ausführungsform geschilderten Verfahren ausgebildet.
Nachdem eine Ausnehmung in der rückwärtigen Oberfläche der Basisschicht 1 des n-Typs hergestellt wurde, wie dies in Fig. 27B gezeigt ist, werden Verunreinigungsionen In des n-Typs in die gesamte rückwärtige Oberfläche der Basisschicht 1 des n-Typs implantiert, wie in Fig. 27C gezeigt ist.
Schließlich wird, wie in Fig. 27D gezeigt, eine Wärmebehandlung durchgeführt, um eine Kathodenschicht 7 des n-Typs herzustellen, wodurch der grundlegende Aufbau des Bauteils fertig ist.
Die Fig. 28A bis 28E zeigen ein anderes Herstellungsverfahren. Bei dem in den Fig. 27A bis 27D gezeigten Verfahren wird, nachdem der Bauteilaufbau auf der vorderen Oberfläche der Basisschicht des n-Typs hergestellt wurde, der Bauteilaufbau (Kathodenschicht 7 des n-Typs) auf der rückwärtigen Oberfläche hergestellt. Bei dem in den Fig. 28A bis 28E dargestellten Verfahren ist die Reihenfolge der Herstellung umgekehrt.
Im einzelnen wird die Basisschicht 1 des n-Typs (Halbleitersubstrat) vorbereitet, und wird eine Ausnehmung in der rückwärtigen Oberfläche der Basisschicht 1 des n-Typs hergestellt, wie in den Fig. 28A und 28B gezeigt ist.
Wie in den Fig. 28C und 28D gezeigt ist, wird eine Wärmebehandlung zur Herstellung der Kathodenschicht 7 des n-Typs durchgeführt, nachdem die Verunreinigungsionen des n-Typs in die gesamte rückwärtige Oberfläche der Basisschicht 1 des n-Typs implantiert wurden.
Schließlich wird, wie in Fig. 28E gezeigt, eine Bauteilanordnung auf der vorderen Oberfläche (auf der Seite des Hauptübergangs) der Basisschicht 1 des n-Typs entsprechend dem Verfahren ausgebildet, welches bei der ersten Ausführungsform beschrieben wurde.
Die Fig. 29A bis 29D sowie 30A bis 30E zeigen jeweils andere Herstellungsverfahren. Bei dem Herstellungsverfahren gemäß den Fig. 29A bis 29D, welches in entgegengesetzter Reihenfolge abläuft wie das Herstellungsverfahren gemäß den Fig. 27A bis 27D, wird eine Ausnehmung ausgebildet, nachdem die Verunreinigungsionen In des n-Typs in die gesamte rückwärtige Oberfläche der Basisschicht 1 des n-Typs implantiert wurden, um die Kathodenschicht 7 des n-Typs auszubilden. Entsprechend wird bei dem in den Fig. 30A bis 30E gezeigten Herstellungsverfahren, das in entgegengesetzter Reihenfolge abläuft wie das Herstellungsverfahren gemäß den Fig. 28A bis 28E, eine Ausnehmung ausgebildet, nachdem die Verunreinigungsionen In des n-Typs in die gesamte rückwärtige Oberfläche der Basisschicht 1 des n-Typs implantiert wurden, um die Kathodenschicht 7 des n-Typs herzustellen.
Bei den Herstellungsverfahren gemäß Fig. 29A bis 29D sowie 30A bis 30E kann, da die Oberflächenkonzentration der Kathodenschicht 7 des n-Typs in dem Bauteilbereich verringert werden kann, der Schwanzstrom verringert werden, damit man eine Diode mit kleinen Rückwärtserholungsverlusten erhält.
(Zwölfte Ausführungsform)
Fig. 31 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der zwölften Ausführungsform der vorliegenden Erfindung. Die zwölfte Ausführungsform unterscheidet sich von der sechsten Ausführungsform bezüglich des Verfahrens zur Herstellung eines Bauteilaufbaus in einer Ausnehmung. Bei der zwölften Ausführungsform wird, nachdem eine Anodenschicht 2 des p-Typs hergestellt wurde, eine Ausnehmung durch das Verfahren zur Herstellung eines Bauteilaufbaus in einer Ausnehmung hergestellt.
Die Fig. 32A bis 32E zeigen das Verfahren zur Herstellung eines Bauteilaufbaus in einer Ausnehmung. Wie aus den Fig. 32A und 32B hervorgeht, wird eine Basisschicht 1 des n-Typs (Halbleitersubstrat) hergestellt, und werden Verunreinigungsionen Ip⁻ des p-Typs in einen Teil ihrer vorderen Oberfläche implantiert.
Wie in Fig. 32C gezeigt werden Verunreinigungsionen Ip des p-Typs in einen Teil des Bereichs implantiert, in welchen die Verunreinigungsionen Ip⁻ des p-Typs implantiert wurden. Hierbei ist die Dosis für die Verunreinigungsionen Ip des p-Typs höher als jene für die Verunreinigungsionen Ip⁻ des p-Typs.
Wie in Fig. 32D gezeigt wird dann eine Wärmebehandlung durchgeführt, um die Anodenschicht 2 des p-Typs und eine Auftragsschicht 4 des p-Typs herzustellen.
Schließlich wird, wie in Fig. 32E gezeigt, die vordere Oberfläche dem Anodenschicht 2 des p-Typs geätzt, um eine Ausnehmung auszubilden, wodurch der grundlegende Aufbau des Ausnehmungsbereiches beendet ist.
Bei der zwölften Ausführungsform wurde keine Anodenschicht 3 des p-Typs beschrieben. Zur Herstellung der Anodenschicht 3 des p-Typs werden Verunreinigungsionen des p-Typs mit höherer Verunreinigungskonzentration selektiv in die Oberfläche des Implantierungsbereiches der Verunreinigungsionen Ip des p-Typs implantiert, beispielsweise nach dem in Fig. 32E dargestellten Schritt.
Fig. 33 zeigt eine Abänderung der zwölften Ausführungsform. Bei diesem Bauteil sind fünf Ausnehmungen vorgesehen, die jeweils eine Stufe aufweisen, jedoch ist die Anzahl der Stufen nicht auf diesen Wert beschränkt. Da diese Anordnung die Basis des Hauptbauteilbereichs im wesentlichen dünn ausbilden kann, lassen sich dieselben Auswirkungen erzielen, wie sie voranstehend bereits beschrieben wurden.
(Dreizehnte Ausführungsform)
Fig. 34 ist eine Schnittansicht des Hauptteils eines Hochspannungshalbleitergeräts gemäß der dreizehnten Ausführungsform der vorliegenden Erfindung.
Die dreizehnte Ausführungsform unterscheidet sich von der zwölften Ausführungsform im Hinblick auf die Abwesenheit irgendeiner stark dotierten Anodenschicht 3 des p-Typs. Da mit diesem Aufbau die Oberflächenkonzentration einer Anodenschicht 2 des p-Typs verringert werden kann, läßt sich eine Diode erhalten, bei welcher der maximale Rückwärtsstrom bei der Rückwärtserholung der Diode verringert ist, um so die Rückwärtswiederherstellungsverluste zu verringern. Bei der dreizehnten Ausführungsform ist die Fläche der Anodenschicht des p-Typs so gewählt, daß sie größer ist als bei der sechsten Ausführungsform, so daß die Vorwärtsspannung VF niedrig gehalten werden kann.
(Vierzehnte Ausführungsform)
Fig. 35 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der vierzehnten Ausführungsform der vorliegenden Erfindung.
Die vierzehnte Ausführungsform zeichnet sich zusätzlich zu den Merkmalen des Bauteils in Fig. 24 dadurch aus, daß eine stark dotierte Kathodenschicht 14 des n-Typs auf der Oberfläche einer Kathodenschicht 7 des n-Typs in Kontakt mit der Bodenwand und der Seitenwand einer Ausnehmung in einer rückwärtigen Oberfläche ausgebildet wird. Diese Anordnung erhöht den Injektionswirkungsgrad für Elektronen, und ist besonders wirksam zur Verringerung des Spannungsabfalls in Vorwärtsrichtung.
Fig. 36 zeigt eine Abänderung der vierzehnten Ausführungsform. Bei diesem Bauteil sind drei Ausnehmungen, die jeweils eine Stufe aufweisen, in der rückwärtigen Oberfläche vorgesehen. Die Anzahl der Ausnehmungen kann auch zwei oder vier oder mehr als vier betragen.
(Fünfzehnte Ausführungsform)
Fig. 37 zeigt als Schnittansicht das Hauptteil eines Hochspannungshalbleitergeräts gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung. Die fünfzehnte Ausführungsform zeichnet sich dadurch aus, daß die stark dotierte Kathodenschicht 14 des n-Typs bei dem Hochspannungshalbleitergerät gemäß der vierzehnten Ausführungsform weggelassen ist, wodurch der Aufbau des Bauteils vereinfacht wird.
Wie voranstehend geschildert kann gemäß der ersten Zielrichtung der vorliegenden Erfindung durch Ausbildung einer Ausnehmung in einem Halbleitersubstrat der Bereich, in welchem ein Hochspannungshalbleiterbauteil ausgebildet werden soll, dünn ausgebildet werden, und wird eine Feldrelaxationsanordnung eingesetzt, die mehrere Stufen an der Grenzfläche zwischen der Ausnehmung und dem Halbleitersubstrat aufweist. Daher läßt sich ein Hochspannungshalbleitergerät erhalten, welches jegliche Beeinträchtigung der Bauteileigenschaften verhindern kann, beispielsweise einen Spannungsabfall in Vorwärtsrichtung, Rückwärtswiederherstellungsverluste, und dergleichen des Hochspannungshalbleiterbauteils, selbst wenn die Feldrelaxationsanordnung verwendet wird, und ist das Halbleitersubstrat dick ausgebildet, um die nötige Spannungsfestigkeit sicherzustellen.
Nachstehend werden Ausführungsform (sechzehnte bis einundzwanzigste Ausführungsform) gemäß der zweiten Zielrichtung der vorliegenden Erfindung beschrieben. Obwohl der erste Leitfähigkeitstyp der n-Typ ist, und der zweite Leitfähigkeitstyp bei diesen Ausführungsformen der p-Typ ist, lassen sie sich umkehren. Gleiche Bezugszeichen bezeichnen gleiche oder entsprechende Teile, und insoweit erfolgt nachstehend nicht unbedingt eine erneute Beschreibung.
(Sechzehnte Ausführungsform)
Fig. 38 zeigt als Schnittansicht ein Leistungshalbleitergerät gemäß der sechzehnten Ausführungsform der vorliegenden Erfindung. In Fig. 38 ist mit dem Bezugszeichen 41 eine Basisschicht des n-Typs mit hohem Widerstand (Halbleitersubstrat) bezeichnet. Eine Ausnehmung wird selektiv in einer Oberfläche (der rückwärtigen Oberfläche) der Basisschicht 41 des n-Typs hergestellt.
Eine Drainschicht 42 des p-Typs wird auf der rückwärtigen Oberfläche der Basisschicht 41 des n-Typs in dem Bereich hergestellt, in welchem keine Ausnehmung vorgesehen ist, wogegen Basisschichten 43 des p-Typs auf der anderen Oberfläche (der vorderen Oberfläche) der Basisschicht 41 des n-Typs hergestellt werden. Eine Sourceschicht 44 des n-Typs wird in jeder Basisschicht 43 des p-Typs ausgebildet. Eine Gateelektrode 46 wird über einen Gateisolierfilm 45 auf der Basisschicht 43 des p-Typs zwischen der Basisschicht 41 des n-Typs und der Sourceschicht 44 des n-Typs ausgebildet. Die Gateelektrode 46, der Gateisolierfilm 45, die Basisschicht 43 des p-Typs, die Basisschicht 41 des n-Typs, und die Sourceschicht 44 des n-Typs bilden einen Elektroneninjektions-MOSFET, der einen Kanalbereich CH1 aufweist.
Eine Kathodenschicht 47 des n-Typs wird auf der Bodenoberfläche (rückwärtigen Oberfläche) und der Seitenwand der Ausnehmung in der Basisschicht 41 des n-Typs hergestellt. Eine Anodenschicht 48 des p-Typs wird in dem Bereich der anderen Oberfläche (der vorderen Oberfläche) der Basisschicht 41 des n-Typs hergestellt, welcher der Ausnehmung gegenüberliegt.
Eine Drainelektrode (zweite Hauptelektrode) 49 wird auf der Drainschicht 42 des p-Typs und der Kathodenschicht 47 des n-Typs so ausgebildet, daß sie in Kontakt mit beiden Schichten 42 und 47 steht. Eine Sourceelektrode 50a wird auf jeder Sourceschicht 44 des n-Typs und einer entsprechenden Basisschicht 43 des p-Typs so ausgebildet, daß sie in Kontakt mit diesen Schichten steht. Eine Sourceelektrode (Anodenelektrode) 50b wird auf der Anodenschicht 48 des p-Typs hergestellt. Die Elektroden 50a und 50b bilden die erste Hauptelektrode, und die Gateelektrode 46 dient als Unterelektrode. Mehrere Sourceelektroden und mehrere Gateelektroden sind miteinander verbunden, und diese Verbindung ist schematisch in Fig. 38 dargestellt.
Bei der voranstehenden Anordnung wird eine Diode in einem Bereich 40b hergestellt, in welchem die Ausnehmung vorgesehen ist, und wird ein IGBT in einem Bereich 40a hergestellt, in welchem keine Ausnehmung vorgesehen ist.
Ein Isolationsbereich 40c unterhalb eines Isolierfilms 51, der sandwichartig zwischen dem IGBT-Bereich 40a und dem Diodenbereich 40b eingeschlossen ist, dient als Isolationsbereich für den IGBT und die Diode. Die Breite L des Bereichs 40c ist vorzugsweise so gewählt, daß sie gleich einer Ladungsträgerdiffusionslänge Ld oder größer ist. Wenn τ die Lebensdauer eines Ladungsträgers ist, und D der Diffusionskoeffizient, wird folgende Beziehung erfüllt:
L < Kd = (D τ)1/2.
Alternativ hierzu kann der Isolationsbereich 40c sogenannte "Lebensdauermörder" (die nachstehend noch genauer erläutert werden) enthalten.
Als nächstes wird der Betriebsablauf bei diesem Halbleiter­ gerät geschildert. Wenn positive und negative Spannungen an die Drainelektrode 49 bzw. die Sourceelektrode 50a angelegt werden, und wenn eine Positive Spannung in Bezug auf die Source an die Gateelektrode 46 angelegt wird, kehrt sich der Leitungstyp der Basisschicht 43 des p-Typs um, welche in Kontakt mit der Gateelektrode 46 steht, und werden Elektronen d von der Sourceschicht 44 des n-Typs in eine Basisschicht 41a des n-Typs über die Schicht mit den umgekehrten Eigenschaften injiziert, so daß sie die Drainschicht 42 des p-Typs erreichen. Gleichzeitig werden Löcher h von der Drainschicht 42 des p-Typs in die Basisschicht 41 des n-Typs injiziert. Auf diese Weise werden sowohl die Elektronen e als auch die Löcher h in die Basisschicht 41 des n-Typs injiziert, so daß sie eine Leitfähigkeitsmodulation hervorrufen, und die Einschaltspannung verringern.
In einem Abschaltvorgang wird eine negative Spannung in Bezug auf die Source an die Gateelektrode 46 angelegt. Dann verschwindet die Schicht mit den entgegengesetzten Eigenschaften, die sich unmittelbar unterhalb der Gateelektrode 46 ausgebildet hatte, so daß die Injektion von Elektronen aufhört. Einige der Löcher h in der Basisschicht 41a des n-Typs werden über die Basisschicht 43 des p-Typs an die Sourceelektrode 50a abgegeben, und die übrigen Löcher h rekombinieren mit den Elektronen e und verschwinden. Daher wird das Halbleitergerät abgeschaltet.
Durch den voranstehend geschilderten Mechanismus wird in einem Zustand, in welchem Tr1 und Tr2 eines Inverters (Wechselrichters) in Fig. 2 eingeschaltet werden (also in einem Zustand (i) - von Fig. 2), und wenn das obere Armelement (beispielsweise Tr1 in Fig. 2) eines Inverters abgeschaltet wird, eine elektromotorische Gegenkraft durch einen induktiven Verbraucher hervorgerufen, so daß die Drainelektrode 49 (Fig. 38) des unteren Armelements (Tr2 in Fig. 2) negativ und die Sourceelektrode 50a (Fig. 38) positiv vorgespannt wird. Hierbei steigt die Spannung der Sourceelektrode 50a des unteren Armelements an, so daß der p-n-Übergang, der durch die Anodenschicht 48 des p-Typs und eine Basisschicht 41b des n-Typs gebildet wird, in Vorwärtsrichtung vorgespannt wird. Dann werden die Löcher h von der Anodenschicht 48 des p-Typs in die Basisschicht 41b des n-Typs injiziert. Gleichzeitig werden die Elektronen e von der Kathodenschicht 47 des n-Typs injiziert, so daß sie das Bauteil in Rückwärtsrichtung einschalten. Dies führt dazu, daß eine Leitfähigkeitsmodulation in der Basisschicht 41b des n-Typs auftritt, so daß der Diodenbereich 40b mit einer niedrigen Einschaltspannung eingeschaltet wird (also in einem Zustand (ii) von Fig. 2).
Da die Dicke W2 der Basisschicht (Substrat) 41b mit hohem Widerstand, welche die Diode bildet, kleiner ist als die Dicke W1 der Basisschicht (Substrat) 41a mit hohem Widerstand, welche den IGBT bildet, kann in diesem Fall die Diode mit einer niedrigen Einschaltspannung eingeschaltet werden, nachdem das Bauteil in Rückwärtsrichtung leitend gemacht wurde.
Wenn Tr1 erneut eingeschaltet wird, wird die Polarität der an Tr2 angelegten Spannung umgekehrt, was dazu führt, daß ein Rückwärtserholungsstrom (iii) fließt, und dem Verbraucherstrom (i) überlagert wird, wie in Fig. 2 gezeigt ist. Dieser Effekt erhöht im allgemeinen die Einschaltverluste des Schaltelements (IGBT). Allerdings weist der Diodenabschnitt gemäß der vorliegenden Erfindung einen niedrigen Einschaltwiderstand auf, so daß sich ein Betrieb mit höherer Geschwindigkeit erzielen läßt. Dies führt dazu, daß eine Verringerung der Einschaltverluste des IGBT-Ab­ schnitts erzielt werden kann, zusätzlich zu dem niedrigen Einschaltwiderstand des Diodenabschnitts.
Der Isolationsbereich 40c unterdrückt eine entgegengesetzte Injektion von Löchern von dem Emitter 42 des p-Typs des IGBT, die durch die Ladungsträger hervorgerufen wird, die nach der Rückwärtserholung der Diode in den IGBT-Bereich eindiffundiert sind, oder unterdrückt ein lokales latch-up der Source des n-Typs des IGBT.
Wie voranstehend geschildert weist das Leistungshalbleitergerät gemäß der vorliegenden Erfindung die Funktion einer antiparallelen Freilaufdiode auf, und hat eine Schaltfunktion in Vorwärtsrichtung und Leitungseigenschaften in Rückwärtsrichtung. Nach Erzeugung einer elektromotorischen Gegenkraft durch einen induktiven Verbraucher wird daher das Halbleitergerät in Rückwärtsrichtung eingeschaltet, und bei einer niedrigen Einschaltspannung betrieben.
Die Fig. 39A und 39B sind Diagramme zur Erläuterung des Grundprinzips des Leistungshalbleitergeräts gemäß der vorliegenden Erfindung. Fig. 39A zeigt die Feldstärke von der vorderen Oberfläche zur rückwärtigen Oberfläche des IGBT-Be­ reichs 40a in Richtung der Tiefe. Da der IGBT ein Gerät ohne Durchgreifsspannung darstellt, erreicht die Feldstärke den Wert Null-innerhalb der Basisschicht 41a des n-Typs. Im Gegensatz hierzu nimmt, da es sich bei der Diode um eine Anordnung mit Durchgreifsspannung handelt, die Feldstärke der Diode in Fig. 39B von der Anodenseite zur Kathodenseite in der Basisschicht 41b des n-Typs ab, mit derselben Neigung wie bei der Basisschicht 41a des n-Typs von Fig. 39A, und nimmt abrupt auf Null in der Kathodenschicht 47 des n-Typs ab. Die integrierten Werte für die Feldstärke in den Fig. 39A und 39B sind gleich.
Fig. 40 ist ein Diagramm, welches die Beziehung zwischen den Dicken der Basisschichten des n-Typs der Diode (mit Durchgreifsspannung) und des IGBT (ohne Durchgreifsspannung) und der Spannungsfestigkeit zeigt (der spezifische Widerstand des Substrats beträgt 30 Ω . cm). Damit die Diode und der IGBT dieselbe Spannungsfestigkeit (beispielsweise 600 V) aufweisen, weist die Diode eine Dicke von etwa 35 µm auf, und der IGBT eine Dicke von etwa 75 µm. Wird die Diode entsprechend dem IGBT dick (75 µm) ausgebildet, so kann die Diode eine Spannungsfestigkeit von 600 V oder mehr aufweisen, jedoch wird dann ihre Einschaltspannung übermäßig hoch. Auf diese Art und Weise stellt die vorliegende Erfindung eine Anordnung zur Verfügung, bei welcher der IGBT und die Diode jeweils eine optimale Dicke der n-Basis aufweisen.
Als nächstes wird ein Verfahren zur Herstellung des Leistungshalbleitergeräts gemäß der vorliegenden Erfindung unter Bezugnahme auf die Fig. 41A bis 41E beschrieben.
Wie in Fig. 41A gezeigt wird zunächst das Halbleitersubstrat 41 hergestellt, welches als Basisschicht des n-Typs dient. Gemäß Fig. 41B werden mehrere p-Gräben 43, die jeweils als die Basisschicht des p-Typs des IGBT dienen, und die Schicht 48 des p-Typs, welche als die Anode des p-Typs der Diode dient, in der vorderen Oberfläche des Basissubstrats des n-Typs hergestellt. Die Sourceschicht 44 des n-Typs wird in jedem p-Graben 43 ausgebildet. Die Gateelektrode 46 wird über den Gateisolierfilm 45 auf der Oberfläche des Basissubstrats des n-Typs hergestellt, welche zwischen benachbarten p-Gräben freigelegt ist, so daß sie auf dem p-Graben 43 und der Sourceschicht 44 des n-Typs sitzt. Gleichzeitig wird die Sourceelektrode 50a so ausgebildet, daß sie in Kontakt mit der Sourceschicht 44 des n-Typs und dem p-Graben 43 steht, und wird die Anodenelektrode 50b auf der Anodenschicht 48 des p-Typs hergestellt. Der Isolierfilm 51 für den Isolationsbereich 40c wird zwischen dem IGBT-Bereich 40a und dem Diodenbereich 40b ausgebildet.
Wie in Fig. 41C gezeigt wird ein Teil der rückwärtigen Oberfläche des Basissubstrats 41 des n-Typs, welches dem Diodenbereich 40b entspricht, trocken geätzt, unter Verwendung von RIE, um eine Ausnehmung 52 herzustellen. Eine Verunreinigung 53 des n-Typs, beispielsweise Phosphor (P), wird durch Ionenimplantierung in die gesamte rückwärtige Oberfläche des Basissubstrats 41 des n-Typs einschließlich dieser Ausnehmung eingebracht.
Wie in Fig. 41D gezeigt werden Verunreinigungsionen 54 des p-Typs, beispielsweise Borionen (B), in einem Bereich (IGBT-Bereich) der rückwärtigen Oberfläche des Bas 27188 00070 552 001000280000000200012000285912707700040 0002019811568 00004 27069issubstrats 41 des n-Typs implantiert, in welchem keine Ausnehmung vorhanden ist. Hierbei wird die Dosis für die Verunreinigungsionen 54 des p-Typs höher eingestellt als jene für die Verunreinigungsionen 53 des n-Typs. Beispielsweise wird die Verunreinigung des n-Typs aus Phosphor mit einer Dosis von 2 × 1015 cm⁻2 implantiert, und die Verunreinigung des p-Typs aus Bor mit einer Dosis von 5 × 1015 cm⁻2.
Dann wird eine Wärmebehandlung durchgeführt, um die Schicht 42 des p-Typs auf der rückwärtigen Oberfläche des IGBT-Bereichs 40a und der Schicht 47 des n-Typs auf der rückwärtigen Oberfläche des Diodenbereiches 40b zu erzeugen, wie in Fig. 41E gezeigt ist.
Hierbei kann ein Schwermetall wie beispielsweise Au, Pt, Fe oder dergleichen als sogenannter "Lebensdauermörder" abgelagert werden und diffundieren, um die Lebensdauer von Ladungsträgern zu verkürzen, in Bereichen entsprechend dem Diodenbereich 40b und dem Isolationsbereich 40c. Auf einem Bereich entsprechend dem IGBT-Bereich 40a wird ein Elektronenstrahl oder ein Teilchenstrahl, beispielsweise ein Protonenstrahl, aufgestrahlt.
Die Schritte in den Fig. 41C bis 41E können in die in den Fig. 42 bis 42C dargestellten Schritte abgeändert werden. Genauer gesagt werden die Ionen 54 des p-Typs vorher in die rückwärtige Oberfläche des Basissubstrats 41 des n-Typs implantiert, und wird dann die Ausnehmung 52 ausgebildet, wie dies in Fig. 42B gezeigt ist. Die Ionen 53 des n-Typs werden in die gesamte rückwärtige Oberfläche des Basissubstrats 41 des n-Typs implantiert. Dann wird eine Wärmebehandlung durchgeführt, um die Schicht 42 des p-Typs und die Schicht 47 des n-Typs auszubilden, wie dies in Fig. 42C dargestellt ist.
Durch die voranstehenden Schritte wird ein Hochleistungshalbleitergerät fertiggestellt, welches die Funktion einer antiparallelen Freilaufdiode aufweist, und eine Schaltfunktion in Vorwärtsrichtung und Leitungseigenschaften in Rückwärtsrichtung aufweist.
Obwohl nur ein Teil des Halbleitergeräts gemäß der vorliegenden Erfindung in der Schnittansicht von Fig. 38 dargestellt ist, kann das gesamte Halbleitergerät eine Anordnung aufweisen, wie sie in den Aufsichten der Fig. 43A bis 43C dargestellt ist. In den Fig. 43A bis 43C ist mit dem Bezugszeichen 56 ein Übergangsbeendigungsbereich bezeichnet, in welchem eine Auftragsschicht, ein Schutzring und dergleichen vorgesehen sind. Fig. 43A zeigt einen rechteckigen Chip, in welchem der IGBT-Bereich 40a von dem Diodenbereich 40b umgeben ist. Fig. 43B zeigt ebenfalls eine rechteckigen Chip, in welchem der IGBT-Bereich 40a und der Diodenbereich 40b allerdings parallel zueinander angeordnet sind. Fig. 43C zeigt einen kreisförmigen Chip mit der in Fig. 43A dargestellten Anordnung.
In Fig. 43B weist ein Schritt entlang der Linie B-B über dem IGBT-Bereich 40a und dem Übergangsbeendigungsbereich 56 eine Übergangsbeendigungsanordnung an dem äußersten Abschnitt des IGBT-Bereiches auf, wie beispielsweise in Fig. 22 in bezug auf die erste Zielrichtung der Erfindung gezeigt wurde. Darüber hinaus können verschieden Anordnungen, die im Zusammenhang mit der ersten Zielrichtung der Erfindung beschrieben wurden, bei der Verbindungsanordnung zwischen dem Diodenbereich 40b und dem Übergangsbeendigungsbereich 56 vorgesehen werden.
Das so hergestellte Halbleitergerät wird in Rückwärtsrichtung bei Erzeugung einer elektromotorischen Gegenkraft durch deinen induktiven Verbraucher eingeschaltet. Dann wird die Diode bei einer niedrigen Einschaltspannung leitend. Daher ist keine externe, antiparallele Freilaufdiode erforderlich, und steigen die Stromdichte und die Geschwindigkeit an, so daß man ein Hochleistungshalbleitergerät mit geringen Abmessungen erhält.
(Siebzehnte Ausführungsform)
Fig. 44 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung.
Die siebzehnte Ausführungsform unterscheidet sich von der sechzehnten Ausführungsform in der Hinsicht, daß eine Ausnehmung, die in der rückwärtigen Oberfläche eines Diodenbereiches 40b hergestellt werden soll, durch mechanisches Gravieren oder Naßätzung ausgebildet wird, und daß die Seitenwand der Ausnehmung schräg angeordnet ist. Diese Verfahren ermöglichen eine tiefe Ausbildung der Ausnehmung. Das mechanische Gravieren kann von einer Naßätzung unter Verwendung von Fluorsalpetersäure und dergleichen begleitet werden, und die Naßätzung kann unter Verwendung von Kaliumhydroxid und dergleichen durchgeführt werden.
(Achtzehnte Ausführungsform)
Fig. 45 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung.
Die achtzehnte Ausführungsform unterscheidet sich von der siebzehnten Ausführungsform in der Hinsicht, daß eine Gateelektrode 50a für einen IGBT in einem Graben vorgesehen ist. Das Grabengate wird durch RIE und dergleichen hergestellt, also auf wohlbekannte Art und Weise, und daher wird dies hier nicht erneut beschrieben.
Selbst bei einer derartigen Anordnung können dieselben Auswirkungen wie bei der sechzehnten Ausführungsform erzielt werden, und wird darüber hinaus die Einschaltspannung des IGBT noch weiter verringert.
(Neunzehnte Ausführungsform)
Fig. 46 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung.
Die neunzehnte Ausführungsform unterscheidet sich von der sechzehnten Ausführungsform in der Hinsicht, daß ein IGBT-Bereich 40a und ein Diodenbereich 40b in einem Substrat mit derselben Dicke vorgesehen sind. Statt der Ausbildung einer Ausnehmung wird eine Anodenschicht 48 des p-Typs in dem Diodenbereich 40b so ausgebildet, daß sie tief in dem Substrat liegt.
Aus diesem Grund erfüllt die Dicke W2' einer Basisschicht 41b des n-Typs, die im wesentlichen die Spannungsfestigkeit des Diodenbereiches 40b bestimmt, die Beziehung W2' < W1', in Bezug auf die Dicke W1' einer Basisschicht 41a des n-Typs, die im wesentlichen die Spannungsfestigkeit des IGBT-Be­ reiches 40a bestimmt.
Selbst bei dieser Anordnung können dieselben Auswirkungen erzielt werden, wie sie voranstehend in Bezug auf die sechzehnte Ausführungsform beschrieben wurden.
(Zwanzigste Ausführungsform)
Fig. 47 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der zwanzigsten Ausführungsform der vorliegenden Erfindung.
Die zwanzigste Ausführungsform unterscheidet sich von der sechzehnten Ausführungsform in der Hinsicht, daß eine Schicht 57 des p⁻-Typs vorgesehen ist, die eine Anodenschicht 48 des p-Typs in einem Diodenbereich 40b umgibt, und tiefer ausgebildet ist als die Anodenschicht 48 des p-Typs. Die Schicht 57 des p⁻-Typs dient dazu, die Injektion von Löchern von der Anodenschicht 48 wesentlich zu verringern.
(Einundzwanzigste Ausführungsform)
Fig. 48 ist eine Schnittansicht, welche das Hauptteil eines Leistungshalbleitergerätes gemäß der einundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt.
Die einundzwanzigste Ausführungsform unterscheidet sich von der sechzehnten Ausführungsform in der Hinsicht, daß ein Diodenbereich 40b in einer Ausnehmung vorgesehen ist, die in der Oberfläche eines Basissubstrats 41 des n-Typs angeordnet ist. Die rückwärtige Oberfläche des Basissubstrats 41 des n-Typs ist eben. Die Dicke W1 des Blockschaltbilds des n-Typs in einem IGBT-Bereich 40a und die Dicke W2 des Basissubstrats des n-Typs in-dem Diodenbereich stehen in folgender Beziehung: W1 < W2.
Selbst bei dieser Anordnung können dieselben Auswirkungen wie bei der sechzehnten Ausführungsform erzielt werden.
Wie voranstehend geschildert weist bei der zweiten Zielrichtung der vorliegenden Erfindung das Leistungshalbleitergerät die Funktion einer antiparallelen Freilaufdiode auf, und hat eine Schaltfunktion in Vorwärtsrichtung und Leitfähigkeitseigenschaften in Rückwärtsrichtung. Nach Erzeugung einer elektromotorischen Gegenkraft durch einen induktiven Verbraucher wird daher das Halbleitergerät in Rückwärtsrichtung eingeschaltet. Dann wird die Diode bei einer niedrigen Einschaltspannung leitfähig, da die Diode mit der Basisschicht mit hohem Widerstand versehen ist, die dünner ist als der IGBT. Es ist keine externe antiparallele Freilaufdiode erforderlich, so daß die Stromdichte und die Geschwindigkeit zunehmen, wodurch ein Hochleistungs-Halbleitergerät mit geringen Abmessungen realisiert wird.
Nachstehend werden Ausführungsformen (die zweiundzwanzigste bis sechsundzwanzigste Ausführungsform) eines Leistungshalbleitergeräts gemäß der dritten Zielrichtung der vorliegenden Erfindung beschrieben. Obwohl der erste Leitfähigkeitstyp der n-Typ ist, und der zweite Leitfähigkeitstyp der p-Typ ist, bei diesen Ausführungsformen, kann dies umgekehrt werden. Es werden dieselben Bezugszeichen zur Bezeichnung gleicher oder entsprechender Teile verwendet, und insoweit erfolgt hier keine erneute Beschreibung.
(Zweiundzwanzigste Ausführungsform)
Fig. 49 ist eine Schnittansicht eines Leistungshalbleitergeräts gemäß der zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung. In Fig. 49 ist mit dem Bezugszeichen 61 eine Basisschicht (Halbleitersubstrat) des n-Typs mit hohem Widerstand bezeichnet. Eine Ausnehmung ist in einer Oberfläche (der rückwärtigen Oberfläche) der Basisschicht 61 des n-Typs vorgesehen. Eine Drainschicht 62 des p-Typs ist auf der rückwärtigen Oberfläche der Basisschicht 61 des n-Typs in dem Bereich angeordnet, in welchem keine Ausnehmung vorhanden ist, wogegen eine Basisschicht 63 des p-Typs in dem Bereich vorhanden ist, in welchem auch die Ausnehmung vorhanden ist.
Mehrere Basisschichten 64 des p-Typs werden selektiv in der anderen Oberfläche (der vorderen Oberfläche) der Basisschicht 61 des n-Typs ausgebildet, und eine Sourceschicht 65 des n-Typs wird in jeder Basisschicht 64 des p-Typs hergestellt. Eine Gateelektrode 67 ist über einen Gateisolierfilm 66 auf der Basisschicht 64 des p-Typs zwischen der Basisschicht 61 des n-Typs und der Sourceschicht 65 des n-Typs vorgesehen. Die Gateelektrode 67, der Gateisolierfilm 66, die Basisschicht 64 des p-Typs, die Basisschicht 61 des n-Typs, und die Sourceschicht 64 des n-Typs bilden einen Elektroneninjektions-MOSFET, der mit einem Kanalbereich CH1 versehen ist.
Eine Drainelektrode (zweite Hauptelektrode) 68 ist so auf der Drainschicht 62 des p-Typs und der Drainschicht 63 des n-Typs angeordnet, daß sie in Kontakt mit beiden Schichten 62 und 63 steht. Eine Sourceelektrode (erste Hauptelektrode) 69 ist auf der Sourceschicht 65 des n-Typs und der Basisschicht 64 des p-Typs so angeordnet, daß sie in Kontakt mit beiden Schichten 65 und 64 steht. Die Gateelektrode 67 dient als eine Unterelektrode. Mehrere Sourceelektroden und mehrere Gateelektroden sind miteinander verbunden, und diese Anschlüsse sind schematisch in Fig. 49 dargestellt.
Bei der voranstehend geschilderten Anordnung wird ein IGBT in einem Bereich 60a ausgebildet, in welchem die Drainschicht 62 des p-Typs vorhanden ist, wogegen ein Leistungs-MOSFET in einem Bereich 60b ausgebildet wird, in welchem die Drainschicht 63 des n-Typs vorgesehen ist.
Das Leistungshalbleitergerät gemäß der vorliegenden Erfindung zeichnet sich dadurch aus, daß der IGBT und der MOSFET zueinander parallel geschaltet sind, und daß die Dicke W2 einer Basisschicht (Substrat) 61b des n-Typs mit hohem Widerstand, welche zum MOSFET gehört, kleiner ist als die Dicke W1 einer Basisschicht (Substrat) 61a des n-Typs mit hohem Widerstand, welche zum IGBT gehört.
Als nächstes wird der Betriebsablauf bei diesem Halbleitergerät geschildert. Wenn positive und negative Spannungen an die Drainelektrode 68 bzw. die Sourceelektrode 69 angelegt werden, erfolgt dann, wenn eine positive Spannung in Bezug auf die Source an die Gateelektrode 67 angelegt wird, eine Umkehr des Leitungstyps der Basisschicht 64 des p-Typs, welche in Kontakt mit der Gateelektrode 67 steht, und werden Elektronen e von der Sourceschicht 65 des n-Typs in die Basisschicht 61 des n-Typs über die Schicht mit dem umgekehrten Leitungszustand injiziert.
Wenn der Drainstrom klein ist, und auch die Drainspannung niedrig ist, können die Elektronen e, die in die, Basisschicht 61 des n-Typs injiziert werden, nicht über ein eingebautes Potential am p-n-Übergang hinausgelangen, der durch die Drainschicht 62 des p-Typs und die Basisschicht 61 des n-Typs ausgebildet wird. Daher fließen die Elektronen nicht in die Drainschicht 62 des p-Typs, sondern in die Drainschicht 63 des n-Typs. Im Bereich kleiner Ströme bildet der Pfad, welcher die Sourceelektrode 69, die Sourceschicht 65 des n-Typs, die invertierte Schicht (den Kanal) CH1, die Basisschicht 61b des n-Typs, die Drainschicht 63 des n-Typs, und die Drainelektrode 68 verbindet, den Flußpfad für Majoritätsladungsträger, so daß kein Spannungsabfall durch den p-n-Übergang hervorgerufen wird, und der Strom bei einer Spannung von 0 V fließt.
Steigt der Strom an, so daß die Drainspannung ansteigt, wird der p-n-Übergang in Vorwärtsrichtung vorgespannt, so daß sich die Elektronen e über das eingebaute Potential hinaus bewegen können, und in die Drainschicht 62 des p-Typs fließen können. Gleichzeitig werden Löcher h von der Drainschicht 62 des p-Typs in die Basisschicht 61 des n-Typs injiziert. Dies führt dazu, daß sowohl die Elektronen e als auch die Löcher h in die Basisschicht 61 des n-Typs injiziert werden, so daß sie eine Leitfähigkeitsmodulation hervorrufen. Hierdurch wird das Halbleitergerät bei niedriger Einschaltspannung leitfähig gemacht.
Insbesondere kann bei dem Halbleitergerät gemäß der vorliegenden Erfindung der Einschaltwiderstand im Bereich kleiner Ströme wesentlich verringert werden, da die Dicke W2 der Basisschicht (Substrat) 61b mit hohem Widerstand, welche zum MOSFET gehört, kleiner ist als die Dicke W1 der Basisschicht (Substrat) 61a mit hohem Widerstand, welche zum IGBT gehört. Infolge der voranstehend geschilderten Ausbildung kann bei dem Halbleitergerät gemäß der vorliegenden Erfindung der Einschaltwiderstand über den Bereich kleiner Ströme bis zum Bereich hoher Ströme verringert werden. Fig. 50 ist ein Diagramm zur Erläuterung der Einschalteigenschaften des Halbleitergeräts gemäß der vorliegenden Erfindung.
Da der MOSFET eine Anordnung mit Durchgreifsspannung ist, weist das Halbleitergerät gemäß der vorliegenden Erfindung auch die Merkmale auf, die unter Bezugnahme auf die Fig. 39A und 39B beschrieben wurden.
In einem Ausschaltvorgang wird eine negative Spannung in Bezug auf die Source an das isolierte Gate 67 angelegt. Dann verschwindet die im Ladungszustand umgekehrte Schicht, die unmittelbar unterhalb der Gateelektrode 67 ausgebildet wurde, so daß die Injektion von Elektronen aufhört. Einige der Löcher h in der Basisschicht 61 des n-Typs werden an die Sourceelektrode 69 über die Basisschicht 64 des p-Typs abgegeben, und die übrigen Löcher h rekombinieren mit den Elektronen e und verschwinden. Daher wird das Halbleitergerät abgeschaltet.
Unter Bezugnahme auf die Fig. 51A bis 51E wird als nächstes ein Verfahren zur Herstellung des Leistungshalbleitergeräts gemäß der vorliegenden Erfindung beschrieben.
Wie in Fig. 51A gezeigt ist, wird das Halbleitersubstrat 61 hergestellt, welches als eine Basisschicht des n-Typs dient. Gemäß Fig. 51B werden mehrere p-Gräben 63, die als die Basis schichten des p-Typs des MOSFET und des IGBT dienen, in der vorderen Oberfläche des Basissubstrats des n-Typs hergestellt. Die Sourceschicht 65 des n-Typs wird in jedem p-Graben 63 ausgeformt. Die Gateelektrode 67 wird über den Gateisolierfilm 66 auf der Oberfläche des Basissubstrats des n-Typs hergestellt, die zwischen benachbarten p-Gräben freiliegt, so daß sie auf dem p-Graben und der Sourceschicht 65 des n-Typs aufsitzt. Gleichzeitig wird die Sourceelektrode 68 ausgebildet.
Wie in Fig. 51C gezeigt wird ein Teil der rückwärtigen Oberfläche dem Basissubstrats 61 des n-Typs, welcher dem MOSFET-Bereich 60b entspricht, unter Einsatz von RIE trockengeätzt, so daß eine Ausnehmung 70 entsteht. Daraufhin wird in einem Bereich entsprechend dem IGBT-Aus­ bildungsbereich 60a ein Elektronenstrahl oder ein Teilchenstrahl wie etwa ein Protonenstrahl aufgestrahlt. Eine Verunreinigung 71 des n-Typs, beispielsweise Phosphor (P), wird in der gesamten rückwärtigen Oberfläche des Basissubstrats 61 des n-Typs einschließlich der Ausnehmung durch Ionenimplantierung eingebracht. Beispielsweise wird die Verunreinigung des n-Typs aus Phosphor mit einer Dosis von 2 × 1015 cm⁻2 implantiert, und die Verunreinigung des p-Typs aus Bor mit einer Dosis von 5 × 1015 cm⁻2.
Wie in Fig. 51D gezeigt werden Verunreinigungsionen 72 des p-Typs, beispielsweise Borionen (B), in den Bereich (IGBT-Be­ reich) 61a der rückwärtigen Oberfläche des Basissubstrats 61 des n-Typs implantiert, in welchem keine Ausnehmung vorhanden ist. Hierbei wird die Dosis der Verunreinigungsionen 72 des p-Typs höher gewählt, als jene der Verunreinigungsionen 71 des n-Typs.
Dann wird eine Wärmebehandlung durchgeführt, um die Drainschicht 62 des p-Typs auf der rückwärtigen Oberfläche des IGBT-Bereichs 60a und die Drainschicht 67 des n-Typs auf der rückwärtigen Oberfläche des MOSFET-Bereichs 60b auszubilden, wie in Fig. 51E gezeigt ist.
Die Schritte gemäß Fig. 51C bis 51E können so abgeändert werden, wie dies in den Schritten in den Fig. 52A bis 52C gezeigt ist. Hierbei werden die Ionen 72 des p-Typs vorher in die rückwärtige Oberfläche des Basissubstrats 61 des n-Typs implantiert, und dann wird die Ausnehmung 70 ausgebildet, wie in Fig. 52B gezeigt ist. Die Ionen 71 des n-Typs werden in die gesamte rückwärtige Oberfläche des Basissubstrats 61 des n-Typs implantiert. Daraufhin wird eine Wärmebehandlung durchgeführt, um die Drainschicht 62 des p-Typs und die Drainschicht 63 des n-Typs auszubilden, wie in Fig. 52C gezeigt ist.
Durch die voranstehend geschilderten Schritte wird ein Leistungshalbleitergerät fertiggestellt, bei welchem der MOSFET und der IGBT parallel zueinander geschaltet sind.
Obwohl nur ein Teil des Halbleitergeräts gemäß der vorliegenden Erfindung in der Schnittansicht von Fig. 49 dargestellt ist, kann das gesamte Halbleitergerät einen Aufbau aufweisen, wie er beispielsweise in den Aufsichten der Fig. 43A bis 43C gezeigt ist, ähnlich wie bei der sechzehnten Ausführungsform. Die in den Fig. 43A bis 43C dargestellte Anordnung kann direkt bei der zweiundzwanzigsten Ausführungsform eingesetzt werden, wenn der Diodenbereich 40b in den MOSFET-Bereich geändert wird.
Wie voranstehend geschildert wird gemäß der vorliegenden Erfindung im Bereich kleiner Ströme, infolge der Tatsache, daß der Pfad, welcher die Sourceelektrode 69, die Sourceschicht 65 des n-Typs, die invertierte Schicht (Kanal) CH1, die Basisschicht 61b des n-Typs, die Drainschicht 63 des n-Typs, und die Drainelektrode 68 verbindet, hauptsächlich den Flußpfad von Majoritätsladungsträgern bildet, kein Spannungsabfall durch den p-n-Übergang hervorgerufen, und fließt der Strom bei 0 V. Andererseits tritt im Bereich hoher Ströme eine Leitungsmodulation auf, da Minoritätsladungsträger von der Drainschicht 62 des p-Typs in die Basisschicht 61a des n-Typs injiziert werden. Daher kann der Einschaltwiderstand über den Bereich kleiner Ströme hinaus in den Bereich hoher Ströme verringert werden.
(Dreiundzwanzigste Ausführungsform)
Fig. 53 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der dreiundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Die dreiundzwanzigste Ausführungsform unterscheidet sich von der zweiundzwanzigsten Ausführungsform in der Hinsicht, daß eine Ausnehmung, die in der rückwärtigen Oberfläche eines MOSFET-Bereiches 60b ausgebildet werden soll, durch mechanisches Gravieren oder Naßätzung ausgebildet wird, und daß die Seitenwand der Ausnehmung schräg verläuft. Diese Vorgehensweisen ermöglichen eine tiefe Ausbildung der Ausnehmung.
Das mechanische Gravieren kann von einer Naßätzung begleitet sein, unter Verwendung von Fluorsalpetersäure und dergleichen, und die Naßätzung kann unter Verwendung von Kaliumhydroxid und dergleichen durchgeführt werden.
(Vierundzwanzigste Ausführungsform)
Fig. 54 ist eine Schnittansicht des Hauptteils eines Leistungshalbleitergeräts gemäß der vierundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Die vierundzwanzigste Ausführungsform unterscheidet sich von der dreiundzwanzigsten Ausführungsform in der Hinsicht, daß eine Gateelektrode 67 für einen IGBT oder einen MOSFET in einem Graben vorgesehen ist. Das Grabengate wird mittels RIE und dergleichen hergestellt, was wohlbekannt ist, und daher wird dies hier nicht erneut beschrieben.
Selbst bei einer derartigen Anordnung können dieselben Auswirkungen wie bei der dreiundzwanzigsten Ausführungsform erzielt werden, und können die Einschaltspannungen des IGBT und des MOSFET weiter verringert werden.
(Fünfundzwanzigste Ausführungsform)
Fig. 55 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Die fünfundzwanzigste Ausführungsform unterscheidet sich von der dreiundzwanzigsten Ausführungsform bezüglich des Vorhandenseins eines Isolierbereiches 60c zwischen einem IGBT-Bereich 60a und einem MOSFET-Bereich 60b. Der Isolierbereich 60c unterdrückt einen unausgeglichenen Betrieb des MOSFET-Bereiches, der durch Löcher hervorgerufen wird, die in den MOSFET-Bereich nach dem Ausschalten des Geräts gemäß der vorliegenden Erfindung hineindiffundieren. Wenn die Breite des Isolierbereiches 60c kleiner ist als die Ladungsträgerdiffusionslänge, wird vorzugsweise ein "Lebensdauermörder" in dem Isolierbereich 60c vorgesehen, wie bei dem IGBT. Das Bezugszeichen 73 bezeichnet einen Isolierfilm.
(Sechsundzwanzigste Ausführungsform)
Fig. 56 zeigt als Schnittansicht das Hauptteil eines Leistungshalbleitergeräts gemäß der sechsundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Die sechsundzwanzigste Ausführungsform unterscheidet sich von der dreiundzwanzigsten Ausführungsform in der Hinsicht, daß ein MOSFET-Bereich 60b in einer Ausnehmung vorhanden ist, die in der Oberfläche eines Basissubstrats 61 des n-Typs vorgesehen ist. Die rückwärtige Oberfläche des Basissubstrats 61 des n-Typs ist eben. Die Dicke W1 des Basissubstrats des n-Typs in einem IGBT-Bereich 60a und die Dicke W2 des Basissubstrats, des n-Typs in dem MOSFET-Bereich stehen in der Beziehung W1 < W2.
Auch bei einer derartigen Anordnung können dieselben Auswirkungen wie bei der dreiundzwanzigsten Ausführungsform erzielt werden.
Wie voranstehend geschildert fließen bei der dritten Zielrichtung der vorliegenden Erfindung Ladungsträger hauptsächlich durch den MOSFET-Bereich, welcher die dünne Basisschicht mit hohem Widerstand aufweist, im Bereich kleiner Ströme, wogegen sie im Bereich hoher Ströme hauptsächlich durch den IGBT-Bereich fließen. Im Bereich kleiner Ströme beginnt der Strom daher bei 0 V, da kein Spannungsabfall durch den p-n-Übergang hervorgerufen wird. Im Bereich hoher Ströme tritt eine Leitfähigkeitsmodulation auf, da Minoritätsladungsträger von der Drainschicht des p-Typs injiziert werden. Daher kann der Einschaltwiderstand über den Bereich kleiner Ströme hinaus bis in den Bereich hoher Ströme verringert werden.
Fachleuten auf diesem Gebiet werden zusätzliche Vorteile und Abänderungen sofort auffallen. Daher ist die Erfindung in ihrem Gesamtaspekt nicht auf die spezifischen Einzelheiten und beispielhaften Ausführungsformen beschränkt, die hier gezeigt und beschrieben wurden. Daher lassen sich zahlreiche Abänderungen vornehmen, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen, die sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den beigefügten Patentansprüchen umfaßt sein sollen.

Claims (22)

1. Leistungshalbleitergerät, welches aufweist:
ein Halbleitersubstrat (1, 41, 41, 61) mit hohem Widerstand eines ersten Leitfähigkeitstyps, welches eine erste und eine zweite Hauptoberfläche aufweist, und eine Ausnehmung entweder in der ersten oder der zweiten Hauptoberfläche; und
ein Leistungshalbleiterelement (1-4, 21-27 , (41b, 48), (61b, 64-67)) mit einer Feldrelaxationsanordnung (4, 12, 27), von welcher zumindest ein Teil in einem Bereich des Halbleitersubstrats vorgesehen ist, in welchem die Ausnehmung vorgesehen ist.
2. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß das Leistungshalbleiterelement ein Hauptelement (1-3, 21-26, (41b, 48), (61b, 64-67)) mit einem aktiven Bereich und der Feldrelaxationsanordnung (4, 12, 27) eines zweiten Leitfähigkeitstyps aufweist, und daß die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats, an welchem das Hauptelement des Halbleiterelements vorgesehen ist, kleiner ist als die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats unterhalb der Feldrelaxationsanordnung.
3. Gerät nach Anspruch 2, dadurch gekennzeichnet, daß, die Feldrelaxationsanordnung (4, 12, 27) in einem Bereich vorgesehen ist, der von einer Bodenoberfläche und einer Seitenwandoberfläche der Ausnehmung, die in der ersten Hauptoberfläche vorgesehen ist, zur ersten Hauptoberfläche geht, welche die Ausnehmung umgibt, und mehrere Stufen an einer Grenzfläche zwischen der Feldrelaxationsanordnung (4, 12, 27) und dem Halbleitersubstrat (1, 21) des ersten Leitfähigkeitstyps aufweist.
4. Gerät nach Anspruch 2, dadurch gekennzeichnet, daß die Feldrelaxationsanordnung (4, 12, 27) entweder eine Auftragsschicht (4, 27) oder einen Schutzring (12) aufweist.
5. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterelement (1-4) eine Diode ist, und daß eine Ausgangssignal (2, 3) des zweiten Leitfähigkeitstyps der Diode mehrere Stufen an einer Grenzfläche zwischen der Anodenschicht und dem Halbleitersubstrat (1) des ersten Leitfähigkeitstyps aufweist.
6. Gerät nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleiterelement (21-27) ein IGBT ist, und daß die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats (21) unterhalb einer Basisschicht (23) des zweiten Leitfähigkeitstyps des IGBT kleiner ist als die Dicke des Abschnitts mit hohem Widerstand des Halbleitersubstrats unterhalb der Feldrelaxationsanordnung (27), die an einem Anschlußende des IGBT vorgesehen ist.
7. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß eine Freilaufdiode (41b, 48) in einem Bereich (40b) vorgesehen ist, in welchem die Ausnehmung vorhanden ist, und daß ein IGBT (41-46) in einem Bereich (40a) mit Ausnahme des Bereiches vorgesehen ist, in welchem die Ausnehmung vorhanden ist.
8. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Dicke des Halbleitersubstrats (41b) in jenem Bereich (40b), in welchem die Freilaufdiode vorgesehen ist, kleiner ist als die Dicke des Halbleitersubstrats (41a) in dem Bereich (40a), in welchem der IGBT vorhanden ist.
9. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats (41b), welcher einen Teil der Diode bildet, kleiner ist als die Dicke eines Abschnitts mit hohem Widerstand des Halbleitersubstrats (41a), welcher einen Teil des IGBT bildet.
10. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß das Leistungshalbleiterelement weiterhin eine erste Hauptelektrode (50a, 50b) und eine Unterelektrode (46) aufweist, die auf der ersten Hauptoberfläche vorgesehen ist, sowie eine zweite Hauptelektrode (49) auf der zweiten Hauptoberfläche,
daß der IGBT (41-46), der in dem Bereich (40a) min Ausnahme der Ausnehmung vorgesehen ist, aufweist:
eine Basisschicht (41a) des ersten Leitfähigkeitstyps mit hohem Widerstand, die aus dem Halbleitersubstrat (41) hergestellt ist;
eine Drainschicht (42) eines zweiten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist;
eine Basisschicht (43) des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist;
eine Sourceschicht (44) des ersten Leitfähigkeitstyps, die selektiv in der Basisschicht (43) des zweiten Leitfähigkeitstyps vorgesehen ist; und
eine Gateelektrode (46), die über einen Gateisolierfilm (45) auf der Basisschicht (43) des zweiten Leitfähigkeitstyps zwischen der Basisschicht (41a) des ersten Leitfähigkeitstyps und der Sourceschicht (44) des ersten Leitfähigkeitstyps vorgesehen ist,
daß die Freilaufdiode, die in dem Bereich (40b) vorhanden ist, in welchem die Ausnehmung vorgesehen ist, aufweist:
eine Basisschicht (41b) des ersten Leitfähigkeitstyps mit hohem Widerstand, die aus dem Halbleitersubstrat (41) hergestellt ist;
eine Kathodenschicht (47) des ersten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche der Basisschicht (41b) des ersten Leitfähigkeitstyps vorgesehen ist; und
eine Anodenschicht (48) des zweiten Leitfähigkeitstyps, die in der ersten Hauptoberfläche der Basisschicht (41b) des ersten Leitfähigkeitstyps vorgesehen ist,
wobei die erste Hauptelektrode (50a, 50b) so ausgebildet ist, daß sie in Kontakt mit der Basisschicht (43) des zweiten Leitfähigkeitstyps und der Sourceschicht (44) des ersten Leitfähigkeitstyps des IGBT steht, und mit der Anodenschicht (48) des zweiten Leitfähigkeitstyps der Anode,
die zweite Hauptelektrode (49) so ausgebildet ist, daß sie in Kontakt sowohl mit der Drainschicht (42) des zweiten Leitfähigkeitstyps als auch der Kathodenschicht (47) des ersten Leitfähigkeitstyps steht, und
die Unterelektrode (46) an die Gateelektrode (46) angeschlossen ist.
11. Gerät nach Anspruch 10, dadurch gekennzeichnet, daß die Gateelektrode (46) über den Gateisolierfilm (45) in einem Graben vergraben angeordnet ist, der in der ersten Hauptoberfläche des Halbleitersubstrats (41a) von einer Oberfläche der ersten Sourceschicht (44) des ersten Leitfähigkeitstyps zu einer mittleren Tiefe der Basisschicht (41a) des ersten Leitfähigkeitstyps durch die Basisschicht (43) des zweiten Leitfähigkeitstyps geht.
12. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß ein Isolierbereich (40c) vorgesehen ist, der zwischen der Freilaufdiode und dem IGBT vorgesehen ist.
13. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß eine Seitenwandoberfläche der Ausnehmung verjüngt ausgebildet ist.
14. Gerät nach Anspruch 10, dadurch gekennzeichnet, daß die Anodenschicht (48) des zweiten Leitfähigkeitstyps der Freilaufdiode abgesehen von einer oberen Oberfläche von einer Schicht (57) des zweiten Leitfähigkeitstyps umgeben ist, welche einen höheren Widerstand aufweist als die Anodenschicht (48).
15. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß ein vertikaler MOSFET (61b, 64-67) in einem Bereich (60b) vorgesehen ist, in welchem die Ausnehmung vorhanden ist, und daß ein IGBT (61a, 62, 64-67) in einem Bereich (60a) mit Ausnahme des Bereiches vorgesehen ist, in welchem die Ausnehmung vorhanden ist.
16. Gerät nach Anspruch 15, dadurch gekennzeichnet, daß die Dicke des Halbleitersubstrats (61b) in dem Bereich (60b), in welchem der vertikale MOSFET vorgesehen ist, kleiner ist als die Dicke des Halbleitersubstrats (61a) in jenem Bereich (60a), in welchem der IGBT vorhanden ist.
17. Gerät nach Anspruch 15, dadurch gekennzeichnet, daß das Leistungshalbleiterelement weiterhin eine erste Hauptelektrode (69) und eine auf der ersten Hauptoberfläche vorgesehene Unterelektrode (67) aufweist, sowie eine zweite Hauptelektrode (68), die auf der zweiten Hauptoberfläche vorgesehen ist,
daß der IGBT, der in dem Bereich (60a) mit Ausnahme der Ausnehmung vorgesehen ist, aufweist:
eine Basisschicht (61a) des ersten Leitfähigkeitstyps mit hohem Widerstand, die aus dem Halbleitersubstrat (61) hergestellt ist;
eine Drainschicht (62) eines zweiten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist;
eine erste Basisschicht (64) des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist;
eine erste Sourceschicht (65) des ersten Leitfähigkeitstyps, die selektiv in der ersten Basisschicht (64) vorgesehen ist; und
eine erste Gateelektrode (67), die über einen Gateisolierfilm (66) auf der ersten Basisschicht (64) des zweiten Leitfähigkeitstyps zwischen der Basisschicht (61a) des ersten Leitfähigkeitstyps mit hohem Widerstand und der ersten Sourceschicht (65) vorgesehen ist,
daß der vertikale MOSFET, der in dem Bereich (60b) vorhanden ist, in welchem die Ausnehmung liegt, aufweist:
eine Basisschicht (61b) des ersten Leitfähigkeitstyps mit hohem Widerstand, die aus dem Halbleitersubstrat (61) hergestellt ist;
eine Drainschicht (63) des ersten Leitfähigkeitstyps, die in der zweiten Hauptoberfläche des Halbleitersubstrats vorgesehen ist;
eine zweite Basisschicht (64) des zweiten Leitfähigkeitstyps, die selektiv in der ersten Hauptoberfläche des Halbleitersubstrats vorgesehen ist;
eine zweite Sourceschicht (65) des ersten Leitfähigkeitstyps, die selektiv in der zweiten Basisschicht (64) vorgesehen ist; und
eine zweite Gateelektrode (67), die über einen Gateisolierfilm (66) auf der zweiten Basisschicht (64) des zweiten Leitfähigkeitstyps zwischen der Basisschicht (61b) mit hohem Widerstand und der zweiten Sourceschicht (65) vorgesehen ist,
wobei die erste Hauptelektrode (69) so ausgebildet ist, daß sie in Kontakt sowohl mit der ersten als auch der zweiten Basisschicht (64) des zweiten Leitfähigkeitstyps als auch mit der ersten und zweiten Sourceschicht (65) des ersten Leitfähigkeitstyps steht,
die zweite Hauptelektrode (68) so ausgebildet ist, daß sie in Kontakt sowohl mit der Drainschicht (62) des zweiten Leitfähigkeitstyps als auch der Drainschicht (63) des ersten Leitfähigkeitstyps steht, und
die Unterelektrode (67) an die erste und die zweite Gateelektrode (67) angeschlossen ist.
18. Gerät nach Anspruch 17, dadurch gekennzeichnet, daß die erste und die zweite Gateelektrode (67) über den Gateisolierfilm (66) in Gräben vergraben sind, die sich in der ersten Hauptoberfläche des Halbleitersubstrats (61) von einer Oberfläche der ersten und der zweiten Sourceschicht (65) des ersten Leitfähigkeitstyps aus zu einer mittleren Tiefe der ersten und der zweiten Basisschicht (61a, 61b) des ersten Leitfähigkeitstyps durch die erste und die zweite Basisschicht (64) des zweiten Leitfähigkeitstyps hin erstrecken.
19. Gerät nach Anspruch 15, dadurch gekennzeichnet, daß ein Isolierbereich (60c) vorgesehen ist, der zwischen dem MOSFET und dem IGBT vorhanden ist.
20. Gerät nach Anspruch 15, dadurch gekennzeichnet, daß eine Seitenwandoberfläche der Ausnehmung verjüngt ausgebildet ist.
DE19811568A 1997-03-18 1998-03-17 Halbleitervorrichtung mit einem Leistungshalbleiterelement Expired - Fee Related DE19811568B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6515197 1997-03-18
JP9-065151 1997-03-18
JP05074598A JP4167313B2 (ja) 1997-03-18 1998-03-03 高耐圧電力用半導体装置
JP10-050745 1998-03-03

Publications (2)

Publication Number Publication Date
DE19811568A1 true DE19811568A1 (de) 1998-09-24
DE19811568B4 DE19811568B4 (de) 2005-10-06

Family

ID=26391203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19811568A Expired - Fee Related DE19811568B4 (de) 1997-03-18 1998-03-17 Halbleitervorrichtung mit einem Leistungshalbleiterelement

Country Status (3)

Country Link
US (1) US6054748A (de)
JP (1) JP4167313B2 (de)
DE (1) DE19811568B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147307A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag IGBT mit integriertem Freilaufelement
DE10154658B4 (de) * 2001-11-07 2008-11-06 X-Fab Semiconductor Foundries Ag Integrierter Leistungsschaltkreis mit verbessertem elektrischen und thermischen Durchgangswiderstand und Verfahren zu seiner Herstellung
EP2073271A1 (de) * 2007-12-19 2009-06-24 ABB Technology AG Rückwärtsleitender, bipolarer Transistor mit isoliertem Gate und Herstellungsverfahren dafür
WO2009077588A1 (en) 2007-12-19 2009-06-25 Abb Technology Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH &amp; Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
US8952449B2 (en) 2010-08-17 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device having both IGBT area and diode area
DE10262169B4 (de) * 2002-04-19 2016-11-03 Infineon Technologies Ag Halbleiterbauelement und integrierte Schaltungsanordnung damit

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
JP4862207B2 (ja) * 1999-11-26 2012-01-25 富士電機株式会社 半導体装置の製造方法
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2002026307A (ja) * 2000-07-05 2002-01-25 Sansha Electric Mfg Co Ltd 電力用半導体素子の製造方法
JP4736180B2 (ja) 2000-11-29 2011-07-27 株式会社デンソー 半導体装置およびその製造方法
WO2003061015A1 (de) * 2002-01-15 2003-07-24 Robert Bosch Gmbh Halbleiteranordnung mit einem pn-übergang und verfahren zur herstellung einer halbleiteranordnung
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2004281949A (ja) * 2003-03-19 2004-10-07 Nippon Inter Electronics Corp 半導体装置及びその製造方法
JP2004342718A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体装置及びコンバータ
DE102005011703A1 (de) * 2004-03-11 2005-09-29 Siced Electronics Development Gmbh & Co. Kg pn-Diode auf der Basis von Silicumcarbid und Verfahren zu deren Herstellung
JP4815885B2 (ja) * 2005-06-09 2011-11-16 トヨタ自動車株式会社 半導体装置の制御方法
JP4545800B2 (ja) * 2006-02-07 2010-09-15 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP1873837B1 (de) * 2006-06-28 2013-03-27 STMicroelectronics Srl Leistungs-Halbleiterbauelement mit einer Randabschlussstruktur und Verfahren zu seiner Herstellung
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP4973418B2 (ja) 2007-09-26 2012-07-11 サンケン電気株式会社 半導体装置
JP4544313B2 (ja) 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5282822B2 (ja) 2009-09-07 2013-09-04 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5409247B2 (ja) 2009-10-13 2014-02-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2011074075A1 (ja) * 2009-12-15 2011-06-23 トヨタ自動車株式会社 半導体装置の製造方法
EP2541609B1 (de) * 2010-02-23 2019-07-03 Yoshitaka Sugawara Halbleiterbauelement
CN102782845B (zh) * 2010-04-15 2015-04-15 菅原良孝 半导体装置
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置
JP5606240B2 (ja) 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
JP5547022B2 (ja) * 2010-10-01 2014-07-09 トヨタ自動車株式会社 半導体装置
JP5708124B2 (ja) * 2011-03-25 2015-04-30 三菱電機株式会社 半導体装置
JP6284565B2 (ja) * 2011-08-02 2018-02-28 ローム株式会社 半導体装置およびその製造方法
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
US9379224B2 (en) 2011-08-30 2016-06-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN103890920B (zh) * 2011-11-15 2017-05-31 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP5756041B2 (ja) * 2012-03-06 2015-07-29 株式会社豊田中央研究所 半導体装置
WO2013160412A1 (en) 2012-04-25 2013-10-31 Abb Schweiz Ag Insulated gate bipolar transistor with high emitter gate capacitance
CN104285298A (zh) * 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP6150542B2 (ja) * 2013-02-04 2017-06-21 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2014187080A (ja) * 2013-03-22 2014-10-02 Panasonic Corp 半導体素子、半導体装置及び複合モジュール
JP2014204038A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
JP6127820B2 (ja) * 2013-08-02 2017-05-17 トヨタ自動車株式会社 半導体装置
JP5867484B2 (ja) 2013-11-14 2016-02-24 トヨタ自動車株式会社 半導体装置の製造方法
WO2015107871A1 (ja) * 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015204374A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP2015204375A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6319151B2 (ja) * 2015-03-23 2018-05-09 豊田合成株式会社 半導体装置および半導体装置の製造方法
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
TWI563570B (en) * 2015-11-23 2016-12-21 Pfc Device Holdings Ltd Low-temperature oxide method for manufacturing backside field stop layer of insulated gate bipolar transistor (IGBT)
CN106935498B (zh) * 2015-12-30 2019-09-13 节能元件控股有限公司 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法
JP6540563B2 (ja) * 2016-03-15 2019-07-10 三菱電機株式会社 半導体装置
JP6531731B2 (ja) * 2016-07-21 2019-06-19 株式会社デンソー 半導体装置
JP6891560B2 (ja) 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
JP6935373B2 (ja) 2018-08-21 2021-09-15 株式会社東芝 半導体装置
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
CN109411528B (zh) * 2018-10-26 2020-12-22 珠海格力电器股份有限公司 一种电阻等效二极管结构
US11411099B2 (en) * 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370209A (en) * 1964-08-31 1968-02-20 Gen Electric Power bulk breakdown semiconductor devices
US4374389A (en) * 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JP2689047B2 (ja) * 1991-07-24 1997-12-10 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH05275688A (ja) * 1992-03-30 1993-10-22 Toshiba Corp プレーナ型電力用半導体素子
JPH07302898A (ja) * 1994-05-10 1995-11-14 Fuji Electric Co Ltd Ｍｏｓ半導体素子およびその制御方法
JPH07335913A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置
DE69602114T2 (de) * 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147307A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag IGBT mit integriertem Freilaufelement
DE10154658B4 (de) * 2001-11-07 2008-11-06 X-Fab Semiconductor Foundries Ag Integrierter Leistungsschaltkreis mit verbessertem elektrischen und thermischen Durchgangswiderstand und Verfahren zu seiner Herstellung
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
DE10262169B4 (de) * 2002-04-19 2016-11-03 Infineon Technologies Ag Halbleiterbauelement und integrierte Schaltungsanordnung damit
US8617936B2 (en) 2007-12-19 2013-12-31 Abb Technology Ag Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
WO2009077588A1 (en) 2007-12-19 2009-06-25 Abb Technology Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
EP2086012A1 (de) * 2007-12-19 2009-08-05 ABB Technology AG Rückwärtsleitender, bipolarer Transistor mit isoliertem Gate und Herstellungsverfahren dafür
US8435863B2 (en) 2007-12-19 2013-05-07 Abb Technology Ag Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
WO2009077583A1 (en) * 2007-12-19 2009-06-25 Abb Technology Ag Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device
US9000480B2 (en) 2007-12-19 2015-04-07 Abb Technology Ag Reverse-conducting semiconductor device
EP2073271A1 (de) * 2007-12-19 2009-06-24 ABB Technology AG Rückwärtsleitender, bipolarer Transistor mit isoliertem Gate und Herstellungsverfahren dafür
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH &amp; Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
US8952449B2 (en) 2010-08-17 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device having both IGBT area and diode area
DE102011081029B4 (de) * 2010-08-17 2015-08-13 Toyota Jidosha K.K. Halbleitervorrichtung mit sowohl einem igbt-bereich als auch einem diodenbereich und verfahren zur herstellung

Also Published As

Publication number Publication date
JPH10321877A (ja) 1998-12-04
US6054748A (en) 2000-04-25
JP4167313B2 (ja) 2008-10-15
DE19811568B4 (de) 2005-10-06

Similar Documents

Publication Publication Date Title
DE19811568B4 (de) Halbleitervorrichtung mit einem Leistungshalbleiterelement
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE19651108C2 (de) Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE10004548A1 (de) Trench-IGBT
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE112011100533T5 (de) Halbleitervorrichtung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE2854174C2 (de) Steuerbare PIN-Leistungsdiode
DE102020107277A1 (de) Rc-igbt
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE4315178A1 (de) IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111001