CN109411528B - 一种电阻等效二极管结构 - Google Patents
一种电阻等效二极管结构 Download PDFInfo
- Publication number
- CN109411528B CN109411528B CN201811258510.3A CN201811258510A CN109411528B CN 109411528 B CN109411528 B CN 109411528B CN 201811258510 A CN201811258510 A CN 201811258510A CN 109411528 B CN109411528 B CN 109411528B
- Authority
- CN
- China
- Prior art keywords
- diode
- resistor
- resistance
- equivalent
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000007599 discharging Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 6
- 230000004888 barrier function Effects 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种电阻等效二极管结构，包括Psub衬底，所述Psub衬底上设置有由SAB及正下方的N+区(或P+区)组成的电阻器件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层N+(或P+)和高浓度衬底P+ring(或N+ring)的反向偏置二极管核心区；此为电阻等效二极管结构。本发明提出的是一种电阻等效二极管的结构，电路设计时节省独立二极管器件，只需设计真实的电阻器件。而需要实现二极管的功能则在集成电路版图中通过改变传统电阻器件的结构，在电阻两极设计等效二极管，即一种电阻器件同时实现两种功能。此种电阻等效的二极管组合也能全方位的实现电荷泄放能力。
Description
技术领域
本发明属于半导体集成电路技术领域，特别涉及一种利用电阻 器件同时实现电阻和二极管两种功能的电阻等效二极管结构。
背景技术
目前半导体集成电路工艺越来越先进，工艺尺寸从微米级到亚微 米级再到深亚微米级这一系列的升级过程，使得芯片规模动辄就是百 万级别晶体管。
现有半导体集成电路芯片的优点是芯片功能强大，运算能力强， 覆盖面广；缺点是芯片版图设计要求严苛，面积变大，芯片流片成本 变高。所以迫切需要设计一种优化集成电路版图面积的结构。
发明内容
本发明要解决的技术问题是：现有半导体集成电路芯片版图设计 要求严苛，面积变大，芯片流片成本变高。
本发明采用如下技术手段：
一种电阻等效二极管结构，包括Psub衬底，
所述Psub衬底上设置有由SAB及正下方的N+区组成的电阻器 件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层 N+和高浓度衬底P+ring组成的反向偏置二极管核心区；此为N型电 阻等效二极管结构；或者，
所述Psub衬底上设置有由SAB及正下方的P+区组成的电阻器 件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层P+和高浓度衬底N+ring组成的反向偏置二极管核心区；此为P型电 阻等效二极管结构。
更进一步地，所述N型电阻等效二极管结构中，反向偏置二极 管的泄放电荷能力与反向偏置二极管核心区的电阻器件基础层N+区 的面积成正比。
更进一步地，所述P型电阻等效二极管结构中，反向偏置二极管 的泄放电荷能力与反向偏置二极管核心区的电阻器件基础层P+区的 面积成正比。
更进一步地，所述N型电阻等效二极管结构中的等效电阻是N 扩散电阻，版图结构由在N扩散基础上注入金属与连接孔组成的低 阻端口和在中间N扩散基础上注入SAB层的高阻部分组成，实现电 阻的功能。
更进一步地，所述P型电阻等效二极管结构中的等效电阻是P 型扩散电阻，版图结构由在P扩散基础上注入金属与连接孔组成的低 阻端口和在中间P扩散基础上注入SAB层的高阻部分组成，实现电 阻的功能。
更进一步地，所述N型电阻等效二极管结构中的等效二极管D 是在N扩散基础上注入金属与连接孔组成的N极和外围接地的衬底 P+ring组成的P极形成二极管PN节，实现二极管保护功能。
更进一步地，所述P型电阻等效二极管结构中的等效二极管D 是在P扩散基础上注入金属与连接孔组成的P极和外围接电源的衬底 N+ring组成的N极形成二极管PN节，实现二极管保护功能。
更进一步地，在集成电路版图中通过在电阻两极增设等效二极管， 利用一种电阻器件同时实现电阻和二极管两种功能。
本发明的有益效果如下：
本发明提出的是一种电阻等效二极管的结构，电路设计时节省独 立二极管器件，只需设计真实的电阻器件。而需要实现二极管的功能 则在集成电路版图中通过改变传统电阻器件的结构，在电阻两极设计 等效二极管，即一种电阻器件同时实现两种功能。此种电阻等效的二 极管组合也能全方位的实现电荷泄放能力。
附图说明
图1是本发明电阻等效二极管原理图；
图2是本发明电阻等效二极管复用版图结构示意图；
图3是本发明电阻等效二极管(N型二极管)复用工艺结构示 意图；
图4是本发明电阻等效二极管(P型二极管)复用版图结构示意 图；
图5是本发明电阻等效二极管(P型二极管)复用工艺结构示意 图。
具体实施方式
下面结合附图对本发明作进一步详细说明。
针对现有半导体集成电路芯片版图设计要求严苛，面积变大，芯 片流片成本变高的问题，本发明提供一种电阻等效二极管结构，原理 如图1所示，包括Psub衬底，其中，
所述Psub衬底上设置有由SAB及正下方的N+区组成的电阻器 件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层 N+和高浓度衬底P+ring组成的反向偏置二极管核心区；此为N型电 阻等效二极管结构；或者，
所述Psub衬底上设置有由SAB及正下方的P+区组成的电阻器 件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层 P+和高浓度衬底N+ring组成的反向偏置二极管核心区；此为P型电 阻等效二极管结构。
采用本发明的电阻等效二极管的结构，电路设计时节省独立二极 管器件，只需设计真实的电阻器件。而需要实现二极管的功能则在集 成电路版图中通过改变传统电阻器件的结构，在电阻两极设计等效二 极管，即一种电阻器件同时实现两种功能。此种电阻等效的二极管组 合也能全方位的实现电荷泄放能力。
实施例一
本实施例提供一种如图2-3所示的电阻等效二极管(N型二极管) 结构。
在电阻等效二极管电路中用虚线表示的D(N型二极管)，实际 在电路中不需要表现出来，而需要实现二极管的功能则在集成电路版 图中通过改变传统电阻器件R(N型电阻)的结构，在电阻两极设计 等效二极管，即一种电阻器件同时实现两种功能。此种电阻等效的二 极管组合也能全方位的实现电荷泄放能力。具体版图结构如图2所示： R(N型电阻)是N扩散电阻，而版图结构由在N扩散基础上注入金 属与连接孔组成的低阻端口(D)和在中间N扩散基础上注入 SAB(salicide block)层的高阻部分(R)组成，实现电阻的功能；另外，外围环绕接地的衬底P+ring起到隔离噪音的作用。D(N型二极管) 结构是在N扩散基础上注入金属与连接孔组成的N极和外围接地的 衬底P+ring组成的P极形成二极管PN节，实现二极管保护功能。 即这种版图复用设计结构最大的好处就是减小了模块的面积，在集成 电路芯片中使用多个这种结构会大大的减小芯片面积。
如图3所示，是针对电阻R(N型电阻)的器件结构创新的工艺 结构示意图。在衬底Psub上面分别有三个区域，第一区域是由SAB (salicide block)及正下方的N+区组成的电阻器件核心区；第二和第 三区域分别是左右各一由电阻器件基础层N+和高浓度衬底P+ring组 成反向偏置二极管核心区。其中反向偏置二极管泄放电荷能力与反向 偏置二极管核心区的电阻器件基础层N+区的面积成正比。
实施例二
本实施例提供一种如图4-5所示的电阻等效二极管(P型二极管) 结构。
在电阻等效二极管电路中用虚线表示的D(P型二极管)，实际 在电路中不需要表现出来，而需要实现二极管的功能则在集成电路版 图中通过改变传统电阻器件R(P型电阻)的结构，在电阻两极设计 等效二极管，即一种电阻器件同时实现两种功能。此种电阻等效的二 极管组合也能全方位的实现电荷泄放能力。具体版图结构如图4所示： R(P型电阻)是P扩散电阻，而版图结构由在P扩散基础上注入金 属与连接孔组成的低阻端口(D)和在中间P扩散基础上注入 SAB(salicide block)层的高阻部分(R)组成，实现电阻的功能；另外，外围环绕接电源的衬底N+ring起到隔离噪音的作用。D(P型二极 管)结构是在P扩散基础上注入金属与连接孔组成的P极和外围接电 源的衬底N+ring组成的N极形成二极管PN节，实现二极管保护功 能。即这种版图复用设计结构最大的好处就是减小了模块的面积，在 集成电路芯片中使用多个这种结构会大大的减小芯片面积。
如图5所示，是针对电阻R(P型电阻)的器件结构创新的工艺 结构示意图。在衬底Psub上面分别有三个区域，第一区域是由SAB (salicide block)及正下方的P+区组成的电阻器件核心区；第二和第 三区域分别是左右各一由电阻器件基础层P+和高浓度衬底N+ring组 成反向偏置二极管核心区。其中反向偏置二极管泄放电荷能力与反向 偏置二极管核心区的电阻器件基础层P+区的面积成正比。
综上所述，本发明的的电阻等效二极管的版图结构应用于芯片中 时，最大程度的做到了芯片的功能全面、面积小、保护能力高各项优 点。本发明通过改变传统电阻器件的结构，在电阻两极设计等效二极 管，即一种电阻器件同时实现两种功能，节省独立二极管器件，优化 集成电路版图面积。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明。 凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等， 均应包含在本发明的保护范围之内。
Claims (6)
1.一种电阻等效二极管结构，其特征在于：包括Psub衬底，
N型电阻等效二极管结构：所述Psub衬底上设置有由硅化物阻挡层SAB及硅化物阻挡层SAB正下方的N+区组成的电阻器件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层N+和高浓度衬底P+ring组成的反向偏置二极管核心区；所述N型电阻等效二极管结构中的等效电阻是N扩散电阻，版图结构由在N扩散基础上设置金属与连接孔组成的低阻端口和在中间N扩散基础上设置硅化物阻挡层SAB的高阻部分组成，实现电阻的功能；或者，
P型电阻等效二极管结构：所述Psub衬底上设置有由硅化物阻挡层SAB及正下方的P+区组成的电阻器件核心区，所述电阻器件核心区的左右各设置一由电阻器件基础层P+和高浓度衬底N+ring组成的反向偏置二极管核心区；所述P型电阻等效二极管结构中的等效电阻是P型扩散电阻，版图结构由在P扩散基础上设置金属与连接孔组成的低阻端口和在中间P扩散基础上设置硅化物阻挡层SAB的高阻部分组成，实现电阻的功能。
2.根据权利要求1所述的电阻等效二极管结构，其特征在于：所述N型电阻等效二极管结构中，反向偏置二极管的泄放电荷能力与反向偏置二极管核心区的电阻器件基础层N+区的面积成正比。
3.据权利要求1所述的电阻等效二极管结构，其特征在于：所述P型电阻等效二极管结构中，反向偏置二极管的泄放电荷能力与反向偏置二极管核心区的电阻器件基础层P+区的面积成正比。
4.据权利要求1所述的电阻等效二极管结构，其特征在于：所述N型电阻等效二极管结构中的等效二极管D是在N扩散基础上设置金属与连接孔组成的N极和外围接地的衬底P+ring组成的P极形成二极管PN结，实现二极管保护功能。
5.权利要求1所述的电阻等效二极管结构，其特征在于：所述P型电阻等效二极管结构中的等效二极管D是在P扩散基础上设置金属与连接孔组成的P极和外围接电源的衬底N+ring组成的N极形成二极管PN结，实现二极管保护功能。
6.据权利要求1所述的电阻等效二极管结构，其特征在于：在集成电路版图中通过在电阻两极增设等效二极管，利用一种电阻器件同时实现电阻和二极管两种功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811258510.3A CN109411528B (zh) | 2018-10-26 | 2018-10-26 | 一种电阻等效二极管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811258510.3A CN109411528B (zh) | 2018-10-26 | 2018-10-26 | 一种电阻等效二极管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411528A CN109411528A (zh) | 2019-03-01 |
| CN109411528B true CN109411528B (zh) | 2020-12-22 |
Family
ID=65470000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811258510.3A Active CN109411528B (zh) | 2018-10-26 | 2018-10-26 | 一种电阻等效二极管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411528B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103622A (en) * | 1997-12-15 | 2000-08-15 | Taiwan Semiconductor Manufacturing | Silicide process for mixed mode product with dual layer capacitor and polysilicon resistor which is protected with a capacitor protective oxide during silicidation of FET device |
| CN107809238A (zh) * | 2017-09-27 | 2018-03-16 | 珠海格力电器股份有限公司 | 一种基于mcu的锁相环锁定检测方法和mcu |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4451839A (en) * | 1980-09-12 | 1984-05-29 | National Semiconductor Corporation | Bilateral zener trim |
| JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| JP5190913B2 (ja) * | 2007-01-15 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2018
- 2018-10-26 CN CN201811258510.3A patent/CN109411528B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103622A (en) * | 1997-12-15 | 2000-08-15 | Taiwan Semiconductor Manufacturing | Silicide process for mixed mode product with dual layer capacitor and polysilicon resistor which is protected with a capacitor protective oxide during silicidation of FET device |
| CN107809238A (zh) * | 2017-09-27 | 2018-03-16 | 珠海格力电器股份有限公司 | 一种基于mcu的锁相环锁定检测方法和mcu |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411528A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981483B2 (en) | ESD protection structure and ESD protection circuit | |
| US8692289B2 (en) | Fast turn on silicon controlled rectifiers for ESD protection | |
| US7718481B2 (en) | Semiconductor structure and method of manufacture | |
| JP5265951B2 (ja) | 保護回路 | |
| CN101106128B (zh) | 半导体器件和保护电路 | |
| US20160372458A1 (en) | Electrostatic Discharge Protection Device | |
| KR20030028043A (ko) | 정전 방전 보호 기능을 가진 반도체 장치 | |
| US20050045909A1 (en) | Electrostatic discharge protection for integrated circuit devices | |
| US20130285196A1 (en) | Esd protection circuit providing multiple protection levels | |
| US7772650B2 (en) | Layout structure of electrostatic discharge protection circuit | |
| US5763918A (en) | ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up | |
| CN114600242A (zh) | 半导体集成电路装置 | |
| US7138701B2 (en) | Electrostatic discharge protection networks for triple well semiconductor devices | |
| KR100630649B1 (ko) | Ｅｓｄ 보호 회로 | |
| CN109411528B (zh) | 一种电阻等效二极管结构 | |
| CN101159263A (zh) | 箝位电路的静电放电保护 | |
| US10269898B2 (en) | Surrounded emitter bipolar device | |
| US10811493B2 (en) | Single event latch-up (SEL) mitigation techniques | |
| KR100928653B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7449750B2 (en) | Semiconductor protection device | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US7940499B2 (en) | Multi-pad shared current dissipation with heterogenic current protection structures | |
| CN110071103B (zh) | 一种冷备份电路的esd保护结构及制备方法 | |
| CN211265471U (zh) | 一种双向可控硅静电防护器件 | |
| US9337077B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |