CN110010678A - 横向绝缘栅双极晶体管及其制作方法 - Google Patents
横向绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN110010678A CN110010678A CN201810007205.0A CN201810007205A CN110010678A CN 110010678 A CN110010678 A CN 110010678A CN 201810007205 A CN201810007205 A CN 201810007205A CN 110010678 A CN110010678 A CN 110010678A
- Authority
- CN
- China
- Prior art keywords
- area
- cathode
- anode
- layer
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种横向绝缘栅双极晶体管及其制作方法，通过在衬底上形成一层第一N埋层，并在第一N埋层上形成一层埋氧层，形成的埋氧层仅部分覆盖第一N埋层，然后在阳极使用重掺杂N区来阻止空穴注入衬底，同时在埋氧层下方设置的第一N埋层既能够充当第二条导电通道，减小通态压降，又与衬底相接触扩大了耗尽区，提高了击穿电压，第一N埋层在阴极端也与P体区构成了一个反偏PN结阻止了空穴的泄漏；且由于埋氧层并没有完全将衬底上方的漂移区与衬底隔离，因此工作产生的热量可以通过衬底散发出去，降低自热效应，提升散热效率，同时可以利用衬底承压，可进一步提高击穿电压。
Description
技术领域
本发明涉及通信领域，尤其涉及一种横向绝缘栅双极晶体管及其制作方法。
背景技术
横向绝缘栅双极晶体管LIGBT(Lateral Insulator Gate Bipolar Transistor)是MOS栅器件结构与双极晶体管结构相结合而成的复合型功率器件,具有高输入阻抗和低导通压降的特点。和横向扩散金属氧化物半导体LDMOS(Lateral Diffusion MOS)不同的是LIGBT是一种双极型器件，导通时不仅有电子电流，阳极P+会向漂移区注入空穴产生电子电流，在没有隔离层的情况下部分空穴会继续向衬底注入，造成相当可观的漏电流。针对该问题提出了一种SOI(Silicon-On-Insulator，绝缘衬底上的硅)隔离，这种方式用氧化层直接隔离衬底与漂移区，可以非常有效的降低漏电流，但是因为只有漂移区承压导致器件的击穿电压降低。
发明内容
本发明实施例提供的一种横向绝缘栅双极晶体管及其制作方法，主要解决的技术问题是：现有横向绝缘栅双极晶体管击穿电压低的问题。
为解决上述技术问题，本发明实施例提供一种横向绝缘栅双极晶体管，包括：
衬底，形成于所述衬底上的第一N埋层，形成于所述第一N埋层上将所述第一N埋层部分覆盖的埋氧层，形成于所述埋氧层之上的漂移区，形成于所述漂移区左侧的阴极P体区，以及形成于所述漂移区右上侧的阳极N缓冲区，所述阴极P体区的下端与所述埋氧层接触，且所述阴极P体区的底部直接与所述第一N埋层的上表面接触形成反偏PN结；
还包括在所述阴极P体区内从左往右依次形成的阴极P+区以及第一阴极N+区，在所述阳极N缓冲区内形成的阳极P+区，还包括设置在所述阴极P+区上表面和第一阴极N+区的部分上表面的阴极，设置在所述第一阴极N+区右侧上表面、阴极P体区的上表面和漂移区部分上表面部分的第一栅极，以及设置在所述阳极P+区的上表面的阳极；还包括竖跨所述阳极N缓冲区设置的阳极重掺杂N+区，所述阳极重掺杂N+区上端与所述阳极接触，下端与所述埋氧层和所述第一N埋层接触。
本发明实施例还提供一种横向绝缘栅双极晶体管制作方法，包括：
在衬底上形成第一N埋层；
在所述第一N埋层上形成将所述第一N埋层部分覆盖的埋氧层；
在所述第一N埋层和所述埋氧层之上形成半导体层；
在所述半导体层的左端形成阴极P体区，并在所述半导体层的右端上侧形成阳极N缓冲区，所述阴极P体区的底部与所述埋氧层接触，且所述阴极P体区的底部直接与所述第一N埋层的上表面接触形成反偏PN结，所述阴极P体区和所述阳极N缓冲区之间的半导体层区域为漂移区；
在所述阴极P体区内从左往右形成阴极P+区以及第一阴极N+区，并在所述阳极N缓冲区内形成阳极P+区，以及形成竖跨所述阳极N缓冲区设置的阳极重掺杂N+区，所述阳极重掺杂下端与所述埋氧层和所述第一N埋层接触；
在所述阴极P+区上表面和第一阴极N+区部分上表面设置阴极，在所述阴极P体区位于所述第一阴极N+区右侧的上表面、第一阴极N+区部分上表面和漂移区部分上表面设置第一栅极，以及在所述阳极P+区上表面设置阳极，所述阳极与所述阳极重掺杂N+区上端接触。
本发明的有益效果是：
根据本发明实施例提供的横向绝缘栅双极晶体管及其制作方法，通过在衬底上形成一层第一N埋层，并在第一N埋层上形成一层埋氧层，形成的埋氧层仅部分覆盖第一N埋层，然后在阳极使用重掺杂N区来阻止空穴注入衬底，同时在埋氧层下方设置的第一N埋层既能够充当第二条导电通道，减小通态压降，又与衬底相接触扩大了耗尽区，提高了击穿电压，第一N埋层在阴极端也与P体区构成了一个反偏PN结阻止了空穴的泄漏；且由于埋氧层并没有完全将衬底上方的漂移区与衬底隔离，因此工作产生的热量可以通过衬底散发出去，降低自热效应，提升散热效率，同时可以利用衬底承压，可进一步提高击穿电压。
本发明其他特征和相应的有益效果在说明书的后面部分进行阐述说明，且应当理解，至少部分有益效果从本发明说明书中的记载变的显而易见。
附图说明
图1为一种现有横向绝缘栅双极晶体管结构示意图；
图2为本发明实施例一的横向绝缘栅双极晶体管结构示意图；
图3为本发明实施例二的横向绝缘栅双极晶体管制作方法流程示意图；
图4为本发明实施例二的另一横向绝缘栅双极晶体管制作方法流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一：
参见图1所示，该图所示为一种通过SOI(Silicon-On-Insulator，绝缘衬底上的硅)隔离的典型的横向绝缘栅双极晶体管结构，包括衬底10，可以是硅衬底，在衬底10上形成的埋氧层11以及在埋氧层11上形成的漂移层12，埋氧层11将衬底10和漂移层12隔离，在漂移层12左侧设置的P体区13，在P体区13内设置的阴极P+区14以及阴极N+区15，在漂移层12右上侧设置的阳极N缓冲区18以及在阳极N缓冲区18内形成的阳极P+区19，以及在漂移层12上表面形成的表面氧化层111，以及在表面氧化层111上形成的阴极16、栅极17以及阳极110。这种典型的隔离结构是用埋氧层11直接隔离衬底10与漂移层12，虽然可以降低漏电流，但是因为只有漂移层12承压因此同时降低了击穿电压，且因为埋氧层11的导热能力很差，造成自热效应，导致横向绝缘栅双极晶体管散热性差。
为了解决上述问题，本实施例提供了一种新型结构的横向绝缘栅双极晶体管，其包括衬底，本实施例中的衬底可以是硅衬底，也可以是其他类型的衬底，形成于衬底上的第一N埋层(第一N埋层具体掺的杂质类型可以根据具体需求灵活设定)，形成的第一N埋层将衬底上表面完全覆盖；还包括形成于第一N埋层上将第一N埋层部分覆盖的埋氧层，形成于埋氧层之上的漂移区，形成于漂移区左侧的阴极P体区，以及形成于漂移区右上侧的阳极N缓冲区，阴极P体区的底部直接与第一N埋层的上表面接触形成反偏PN结以阻止空穴的泄露，也即阴极P体区位于第一N埋层未被埋氧层覆盖区域之上，且本实施例中阴极P体区的下端还与埋氧层接触；本实施例中的横向绝缘栅双极晶体管还包括在阴极P体区内从左往右依次形成的阴极P+区以及第一阴极N+区，在阳极N缓冲区内形成的阳极P+区，阴极P+区和第一阴极N+区上表面与阴极P体区上表面齐平，阳极P+区上表面与所述阳极N缓冲区上表面齐平。
本实施例中的横向绝缘栅双极晶体管还包括覆盖阴极P+区上表面和第一阴极N+区部分上表面的阴极，覆盖阴极P体区位于所述第一阴极N+区右侧的上表面、第一阴极N+区部分上表面和漂移区部分上表面的第一栅极，以及覆盖阳极P+区至少部分上表面的阳极。
本实施例中的横向绝缘栅双极晶体管还包括竖跨阳极N缓冲区设置的阳极重掺杂N+区，阳极重掺杂N+区上端与阳极接触，下端与埋氧层和第一N埋层接触。
本实施例提供的横向绝缘栅双极晶体管，通过在衬底上形成一层第一N埋层，并在第一N埋层上形成一层埋氧层，形成的埋氧层仅部分覆盖第一N埋层，然后在阳极使用重掺杂N区来阻止空穴注入衬底，同时在埋氧层下方设置的第一N埋层既能够充当第二条导电通道，减小通态压降，又与衬底相接触扩大了耗尽区，提高了击穿电压，第一N埋层在阴极端也与P体区构成了一个反偏PN结阻止了空穴的泄漏；且由于埋氧层并没有完全将衬底上方的漂移区与衬底隔离，因此工作产生的热量可以通过衬底散发出去，降低自热效应，提升散热效率，同时可以利用衬底承压，可进一步提高击穿电压。
应当理解的是，根据实际需要，本实施例中的阴极P体区也可设置于漂移区右侧，对应的阳极N缓冲区则可以设置于漂移区的左上侧，这种设置方式与将阴极P体区设置于漂移区左侧，阳极N缓冲区设置于漂移区的右上侧完全等同，仅仅是设置方向的对调改变而已。
在本实施例中，横向绝缘栅双极晶体管还可包括形成于阴极P体区内位于阴极P+区左侧的第二阴极N+区，以及形成于阴极P体区左侧的第二N埋层，第二N埋层上端与阴极P体区齐平，下端与第一N埋层接触，以及还包括覆盖阴极P体区位于第二阴极N+区左侧的上表面、第二阴极N+区部分上表面和第二N埋层部分上表面的第二栅极；此时，横向绝缘栅双极晶体管的阴极覆盖阴极P+区上表面、第一阴极N+区部分上表面外，还同时覆盖第二阴极N+区部分上表面。
在本实施例中，漂移区为N型漂移区，当然根据实际需求也可设置为其他类型的漂移区。
本实施例中第一N埋层可为掺杂元素包括第15(VA)族元素(2)的N埋层，例如包括磷元素。本实施例中第一N埋层的厚度可以根据具体应用场景灵活设定，例如可以为5um至10um，例如可为5um、6um、8um、9um或10um等。当然，第二N埋层也可为掺杂元素包括第15(VA)族元素(2)的N埋层，或者根据具体应用场景包含其他元素；或者第一N埋层和第二N埋层都为掺杂元素包括第15(VA)族元素(2)的N埋层。
在本实施例中的一种示例中，漂移区、第一阴极N+区、第二阴极N+区、阳极N缓冲区、第一N埋层、第二N埋层、阳极重掺杂N+区可为N型；阴极P体区、阴极P+区、阳极P+区具体可为P型。
为了便于理解，本实施例结合一种具体的横向绝缘栅双极晶体管结构为示例，对本发明做进一步示例说明。参见图2所示，该横向绝缘栅双极晶体管包括衬底20，具体可为硅衬底，在衬底20上具有一层第一N埋层21；在第一N埋层21上方有埋氧层22，埋氧层22将第一N埋层21部分覆盖；在埋氧层22上方是漂移区23，该漂移区23具体可为N型漂移区；在漂移区23左侧形成有阴极P体区24，以及在P体区24左侧形成有第二N埋层214；在阴极P体区中24形成有阴极P+区25(具体可为重掺杂P+区)、第一阴极N+区281和第一阴极N+区282(具体可为重掺杂N+区)；在漂移区23右上侧形成的阳极N缓冲区(具体可为轻掺杂N缓冲区)29，以及在阳极N缓冲区29内形成的阳极P+区210，还包括竖跨阳极N缓冲区29设置的阳极重掺杂N+区211，具体的，参见图2所示，阳极重掺杂N+区211上下两端分别跨接在阳极N缓冲区29上下两侧，阳极重掺杂N+区211上端与阳极212接触(具体结构中，阳极重掺杂N+区211上端区域与阳极212至少部分重叠)，阳极重掺杂N+区211下端延伸出阳极N缓冲区29与埋氧层22和第一N埋层21接触(具体结构中，阳极重掺杂N+区211下端区域与埋氧层22和第一N埋层21至少部分重叠)；漂移区23上表面形成有表面氧化层213，在表面氧化层213上依次形成的阴极25、第一栅极261、第二栅极262、阳极212；阴极P体区24的上端为双沟道；第一栅极261横跨第一阴极N+区281、右侧沟道、漂移区23上方，也即第一栅极261覆盖阴极P体区24位于第一阴极N+区281右侧的上表面、第一阴极N+区281部分上表面(具体为右侧部分的上表面)和漂移区部分上表面(具体为左侧部分的上表面)，第二栅极262横跨第二阴极N+区282、左侧沟道、第二N埋层214上方，也即第二栅极262覆盖阴极P体区24位于第二阴极N+区282左侧的上表面、第二阴极N+区282部分上表面(具体为左侧部分的上表面)和第二N埋层214部分上表面(具体为右侧部分的上表面)。
图2中，漂移区23、第一阴极N+区281、第二阴极N+区282、阳极N缓冲区29、第一N埋层21、第二N埋层214、阳极重掺杂N+区211为N型；P衬底20、阴极P体区24、阴极P+区25、阳极P+区210为P型。
图2所示的横向绝缘栅双极晶体管与普通的SOI LIGBT相比较，将埋氧层22缩短，在阳极使用重掺杂N区来阻止空穴注入衬底，同时在埋氧层下方有一层第一N埋层，既能够充当第二条导电通道，又与衬底相接触扩大了耗尽区，提高了击穿电压，除此之外，在阴极端也与P体区构成了一个反偏PN结阻止了空穴的泄漏。在当LIGBT工作时，由于埋氧层22并没有完全隔离漂移区23和衬底20，因此工作产生的热量可以通过衬底20散发出去，降低自热效应，同时衬底承压，提高了击穿电压，除此之外增加了一条导电通道，减小了通态压降。
实施例二：
应当理解的是，上述实施例一提供的横向绝缘栅双极晶体管结构可以采用各种制作方法，为了便于理解，本实施例以一种示例的横向绝缘栅双极晶体管方法对本发明做进一步示例说明。
参见图3所示，本实施例提供的横向绝缘栅双极晶体管制作方法包括：
S301：提供衬底，该衬底可以是硅衬底。
S302：在衬底上形成第一N埋层，具体可以在衬底上生成一层硅层，然后掺杂形成第一N埋层，具体掺杂元素具体包括第15(VA)族元素(2)，例如包括磷元素。在本示例中，第一N埋层掺杂元素的掺杂浓度为0.9×1015cm-3至1.1×1015cm-3，例如可以为0.9×1015cm-3，0.95×1015cm-3，1.0×1015cm-3，1.05×1015cm-3或1.1×1015cm-3等等。
S303：在第一N埋层上形成将第一N埋层部分覆盖的埋氧层。具体的在第一N埋层上再生成一层硅层，然后对硅层进行氧化处理形成埋氧层，形成的埋氧层仅部分覆盖第一N埋层。具体可通过开窗等方式形成将第一N埋层部分覆盖的埋氧层。
S304：在第一N埋层和埋氧层之上形成半导体层，具体可以为N型半导体层，具体的可以先生成一层硅层，然后对硅层进行相应的掺杂处理得到半导体层。
S305：在半导体层的左端形成阴极P体区，并在半导体层的右端上侧形成阳极N缓冲区。
本步骤中形成的阴极P体区的下端与埋氧层接触，且其底部直接与第一N埋层的上表面接触形成反偏PN结，半导体层位于阴极P体区和阳极N缓冲区之间的区域为漂移区，参见图2中的23所示。
另外，应当理解的是，在本实施例中，也可在半导体层的左端上侧形成阳极N缓冲区，并在半导体层的右端形成阴极P体区。且应当理解的是，本实施例中形成阴极P体区和阳极N缓冲区的顺序并无严格限制，可以先形成阴极P体区，再形成阳极N缓冲区，也可先形成阳极N缓冲区，再形成阴极P体区，或者二者同时形成。
在半导体层的左端形成阴极P体区时，可在半导体层的左端相应区域进行相应的掺杂处理即可。相应的，在半导体层的右端上侧形成阳极N缓冲区，可在半导体层的右端上侧相应区域进行相应的掺杂处理即可。
S306：在阴极P体区内从左往右形成阴极P+区以及第一阴极N+区，并在阳极N缓冲区内形成阳极P+区，并形成竖跨阳极N缓冲区的阳极重掺杂N+区。
本实施例中，形成的阴极P+区和第一阴极N+区上表面与所述阴极P体区上表面齐平，阳极P+区上表面与阳极N缓冲区上表面齐平，阳极重掺杂N+区上端与阳极区直接接触，下端延伸出阳极N缓冲区与所述埋氧层和第一N埋层接触。
同样，应当理解的是，本实施例中阴极P+区、第一阴极N+区、阳极P+区以及阳极重掺杂N+区的形成顺序也并无严格显示，可根据实际情况灵活选择。
S307：形成覆盖阴极P+区上表面和第一阴极N+区部分上表面的阴极，覆盖阴极P体区位于第一阴极N+区右侧的上表面、第一阴极N+区部分上表面和漂移区部分上表面的第一栅极，以及覆盖阳极P+区至少部分上表面的阳极。
同样，应当理解的是，本实施例中阴极、第一阴栅极和阳极形成顺序也并无严格显示，可根据实际情况灵活选择。
在本实施例中，在执行上述S307之前，还包括：
在半导体层之上形成表面氧化层，表面氧化层将漂移区、阴极P体区、阴极P+区、第一阴极N+区、阳极N缓冲区、阳极P+区以及阳极重掺杂N+区的上表面覆盖。
在本实施例中，在S306中的阴极P体区内形成的阴极P+区以及第一阴极N+区时，可在阴极P体区内中间位置形成阴极P+区，并在阴极P+区右侧形成第一阴极N+区，形成的阴极P+区、第一阴极N+区上表面与阴极P体区上表面齐平。
在本实施例中，还可包括在阴极P体区内位于阴极P+区左侧的区域形成第二阴极N+区，此时半导体层的左侧与阴极P体区左侧之间的半导体构成第二N埋层，参见图2中的214所示此时阴极P体区在半导体层的左端形成时，并非紧挨半导体层左侧边缘形成，而是距离半导体左侧边缘有一定的距离，该距离的大小可灵活设定。此时还可包括形成覆盖阴极P体区位于第二阴极N+区左侧的上表面、第二阴极N+区部分上表面和第二N埋层部分上表面的第二栅极；此时的形成的阴极同时覆盖阴极P+区上表面、第一阴极N+区部分上表面和第二阴极N+区部分上表面。
在上述各步骤中，第一N埋层区的掺杂浓度、N半导体层、阳极N缓冲区的掺杂浓度，阴极P体区的掺杂浓度，第一阴极N+区和第二阴极N+区的掺杂浓度、阴极P+区的掺杂浓度、阳极P+区的掺杂浓度，阳极重掺杂N+区的掺杂浓度具体可以根据具体应用需求灵活设定。
为了便于理解，本实施例具体以硅衬底为示例，对实施例一中图2所示的基于双通道的部分SOILIGBT器件的一种制造方法过程为示例进行说明，参见图4所示，包括：
S401：在SOI硅衬底上进行N掺杂制造第一N埋层。
S402：在第一N埋层上生长氧化层，氧化层将第一N埋层的右端部分覆盖，左端部分未覆盖。
S403：在第一N埋层和氧化层上外延N型半导体层。
S404：在N型半导体层注入阳极轻掺杂N缓冲区。
S405：在N型半导体层中注入阴极轻掺杂P体区。
S406：在阴极轻掺杂P体区中注入阴极重掺杂N+区形成第一阴极N+区和第二N+区，在阳极端注入阳极重掺杂N+区。
S407：在阴极轻掺杂P体区中注入阴极重掺杂P+区，在阳极轻杂N缓冲区中注入阳极重掺杂P+区。
S408：在表面生长氧化层。
S409：在表面制造电极阴极、第一栅极、第二栅极以及阳极。
在一种示例中，第一N埋层区的掺杂浓度为1×1015cm-3，N型半导体层(也即第一N埋层)的掺杂浓度为1×1015cm-3，N缓冲区的掺杂浓度为3×1017cm-3，P体区的掺杂浓度为1×1017cm-3，阴极重掺杂N+区、阴极重掺杂P+区、阳极重掺杂P+区的掺杂浓度为1×1021cm-3，阳极重掺杂N+区的掺杂浓度为5×1020cm-3。
本实施例提供的横向绝缘栅双极晶体管，与现有横向绝缘栅双极晶体管结构相比，一方面埋氧层更短了，有利于工作时热量的导通到衬底，从而降低自热效应，另一方面衬底参与承压，因此击穿电压可以大大提升。同时具有两个导电通道提高了器件的电流特性，减小了通态压降。
以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种横向绝缘栅双极晶体管，包括：
衬底，形成于所述衬底上的第一N埋层，形成于所述第一N埋层上将所述第一N埋层部分覆盖的埋氧层，形成于所述埋氧层之上的漂移区，形成于所述漂移区左侧的阴极P体区，以及形成于所述漂移区右上侧的阳极N缓冲区，所述阴极P体区的下端与所述埋氧层接触，且所述阴极P体区的底部直接与所述第一N埋层的上表面接触形成反偏PN结；
还包括在所述阴极P体区内从左往右依次形成的阴极P+区以及第一阴极N+区，在所述阳极N缓冲区内形成的阳极P+区，阳还包括设置在所述阴极P+区上表面和第一阴极N+区的部分上表面的阴极，设置在所述第一阴极N+区右侧上表面、阴极P体区的上表面和漂移区部分上表面部分的第一栅极，以及设置在所述阳极P+区的上表面的阳极；还包括竖跨所述阳极N缓冲区设置的阳极重掺杂N+区，所述阳极重掺杂N+区上端与所述阳极接触，下端与所述埋氧层和所述第一N埋层接触。
2.如权利要求1所述的横向绝缘栅双极晶体管，其特征在于，还包括形成于所述阴极P体区内位于所述阴极P+区左侧的第二阴极N+区，和形成于所述阴极P体区左侧的第二N埋层，所述第二N埋层上端与所述阴极P体区齐平，下端与所述第一N埋层接触；以及还包括在所述阴极P体区位于所述第二阴极N+区左侧的上表面、所述第二阴极N+区部分上表面和所述第二N埋层部分上表面设置的第二栅极；
所述阴极覆盖所述阴极P+区上表面、第一阴极N+区部分上表面和第二阴极N+区部分上表面。
3.如权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述漂移区为N型漂移区。
4.如权利要求2所述的横向绝缘栅双极晶体管，其特征在于，所述漂移区、第一阴极N+区、第二阴极N+区、阳极N缓冲区、第一N埋层、第二N埋层、阳极重掺杂N+区为N型；所述阴极P体区、阴极P+区、阳极P+区为P型。
5.如权利要求2-4任一项所述的横向绝缘栅双极晶体管，其特征在于，所述第一N埋层和/或所述第二N埋层为掺杂元素包括第15(VA)族元素(2)的N埋层。
6.如权利要求1-4任一项所述的横向绝缘栅双极晶体管，其特征在于，所述N埋层的厚度为5um至10um。
7.一种横向绝缘栅双极晶体管制作方法，包括：
在衬底上形成第一N埋层；
在所述第一N埋层上形成将所述第一N埋层部分覆盖的埋氧层；
在所述第一N埋层和所述埋氧层之上形成半导体层；
在所述半导体层的左端形成阴极P体区，并在所述半导体层的右端上侧形成阳极N缓冲区，所述阴极P体区的下端与所述埋氧层接触，且所述阴极P体区的底部直接与所述第一N埋层的上表面接触形成反偏PN结，所述阴极P体区和所述阳极N缓冲区之间的半导体层区域为漂移区；
在所述阴极P体区内从左往右形成阴极P+区以及第一阴极N+区，并在所述阳极N缓冲区内形成阳极P+区，以及形成竖跨所述阳极N缓冲区设置的阳极重掺杂N+区，所述阳极重掺杂下端与所述埋氧层和所述第一N埋层接触；
在所述阴极P+区上表面和第一阴极N+区部分上表面设置阴极，在所述阴极P体区位于所述第一阴极N+区右侧的上表面、第一阴极N+区部分上表面和漂移区部分上表面设置第一栅极，以及在所述阳极P+区上表面设置阳极，所述阳极与所述阳极重掺杂N+区上端接触。
8.如权利要求7所述的横向绝缘栅双极晶体管制作方法，其特征在于，所述形成覆盖所述阴极P+区上表面和第一阴极N+区部分上表面的阴极，覆盖所述阴极P体区位于所述第一阴极N+区右侧的上表面、第一阴极N+区部分上表面和漂移区部分上表面的第一栅极，以及覆盖所述阳极P+区至少部分上表面的阳极之前，还包括：
在所述半导体层之上形成表面氧化层，所述表面氧化层将所述漂移区、阴极P体区、阴极P+区、第一阴极N+区、阳极N缓冲区、阳极P+区以及阳极重掺杂N+区的上表面覆盖。
9.如权利要求7所述的横向绝缘栅双极晶体管制作方法，其特征在于，所述半导体层为N型半导体层；
所述横向绝缘栅双极晶体管制作方法还包括：
在所述阴极P体区内位于所述阴极P+区左侧的区域形成第二阴极N+区，所述半导体层的左侧与所述阴极P体区左侧之间的半导体构成第二N埋层；
形成覆盖所述阴极P体区位于所述第二阴极N+区左侧的上表面、所述第二阴极N+区部分上表面和所述第二N埋层部分上表面的第二栅极；
所述阴极覆盖所述阴极P+区上表面、第一阴极N+区部分上表面和第二阴极N+区部分上表面。
10.如权利要求7-9任一项所述的横向绝缘栅双极晶体管制作方法，其特征在于，所述第一N埋层掺杂元素的掺杂浓度为0.9×1015cm-3至1.1×1015cm-3。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810007205.0A CN110010678A (zh) | 2018-01-04 | 2018-01-04 | 横向绝缘栅双极晶体管及其制作方法 |
| PCT/CN2018/117763 WO2019134466A1 (zh) | 2018-01-04 | 2018-11-27 | 横向绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810007205.0A CN110010678A (zh) | 2018-01-04 | 2018-01-04 | 横向绝缘栅双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110010678A true CN110010678A (zh) | 2019-07-12 |
Family
ID=67144102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810007205.0A Withdrawn CN110010678A (zh) | 2018-01-04 | 2018-01-04 | 横向绝缘栅双极晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110010678A (zh) |
| WO (1) | WO2019134466A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117497578A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种具有低漏电的igbt及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235804A1 (en) * | 2006-04-10 | 2007-10-11 | Fuji Electric Device Technology Co., Ltd. | Soi lateral semiconductor device and method of manufacturing the same |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| CN101834202A (zh) * | 2010-04-13 | 2010-09-15 | 东南大学 | 降低热载流子效应的n型横向绝缘栅双极型器件 |
| WO2014041652A1 (ja) * | 2012-09-13 | 2014-03-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN103762230A (zh) * | 2014-01-24 | 2014-04-30 | 东南大学 | N沟道注入效率增强型绝缘栅双极型晶体管 |
| CN105633140A (zh) * | 2016-03-30 | 2016-06-01 | 南京邮电大学 | 一种双层部分soi ligbt器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003889A (ja) * | 2008-06-20 | 2010-01-07 | Hitachi Ltd | 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置およびプラズマディスプレイ装置 |
| JP5994939B2 (ja) * | 2013-06-14 | 2016-09-21 | 富士電機株式会社 | 半導体装置 |
| CN105789286B (zh) * | 2014-12-22 | 2018-11-27 | 无锡华润上华科技有限公司 | 横向绝缘栅双极型晶体管 |
-
2018
- 2018-01-04 CN CN201810007205.0A patent/CN110010678A/zh not_active Withdrawn
- 2018-11-27 WO PCT/CN2018/117763 patent/WO2019134466A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235804A1 (en) * | 2006-04-10 | 2007-10-11 | Fuji Electric Device Technology Co., Ltd. | Soi lateral semiconductor device and method of manufacturing the same |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| CN101834202A (zh) * | 2010-04-13 | 2010-09-15 | 东南大学 | 降低热载流子效应的n型横向绝缘栅双极型器件 |
| WO2014041652A1 (ja) * | 2012-09-13 | 2014-03-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN103762230A (zh) * | 2014-01-24 | 2014-04-30 | 东南大学 | N沟道注入效率增强型绝缘栅双极型晶体管 |
| CN105633140A (zh) * | 2016-03-30 | 2016-06-01 | 南京邮电大学 | 一种双层部分soi ligbt器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 郭厚东: "低LIGBT衬底漏电流新结构研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117497578A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种具有低漏电的igbt及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019134466A1 (zh) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| CN103531611A (zh) | 包括存储区和边缘区的超结半导体器件 | |
| CN101393928A (zh) | 一种阳极短路的隧道泵igbt | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| US20230155014A1 (en) | Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN106024892A (zh) | 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法 | |
| CN105633140B (zh) | 一种双层部分soi ligbt器件及其制造方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN110010678A (zh) | 横向绝缘栅双极晶体管及其制作方法 | |
| CN207217547U (zh) | 一种提高耐压的屏蔽栅mosfet终端结构 | |
| CN103035714A (zh) | 超级结mosfet的元胞结构 | |
| CN109887990A (zh) | 超结igbt器件及其制造方法 | |
| CN101656272B (zh) | 一种肖特基二极管及其制备方法 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN103824884A (zh) | 一种超级结mosfet、该超级结mosfet的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190712 |
|
| WW01 | Invention patent application withdrawn after publication |