CN103299437A - 用于cmos电路的单光子雪崩二极管 - Google Patents

Abstract

公开用于在CMOS集成电路中使用的一种单光子雪崩二极管(400)，该单光子雪崩二极管SPAD包括：深n阱区域(406)，形成于p型衬底(402)上方；n阱区域(408)，形成于深n阱区域(406)上方并且与深n阱区域(406)接触；阴极接触(412)，经由重掺杂的n型注入物(410)连接到n阱区域(408)；轻掺杂的区域(428)，在n阱和深n阱区域周围形成防护环；p阱区域(416，422)，与轻掺杂的区域相邻；以及阳极接触(420，426)，经由重掺杂的p型注入物(418，424)连接到p阱区域；在深n阱区域的底部与衬底之间的结(414)，当在阳极与阴极之间施加适当偏置电压时结形成SPAD倍增区域，并且通过适当控制侧向掺杂浓度梯度来控制防护环击穿电压，从而击穿电压高于平面SPAD倍增区域的击穿电压。

Description

用于CMOS电路的单光子雪崩二极管

技术领域

本发明涉及一种单光子雪崩二极管(SPAD)及其制作方法，并且具体地涉及在CMOS制作工艺中制造的SPAD。

背景技术

光电二极管将光转换成电信号，并且形成各式成像和检测器件的基础。光电二极管的共同配置包括在光伏或者光导模式中操作的PIN光电二极管和通常在盖革模式中操作的单光子雪崩二极管(SPAD)。可以使用多个不同技术来实现光电二极管，但是使用如下CMOS制作工艺来形成光电二极管是特别地方便和经济的，该CMOS制作工艺已经演变为用于几乎所有类型的集成电路的可选生产方法。

在以下文献中给出在CMOS制作工艺中形成的PIN光电二极管的一些例子：Ciftcioglu et al，“Integrated Silicon PIN PhotodiodesUsing Deep N-Well in a Standard 0.18-μm CMOS Technology，”Journalof Lightwave Technology，Vol.27，No.15，1 August 2009。

图1是与Ciftcioglu等人的文献的图1(c)中所示器件对应的已知侧向PIN光电二极管的示意图。在外沿CMOS制作工艺期间，在更重掺杂的P型衬底100上生长轻掺杂的p型外沿层102。在外延层102中形成两个n阱(包含n型掺杂)104、106，并且在表面上沉积阴极108、110和阳极112而在接触之下有高度掺杂的n型和p型区域。在操作期间，照射在n阱104、106与阳极之间的区域的光子创建电荷载流子从而根据操作模式使电流流动或者电压在接触之间增长。

(在本文内，应当参照附图中所示集成电路横截面理解诸如‘(在)……上方’、‘(在)……上’、‘(在)……下面’、‘顶部’、‘底部’、‘水平’和‘竖直’这样的术语。具体而言，水平方向与衬底平行伸展并且竖直方向与衬底垂直和背离伸展而‘向下’向衬底中伸展更深并且‘向上’通向器件的表面或者‘顶部’。因而，在制作工艺期间的外延生长和部件形成将在‘向上’方向上向器件的‘顶部’继续。)

图2是与Ciftcioglu等人的文献的图1(d)中所示器件对应的另一已知侧向PIN二极管的示意图。同样，轻掺杂的p型外延层202覆在更重掺杂的p衬底200上面。在这一器件中，在外延层202中形成‘深n阱’204。在深n阱204上方形成p阱206，并且如前述那样形成n阱208、210以及阴极212、214和阳极216。

深n阱特征是可用于电路设计者的CMOS制作工具包的标准部分并且常规地用来允许改进晶体管隔离并且减少混合信号和RF电路中的衬底噪声耦合。使用离子注入来形成深n阱以在衬底或者外延层中形成n型区域。深n阱的最深部分可以例如在晶片的表面下面2μm的区域。在图2的器件中，深n阱允许减少在深n阱的顶部的耗尽区域的尺寸从而允许增加带宽而减少偏置电压。

现在考虑(在与PIN光电二极管不同的模式中操作的)单光子雪崩二极管SPAD，针对SPAD在击穿上方有效操作的一个要求在于不应有在检测器有源区域的边沿周围的高场局部化。可以通过使用可以通过多种方法制作的‘防护环’来满足这一标准。这样的方法的共同特征是如下结构，该结构将检测器的有源区域的外围击穿电压成功提升至平面或者光敏区域的击穿电压上方。

图3是例如在以下文献中描述的已知SPAD的示意图：Rochaset al，“Single photon detector fabricated in a complementarymetal-oxide-semiconductor high-voltage technology，”Review ofScientific Instruments，Vol.74，No.7，2003。在图3中，在衬底300中形成深n阱302，并且创建重掺杂的n型和p型掺杂区域以形成双p+/深n阱/p衬底结。也形成p阱防护环304，并且金属环306位于p+阳极上方而中心间隙近似为7μm。上p+/深n阱结提供其中出现盖革击穿的倍增区域。然而图3中所示器件的一个问题在于在有源结的两侧上的很高掺杂浓度产生高电场，该高电场由于带间隧道传输而造成过量噪声。

已经论证其它防护环构造与SPAD一起工作，诸如浅沟槽隔离(STI)。例如在WO 2008/011617中给出STI防护环的一个例子。STI作为防护环来工作，因为它的介电常数低于硅，从而允许它成功耗散高电场。然而在STI/硅界面的陷阱意味着这样的器件具有高寄生计数率。

已知的CMOS SPAD遭受的问题在于它们的峰检测效率在蓝光波长，因为器件的有源区域相对浅(相对于表面)。电磁能量根据它的波长而在硅中具有不同特性吸收深度。接近表面吸收高频率、高能量、短波长的蓝光而更深地吸收长波长的红色和近红外线(NIR)。在统计上，更优选的是红光子将在硅中比蓝光子更深地生成电子。

红色和NIR响应由于两个主要应用领域而为用于SPAD的特别重要的特征：距离检测和寿命分析。在测距系统中普遍使用850nm和940nm的NIR频率，因为许多LED在850nm可用并且940nm对应于太阳光输出中的窗口从而产生室外操作的增加信噪比。另外SPAD已经在生物实验中用于寿命估计。由于蓝色对应于高能量光子，所以它对于将观察的细胞而言具有光线损害的缺点。另外，近红外线将向组织中进一步渗透而在扩散光学断层摄影(DOT)中有潜在应用。第三个重要应用是在其中普遍运用近红外线的通信中使用SPAD，因为在光纤内高效传输它。

本发明寻求解决现有技术中的这些和其它问题。

发明内容

在本发明的第一方面中，提供一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，该SPAD包括：第一区域，包括第一传导性类型的深阱(诸如深n阱)，第一区域形成于第二传导性类型的第二区域上方；第一接触(诸如阴极接触)，经由第一传导性类型的传导途径连接到第一区域；以及第二接触(诸如阳极接触)，经由第二传导性类型的传导途径连接到第二区域；控制在第一区域附近的掺杂，从而击穿电压在深阱的底部与第二区域之间的结处比在第一区域周围的别处更小，其中当在接触之间施加适当偏置电压时，结形成SPAD倍增区域。

如这里所用术语‘传导途径’优选地表示经过掺杂(并且通常未耗尽)的半导体材料的途径，但是也可以至少部分指代欧姆导体布置。如这里所用术语‘在……附近’优选地表示在区域内或者与区域相邻并且可以例如表示在与区域关联的边界区域。将理解由于扩散和注入效应，可以未清楚划分在区域与别处之间的边界(从而‘在……附近’可以例如包括在从区域的如下部分的诸如0.01、0.1、0.5、1μm、10μm或者50μm内的区域，该部分在至少一个方向上具有基本上均匀掺杂梯度)。可以通过离子注入或者任何其它适当工艺形成深阱区域。

使用深阱(诸如深n阱)以形成SPAD倍增结可以减少制作成本和复杂性，因为(如上文指出的那样)深阱特征是CMOS制作工具包的标准部分。此外，SPAD由于SPAD倍增区域在深阱底部的相对深位置而可以具有好得多的长波长检测性质。红色灵敏度提高可以允许例如在使用光纤的数字通信系统中使用SPAD，因为红光的衰减少于蓝光。红光的使用也可以允许在生物实验中使用SPAD，这使用更高能量的蓝光原本一直不可行。

为了与标准CMOS制作工艺兼容，可以在相同表面上布置第一和第二接触。第二区域优选地是衬底(诸如在CMOS加工中使用的标准p型衬底)、但是可以是在衬底上生长的外延层或者甚至另一更深注入物。

在本发明的第二方面中，提供一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，该SPAD包括：第一传导性类型的第一区域，布置于包括电路的外延层或者衬底的第二区域上或者第二区域中，外延层或者衬底是第二传导性类型；第一接触，经由第一传导性类型的传导途径连接到第一区域；以及第二接触，经由第二传导性类型的传导途径连接到第二区域；第一和第二接触布置于相同表面上；并且控制在第一区域附近的掺杂，从而击穿电压在第一区域的底部与第二区域之间的结比处在第一区域周围的别处更小，其中当在接触之间施加适当偏置电压时，结形成SPAD倍增区域。

使用衬底或者外延层作为SPAD电路的一部分可以利用预先存在的掺杂以简化制作工艺。

SPAD优选地基本上形成于外延层内，但是它可以备选地形成于体CMOS中(仅在衬底中)而适当控制掺杂和注入以便满足比平面倍增区域更高的击穿电压的防护环要求。

在一个实施例中，掺杂梯度可以应用于衬底以在衬底中创建漂移场。例如利用p型衬底，漂移场可以通过向衬底中、向处于衬底或者外延层中的倍增区域中向上漂移光生电子来提高光子检测概率。

如在第一方面中那样，第一区域可以是深阱，诸如在标准CMOS制作工艺期间形成的深n阱特征，或者可以是不同特征，诸如更浅阱(对于与已知CMOS SPAD更相似的光学响应)或者任何其它适当注入物或者特征。可以例如使用非标准注入物，但是这将具有与标准CMOS制作工艺比较的成本代价。第一区域优选地不是重掺杂的电极注入物。第一区域可以在重掺杂的电极注入物下面。

以下特征可以一般地应用于第一或者第二方面(并且实际上在适合时也应用于参见下文的第三方面)：

SAPD还可以包括包围第一区域的防护环区域。防护环区域包围所有第一区域，并且帮助保证任何外围p-n结的击穿电压高于在第一区域底部的有源SPAD倍增结的击穿电压。下文提到具有这一目的多个不同类型的防护环区域。例如使用二氧化硅的浅沟槽隔离(STI)也可以被使用，但是由于造成高噪声计数率的陷阱可能形成于硅-氧化物界面而更少优选。防护环无需是圆形，但是它需要是与有源区域基本上相同的形状以便在基本上所有点接触它。

防护环区域可以具有随深度增加的第二传导性类型的掺杂浓度。例如如果防护环区域是无任何附加注入物的‘原生’外延层材料则是这种情况；外延层在形成时具有随深度增加的掺杂浓度梯度。

备选地，防护环区域可以备选地具有在不同深度基本上均匀的掺杂浓度。可以例如在第一区域具有随深度增加的掺杂浓度时是这种情况。例如退行(retrograde)深n阱或者深p阱近似地具有这一特性，但是注入离子沟道传输效应产生关于阱浓度的‘尾部’，这限制用于良好产生真正‘退行’的能力。因而在这一情况下也需要控制衬底分布以保证衬底分布补偿沟道传输尾部以使平面SPAD结具有最低击穿电压而不是防护环。

第一区域的掺杂浓度例如由于在制作工艺的高温期间的掺杂物扩散而在它的水平边界减少。这也可以相对于在有源倍增结的击穿电压增加在外围的击穿电压。

在一个变体中，防护环具有与第一区域相同的传导性类型并且具有相对更小掺杂浓度。在另一变化中，防护环区域具有不同传导性类型并且被轻掺杂。

防护环可以包括可以具有不同结构的多个所述防护环区域。因此可以组合上述防护环区域中的两个或者更多防护环区域。

优选地，在深阱的底部与第二区域之间的结基本上平行于集成电路的表面。

优选地，在第一区域(例如深阱的底部)与第二区域之间的结与防护环的最深部分至少一样深(或者优选地更深)。随着相对深的结产生对红光的提高的灵敏度，在SPAD倍增区域中的电场在恒定意义上弯曲，从而使SPAD具有比别的情况更好的填充因子。

在一个实施例中，该SPAD还可以包括在第一区域下面布置的第二传导性类型的深增强注入物。这可以相对于第一区域的其它边界减少有源结的击穿电压。增强注入物可以例如是用于减少CMOS图像传感器中的颜色串扰的专用成像深p注入物。

SPAD还可以包括在第二接触与第二区域之间延伸的第二传导性类型的高度掺杂的区域。高度掺杂的区域可以与第二接触相邻，从而实现形成低阻接触，并且可以延伸至衬底或者延伸进衬底。高度掺杂的区域可以包括掺杂的材料的连续环。因此可以在击穿事件之后为雪崩电流提供取得的低阻和均匀路径。关于接触，第二接触可以是环(圆形或者别的形状)或者可以在线性或者其它布置中被提供为两个单独接触。涉及接触的特征应当视为被适当修改用于环状或者双接触布置。接触可以是在有源区域周围的连续环或者可以不连续。

SPAD还可以包括在第一区域内形成的第二传导性类型的内阱。术语‘内’优选地仅表示一个阱基本上在另一个阱以内这样的概念。这一特征减少在内阱覆盖的深度内对光的灵敏度，这可以提高器件的波长选择性。例如在阱基本上从表面向在表面以下的某一深度延伸时，将优化器件以检测向SPAD中更深穿透的光的更长波长。内阱优选地由更多防护环包围，并且控制掺杂使得在内阱与深阱之间的击穿电压不少于在有源倍增结的击穿电压。在一个实施例中，可以向内阱施加单独击穿电压以更好地控制SPAD的功能。

SPAD的尺度由实际要求确定。SPAD的半径优选地少于16μm。半径可以大于或者例如明显少于例如30、20、16、14、12、10、8、5或者1μm或者少于100μm或者20μm。深阱的最远程度可以例如是从SPAD的中心的近似4μm、在3.5与4.5μm之间、在2与5μm之间或者在1与6μm之间。防护环可以宽度近似为1μm、在0.75与1.5μm之间、在0.4与2μm之间或者在0.1与4μm之间。SPAD的最远部分——该部分可以例如是第二接触——可以例如在从SPAD的中心的5与6μm之间、在4与7μm之间、在3与9μm之间、在1与12μm之间或者在0.5与15μm之间(或者更近或者更远)。SPAD的有源结的尺寸可以例如少于10^-4、10^-5或者10^-6cm²(或者更大或者更小)。在一个实施例中，深n阱、防护环和接触区域厚度的尺度可以例如是8μm、1μm和1μm或者按基本上相同比率(或者例如如上文提示的那样按与其它值基本上相同的比值)按比例增加或者减少以获得所需特性。

第一区域的底部可以在从SPAD的表面的0.25、0.5、1、2、3和5μm中的多于一项的深度。它可以更优选地例如在1与2.5μm之间、在0.75与3之间、在0.5与3.5μm之间或者在0.25与5μm之间。

SPAD可以例如根据是否提供内阱对红光和近红外光比对蓝光更灵敏。术语‘红光’、‘近红外光’和‘蓝光’优选地表示分别具有近似700nm、850nm和475nm的波长的电磁辐射。SPAD可以例如对红光比对蓝光更灵敏近似3倍和/或对NIR光比对蓝光更灵敏近似5倍或者如适合的任何其它倍数(更大或者更小)。

在本发明的一个有关方面中，可以提供一种包括如前文描述的SPAD的集成电路。

在集成电路中，接触之一可以连接到集成电路上的共同电压电源，该共同电压电源可以是接地。这可以允许减少电路的尺寸和复杂性。

集成电路还可以包括至少一个MOS晶体管，该至少一个MOS晶体管被第一传导性类型的深阱(诸如深n阱)从衬底电隔离。这是如何重用标准CMOS工艺以使制作工艺更高效的例子。

集成电路还可以包括用于将接触之一连接到正击穿电压电源的淬灭(quench)电路，该淬灭电路例如包括淬灭电阻器，该淬灭电阻器可以是例如用于将接触之一连接至正击穿电压电源的高电压兼容偏置电阻器。电阻器优选地是高阻多晶掩模，但是可以使用其它‘淬灭’电阻器。在一个备选实施例中，接触可以直接连接到可切换功率供应，或者可以另外提供接通和关断SPAD进入上述击穿条件的某一方式。

集成电路也可以包括耦合到SPAD接触之一(SPAD的输出，该输出可以例如是阴极)的AC耦合单元。AC耦合单元优选地包括高电压兼容电容器(诸如金属-氧化物-金属(MOM)边缘(fringing))和用于在数字读出电路的输入处设置DC偏置点的偏置电阻器。CMOS读出电路可以连接到AC耦合单元输出。备选地，SPAD可以直接连接到高电压兼容MOS器件，诸如漂移MOS。

集成电路可以在一个实施例中被配置为背侧照射(BSI)成像系统，其中光从衬底的反向(底部)侧照射SPAD。这可以提供增强的蓝色响应和提高的宽频谱灵敏度。下文更具体描述的BSI的优点在于可以使用抗反射涂层并且电介质层的选择未如前侧照射配置的情况那样受MOSFET和金属互连制作所需要的电介质层约束。

集成电路可以包括至少一个另外的SPAD(例如用于形成成像阵列)，在该情况下，第二区域(该第二区域可以例如是衬底或者外延层)可以是SPAD共有的。这可以减少电路复杂性并且允许更大接触密度。类似地，第二接触可以是SPAD共有的并且可以例如是接地连接。

在本发明的又一方面中，提供一种在CMOS集成电路制作工艺中制作单光子雪崩二极管SPAD的方法，该方法包括：在第二传导性类型的第二区域上方形成第一区域，第一区域包括第一传导性类型的深阱；经由第一传导性类型的传导途径将第一接触连接到第一区域；经由第二传导性类型的传导途径将第二接触连接到第二区域；并且控制在第一区域附近的掺杂，从而击穿电压在深阱的底部与第二区域之间的结处比在第一区域周围的别处更小，其中当在接触之间施加适当偏置电压时结形成SPAD倍增区域。

在本发明的另一方面中，提供一种在CMOS集成电路制作工艺中制作单光子雪崩二极管SPAD的方法，该方法包括：在包括电路的外延层或者衬底的第二区域上或者第二区域中形成第一传导性类型的第一区域，外延层或者衬底是第二传导性类型；经由第一传导性类型的传导途径将第一接触连接到第一区域；经由第二传导性类型的传导途径将第二接触连接到第二区域，第一和第二接触布置于相同表面上；并且控制在第一区域附近的掺杂，从而击穿电压在深阱的底部与第二区域之间的结处比在第一区域周围的别处更小，其中当在接触之间施加适当偏置电压时结形成SPAD倍增区域。

该方法还可以包括在衬底中形成掺杂梯度以便在衬底中创建漂移场。形成第一区域可以包括形成深阱并且还可以包括在第一区域周围形成防护环区域。形成防护环区域也可以包括阻止在第一区域旁边形成阱。应用于外延层的掺杂梯度可以辅助满足防护环要求。

形成防护环也可以包括创建随着深度增加的第二传导性类型的掺杂浓度。形成防护环可以备选地包括创建在不同深度基本上均匀的掺杂浓度。具体在后一种情况下，形成第一区域可以包括创建随深度增加的掺杂浓度和/或例如通过使掺杂物在第一区域的外围向外扩散来减少第一区域的在它的水平外围的掺杂浓度。

在一个实施例中，防护环区域具有与第一区域相同的传导性类型并且具有相对更小的掺杂浓度。在另一实施例中，防护环具有与第一区域不同的传导性类型并且被轻掺杂。该方法还可以包括形成具有不同结构的多个防护环区域。

该方法可以包括在第一区域下面注入第二传导性类型的深增强区域和/或在第二接触与第二区域之间形成第二传导性类型的高度掺杂的区域。

在又一实施例中，该方法还包括在第一区域内形成第二传导性类型的内阱。

该方法也可以包括将接触之一连接到集成电路上的共同电压电源，该共同电源可以是接地，并且可以包括形成至少一个MOS晶体管，所述至少一个MOS晶体管被第一传导性类型的深阱从衬底电隔离。

关于SPAD的输出，该方法可以包括形成用于将接触之一连接到正击穿电压电源的高电压兼容偏置电阻器；形成AC耦合单元并且将AC耦合单元连接到SPAD接触之一；或者另外形成CMOS读出电路并且将CMOS读出电路连接到AC耦合单元输出。

该方法还可以包括至少一个另外的SPAD，在该情况下，该方法可以包括将第二区域连接到所有SPAD和/或将第二接触连接到所有SPAD。

在本发明的第三方面中，提供一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，该SPAD包括：深n阱区域，形成于p型衬底上方；n阱区域，形成于深n阱区域上方并且与深n阱区域接触；阴极接触，经由重掺杂的n型注入物连接到n阱区域；轻掺杂的区域，在n阱和深n阱区域周围形成防护环；p阱区域，与轻掺杂的区域相邻；以及阳极接触，经由重掺杂的p型注入物连接到p阱区域；在阳极与阴极之间施加适当偏置电压时在深n阱区域的底部与衬底之间的结形成SPAD倍增区域。

术语‘轻掺杂’、‘重掺杂’等主要使用于相对术语中，但是应当在商用CMOS制作工艺的标准特征的背景中另外加以解释。

在适合时，如果二者具有等效效果则可以使用定制注入物和处理取代上文提到的具体CMOS工艺步骤，但是这通常将增加工艺的成本，因此通常在可能时加以避免。

将理解下文关于双漂移场和反射器描述的特征可以如适用的那样与如前文描述的特征的任何组合组合。

具体而言，作为例子，掺杂梯度可以应用于第一区域以在第一区域中创建漂移场(优选地与将掺杂梯度应用于衬底(或者外延层)以在衬底(或者外延层)中创建漂移长这一前述特征组合)。在其中掺杂第一区域和衬底/外延层二者以便创建漂移场的例子中，优选地在相反方向上布置掺杂梯度。在衬底中的漂移场优选地在衬底的整个宽度内延伸，但是可以备选地仅经过宽度的部分延伸。这一‘双漂移’长可以通过减少‘扩散尾部’来改进SPAD的定时响应。

如前文描述的SPAD中的任何SPAD(在适合时)还可以包括用于往回反射已经穿过SPAD倍增区域而未检测的光的反射层。可选地，也可以减薄衬底(或者可以选择初始厚度)以增强SPAD的检测对应波长的光的灵敏度。优选地(对于其中空间准确性并非至关重要的应用)，反射层为非镜面反射器，诸如系列V形槽或者棱锥结构等。反射层可以被(至少)绝缘层(诸如氧化物层)从SPAD倍增区域分离，在该情况下可以将偏置应用于反射层以便增强漂移场，或者别的方式。术语‘非镜面’优选地表示基本上未遵从反射定律的反射类型，也就是说，反射器对于与反射层的平面垂直传入的光未基本上回射。非镜面反射可以在更大或者更少程度上漫射(也就是说，在实质上随机方向上散射光)(例如它可以全漫射或者完全未漫射或者可以仅在少数不同方向，诸如两个方向上散射光)。因此，在本情况(诸如具有三角形、棱锥或者其它有序/晶体型特征)下，光的反射可以使在某一程度上有序而不是完全不可预测，并且具体而言可以是使光在衬底或者外延层内的预计路径长度增加的任何反射(并且如下文指出的那样可以被设计用于保证光在它到达硅表面与CMOS电介质层的界面时的全内反射)。反射层可以由相对于光的特定波长具有特定反射率的材料形成。可以例如选择该材料以具有近红外光(NIR)的高反射率，诸如铝。可以在相似器件的阵列中布置SPAD，并且光的反射可以在这样的角度使得让一个SPAD检测在另一SPAD入射的光(如指出的那样，这在测距和其中空间分辨率不是很重要或者完全不重要的其它应用中更少受关注)。

在本发明的一个有关方面中，提供一种用于在集成电路(诸如CMOS集成电路)中使用的雪崩光电二极管APD(不必然具有前述限制中任一限制)，该APD包括：雪崩效应倍增区域，用于检测经由光接收表面到达的光子；以及反射层，设置于倍增区域的与光反射表面相对的侧上，用于朝着雪崩区域往回反射光子。优选地，反射层为非镜面反射器。将理解如前文提到的其它特征的任何组合却可以与这一方面包括在一起，尤其(但是并非排它)关于图17-25。APD可以例如是SPAD或者另一类型的光电二极管。

在这一和先前变体以及实施例中，可以形成更反射层以便引起与光接收表面的法线平行入射的光的全内反射。有利地，这一特征可以与尽管非镜面、但是基本上未漫射的反射表面组合提供，从而可以在更大或者更少程度上控制反射角度。优选地，沿着光接收表面的法线入射的光的大多数或者更优选地基本上全部经历全内反射。优选地配置电路，从而氧化物或者具有相似性质的其它层(诸如CMOS电介质堆叠)向反射表面上往回反射光。

同前，APD还可以包括在衬底(有或者无渐变分布或者外延层)和在背侧上的反射层之间的绝缘层。

在一个实施例中，光接收表面如本领域技术人员将理解的那样在‘前侧照射’(FSI)模式中是(例如CMOS)电路的‘顶部’。在这一实施例中，APD可以包括连续层，这些层分别包含(可选)氧化物层(以辅助全内反射)、APD电路(或者其阵列)、有源倍增区域、衬底和反射层，其中氧化物层的暴露侧构成光接收表面。在另一实施例中，光接收表面是在‘背侧照射’(BSI)模式中操作的(例如CMOS)集成电路的背侧。在这一实施例中，APD可以包括连续层，这些层包含反射层(例如由CMOS工艺金属化层形成)、氧化物层(诸如CMOS电介质堆叠)、APD电路(或者其阵列)、有源倍增区域、衬底和(可选)抗反射涂层(该抗反射涂层的暴露侧形成光接收表面)。可以在任一实施例中向光接收表面涂敷抗反射涂层以增强光接收表面的光透射性质。如别处指出的那样，优选地至少掺杂衬底以便创建漂移场(优选地在衬底的整个宽度内)。BSI的优点是有能力使用抗反射(AR)涂层。AR涂层可以大量改进硅在所需光波长的吸收特性。在BSI配置中，电介质层的选择未如对于FSI的情况那样受MOSFET制作所需要的电介质层限制。在BSI配置中，反射层可以是在前侧上的CMOS金属化层。

如上文指出的那样，在BSI配置中，反射层可以包括CMOS金属化层，并且APD还可以包括在光接收表面与倍增区域之间的抗反射层(例如是提供光接收表面的最外层)。

在本发明的另一方面中，提供一种用于在集成电路中使用的固态光学传感器，该传感器包括：光学检测区域，用于检测经由光接收表面到达的光子；以及非镜面反射层，设置于光学检测区域的与光接收表面相对的侧上用于朝着光学反射区域往回反射光子。该器件可以例如是SPAD、APD或者其它光学传感器。这方面可以与如前文提到的任何适当特征组合。例如非镜面反射层可以基本上完全或者部分漫射，并且光学传感器可以包括传感器器件阵列。这方面可以具体应用于非位置灵敏的光学传感器，诸如大面积雪崩二极管。

在又一方面中，提供一种固态近红外线(NIR)光检测器，该检测器包括：光学检测区域，用于检测经由光接收表面到达的光子；以及反射层，设置于光学检测区域的与光接收表面相对的侧上。该检测器可以被配置为与测距或者通信设备一起操作，例如可操作用于执行3D飞行时间(time-of-flight)成像的设备以及关联器件，诸如针扎式(pinned)光电二极管和光电门。反射表面优选地基本上为镜面或者至少非漫射。

在又一方面中，提供一种制作具有如上文提到的反射层的SPAD(或者更一般为APD)的方法。前述方法还可以包括将掺杂梯度应用于第一区域以在第一区域中创建漂移场。这一特征优选地与将掺杂梯度应用于衬底(或者外延层)以在衬底(或者外延层)中创建漂移场这样的特征结合提供以便创建‘双漂移’场。该方法还可以包括使用单个掩模来制作SPAD。这优选地包括构造具有随深度增加的渐变掺杂衬底分布的防护环。

作为结果，可以在MOSFET制作阶段之前制作SPAD。因此，该方法还可以包括放宽热预算约束，这由于更大量退火而可以提高性能。

虽然上文已经单独描述本发明的各种方面和实施例，但是本发明的方面和特征中的任何方面和特征可以在适合时与任何其它方面、实施例或者特征结合使用。例如装置特征可以在适合时与方法特征互换。

附图说明

现在将参照以下附图举例说明本发明的示例实施例：

图1是现有技术的侧向PIN光电二极管的示意图；

图2是另一现有技术的侧向PIN光电二极管的示意图；

图3是现有技术的单光子雪崩二极管(SPAD)的示意图；

图4是根据一个实施例的SPAD的示意图；

图5是根据另一实施例的SPAD的示意图；

图6是根据又一实施例的SPAD的示意图；

图7是图4的SPAD的基于p型衬底的第一变体的示意图；

图8是图4的SPAD的基于n型衬底的第二变体的示意图；

图9是用于图4的SPAD的读出电路的示意图；

图10是图4的SPAD的第三变体的示意图；

图11是图4的SPAD的第四变体的示意图；

图12是图4的SPAD的第五变体的示意图；

图13是图4的SPAD的第六变体的示意图；

图14是图4的SPAD的第七变体的示意图；

图15是图4的SPAD的第八变体的示意图；

图16是图4的SPAD的第九变体的示意图；

图17是基于图15的第八变体的根据又一实施例的SPAD的示意图；

图18是用于图17的SPAD的n阱和外延层的示例掺杂分布；

图19是根据又一实施例的SPAD的示意图，该SPAD具有利用衬底减薄来分别与前侧或者背侧光反射器耦合的背侧或者前侧照射配置；

图20是图19的实施例的变体的示意图，其中在绝缘氧化物层上方使用背侧金属反射器；

图21是图19的实施例的又一变体的示意图，其中背侧反射器使用漫射反射器而不是简单反射器作为SPAD阵列的部分；

图22是用于与图21的SPAD一起使用的第一漫射反射器表面的示意图，其中在第一角度反射法线入射的光；

图23是用于与图21的SPAD一起使用的第二漫射反射器表面的示意图，其中在第二角度法线入射的光；

图24是用于与图21的SPAD阵列一起使用的第三漫射反射器表面的示意图，其中法线入射的光受到全内反射；并且

图25是图19的实施例的背侧照射(BSI)变体的示意图。

具体实施方式

在前文描述中，将理解如果传导性类型相反(也就是说，n型材料替换为p型并且反之亦然)而电压、阳极/阴极等适当相反，则关于p型和n型材料给出的例子可以同等适用。本文的部分假设p型衬底，因为这在CMOS集成电路中是最标准的。

图4是作为CMOS集成电路400的一部分而制作的单光子雪崩二极管(SPAD)的第一实施例的示意图。在已经在衬底(未示出)上生长的外延层(‘epi层’)402中形成SPAD 404。深阱406被注入到外延层402中并且由相同传导性类型的阱408覆盖，该阱继而连接到重掺杂的电极注入物410，该电极注入物连接到接触412。在防护环428周围形成相反传导性类型的注入物416、422，而重掺杂的电极注入物418、424连接到接触420、426。其中在使用期间出现雪崩击穿的SPAD倍增结414位于在深阱406的底部与外延层402之间的结处。

在平面图(未示出)中，阱注入物416、422在阱408和深阱406周围形成环并且在图4中的截面中穿过它的最宽部分加以示出。在变体中，在不连续配置中布置阱416、阱408和阱422，由此提供一个(或者多个)阱并且提供一个(或者多个)电极接触420、426。将理解，其它配置可以是可能的，并且可以针对其它几何形状如适合的那样修改这里描述的结构。例如可以设想如下配置，该配置没有在SPAD旁边局部表明的任何接触，代之以使用在CMOS器件的其它部分中使用的自然衬底接触。本领域技术人员将理解，只要满足相关要求，则可以在这一实例中使用任何适当防护环结构。

在这一实施例中，使用标准CMOS工艺来形成n阱、p阱、深n阱或者深p阱以及阳极和阴极注入物，这意味着SPAD 404制作起来相对廉价和容易。通过阻隔在阱416、522与相反类型的阱408之间的阱形成并且通过利用外延层中固有的掺杂梯度来形成防护环428，该梯度具有随着深度增加而增加的掺杂物浓度；在表面附近，减少的掺杂物浓度产生比在SPAD倍增结414更高的击穿电压。此外，深阱406具有退行掺杂浓度，其中掺杂物在阱的底部最为集中，这帮助保证结414具有阱406的所有外围区域的最小击穿电压。

在使用期间，入射光形成的光电子引起在结414的雪崩击穿。由于结414相对深，所以SPAD相对响应于更长波长的光，这往往在衬底或者外延层中比更短波长的光更深地激发电子。

在典型配置中，接触集合412和420、426之一连接到接地，并且经由另一接触施加反偏置。阱416、422和电极注入物418、424提供用于在SPAD被激活时雪崩电流放电的均匀和低阻电路路径。后文讨论用于SPAD的读出电路装置。在更少高效的变体中，提供非均匀和/或高阻电路路径。

上文描述的特征的净结果是与先前SPAR比较在红色和NIR波长的改进的光子检测。检测器对红光(700nm)的灵敏度可以是现有技术的近似三倍。它对850nm近红外线(NIR)的灵敏度也可以是现有技术的近似五倍。NIR灵敏度提高对于测距应用特别重要，其中如果照射源对肉眼不可见则是有益的。在测距应用中，假设照射源和反射物体是点源，雷达方程表明五倍IR灵敏度在所有其它因素等同时对于相同照射功率造成范围增加625倍或者对于相同范围造成照射功率减少625倍。重要的是，这一检测器更可能在消费者产品中实现的眼睛安全的距离检测。光源的更低所需功率消耗对于借助电池运行的便携电子装置显然重要。(对于其它灵敏度变化，注意根据雷达方程可以将距离计算为该增加的四次幂)

由于图4的器件存在于衬底(或者外延层)中，所以阳极端子(在p衬底情况下)将通常是芯片的其余部分共用的(通常为接地)。如果使用n衬底工艺，则这可以同等适用于阴极。在这一情况下，将偏置电压连接到SPAD的方法是连接到阴极端子，并且这必须具有正极性以便反偏置二极管。由深阱和衬底/外延层构造的这样的SPAD的击穿电压将由于涉及到的低掺杂浓度而通常相对高。这可以减少由于带间遂穿所致的噪声计数率，但是可能提升检测器的抖动。

图5是根据另一实施例的SPAD的示意图。这一实施例(和图6的后续实施例)可以具有比在图4中给出的具体例子更一般的应用。

在图5的实施例中，第一传导性类型(n或者p)的深阱502被形成于第二传导性类型(分别为p或者n)的区域504上，从而创建SPAD倍增区域514(在适当偏置时)。第二区域可以例如是标准或者非标准CMOS注入物或者衬底或者外延层。第一电极接触506通过具有相同第一传导性类型的材料经由传导途径连接到深阱502。经由具有第二传导性类型的材料产生从第二区域504到另一接触508的相似连接。在相同表面510上形成两个接触。相应地，深阱502(深n阱或者深p阱)用来创建具有图4的SPAD的优点的SPAD，该SPAD由于可以例如向衬底中深入近似2μm的深n阱的底部深度而对相对长波长的光灵敏。

图6是根据又一实施例的SPAD的示意图。

在图6的实施例中，在衬底或者外延层60中嵌入第一传导性类型的第一区域602，从而创建SPAD倍增区域614。同前，第一区域经由第一传导性类型的区域连接到电极接触606。衬底或者外延层604经由具有第二传导性类型的材料连接到(在表面610上)的接触608。这同样形成简单SPAD的偏置。

第一区域602可以是包括但不限于深阱的多个可能标准和非标准掺杂注入物之一。第一区域602和对应结614可以例如比图5的深阱实施例更深或者更浅位于衬底内，从而允许变化光学响应而又维持经过衬底的电路路径的便利(需要形成更少特征)。

在图5和图6中所示两个实施例中，将理解，根据如别处描述的SPAD的基本操作，SPAD倍增区域存在，因为当在接触之间施加适当偏置电压时，击穿电压在第一区域(或者具体为深阱)的底部与第二区域之间的结处比在第一区域周围的别处更小。别处已经给出满足这一标准的防护环配置等的例子。

下文描述如下各种配置，这些配置实现上文参照图5和图6描述的简单SPAD结构的各种组合。

将先给出图4的SPAD的具体例子，从而举例说明在SPAD的p型与n型‘镜像’版本之间的一般等效。

图7是图4的SPAD的基于p型衬底的第一变体的示意图。

在图7中，在p型外延层内形成深n阱，从而在深n阱的底部创建有源SPAD倍增结。在深n阱上方形成n阱以保证良好导电性，并且为阴极接触形成重掺杂的n+注入物。在n阱周围形成在其中(例如在制作工艺期间通过掩蔽来)禁止形成p阱的区段中由防护环分离的p阱注入物。p阱由重掺杂的p+区域连接到阳极接触。在使用中，阳极连接到接地并且向阴极施加偏置电压。

图8是图4的SPAD的基于n型衬底的第二变体的示意图。

在图8中，在n型外延层内形成深p阱，从而在深p阱的底部创建有源SPAD倍增结。在深p阱上方形成p阱以保证良好导电性，并且在阳极旁边形成重掺杂的p+注入物。在p阱周围形成在其中禁止形成n阱的区段中由防护环分离的n阱注入物。n阱由重掺杂的n+区域连接到阴极接触。在使用中，阴极连接到接地并且向阳极施加偏置电压。

图7中所示变体比图8的变体更常见，但是将理解二者都是可能的。在说明书的下文其余部分中，将假设使用p型衬底，但是将理解，如果希望，则传导性类型可以相反。

也将理解，SPAD的高正击穿电压与标准CMOS晶体管栅极不兼容。一种在CMOS中创建高电压兼容‘淬灭’电阻器的方法是使用高阻多晶层以将SPAD的阴极连接到正击穿电压电压。另外，SPAD阴极(该阴极是响应于雪崩电流而下降的移动节点)不能直接连接到CMOS反相器门，因为它也在高DC偏置电平。因此，一种解决方案是将SPAD移动节点AC耦合到后续CMOS读出电路装置以保证DC兼容性。

图9是用于图4的SPAD的读出电路的示意图。示出淬灭电阻器R_Q与SPAD串联连接，并且耦合电容器C_C在一侧上连接到阴极，而在另一侧上连接到反相器。在一些变体中，可以省略反相器(例如如果涉及不限于数字逻辑的MOS晶体管配置)。偏置晶体管M_BIAS也连接到反相器输入。读出电压V_OUT是可以向后续读出和/或处理电路装置(诸如数字逻辑)中直接馈送的调控好的CMOS信号。

如在下文描述的多个变体中所示，SPAD防护环的多个不同布置是可能的。与图9的读出电路一样，采用p衬底/深n阱配置。

图10是图4的SPAD的第三变体的示意图。

在这一变体中，在防护环(‘裸’外延层)中的禁止的p阱区域替换为减少的n掺杂区域，这满足将在n阱周围的击穿电压维持于在n阱底部的有源SPAD倍增结的击穿电压上方这一必需功能。

图11是图4的SPAD的第四变体的示意图。

在这一变体中，防护环同样由掺杂的区域填充，但是这时轻度p掺杂防护环。

图12是图4的SPAD的第五变体的示意图。

在这一变体中，浅沟槽隔离(STI)用来形成防护环区域。如更早指出的那样，浅沟槽隔离可以作为防护环来工作，因为它的介电常数低于硅，从而允许它成功耗散高电场。STI的使用造成高填充因子，因为无需允许用于考虑p阱防护环的扩散的空间。

STI的制作涉及到等离子体蚀刻，该等离子体蚀刻创建如下二次X射线，这些X射线在周围硅中潜在地创建深级缺陷，从而呈指数增加暗计数率(DCR)。在一些实例中，还可以需要深沟槽隔离(DTI)以保证防护环接触在器件周围的所有区域。

上文描述的防护环构造中的一些或者所有防护环构造所共有的特征在于它们实现外围击穿电压的所需增加并且因此允许有效盖革模式操作。

用于增加迁移率并且因此增加性能的晶格应力的使用(这是高级纳米CMOS工艺中使用的技术)也非期望，因为它创建增强DCR的缺陷。

图13是图4的SPAD的第六变体的示意图。

在图13的变体中，向衬底中直接嵌入SPAD。同前地，提供深n阱、n阱、p阱、阳极和阴极注入物这些特征，并且在防护环区域中禁止p阱形成。需要控制衬底中的在n阱周围的掺杂以保证最低击穿电压仍然出现于在n阱底部的结，并且其它防护环实施例当然可以适于在这一变体中使用。

图14是图4的SPAD的第七变体的示意图。

在图14的变体中，在深n阱之下提供p型增强注入物以降低在深n阱底部的结的击穿电压。这一变体化可以例如与图14的先前变体组合。

图15是图4的SPAD的第八变体的示意图。

在图15的变体中，在p型衬底中设计漂移场，从而光子驱逐的光电子被引向SPAD倍增边界。这也辅助防护环形成，因为它保证最陡掺杂浓度梯度并且因此最低击穿电压出现于深n区域的底部。

图16是图4的SPAD的第九变体的示意图。

在这一变体中，在n阱的中间插入p阱，而关联防护环用于保证最低击穿电压同前地保持于在n阱的底部与p型衬底(或者外延层)之间的结处。

在所有相似变体和实施例中的提出的器件结构也赋予用于背侧照射(BSI)工艺的应用，其中相同外延渐变型衬底用来在标准成像工艺中制造晶体管和光电二极管。提出的SPAD结构将对于BSI应用是理想的，因为没有二次结用于禁止检测在衬底中生成的光电子，这意味着它可以实现宽频谱灵敏度。在很薄的背侧照射的晶片中，提出的SPAD结构将赋予相反行为并且将提供增强的蓝色响应，因为结将接近背部照射的侧。可以调节晶片在BSI配置中的厚度以实现SPAD的所需波长响应。

由于图4等的提出的结构仅使用n阱和深n阱(除了接地阳极环之外)，所以有与在现代CMOS工艺中存在的n阱到p阱间距设计规则关联的更少难度。因此，如下高填充因子SPAD像素有可能可用，该像素仅使用NMOS器件以检测和缓冲SPAD输出脉冲。

用这一检测器技术可实现的仅NMOS配置的另一优点在于可以在SPAD附近产生高密度接地接触，从而减少电串扰。这是因为如果SPAD通过深n阱分担共同击穿电压则不具有将需要的n阱到p阱间距规则。这实现在整个像素阵列内高密度并且实际上作为SPAD防护环结构的一部分而产生p阱接地接触。

另外已知小型SPAD器件由于在器件的有源区域中存在陷阱的概率更低而与更大器件相比表现出提高的暗计数比统计量。小型器件(例如具有少于16μm的半径)对于这一器件构造是优化的，低掺杂并且因此高阻的p外延用作阳极，这使大型器件由于延长的电流流动路径而具有高内阻。小型器件因此通过增强对雪崩脉冲创建的载流子的汲取而具有提高的寄生脉冲和噪声性能，因为减少载流子必须向接触流动的均值距离。

在一个实施例中，深阱的最远程度是从器件的中心近似4μm；防护环宽度近似1μm；并且器件的最远部分(阳极和p阱特征)在从中心的近似5与6μm之间。SPAD的有源结的优选尺寸可以通常少于10^-5cm²。在一个实施例中的典型深n阱的深度为2μm，但是这可以根据针对器件的具体要求并且也根据CMOS制作工艺的详情而向上或者向下变化。

在定制的CMOS工艺(诸如成像专属工艺)中的集成专门化SPAD解决方案的背景中，也可以对这一SPAD结构进行进一步改进。为了SPAD向CMOS产品中的低成本和高实用性的集成，需要有可能在芯片上生成高击穿电压电源。这针对上述SPA结构带来问题，因为任何高电压电源将在深n阱上生成高电压。因此，SPAD结和电源将在相同电压击穿从而使盖革模式操作不可能。为了避免这一问题，需要降低SPAD中的DNW的击穿电压。这可以用两种方式来实现：通过附加n型注入物或者通过增加SPAD注入物的初始掺杂浓度来增加SPAD深n阱注入物的掺杂浓度；或者备选地，在SPAD深n阱之下添加附加p型注入物。第一选项需要可能高成本的附加SPAD专属注入物。然而第二选项可以使用可以用于减少CMOS图像传感器中的颜色串扰的一些成像专属深p注入物并且因此可以更廉价和更实用。

此外，这一器件可以用作更大成像阵列的一部分。由于光电子在衬底中的漂移而可以恢复某一‘填充因子’。也可以通过在衬底中设计漂移场以朝着阴极扫略少数载流子以用于检测高能量粒子生成的光电子等来使用器件作为科学检测器。

图17是基于图15的第八变体的根据又一实施例的SPAD的示意图。在这一实施例中，定制掩模和注入物用来设计双漂移掺杂分布以对SPAD倍增结的任一侧生成的光载流子施加电场。所谓‘漂移场’朝着结加速载流子，从而减少复合、增加雪崩生成并且因此增加检测效率。在这一实施例中，与用于MOSFET制作的自对准工艺相似，单个掩模可以用来限定SPAD，这将提高产量。此外，定制注入物将去除SPAD对MOSFET注入物的依赖，从而允许放宽热预算约束从而作为结果引起更高器件产量和更低噪声。来自SPAD n阱和外延层的两个漂移场组合以产生双漂移场。

图18是用于图17的SPAD的n阱和外延层的示例掺杂分布。图18中的例子仅为双漂移分布的一个例子。可以用更陡或者更浅掺杂浓度梯度创建任何掺杂分布。掺杂浓度的渐变可以在n和p型材料中对称或者不对称以实现所需性能。可以将掺杂梯度延伸至任何深度以控制器件的波长灵敏度。也可以修改结的深度以与变更漂移掺杂分布结合或者分开地调节对具体波长的频谱响应。

图18中所示示例双漂移掺杂分布提高SPAD的性能，因为在p-n结下面生成的任何光电子受到朝着结加速它们的电场。类似地，在表面的n型区域中的p-n结上方生成的任何光电子也经历朝着结加速它们的电场。

用于两种载流子而不是仅光电子的漂移场的净结果在于性能可以实质上加倍。漂移场可以出于三个原因而有益：1)它可以减少与结远离生成的载流子达到结并且触发雪崩击穿而需要的时间，并且这因此改进(降低)检测器的定时抖动；2)由于可以减少用于每个载流子到达结并且触发击穿的时间；减少可用于光载流子在到达结之前复合(消失)的时间，并且这造成更多载流子到达结，并且因此可以实现更高光子检测概率；以及3)漂移场加速与结远离生成的载流子，从而使它们在更高速率进入高场倍增结，并且由于雪崩击穿概率与载流子速率成比例，所以可以实现更高击穿概率并且因此可以实现更高光子检测效率。

由于来自定制SPAD n阱的自由度，所以潜在地可以根据电子和空穴的性质设计不同漂移掺杂分布。已知空穴具有比电子更短的寿命，因为少数载流子比电子更并且具有更低电离系数。因此假设在对称结的情形下，光电子将具有比在与结的相等、但是相反距离创建的光空穴更高的击穿启动概率。然而定制SPAD n阱将允许在n-侧上的掺杂为更低掺杂，因此延长空穴寿命，并且这两个因素可以用来均衡用于电子和空穴的雪崩击穿概率，从而提高光子检测效率。

用了解的电子和空穴性质设计的掺杂的特征可以与漂移场掺杂梯度的任何掺杂分布和程度组合以实现所需性能。可以控制漂移场的结深度、掺杂浓度和程度以改变检测器的频谱响应和定时响应。可以降级掺杂浓度以延长电子和空穴二者的寿命或者增加器件的击穿电压并且减少器件的噪声。

取代图17中描绘的‘无p阱’防护环或者除了该防护环之外，上文描述的不同防护环设计也可以(在适合时)都并入于本实施例的设计中。

与其它实施例一样，设计器件的掺杂分布，从而最陡掺杂梯度出现于与晶片表面平行的平面结中，从而击穿电压在第一区域的底部与第二区域之间的结处比在第一区域周围的别处更小，其中当在接触之间施加适当偏置电压时结形成SPAD倍增区域。这可以通过改变注入剂量和角度用定制注入掩模来实现。通过改变注入的角度，可以控制掺杂物原子在晶片中的侧向扩展以保证SPAD n阱的掺杂下沿在器件的倍增区域周围垂直于表面。阻止在器件的边沿周围制作p阱也用来保证良好防护环功能。

预计引入浅漂移场增强检测器的短波长灵敏度，这在一些应用中可以有益。这因此也将略微增加长波长灵敏度，因为也有接近硅表面吸收长波长的光子的概率，但是该概率小。

本实施例(和其它实施例)的一个优点在于有可能制成单掩模SPAD。具有若干掩模意味着在加工掩模中的任何掩模期间的对准误差对器件的性能具有复合的影响。在大速率开发缩减晶体管技术背后的主要原因之一是显著增加晶体管产量的自对准工艺。因此可以从产量观点来看希望具有限定整个器件的单个掩模，并且这本身有助于快速技术开发和性能提高。

此外，使用如上文公开的定制注入设计赋予用于显著性能提高的潜力，因为它去除SPAD对标准CMOS注入物的依赖性。这是关键结果，因为一旦去除SPAD对针对MOSFET晶体管的设计要求的依赖性，这打开用于性能提高的大量潜在通途，其中最显著的性能提高是来自附加退火的噪声性能和产量提高。为了理解可以如何通过将定制掩模用于SPAD来实现噪声改进，需要简洁说明对现代CMOS加工的约束。

现代CMOS工艺使用离子注入以向硅晶片中引入掺杂物物种以创建电子器件所需要的p-n结。离子注入的优点在于可以绘制小型特征并且在晶片中很好地控制所得掺杂分布，这对于基于扩散的工艺是不可能的。然而离子注入由于在掺杂物原子与硅之间的高能量冲突而带来对硅晶格的显著损坏。因此在注入之后“退火”这一注入损坏以修复硅晶格并且“激活”掺杂物原子并且使它们电活跃。

退火工艺是高温步骤，并且这一工艺的副产物在于一些注入的原子可能在硅中到处移动或者扩散到其中不需要它们的位置。由于MOSFET器件已经继续在CMOS节点中缩减，所以实现控制好的掺杂分布以保证稳定晶体管性能是重要的。因此，在CMOS制作中的趋势已经是使用“快速热退火”或者甚至是激光退火工艺步骤，这些步骤很快作用以使掺杂物扩散最少并且使激活最多。CMOS工艺由于MOSFET设计约束而往往具有很严密的“热预算”。

根据上文讨论的CMOS工艺流程，针对SPAD设计出现两个关键点：1)注入损坏和2)缺乏退火。这两个参数对于SPAD性能潜在地关键，因为在SPAD中创建缺陷的任何注入损坏都将产生陷阱，该陷阱将大量增加器件的噪声。此外，都可以理解，吸气和高温退火步骤通过复原硅晶格缺陷并且从硅移出污染物来减少工艺的缺陷率。然而，吸气和长久高温退火步骤与现代高级CMOS设计的要求相悖，因为它们降低MOSFET性能的可靠性并且违背热预算。从SPAD设计观点来看，想要有的是长久高温退火步骤。

如果SPAD设计基于根据晶体管要求而设计的与MOSFET有关的注入物，诸如深n阱和n阱，则具有长久高温步骤是不可能的。然而如果使用定制SPAD掩模则这是可能的。可能的是可以通过退火持续更久来提高器件性能。如果定制注入和工艺可用，则可以在任何与晶体管有关的注入之前先执行这一注入并且退火以创建实际上高质量的SPAD结。在SPAD中使用的高质量p-n结将表现低噪声和提高的产量。

如果在执行任何MOSFET注入之前先执行SPAD注入并且对这一注入执行第一退火/吸气步骤，则不会有热预算问题。因此，具有定制掩模的SPAD将避免与用于MOSFET的阱连结这样的约束，这将打开用于设计优化的自由度以及潜在大量噪声和产量提高。

图19是根据又一实施例的SPAD的示意图，该SPAD具有利用衬底减薄来分别与前侧或者背侧光反射器耦合的背侧或者前侧照射配置。这一实施例基于上文关于图17和图18描述的实施例(后一个实施例又基于参照图15描述的变体)，但是将理解下文描述的附加特征无需限于上文描述的SPAD的具体变体或者实施例，但是具有更一般应用(具有如必需的适合适配)。在这一幅图和后续一幅图中，波包hv图解地代表传入光子。

这些发明涉及改进本器件的频谱响应、近红外线(NIR)检测效率、定时抖动。通过在利用衬底减薄来分别与前侧或者背侧光反射器耦合的背侧或者前侧照射配置中使用器件来实现这些改进。这一特征增强硅中的光学生成分布而又通过减少光电子到达雪崩倍增区段所需要的时间来减少定时抖动。此外，在前侧照射中的背侧非镜面(在广义上实质上为漫射)反射器可以与棱锥形或者槽形表面一起用来增加在减薄的硅衬底以内的有效吸收长度。可以减薄衬底以实现频谱响应与定时抖动的所需组合。此外，背侧反射器可以用作接触以增加衬底的接地或者用作与金属-绝缘体-半导体栅极类似的方式以增加衬底中的漂移场以进一步增强定时和频谱响应。在背侧照射的实施例中，可以使用由标准CMOS金属化层制成的前侧反射器。

这一实施例可以在两个区域中进一步提高本器件的性能：延伸和增强红外线(IR)中的频谱响应以及改进(减少)定时抖动。可以通过从标准CMOS流程脱离的工艺定制来实现性能提高。然而所有这些工艺修改不会影响晶体管操作。工艺修改将使得有可能具有集成有CMOS的高度IR灵敏SPAD阵列。

如上文指出的那样，来自SPAD n阱和外延层的两个漂移场组合以创建双漂移(DD)场，但是如上文描述的那样，其它配置是可能的。本实施例涉及光反射器、背侧照射和抗反射涂层以及所有这些特征的组合的使用。对于标准前侧照射的情况而言，在光在与晶体管和读出电子装置相同的侧上从硅晶片的“前面”入射时，可以通过减薄衬底并且将反射层(例如铝)放置于背侧上来提高性能。这可以实现长波长灵敏度的提高，这对于CMOS SPAD可以合乎需要。为了理解这如何工作，先必须考虑电磁波如何依赖于波长在硅中传播。长波长(红)光在硅中具有很长吸收深度。例如对于940nm NIR光而言，吸收深度近似为54μm，而这意味着在这一深度内吸收光子的近似66％，而用于光收集的p-n结在高级CMOS中通常从表面仅延伸数微米。在衬底中更深得多地吸收并且通常未检测其余光子，因为与收集区域远离生成它们，并且它们复合。然而如果如图19中所示减薄衬底并且在背侧上放置反射器，则入射光波从背表面被反射并且与入射分量相加以增加靠近SPAD的总生成速率。这可以引起复合机会减少。如果这一特征如上文描述的那样在整个衬底内与衬底减薄和漂移场组合，则这可以引起很高检测效率。另外，在针对使用NIR光的范围感测(常见应用)而设计的SPAD中，从SPAD结生成平均光电子的距离减少将减少检测器的定时抖动，从而引起提高的性能。以这一方式，反射器可以用来提高总SPAD性能。

此外，可以选择反射器材料以对于所需光波长为最优反射率。如果是金属，则它也可以用来增加衬底中的接地的刚性，这可以对SPAD器件阵列的性能具有有益影响。铝具有良好NIR反射性质并且普遍使用于CMOS制作工艺中。

图20是图19的实施例的变体的示意图，其中在绝缘氧化物层之上使用背侧金属反射器。

在这一变体中，附加氧化物层去除针对金属反射器在与衬底相同的静电电势的要求。可以向金属层施加电势以增加衬底中的漂移场，从而进一步提高灵敏度。备选地，电势可以用来钝化背表面并且减少少数载流子的生成，从而减少减薄的衬底器件中的噪声。这一实施例可以保持图19的SPAD的反射率益处。

图21是图19的实施例的又一变体的示意图，其中背侧反射器使用‘漫射’(非镜面)反射器而不是简单反射器。在这一幅图中示出在硅光电倍增器(SiPM)型应用中连接的SPAD阵列。在这一幅图中和在后续一幅图中，线hv指示传入光子的传输路径。

在减薄的衬底中使用非镜面/漫射反射器可以很有益于在很长波长的光(例如具有40μm吸收深度的920nm光)的光子检测和定时。这意味着与简单前侧照射的器件中的SPAD结很远离生成光电子的大多数。然而利用衬底减薄和图21中所示结构的适当漫射反射器，可以增加有效吸收深度。在无反射器时，长波长的光子向衬底中很深地渗透，因此具有低的机会被检测到，从而减少SPAD的光子检测效率(PDE)。利用如图19和图20中所示简单反射器，长波长的光子被反射并且具有被吸收的二次机会。然而它也可以再次从晶片的前侧被往回透射并且随后损失。然而利用漫射反射器，设计背面反射层的结构以在高角度反射入射光子。这增加有效可用吸收长度并且保证可以总是接近SPAD检测结创建光电子。这可以减少在光电子到达SPAD检测结之前复合的概率并且可以增加它这样复合的速度以便它不再需要在被检测之前经过衬底漂移长距离。这可以提高检测器阵列的检测效率和定时抖动。

如图21中所示漫射反射器的使用可以在本器件的硅光电倍增器应用中有益，其中光子检测的位置灵敏度比入射光子的定时和检测更少地重要。漫射反射器可以增加检测效率并且可以减少漫射尾部，从而引起改进的定时响应。

漫射反射器可能未用于2D成像器阵列，其中光子到达的位置检测如在传统相机中那样重要。然而SPAD一般未用作2D图像传感器的一部分而是经常代之以用作光子计数和定时应用，其中位置检测如同在硅光子倍增器中并不重要。最重要的参数通常是光子检测效率和定时响应，并且将利用漫射反射器针对IR光改进这两个特征。

图22是用于与图21的SPAD一起使用的第一漫射反射器表面的示意图，其中在第一角度反射法线入射的光。这是优选布置的例子，其中在如下角度反射法线入射的光，该角度将它保持于硅内并且避免干扰其它反射器棱锥形/槽。

图23是用于与图21的SPAD一起使用的第二漫射反射器表面的示意图，其中在第二角度反射法线入射的光。这是具有真正回射性质的非优选布置的例子，其中在法线入射进入的光沿着与光进入的路径相同的路径被往回反射并且随后从器件损失。

图24是用于与图21的SPAD一起使用的第三反射器表面的示意图，其中法线入射的光受到全内反射。这是优选布置的例子，其中设计反射角使得全内反射出现于在顶部硅表面与CMOS电介质层之间的边界的界面。这可以防止从硅往回透射IR光从而增加检测效率。

制作如图所示漫射反射器的第一步骤是使用建立好的外延生长技术以实现所需掺杂分布。然后可以执行用于实现所需衬底厚度的晶片减薄技术。晶片减薄可以使用体衬底或者绝缘体上硅(SOI)衬底。对于SPAD而言，在这一步骤期间将工艺诱发的缺陷数目保持至最小可能是重要的，因为它们对晶格损坏和引起提高的暗计数率的陷阱很灵敏。本领域技术人员将例如从如下文献熟悉这样的特征的制造：S.G.Wuu et al，“A Manufacturable Back-Side IlluminationTechnology using Bulk-Si Substrate for Advanced CMOS ImageSensor，”International Image Sensor Workshop，Bergen，Norway，2009、E.S.Yang，Microelectronic Devices：McGraw-Hill，Inc.，1988以及R.S.Edelstein et al“Process Integration aspects of back illuminatedCMOS Imagers using Smart Stacking technology with best in classdirect bonding，”International Image Sensor Workshop，Hokkaido，Japan，2011，通过借助这一引用将所有这些文献的内容结合于此。

下一步骤是在背侧上形成漫射反射器结构。这可以用与浅沟槽隔离(STI)或者深沟槽隔离(DTI)形成相似的方式来实现，其中可以控制硅蚀刻的宽度和纵横比以实现所需反射角度。备选地，可以诸如沿着<111>方向执行沿着晶体平面的蚀刻以在背侧上制成棱锥形结构。可以通过选择性地曝光正确尺寸和间距的方形硅区域(根据上文描述的设计约束)来形成棱锥形。可以备选地通过曝光在SPAD阵列的长度或者广度内伸展的矩形来形成沟槽。接着可以执行有利于<111>晶体方向的选择性各向异性湿蚀刻以创建具有成角度侧壁的沟槽或者棱锥形。在沿着<111>方向蚀刻标准CMOS(100)衬底的情况下，这相对于减薄的晶体的背表面产生角度为54.7°的固定棱锥形或者沟槽侧壁。

然后借助溅射工艺等向通过硅蚀刻创建的沟槽或者棱锥形中沉积铝以形成有效NIR/IR反射器。有规律地沉积铝作为用于在器件形成互连的标准CMOS金属化的部分。可以在沟槽中生长中间氧化物衬垫。与图20的SPAD相似，这也可以实现向漫射反射器施加与向衬底不同的静电电势。

上文描述的漫射反射器也可以与本实施例的关于平面反射器的其它两个主要特征一起使用：施加0伏特的电势以增加衬底中的接地刚性(图19)，并且形成中间氧化物层以允许施加单独电势(图20)。因此可以实现棱锥形或者沟槽结构的除了它的反射性质之外的附加益处。可能必须额外小心以钝化由损坏蚀刻步骤创建的界面状态，因为将由于纹理化而在平坦表面之上增加全硅表面积。因此可以执行背侧注入和钝化作为附加工艺步骤以减少器件的暗计数率。

可以在前端CMOS和SPAD有关注入和金属化之前执行这些工艺步骤。例如可以先在体起始晶片上生长外延层，该外延层具有用于创建漂移场的所需掺杂浓度和梯度。第二，可以使用或者未使用基材晶片(handle wafer)来减薄晶片。第三，可以执行沟槽/棱锥形工艺步骤并且在这上面涂敷新基材晶片。第四，可以翻转晶片并且标准CMOS加工和SPAD制作可以出现于前侧上(在去除可选前侧基材晶片之后)。用于本器件的单掩模制作技术可以与它的关联益处一起运用。

背侧照射是可以与CMOS图像传感器和CCD一起用来增强可选成像器和微米节距商用CMOS图像传感器的光敏度的特征。背侧照射在这些应用中的主要优点是提高的填充因子和光敏度。背侧照射可以改进本器件的填充因子和蓝色频谱响应。关于更多信息，参见G.Agranov，“Pixel continues to shrink…Small pixels for NovelCMOS Image Sensors，”International Image Sensor Workshop，Hokkaido，Japan，2011。

图25是图19的实施例的背侧照射(BSI)变体的示意图。这一变体使用与衬底减薄、漂移分布和抗反射涂层组合的前侧反射器。

在这一变体中，可以选择衬底厚度以调节与遍及漂移场组合的频谱响应。背侧照射的优点之一是由于去除对MOSFET制作和互连金属化所规定的层的要求而有能力在硅上面限定电介质层。这意味着可以制成电介质以通过折射率匹配和薄层效果具有抗反射(AR)性质。可以选择抗反射性质以在具体用于感兴趣的波长，诸如850nmNIR光的最大值。AR层的使用增加SPAD的外部量子效率并且提高进入硅的、然后可以后续检测的光的比例。

此外，与先前变体相似，可以添加由金属制成的反射层以改进在减薄的背侧照射的晶片中的生成速率分布。然而取代定制的金属反射器，可以再设定前侧上的标准CMOS金属化层用于提供反射性质以及在寻路由中使用。这可以通过防止经过器件透射而未检测光来进一步提高光学效率。

将理解前述实施例的反射器元件可以发现比SPAD更宽的应用。例如由硅制成的长波长光检测器可以受益。例如反射器思想可以应用于击穿式分立SPAD结构或者雪崩光电二极管(APD)。具体而言，漫射反射器可以应用于作为CMOS中的阵列而存在的任何SPAD或者APD结构阵列。备选地，它也可以在分立APD中用来改进定时响应。在分立APD情况下，也可以向器件的侧面添加反射器以在其内包含光。

漫射反射器和简单反射器可以例如应用于在CMOS中实施的任何SPAD结构或者SPAD阵列，只要它们存在于衬底中。这样的器件可以例如包括Haitz类型的SPAD，这些SPAD包括轻掺杂的n区域的防护环并且例如在以下文献中有评述：S.Cova，A.Longoni，A.Andreoni，“Towards picosecond resolution with single-photon avalanchediodes，”Review of Scientific Instruments，Vol.52，No.3，1981。这样的器件也可以例如包括其中防护环在非恒定意义上弯曲的器件。

用于测距或者通信目的的、使用NIR光的任何位置灵敏器件(诸如CMOS中的APD阵列)可以受益于简单反射器。通常这可以限于3D飞行时间成像和所有关联器件，诸如针扎式光电二极管和光电门。

用于光子定时的非位置灵敏器件(诸如大面积雪崩光电二极管或者APD阵列)可以受益于并入漫射反射器特征。

将理解这里描述的SPAD可以用来形成多种成像、通信和科学器件。已经参照标准CMOS制作工艺描述SPAD，但是将理解可以在标准和定制的其它制作工艺中应用概念。

还将理解，可以改变掩模对准以变更掺杂物扩散特性而又仍然生产使用相同基本原理来操作的器件。

上文引用的文献借助这一引用而结合于此。

可以在这里公开的本发明的范围内进行更多修改和变化。

Claims (83)

1.一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，所述SPAD包括：

第一区域，包括第一传导性类型的深阱，所述第一区域形成于第二传导性类型的第二区域上方；

第一接触，经由所述第一传导性类型的传导途径连接到所述第一区域；以及

第二接触，经由所述第二传导性类型的传导途径连接到所述第二区域；

其中控制在所述第一区域附近的掺杂，从而击穿电压在所述深阱的底部与所述第二区域之间的结处比在所述第一区域周围的别处更小，因而当在所述接触之间施加适当偏置电压时所述结形成SPAD倍增区域。

2.根据权利要求1所述的SPAD，其中所述第一接触和所述第二接触布置于相同表面上。

3.根据权利要求1或者2所述的SPAD，其中所述第二区域是衬底或者外延层。

4.一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，所述SPAD包括：

第一传导性类型的第一区域，布置于包括所述电路的外延层或者衬底的第二区域上或者第二区域中，所述外延层或者衬底是第二传导性类型；

第一接触，经由所述第一传导性类型的传导途径连接到所述第一区域；以及

第二接触，经由所述第二传导性类型的传导途径连接到所述第二区域；

其中所述第一接触和所述第二接触布置于相同表面上；并且

其中控制在所述第一区域附近的掺杂，从而击穿电压在所述第一区域的底部与所述第二区域之间的结处比在所述第一区域周围的别处更小，因而当在所述接触之间施加适当偏置电压时所述结形成SPAD倍增区域。

5.根据权利要求3或者4所述的SPAD，其中所述SPAD基本上形成于所述外延层内。

6.根据权利要求3至5中的任一权利要求所述的SPAD，其中掺杂梯度应用于所述衬底以在所述衬底中创建漂移场。

7.根据权利要求3至6中的任一权利要求所述的SPAD，其中所述第一区域是深阱。

8.根据任一前述权利要求所述的SPAD，还包括包围所述第一区域的防护环区域。

9.根据权利要求8所述的SPAD，其中所述防护环区域具有随深度增加的所述第二传导性类型的掺杂浓度。

10.根据权利要求8或者9所述的SPAD，其中所述防护环区域具有在不同深度处基本上均匀的掺杂浓度。

11.根据权利要求8至10中的任一权利要求所述的SPAD，其中所述第一区域具有随深度增加的掺杂浓度。

12.根据权利要求8至11中的任一权利要求所述的SPAD，其中所述第一区域的掺杂浓度在其水平外围处减少。

13.根据权利要求8至12中的任一权利要求所述的SPAD，其中所述防护环区域具有与所述第一区域相同的传导性类型并且具有相对更小的掺杂浓度。

14.根据权利要求8至12中的任一权利要求所述的SPAD，其中所述防护环区域具有与所述第一区域不同的传导性类型并且被轻掺杂。

15.根据权利要求8至14中的任一权利要求所述的SPAD，包括具有不同结构的多个防护环区域。

16.根据权利要求8至15中的任一权利要求所述的SPAD，其中在所述第一区域与所述第二区域之间的所述结至少与所述防护环的最深部分一样深。

17.根据任一前述权利要求所述的SPAD，其中在所述第一区域的所述底部与所述第二区域之间的所述结基本上平行于所述集成电路的表面。

18.根据任一前述权利要求所述的SPAD，还包括在所述第一区域下面布置的所述第二传导性类型的深增强注入物。

19.根据任一前述权利要求所述的SPAD，还包括在所述第二接触与所述第二区域之间延伸的所述第二传导性类型的高度掺杂的区域。

20.根据任一前述权利要求所述的SPAD，还包括在所述第一区域内形成的所述第二传导性类型的内阱。

21.根据任一前述权利要求所述的SPAD，其中所述SPAD的半径少于16μm或者少于100μm。

22.根据任一前述权利要求所述的SPAD，其中所述第一区域的所述底部在从所述SPAD的表面起超过0.25μm、0.5μm、1μm、2μm、3μm和5μm中的一项的深度处。

23.根据任一前述权利要求所述的SPAD，其中所述SPAD对红光和近红外光比对蓝光更灵敏。

24.一种集成电路，包括如任一前述权利要求所述的SPAD。

25.根据权利要求24所述的集成电路，所述接触之一连接到所述集成电路上的共同电压电源。

26.根据权利要求25所述的集成电路，还包括至少一个MOS晶体管，所述至少一个MOS晶体管被所述第一传导性类型的深阱从所述衬底电隔离。

27.根据权利要求25或者26所述的集成电路，还包括用于将所述接触之一连接到正击穿电压电源的高电压兼容偏置电阻器。

28.根据权利要求25至27中的任一权利要求所述的集成电路，还包括连接到所述SPAD接触之一的AC耦合单元。

29.根据权利要求28所述的集成电路，还包括连接到所述AC耦合电路输出的CMOS读出电路。

30.根据权利要求25至29中的任一权利要求所述的集成电路，被配置为背侧照射成像系统。

31.根据权利要求25至30中的任一权利要求所述的集成电路，包括至少一个另外的SPAD。

32.根据权利要求31所述的集成电路，其中所述第二区域是所述SPAD共用的。

33.根据权利要求31或者32所述的集成电路，其中所述第二接触是所述SPAD共用的。

34.一种在CMOS集成电路制作工艺中制作单光子雪崩二极管SPAD的方法，所述方法包括：

在第二传导性类型的第二区域上方形成第一区域，所述第一区域包括第一传导性类型的深阱；

经由所述第一传导性类型的传导途径将第一接触连接到所述第一区域；

经由所述第二传导性类型的传导途径将第二接触连接到所述第二区域；以及

控制在所述第一区域附近的掺杂，从而击穿电压在所述深阱的底部与所述第二区域之间的结处比在所述第一区域周围的别处更小，因而当在所述接触之间施加适当偏置电压时所述结形成SPAD倍增区域。

35.根据权利要求34所述的方法，其中所述第一接触和所述第二接触布置于相同表面上。

36.根据权利要求34或者35所述的方法，其中所述第二区域是衬底或者外延层。

37.一种在CMOS集成电路制作工艺中制作单光子雪崩二极管SPAD的方法，所述方法包括：

在包括所述电路的外延层或者衬底的第二区域上或者第二区域中形成第一传导性类型的第一区域，所述外延层或者衬底是第二传导性类型；

经由所述第一传导性类型的传导途径将第一接触连接到所述第一区域；

经由所述第二传导性类型的传导途径将第二接触连接到所述第二区域，所述第一接触和所述第二接触布置于相同表面上；以及

控制在所述第一区域附近的掺杂，从而击穿电压在所述第一区域的底部与所述第二区域之间的结处比在所述第一区域周围的别处更小，因而当在所述接触之间施加适当偏置电压时所述结形成SPAD倍增区域。

38.根据权利要求36或者37所述的方法，其中所述SPAD基本上形成于所述外延层内。

39.根据权利要求36至38中的任一权利要求所述的方法，还包括在所述衬底中形成掺杂梯度以便在所述衬底中创建漂移场。

40.根据权利要求36至39中的任一权利要求所述的方法，其中形成所述第一区域包括形成深阱。

41.根据权利要求36至40中的任一权利要求所述的方法，还包括在所述第一区域周围形成防护环区域。

42.根据权利要求41所述的方法，其中形成所述防护环区域包括阻止在所述第一区域旁边形成阱。

43.根据权利要求41或者42所述的方法，其中形成所述防护环包括创建随着深度增加的所述第二传导性类型的掺杂浓度。

44.根据权利要求41至43中的任一权利要求所述的方法，其中形成所述防护环包括创建在不同深度处基本上均匀的掺杂浓度。

45.根据权利要求41至44中的任一权利要求所述的方法，其中形成所述第一区域包括创建随深度增加的掺杂浓度。

46.根据权利要求41至45中的任一权利要求所述的方法，还包括减少所述第一区域的在其水平外围处的掺杂浓度。

47.根据权利要求46所述的方法，还包括使掺杂物在所述第一区域的外围处向外扩散。

48.根据权利要求41至47中的任一权利要求所述的方法，其中所述防护环区域具有与所述第一区域相同的传导性类型并且具有相对更小的掺杂浓度。

49.根据权利要求41至47中的任一权利要求所述的方法，其中所述防护环区域具有与所述第一区域不同的传导性类型并且被轻掺杂。

50.根据权利要求41至49中的任一权利要求所述的方法，还包括形成具有不同结构的多个防护环区域。

51.根据权利要求41至50中的任一权利要求所述的方法，其中在所述第一区域与所述第二区域之间的所述结至少与所述防护环的最深部分一样深。

52.根据权利要求34至51中的任一权利要求所述的方法，其中在所述第一区域的所述底部与所述第二区域之间的所述结基本上平行于所述集成电路的表面。

53.根据权利要求34至52中的任一权利要求所述的方法，还包括在所述第一区域下面注入所述第二传导性类型的深增强区域。

54.根据权利要求34至53中的任一权利要求所述的方法，还包括在所述第二接触与所述第二区域之间形成所述第二传导性类型的高度掺杂的区域。

55.根据权利要求34至54中的任一权利要求所述的方法，还包括在所述第一区域内形成所述第二传导性类型的内阱。

56.根据权利要求34至55中的任一权利要求所述的方法，其中所述SPAD的半径少于16μm或者少于100μm。

57.根据权利要求34至56中的任一权利要求所述的方法，其中所述第一区域的所述底部在从所述SPAD的表面起超过0.25μm、0.5μm、1μm、2μm、3μm和5μm中的一项的深度处。

58.根据权利要求34至57中的任一权利要求所述的方法，其中所述SPAD对红光和近红外光比对蓝光更灵敏。

59.根据权利要求34至58中的任一权利要求所述的方法，还包括将所述接触之一连接到所述集成电路上的共同电压电源。

60.根据权利要求34至59中的任一权利要求所述的方法，还包括形成至少一个MOS晶体管，所述至少一个MOS晶体管被所述第一传导性类型的深阱从所述衬底电隔离。

61.根据权利要求34至60中的任一权利要求所述的方法，还包括形成用于将所述接触之一连接到正击穿电压电源的高电压兼容偏置电阻器。

62.根据权利要求34至61中的任一权利要求所述的方法，还包括形成AC耦合单元并且将所述AC耦合单元连接到所述SPAD接触之一。

63.根据权利要求62所述的方法，还包括形成CMOS读出电路并且将所述CMOS读出电路连接到所述AC耦合电路输出。

64.根据权利要求34至63中的任一权利要求所述的方法，还包括形成至少一个另外的SPAD。

65.根据权利要求64所述的方法，还包括将所述第二区域连接到所有所述SPAD。

66.根据权利要求64或者65所述的方法，还包括将所述第二接触连接到所有所述SPAD。

67.一种基本上如这里参照图4至图25中的一幅图或者多幅图描述的单光子雪崩二极管SPAD。

68.一种制作基本上如这里参照图4至图25中的一幅图或者多幅图描述的单光子雪崩二极管SPAD的方法。

69.一种用于在CMOS集成电路中使用的单光子雪崩二极管SPAD，所述SPAD包括：

深n阱区域，形成于p型衬底上方；

n阱区域，形成于所述深n阱区域上方并且与所述深n阱区域接触；

阴极接触，经由重掺杂的n型注入物连接到所述n阱区域；

轻掺杂的区域，在所述n阱和深n阱区域周围形成防护环；

p阱区域，与所述轻掺杂的区域相邻；以及

阳极接触，经由重掺杂的p型注入物连接到所述p阱区域；

其中在所述阳极与阴极之间施加适当偏置电压时在所述深n阱区域的底部与所述衬底之间的结形成SPAD倍增区域。

70.根据权利要求1至33中的任一权利要求所述的SPAD，其中掺杂梯度应用于所述第一区域以在所述第一区域中创建漂移场。

71.根据权利要求1至33和70中的任一权利要求所述的SPAD，还包括用于往回反射已经穿过所述SPAD倍增区域而未检测的光的反射层。

72.根据权利要求71所述的SPAD，其中所述反射层为非镜面反射器。

73.一种用于在集成电路中使用的雪崩光电二极管APD，所述APD包括：

雪崩效应倍增区域，用于检测经由光接收表面到达的光子；以及

反射层，设置于所述倍增区域的与所述光接收表面相反的侧上，用于朝着所述倍增区域往回反射光子。

74.根据权利要求73所述的APD，其中所述反射层为非镜面反射器。

75.根据权利要求73或者74所述的APD，其中形成所述反射层以便引起与所述光接收表面的法线平行入射的光的全内反射。

76.根据权利要求73至75中的任一权利要求所述的APD，还包括在所述倍增区域与所述反射层之间的绝缘层。

77.根据权利要求73至76中的任一权利要求所述的APD，其中所述光接收表面是所述集成电路的背侧。

78.根据权利要求77所述的APD，其中所述反射层包括CMOS金属化层。

79.根据权利要求77或者78所述的APD，还包括在所述光接收表面与所述倍增区域之间的抗反射层。

80.一种用于在集成电路中使用的固态光学传感器，所述传感器包括：

光学检测区域，用于检测经由光接收表面到达的光子；以及

非镜面反射层，设置于所述光学检测区域的与所述电路的所述光接收表面相反的侧上，用于朝着所述光学反射区域往回反射光子。

81.根据权利要求34至66中的任一权利要求所述的方法，还包括将掺杂梯度应用于所述第一区域以在所述第一区域中创建漂移场。

82.根据权利要求81所述的方法，还包括使用单个掩模来制作所述SPAD。

83.根据权利要求82所述的方法，其中在MOSFET制作阶段之前制作所述SPAD。

Images