CN108369968A - 雪崩光电二极管 - Google Patents

雪崩光电二极管 Download PDF

Info

Publication number
CN108369968A
CN108369968A CN201680070709.6A CN201680070709A CN108369968A CN 108369968 A CN108369968 A CN 108369968A CN 201680070709 A CN201680070709 A CN 201680070709A CN 108369968 A CN108369968 A CN 108369968A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
avalanche photodide
layers
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680070709.6A
Other languages
English (en)
Other versions
CN108369968B (zh
Inventor
夏秋和弘
泷本贵博
內田雅代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108369968A publication Critical patent/CN108369968A/zh
Application granted granted Critical
Publication of CN108369968B publication Critical patent/CN108369968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System comprising porous silicon as part of the active layer(s)

Abstract

雪崩光电二极管包括:形成于第一导电型的基板(1)的第一导电型的第一半导体层(3)；形成于第一半导体层(3)下并与第一导电型为相反的第二导电型的第二半导体层(2)；形成于基板(1)的第一半导体层(3)的浅的部分并与第一半导体层(3)的杂质浓度相比为高浓度的第一导电型的第三半导体层(7)；形成于第三半导体层(7)的正下方的第一半导体层(3)内的区域的第一导电型的第四半导体层(6)；与第一半导体层(3)电性地连接的第一接点(11)；与第二半导体层(2)电性地连接的第二接点(12)。第四半导体层(6)的杂质浓度高于第一半导体层(3)的杂质浓度,且低于第三半导体层(7)的杂质浓度。

Description

雪崩光电二极管
技术领域
本发明是关于雪崩光电二极管,具体而言,是提供一种暗计数率良好的雪崩光电二极管。
背景技术
在现有的光通信、飞行时间测距(TOF：Time of flight)中,有利用光电二极管的雪崩增幅(Avalanche)效果的雪崩光电二极管被用于作为高速地检测微弱光的受光元件。若雪崩光电二极管施加小于击穿电压(Breakdown电压)的反向偏置电压,则以线性模式动作,改变输出电流以使相对光接收量具有正相关性。
另一方面,若雪崩光电二极管施加大于击穿电压的反向偏置电压,则以盖革模式(Geiger mode)动作。盖革模式的雪崩光电二极管即使单一光子的入射,也会引起雪崩现象,因此可以得到大的输出电流。因此,盖革模式的雪崩光电二极管称为单光子雪崩二极管(SPAD:Single Photon Avalanche Diode)。
雪崩光电二极管在上述的盖革模式中,对阴极-阳极间施加电压,并控制电压以形成3.0×105V/cm以上的电场强度。由此,由微弱光产生的电荷增幅,针对一个光子般的极小的信号作出反应并可以作为电信号输出。另外,对光信号而言,在数psec左右的极短时间内作出反应且时间分辨率优异。
另一方面,由于该高的增幅率,因此高电场施加时产生的微小的泄露电流也被增幅,并作为暗计数率作为信号以外的噪声来输出。
在此,为了使暗计数减少的目的而提高泄露电流特性(下面,称为抗干扰度),在现有的雪崩光电二极管中,作为阳极,不仅使用高浓度P+扩散,还使用低浓度的P阱,从而扩大耗尽层宽度而抑制了隧道电流。然而,这种情况下,存在如P阱的外周部的扩散形状的曲率高的部分的电场变强,雪崩增幅仅在周边部产生,从而雪崩增幅区域变窄的问题。面积最广的P阱的正下方电场强度低且未被增幅，因此作为整体,已引起增幅率低的问题。
因此,如图11所示,存在研究将面积最大的N阱的正下方的电场强度进行增幅的雪崩光电二极管(例如,参照特开2015-41746号公报(专利文献1))。在第一导电型(N阱)的第一半导体层204的正下方，形成第二导电型(P型层)的第二半导体层203,从而构成为抑制位于第一半导体层204与第二半导体层203接触的部分的耗尽层的延伸且增强电场强度的结构。此时,耗尽层超过第二半导体层203并扩展至外延层202的深部。
在图11中,200为芯片、201为硅基板、202为外延层、205为第三半导体层、206为接点、207为接点、208为耗尽区域、211为区域、213为电极、214为界面、215为嵌入分离层。
现有技术文献
专利文献
专利文献1:特开2015-41746号公报
发明内容
本发明所要解决的技术问题
然而,该图11所示的雪崩光电二极管中,存在因Si-SiO2界面所存在的悬挂键等导致的缺陷等中的复合电流(泄露)使暗计数率劣化的情况。因此,在专利文献1中,通过在表面形成与第一半导体层204相反的导电型的第四半导体层212,从而作为抑制表面的影响的结构而存在。
然而,在上述雪崩光电二极管的结构中,以降低阳极电阻的目的,使第四半导体层212的浓度上升时,存在如由于高浓度离子注入时的注入缺陷、被注入固溶度以上的偏析的杂质的缺陷原因等,导致产生微小的复合电流(泄露),由此作为在无信号状态下的噪声的暗计数率恶化的问题。
在此,本发明的课题在于,提供一种可以降低阳极电阻且抑制泄露，且可以得到良好的暗计数率特性的雪崩光电二极管。解决问题的手段
为了解决所述课题,本发明的雪崩光电二极管的特征在于,包括:
形成于第一导电型的基板上的所述第一导电型的第一半导体层；
形成于所述第一半导体层下并与所述第一导电型为相反的第二导电型的第二半导体层；
形成于所述基板的所述第一半导体层的浅的部分并与所述第一半导体层的杂质浓度相比为高浓度的所述第一导电型的第三半导体层；
形成于所述第三半导体层的正下方的所述第一半导体层内的区域的所述第一导电型的第四半导体层；
与所述第一半导体层电性地连接的第一接点；
与所述第二半导体层电性地连接的第二接点；
所述第四半导体层的杂质浓度高于所述第一半导体层的杂质浓度,且低于所述第三半导体层的杂质浓度。
另外,一实施方式的雪崩光电二极管中,包括：电极,
所述电极在所述基板的所述第一半导体层的侧方且在所述第一接点与所述第二接点之间的区域上，隔着绝缘膜而形成。
另外,一实施方式的雪崩光电二极管中,
所述基板为所述第一导电型的硅基板,所述第三半导体层的杂质浓度超过在硅中的固溶度。
另外,一实施方式的雪崩光电二极管中,
所述第四半导体层的杂质浓度为不超过固溶度的浓度。
另外,一实施方式的雪崩光电二极管中,
耗尽层以不超过所述第四半导体层且不扩展至所述第三半导体层侧的方式构成。
发明效果
如从上述所知,根据本发明,可以实现一种降低阳极电阻并且抑制泄露,且可以得到良好的暗计数率特性的雪崩光电二极管。
附图说明
图1是示出使用了雪崩光电二极管的电路构成的一个例子的图。
图2是示出盖革模式的动作说明的图。
图3A是示出在盖革模式下的无信号时的暗脉冲的图。
图3B是示出在盖革模式下的无信号时的暗脉冲的图。
图4是示出关于本发明的第一实施方式的雪崩光电二极管的剖面结构的图。
图5为上述雪崩光电二极管的V-V剖面中的浓度曲线图的概念图。
图6是示出关于本发明的第一实施方式的雪崩光电二极管的V-V剖面中的浓度曲线图的图。
图7为比较例的雪崩光电二极管的结构的图。
图8为上述雪崩光电二极管的暗计数率(DCR)的过偏压Vex依赖性的图。
图9是示出关于本发明的第二实施方式的雪崩光电二极管的剖面结构的图。
图10是示出关于本发明的第三实施方式的雪崩光电二极管剖面结构的图。
图11是示出专利文献1的雪崩光电二极管的剖面结构的图。
具体实施例
<基本的电路构成>
首先，说明本发明的雪崩光电二极管(Avalanche Photo Diode)之前,利用图1、图2说明使用了基本的雪崩光电二极管的电路构成。
图1是示出使用了雪崩光电二极管APD的电路构成的一个例子,图2示出在盖革模式(Geiger mode)下的动作说明。该雪崩光电二极管APD存在两种动作模式,根据耐压与施加电压的关系被区分。
第一个动作模式为“耐压<施加电压”时的动作模式,称为雪崩模式。
第二个动作模式为“耐压>施加电压”时的动作模式,称为盖革模式。在该盖革模式下的动作中,即使如光子的极小的信号输入时也可以大大地增幅并得到大的输出。然而,单独的二极管中，电流在增幅后不会复原。
因此,如图1所示,与雪崩光电二极管APD串联地连接电阻R来使用。具体而言,将电阻R的一端连接至雪崩光电二极管APD的阳极侧的端子C,而将电阻R的另一端连接至端子A。将直流电源Va的负极连接至该端子A,并将直流电源Va的正极连接至雪崩光电二极管A PD的阴极侧的端子B。
此时,若雪崩光电二极管APD中流过恒定的电流,则导致对电阻R施加的电压增加,雪崩光电二极管APD的电压降低而变为耐压以下的电压,因此电流可以恢复至信号输入前的状态。将该电阻R称为灭弧电阻(Quenching Resistance)。将像这样的动作用图2从电压与电流的关系来说明。
在图2中,横轴表示为电压[任意刻度],纵轴表示为电流[任意刻度],“VBD”示出雪崩光电二极管APD的耐压。若使向雪崩光电二极管APD施加的电压增加,则至“Va”为止,状态发生变化(S1)。在此若无信号,则不产生电流输出。在此,若输入如光子的微小的光信号,则信号增幅(S2)，而至“ON”为止增加电流来获得输出信号。然而,此时，也对图1中所示的灭弧电阻立即增加电流,且减少对雪崩光电二极管APD施加的电压(S3),返回至“重置”状态。通过重复于此,相对信号输入可以得到输出信号。
如上述,由于具有高的增幅率,因此会有雪崩光电二极管APD自身存在的微小的泄露电流也被增幅并输出的问题。
图3A、图3B中示出无信号时的脉冲输出随着时间经过观察的结果。
图3A中示出的理想的雪崩光电二极管中几乎无输出,但图3B中示出的雪崩光电二极管中,随着时间经过被观测到多个脉冲输出,这种脉冲输出称为暗脉冲。若这种暗脉冲存在过多,则无法区分与输出信号的区别,因此成为在雪崩光电二极管特性中重要的特性之一,计算每秒的脉冲数,并将其脉冲数称为“暗计数率”，并以单位“Hz”表示。
该雪崩光电二极管的暗脉冲的发生概率不仅对泄露电流有影响,也对元件的增幅率有影响,因此也依赖于耐压以上的施加电压“过偏压Vex”。另一方面,输入信号的增幅率也依赖于过偏压Vex而增加,因此即使增大过偏压Vex也难以增加暗计数率(下文称为DCR)的元件被认为是良好的雪崩光电二极管。
下面,根据图示的实施方式详细地说明本发明的雪崩光电二极管。并且,在本发明的说明书附图中,相同的参照附图标记表示相同部分或相应部分。此外，长度、宽度、厚度、深度等尺寸关系因附图的明确化和简洁化目的而有所适当改变，并不代表实际的尺寸关系。
〔第一实施方式〕
参照图4说明本发明的第一实施方式所涉及的雪崩光电二极管的构成。
图4是示出该第一实施方式有关的雪崩光电二极管的构成的剖面图。在图4中,8为用于绝缘并进行元件分离的选择氧化膜STI(shal low trench isolation；浅沟道隔离),15为等离子SIN膜,16为BPSG(Bor on Phosphorus Silicon Glass；硼·磷·硅·玻璃)膜,17为层间HDP(High Density Plasma；高密度等离子体)膜,18为层间TEOS(Tetra Ethoxy Ortho Silicate；四·乙氧基·硅烷),19为第二层布线金属,21为覆盖氧化膜,22为覆盖SIN膜。
如图4所示,该雪崩光电二极管是以PN结而构成。即,在10Ωc m左右的电阻率的P型的硅基板1的上侧,以2μm左右的深度设有浓度为1×1017cm-3的P阱层3。该P阱层3为第一半导体层的一个例子。出于扩大耗尽层的目的，该浓度越低越好,也可以设为与基板浓度接近的1×1016cm-3左右的浓度。另外,例如,能够构成为与硅基板相同地也使用SiC、InGaAs等的化合物半导体基板。
P阱层3的表面上形成有浓度为1×1021cm-3左右的高浓度的P+层7,其目的在于降低阳极电阻、和降低其后的第一接点11形成时的接点电阻。该P+层7为第三半导体层的一个例子。
这些P阱层3、P+层7作为PN结中的阳极起作用。
另一方面,在P阱层3的正下方,以与P阱层3重叠的方式设有浓度为2×1017cm-3左右的N层2。该N层2为第二半导体层的一个例子。
为了对该N层2施加电压,自硅基板1表面以2×1017cm-3左右的浓度设有深度2μm左右的N阱层4。该N阱层4从P阱层3仅向横方向分离期望的距离而形成。
这会造成若P阱层3与N阱层4过于接近,则横方向的电场增强,成为仅在形成雪崩光电二极管的PN结的周围部发生雪崩增幅的二极管。为了防止这种情况,P阱层3与N阱层4,例如,通过分开2μm左右地形成,从而防止P阱层3的侧面的电场强度变强。
另外,N阱层4的表面上设有包含高浓度磷杂质的N+层5,用于降低之后所形成的第二接点12的接点阻抗。
若经由第一接点11与第二接点12向P阱层3与N阱层4之间施加电压,则耗尽层从PN结部分开始向上下扩展,如此耗尽层到达至与高浓度P+层7接近的表面附近。P+层7中存在离子注入缺陷、超过硅的固溶度而偏析出的杂质导致的缺陷,因此若耗尽层到达该P+层7为止且泄露电流被带入耗尽层内,则暗脉冲增加且特性劣化。
为了防止这种情况,在P+层7的正下方设置P-层6,所述P-层6浓度低于P+层7，且在不超过固溶度的范围内,并且以与P阱层3相比高浓度(例如,5×1018cm-3左右)地导入。该P-层6为第四半导体层的一个例子。此时,已知若超过1×1019cm-3,则晶体缺陷引起的泄露增加,期望设定如下。
由此,从PN结扩展的耗尽层不扩展至P-层6以上,且不会靠近P+层7。
设有使用了用于获得P+层7处电位的钨插塞的第一接点11,且设有由AlCu形成的第一层布线金属13(阳极电极)。另外,设有使用了用于获得N+层5处电位的钨插塞的第二接点12,且设有由AlCu形成的第一层布线金属14(阴极电极)。根据需要,也可以使用由高融点金属形成的Ti/TiN等与AlCu的层叠膜。
通过对该第一层布线金属13(阳极电极)、第一层布线金属14(阴极电极)施加电压,从而使雪崩光电二极管动作。
图5是示出在上述雪崩光电二极管的V-V剖面处的浓度曲线图的概念图,图6是示出在上述雪崩光电二极管的V-V剖面处的浓度曲线图。
在图5中,左右方向表示硅基板1的厚度方向,左侧方向为P+层7所形成表面侧,右侧方向为背面侧。另外,图5的上下方向表示杂质浓度。
另外,在图6中,横轴表示深度[μm](硅基板1的厚度方向),而纵轴表示杂质浓度[ions/cm3]。
如图5、图6所示,P+层7形成于P阱层3的表面侧,在该P+层7的正下方设置P-层6，所述P-层6的浓度低于P+层7,且与P阱层3相比高浓度。
图7表示比较例的雪崩光电二极管的结构。该比较例的雪崩光电二极管中,没有嵌入N层的特征和在P+层的下侧不存在P-层的特征与上述第一实施方式不同。在图7中,对与第一实施方式的雪崩光电二极管相同的构成部附上同一附图标记。
图8示出上述第一实施方式的雪崩光电二极管与图7所示的比较例的雪崩光电二极管的DCR的过偏压Vex依赖性进行比较后的数据。
在图8中,横轴表示过偏压Vex[V],纵轴表示DCR[Hz]。在此,“■”为比较例的雪崩光电二极管的DCR,但过偏压Vex升高越高DCR增加越大。这是因为，通过使过偏压Vex增加,造成耗尽层扩展至P+层的表面附近，造成捕获到泄露电流的同时增加增幅率，且造成该电流被大量地输出。在施加低的电压下,即使没有接触到耗尽层,只要增大过偏压Vex,也存在如总有耗尽层扩展到P+层的表面附近并接触到该耗尽层的问题。
另一方面,本发明的第一实施方式的雪崩光电二极管的DCR特性在图8中以“◆”表示。该第一实施方式的雪崩光电二极管的DCR特性随着过偏压Vex变高,一定程度增加DCR而成为饱和倾向,未见更多的DCR增加的倾向。这是由于耗尽层扩展至P+层7的正下方形成的P-层6为止而不继续扩展。
根据上述构成的雪崩光电二极管,若在P阱层3(第一半导体层)与N层2(第二半导体层)之间施加高电压,则耗尽层扩展至P阱层3与N层2,但由于第一导电型的P-层6(第四半导体层)存在,耗尽层不扩展到基板表面所形成的杂质浓度为高浓度的P+层7(第三半导体层),而耗尽层不再直接与P+层7接触。由此,即使为了降低阳极电阻,在表面的浅的区域以高浓度形成P+层7,暗计数率也不会增加。由此,可以抑制泄露并可以得到良好的暗计数率特性。
另外,用于上述硅基板1表面所形成的阳极低电阻化的P+层7,为了确保足够的杂质浓度,优选实施大于硅的固溶度的离子注入。
另外,通过设为不会引起上述P-层6的杂质浓度大于固溶度的离子注入造成的杂质的偏析的浓度,从而偏析的杂质缺陷造成的复合电流不会产生,即使耗尽层与P-层6接触,也不会使暗计数率恶化。
另外,将上述雪崩光电二极管以耗尽层不超过P-层6且不扩展至P+层7侧的方式构成,通过控制耗尽层宽度,由此可以控制电场强度,可以确保稳定的增幅率。
〔第二实施方式〕
参照图9说明本发明的第二实施方式所涉及的雪崩光电二极管的构成。
图9是示出该第二实施方式所涉及的雪崩光电二极管的构成的剖面图。在图9中,对与第一实施方式的雪崩光电二极管相同的构成部附上同一附图标记。
如图9所示,该第二实施方式的雪崩光电二极管由第一实施方式相同用PN结来构成。即,浓度为1×1017cm-3的P阱层3，以2μm左右的深度设于10Ωcm左右的电阻率的P型的硅基板1的上侧。该P阱层3为第一半导体层的一个例子。
在P阱层3的表面,形成有浓度1×1021cm-3左右的高浓度的P+层7,其目的在于降低阳极电阻、和降低其后的接点形成时的接点电阻。该P+层7为第三半导体层的一个例子。
这些P阱层3、P+层7是作为PN结中的阳极起作用。
另一方面,在该P阱层3的正下方,以与P阱层3重叠的方式设置浓度为2×1017cm-3左右的N层2。该N层2为第二半导体层的一个例子。
为了对该N层2施加电压,从硅基板1表面设置浓度2×1017cm-3左右且深度2μm左右的N阱层4。该N阱层4从P阱层3仅以期望的距离向横向分离而形成。
这会造成若P阱层3与N阱层4过于接近,则横向的电场变强,成为仅在形成雪崩光电二极管的PN结的周围部引起雪崩增幅的二极管。
为了防止这种情况,P阱层3与N阱层4,例如,通过分开2μm左右而形成,从而防止P阱层3的侧面的电场强度增强。
另外,在P阱层3与N阱层4之间的绝缘膜10的表面侧配置由多晶硅形成的多晶硅电极20(布线层)。
由此可以得到两个效果。
第一个效果是可以通过对该多晶硅电极20施加期望的电位,从而对P阱层3与N阱层4之间的表面施加期望的电位。
例如,图9的情况,由于在表面形成有P+层7,因此对本多晶硅电极20施加正的电位,并对硅基板1表面施加电位,由此P型半导体可以对N反转的方向施加电位。由此,控制容易变得不稳定的表面浓度,实现减弱硅基板1表面的电场强度作用。
第二个效果在于,减轻因多晶硅层在表面侧所形成的布线层的影响。对多晶硅电极20施加了负电位时,有可能硅基板1表面的P型半导体层对电位进一步向P+侧变化,且P阱层3的侧面的电场强度增强。将多晶硅电极20,例如,通过束缚在与第一层布线金属14(阴极电极)相同的电位下,可以排除由于多晶硅电极20在表面侧所布线的布线层的影响。
在N阱层4的表面,为了降低其后所形成的接点电极的接点电阻,设置含有高浓度磷杂质的N+层5。若在P阱层3与N阱层4之间施加电压,则耗尽层从PN结部分向上下扩展,如此到达至与高浓度P+层7靠近的表面附近。由于P+层7中存在离子注入缺陷、超过固溶度而偏析出的杂质导致的缺陷,因此耗尽层到达至该层,并且若泄露电流被带入耗尽层内,则造成暗脉冲增加且特性劣化。
为了防止这种情况,在P+层7的正下方设置P-层6,所述P-层6浓度低于P+层7，且在不超过固溶度的范围内,并且以与P阱层3相比高浓度(例如,5×1018cm-3左右)地导入。该P-层6为第四半导体层的一个例子。
由此从PN结扩展的耗尽层不扩展至P-层6以上,且不靠近P+层7。
P+层7设置使用了用于获得电位的钨插塞的第一接点11,并设有由AlCu形成的第一层布线金属13(阳极电极)。另外,N+层5设置使用了用于获得电位的钨插塞的第二接点12,且设有由AlCu形成的第一层布线金属14(阴极电极)。
通过对该第一层布线金属13(阳极电极)、第一层布线金属14(阴极电极)施加电压,从而使雪崩光电二极管动作。
根据上述第二实施方式,P-层6的导入所导致耗尽层不向表面附近靠近,DCR稳定化的同时,在P阱层3侧面的表面侧夹着绝缘膜10而形成的多晶硅电极20所导致P阱层3侧面的电场强度可以得到缓和,可以控制以使占据大面积的P阱层3的正下方的电场强度最强。由此,可以增大雪崩光电二极管的灵敏度与增幅率。
上述第二实施方式的雪崩光电二极管具有与第一实施方式的雪崩光电二极管相同的效果。
另外,在上述硅基板1的P阱层3的侧方且第一接点11与第二接点12之间的区域上,通过控制对隔着绝缘膜10而形成的多晶硅电极20施加的电压,可以控制P阱层3的侧方的电场强度,且可以提高雪崩光电二极管的灵敏度及增幅率。
〔第三实施方式〕
参照图10说明本发明的第三实施方式所涉及的雪崩光电二极管的构成。
图10是示出第三实施方式所涉及的雪崩光电二极管的构成的剖面图。在图10中,对与第二实施方式的雪崩光电二极管相同的构成部附上同一附图标记。
如图10所示,该第三实施方式的雪崩光电二极管与第二实施方式相比,将P阱层3的区域仅设为受光部周边,通过注入浓度高于P阱层3的杂质浓度的第二P阱层30,可以提高受光部的正下方的电场强度。
并且,即使作为在受光部的正下方无注入任何构成的雪崩光电二极管,也可以提高受光部的正下方的电场强度。
由此,可以提高受光部的正下方的面积大的部分处的增幅率。另外,由于可以以第二P阱层30的杂质浓度控制受光部的正下方的电场强度,因此使得受光灵敏度可以以第二P阱层30的浓度控制,由此可以形成容易设计设备的结构。
另外,与第二实施方式相同,P-层6的导入所导致耗尽层不靠近表面附近,稳定化DCR。另外,在P阱层3侧面的表面侧夹着绝缘膜10而形成的多晶硅电极20所导致P阱层3的侧面的电场强度可以得到缓和,可以控制成占据大面积的P阱层3的正下方的电场强度最强。由此,可以提高雪崩光电二极管的灵敏度与增幅率。
根据上述第三实施方式,使利用了以P阱层3与N层2构成的PN结的雪崩光电二极管在盖革模式下动作的结构中,通过将高浓度的P+层7注入至P阱层3表面,可以降低阳极电阻并可以降低接点电阻。另外,为免受P+层7的噪声的影响,通过在P+层7的正下方的P阱层3内,导入浓度低于P+层7且浓度高于P阱层3的P-层6,由此可以提供能够降低DCR的雪崩光电二极管。
上述第三实施方式的雪崩光电二极管具有与第一实施方式的雪崩光电二极管相同的效果。
另外,在受光部周边的P阱层3的外周部的表面侧,隔着绝缘膜10配置多晶硅电极20,由此通过降低周围部的电场,可以提高在本设备的受光部的正下方的电场，并可以提高增幅率。
进一步地,将浓度高于受光部的周围部的P阱层3的第二P阱层30仅导入至受光部的正下方,而得到提高增幅率的效果,因此可以进一步提高本发明的效果。
<受光部的制造方法>
接着,参照第二实施方式的图9说明本发明的雪崩光电二极管的制造方法。
如图9所示,形成选择氧化膜STI(shallow trench isolation)8，所述选择氧化膜STI8，用于将由10Ωcm左右的电阻率的硅(Si)形成的P型的硅基板1的上表面的阳极、阴极间、光电二极管间进行电性绝缘并进行元件分离。
接着,整个面形成具有5μm左右的厚度的,厚度大的光阻。使用光刻技术等,并除去光电二极管所形成的期望区域上的光阻。然后,将上述光阻作为掩膜,以加速能量720keV、注入量1×1013cm-2左右的条件下,将作为N型杂质的磷离子，离子注入至P型的硅基板1。此时,从P型的硅基板1的表面到期望的深度导入磷杂质,并形成峰值浓度为2×1017cm-3左右的N层2。
接着,在形成P型的硅基板1的阳极电极的规定的位置上，形成P阱层3。若其他的光电二极管也需要同时形成,则同时形成。P阱层3中，在成为N层2的区域上的规定的位置上，使用光刻技术,改变离子注入机的注入能量而连续地选择导入作为P型杂质的硼。例如,通过以250keV、注入量5×1012cm-2,50keV、注入量5×1012cm-2的方式多阶段地进行离子注入,使得在规定的深度(例如,2μm左右)维持杂质浓度峰值。P阱层3的杂质浓度,例如,为1×1017cm-3左右。接着,将N阱层4形成于成为阴极电极的期望的位置。
接着,例如,实施形成30nm左右的绝缘膜10的热处理后,将使用了多晶硅的多晶硅电极20，形成于阳极接点-阴极接点间的期望的位置的绝缘膜10上。这是为了得到使P型的硅基板1的表面的电位稳定,并稳定雪崩光电二极管的耐压的效果。
接着,形成取出阳极接点、阴极接点的扩散层。形成该扩散层的过程中,例如,以5keV、注入量3×1015cm-2左右的注入量进行离子注入,由此形成P+层7、N+层5，使得峰值浓度为1×1021cm-3左右的高浓度。这些扩散层被以高浓度形成,其目的在于与用于取出阳极、阴极电极的第一、第二接点11、12电阻性地连接。接着,在上述的P阱层3与P+层7的边界,将成为耗尽层的阻挡部的扩散层,即成为本次发明的P-层6,以进行35keV、注入量5×1013cm-2左右的离子注入,并将1000℃前后的灯退火(Lamp Annealing)实施25秒左右,5×1018cm-3左右的峰值浓度的方式形成。
并且,在上述受光部的正下方所存在的P阱层3、P+层7、P-层6、N层2的杂质浓度、深度，对最终形成的光电二极管的光谱灵敏度带来大的影响,因此进行优化以使获得期望的性能(例如,光谱灵敏度)。
接着,在形成元件的P型的硅基板1的上表面上,绝缘膜10由氧化膜形成,并在其上形成等离子SIN膜15、BPSG膜16。然后,在规定区域形成第一、第二接点11、12。
接着,在BPSG膜16的上表面上形成由Ti/TiN及AlCu等形成金属膜后,使用光刻技术及蚀刻技术等来进行图案化,从而分别形成第一层布线金属13(阳极电极)及第一层布线金属14(阴极电极)。接着,在第一层布线金属13、14所形成的BPSG膜16上,形成层间HDP膜17及层间TEOS18。(进一步例如,实施多层布线时,通过布线工序(13、14)及层间工序(17、18)的相同的工序的重复,由此形成多层布线结构。)进一步地,在上层利用第二层布线金属19来形成遮光膜,并将光电二极管的受光区域以外进行遮光。
并且,虽然没有图示,但P型的硅基板1与多晶硅电极20用布线连接,均连接至接地电位。以使对第一层布线金属14(阴极电极)作为雪崩光电二极管起作用,例如施加15V左右的规定的电位。对第一层布线金属13(阳极电极)连接信号处理电路,以检测由入射光子等引起产生的光电流来进行信号处理的方式连接。虽然多晶硅电极20与上述三个电位的任何一个电位连接都可以,但与第一层布线金属14(阴极电极)连接时,可以期待如下效果:第一层布线金属13、14间的硅的表面向减弱电场强度的方向作用,并可以抑制边缘击穿(EdgeBreakdo wn)。但不限于此,也可以是能彼此独立地改变电位的构成。
其后,在层间TEOS18及第二层布线金属19的上表面,将覆盖氧化膜21与覆盖SIN膜22由氮化硅膜形成后,受光区域上的覆盖氧化膜21、覆盖SIN膜22为了用作开口最好除去。由此,光电二极管上的无机材料膜成为单一的氧化膜,具有抑制在光电二极管上的光反射的偏差的效果。
并且,上述第一至第三实施方式的P型、N型的附图标记为代表的例子,导电型即使为相反的情况,也可以构成设备。然而,与导电型为相反的情况相比,与LSI(大规模集成电路)一体化的情况下,可以构成更容易形成一体化构成。
另外,在上述第一至第三实施方式中,说明了使用了硅基板1的雪崩光电二极管,但不限于硅基板,也可以使用由其他材料形成的基板。
本发明不限于上述各实施方式,能在所要保护技术方案所示的范围内进行各种变更,将在不同的实施方式中分别公开的技术方案适当地组合而得到的实施方式也包括在本发明的技术范围内。
而且,通过组合在各实施方式中分别公开的技术方案也能形成新的技术特征。
总结本发明及实施方式如下。
本发明的雪崩光电二极管,其特征在于,包括:
形成于第一导电型的基板1的上述第一导电型的第一半导体层3；
形成于上述第一半导体层3下并与上述第一导电型为相反的第二导电型的第二半导体层2；
形成于上述基板1的上述第一半导体层3的浅的部分并与上述第一半导体层3的杂质浓度相比为高浓度的上述第一导电型的第三半导体层7；
为形成于上述第三半导体层7的正下方的上述第一半导体层3内的区域的上述第一导电型的第四半导体层6；
与上述第一半导体层3电性地连接的第一接点11；
与上述第二半导体层2电性地连接的第二接点12；
上述第四半导体层6的杂质浓度高于上述第一半导体层3的杂质浓度,且低于上述第三半导体层7的杂质浓度。
根据上述构成,若在第一半导体层3与第二半导体层2之间施加高电压,则耗尽层扩展至第一半导体层3与第二半导体层2,但由于第一导电型的第四半导体层6存在,因此耗尽层不扩展至基板表面所形成的杂质浓度为高浓度的第三半导体层7,耗尽层不再直接与第三半导体层7接触。由此,即使为了降低阳极电阻,在表面浅的区域以高浓度形成第三半导体层7,暗计数率也不会增加。由此,可以抑制泄露且可以得到良好的暗计数率特性。
另外,一实施方式的雪崩光电二极管中,包括：电极20，
所述电极20在上述基板的上述第一半导体层3的侧方且在上述第一接点11与上述第二接点12之间的区域上隔着绝缘膜10而形成。
根据上述实施方式,在基板1的第一半导体层3的侧方且在第一接点11与第二接点12之间的区域上,通过控制向隔着绝缘膜10而形成的电极20施加的电压,从而可以控制第一半导体层3的侧方的电场强度,并可以提高雪崩光电二极管的灵敏度及增幅率。
另外,一实施方式的雪崩光电二极管中,
上述基板1为上述第一导电型的硅基板1,上述第三半导体层7的杂质浓度超过在硅中的固溶度。
根据上述实施方式,为了确保充足的杂质浓度,在硅基板1表面所形成的用于阳极低电阻化的第三半导体层7，优选实施超过硅的固溶度的离子注入。
另外,一实施方式的雪崩光电二极管中,
上述第四半导体层6的杂质浓度为不超过固溶度的浓度。
根据上述实施方式,第四半导体层6的杂质浓度设为不引起因超过固溶度的离子注入所引起的杂质的偏析的浓度,从而不产生因偏析的杂质缺陷起因的复合电流,耗尽层即使与第四半导体层6接触,也不使暗计数率恶化。
另外,一实施方式的雪崩光电二极管中,
耗尽层以不超过上述第四半导体层6且不扩展至上述第三半导体层7侧的方式构成。
根据上述实施方式,以耗尽层不超过第四半导体层6且不扩展至第三半导体层7侧的方式,控制耗尽层宽度,由此可以控制电场强度,并可以确保稳定的增幅率。
工业上的应用
本发明的雪崩光电二极管可以作为受光元件利用于各种光传感器。
附图标记说明
1…硅基板 2…N层 3…P阱层 4…N阱层 5…N+层 6…P-层 7…P+层 8…选择氧化膜STI 10…绝缘膜 11…第一接点 12…第二接点 13…第一层布线金属(阳极电极)14…第一层布线金属(阴极电极) 15…等离子SIN膜 16…BPSG膜 17…层间HD P膜 18…层间TEOS 19…第二层布线金属 20…多晶硅电极 21…覆盖氧化膜 22…覆盖SIN膜 30…第二P阱层21

Claims (5)

1.一种雪崩光电二极管,其特征在于,包括:
形成于第一导电型的基板上的所述第一导电型的第一半导体层；
形成于所述第一半导体层下并与所述第一导电型为相反的第二导电型的第二半导体层；
形成于所述基板的所述第一半导体层的浅的部分并与所述第一半导体层的杂质浓度相比为高浓度的所述第一导电型的第三半导体层；
形成于所述第三半导体层的正下方的所述第一半导体层内的区域的所述第一导电型的第四半导体层；
与所述第一半导体层电性地连接的第一接点；
与所述第二半导体层电性地连接的第二接点；
所述第四半导体层的杂质浓度高于所述第一半导体层的杂质浓度,且低于所述第三半导体层的杂质浓度。
2.根据权利要求1所述雪崩光电二极管,其特征在于,包括:电极，
所述电极在所述基板的所述第一半导体层的侧方且在所述第一接点与所述第二接点之间的区域上隔着绝缘膜而形成。
3.根据权利要求1或2所述雪崩光电二极管,其特征在于,
所述基板为所述第一导电型的硅基板,所述第三半导体层的杂质浓度超过在硅中的固溶度。
4.根据权利要求1至3任一项所述雪崩光电二极管,其特征在于,
所述第四半导体层的杂质浓度为不超过固溶度的浓度。
5.根据权利要求1至4任一项所述雪崩光电二极管,其特征在于,
耗尽层以不超过所述第四半导体层且不扩展至所述第三半导体层侧的方式构成。
CN201680070709.6A 2015-12-01 2016-06-23 雪崩光电二极管 Active CN108369968B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-235026 2015-12-01
JP2015235026 2015-12-01
PCT/JP2016/068629 WO2017094277A1 (ja) 2015-12-01 2016-06-23 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
CN108369968A true CN108369968A (zh) 2018-08-03
CN108369968B CN108369968B (zh) 2021-07-27

Family

ID=58796820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070709.6A Active CN108369968B (zh) 2015-12-01 2016-06-23 雪崩光电二极管

Country Status (4)

Country Link
US (1) US11081612B2 (zh)
JP (1) JP6476317B2 (zh)
CN (1) CN108369968B (zh)
WO (1) WO2017094277A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895336A (zh) * 2018-09-13 2020-03-20 原相科技股份有限公司 基于雪崩二极管的物体检测装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212684A (ja) 2018-05-31 2019-12-12 株式会社クオンタムドライブ 可視光無線通信用の受光装置
JP7008653B2 (ja) * 2019-02-07 2022-01-25 株式会社東芝 分子検出装置
US11296247B2 (en) * 2019-02-11 2022-04-05 Allegro Microsystems, Llc Photodetector with a buried layer
US11217718B2 (en) * 2019-02-11 2022-01-04 Allegro Microsystems, Llc Photodetector with a buried layer
JP2021052130A (ja) * 2019-09-26 2021-04-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
JP7452552B2 (ja) 2019-11-18 2024-03-19 日本電信電話株式会社 受光素子の製造方法
JP7428153B2 (ja) 2021-02-16 2024-02-06 株式会社豊田中央研究所 受光素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503605A2 (en) * 1991-03-12 1992-09-16 Nippondenso Co., Ltd. Insulated gato type bipolar-transistor with overvoltage protection
JPH09232556A (ja) * 1996-02-26 1997-09-05 Hamamatsu Photonics Kk 半導体装置
CA2259502A1 (en) * 1996-07-03 1998-01-08 Advanced Photonix, Inc. Avalanching semiconductor device having an epitaxially grown layer
CN101911305A (zh) * 2008-01-09 2010-12-08 飞兆半导体公司 集成低泄漏二极管
CN101982881A (zh) * 2010-09-24 2011-03-02 江苏东光微电子股份有限公司 集成esd保护的功率mosfet或igbt及制备方法
US20130154044A1 (en) * 2011-12-16 2013-06-20 Stmicroelectronics (Grenoble 2) Sas Single-Photon Avalanche Diode Assembly
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf
CN103299437A (zh) * 2010-09-08 2013-09-11 爱丁堡大学评议会 用于cmos电路的单光子雪崩二极管
CN104979420A (zh) * 2014-04-02 2015-10-14 中国人民解放军军械工程学院 一种基于微腔的量子点场效应单光子探测器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590345A (en) * 1969-06-25 1971-06-29 Westinghouse Electric Corp Double wall pn junction isolation for monolithic integrated circuit components
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
US4814852A (en) * 1987-12-07 1989-03-21 Motorola, Inc. Controlled voltage drop diode
JPH05335549A (ja) * 1992-06-01 1993-12-17 Matsushita Electric Ind Co Ltd 固体撮像装置およびその駆動方法
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
US20080012087A1 (en) * 2006-04-19 2008-01-17 Henri Dautet Bonded wafer avalanche photodiode and method for manufacturing same
EP2144303B1 (en) * 2008-07-10 2013-02-06 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
US8779543B2 (en) * 2011-09-19 2014-07-15 Technion Research And Development Foundation Ltd. Device having an avalanche photo diode and a method for sensing photons
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
JP6090060B2 (ja) 2013-08-23 2017-03-08 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
US9660074B2 (en) * 2014-08-07 2017-05-23 Texas Instruments Incorporated Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503605A2 (en) * 1991-03-12 1992-09-16 Nippondenso Co., Ltd. Insulated gato type bipolar-transistor with overvoltage protection
JPH09232556A (ja) * 1996-02-26 1997-09-05 Hamamatsu Photonics Kk 半導体装置
CA2259502A1 (en) * 1996-07-03 1998-01-08 Advanced Photonix, Inc. Avalanching semiconductor device having an epitaxially grown layer
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf
CN101911305A (zh) * 2008-01-09 2010-12-08 飞兆半导体公司 集成低泄漏二极管
CN103299437A (zh) * 2010-09-08 2013-09-11 爱丁堡大学评议会 用于cmos电路的单光子雪崩二极管
CN101982881A (zh) * 2010-09-24 2011-03-02 江苏东光微电子股份有限公司 集成esd保护的功率mosfet或igbt及制备方法
US20130154044A1 (en) * 2011-12-16 2013-06-20 Stmicroelectronics (Grenoble 2) Sas Single-Photon Avalanche Diode Assembly
CN104979420A (zh) * 2014-04-02 2015-10-14 中国人民解放军军械工程学院 一种基于微腔的量子点场效应单光子探测器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895336A (zh) * 2018-09-13 2020-03-20 原相科技股份有限公司 基于雪崩二极管的物体检测装置
CN110895336B (zh) * 2018-09-13 2022-05-27 原相科技股份有限公司 基于雪崩二极管的物体检测装置

Also Published As

Publication number Publication date
US11081612B2 (en) 2021-08-03
US20200259038A1 (en) 2020-08-13
JPWO2017094277A1 (ja) 2018-07-26
JP6476317B2 (ja) 2019-02-27
CN108369968B (zh) 2021-07-27
WO2017094277A1 (ja) 2017-06-08

Similar Documents

Publication Publication Date Title
CN108369968A (zh) 雪崩光电二极管
US8476730B2 (en) Geiger-mode photodiode with integrated and JFET-effect-adjustable quenching resistor, photodiode array, and corresponding manufacturing method
CN101401220B (zh) 用于辐射检测的半导体器件
CN107958944A (zh) 雪崩二极管及其制造方法
US9293626B2 (en) Lateral avalanche photodiode device and method of production
TW201021189A (en) Transistor-type protection device, semiconductor integrated circuit, and manufacturing method of the same
US20190051772A1 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
CN104716150B (zh) 半导体装置制造方法以及半导体装置
US10978606B2 (en) Avalanche diode and method of manufacturing an avalanche diode
US20230178677A1 (en) Single-photon avalanche photodiode
CN104704636B (zh) 具有用于负电压操作的隔离式scr的esd保护电路
KR20140102944A (ko) 실리콘 포토멀티플라이어 및 상기 실리콘 포토멀티플라이어의 제조 방법
CN109891605A (zh) 雪崩光电二极管
CN103985722A (zh) 半导体装置及其制造方法、以及搭载了半导体装置的系统
TW200405583A (en) Method for fabricating an integrated pin diode and associated circuit arrangement
CN105206639A (zh) 一种优化的背照式cis像素区深p型隔离阱的制备方法
JP2016152377A (ja) 半導体デバイス及びその製造方法並びに撮像装置
US9202829B2 (en) Light sensors with infrared photocurrent suppression
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
RU2102820C1 (ru) Лавинный детектор
JP6194524B2 (ja) ノイズ電流を抑制したフォトダイオード及びそれを形成する方法
JP2006186354A (ja) ジェナーダイオード、その製造方法及びパッケージング方法
JP7199013B2 (ja) 光検出器
CN107393985B (zh) 一种背照式雪崩光敏器件及其制备方法
JP2009283479A (ja) 太陽電池セル、太陽電池モジュール、および、太陽電池セルの製造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant