CN105047517B - 一种数字光电倍增器件 - Google Patents

一种数字光电倍增器件 Download PDF

Info

Publication number
CN105047517B
CN105047517B CN201510397057.4A CN201510397057A CN105047517B CN 105047517 B CN105047517 B CN 105047517B CN 201510397057 A CN201510397057 A CN 201510397057A CN 105047517 B CN105047517 B CN 105047517B
Authority
CN
China
Prior art keywords
unit
light sensitive
sensitive pixels
digital
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510397057.4A
Other languages
English (en)
Other versions
CN105047517A (zh
Inventor
N·达申佐
V·萨维里耶夫
王麟
谢庆国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Ruiguang Technology Co ltd
Original Assignee
Wuhan Joinbon Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Joinbon Technology Co Ltd filed Critical Wuhan Joinbon Technology Co Ltd
Priority to CN201510397057.4A priority Critical patent/CN105047517B/zh
Publication of CN105047517A publication Critical patent/CN105047517A/zh
Application granted granted Critical
Publication of CN105047517B publication Critical patent/CN105047517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种数字半导体光电倍增影像传感器,包括一数字半导体光敏像素阵列,用于进行光子的探测;一地址单元,地址单元与每一数字半导体光敏像素单元通信连接以确定每一数字半导体光敏像素单元在阵列中的地址信息;一控制单元,控制单元与地址单元通信连接以用于指定地址的数字半导体光敏像素单元选通以及相应数据及地址输出指令的发送;以及一输出单元,输出单元与每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后,传输数字半导体光敏像素单元发出的数据及相应的地址信息。该传感器不仅可以输出有无探测到光子的信息,还可以输出该探测到的光子的位置信息,因此可广泛用于数字光电成像系统。

Description

一种数字光电倍增器件
技术领域
本发明涉及一种用于光子探测的光电探测器件,尤其是一种数字化的半导体光电影像传感器。
背景技术
低通量光子探测被应用于许多领域,例如医学成像系统,特别是正电子发射断层成像设备(PET)、国土安全,高能物理实验和其他成像的关键领域。对于低通量光子探测,一般使用的是传统的光电倍增管(PMT)和与之相关的混合光子探测器(HPD)。这些技术具有许多优势,例如高增益(106 或更高),较好的线性特性和较低的暗电流,但是这些传统的光电探测器也存在一些明显的缺点,比如较庞大的尺寸,较高的工作电压,对磁场敏感,复杂的制造技术以及高昂的成本。雪崩光电二极管可以在较宽的动态范围内实现线性放大,但是增益较低(一般为100),因此室温下的信噪比很差。单光子雪崩二极管(SAPD)通过提高工作电压使器件工作在高增益工作模式,以进行单光子探测,但是,单光子雪崩二极管的高增益工作模式不能对入射光进行线性模式的探测,因为在这种模式下雪崩倍增产生的电流与入射光子数目无关。
V. Golovin 和 V. Saveliev于2004年在Nuclear Instruments and Methods inPhysics Research上发表的文章“Novel type of avalanche photodetector withGeiger mode operation”提出了一种运用淬灭机制和共同电极输出的雪崩击穿光电探测器,称之为硅光电倍增器件。硅光电倍增器件是一种在半导体材料的衬底上形成的包含有若干雪崩击穿光电二极管并串联相同数量的淬灭电阻(电阻单元)的光电探测器件(也称之为光敏像素单元)。每一个光敏像素单元有共同的电极作为信号输出。一个光子入射到光敏像素单元中被吸收后会在像素的光敏区产生电子-空穴对。由于每一个光敏像素单元的光敏区内存在一个较高的电场,漂移的电子会通过雪崩的方式在这个大电场中产生大量电子-空穴对,最终导致击穿。电阻单元位于雪崩击穿结构单元附近,它会抑制雪崩倍增过程并使它逐渐减弱停止。硅光电倍增器件具有约106的内部增益和达到单光子探测的灵敏度。由于器件中所有光敏像素具有共同的电极,作为各像素信号总和输出,因而探测到的光子数与输出信号大小线性相关。这种输出的信号实际上是一种模拟量,它较容易受到偏置电压、工作温度、电路参数(如淬灭电阻的阻值)等的影响,而这种影响会限制硅光电倍增器件的能量分辨率。
T.Frach, K.Fiedler的专利“Digital Silicon Photomultiplier for TOF-Pet”(US patent US7723694 B2, 2010)提及了硅光电倍增器件的数字化工作模式。上述参考专利描述的光电倍增器件是由一个个像素阵列组成的,每个像素单元都有一个工作在击穿状态的光电二极管,它作为数字化电路的输入端口。这个数字电路的输出端首先给出第一个数值,它对应光电二极管的静默状态(未探测到光子),当光电二极管探测到一个光子时电路输出端会转变成第二个数值。当来自于闪烁体的的第一个光子被探测到时,电路输出端将由第一数值转变到第二数值,并会触发集电极触发驱动器,从而产生一个可以被应用于共同触发总线的触发信号。这个触发信号会开启一个光子计数器或FIFO缓冲器(“First In First Out”),记录在一定的积分时间内来自数字电路输出端的数值转变次数。特别需要指出的是,该光子计数器或FIFO缓冲器由像素阵列中的一行像素单元所共用。在一些其他的具体实现中,是由获得的使能信号触发启动光子计数器。淬灭电路的淬灭机制可以是被动或主动的形式,它通过限制流经光电二极管的电流,使其回到静默状态,从而使电路输出端由第二数值转变到第一数值。如果在设定的积分时间结束前,淬灭电路就使探测单元回到了静默状态,那么探测器单元可能会记录不止一个光子数。记录结果会储存到光子计数器或FIFO缓冲器中,通过数据总线读取。
该硅光电倍增器件的每一个像素单元包含一个在击穿状态下偏压的光电二极管和与光电二极管耦合的数字电路。每个探测单元的数字电路上对应一个基于阈值的二进制数字输出端口,这个输出表示对应的探测单元是否进入到雪崩状态。当光电二极管处于静默状态,数字电路会输出第一个二进制数值。当光电二极管探测到光子时产生的电流超过设定的阈值,这时数字电路输出值转变到第二个二进制数值。在这种情况下,每一个的光电二极管的信号在像素单元级别被数字化。光子计数器会记录所有探测单元输出数值的变化,这样就得到了被探测到的光子数目。与模拟硅光电倍增器件将所有像素的输出电流之和为输出信号相比,这种数字化的计数的方法不易受到工作电压波动,环境温度改变和淬灭电阻精度等因素的影响。只要这些因素不影响到上述二进制数值间的转变过程,一般它们对探测器的能量分辨率就没有影响。
虽然上述的硅光电倍增器件可以获得探测面积上被探测到的光子数目以及光子抵达的时间,但它还不能被称为影像传感器,因为它没有给出最重要的信息,即被探测到光子的分布。
发明内容
本发明的目的之一在于提供一种雪崩击穿光敏像素单元,优选采用CMOS工艺实现,由于像素单元中的雪崩光电二极管工作在击穿状态下,其具有较高的内部放大增益,所以能够进行单光子检测,故该雪崩击穿光敏像素单元非常适合进行低通量光子的探测。
为达到上述目的,本发明的解决方案是:
一种雪崩击穿光敏像素单元,包括:
一半导体衬底;
于所述半导体衬底上所生成的一外延层;
于所述外延层内形成一用于光子探测的雪崩光电二极管,所述雪崩光电二极管包括漂移区域和放大区域;
以及一淬灭单元,所述淬灭单元与所述雪崩光电二极管串联连接。
优选的,所述雪崩击穿光敏像素单元采用CMOS工艺实现,所述半导体衬底与所述外延层为硅材料。
进一步的,所述雪崩击穿光敏像素单元还包括一保护环结构,所述保护环结构围绕所述雪崩光电二极管所在区域设置以使得雪崩击穿效应在所述雪崩光电二极管区域内均匀分布。
优选的,还包括一隔离沟道,所述隔离沟道设置于所述保护环结构外围以抑制光学串扰,隔离沟道内填充有光阻隔材料;
进一步的,所述隔离沟道采用CMOS工艺中的浅槽隔离结构实现。
优选的,所述淬灭单元设置在所述外延层上;
优选的,所述淬灭单元设置于所述雪崩光电二极管区域的外围 ;
优选的,所述淬灭单元为淬灭电阻。
本发明的目的之二在于提供一种数字半导体光敏像素单元,优选采用CMOS工艺实现,其包括雪崩击穿光敏像素单元以及对应雪崩击穿光敏像素单元设置的一甄别单元及存储单元,可将雪崩击穿光敏像素单元中的信息转化为二进制或数字形式并进行存储,同时,由于存储单元与光敏像素单元为一一对应设置,故还可通过确认存储单元的物理位置从而提供被探测到的光子坐标信息。
为达到上述目的,本发明的解决方案是:
一种数字半导体光敏像素单元,包括如前所述的雪崩击穿光敏像素单元以及对应所述雪崩光电二极管设置的一甄别单元以及一存储单元,所述雪崩击穿光敏像素单元的电源输入端(即雪崩光电二极管的阴极端)与电源使能控制信号端相连,以接受电源使能控制信号的控制使其在静默状态与响应状态之间切换,所述雪崩击穿光敏像素单元的信号输出(即雪崩光电二极管的阳极端)作为所述甄别单元的输入以使得与所述甄别单元对应所述雪崩击穿光敏像素单元的响应状态分别输出判断未检测到光子的第一数值或判断检测到光子的第二数值;所述甄别单元的输出作为所述存储单元的输入以记录并存储所述第一数字值或所述第二数字值。
优选的,所述数字半导体光敏像素单元采用CMOS工艺实现,制造材料为硅材料。
优选的,甄别单元设定一阈值,所述雪崩击穿光敏像素单元输出端信号的幅值大于所述阈值时,所述甄别单元的输出为第二数字值,所述雪崩击穿光敏像素单元输出端信号的幅值小于所述阈值时,所述甄别单元的输出为第一数字值;
优选的,所述阈值为电压阈值或电流阈值;
优选的,所述第一数字值与所述第二数字值为二进制数值;
优选的,所述甄别单元、存储单元与所述雪崩光电二极管位于同一外延层上;
优选的,所述甄别单元为甄别器;
优选的,所述存储单元为1比特存储器。
本发明的目的之三在于提供一种数字半导体光敏像素阵列,优选采用CMOS工艺实现,其包括一个共同的半导体衬底、一个共同的外延层以及设置在所述共同外延层上的多个数字半导体光敏像素单元,数字半导体光敏像素单元在所述外延层上呈阵列分布,从而形成了一数字半导体光敏像素阵列,考虑到光子的一维或二维空间分布,每个数字半导体光敏像素单元实际进行的是单光子水平的探测,故本发明所示的数字半导体光敏像素阵列输出的信息包括除光子入射有无信息外,还包括探测到的光子坐标信息。
为达到上述目的,本发明的解决方案是:
一种数字半导体光敏像素阵列,包括:
一共同的半导体衬底;
一共同的外延层;
以及设置在所述共同外延层上的多个如权利要求5或6任一项所述的数字半导体光敏像素单元,所述数字半导体光敏像素单元在所述外延层上呈阵列分布。
优选的,所述数字半导体光敏像素阵列采用CMOS工艺实现,所述半导体衬底与所述外延层为硅材料。
本发明的目的之四在于提供一种数字半导体光电倍增影像传感器,其为上述数字光敏像素阵列配置了电子学系统,能够将整个数字光敏像素阵列内的光子探测信息以及光子位置信息读出。
为达到上述目的,本发明的解决方案是:
一种数字半导体光电倍增影像传感器,包括:
如前所述的数字半导体光敏像素阵列以及一用于读取所述数字半导体光敏像素阵列中每一数字半导体光敏像素单元数据及地址信息的读取模块。
优选的,所述读取模块包括一地址单元,所述地址单元与所述每一数字半导体光敏像素单元通信连接以确定所述每一数字半导体光敏像素单元在所述阵列中的地址信息;
一控制单元,所述控制单元与所述地址单元通信连接以用于指定地址的数字半导体光敏像素单元选通以及相应数据及地址输出指令的发送;
以及一输出单元,所述输出单元与所述每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后,传输所述数字半导体光敏像素单元发出的数据及相应的地址信息。
优选的,所述地址单元包括一行译码器和一列译码器:所述行译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接,以确定所述每一数字半导体光敏像素单元在所述阵列中的行地址信息;所述列译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接,以确定所述每一数字半导体光敏像素单元在所述阵列中的列地址信息,且所述行译码器的输入端、所述列译码器的输入端均与所述控制单元通信连接以接受所述控制单元的驱动,控制指定地址的数字半导体光敏像素单元的选通以及数据、地址信息的发送;
优选的,所述控制单元预存所述数字半导体光敏像素单元数据输出逻辑顺序的地址信息,包括一个行选通信号输出端、一个列选通信息输出端、至少n个行地址信号输出端以及至少n个列地址信息输出端,所述行选通信号输出端及行地址信息输出端与所述行译码器的输入端分别通信连接,所述列选通信号输出端及列地址信息输出端与所述列译码器的输入端通信连接,所述控制单元经由所述行地址选通信号、列地址选通信号控制所述地址单元是否工作,所述控制单元经由所述行地址信息输出端以及列地址信息输出端发送的信号控制数字半导体光敏像素单元按照所述地址信息中的逻辑顺序进行数据及地址信息的发送;
进一步的,所述地址信息中数据输出逻辑顺序为:逐一选通每一存储单元,以实现依次每一存储单元数据的读取及地址的发送;
或,控制位于同一行的存储单元依次选通,以逐行进行存储单元数据的读取及地址的发送;
或,控制位于同一列的存储单元依次选通,以逐列进行存储单元数据的读取及地址的发送。
优选的,所述的数字半导体光电倍增影像传感器,其采用CMOS工艺实现,制造材料为硅材料;
优选的,所述地址单元、控制单元以及输出单元与所述雪崩光电二极管位于同一硅外延层上;
优选的,所述每一数字光敏像素单元共用同一电源使能控制信号端。
附图说明
图1为雪崩击穿光敏像素单元一实施例的结构图;
图2为图1所示实施例中雪崩击穿光敏像素单元的俯视图;
图3为数字半导体光敏像素单元的等效电路;
图4为数字半导体光电倍增影像传感器的俯视图;
图5为数字半导体光电倍增影像传感器各结构单元结构框图;
图6为数字半导体光电倍增影像传感器一实施例的结构示意图。
具体实施方式
如图1和图2所示,本发明首先公开了一种具有高内部放大增益和单光子灵敏度的雪崩击穿光敏像素单元10,包括:一个半导体衬底(未示出)、于半导体衬底上生成的一外延层、于上述外延层内形成的一雪崩光电二极管,该雪崩光电二极管工作在击穿状态下,包括用于光子探测的漂移区域(未示出,位于放大区域下方)和同样用于光子探测的放大区域,以及一淬灭单元5(被动或主动形式),淬灭单元5与雪崩光电二极管串联连接。当雪崩击穿光敏像素单元10探测到一个光子而引起雪崩光电二极管发生雪崩击穿时,淬灭单元5会终止雪崩过程,使雪崩击穿光敏像素单元10恢复到初始静默状态,等待探测下一个光子。
作为一个优选的方案,本发明所示的雪崩击穿光敏像素单元10的制造材料为硅,并采用CMOS工艺进行制造,以尽量高效、简便,同时低成本的实现本发明。图1为雪崩击穿光敏像素单元10优选实施例的结构示意图,半导体衬底为硅材料,在该硅衬底材料上淀积一层单晶硅形成P型外延层,并在P型外延层上形成雪崩光电二极管。雪崩光电二极管的放大区域包含由N型重掺杂区域2(光敏区域2)和P型区域1。
为了防止在PN结四周发生过早的雪崩击穿,在N+区域周围还形成一圈N型保护结构,以构成保护环3;同时,在N型重掺杂区域2和保护环 3外围设置了抑制光学串扰的隔离沟道4,这些隔离沟道4相对较窄,这样占据的总面积比例较小。隔离沟道4采用CMOS工艺中的浅槽隔离结构实现,且隔离沟道中会部分或完全填充光阻隔材料,从而将每个雪崩击穿光敏像素单元10阻隔开,这样可以很大程度地降低或消除光学串扰。
图2为图1所示实施例中雪崩击穿光敏像素单元10的俯视图。区域A包括了位于P型外延层上的N型重掺杂区域2以及保护环3,保护环3外围有一圈隔离沟道4,用于抑制光学串扰。PN结和淬灭单元5串联连接,为了避免损失探测效率,没有将淬灭单元5配置在光敏区域上,而是将淬灭单元5设置在PN结、保护环3和隔离沟道4的周围。同时,淬灭单元5会连接到公共电极上。淬灭单元5的作用就是停止或者淬灭雪崩击穿过程。多种工作模式的淬灭单元5都可以被用于此发明中,包括被动淬灭电阻和主动淬灭电路。在该实施例中,淬灭单元5是通过被动淬灭模式使雪崩击穿光敏像素单元10恢复到静默状态的。
进一步的,本发明在上述雪崩击穿光敏像素单元10的基础上进一步的提供了一种数字半导体光敏像素单元20,每一个数字半导体光敏像素单元20具体包括一工作在击穿状态下的雪崩击穿光敏像素单元10、对应雪崩光电二极管设置的一甄别单元6以及一存储单元7。对每个雪崩击穿光敏像素单元10均配置自己的电子处理电路,可将相应的雪崩击穿光敏像素单元10中探测到的光子信息转化为二进制或数字形式,并将数字化后的信息储存于存储单元7中,同时,由于存储单元7与光敏像素单元10为一一对应设置,故存储单元7的物理位置还可提供被探测到的光子坐标信息。
雪崩击穿光敏像素单元的电源输入端与电源使能控制信号端相连,以接受电源使能控制信号的控制使其在静默状态与响应状态之间切换,雪崩击穿光敏像素单元的信号输出作为甄别单元的输入以使得与甄别单元对应的雪崩击穿光敏像素单元的响应状态分别输出判断未检测到光子的第一数值或判断检测到光子的第二数值;甄别单元的输出作为存储单元的输入以记录并存储所记录的第一数字值或第二数字值。
作为一优选的方案,上述数字半导体光敏像素单元20也使用硅材料并采用CMOS工艺实现,以尽量高效、简便,同时低成本的实现本发明。进一步的,雪崩击穿光敏像素单元10的电子处理电路即甄别单元6、存储单元7分布在雪崩光电二极管周围,与雪崩光电二极管位于同一硅外延层上。
数字半导体光敏像素单元20的等效电路如图3所示,雪崩光电二极管的阴极端与电源使能控制信号端相连,该电源使能控制信号端会输出自然数序列的半数字化或数字化信号,从而雪崩光电二极管接受控制电源使能控制信号端的控制在静默状态与响应状态之间切换,雪崩光电二极管的阳极端信号作为甄别单元6的输入以使得甄别单元6对应雪崩光电二极管的响应状态分别输出判断未检测到光子的第一数字值或判断检测到光子第二数字值,甄别单元6内设一阈值,当雪崩光电二极管阳极端模拟信号的幅值大于预设的阈值时,甄别单元6输出一个第二数字值,当雪崩光电二极管阳极端的模拟信号的幅值小于预设的阈值时,甄别单元6输出第一数字值,从而实现模拟信号的数字化,同时甄别单元6的输出端与存储单元7的输入端通信连接,从而可在存储单元7中记录并存储上述第一数字值或第二数字值。
每一个数字半导体光敏像素单元20的具体工作原理如下:定义当电源使能控制信号端的输出为高电平时,与淬灭单元5相串联的雪崩光电二极管工作在响应状态;当电源使能控制信号端的输出为低电平时,与淬灭单元5相串联的雪崩光电二极管工作在静默模式,从而实现数字光敏像素单元20工作状态的控制。上述定义也可相反设置,上述每一存储单元7可共用一电源设置或各自连接电源。
若与淬灭单元5相串联的雪崩光电二极管工作响应状态时,在合适的偏压下,雪崩光电二极管处于盖革工作模式(即工作在击穿状态下),一个光子入射到雪崩光电二极管中被吸收后会在二极管的光敏区域2中产生电子-空穴对。由于光敏区内存在较高的电场,漂移的电子会通过雪崩倍增的方式在这个大电场中产生大量电子-空穴对,最终导致击穿。每个雪崩光电二极管被雪崩击穿时,会产生大量电荷(每次大约106个电子),这些电荷主要经过淬灭单元5进行传输,与雪崩光电二极管相串联的淬灭单元5会抑制雪崩倍增过程并使它逐渐减弱停止。淬灭单元5的有效电阻值大约为几百千欧,它会限制流经雪崩光电二极管的电流大小。由于电流被限制,雪崩光电二极管中剩余电荷的分布会改变,这将减弱雪崩区中的电场大小,剩余的载流子以漂移的形式离开雪崩区,这样就在雪崩光电二极管的阳极端处产生了一个模拟脉冲信号;该脉冲信号作为甄别单元6的输入将被送入到甄别单元6中进行判定,当信号的幅值大于甄别器设定的阈值时,甄别器将输出一个二进制数值并储存在存储单元7中,同样当信号的幅值不大于甄别器设定的阈值时,甄别器将输出另一个二进制数值储存在存储单元7中,这样就将模拟的脉冲信号转化为了全数字的电信号,并在存储单元7中进行了储存,其中,阈值依据所选择的甄别单元6的工作原理可设置为电压阈值或设置为电流阈值。
同前所述,包括被动淬灭方式和主动淬灭方式的多种淬灭结构都可以被用于此发明中。本实施例中,从简化电路结构及降低成本出发,淬灭单元5优选为淬灭电阻;甄别单元6为甄别器以将雪崩光电二极管的信号直接数字化,同时甄别器的第二端与淬灭单元5的第二端相接,同时二者并接地。
第一数字值和第二数字值可选取任何不同的数字组合,只是便于标记并区别光子检测的有无,为了便于后续数据的读出,优选的,第一数字值和第二数字值选取二进制数值,即为0或1。对应的,上述存储单元7优选为1比特存储器的方式或构造,用于存储检测器模块0或1的输出,可更为有效的节约生产成本。
本发明还提供了一种数字半导体光敏像素阵列30,其包括一个共同的半导体衬底、一个共同的外延层以及设置在共同外延层上的多个数字光敏像素单元20,数字半导体光敏像素单元20在外延层上呈阵列分布,从而形成了一数字半导体光敏像素阵列30,考虑到光子的一维或二维空间分布,每个数字光敏像素单元20实际进行的是单光子水平的探测。故数字半导体光敏像素阵列30输出的信息包括除光子入射有无信息外,还包括探测到的光子坐标信息。上述数字半导体光敏像素阵列30中设置了多个数字半导体光敏像素单元20。
作为一优选方案,数字半导体光敏像素阵列30中的数字半导体光敏像素单元20均设置了隔离沟道4以防止各数字半导体光敏像素单元20之间的光学串扰,同时,也分别一一设置了保护环3以防止雪崩二极管发生边缘过早的雪崩击穿。
对应上述数字半导体光敏像素阵列30,更进一步的,如图4所示,本发明还提供了一种数字半导体光电倍增影像传感器40,包括上述数字半导体光敏像素阵列30,以及对应数字半导体光敏像素阵列30设置的一读取模块,读取模块用于读取所述数字半导体光敏像素阵列中每一数字半导体光敏像素单元数据信息及地址信息。具体的,上述读取模块包括用于确定每一数字光敏像素单元20在阵列中地址信息的地址单元、用于控制指定地址上数字半导体光敏像素单元20选通的控制单元;以及用于选通后数字光敏像素单元20的数据及相应地址信息输出的输出单元41。
地址单元与每一数字半导体光敏像素单元通信连接以确定每一数字半导体光敏像素单元在阵列中的地址信息;作为一优选方案,地址单元包括一行译码器8和一列译码器9:每个行译码器的输入端包括一个行选通信号输入端和n个行地址信息输入端,每个行译码器还包括2n个输出端,行译码器的每一输出端分别与阵列中的每一数字半导体光敏像素单元的存储单元通信连接,以确定每一数字半导体光敏像素单元在阵列中的行地址信息;每个列译码器包括一个列选通信号输入端、n个列地址信息输入端以及2n个输出端,列译码器的每一输出端分别与阵列中的每一数字半导体光敏像素单元的存储单元通信连接,以确定每一数字半导体光敏像素单元在阵列中的列地址信息;同时行译码器的行地址信息输入端、行选通信号输入端,列译码器的列地址信息输入端、列选通信号输入端均与控制单元通信连接以接受控制单元的驱动,控制指定地址的数字半导体光敏像素单元的选通以及数据、地址信息的发送。
控制单元与地址单元通信连接以用于控制指定地址的数字半导体光敏像素单元的选通以及相应数据及地址输出指令的发送;作为一优选方案,控制单元预存数字半导体光敏像素单元数据输出逻辑顺序的地址信息,包括一个行选通信号输出端、一个列选通信号输出端、至少n个行地址信息输出端以及至少n个列地址信息输出端。控制单元的行选通信号输出端与行译码器的行选通信号输入端通信连接,控制单元的n个行地址信息输出端分别经由地址线与前述n个行地址信息输入端对应通信连接;控制单元的列选通信号输出端与列译码器的列选通信号输入端通信连接,控制单元的n个列地址信息输出端分别经由地址线与前述n个列地址信息输入端对应通信连接。控制单元经由行地址选通信号、列地址选通信号控制地址单元是否工作,即通过发送行地址选通信号、列地址选通信号使得行、列译码器均处于工作状态,然后控制单元再经由行地址信息输出端以及列地址信息输出端将预存的地址信息通过地址线发送至处于工作状态的行、列译码器中,通过行、列译码器的共同配合而实现指定数字半导体光敏像素单元的选通。当指定的数字半导体光敏像素单元被选通之后,立即将对应的存储单元中储存的数据及相应的地址信息通过输出单元进行输出。行、列地址信号输出端发送信号的逻辑顺序遵循控制单元中预存地址信息的控制,以使数字半导体光敏像素单元按照地址信息中的逻辑顺序进行数据及地址信息的发送。
上述控制单元中预存的地址信息输出的逻辑顺序只需要使得阵列中每一存储单元的数据及地址信息均能得到输出即可,为了便于有效确定每个存储单元的输出状态, 地址信息中数据输出逻辑顺序可为:逐一选通每一存储单元7,以实现依次每一存储单元7数据的读取及地址的发送;或,控制位于同一行的存储单元7依次选通,以逐行进行存储单元7数据的读取及地址的发送;或,控制位于同一列的存储单元7依次选通,以逐列进行存储单元7数据的读取及地址的发送。由于行译码器8收到行地址选通信号可识别出数字半导体光敏像素单元阵列中的任一行的存储单元7,列译码器9收到列地址选通信号可识别出数字半导体光敏像素单元阵列中的任一列存储单元7,故控制单元按照预存的地址信息的逻辑顺序便可依次控制行地址选通信号与列地址选通信号的发送,进而控制阵列中的存储单元7按照确定的逻辑顺序进行数据和地址信息的输出。
输出单元与所述每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后,传输所述数字半导体光敏像素单元发出的数据及相应的地址信息。具体的,每一存储单元的输出端分别经由数据总线与所述输出单元通信连接以在指定的数字半导体光敏像素单元被选通之后传输相应存储单元的数据及地址信息。数字半导体光电倍增影像传感器的输出信息为数字半导体光敏像素阵列上被探测到光子的坐标及光敏区的光通量信息。
为了进一步阐述数字半导体光电倍增影像传感器各结构单元之间的连接关系,图5给出了能表现出器件各单元之间连接关系的框图,包括数字半导体光敏像素阵列30、行译码器8、列译码器9、时钟、输出单元41、数据总线、用于传输行地址选通信号的行地址选通信号线、用于传输列地址选通信号的列地址选通信号线以及用于传输地址信息的地址线。数字半导体光敏像素单元阵列中的雪崩光电二极管的电源使能控制信号端共接电源使能控制信号,每个存储单元7的数据输出端经由数据总线连接输出单元41;在静默状态时,存储单元7由行译码器8和列译码器9的输出信号作为输入信号对其输出进行控制,存储单元7的输出信号经数据总线传输至输出单元41;行译码器8由行地址选通信号线及地址线控制输出;列译码器9由列地址选通信号线及地址线控制输出;时钟信号作为行译码器8和列译码器9的时间控制信号分别与它们相接。其工作原理如下:
当数字半导体光敏像素单元20探测到入射光子时,会输出一个逻辑信号,该逻辑信号会使存储单元7的状态发生变化,然后根据行、列译码器9对存储单元7的控制将相应的信息输出到数据总线上。
行译码器8具有一个行地址选通信号输入端、n个地址信息输入端和2n个输出端,列译码器9也同样具有一个列地址选通信号输入端、n个地址信息输入端和2n个输出端。举例说明,对于一个256×256的像素单元阵列,行、列译码器9均需要1个地址选通信号、8个地址信息输入端、256个输出端。地址信息在行地址选通信号和列地址选通信号线的控制下,通过地址线传输至行译码器8和列译码器9。
行译码器8能够识别出数字半导体光敏像素单元阵列中的任一行。当行地址选通信号线接收到逻辑“高”电平时,行地址信息通过地址线输送给行译码器8。列译码器9能够识别出行译码器8所识别出的那一行中的任一列。当阵列中的某一行被行编码器识别出时,列编码器便能接收到行地址选通信号线上的逻辑“高”电平,然后相应的列地址信息就被输送给列译码器9。行、列地址选通信号可以在时钟脉冲的控制下同步产生。对于一个具有22n个像素单元的阵列,需要2n×2n个地址信号。
在相应的地址信号间隙,信号输出单元41被激活,相应的像素单元的信息就被输出了。在一定的时间间隔内,对于任一个像素单元,无论该像素单元有无探测到光子,与之相关的信息都将被收集。
数字半导体光敏像素单元由电源使能控制信号进行控制,当电源使能控制信号为“高”电平时,数字光电像素单元被开启(即可以进行光子探测);当电源使能控制信号为“低”电平时,数字光电像素单元被关闭(即不能进行光子探测)。
在器件工作周期的开始,2n×2n个数字光电像素单元对有无光子进行探测,这个过程称之为“数据获取阶段”。在数据获取阶段,电源使能控制信号处于“高”电平状态;在数据获取阶段结束之后,电源使能控制信号将转换为“低”电平状态。
在数据获取阶段结束后,2n个地址信号被输入到行译码器8和列译码器9中。在相应的译码器时间间隔内,相应的存储单元7被激活。这个过程被称为“数据读出阶段”。
当数字光电像素单元被激活(即探测到光子时),相应的存储单元7便输出一个由逻辑“低”电平转换为逻辑“高”电平的脉冲信号。当行、列译码器9将相应的地址脉冲信号送给存储单元7时,存储单元7便将该脉冲信号传输到输出单元41中。在存储单元7中的数据被读取之后,存储单元7将被逻辑“低”电平。
如图6所示,以下结合一个由四个数字半导体光敏像素单元构成的全数字半导体光电倍增影像传感器对其工作原理进行进一步的说明。图6中,地址信息的逻辑输出顺序为逐一选通每一存储单元7,以实现依次每一存储单元7数据的读取及地址的发送。
在该器件开始工作的初始阶段,4个数字半导体光敏像素单元20均接收到来自电源使能控制信号的“高”电平,在这段时间内,数字半导体光敏像素单元20进行有无光子入射的探测。当一个数字半导体光敏像素单元20探测到一个光子时,相应的数字半导体光敏像素单元20便会产生一个具有逻辑“高”电平的脉冲。而相应的存储单元7接收该逻辑“高”电平,并将该逻辑“高”电平信息进行存储。随后,该数字半导体光敏像素单元20处于未激活状态,存储单元7将“高”电平脉冲信息一直保存至数据获取时间结束。在数据获取时间结束之后,电源使能控制信号将“低”电平输送至4个数字光敏像素单元20,数字光敏像素单元20均被关闭。
行地址选通信号被传送至行译码器8中,然后相应的行地址信息被输送至行译码器8中。即当行译码器8输出 “低”电平时,表示第0行被识别;当行译码器8输出“高”电平时,表示第1行被识别。行译码器8首先输出“低”电平,即第0行首先被选中。然后,列译码器9接收到列地址选通信号和列地址信息。同样,当列译码器9输出 “低”电平时,表示第0列被识别;当列译码器9输出“高”电平时,表示第1列被识别。举例说明,为了将位于(1,1)位置处的数字半导体光敏像素单元20的信息读出,行译码器8输出逻辑“高”电平信号,列译码器9同样输出逻辑“高”电平信号。相应的存储单元7被激活,当相应的数字光敏像素单元20探测到光子时,存储单元7输出逻辑“高”电平脉冲信号,否则,输出逻辑“低”电平脉冲信号。
假设位于(0,0)和(1,1)位置处的数字半导体光敏像素单元20探测到入射光子,在时序中,地址信号先将逻辑“低”电平脉冲送至行译码器8中,然后将逻辑“低”电平和逻辑“高”电平依次送至列译码器9中。随后,地址信号再将逻辑“高”电平脉冲送至行译码器8中,然后再将逻辑“低”电平和逻辑“高”电平脉冲依次送至列译码器9中。输出单元41从相应的存储单元7中接收到的逻辑脉冲序列依次是“高”电平、“低”电平、“低”电平、“高”电平。输出单元41中的第一个“高”电平脉冲信号对应于行/列地址脉冲信号“低”电平/“低”电平,即对应于位置(0,0)处的数字半导体光敏像素单元20。同理,输出单元41中的第四个“高”电平脉冲信号对应于行/列地址脉冲信号“高”电平/“高”电平,即对应于位置(1,1)处的数字半导体光敏像素单元20。
在将四个数字光敏像素单元20所对应的存储单元7中的数据读出之后,存储单元7将被清零,同时四个数字光敏像素单元20将重新恢复到数据获取模式,并开始一个新的数据获取和读出周期。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改,并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此,本发明不限于上述实施例,本领域技术人员根据本发明的揭示,不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (25)

1.一种数字半导体光敏像素单元,其特征在于:包括雪崩击穿光敏像素单元以及对应所述雪崩击穿光敏像素单元设置的一甄别单元以及一存储单元,所述雪崩击穿光敏像素单元的电源输入端与电源使能控制信号端相连以接受电源使能控制信号的控制使其在静默状态与响应状态之间切换,所述雪崩击穿光敏像素单元的信号输出作为所述甄别单元的输入以使得与所述甄别单元对应所述雪崩击穿光敏像素单元的响应状态分别输出判断未检测到光子的第一数值或判断检测到光子的第二数值;所述甄别单元的输出作为所述存储单元的输入以记录并存储所述第一数字值或所述第二数字值;
所述雪崩击穿光敏像素单元包括:
一半导体衬底;
于所述半导体衬底上所生成的一外延层;
于所述外延层内形成一用于光子探测的雪崩光电二极管,所述雪崩光电二极管包括漂移区域和放大区域;
以及一淬灭单元,所述淬灭单元与所述雪崩光电二极管串联连接。
2.如权利要求1所述的数字半导体光敏像素单元,其特征在于:所述雪崩击穿光敏像素单元还包括一保护环结构,所述保护环结构围绕所述雪崩光电二极管所在区域设置以使得雪崩击穿效应在所述雪崩光电二极管区域内均匀分布。
3.如权利要求2所述的数字半导体光敏像素单元,其特征在于:所述雪崩击穿光敏像素单元还包括一隔离沟道,所述隔离沟道设置于所述保护环结构外围以抑制光学串扰,隔离沟道内填充有光阻隔材料。
4.如权利要求3所述的数字半导体光敏像素单元,其特征在于:所述隔离沟道采用CMOS工艺中的浅槽隔离结构实现。
5.如权利要求1所述的数字半导体光敏像素单元,其特征在于:所述淬灭单元设置在所述外延层上。
6.如权利要求1所述的数字半导体光敏像素单元,其特征在于:所述淬灭单元设置于所述雪崩光电二极管区域的外围。
7.如权利要求1所述的数字半导体光敏像素单元,其特征在于:所述淬灭单元为淬灭电阻。
8.如权利要求1所述的数字半导体光敏像素单元,其特征在于:所述雪崩击穿光敏像素单元采用CMOS工艺实现,所述半导体衬底与所述外延层为硅材料。
9.根据权利要求1所述的数字半导体光敏像素单元,其特征在于:所述数字半导体光敏像素单元采用CMOS工艺实现,制造材料为硅材料。
10.根据权利要求1-9任一项所述的数字半导体光敏像素单元,其特征在于:甄别单元设定一阈值,所述雪崩击穿光敏像素单元的信号输出端信号的幅值大于所述阈值时,所述甄别单元的输出为第二数字值;所述雪崩击穿光敏像素单元的信号输出端信号的幅值小于所述阈值时,所述甄别单元的输出为第一数字值。
11.根据权利要求10述的数字半导体光敏像素单元,其特征在于:所述阈值为电压阈值或电流阈值。
12.根据权利要求10述的数字半导体光敏像素单元,其特征在于:所述第一数字值与所述第二数字值为二进制数值。
13.根据权利要求10述的数字半导体光敏像素单元,其特征在于:所述甄别单元、存储单元与所述雪崩光电二极管位于同一外延层上。
14.根据权利要求10述的数字半导体光敏像素单元,其特征在于:所述甄别单元为甄别器。
15.根据权利要求10述的数字半导体光敏像素单元,其特征在于:所述存储单元为1比特存储器。
16.一种数字半导体光敏像素阵列,其特征在于,包括:
一共同的半导体衬底;
一共同的外延层;
以及设置在所述共同外延层上的多个如权利要求1-15任一项所述的数字半导体光敏像素单元,所述数字半导体光敏像素单元在所述外延层上呈阵列分布。
17.根据权利要求16述的数字半导体光敏像素阵列,其特征在于:所述数字半导体光敏像素阵列采用CMOS工艺实现,所述半导体衬底与所述外延层为硅材料。
18.一种数字半导体光电倍增影像传感器,其特征在于,包括:如权利要求16或17所述的数字半导体光敏像素阵列以及一用于读取所述数字半导体光敏像素阵列中每一数字半导体光敏像素单元数据及地址信息的读取模块。
19.根据权利要求18所述的数字半导体光电倍增影像传感器,其特征在于:所述读取模块包括:
一地址单元,所述地址单元与所述每一数字半导体光敏像素单元通信连接以确定所述每一数字半导体光敏像素单元在所述阵列中的地址信息;
一控制单元,所述控制单元与所述地址单元通信连接以用于指定地址的数字半导体光敏像素单元选通以及相应数据及地址输出指令的发送;
以及一输出单元,所述输出单元与所述每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后,传输所述数字半导体光敏像素单元发出的数据及相应的地址信息。
20.根据权利要求19所述的数字半导体光电倍增影像传感器,其特征在于:所述地址单元包括一行译码器和一列译码器:所述行译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接,以确定所述每一数字半导体光敏像素单元在所述阵列中的行地址信息;所述列译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接,以确定所述每一数字半导体光敏像素单元在所述阵列中的列地址信息;且所述行译码器的输入端、所述列译码器的输入端均与所述控制单元通信连接以接受所述控制单元的驱动,控制指定地址的数字半导体光敏像素单元的选通以及数据、地址信息的发送。
21.根据权利要求20所述的数字半导体光电倍增影像传感器,其特征在于:所述控制单元预存所述数字半导体光敏像素单元数据输出逻辑顺序的地址信息,包括一个行选通信号输出端、一个列选通信号输出端、至少n个行地址信息输出端以及至少n个列地址信息输出端,所述行选通信号输出端及行地址信息输出端与所述行译码器的输入端分别通信连接,所述列选通信号输出端及列地址信息输出端与所述列译码器的输入端通信连接,所述控制单元经由所述行地址选通信号、列地址选通信号控制所述地址单元是否工作,所述控制单元经由所述行地址信息输出端以及列地址信息输出端发送的信号控制数字半导体光敏像素单元按照所述地址信息中的逻辑顺序进行数据及地址信息的发送。
22.根据权利要求19所述的数字半导体光电倍增影像传感器,其特征在于:所述地址信息中数据输出逻辑顺序为:逐一选通每一存储单元,以实现依次每一存储单元数据的读取及地址的发送;
或,控制位于同一行的存储单元依次选通,以逐行进行存储单元数据的读取及地址的发送;
或,控制位于同一列的存储单元依次选通,以逐列进行存储单元数据的读取及地址的发送。
23.根据权利要求18-22任一项所述的数字半导体光电倍增影像传感器,其特征在于:其采用CMOS工艺实现,制造材料为硅材料。
24.根据权利要求23所述的数字半导体光电倍增影像传感器,其特征在于:所述地址单元、控制单元以及输出单元与所述雪崩光电二极管位于同一硅外延层上。
25.根据权利要求23所述的数字半导体光电倍增影像传感器,其特征在于:所述每一数字光敏像素单元共用同一电源使能控制信号端。
CN201510397057.4A 2015-07-08 2015-07-08 一种数字光电倍增器件 Active CN105047517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510397057.4A CN105047517B (zh) 2015-07-08 2015-07-08 一种数字光电倍增器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510397057.4A CN105047517B (zh) 2015-07-08 2015-07-08 一种数字光电倍增器件

Publications (2)

Publication Number Publication Date
CN105047517A CN105047517A (zh) 2015-11-11
CN105047517B true CN105047517B (zh) 2017-11-14

Family

ID=54453970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510397057.4A Active CN105047517B (zh) 2015-07-08 2015-07-08 一种数字光电倍增器件

Country Status (1)

Country Link
CN (1) CN105047517B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3574344A2 (en) * 2017-01-25 2019-12-04 Apple Inc. Spad detector having modulated sensitivity
JP6867212B2 (ja) * 2017-03-31 2021-04-28 株式会社デンソー 光検出器及び測距装置
CN107830939B (zh) * 2017-10-30 2019-09-06 湖北京邦科技有限公司 一种彩色数字硅光电倍增器像素单元
CN108848327B (zh) * 2018-06-22 2021-01-12 中国电子科技集团公司第四十四研究所 硅基混成cmos-apd图像传感器系统
CN108871596B (zh) * 2018-09-10 2023-09-15 湖北京邦科技有限公司 成像装置和包括该成像装置的成像系统
JP7278821B2 (ja) * 2019-03-22 2023-05-22 株式会社東芝 センサ及び距離計測装置
CN112129406B (zh) * 2020-08-14 2023-01-10 桂林电子科技大学 具有串扰抑制功能的高探测效率单光子探测器阵列系统
CN112033529B (zh) * 2020-08-14 2024-01-02 桂林电子科技大学 高填充因子低串扰的单光子探测器阵列及系统
CN113299787B (zh) * 2021-05-21 2022-04-29 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB998165A (en) * 1960-10-14 1965-07-14 Standard Telephones Cables Ltd Improvements in or relating to electrical signal translating circuits
CN102735351A (zh) * 2012-06-27 2012-10-17 华南师范大学 一种单光子探测器电路及其探测方法
CN103299437A (zh) * 2010-09-08 2013-09-11 爱丁堡大学评议会 用于cmos电路的单光子雪崩二极管
CN104157661A (zh) * 2014-08-15 2014-11-19 北京思比科微电子技术股份有限公司 一种cmos图像传感器的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB998165A (en) * 1960-10-14 1965-07-14 Standard Telephones Cables Ltd Improvements in or relating to electrical signal translating circuits
CN103299437A (zh) * 2010-09-08 2013-09-11 爱丁堡大学评议会 用于cmos电路的单光子雪崩二极管
CN102735351A (zh) * 2012-06-27 2012-10-17 华南师范大学 一种单光子探测器电路及其探测方法
CN104157661A (zh) * 2014-08-15 2014-11-19 北京思比科微电子技术股份有限公司 一种cmos图像传感器的制造方法

Also Published As

Publication number Publication date
CN105047517A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105047517B (zh) 一种数字光电倍增器件
US7547872B2 (en) Integrated circuit comprising an array of single photon avalanche diodes
CN206401341U (zh) 感测设备
CN110196106B (zh) 单光子雪崩光电二极管阵列探测器
Schaart et al. Advances in digital SiPMs and their application in biomedical imaging
CN108370424B (zh) 成像元件、驱动方法和电子设备
CN109716525A (zh) 堆叠式背面照明spad阵列
US9331116B2 (en) Back side illuminated single photon avalanche diode imaging sensor with high short wavelength detection efficiency
US9040898B2 (en) Device having a plurality of photosensitive microcells arranged in row or matrix form
US20080136933A1 (en) Apparatus for controlling operation of a multiple photosensor pixel image sensor
US20100245809A1 (en) Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction communication system
JP2011515676A (ja) 単一光子放射線検出器
CN209216971U (zh) 雪崩光电二极管阵列探测器
CN101752391B (zh) 具有mos全耗尽漂移通道的雪崩漂移探测器及其探测方法
CN106576147A (zh) 像素电路、半导体光检测装置和辐射计数装置
CN107665897A (zh) 光检测设备和光检测系统
CN112129406A (zh) 具有串扰抑制功能的高探测效率单光子探测阵列及系统
EP2533287B1 (en) Optical information acquiring element, optical information acquiring element array, and hybrid solid-state image pickup device
US11428826B2 (en) Silicon photomultipliers with split microcells
CN112033529A (zh) 高填充因子低串扰的单光子探测器阵列及系统
KR20150052665A (ko) 센싱 픽셀 및 이를 포함하는 이미지 센서
Chitnis et al. Compact readout circuits for SPAD arrays
GB2484964A (en) Asymmetric crosswire readout for scintillator devices using silicon photomultipliers (SPMs)
CN207423375U (zh) 一种彩色数字硅光电倍增器件
Zappa et al. Single-photon avalanche diode arrays and CMOS microelectronics for counting, timing, and imaging quantum events

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160127

Address after: 430074 Hubei city of Wuhan province Optics Valley East Lake New Technology Development Zone, Road No. 58, the K electricity supplier office second No. 189 (Y)

Applicant after: WUHAN JINGBANG TECHNOLOGY CO.,LTD.

Address before: The East Lake Development Zone in Hubei province Wuhan City Road 430074 No. 74 Poly Garden Room 37 1-1603

Applicant before: Wuhan Jiubang Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: G2-2011, Wuhan New Energy Research Institute Building, No. 999 Gaoxin Avenue, Wuhan Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430075

Patentee after: Wuhan Ruiguang Technology Co.,Ltd.

Country or region after: China

Address before: 430074 Hongtao K E-Commerce Office, No. 58 Guanggu Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province, No. 189 (Y)

Patentee before: WUHAN JINGBANG TECHNOLOGY CO.,LTD.

Country or region before: China

CP03 Change of name, title or address