CN110196106B - 单光子雪崩光电二极管阵列探测器 - Google Patents
单光子雪崩光电二极管阵列探测器 Download PDFInfo
- Publication number
- CN110196106B CN110196106B CN201910418229.XA CN201910418229A CN110196106B CN 110196106 B CN110196106 B CN 110196106B CN 201910418229 A CN201910418229 A CN 201910418229A CN 110196106 B CN110196106 B CN 110196106B
- Authority
- CN
- China
- Prior art keywords
- avalanche photodiode
- chip
- signal
- programmable gate
- single photon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010791 quenching Methods 0.000 claims abstract description 46
- 230000000171 quenching effect Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 11
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012858 packaging process Methods 0.000 claims description 5
- 238000012856 packing Methods 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000012827 research and development Methods 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000001960 triggered effect Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000029918 bioluminescence Effects 0.000 description 1
- 238000005415 bioluminescence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J11/00—Measuring the characteristics of individual optical pulses or of optical pulse trains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/043—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种单光子雪崩光电二极管阵列探测器，包括：传感器芯片，其包括至少一个雪崩光电二极管；信号控制与读出芯片，其通过倒装焊方式、或引线键合方式、或中介层方式与传感器芯片集成在一起，以使得雪崩光电二极管与信号控制与读出芯片电气连接；信号控制与读出芯片包括：I/O端口，其用于读入来自雪崩光电二极管的电平信号，并向雪崩光电二极管输出电平信号；主动逻辑，其基于从雪崩光电二极管读入的电平信号触发内部逻辑，从而向雪崩光电二极管输出淬灭信号以及复位信号；以及数字信号读出电路，用于读出从雪崩光电二极管取样的电信号。本公开能够提高探测器的填充因子，降低制作成本，缩短研发周期，适应性更好。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种单光子雪崩光电二极管阵列探测器。
背景技术
光电探测器广泛用于高能物理研究、生物医学成像及工业生产等领域，其中，单光子探测器在单光子成像、激光雷达、化学发光、生物荧光和基因测序等弱光检测领域得到大量应用。
单光子探测器包括光电倍增管(Photomultiplier Tube，PMT)、模拟或数字型硅光电倍增器(Silicon Photomultiplier，SiPM)、单光子雪崩光电二极管(Single PhotonAvalanche Diode，SPAD)等多种类型，其中，由于PMT具有体积大、工作电压高、功耗高、易损坏、受光阴极限制而导致探测效率较低、对磁场敏感以及不适合制作大规模阵列等缺点，其导致单光子探测器的应用受到限制。为此，模拟型的硅基光电倍增器已被提出，但其基于雪崩光电二极管(Avalanche Photo Diode，APD)阵列串联被动淬灭电阻后并联输出的硅基探测器输出模拟信号需要经过放大和模数转换后才可以读出，使用起来比较复杂，且由于输出电容的问题无法制作大面积的探测器，大大增加了读出难度和读出成本(RenkerD.Geiger-mode avalanche photodiodes,history,properties and problems.2006,567(1):48-56.)。数字型的硅光电倍增器进一步被提出，其直接输出探测信号的时间信息和能量信息(Frach T,Prescher G,Degenhardt C,et al.The digital siliconphotomultiplier-Principle of operation and intrinsic detectorperformance.2009.)，极大简化了读出电子学，具有极佳的信噪比，但由于将APD阵列和数字读出电路集成于一片芯片上，导致其填充因子较小，探测效率较低，并且制作成本高，开发周期长，而且没有响应单元的位置信息。普通的SPAD阵列功能及结构与硅基的数字型光电倍增器基本一致(Bronzi D,Villa F,Tisa S,et al.SPAD Figures of Merit forPhoton-Counting,Photon-Timing,and Imaging Applications:A Review.2016,16(1):3-12.)，且每一个APD单元响应的位置信息也可以被记录，所以能够被用于单光子成像和单光子探测，具有极好的位置分辨和时间分辨特性。
现有的数字型弱光探测器(包括dSiPM或者SPAD阵列)研究均基于专用集成电路设计，其开发成本高，周期长，且一旦设计完成并投产后就不便于修改，适应性差；另外，探测器与数字电路单片集成造成探测器死区较大，填充因子较小，光子探测效率低。将传感器芯片与数字信号处理和读出芯片3D集成的数字型弱光探测器一样需要另外制作专用集成电路用于数字信号处理和主动淬灭(Roy N,Nolet F,Dubois F,et al.Low Power and SmallArea,6.9ps RMS Time-to-Digital Converter for 3-D Digital SiPM.2017,1(6):486-494.)，并且硅通孔工艺的成本高，成品率较低，还会降低填充因子。采用背入射倒装工艺的3D集成的SPAD阵列虽然很好的解决了这些问题(Aull B.Geiger-Mode AvalanchePhotodiode Arrays Integrated to All-Digital CMOS Circuits.2016,16(4):495.)，但是仍然需要引入专用集成电路芯片进行数字读出和信号处理。
发明内容
有鉴于此，本发明提供了一种雪崩光电二极管阵列探测器，以提高探测器的填充因子，降低制作成本，缩短研发周期，并赋予单光子雪崩光电二极管阵列探测器可重新编程特性，适应性更好。
为了实现上述目的，本发明采用以下方案：
在本发明一实施例中，提供一种雪崩光电二极管阵列探测器，包括：
传感器芯片，其包括至少一个雪崩光电二极管；
现场可编程门阵列芯片，其作为信号控制与读出芯片与所述传感器芯片集成在一起，以使得所述传感器芯片的雪崩光电二极管与所述现场可编程门阵列芯片电气连接；
所述现场可编程门阵列芯片包括：
信号输入输出端口，其用于读入来自所述传感器芯片的雪崩光电二极管的电平信号，以及向所述传感器芯片的雪崩光电二极管输出电平信号；
主动逻辑，该主动逻辑包括主动淬灭和复位逻辑，其基于从雪崩光电二极管读入的电平信号触发内部逻辑，从而向所述传感器芯片的雪崩光电二极管输出用于对雪崩光电二极管的雪崩进行主动淬灭的淬灭信号以及复位信号；以及
数字信号读出电路，用于读出从雪崩光电二极管取样的电信号。
在一实施例中，传感器芯片和现场可编程门阵列芯片可通过直接倒装焊方式、或引线键合即压焊方式、或通过中介层方式集成在一起，以使得传感器芯片的雪崩光电二极管与现场可编程门阵列芯片电气连接，通过现场可编程门阵列芯片对雪崩光电二极管进行主动淬灭、主动复位和数字信号处理与读出。
在本发明一实施例中，现场可编程门阵列芯片还可包括：至少一个时间数字转换器逻辑，用于获取对应的雪崩光电二极管所接收的光脉冲的到达时刻，以记录光子到达时间；以及至少一个计数器逻辑，用于对对应的雪崩光电二极管所接收的光脉冲进行计数，获得计数信息。
在本发明一实施例中，现场可编程门阵列芯片还可包括：数据打包和传输逻辑，用于获得计数信息、接收到光子的雪崩光电二极管的位置信息以及光子到达时间信息，打包并通过传输接口发送至外部装置；并且，至少一个时间数字转换器逻辑及至少一个计数器逻辑一一对应设计。
在本发明一实施例中，所述主动淬灭和复位逻辑为双向三态门电路，所述双向三态门电路通过所述输入输出端口读入来自雪崩光电二极管的电平信号，并通过所述输入输出端口向雪崩光电二极管输出高电平信号、低电平信号或高阻状态信号。
在本发明一实施例中，所述的传感器芯片可以为未封装的裸芯片，或采用半导体封装工艺封装好的芯片；所述现场可编程门阵列芯片为未封装的裸芯片或为采用半导体封装工艺封装好的芯片，
在本发明一实施例中，所述的传感器芯片上的雪崩光电二极管形成在半导体硅基底、磷化铟基底、砷化镓基底、碳化硅基底或氮化镓基底。
在本发明一实施例中，所述的传感器芯片包括1-100000个雪崩光电二极管组成的雪崩光电二极管阵列，每个雪崩光电二极管包括：邻接形成p-n结的第一导电类型的第一半导体区和属于第二导电类型的第二半导体区，以及第一金属电极与作为电压偏置电极的第二金属电极，其中，所述第一半导体区与第一金属电极连接，所述第二半导体区通过基底并联在一起并连接至第二电极。
每个雪崩光电二极管采用正面入射或背面入射方式：所述背面入射方式为所述第二半导体区即远离所述p-n结的一侧用于接收光信号，探测器工作时所述p-n结耗尽所述基底材料；所述正面入射方式为所述第一半导体区即接近所述p-n结的一侧用于接收光信号，探测器工作时所述p-n结不一定耗尽所述基底材料。
在本发明一实施例中，所述的现场可编程门阵列芯片为未封装的裸芯片，或为采用半导体封装工艺封装好的芯片，有1-100000个用于信号输入输出端口的金属电极。
其中，所述至少一个雪崩光电二极管的主动淬灭和复位逻辑、所述至少一个时间数字转换器逻辑及所述至少一个计数器逻辑一一对应设计。
在本发明一实施例中，所述现场可编程门阵列芯片通过输出高阻且将输入输出端口(I/O)配置为漏极开路模式或弱上拉电阻模式，以通过漏极开路模式的高阻或弱上拉电阻的分压读入传感器芯片的光子响应输出的电压信号，同时输出主动淬灭和复位信号，并可触发后级信号处理逻辑电路。
在本发明一实施例中，基于现场可编程门阵列芯片设计的主动淬灭和复位逻辑，还可包括主动淬灭的保持时间逻辑，使得主动淬灭信号的保持时间可取0ns-10000ns，以减弱传感器芯片的后脉冲效应。
在本发明一实施例中，所述的传感器芯片的雪崩二极管工作在盖革模式(即工作电压大于雪崩二极管的击穿电压)，通过所述现场可编程门阵列芯片输入输出端口工作在上拉电阻模式的上拉电阻钳制所述第一电极电压或工作在漏极开路模式下实时刷新端口电压的方式保证雪崩二极管工作在盖革模式。
在本发明一实施例中，所述传感器芯片和所述现场可编程门阵列芯片的电气连接方式包括倒装焊、引线键合即压焊、或通过中介层连接，其中：
倒装焊是将所述传感器裸芯片和所述现场可编程门阵列裸芯片各自对应的金属电极通过倒装焊或直接键合方式实现电气连接，然后按半导体工艺封装(即集成)成一个整体；
引线键合是将所述传感器裸芯片和所述现场可编程门阵列裸芯片各自对应的金属电极通过引线键合即压焊的方式实现电气连接，然后按半导体工艺封装(即集成)成一个整体；
通过中介层连接是将现场可编程门阵列裸芯片或封装好的芯片与传感器裸芯片或封装好的芯片通过过孔硅(TSV)或印刷电路板(PCB)电气连接。
在本发明一实施例中，所述雪崩光电二极管的第一金属电极和所述现场可编程门阵列芯片的引出电极对应连接；雪崩光电二极管的第一半导体区经由所述第一金属电极与现场可编程门阵列芯片的输入输出端口的引出金属电极对应连接；所有雪崩光电二极管的所述第二半导体区通过基底并联在一起并连接至作为电压偏置电极的第二电极，第二电极不一定与现场可编程门阵列芯片引出电极连接；所述现场可编程门阵列芯片还包括：与所述第一电极一一对应且相耦合的引出电极，以及现场可编程门阵列芯片的电源电极，及其他数字信号输入输出端口电极等其他功能电极。
本发明实施例中的单光子雪崩光电二极管阵列探测器，通过将基底上相互独立的雪崩光电二极管阵列芯片和现场可编程门阵列芯片通过倒装焊、引线键合即压焊、或通过中介层等方式将两块芯片电气连接在一起，通过现场可编程门阵列芯片的输入输出端口双向三态门电路的控制，可以同时实现输出高低电平至端口和读入当前端口的信号电平状态，通过输出高阻且将输入输出端口配置为漏极开路模式或弱上拉电阻模式，输入输出端口工作在上拉电阻模式的上拉电阻钳制所述第一电极电压或工作在漏极开路模式下实时刷新第一电极端口电压的方式保证雪崩二极管工作在盖革模式。通过漏极开路模式的高阻或弱上拉电阻的分压读入传感器芯片的光子响应输出的电压信号，同时实现主动淬灭、淬灭保持和主动复位,并触发后级信号处理逻辑电路，获取所述雪崩光电二极管所接收的光信号的到达时刻、强度及位置信息并输出。
与现有技术相比，本发明的效益为：
(1)避免引入专用集成电路的设计，降低了开发成本和缩短开发周期；
(2)基于现场可编程门阵列的可重新编程特性，使探测器适应性更好；
(3)可采用倒装和背入射等的方式制作探测器，不含淬灭电阻，提高了探测器填充因子，从而提高了探测效率。
本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。
本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。并且，附图中的部件不是成比例绘制的，而只是为了示出本发明的原理。为了便于示出和描述本发明的一些部分，附图中对应部分可能被放大，即，相对于依据本发明实际制造的示例性装置中的其它部件可能变得更大。在附图中：
图1是本发明一实施例中正面入射雪崩光电二极管阵列芯片的剖面结构示意图；
图2是本发明一实施例中背面入射雪崩光电二极管阵列芯片的剖面结构示意图；
图3是本发明一实施例中正面入射雪崩光电二极管阵列芯片的俯视结构示意图；
图4是本发明一实施例中背面入射雪崩光电二极管阵列芯片的俯视结构示意图；
图5是本发明一实施例正面入射雪崩光电二极管阵列探测器的剖视结构示意图；
图6是本发明一实施例背面入射雪崩光电二极管阵列探测器的剖视结构示意图；
图7是本发明一实施例采用中介层(interposer)方式将传感器芯片与现场可编程门阵列芯片集成的剖视结构示意图；
图8是本发明一实施例的雪崩光电二极管阵列探测器电路原理图；
图9是本发明一实施例的雪崩光电二极管阵列探测器电路原理图；
图10是本发明一实施例的雪崩光电二极管阵列探测器的主动淬灭和主动复位逻辑框图；
图11是本发明一实施例的雪崩光电二极管阵列探测器的数字逻辑设计原理图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
应该强调，术语“包括/包含/具有”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。在此，还需要说明的是，如果没有特殊说明，术语“连接”在本文不仅可以指直接连接，也可以表示存在中间物的间接连接。
在下文中，将参考附图描述本发明的实施例。在附图中，相同的附图标记代表相同或类似的部件，或者相同或类似的步骤。
本发明实施例提供了一种单光子雪崩光电二极管阵列探测器，其包括传感器芯片和信号控制与读出芯片。其中，传感器芯片包括至少一个雪崩光电二极管，优选地包括由多个雪崩光电二极管组成的雪崩光电二极管阵列。信号控制与读出芯片和传感器芯片集成在一起，以使得传感器芯片的雪崩光电二极管与信号控制与读出芯片电气连接。该信号控制与读出芯片优选为现场可编程门阵列(FPGA)芯片，其包括：信号输入输出(I/O)端口、主动逻辑和数字信号读出电路，信号输入输出端口用于读入来自传感器芯片的雪崩光电二极管的电平信号，以及向传感器芯片的雪崩光电二极管输出电平信号；主动逻辑包括主动淬灭和复位逻辑，该主动淬灭和复位逻辑基于从雪崩光电二极管读入的电平信号触发内部逻辑，从而向传感器芯片的雪崩光电二极管输出用于对雪崩光电二极管的雪崩进行主动淬灭的淬灭信号以及复位信号；数字信号读出电路用于读出从雪崩光电二极管取样的电信号。
作为示例，信号控制与读出芯片和传感器芯片可通过倒装焊方式、引线键合方式或中介层方式等集成在一起，其中：
倒装焊是将传感器裸芯片和现场可编程门阵列裸芯片各自对应的金属电极通过倒装焊或直接键合方式实现电气连接，然后按半导体工艺封装(即集成)成一个整体。
引线键合是将传感器裸芯片和现场可编程门阵列裸芯片各自对应的金属电极通过引线键合即压焊的方式实现电气连接，然后按半导体工艺封装(即集成)成一个整体。
通过中介层连接的集成方式是将现场可编程门阵列裸芯片或封装好的芯片与传感器裸芯片或封装好的芯片通过过孔硅(TSV)或印刷电路板(PCB)等中介层电气连接。
本发明上述实施例避免引入了专用集成电路的设计，降低了开发成本和缩短开发周期；并且，基于现场可编程门阵列的可重新编程特性，使探测器适应性更好；此外，可采用倒装和背入射等的方式制作探测器，不含淬灭电阻，提高了探测器填充因子，从而提高了探测效率。
下面将结合附图更详细地描述本发明的实施例。
图1是本发明一实施例中正面入射雪崩光电二极管阵列芯片(也称为传感器芯片或探测器芯片)的剖面结构示意图。如图1所示，本发明一实施例中正面入射雪崩光电二极管阵列芯片，雪崩光电二极管阵列包括多个雪崩光电二极管(Avalanche Photodiode,APD)，该多个雪崩光电二极管形成在基底6上，该基底6的导电类型首选为P型，但也可以是N型。
每个雪崩光电二极管包括用于邻接形成p-n结的属于第一导电类型的第一半导体区3和属于第二导电类型的第二半导体区4，第一半导体区3和第二半导体区4形成在基底6上。该第一导电类型可以为N型，该第一半导体区3可以为N++层，该第二导电类型为P型，该第二半导体区4可以为P掺杂区(富P区)，基底6为P型；或者，该第一导电类型可以为P型，该第一半导体区3可以为P++层，该第二导电类型为N型，该第二半导体区4可以为N掺杂区(富N区)，基底6为N型。此外，雪崩光电二极管还可以包含其他结构，例如，保护环结构、耗尽层等。传感器芯片中雪崩光电二极管的数量例如可以是一个、几个、几十个、几百个、几万个、十万个甚至更多。雪崩光电二极管阵列芯片的表面有一层保护层和增透膜7。结构5为雪崩光电二极管阵列芯片的P++层或N++层。金属电极1是雪崩光电二极管的第一电极，用来与现场可编程门阵列(Field Programmable Gate Array，FPGA)芯片引出电极电气连接，金属电极2为所有雪崩光电二极管的第二电极，第二半导体区4通过基底6并联在一起并连接至作为电压偏置电极的第二电极。本实施例中的正面入射方式为第一半导体区3即接近p-n结的一侧用于接收光信号，探测器工作时p-n结不一定耗尽基底6。
图3是本发明一实施例中正面入射雪崩光电二极管阵列芯片(也称为传感器芯片或探测器芯片)的俯视结构示意图。将传感器芯片中雪崩光电二极管的第一半导体区3的电极通过金属连线引出至第一电极1。图5是本发明一实施例中传感器芯片和信号控制与读出芯片(如现场可编程门阵列芯片)集成在一起形成的正面入射雪崩光电二极管阵列探测器的剖视结构示意图。将传感器芯片和现场可编程门阵列芯片9用环氧树脂13等绝缘材料3D集成在一起，通过引线键合即压焊方式将传感器芯片第一电极1和现场可编程门阵列芯片9的引出电极11通过金属引线14实现电气连接。正面入射雪崩光电二极管阵列探测器结构简单，制作成本较低。
图2是本发明一实施例中背面入射雪崩光电二极管阵列芯片的剖面结构示意图。背面入射方式为第二半导体区4即远离p-n结的一侧用于接收光信号，器件工作时p-n结耗尽基底6。
在背面入射雪崩光电二极管阵列探测器发明实施例中，第一半导体区3和第二半导体区4形成的p-n结可以耗尽该基底活性区6。在探测器芯片的p-n结制作完成后，基底远离p-n结的一侧可以预先进行减薄处理，使得APD单元的p-n结能够将基底活性区完全耗尽，光信号从基底远离p-n结的一侧入射并在活性区中产生电子-空穴对。基底减薄一面可以通过精确控制减薄处理残留N++或P++衬底层，也可完全腐蚀去除N++或P++衬底层后进行离子注入和激光退火处理形成N++层或P++层。APD单元可经由基底引出公共金属第二电极2，作为APD阵列的电压偏置公共端。背面入射雪崩光电二极管阵列探测器，可以充分接收光信号，以此能够进一步提高雪崩光电二极管阵列探测器的填充因子，从而提高探测效率；背入射的方式，还可以提高APD阵列的密度，减小传感器芯片和信号控制与读出芯片耦合的寄生电容，优化雪崩光电二极管阵列探测器的性能。
图4是本发明一实施例中背面入射雪崩光电二极管阵列芯片的俯视结构示意图。将雪崩光电二极管的第一半导体区3直接连接至第一电极1。图6是本发明一实施例背面入射雪崩光电二极管阵列探测器的剖视结构示意图。通过BT(Bismaleimide Triazine)树脂基板材料8或其他基板材料或直接无基板将传感器芯片和现场可编程门阵列芯片9通过倒装焊或直接键合的方式集成在一起，例如，通过“金属电极2(或金属电极11)-铟球10-金属电极12”的方式倒装焊连接，或者，通过“铜-铜”或“锗-铝”等方式直接键合连接。为了增加芯片间的强度，在倒装焊的间隙内填入环氧树脂等其他绝缘支撑材料15。
图7是本发明一实施例采用中介层方式将传感器芯片与现场可编程门阵列芯片集成的剖视结构示意图。将传感器芯片17和现场可编程门阵列芯片9通过过孔硅(TSV)或印刷电路板(PCB)等中介层连接，现场可编程门阵列芯片可以是裸芯片或封装好的芯片，传感器可以是裸芯片或封装好的芯片，如图7所示可通过印刷电路板16将经焊球阵列封装(BGA)的传感器芯片17和现场可编程门阵列芯片9电气连接在一起，形成单光子雪崩探测器阵列。
图8是本发明一实施例的雪崩光电二极管阵列探测器电路原理图。将FPGA输入输出端口(I/O)的引出电极11与传感器芯片第一电极1电气连接。当第一导电类型为P型时，如图8所示，单光子雪崩二极管的第二电极2接偏置电压HV，第一电极接FPGA输入输出端口(I/O)的引出电极11，形成基于FPGA的单光子雪崩二极管阵列(Single Photon AvalancheDiode,SPAD)。其中，第二电极可以不与现场可编程门阵列芯片引出电极连接。
FPGA的I/O端口，通过输入输出双向三态门电路的控制，可以同时实现输出高低电平至端口和读入当前端口的信号电平状态。如图8所示SPAD的P电极(正极)与FPGA的一个I/O端口连接，该FPGA的I/O高电平输出为Vcc，低电平输出为Vss。HV的供电电压Vbias，SPAD的击穿电压Vb。
当该I/O端口输出低电平Vss时，SPAD的偏置电压为(Vbias-Vss)；当I/O端口输出高电平Vcc时，SPAD的偏置电压为(Vbias-Vcc)。因此，当FPGA输出低电平时，SPAD工作于击穿电压之上，然后FPGA输出高阻态。此时，器件的P电极为浮空状态，在被光电子或暗噪声触发雪崩之前，一直保持这种状态，而FPGA的端口在输出高阻态时可以同步读入端口的电平状态。维持在击穿电压之上的稳态SPAD，P电极电平为Vss，故此时FPGA端口读入电平为低电平。
当SPAD被p-n结内产生的电子空穴对触发雪崩后，由于SPAD的N电极(负极)电压被限制在Vbias，雪崩效应会使SPAD两端电压快速降至击穿点Vb，也就是说此时P电极电压会升高至(Vbias-Vb)，超过FPGA的I/O端口的阈值电压Vt，I/O端口会感知到端口由低电平变为高电平，触发FPGA内部数字逻辑，从而输出主动淬灭(即输出高电平)和主动复位信号(即输出低电平)，SPAD恢复至击穿电压之上的状态，完成一次完整的SPAD动作。当然SPAD的偏置电压Vbias可以调整，但是最小过偏压必须使SPAD在淬灭后P电极升压至阈值电压以上，使FPGA可以检测到SPAD响应，最大过偏压必须使FPGA在输出主动淬灭信号后可以使SPAD快速淬灭下来，即(Vb+Vt)<Vbias<(Vb+Vcc)。
对于如图8所示的第一导电类型为P型的基于FPGA的SPAD阵列，通过I/O输出高阻态并同步读入该端口的电平状态来检测SPAD是否响应，会将SPAD的P电极开路，SPAD的结电容会缓慢掉电，P电极电压缓慢升高，造成SPAD在响应时的不确定，恶化了基于FPGA的SPAD的时间分辨特性和盖革APD被盖革触发的效率。借鉴动态随机存取存储器的刷新模式，在漏极开路模式下定时刷新SPAD，维持住P电极的电压来缓解结电容的掉电，优化SPAD的响应时间特性和保持探测器的探测效率不随结电容过度掉电而下降。
本发明一实施例中第一导电类型也可以为N型，单光子雪崩二极管的第二电极2接偏置电压HV，但HV的极性为负，FPGA输出主动淬灭和复位的高低电平等参数对应取反，如图9所示。
当该I/O端口输出低电平Vss时，SPAD的偏置电压为(-Vbias)；当I/O端口输出高电平Vcc时，SPAD的偏置电压为(-Vbias-Vcc)，注意此处Vbias为偏压的绝对值。因此，当FPGA输出高电平时，SPAD工作于击穿电压之上，然后FPGA输出高阻态。此时，器件的N电极为浮空状态或使能弱上拉电阻，在被光电子或暗噪声触发雪崩之前，一直保持这种状态，而FPGA的端口在输出高阻态时可以同步读入端口的电平状态。维持在击穿电压之上的稳态SPAD，N电极电平为Vcc，故此时FPGA端口读入电平为高电平。
当SPAD被p-n结内产生的电子空穴对触发雪崩后，由于SPAD的P电极(正极)电压被限制在-Vbias，雪崩效应会使SPAD两端电压快速降至击穿点Vb，也就是说此时N电极电压会降低至(Vbias+Vcc-Vb)，超过FPGA的I/O端口的阈值电压Vt，I/O端口会感知到端口由高电平变为低电平，触发FPGA内部数字逻辑，从而输出主动淬灭(即输出低电平)和主动复位信号(即输出高电平)，SPAD恢复至击穿电压之上的状态，完成一次完整的SPAD动作。当然SPAD的偏置电压-Vbias可以调整，但是最小过偏压必须使SPAD在淬灭后N电极降压至阈值电压以下，使FPGA可以检测到SPAD响应，最大过偏压必须使FPGA在输出主动淬灭信号后可以使SPAD快速淬灭下来，即(Vb+Vt)<Vbias<(Vb+Vcc)。
对于如图9所示的第一导电类型为N型的基于FPGA的SPAD阵列，通过I/O输出高阻态并同步读入该端口的电平状态来检测SPAD是否响应，一样会将SPAD的N电极开路，SPAD的结电容会缓慢掉电，N电极电压缓慢降低，造成SPAD在响应时的不确定，恶化了基于FPGA的SPAD的时间分辨特性和盖革APD被盖革触发的效率。但第一导电类型为N型的基于FPGA的SPAD阵列，可以通过以下两种解决方案来优化：借鉴动态随机存取存储器的刷新模式，在漏极开路模式下定时刷新SPAD，维持住N电极的电压来缓解结电容的掉电，优化SPAD的响应时间特性和保持探测器的探测效率不随结电容过度掉电而下降。第二种是引入上拉电阻(Rpull-up)，可以是一弱上拉电阻，该上拉电阻可由FPGA芯片I/O提供，也可以设计在传感器芯片上或集成于中介层上，如图9所示。由于SPAD的电压偏置，主动淬灭和主动复位的极性，采用FPGA的I/O上的可编程上拉电阻的方式只可以针对第一导电类型为N型，第二导电类型为P型的雪崩二极管。FPGA的I/O上的可编程上拉电阻来钳制住电平，并通过上拉电阻上的分压驱动后级数字电路。作为示例，以通过弱上拉电阻的分压读入传感器芯片的光子响应输出的电压信号，同时输出主动淬灭和复位信号，并可触发后级信号处理逻辑电路。
图10是本发明一实施例的雪崩光电二极管阵列探测器的主动淬灭和主动复位逻辑框图。首先，SPAD被偏置在击穿电压之上，进入等待光子触发的稳态状态；随后进入鉴别光子到达状态，判断SPAD是否被触发，没有触发则一直保持稳态状态并不停检测光子是否到达；若检测到SPAD被光子触发，则进入主动淬灭状态，淬灭此次雪崩。因为SPAD的后脉冲会影响器件响应的特性，故需要保持一段时间，保持时间可取0ns-10000ns，让被俘获的热载流子被释放后进入主动复位状态，以减弱传感器芯片的后脉冲效应。器件恢复至击穿电压之上后，可能出现亚稳态状态，影响对光子到达的鉴别，故首先进入完成复位状态的预处理状态后，确认器件完成复位后进入稳态状态。
图11是本发明一实施例的雪崩光电二极管阵列探测器的数字逻辑设计原理图。SPAD阵列基于FPGA的数字逻辑，包括主动逻辑，时间数字转换器(Time to DigitalConverter,TDC)，脉冲计数器，数据打包和传输逻辑等。其中主动逻辑包括主动淬灭电路和主动复位电路(在图8和图9所示的示例中，主动淬灭电路和主动复位电路是通过三态门电路来实现)，APD阵列与FPGA的I/O直接耦合，进行主动淬灭和主动复位；经过主动逻辑电路读入光子到达信号，触发时间数字转换器和脉冲计数器(Counter)，记录下光信号(光脉冲)的数目和光子到达的时间信息，同步触发(Trigger)也触发时间数字转换器记录触发到达时间，这些信息被同步输入到数据打包和传输逻辑，对每一个响应SPAD的位置进行标记后，将计数信息，位置信息和时间信息通过串口发送至上位机，进行数据后处理。本发明一实施例中，主动逻辑还可包括保持时间延迟电路(通过FPGA内部逻辑实现计数器进行延时)，用于使得主动淬灭信号的保持时间被设置为0ns-10000ns。
在本发明实施例中，现场可编程门阵列芯片不仅包括与第一电极一一对应且相耦合的引出电极，还可包括电源电极，及其他数字信号输入输出端口电极等其他功能电极。
雪崩光电二极管阵列芯片包括由多个雪崩光电二极管构成的雪崩光电二极管阵列，现场可编程门阵列可包括由多个信号数字读出电路，本实施例的雪崩光电二极管阵列探测器可以用于检测极弱的光信号，从而可用作单光子雪崩光电二极管阵列探测器。
在一些实施例中，基底可以是硅基底、磷化铟基底、砷化镓基底、碳化硅基底或氮化镓基底。至少一个雪崩光电二极管形成于该基底，可以通过外延生长、化学气相沉积、离子注入等方式形成该基底。p-n结还可耗尽或完全耗尽基底，具体所需条件可以根据模拟推算、流片验证等确定。
在一些实施例中，将单光子雪崩二极管和现场可编程门阵列对应电极电气连接在一起，形成正面入射或背面入射雪崩光电二极管阵列探测器，以此，能够得到每个雪崩光电二极管对应的光信号的信息，从而能够便于获取更精确的光信号的信息，例如，位置信息、强度信息，时间信息等。独立读取的雪崩光电二极管对应的电信号或经进一步预处理的电信号可以经过缓存、打包和传输逻辑输出至雪崩光电二极管阵列探测器的外部。
当各雪崩光电二极管对应的电信号进行独立输出，输出数据中需要区分电信号来自哪个或哪些雪崩光电二极管，不同位置的雪崩光电二极管对应的信号可不同，从而可以进行数字成像，因此，此时的雪崩光电二极管阵列探测器可以用作数字成像传感器，以此制造的数字成像传感器具有与各实施例的雪崩光电二极管阵列探测器相同或相近的有益效果。在将雪崩光电二极管阵列探测器用作数字成像传感器的情况下，各雪崩光电二极管连接的第一电极与FPGA对应的引出电极耦合，以单独输出信号。
在具体实施例中，传感器芯片的雪崩二极管工作在盖革模式(即工作电压大于雪崩二极管的击穿电压)，通过现场可编程门阵列芯片输入输出端口工作在上拉电阻模式的上拉电阻钳制第一电极电压或工作在漏极开路模式下定时刷新端口电压的方式保证雪崩二极管工作在盖革模式，漏极开路即FPGA的I/O端口的输出场效应晶体管的漏极保持在开路状态。对于第一导电类型为P型的基于FPGA的SPAD阵列，如图8所示，通过I/O输出高阻态并同步读入该端口的电平状态来检测SPAD是否响应，会将SPAD的P电极开路，SPAD的结电容会缓慢掉电，P电极电压缓慢升高，造成SPAD在响应时的不确定，恶化了基于FPGA的SPAD的时间分辨特性和盖革APD被盖革触发的效率。借鉴动态随机存取存储器的刷新模式，在漏极开路模式下定时刷新SPAD，维持住P电极的电压来缓解结电容的掉电，优化SPAD的响应时间特性和保持探测器的探测效率不随结电容过度掉电而下降。
对于如图9所示的第一导电类型为N型的基于FPGA的SPAD阵列，通过I/O输出高阻态并同步读入该端口的电平状态来检测SPAD是否响应，一样会将SPAD的N电极开路，SPAD的结电容会缓慢掉电，N电极电压缓慢降低，造成SPAD在响应时的不确定，恶化了基于FPGA的SPAD的时间分辨特性和盖革APD被盖革触发的效率。但第一导电类型为N型的基于FPGA的SPAD阵列，可以通过以下两种解决方案来优化：借鉴动态随机存取存储器的刷新模式，在漏极开路模式下定时刷新SPAD，维持住N电极的电压来缓解结电容的掉电，优化SPAD的响应时间特性和保持探测器的探测效率不随结电容过度掉电而下降。第二种是引入上拉电阻(Rpull-up)，可以是一弱上拉电阻，该上拉电阻可由FPGA芯片I/O端口提供，也可以设计在传感器芯片上或集成于中介层上，如图9所示。由于SPAD的电压偏置，主动淬灭和主动复位的极性，采用上拉电阻的方式只可以针对第一导电类型为N型，第二导电类型为P型的雪崩二极管。FPGA的I/O上的可编程上拉电阻来钳制住电平，并通过上拉电阻上的分压驱动后级数字电路。作为示例，以通过弱上拉电阻的分压读入传感器芯片的光子响应输出的电压信号，同时输出主动淬灭和复位信号，并可触发后级信号处理逻辑电路。
在本说明书的描述中，参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本发明的实施，其中的步骤顺序不作限定，可根据需要作适当调整。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种单光子雪崩光电二极管阵列探测器，其特征在于，包括：
传感器芯片，其包括至少一个雪崩光电二极管；每个雪崩光电二极管包括：邻接形成p-n结的第一导电类型的第一半导体区和第二导电类型的第二半导体区，以及第一金属电极与作为电压偏置电极的第二金属电极，其中，所述第一半导体区与第一金属电极连接，所述第二半导体区通过基底并联在一起并连接至第二电极；
现场可编程门阵列芯片，其作为信号控制与读出芯片与所述传感器芯片集成在一起，以使得所述传感器芯片的雪崩光电二极管与所述现场可编程门阵列芯片电气连接；
所述现场可编程门阵列芯片包括：
信号输入输出端口，其用于读入来自所述传感器芯片的雪崩光电二极管的电平信号，以及向所述传感器芯片的雪崩光电二极管输出电平信号；
主动逻辑，该主动逻辑包括主动淬灭和复位逻辑，其基于从雪崩光电二极管读入的电平信号触发内部逻辑，从而向所述传感器芯片的雪崩光电二极管输出用于对雪崩光电二极管的雪崩进行主动淬灭的淬灭信号以及复位信号；以及
数字信号读出电路，用于读出从雪崩光电二极管取样的电信号；
所述主动淬灭和复位逻辑为双向三态门电路，所述双向三态门电路通过所述输入/输出端口读入来自雪崩光电二极管的电平信号，并通过所述输入/输出端口向雪崩光电二极管输出高电平信号、低电平信号或高阻状态信号。
2.如权利要求1所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述现场可编程门阵列芯片还包括：
至少一个时间数字转换器逻辑，用于获取对应的雪崩光电二极管所接收的光脉冲的到达时刻，以记录光子到达时间；以及
至少一个计数器逻辑，用于对对应的雪崩光电二极管所接收的光脉冲进行计数，获得计数信息。
3.如权利要求2所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述现场可编程门阵列芯片还包括：数据打包和传输逻辑，用于获得所述计数信息、接收到光子的雪崩光电二极管的位置信息以及光子到达时间信息，打包并通过传输接口发送至外部装置；
并且，所述至少一个时间数字转换器逻辑及所述至少一个计数器逻辑一一对应设计。
4.如权利要求1所述的单光子雪崩光电二极管阵列探测器，其特征在于，
第一导电类型为P型时，单光子雪崩二极管的第二金属电极接偏置电压，单光子雪崩二极管的第一金属电极接现场可编程门阵列芯片的输入/输出端口的引出电极，使得在所述输入/输出端口输出低电平时，所述可编程门阵列芯片输出高阻态；在所述传感器芯片出发雪崩后，所述输入/输出端口输出电压变为高电平，使得所述可编程门阵列芯片输出主动淬灭和主动复位信号；
第一导电类型为N型时，单光子雪崩二极管的第二金属电极接极性为负的偏置电压，单光子雪崩二极管的第一金属电极接现场可编程门阵列芯片的输入/输出端口的引出电极，所述现场可编程门阵列芯片输出主动淬灭和复位的高低电平参数相比于所述第一导电类型为P型时对应取反。
5.如权利要求4所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述现场可编程门阵列芯片的输入输出端口被配置为工作在漏极开路模式或弱上拉电阻模式，以通过漏极开路模式的高阻状态或弱上拉电阻的分压读入传感器芯片的因光子响应输出的电压信号，同时所述主动逻辑输出主动淬灭和复位信号。
6.如权利要求1-5中任意一项所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述主动逻辑还包括主动淬灭的保持时间逻辑，使得主动淬灭信号的保持时间被设置为0ns-10000ns。
7.如权利要求1-5中任意一项所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述传感器芯片包括1-100000个雪崩光电二极管组成的雪崩光电二极管阵列。
8.如权利要求7所述的单光子雪崩光电二极管阵列探测器，其特征在于：
所述雪崩光电二极管的第一金属电极和所述现场可编程门阵列芯片的输入输出端口的引出电极对应连接。
9.如权利要求7所述的单光子雪崩光电二极管阵列探测器，其特征在于：
所述雪崩光电二极管采用正面入射方式，所述正面入射方式为所述第一半导体区即接近所述p-n结的一侧用于接收光信号；或者
所述雪崩光电二极管采用背面入射方式，所述背面入射方式为所述第二半导体区即远离所述p-n结的一侧用于接收光信号，所述探测器工作时所述p-n结耗尽雪崩光电二极管的基底。
10.如权利要求1-5中任意一项所述的单光子雪崩光电二极管阵列探测器，其特征在于，所述雪崩光电二极管形成在半导体硅基底、磷化铟基底、砷化镓基底、碳化硅基底或氮化镓基底上。
11.如权利要求1所述的单光子雪崩光电二极管阵列探测器，其特征在于：
所述传感器芯片为未封装的裸芯片，或为采用半导体封装工艺封装好的芯片；
所述现场可编程门阵列芯片为未封装的裸芯片或为采用半导体封装工艺封装好的芯片，且具有1-100000个用于信号输入输出端口的金属电极。
12.如权利要求1所述的单光子雪崩光电二极管阵列探测器，所述传感器芯片和所述现场可编程门阵列芯片的集成方式包括倒装焊、引线键合即压焊、或通过中介层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910418229.XA CN110196106B (zh) | 2019-05-20 | 2019-05-20 | 单光子雪崩光电二极管阵列探测器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910418229.XA CN110196106B (zh) | 2019-05-20 | 2019-05-20 | 单光子雪崩光电二极管阵列探测器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110196106A CN110196106A (zh) | 2019-09-03 |
| CN110196106B true CN110196106B (zh) | 2021-06-15 |
Family
ID=67752867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910418229.XA Active CN110196106B (zh) | 2019-05-20 | 2019-05-20 | 单光子雪崩光电二极管阵列探测器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110196106B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540789A (zh) * | 2020-05-28 | 2020-08-14 | 湖北京邦科技有限公司 | 硅光电倍增器、光电探测装置及成像系统 |
| CN111599888A (zh) * | 2020-06-01 | 2020-08-28 | 中国科学院半导体研究所 | 一种单光子雪崩光电探测器焦平面阵列及制备方法 |
| US11437323B2 (en) * | 2020-06-03 | 2022-09-06 | Hewlett Packard Enterprise Development Lp | Silicon interposer for capacitive coupling of photodiode arrays |
| CN113270508B (zh) * | 2021-04-16 | 2023-01-20 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN113270507B (zh) * | 2021-04-16 | 2022-11-22 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN117043947A (zh) * | 2021-05-31 | 2023-11-10 | 华为技术有限公司 | 一种感应器芯片及终端设备 |
| CN113782510B (zh) * | 2021-11-12 | 2022-04-01 | 深圳市灵明光子科技有限公司 | 一种3d堆叠芯片的键合键布设结构 |
| WO2023197755A1 (zh) * | 2022-04-15 | 2023-10-19 | 浙桂(杭州)半导体科技有限责任公司 | 雪崩二极管控制电路及雪崩二极管传感器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060192086A1 (en) * | 2005-02-14 | 2006-08-31 | Ecole Polytechnique Federale De Lausanne Epfl | Integrated imager circuit comprising a monolithic array of single photon avalanche diodes |
| CN107167251A (zh) * | 2017-07-28 | 2017-09-15 | 浙江九州量子信息技术股份有限公司 | 一种基于高频正弦门脉冲模式的单光子探测器 |
| CN109727970A (zh) * | 2019-01-25 | 2019-05-07 | 北京师范大学 | 雪崩光电二极管阵列探测器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728667B1 (en) * | 2011-10-21 | 2017-08-08 | Radiation Monitoring Devices, Inc. | Solid state photomultiplier using buried P-N junction |
| CN109659377B (zh) * | 2018-12-13 | 2024-04-16 | 深圳市灵明光子科技有限公司 | 单光子雪崩二极管及制作方法、探测器阵列、图像传感器 |
-
2019
- 2019-05-20 CN CN201910418229.XA patent/CN110196106B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060192086A1 (en) * | 2005-02-14 | 2006-08-31 | Ecole Polytechnique Federale De Lausanne Epfl | Integrated imager circuit comprising a monolithic array of single photon avalanche diodes |
| CN107167251A (zh) * | 2017-07-28 | 2017-09-15 | 浙江九州量子信息技术股份有限公司 | 一种基于高频正弦门脉冲模式的单光子探测器 |
| CN109727970A (zh) * | 2019-01-25 | 2019-05-07 | 北京师范大学 | 雪崩光电二极管阵列探测器 |
Non-Patent Citations (1)
| Title |
|---|
| SPAD单光子探测器SPICE电路模型的建立与仿真研究;袁俊等;《核电子学与探测技术》;20090131;第29卷(第1期);第62-68页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110196106A (zh) | 2019-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110196106B (zh) | 单光子雪崩光电二极管阵列探测器 | |
| US9331116B2 (en) | Back side illuminated single photon avalanche diode imaging sensor with high short wavelength detection efficiency | |
| Cova et al. | Evolution and prospects for single-photon avalanche diodes and quenching circuits | |
| US9299732B2 (en) | Stacked chip SPAD image sensor | |
| US20150200222A1 (en) | Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications | |
| US8168934B2 (en) | Integrated circuit comprising an array of single photon avalanche diodes | |
| US8476571B2 (en) | SiPM photosensor with early signal digitization | |
| US20150041627A1 (en) | Partitioned silicon photomultiplier with delay equalization | |
| US9121766B2 (en) | Multi pixel photo detector array of Geiger mode avalanche photodiodes | |
| Niclass et al. | A single photon avalanche diode array fabricated in deep-submicron CMOS technology | |
| CN209216971U (zh) | 雪崩光电二极管阵列探测器 | |
| CN105047517B (zh) | 一种数字光电倍增器件 | |
| Ficorella et al. | Crosstalk mapping in CMOS SPAD arrays | |
| JP2024062980A (ja) | 非アバランシェ光検出器を有する高感度深度センサ | |
| CN109727970A (zh) | 雪崩光电二极管阵列探测器 | |
| Stewart et al. | Study of the properties of new SPM detectors | |
| Liu et al. | A wide spectral response single photon avalanche diode for backside-illumination in 55-nm CMOS process | |
| Zou et al. | Backside illuminated wafer-to-wafer bonding single photon avalanche diode array | |
| Aull et al. | Adaptive optics wavefront sensors based on photon-counting detector arrays | |
| Niclass et al. | CMOS imager based on single photon avalanche diodes | |
| TWI813103B (zh) | 半導體元件及半導體晶粒 | |
| Panina | Design and characterisation of SPAD based CMOS analog pixels for photon-counting applications | |
| Hu et al. | Advanced back-illuminated silicon photomultipliers with surrounding P+ trench | |
| Lalucaa et al. | Comparison of the 2D and 3D integrated circuit fabrication process for visible imaging SPAD arrays | |
| Jackson et al. | Silicon Photomultipliers for High-Performance Scintillation Crystal Readout Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231207 Address after: Room 437, Aviation Industry Support Center, No.1 Baohang Road, Tianjin Pilot Free Trade Zone (Airport Economic Zone) (Comprehensive Bonded Zone), Binhai New Area, Tianjin, 300303 (under the custody of Tianjin Jiayu Business Secretary Co., Ltd., No. 115) Patentee after: CGN Jingshi Optoelectronic Technology (Tianjin) Co.,Ltd. Address before: 100875 19 xinjiekouwai street, Xicheng District, Beijing Patentee before: BEIJING NORMAL University |
|
| TR01 | Transfer of patent right |