TWI813103B - 半導體元件及半導體晶粒 - Google Patents
半導體元件及半導體晶粒 Download PDFInfo
- Publication number
- TWI813103B TWI813103B TW110148209A TW110148209A TWI813103B TW I813103 B TWI813103 B TW I813103B TW 110148209 A TW110148209 A TW 110148209A TW 110148209 A TW110148209 A TW 110148209A TW I813103 B TWI813103 B TW I813103B
- Authority
- TW
- Taiwan
- Prior art keywords
- tdc
- spad
- wafer
- logic
- die
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 235000012431 wafers Nutrition 0.000 claims abstract description 164
- 230000002093 peripheral effect Effects 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 12
- 238000010791 quenching Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 10
- 238000003491 array Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
一種半導體元件包括：SPAD晶圓，每個SPAD晶粒上形成有SPAD陣列；TDC晶圓，每個TDC晶粒上形成有TDC陣列；邏輯晶圓，每個邏輯晶粒上形成有邏輯外圍電路；SPAD晶圓、TDC晶圓和邏輯晶圓依次鍵合。本發明將TDC陣列與邏輯外圍電路分別設計在TDC晶圓和邏輯晶圓上，SPAD陣列與TDC陣列對應鍵合，用多層晶圓堆疊技術將三片晶圓鍵合成一體半導體元件，可大幅提高積集度，從而進而減少了晶圓的面積浪費。半導體元件的積集度提高後，在同等尺寸條件下，SPAD陣列的填充因子得到增加，對應半導體元件的光子檢測效率提高，提升了單光子檢測器檢測性能。
Description
本發明屬於積體電路製造技術領域，特別是關於一種半導體元件及半導體晶粒。
SPAD(單光子突崩二極體)是一種工作在蓋革模式(工作電壓大於擊穿電壓)下的突崩光電二極體，可以對單個光子進行檢測。透過內部光電效應，光子產生的載流子可觸發短的持續時間但相對較大的突崩電流。SPAD因其響應速度快，突崩增益大等特點，在螢光壽命成像、3D成像等領域有著廣泛的應用。
半導體元件包括SPAD陣列及其外圍電路。高性能、高集成密度是半導體元件當前的重要發展方向。主要有兩個方向：一是縮小單光子突崩二極體的尺寸，二是縮小外圍電路的面積。但受限於暗計數等影響，單光子突崩二極體的尺寸不可能無限減小。半導體元件的積集度和有效面積利用率有待提高。
本發明的目的在於提供一種半導體元件及半導體晶粒，提高半導體元件的積集度和有效面積利用率；同時提高SPAD陣列的填充因子，對應提高半導體元件的光子檢測效率。
本發明提供一種半導體元件，包括：SPAD晶圓，其具有多個SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列；TDC晶圓，其具有多個TDC晶粒，每個所述TDC晶粒上形成有TDC陣列；邏輯晶圓，其具有多個邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路；所述SPAD晶圓、所述TDC晶圓和所述邏輯晶圓依次鍵合。
進一步的，所述SPAD晶粒、所述TDC晶粒以及所述邏輯晶粒，三者的面積相同。
進一步的，每個所述SPAD晶粒上形成有m×n個SPAD，每個所述TDC晶粒上形成有p×q個TDC，每個所述SPAD晶粒上SPAD的總數量m×n等於每個所述TDC晶粒上TDC的總數量p×q。
進一步的，所述SPAD晶圓包括：第一半導體層，所述SPAD陣列形成於所述第一半導體層中；所述TDC晶圓包括：第二半導體層，所述TDC陣列形成於所述第二半導體層中；所述SPAD陣列形成於所述第一半導體層靠近所述TDC晶圓中所述TDC晶粒一側，且每一所述SPAD經配置以接收來自所述第一半導體層遠離所述TDC晶圓一側的光子。
進一步的，所述TDC陣列包括多個數位計數器，所述數位計數器形成於所述第二半導體層中，所述數位計數器經配置以對相應的所述SPAD區域產生的輸出脈衝進行計數。
進一步的，所述SPAD晶圓還包括：第一介電互連層，所述第一介電互連層包括：第一介電層和嵌設於所述第一介電層中的第一金屬層；所述TDC晶圓還包括：第二介電互連層，所述第二介電互連層包括：第二介電層和嵌設
於所述第二介電層中的第二金屬層；所述第一介電層面向所述第二介電層，以及所述第一金屬層面向所述第二金屬層混合鍵合。
進一步的，所述邏輯外圍電路經耦合以接收並儲存所述TDC陣列的輸出。
進一步的，所述邏輯外圍電路包括：淬熄電路、復位電路、訊號檢測電路、讀出電路、控制電路以及靜態隨機存取記憶體中的至少一種。
進一步的，所述邏輯晶圓包括：第三半導體層，所述靜態隨機存取記憶體形成在所述第三半導體層中，所述TDC陣列產生的數據耦合並儲存至所述靜態隨機存取記憶體。
進一步的，所述半導體元件還包括貫穿所述TDC晶圓的矽通孔，所述矽通孔中形成有第二互連層，所述SPAD晶圓與所述邏輯晶圓透過所述矽通孔中的所述第二互連層電連接。
本發明還提供一種半導體晶粒，包括：SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列；TDC晶粒，每個所述TDC晶粒上形成有TDC陣列；邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路；所述SPAD晶粒、所述TDC晶粒和所述邏輯晶粒依次鍵合。
進一步的，所述SPAD晶粒、所述TDC晶粒以及所述邏輯晶粒，三者的面積相同；且每個所述SPAD晶粒上SPAD的總數量等於每個所述TDC晶粒上TDC的總數量。
與先前技術相比，本發明具有如下有益效果：本發明提供一種半導體元件及半導體晶粒，半導體元件包括：SPAD
晶圓，其具有多個SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列；TDC晶圓，其具有多個TDC晶粒，每個所述TDC晶粒上形成有TDC陣列；邏輯晶圓，其具有多個邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路；所述SPAD晶圓、所述TDC晶圓和所述邏輯晶圓依次鍵合。
本發明將TDC陣列與邏輯外圍電路分別設計在兩片晶圓(TDC晶圓和邏輯晶圓)上，SPAD晶圓上的SPAD陣列與TDC晶圓上的TDC陣列對應鍵合(橋接)，用多層晶圓堆疊技術將三片晶圓鍵合成一體半導體元件。SPAD晶圓可以大幅提高積集度，避免現有技術中SPAD晶圓的空置區域的浪費，進而避免了晶圓的面積浪費。半導體元件的積集度提高後，在同等尺寸條件下，SPAD陣列的填充因子得到增加，對應半導體元件的光子檢測效率提高，提升了單光子檢測器檢測性能。
1d:SPAD晶粒
2d:TDC晶粒
3d:邏輯晶粒
10:SPAD晶圓
11:第一半導體層
12:第一介電互連層
12a:第一介電層
12b:第一金屬層
13:SPAD陣列
20:TDC晶圓
21:第二半導體層
22:第二介電互連層
22a:第二介電層
22b:第二金屬層
23:TDC陣列
30:邏輯晶圓
31:第三半導體層
32:第三介電層
第1圖為本發明實施例的半導體元件立體示意圖；第2圖為本發明實施例的半導體元件剖面示意圖。
為了引用和清楚起見，下文中使用的技術名詞的說明、簡寫或縮寫總結如下：SPAD：單光子突崩二極體(single-photon avalanche diode)；TDC：時間數位轉換器(time to digital converter)。
如先前技術所述，半導體元件的積集度和有效面積利用率有待提
高。具體的，一種半導體元件是將SPAD晶圓和邏輯晶圓兩片晶圓面對面鍵合，鍵合時需要兩片晶圓的晶粒(die)的尺寸必須是一致的，但邏輯晶圓上只有TDC陣列是需要與SPAD晶圓上的SPAD陣列一一對應的。而邏輯晶圓上除了TDC這一區域外，還存在其他外圍電路所占的區域，而其他外圍電路所占的區域是不需要與SPAD陣列所占區域直接接觸或對應設置的，如此一來，SPAD晶圓上面對(對應)邏輯晶圓上其他外圍電路的區域(空置區域)沒有得到實際利用，這就造成了在SPAD晶圓上有很大面積沒有得到實際利用，造成面積浪費的同時也降低了半導體元件的積集度以及性能。
基於上述研究，本發明實施例提供了一種半導體元件及其形成方法。以下結合圖式和具體實施例對本發明進一步詳細說明。根據下面說明，本發明的優點和特徵將更清楚。需要說明的是，圖式均採用非常簡化的形式且使用非精准的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
本發明實施例提供了一種半導體元件，如第1圖和第2圖所示，包括：SPAD晶圓10，其具有多個SPAD晶粒1d，所述SPAD晶粒1d上形成有SPAD陣列13；TDC晶圓20，其具有多個TDC晶粒2d，所述TDC晶粒2d上形成有TDC陣列23；邏輯晶圓30，其具有多個邏輯晶粒3d，所述邏輯晶粒3d上形成有邏輯外圍電路；所述SPAD晶圓10、所述TDC晶圓20和所述邏輯晶圓30依次鍵合。
SPAD晶圓上的SPAD陣列與TDC晶圓上的TDC陣列實現1：1大小的橋接(電耦合)。具體的，半導體元件切割後形成獨立的半導體晶粒，半導體晶粒
包括依次堆疊的SPAD晶粒、TDC晶粒和邏輯晶粒，堆疊的此三種晶粒的面積相同。每個SPAD晶粒上形成有SPAD陣列，SPAD陣列例如包括m×n個SPAD；每個TDC晶粒上形成有TDC陣列，TDC陣列例如包括p×q個TDC；其中每個SPAD晶粒上SPAD的總數量(m×n)等於每個TDC晶粒上TDC的總數量(p×q)，實現每個SPAD晶粒和每個TDC晶粒上SPAD與TDC二者數量的1：1對應。每個SPAD晶粒上單個SPAD所占的面積與每個TDC晶粒上單個TDC所占的面積可相同，也可不相同。TDC陣列可以與SPAD陣列具有相同的排列，例如SPAD陣列包括m×n個SPAD，TDC陣列也包括m×n個TDC。TDC陣列也可以與SPAD陣列具有不同的排列，但每個SPAD晶粒上SPAD的總數量(m×n)等於每個TDC晶粒上TDC的總數量(p×q)。
具體的，SPAD晶圓10、TDC晶圓20和邏輯晶圓30均可包括矽、砷化鎵或其它半導體材料。SPAD晶圓10包括第一半導體層11及第一介電互連層12，第一半導體層11中形成有SPAD陣列13，SPAD陣列13形成於所述第一半導體層靠近所述TDC晶圓中所述TDC晶粒一側，且每一所述SPAD經配置以接收來自所述第一半導體層遠離所述TDC晶圓一側的光子。第一半導體層11可為磊晶生長的矽層。第一介電互連層12包括：第一介電層12a和嵌設於第一介電層12a中的第一金屬層12b。第一半導體層11與第一介電互連層12可相鄰，也可在第一半導體層11與第一介電互連層12之間還可形成有若干層介電層，透過形成於若干層介電層的通孔中的第一互連層將SPAD陣列13中的電訊號耦合至第一金屬層12b，具體的，將SPAD區域產生的輸出脈衝傳送到第一金屬層12b。第一互連層為導電材料(例如銅、鋁或多晶矽中的一種)，SPAD區域藉助於第一互連層和/或第一金屬層12b耦合到TDC晶圓20中的數位計數器。
TDC晶圓20包括第二半導體層21及第二介電互連層22，第二半導體層21中形成有TDC陣列23。所述TDC陣列23包括多個數位計數器，所述數位計數器形成於所述第二半導體層21中且與所述SPAD陣列電耦合，針對每一SPAD區域至
少配置一個數位計數器允許SPAD區域的快速且同時讀出，所述數位計數器經配置以對相應的所述SPAD區域產生的輸出脈衝進行計數。所述數位計數器可經啟用以對輸出脈衝在一時間範圍期間的數目進行計數且輸出表示所述計數的數位訊號。每一數位計數器包括用以放大所接收輸出脈衝的放大器。
SPAD經由高於SPAD的崩潰電壓的偏置電壓VBIAS而反向偏置。響應於單個光生載子而觸發導致SPAD的輸出處的突崩電流的突崩倍增過程。SPAD的所得輸出脈衝由數位計數器接收，所述數位計數器響應於所述所得輸出脈衝而遞增其計數。
第二半導體層21可為磊晶生長的矽層。第二介電互連層22包括：第二介電層22a和嵌設於第二介電層22a中的第二金屬層22b。
所述第一介電層12a面向所述第二介電層22a，以及所述第一金屬層12b面向所述第二金屬層22b鍵合，可採用金屬對金屬、介電層對介電層的混合鍵合製程鍵合。所述SPAD陣列13透過所述第一金屬層12b和所述第二金屬層22b與所述TDC陣列23電耦合。TDC陣列用於記錄SPAD接收到光子的時刻。
邏輯晶圓30，其具有多個邏輯晶粒3d，所述邏輯晶粒3d上形成有邏輯外圍電路。邏輯外圍電路可經耦合以接收並儲存TDC陣列的輸出。邏輯外圍電路包括：淬熄電路、復位電路、訊號檢測電路、讀出電路、控制電路或圖像傳感器的其它功能電路以及大面積的靜態隨機存取記憶體(SRAM)中的至少一種。淬熄電路包括：多個淬熄元件，所述淬熄元件中的每一者經耦合以透過降低偏置電壓而淬熄相應SPAD區域的突崩。
TDC晶圓20中TDC陣列23的數位計數器的計數數據由邏輯晶圓30中的讀出電路讀出，讀出電路還可包括放大電路。控制電路耦合到SPAD陣列和/或讀出電路以控制SPAD陣列的操作特性。舉例來說，控制電路可在一時間範圍內同時啟用數位計數器中的每一者以便實施全域快門操作。
所述邏輯晶圓包括：第三半導體層31和第三介電層32，所述靜態隨機存取記憶體形成在所述第三半導體層31中，所述TDC陣列產生的數據耦合並儲存至所述靜態隨機存取記憶體，例如TDC陣列中的多個數位計數器產生數據耦合並儲存至所述靜態隨機存取記憶體(SRAM)，示例性的，靜態隨機存取記憶體(SRAM)可用以充當幀記憶體的儲存裝置以實現高速突發成像能力。
在一實施例中，邏輯晶圓30可透過TDC晶圓20間接與SPAD晶圓10耦合(電連接)。在另一實施例中，邏輯晶圓30與SPAD晶圓10透過位於貫穿TDC晶圓20的矽通孔中的第二互連層直接耦合(電連接)。例如形成貫穿TDC晶圓20的矽通孔，矽通孔例如為微穿矽通孔(μTSV)，並在該矽通孔中形成第二互連層，第二互連層為導電材料(例如銅、鋁或多晶矽中的一種)，透過矽通孔中的第二互連層實現邏輯晶圓30與SPAD晶圓10直接耦合(電連接)。在又一實施例中，SPAD晶圓10遠離TDC晶圓20的一側表面形成有第一焊墊，邏輯晶圓30遠離TDC晶圓20的一側表面形成有第二焊墊，第一焊墊和第二焊墊例如透過金絲電連接。
示例性的，本實施例的半導體元件可為SPAD圖像傳感器，進一步還包括若干個微透鏡。針對每一SPAD區域包括一個微透鏡，微透鏡經配置以將入射光子引導(聚焦)到SPAD陣列上的SPAD區域。進一步每一微透鏡經安置以穿過濾色器層將入射光子引導到相應SPAD區域。針對每一SPAD區域具有單獨數位計數器允許SPAD區域的快速且同時讀出，進而允許成像傳感器的全域快門操作。SPAD陣列可為成像陣列，例如為背側照明的成像傳感器或像素的二維陣列。在一個實施例中，每一像素包括SPAD。每一像素布置到行及列中以獲取人、地方或對象的圖像數據，接著可使用所述圖像數據再現所述人、地方或對象的2D圖像。本示例的SPAD圖像傳感器可提供既高速又低光敏性的成像，此通常無法藉助常規傳感器架構而實現。
半導體元件包括堆疊的SPAD晶圓、TDC晶圓和邏輯晶圓以及接合
(鍵合)界面。在單獨晶圓(TDC晶圓)上形成數位計數器，在單獨晶圓(邏輯晶圓)上形成邏輯外圍電路，以使SPAD晶圓上有足夠空間形成SPAD陣列，允許SPAD陣列的填充因子的實質增加。
本實施例還提供一種半導體元件的形成方法，包括：提供SPAD晶圓，其具有多個SPAD晶粒，所述SPAD晶粒上形成有SPAD陣列；提供TDC晶圓，其具有多個TDC晶粒，所述TDC晶粒上形成有TDC陣列；提供邏輯晶圓，其具有多個邏輯晶粒，所述邏輯晶粒上形成有邏輯外圍電路；將所述SPAD晶圓、所述TDC晶圓和所述邏輯晶圓依次鍵合。
具體的，如第1圖和第2圖所示，SPAD晶圓10、TDC晶圓20和邏輯晶圓30可單獨地形成，可利用定制製程來優化SPAD陣列在SPAD晶圓上的形成，在TDC晶圓上形成TDC陣列和在邏輯晶圓上形成邏輯外圍電路時可採用CMOS製程。
分別在SPAD晶圓上形成SPAD陣列、TDC晶圓上形成TDC陣列，以及邏輯晶圓上形成邏輯外圍電路；即SPAD陣列、TDC陣列及邏輯外圍電路可在SPAD晶圓、TDC晶圓和邏輯晶圓鍵合在一起之前形成於其相應半導體層中；透過面對面鍵合技術將所述SPAD晶圓10和所述TDC晶圓20鍵合；對鍵合後的TDC晶圓20遠離SPAD晶圓10一側的表面進行減薄處理，具體可透過化學機械拋光而平坦化；將邏輯晶圓30與TDC晶圓20遠離SPAD晶圓10一側的表面實現面對面鍵合；
將SPAD晶圓10遠離TDC晶圓20一側減薄，透過化學機械拋光而平坦化，在SPAD晶圓10遠離TDC晶圓20一側形成再分布金屬層(RDL)，所述再分布金屬層與所述SPAD陣列13電連接，將SPAD陣列13電訊號引出。
本實施例還提供一種半導體晶粒，本實施例的半導體晶粒可理解為上述介紹的半導體元件劃片後對應的單個元件，半導體晶粒包括：SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列13；TDC晶粒，每個所述TDC晶粒上形成有TDC陣列23；邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路；所述SPAD晶粒、所述TDC晶粒和所述邏輯晶粒依次鍵合。
所述SPAD晶粒、所述TDC晶粒以及所述邏輯晶粒，三者的面積相同；且每個所述SPAD晶粒上SPAD的總數量等於每個所述TDC晶粒上TDC的總數量。
所述SPAD晶粒包括：第一半導體層11，所述SPAD陣列13形成於所述第一半導體層11中；所述TDC晶粒包括：第二半導體層21，所述TDC陣列23形成於所述第二半導體層21中。
所述SPAD陣列包括多個像素，所述像素包括形成於所述第一半導體層靠近所述TDC晶圓一側中的SPAD區域，且每一所述SPAD區域經配置以接收來自所述第一半導體層遠離所述TDC晶圓一側的光子。
所述TDC陣列包括多個數位計數器，所述數位計數器形成於所述第二半導體層中，所述數位計數器經配置以對相應的所述SPAD區域產生的輸出脈衝進行計數。
所述邏輯外圍電路包括：淬熄電路、復位電路、訊號檢測電路、讀
出電路、控制電路以及靜態隨機存取記憶體中的至少一種。
綜上所述，本發明提供一種半導體元件及其製作方法、半導體晶粒，半導體元件包括：SPAD晶圓，其具有多個SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列；TDC晶圓，其具有多個TDC晶粒，每個所述TDC晶粒上形成有TDC陣列；邏輯晶圓，其具有多個邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路；所述SPAD晶圓、所述TDC晶圓和所述邏輯晶圓依次鍵合。
本發明將TDC陣列與邏輯外圍電路分別設計在兩片晶圓(TDC晶圓和邏輯晶圓)上，SPAD晶圓上的SPAD陣列與TDC晶圓上的TDC陣列對應鍵合(橋接)，用多層晶圓堆疊技術將三片晶圓鍵合成一體半導體元件。SPAD晶圓可以大幅提高積集度，避免現有技術中SPAD晶圓的空置區域的浪費，進而避免了晶圓的面積浪費。半導體元件的積集度提高後，在同等尺寸條件下，SPAD陣列的填充因子得到增加，對應半導體元件的光子檢測效率提高，提升了單光子檢測器檢測性能。
本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對於實施例公開的方法而言，由於與實施例公開的元件相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。
上述描述僅是對本發明較佳實施例的描述，並非對本發明申請專利範圍的任何限定，任何本技術領域具有通常知識者在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1d:SPAD晶粒
2d:TDC晶粒
3d:邏輯晶粒
10:SPAD晶圓
12b:第一金屬層
20:TDC晶圓
22b:第二金屬層
30:邏輯晶圓
Claims (9)
- 一種半導體元件，包括：SPAD晶圓，其具有多個SPAD晶粒，每個所述SPAD晶粒上形成有SPAD陣列；TDC晶圓，其具有多個TDC晶粒，每個所述TDC晶粒上形成有TDC陣列；以及邏輯晶圓，其具有多個邏輯晶粒，每個所述邏輯晶粒上形成有邏輯外圍電路，其中，所述SPAD晶圓、所述TDC晶圓和所述邏輯晶圓依次鍵合，且每個所述SPAD晶粒上形成有多個SPAD，每個所述TDC晶粒上形成有多個TDC，每個所述SPAD晶粒上所述多個SPAD的總數量等於每個所述TDC晶粒上所述多個TDC的總數量，其中每個所述SPAD晶粒、每個所述TDC晶粒以及每個所述邏輯晶粒，三者的面積相同。
- 如請求項1所述的半導體元件，其中，所述SPAD晶圓包括：第一半導體層，所述SPAD陣列形成於所述第一半導體層中；所述TDC晶圓包括：第二半導體層，所述TDC陣列形成於所述第二半導體層中；以及所述SPAD陣列形成於所述第一半導體層靠近所述TDC晶圓中所述TDC晶粒一側，且每一所述SPAD經配置以接收來自所述第一半導體層遠離所述TDC晶圓一側的光子。
- 如請求項2所述的半導體元件，其中，所述TDC陣列包括多個數位計數器，所述數位計數器形成於所述第二半導體 層中，所述數位計數器經配置以對相應的所述SPAD區域產生的輸出脈衝進行計數。
- 如請求項2所述的半導體元件，其中，所述SPAD晶圓還包括：第一介電互連層，所述第一介電互連層包括：第一介電層和嵌設於所述第一介電層中的第一金屬層；以及所述TDC晶圓還包括：第二介電互連層，所述第二介電互連層包括：第二介電層和嵌設於所述第二介電層中的第二金屬層；所述第一介電層面向所述第二介電層，以及所述第一金屬層面向所述第二金屬層，而具有混合鍵合。
- 如請求項1所述的半導體元件，其中所述邏輯外圍電路經耦合以接收並儲存所述TDC陣列的輸出。
- 如請求項1所述的半導體元件，其中所述邏輯外圍電路包括：淬熄電路、復位電路、訊號檢測電路、讀出電路、控制電路以及靜態隨機存取記憶體中的至少一種。
- 如請求項6所述的半導體元件，其中所述邏輯晶圓包括：第三半導體層，所述靜態隨機存取記憶體形成在所述第三半導體層中，所述TDC陣列產生的數據耦合並儲存至所述靜態隨機存取記憶體。
- 如請求項1至7任意一項所述的半導體元件，其中所述半導體元件還包括貫穿所述TDC晶圓的矽通孔，所述矽通孔中形成有第二互連層，所述SPAD晶圓與所述邏輯晶圓透過所述矽通孔中的所述第二互連層電連接。
- 一種半導體晶粒，包括：SPAD晶粒，所述SPAD晶粒上形成有SPAD陣列；TDC晶粒，所述TDC晶粒上形成有TDC陣列；以及邏輯晶粒，所述邏輯晶粒上形成有邏輯外圍電路；其中，所述SPAD晶粒、所述TDC晶粒和所述邏輯晶粒依次鍵合，且所述SPAD晶粒上SPAD的總數量等於所述TDC晶粒上TDC的總數量，其中所述SPAD晶粒、所述TDC晶粒以及所述邏輯晶粒，三者的面積相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111372025.0A CN114068512A (zh) | 2021-11-18 | 2021-11-18 | 半导体器件及半导体芯片 |
| CN202111372025.0 | 2021-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202322374A TW202322374A (zh) | 2023-06-01 |
| TWI813103B true TWI813103B (zh) | 2023-08-21 |
Family
ID=80278314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110148209A TWI813103B (zh) | 2021-11-18 | 2021-12-22 | 半導體元件及半導體晶粒 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230154961A1 (zh) |
| CN (1) | CN114068512A (zh) |
| TW (1) | TWI813103B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201528487A (zh) * | 2014-01-15 | 2015-07-16 | Omnivision Tech Inc | 用於互補金氧半導體堆疊晶片應用的單光子崩潰二極體成像感測器 |
| WO2019041267A1 (en) * | 2017-08-31 | 2019-03-07 | SZ DJI Technology Co., Ltd. | SYSTEMS AND METHODS FOR SOLID LASER RADAR TO APD NETWORK SEMICONDUCTOR |
| TW202133461A (zh) * | 2020-02-27 | 2021-09-01 | 日商索尼半導體解決方案公司 | 受光元件、光學裝置及電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331116B2 (en) * | 2014-01-15 | 2016-05-03 | Omnivision Technologies, Inc. | Back side illuminated single photon avalanche diode imaging sensor with high short wavelength detection efficiency |
| US9608027B2 (en) * | 2015-02-17 | 2017-03-28 | Omnivision Technologies, Inc. | Stacked embedded SPAD image sensor for attached 3D information |
| US9997551B2 (en) * | 2015-12-20 | 2018-06-12 | Apple Inc. | Spad array with pixel-level bias control |
| US10656251B1 (en) * | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| JP2019191018A (ja) * | 2018-04-26 | 2019-10-31 | ソニー株式会社 | 測距装置及び測距モジュール |
| US11199444B2 (en) * | 2018-07-11 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Limited | Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing |
| JP2020134170A (ja) * | 2019-02-13 | 2020-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置および測距システム |
| US20220102404A1 (en) * | 2020-09-25 | 2022-03-31 | Apple Inc. | Transistor Integration with Stacked Single-Photon Avalanche Diode (SPAD) Pixel Arrays |
| CN112563340B (zh) * | 2020-12-11 | 2021-12-07 | 深圳市灵明光子科技有限公司 | 光电芯片封装方法及结构 |
| US20230030282A1 (en) * | 2021-07-30 | 2023-02-02 | Sony Semiconductor Solutions Corporation | Backside illuminated single photon avalanche diode |
-
2021
- 2021-11-18 CN CN202111372025.0A patent/CN114068512A/zh active Pending
- 2021-12-22 TW TW110148209A patent/TWI813103B/zh active
- 2021-12-30 US US17/646,659 patent/US20230154961A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201528487A (zh) * | 2014-01-15 | 2015-07-16 | Omnivision Tech Inc | 用於互補金氧半導體堆疊晶片應用的單光子崩潰二極體成像感測器 |
| WO2019041267A1 (en) * | 2017-08-31 | 2019-03-07 | SZ DJI Technology Co., Ltd. | SYSTEMS AND METHODS FOR SOLID LASER RADAR TO APD NETWORK SEMICONDUCTOR |
| TW202133461A (zh) * | 2020-02-27 | 2021-09-01 | 日商索尼半導體解決方案公司 | 受光元件、光學裝置及電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230154961A1 (en) | 2023-05-18 |
| CN114068512A (zh) | 2022-02-18 |
| TW202322374A (zh) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9299732B2 (en) | Stacked chip SPAD image sensor | |
| US10930699B2 (en) | Method and apparatus for image sensor packaging | |
| US9312401B2 (en) | Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications | |
| KR101514119B1 (ko) | 적층된 방식의 ｃｍｏｓ 이미지 센서 칩들 및 그 형성 방법 | |
| US10998366B2 (en) | Image sensor and image sensing appartatus | |
| US9331116B2 (en) | Back side illuminated single photon avalanche diode imaging sensor with high short wavelength detection efficiency | |
| US9443836B2 (en) | Forming pixel units of image sensors through bonding two chips | |
| US8957358B2 (en) | CMOS image sensor chips with stacked scheme and methods for forming the same | |
| US7586139B2 (en) | Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor | |
| KR101392594B1 (ko) | 이미지 센서 패키징을 위한 방법 및 장치 | |
| KR101721795B1 (ko) | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 | |
| KR20190038031A (ko) | 이미지 센싱 장치 및 그 제조 방법 | |
| Liu et al. | A wide spectral response single photon avalanche diode for backside-illumination in 55-nm CMOS process | |
| TW202103336A (zh) | 光檢測裝置 | |
| Paternoster et al. | Silicon photomultipliers technology at fondazione bruno kessler and 3d integration perspectives | |
| TWI813103B (zh) | 半導體元件及半導體晶粒 | |
| WO2018031093A9 (en) | Photodiode array structure for cross talk suppression | |
| US20230187463A1 (en) | Image sensor substrate and image sensor including the same | |
| US20230299109A1 (en) | Stacked image sensors and methods of manufacturing thereof |