CN114068512A - 半导体器件及半导体芯片 - Google Patents

半导体器件及半导体芯片 Download PDF

Info

Publication number
CN114068512A
CN114068512A CN202111372025.0A CN202111372025A CN114068512A CN 114068512 A CN114068512 A CN 114068512A CN 202111372025 A CN202111372025 A CN 202111372025A CN 114068512 A CN114068512 A CN 114068512A
Authority
CN
China
Prior art keywords
tdc
spad
wafer
logic
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111372025.0A
Other languages
English (en)
Inventor
魏丹清
陈飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111372025.0A priority Critical patent/CN114068512A/zh
Priority to TW110148209A priority patent/TWI813103B/zh
Priority to US17/646,659 priority patent/US20230154961A1/en
Publication of CN114068512A publication Critical patent/CN114068512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种半导体器件及半导体芯片，半导体器件包括：SPAD晶圆，每个SPAD芯片上形成有SPAD阵列；TDC晶圆，每个TDC芯片上形成有TDC阵列；逻辑晶圆，每个逻辑芯片上形成有逻辑外围电路；SPAD晶圆、TDC晶圆和逻辑晶圆依次键合。本发明将TDC阵列与逻辑外围电路分别设计在TDC晶圆和逻辑晶圆上，SPAD阵列与TDC阵列对应键合，用多层晶圆堆叠技术将三片晶圆键合成一体半导体器件。可大幅提高集成度，避免现有技术中SPAD晶圆的空旷区域的浪费，从而减少了晶圆的面积浪费。半导体器件的集成度提高后，在同等尺寸条件下，SPAD阵列的填充因子得到增加，对应半导体器件的光子探测效率提高，提升了单光子探测器探测性能。

Description

半导体器件及半导体芯片
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件及半导体芯片。
背景技术
SPAD(单光子雪崩二极管)是一种工作在盖革模式(工作电压大于击穿电压)下的雪崩光电二极管，可以对单个光子进行探测。通过内部光电效应，光子产生的载流子可触发短的持续时间但相对较大的雪崩电流。SPAD因其响应速度快，雪崩增益大等特点，在荧光寿命成像、3D成像等领域有着广泛的应用。
半导体器件包括SPAD阵列及其外围电路。高性能、高集成密度是半导体器件当前的重要发展方向。主要有两个方向：一是缩小单光子雪崩二极管的尺寸，二是缩小外围电路的面积。但受限于暗计数等影响单光子雪崩二极管的尺寸不可能无限减小。半导体器件的集成度和有效面积利用率有待提高。
发明内容
本发明的目的在于提供一种半导体器件及半导体芯片，提高半导体器件的集成度和有效面积利用率；同时提高SPAD阵列的填充因子，对应提高半导体器件的光子探测效率。
本发明提供一种半导体器件，包括：
SPAD晶圆，其具有多个SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；
TDC晶圆，其具有多个TDC芯片，每个所述TDC芯片上形成有TDC阵列；
逻辑晶圆，其具有多个逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；
所述SPAD晶圆、所述TDC晶圆和所述逻辑晶圆依次键合。
进一步的，所述SPAD芯片、所述TDC芯片以及所述逻辑芯片，三者的面积相同。
进一步的，每个所述SPAD芯片上形成有m×n个SPAD，每个所述TDC芯片上形成有p×q个TDC，每个所述SPAD芯片上SPAD的总数量m×n等于每个所述TDC芯片上TDC的总数量p×q。
进一步的，所述SPAD晶圆包括：第一半导体层，所述SPAD阵列形成于所述第一半导体层中；所述TDC晶圆包括：第二半导体层，所述TDC阵列形成于所述第二半导体层中；所述SPAD阵列形成于所述第一半导体层靠近所述TDC晶圆中所述TDC芯片一侧，且每一所述SPAD经配置以接收来自所述第一半导体层远离所述TDC晶圆一侧的光子。
进一步的，所述TDC阵列包括多个数字计数器，所述数字计数器形成于所述第二半导体层中，所述数字计数器经配置以对相应的所述SPAD区域产生的输出脉冲进行计数。
进一步的，所述SPAD晶圆还包括：第一介质互连层，所述第一介质互连层包括：第一介质层和嵌设于所述第一介质层中的第一金属层；所述TDC晶圆还包括：第二介质互连层，所述第二介质互连层包括：第二介质层和嵌设于所述第二介质层中的第二金属层；所述第一介质层面向所述第二介质层，以及所述第一金属层面向所述第二金属层混合键合。
进一步的，所述逻辑外围电路经耦合以接收并存储所述TDC阵列的输出。
进一步的，所述逻辑外围电路包括：淬灭电路、复位电路、信号探测电路、读出电路、控制电路以及静态随机存储器中的至少一种。
进一步的，所述逻辑晶圆包括：第三半导体层，所述静态随机存储器形成在所述第三半导体层中，所述TDC阵列产生的数据耦合并存储至所述静态随机存储器。
进一步的，所述半导体器件还包括贯穿所述TDC晶圆的硅通孔，所述硅通孔中形成有第二互连层，所述SPAD晶圆与所述逻辑晶圆通过所述硅通孔中的所述第二互连层电连接。
本发明还提供一种半导体芯片，包括：
SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；
TDC芯片，每个所述TDC芯片上形成有TDC阵列；
逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；
所述SPAD芯片、所述TDC芯片和所述逻辑芯片依次键合。
进一步的，所述SPAD芯片、所述TDC芯片以及所述逻辑芯片，三者的面积相同；且每个所述SPAD芯片上SPAD的总数量等于每个所述TDC芯片上TDC的总数量。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种半导体器件及半导体芯片，半导体器件包括：SPAD晶圆，其具有多个SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；TDC晶圆，其具有多个TDC芯片，每个所述TDC芯片上形成有TDC阵列；逻辑晶圆，其具有多个逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；所述SPAD晶圆、所述TDC晶圆和所述逻辑晶圆依次键合。
本发明将TDC阵列与逻辑外围电路分别设计在两片晶圆(TDC晶圆和逻辑晶圆)上，SPAD晶圆上的SPAD阵列与TDC晶圆上的TDC阵列对应键合(桥接)，用多层晶圆堆叠技术将三片晶圆键合成一体半导体器件。SPAD晶圆可以大幅提高集成度，避免现有技术中SPAD晶圆的空旷区域的浪费，从而避免了晶圆的面积浪费。半导体器件的集成度提高后，在同等尺寸条件下，SPAD阵列的填充因子得到增加，对应半导体器件的光子探测效率提高，提升了单光子探测器探测性能。
附图说明
图1为本发明实施例的半导体器件立体示意图。
图2为本发明实施例的半导体器件剖面示意图。
其中，附图标记如下：
10-SPAD晶圆；11-第一半导体层；12-第一介质互连层；12a-第一介质层；12b-第一金属层；13-SPAD阵列；
20-TDC晶圆；21-第二半导体层；22-第二介质互连层；22a-第二介质层；22b-第二金属层；23-TDC阵列；
30-逻辑晶圆；31-第三半导体层；32-第三介质层；
1d-SPAD芯片；2d-TDC芯片；3d-逻辑芯片。
具体实施方式
为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下：
SPAD：单光子雪崩二极管；
TDC：时间数字转换器。
如背景技术所述，半导体器件的集成度和有效面积利用率有待提高。具体的，一种半导体器件是将SPAD晶圆和逻辑晶圆两片晶圆面对面键合，键合时需要两片晶圆的芯片(die)的尺寸必须是一致的，但逻辑晶圆上只有TDC阵列是需要与SPAD晶圆上的SPAD阵列一一对应的。而逻辑晶圆上除了TDC这一区域外，还存在其他外围电路所占的区域，而其他外围电路所占的区域是不需要与SPAD阵列所占区域直接接触或对应设置的，如此一来，SPAD晶圆上面对(对应)逻辑晶圆上其他外围电路的区域(空旷区域)没有得到实际利用，这就造成了在SPAD晶圆上有很大面积没有得到实际利用，造成面积浪费的同时也降低了半导体器件的集成度以及性能。
基于上述研究，本发明实施例提供了一种半导体器件及其形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种半导体器件，如图1和图2所示，包括：
SPAD晶圆10，其具有多个SPAD芯片1d，所述SPAD芯片1d上形成有SPAD阵列13；
TDC晶圆20，其具有多个TDC芯片2d，所述TDC芯片2d上形成有TDC阵列23；
逻辑晶圆30，其具有多个逻辑芯片3d，所述逻辑芯片3d上形成有逻辑外围电路；
所述SPAD晶圆10、所述TDC晶圆20和所述逻辑晶圆30依次键合。
SPAD晶圆上的SPAD阵列与TDC晶圆上的TDC阵列实现1：1大小的桥接(电耦合)。具体的，半导体器件划片后形成独立的半导体芯片，半导体芯片包括依次堆叠的SPAD芯片、TDC芯片和逻辑芯片，堆叠的此三种芯片的面积相同。每个SPAD芯片上形成有SPAD阵列，SPAD阵列例如包括m×n个SPAD；每个TDC芯片上形成有TDC阵列，TDC阵列例如包括p×q个TDC；其中每个SPAD芯片上SPAD的总数量(m×n)等于每个TDC芯片上TDC的总数量(p×q)，实现每个SPAD芯片和每个TDC芯片上SPAD与TDC二者数量的1：1对应。每个SPAD芯片上单个SPAD所占的面积与每个TDC芯片上单个TDC所占的面积可相同，也可不相同。TDC阵列可以与SPAD阵列具有相同的排列，例如SPAD阵列包括m×n个SPAD，TDC阵列也包括m×n个TDC。TDC阵列也可以与SPAD阵列具有不同的排列，但每个SPAD芯片上SPAD的总数量(m×n)等于每个TDC芯片上TDC的总数量(p×q)。
具体的，SPAD晶圆10、TDC晶圆20和逻辑晶圆30均可包括硅、砷化镓或其它半导体材料。SPAD晶圆10包括第一半导体层11及第一介质互连层12，第一半导体层11中形成有SPAD阵列13，SPAD阵列13形成于所述第一半导体层靠近所述TDC晶圆中所述TDC芯片一侧，且每一所述SPAD经配置以接收来自所述第一半导体层远离所述TDC晶圆一侧的光子。第一半导体层11可为外延生长的硅层。第一介质互连层12包括：第一介质层12a和嵌设于第一介质层12a中的第一金属层12b。第一半导体层11与第一介质互连层12可相邻，也可在第一半导体层11与第一介质互连层12之间还可形成有若干层介质层，通过形成于若干层介质层的通孔中的第一互连层将SPAD阵列13中的电信号耦合至第一金属层12b，具体的，将SPAD区域产生的输出脉冲传送到第一金属层12b。第一互连层为导电材料(例如铜、铝或多晶硅中的一种)，SPAD区域借助于第一互连层和/或第一金属层12b耦合到TDC晶圆20中的数字计数器。
TDC晶圆20包括第二半导体层21及第二介质互连层22，第二半导体层21中形成有TDC阵列23。所述TDC阵列23包括多个数字计数器，所述数字计数器形成于所述第二半导体层21中且与所述SPAD阵列电耦合，针对每一SPAD区域至少配置一个数字计数器允许SPAD区域的快速且同时读出，所述数字计数器经配置以对相应的所述SPAD区域产生的输出脉冲进行计数。所述数字计数器可经启用以对输出脉冲在一时间窗期间的数目进行计数且输出表示所述计数的数字信号。每一数字计数器包括用以放大所接收输出脉冲的放大器。
SPAD经由高于SPAD的崩溃电压的偏置电压VBIAS而反向偏置。响应于单个光生载流子而触发导致SPAD的输出处的雪崩电流的雪崩倍增过程。SPAD的所得输出脉冲由数字计数器接收，所述数字计数器响应于所述所得输出脉冲而递增其计数。
第二半导体层21可为外延生长的硅层。第二介质互连层22包括：第二介质层22a和嵌设于第二介质层22a中的第二金属层22b。
所述第一介质层12a面向所述第二介质层22a，以及所述第一金属层12b面向所述第二金属层22b键合，可采用金属对金属、介质层对介质层的混合键合工艺键合。所述SPAD阵列13通过所述第一金属层12b和所述第二金属层22b与所述TDC阵列23电耦合。TDC阵列用于记录SPAD接收到光子的时刻。
逻辑晶圆30，其具有多个逻辑芯片3d，所述逻辑芯片3d上形成有逻辑外围电路。逻辑外围电路可经耦合以接收并存储TDC阵列的输出。逻辑外围电路包括：淬灭电路、复位电路、信号探测电路、读出电路、控制电路或图像传感器的其它功能电路以及大面积的静态随机存储器(SRAM)中的至少一种。淬灭电路包括：多个淬火元件，所述淬火元件中的每一者经耦合以通过降低偏置电压而淬火相应SPAD区域的雪崩。
TDC晶圆20中TDC阵列23的数字计数器的计数数据由逻辑晶圆30中的读出电路读出，读出电路还可包括放大电路。控制电路耦合到SPAD阵列和/或读出电路以控制SPAD阵列的操作特性。举例来说，控制电路可在一时间窗内同时启用数字计数器中的每一者以便实施全局快门操作。
所述逻辑晶圆包括：第三半导体层31和第三介质层32，所述静态随机存储器形成在所述第三半导体层31中，所述TDC阵列产生的数据耦合并存储至所述静态随机存储器，例如TDC阵列中的多个数字计数器产生数据耦合并存储至所述静态随机存储器(SRAM)，示例性的，静态随机存储器(SRAM)可用以充当帧存储器的存储装置以实现高速突发成像能力。
在一实施例中，逻辑晶圆30可通过TDC晶圆20间接与SPAD晶圆10耦合(电连接)。在另一实施例中，逻辑晶圆30与SPAD晶圆10通过位于贯穿TDC晶圆20的硅通孔中的第二互连层直接耦合(电连接)。例如形成贯穿TDC晶圆20的硅通孔，硅通孔例如为微穿硅通孔(μTSV)，并在该硅通孔中形成第二互连层，第二互连层为导电材料(例如铜、铝或多晶硅中的一种)，通过硅通孔中的第二互连层实现逻辑晶圆30与SPAD晶圆10直接耦合(电连接)。在又一实施例中，SPAD晶圆10远离TDC晶圆20的一侧表面形成有第一焊盘，逻辑晶圆30远离TDC晶圆20的一侧表面形成有第三焊盘，第一焊盘和第三焊盘例如通过金丝电连接。
示例性的，本实施例的半导体器件可为SPAD图像传感器，进一步还包括若干个微透镜。针对每一SPAD区域包括一个微透镜，微透镜经配置以将入射光子引导(聚焦)到SPAD阵列上的SPAD区域。进一步每一微透镜经安置以穿过滤色器层将入射光子引导到相应SPAD区域。针对每一SPAD区域具有单独数字计数器允许SPAD区域的快速且同时读出，从而允许成像传感器的全局快门操作。SPAD阵列可为成像阵列，例如为背侧照明的成像传感器或像素的二维阵列。在一个实施例中，每一像素包括SPAD。每一像素布置到行及列中以获取人、地方或对象的图像数据，接着可使用所述图像数据再现所述人、地方或对象的2D图像。本示例的SPAD图像传感器可提供既高速又低光敏性的成像，此通常无法借助常规传感器架构而实现。
半导体器件包括堆叠的SPAD晶圆、TDC晶圆和逻辑晶圆以及接合(键合)界面。在单独晶圆(TDC晶圆)上形成数字计数器，在单独晶(圆逻辑晶圆)上形成逻辑外围电路，以使SPAD晶圆上有足够空间形成SPAD阵列，允许SPAD阵列的填充因子的实质增加。
本实施例还提供一种半导体器件的形成方法，包括：
提供SPAD晶圆，其具有多个SPAD芯片，所述SPAD芯片上形成有SPAD阵列；
提供TDC晶圆，其具有多个TDC芯片，所述TDC芯片上形成有TDC阵列；
提供逻辑晶圆，其具有多个逻辑芯片，所述逻辑芯片上形成有逻辑外围电路；
将所述SPAD晶圆、所述TDC晶圆和所述逻辑晶圆依次键合。
具体的，如图1和图2所示，SPAD晶圆10、TDC晶圆20和逻辑晶圆30可单独地形成，可利用定制工艺来优化SPAD阵列在SPAD晶圆上的形成，在TDC晶圆上形成TDC阵列和在逻辑晶圆上形成逻辑外围电路时可采用CMOS工艺。
分别在SPAD晶圆上形成SPAD阵列、TDC晶圆上形成TDC阵列，以及逻辑晶圆上形成逻辑外围电路；即SPAD阵列、TDC阵列及逻辑外围电路可在SPAD晶圆、TDC晶圆和逻辑晶圆键合在一起之前形成于其相应半导体层中；
通过面对面键合技术将所述SPAD晶圆10和所述TDC晶圆20键合；
对键合后的TDC晶圆20远离SPAD晶圆10一侧的表面进行减薄处理，具体可通过化学机械抛光而平坦化；
将逻辑晶圆30与TDC晶圆20远离SPAD晶圆10一侧的表面实现面对面键合；
将SPAD晶圆10远离TDC晶圆20一侧减薄，通过化学机械抛光而平坦化，在SPAD晶圆10远离TDC晶圆20一侧形成再分布金属层(RDL)，所述再分布金属层与所述SPAD阵列13电连接，将SPAD阵列13电信号引出。
本实施例还提供一种半导体芯片，本实施例的半导体芯片可理解为上述介绍的半导体器件划片后对应的单个器件，半导体芯片包括：
SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列13；
TDC芯片，每个所述TDC芯片上形成有TDC阵列23；
逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；
所述SPAD芯片、所述TDC芯片和所述逻辑芯片依次键合。
所述SPAD芯片、所述TDC芯片以及所述逻辑芯片，三者的面积相同；且每个所述SPAD芯片上SPAD的总数量等于每个所述TDC芯片上TDC的总数量。
所述SPAD芯片包括：第一半导体层11，所述SPAD阵列13形成于所述第一半导体层11中；
所述TDC芯片包括：第二半导体层21，所述TDC阵列23形成于所述第二半导体层21中。
所述SPAD阵列包括多个像素，所述像素包括形成于所述第一半导体层靠近所述TDC晶圆一侧中的SPAD区域，且每一所述SPAD区域经配置以接收来自所述第一半导体层远离所述TDC晶圆一侧的光子。
所述TDC阵列包括多个数字计数器，所述数字计数器形成于所述第二半导体层中，所述数字计数器经配置以对相应的所述SPAD区域产生的输出脉冲进行计数。
所述逻辑外围电路包括：淬灭电路、复位电路、信号探测电路、读出电路、控制电路以及静态随机存储器中的至少一种。
综上所述，本发明提供一种半导体器件及其制作方法、半导体芯片，半导体器件包括：SPAD晶圆，其具有多个SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；TDC晶圆，其具有多个TDC芯片，每个所述TDC芯片上形成有TDC阵列；逻辑晶圆，其具有多个逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；所述SPAD晶圆、所述TDC晶圆和所述逻辑晶圆依次键合。
本发明将TDC阵列与逻辑外围电路分别设计在两片晶圆(TDC晶圆和逻辑晶圆)上，SPAD晶圆上的SPAD阵列与TDC晶圆上的TDC阵列对应键合(桥接)，用多层晶圆堆叠技术将三片晶圆键合成一体半导体器件。SPAD晶圆可以大幅提高集成度，避免现有技术中SPAD晶圆的空旷区域的浪费，从而避免了晶圆的面积浪费。半导体器件的集成度提高后，在同等尺寸条件下，SPAD阵列的填充因子得到增加，对应半导体器件的光子探测效率提高，提升了单光子探测器探测性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种半导体器件，其特征在于，包括：
SPAD晶圆，其具有多个SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；
TDC晶圆，其具有多个TDC芯片，每个所述TDC芯片上形成有TDC阵列；
逻辑晶圆，其具有多个逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；
所述SPAD晶圆、所述TDC晶圆和所述逻辑晶圆依次键合。
2.如权利要求1所述的半导体器件，其特征在于，所述SPAD芯片、所述TDC芯片以及所述逻辑芯片，三者的面积相同。
3.如权利要求2所述的半导体器件，其特征在于，每个所述SPAD芯片上形成有m×n个SPAD，每个所述TDC芯片上形成有p×q个TDC，每个所述SPAD芯片上SPAD的总数量m×n等于每个所述TDC芯片上TDC的总数量p×q。
4.如权利要求1所述的半导体器件，其特征在于，
所述SPAD晶圆包括：第一半导体层，所述SPAD阵列形成于所述第一半导体层中；
所述TDC晶圆包括：第二半导体层，所述TDC阵列形成于所述第二半导体层中；
所述SPAD阵列形成于所述第一半导体层靠近所述TDC晶圆中所述TDC芯片一侧，且每一所述SPAD经配置以接收来自所述第一半导体层远离所述TDC晶圆一侧的光子。
5.如权利要求4所述的半导体器件，其特征在于，
所述TDC阵列包括多个数字计数器，所述数字计数器形成于所述第二半导体层中，所述数字计数器经配置以对相应的所述SPAD区域产生的输出脉冲进行计数。
6.如权利要求4所述的半导体器件，其特征在于，
所述SPAD晶圆还包括：第一介质互连层，所述第一介质互连层包括：第一介质层和嵌设于所述第一介质层中的第一金属层；
所述TDC晶圆还包括：第二介质互连层，所述第二介质互连层包括：第二介质层和嵌设于所述第二介质层中的第二金属层；
所述第一介质层面向所述第二介质层，以及所述第一金属层面向所述第二金属层混合键合。
7.如权利要求1所述的半导体器件，其特征在于，所述逻辑外围电路经耦合以接收并存储所述TDC阵列的输出。
8.如权利要求1所述的半导体器件，其特征在于，所述逻辑外围电路包括：淬灭电路、复位电路、信号探测电路、读出电路、控制电路以及静态随机存储器中的至少一种。
9.如权利要求8所述的半导体器件，其特征在于，所述逻辑晶圆包括：第三半导体层，所述静态随机存储器形成在所述第三半导体层中，所述TDC阵列产生的数据耦合并存储至所述静态随机存储器。
10.如权利要求1至9任意一项所述的半导体器件，其特征在于，所述半导体器件还包括贯穿所述TDC晶圆的硅通孔，所述硅通孔中形成有第二互连层，所述SPAD晶圆与所述逻辑晶圆通过所述硅通孔中的所述第二互连层电连接。
11.一种半导体芯片，其特征在于，包括：
SPAD芯片，每个所述SPAD芯片上形成有SPAD阵列；
TDC芯片，每个所述TDC芯片上形成有TDC阵列；
逻辑芯片，每个所述逻辑芯片上形成有逻辑外围电路；
所述SPAD芯片、所述TDC芯片和所述逻辑芯片依次键合。
12.如权利要求11所述的半导体芯片，其特征在于，
所述SPAD芯片、所述TDC芯片以及所述逻辑芯片，三者的面积相同；且每个所述SPAD芯片上SPAD的总数量等于每个所述TDC芯片上TDC的总数量。
CN202111372025.0A 2021-11-18 2021-11-18 半导体器件及半导体芯片 Pending CN114068512A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111372025.0A CN114068512A (zh) 2021-11-18 2021-11-18 半导体器件及半导体芯片
TW110148209A TWI813103B (zh) 2021-11-18 2021-12-22 半導體元件及半導體晶粒
US17/646,659 US20230154961A1 (en) 2021-11-18 2021-12-30 Semiconductor device and semiconductor die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111372025.0A CN114068512A (zh) 2021-11-18 2021-11-18 半导体器件及半导体芯片

Publications (1)

Publication Number Publication Date
CN114068512A true CN114068512A (zh) 2022-02-18

Family

ID=80278314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111372025.0A Pending CN114068512A (zh) 2021-11-18 2021-11-18 半导体器件及半导体芯片

Country Status (3)

Country Link
US (1) US20230154961A1 (zh)
CN (1) CN114068512A (zh)
TW (1) TWI813103B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779259A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 用于互补金属氧化物半导体堆叠式芯片应用的单光子雪崩二极管成像传感器
CN104779317A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 背侧照明式单光子雪崩二极管及包括其的成像传感器系统
CN105895645A (zh) * 2015-02-17 2016-08-24 全视科技有限公司 像素阵列及图像感测系统
CN106898675A (zh) * 2015-12-20 2017-06-27 苹果公司 具有像素级偏置控制的spad阵列

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656251B1 (en) * 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
WO2019041267A1 (en) * 2017-08-31 2019-03-07 SZ DJI Technology Co., Ltd. SYSTEMS AND METHODS FOR SOLID LASER RADAR TO APD NETWORK SEMICONDUCTOR
JP2019191018A (ja) * 2018-04-26 2019-10-31 ソニー株式会社 測距装置及び測距モジュール
US11199444B2 (en) * 2018-07-11 2021-12-14 Taiwan Semiconductor Manufacturing Company Limited Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing
JP2020134170A (ja) * 2019-02-13 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距システム
TW202133461A (zh) * 2020-02-27 2021-09-01 日商索尼半導體解決方案公司 受光元件、光學裝置及電子機器
US20220102404A1 (en) * 2020-09-25 2022-03-31 Apple Inc. Transistor Integration with Stacked Single-Photon Avalanche Diode (SPAD) Pixel Arrays
CN112563340B (zh) * 2020-12-11 2021-12-07 深圳市灵明光子科技有限公司 光电芯片封装方法及结构
US20230030282A1 (en) * 2021-07-30 2023-02-02 Sony Semiconductor Solutions Corporation Backside illuminated single photon avalanche diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779259A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 用于互补金属氧化物半导体堆叠式芯片应用的单光子雪崩二极管成像传感器
CN104779317A (zh) * 2014-01-15 2015-07-15 全视科技有限公司 背侧照明式单光子雪崩二极管及包括其的成像传感器系统
CN105895645A (zh) * 2015-02-17 2016-08-24 全视科技有限公司 像素阵列及图像感测系统
CN106898675A (zh) * 2015-12-20 2017-06-27 苹果公司 具有像素级偏置控制的spad阵列

Also Published As

Publication number Publication date
TW202322374A (zh) 2023-06-01
TWI813103B (zh) 2023-08-21
US20230154961A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US10930699B2 (en) Method and apparatus for image sensor packaging
US9331116B2 (en) Back side illuminated single photon avalanche diode imaging sensor with high short wavelength detection efficiency
US9299732B2 (en) Stacked chip SPAD image sensor
US9312401B2 (en) Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications
US11764314B2 (en) Scattering structures for single-photon avalanche diodes
KR101721795B1 (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
KR101514119B1 (ko) 적층된 방식의 ｃｍｏｓ 이미지 센서 칩들 및 그 형성 방법
KR100969123B1 (ko) 검출기
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
US5670817A (en) Monolithic-hybrid radiation detector/readout
CN110196106B (zh) 单光子雪崩光电二极管阵列探测器
US20070194397A1 (en) Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
KR20190038031A (ko) 이미지 센싱 장치 및 그 제조 방법
KR20190048490A (ko) 이미지 센싱 장치
US20240170525A1 (en) Sensor device
KR20210028139A (ko) 3d-ic 기술로 제조된 이벤트-기반 비전 센서
Liu et al. A wide spectral response single photon avalanche diode for backside-illumination in 55-nm CMOS process
CN114284306A (zh) 深度兼图像传感器器件及制作方法、深度兼图像传感器芯片
CN114068512A (zh) 半导体器件及半导体芯片
US12027633B2 (en) Scattering structures for single-photon avalanche diodes
US20240113147A1 (en) Opto-electrical insulated frontside illuminated 3d digital silicon photomultiplier
De Moor Advanced CMOS-based pixel sensors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CB02 Change of applicant information