CN106206751A - 三端自带防护功能的垂直型恒流器件及其制造方法 - Google Patents
三端自带防护功能的垂直型恒流器件及其制造方法 Download PDFInfo
- Publication number
- CN106206751A CN106206751A CN201610604715.7A CN201610604715A CN106206751A CN 106206751 A CN106206751 A CN 106206751A CN 201610604715 A CN201610604715 A CN 201610604715A CN 106206751 A CN106206751 A CN 106206751A
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- diffusion
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000001052 transient effect Effects 0.000 claims abstract description 30
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 29
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 29
- 230000001629 suppression Effects 0.000 claims abstract description 18
- 230000002146 bilateral effect Effects 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims description 32
- 239000007924 injection Substances 0.000 claims description 32
- 238000001259 photo etching Methods 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000012163 sequencing technique Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- -1 boron ion Chemical class 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000006263 metalation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Abstract
本发明提供一种三端自带防护功能的垂直型恒流器件及其制造方法，器件包括集成在同一硅基片上的恒流器件结构和双向瞬态电压抑制二极管结构；恒流器件结构和双向瞬态电压抑制二极管结构共用N型掺杂衬底、第三P型重掺杂区、阳极，恒流器件结构还包括：第一扩散P型阱区、N型重掺杂区、第一P型重掺杂区、N型沟道区、第一氧化层、第一金属阴极，双向瞬态电压抑制二极管结构还包括：第二P型重掺杂区、第二氧化层、第二金属阴极，本发明将双向瞬态电压抑制二极管和恒流器件集成在一起，使得恒流器件具备了一定的抗浪涌能力，增强了恒流器件以及由其组成的系统的可靠性，大大缩减了面积。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种三端自带防护功能的垂直型恒流器件及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，其用两端结型场效应管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，可以在一定的工作范围内保持一个恒定的电流值，其正向工作时为恒流输出，输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流器件的外围电路非常简单，使用方便，经济可靠，已广泛应用于自动控制、仪表仪器、保护电路等领域。但是，目前的恒流器件并不能应对恶劣的外界环境，在受到雷击，或电网波动产生的大电压，大电流的情况很容易烧毁，导致后续的驱动电路的安全也难以保障，在恒流器件外围集成瞬态电压抑制二极管(TVS，Transient Voltage Suppressor)后，恒流器件和整个驱动系统的抗浪涌能力都能得到增强，可靠性大大提高。
发明内容
本发明的目的是将双向瞬态电压抑制二极管集成到恒流器件外围，形成一个三端器件来驱动电路，提高抗浪涌能力，进一步保障了器件和电路的可靠性。
为实现上述发明目的，本发明的技术方案如下：
一种三端自带防护功能的垂直型恒流器件，包括集成在同一硅基片上的恒流器件结构和双向瞬态电压抑制二极管结构；所述恒流器件结构和双向瞬态电压抑制二极管结构共用如下部分：N型掺杂衬底，N型掺杂衬底下表面的第三P型重掺杂区，第三P型重掺杂区下表面的阳极；
所述恒流器件结构还包括：N型掺杂衬底内部靠近上表面的两个第一扩散P型阱区，两个第一扩散P型阱区内部设有上表面和N型掺杂衬底上表面平齐的N型重掺杂区和第一P型重掺杂区，两个第一扩散P型阱区内部的N型重掺杂区和第一P型重掺杂区关于恒流器件结构的中心镜像对称，在N型重掺杂区和N型掺杂衬底之间的第一扩散P型阱区的上表面嵌入N型沟道区，两个N型重掺杂区之间的N型掺杂衬底的上表面和N型沟道区上表面被第一氧化层覆盖，N型重掺杂区、第一P型重掺杂区和第一氧化层的上表面被第一金属阴极覆盖，所述N型重掺杂区、第一P型重掺杂区和第一金属阴极形成欧姆接触，所述第三P型重掺杂区和阳极形成欧姆接触；
所述双向瞬态电压抑制二极管结构还包括：远离N型重掺杂区的第一P型重掺杂区外侧的第二P型重掺杂区、覆盖N型掺杂衬底和第二P型重掺杂区边缘上表面的第二氧化层，位于第二P型重掺杂区上表面的第二金属阴极，第二P型重掺杂区的上表面和N型掺杂衬底上表面平齐，所述第二P型重掺杂区和第二金属阴极形成欧姆接触。
作为优选方式，双向瞬态电压抑制二极管结构还包括位于两个第一扩散P型阱区外侧的N型掺杂衬底内部靠近上表面的第二扩散P型阱区，所述第二P型重掺杂区位于第二扩散阱区内部。
作为优选方式，所述第一扩散P型阱区和第二扩散P型阱区之间设置隔离区。
作为优选方式，所述器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
作为优选方式，所述恒流器件结构是平面型或槽型。
作为优选方式，第一扩散P型阱区、第二扩散P型阱区、N型沟道区采用挖槽填充的方式形成。
为实现上述发明目的，本发明还提供一种上述三端自带防护功能的垂直型恒流器件的制造方法，包括以下步骤：
步骤1：采用N型硅片作为N型掺杂衬底；
步骤2：进行第一扩散P型阱区的注入前预氧；
步骤3：光刻第一扩散P型阱区窗口，进行第一扩散P型阱区注入；
步骤4：然后进行第一扩散P型阱区、推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区注入前预氧，进行N型沟道区的注入；
步骤6：光刻N型重掺杂区窗口，进行N型重掺杂区注入；光刻第一P型重掺杂区、第二P型重掺杂区窗口，进行第一P型重掺杂区、第二P型重掺杂区注入，刻蚀多余的氧化层；N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极、第二金属阴极；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底下表面注入第三P型重掺杂区；
步骤12：第三P型重掺杂区下表面形成阳极；
步骤13：淀积钝化层，刻阳极PAD孔。
在设置了第二扩散P型阱区的情况下，本发明的三端自带防护功能的垂直型恒流器件的制造方法进一步包括如下步骤：
步骤1：采用N型硅片作为N型掺杂衬底；
步骤2：进行第一扩散P型阱区的注入前预氧；
步骤3：光刻第一扩散P型阱区窗口，进行第一扩散P型阱区注入；
步骤4：然后进行第一扩散P型阱区、推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区注入前预氧，进行N型沟道区的注入；
步骤5-1：在步骤(1)之后和步骤(6)之前的任意位置，按如下方法生成第二扩散P型阱区：进行第二扩散P型阱区的注入前预氧；光刻第二扩散P型阱区窗口，进行第二扩散P型阱区注入、推结，刻蚀多余的氧化层；
步骤6：光刻N型重掺杂区窗口，进行N型重掺杂区注入；光刻第一P型重掺杂区、第二P型重掺杂区窗口，进行第一P型重掺杂区、第二P型重掺杂区注入，刻蚀多余的氧化层；N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极、第二金属阴极；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底下表面注入第三P型重掺杂区；
步骤12：第三P型重掺杂区下表面形成阳极；
步骤13：淀积钝化层，刻阳极PAD孔。
本发明的有益效果为：1、本发明的三端自带防护功能的垂直型恒流器件将双向瞬态电压抑制二极管和恒流器件集成在一起，使得恒流器件具备了一定的抗浪涌能力，增强了恒流器件以及由其组成的系统的可靠性。2、本发明通过一套工艺将双向瞬态电压抑制二极管和恒流器件集成在同一硅基上，与外接分立的瞬态电压抑制二极管相比，大大缩减了面积。3、本发明中可以通过调节第二扩散P型阱区、第二P型重掺杂区和第三P型重掺杂区的结深和浓度来得到合适的瞬态电压抑制二极管的击穿电压，钳位电压及峰值脉冲电流。4、本发明中第三P型重掺杂区与N型衬底构成一个二极管与集成的瞬态电压抑制二极管连接，通过调节第三P型重掺杂区与N型衬底的浓度来降低瞬态电压抑制二极管的电容，加快响应速度。5、本发明中第一扩散P型阱区、第二扩散P型阱区可共用同一道掩膜版，可节省工艺成本，第一扩散P型阱区、第二扩散P型阱区结深和浓度分布相同；也可以用不同的掩模版，其结深和掺杂浓度分布不同。6、本发明中第一P型重掺杂区和第二P型重掺杂区可共用同一道掩膜版，也可以用不同的掩模版。7、本发明相关参数可根据需要调节，大大增加了器件设计的灵活性。
附图说明
图1为(a)、(b)分别为本发明的三端自带防护功能的垂直型恒流器件的结构示意图和符号示意图；
图2为本发明提供的一种三端自带防护功能的垂直型恒流器件应用示意图；
图3为本发明实施例的工艺仿真示意图；
图4为本发明实施例提供的一种三端自带防护功能的垂直型恒流器件的正向电流电压特性曲线图；
图5(1)-图5(5)为本发明实施例提供的一种三端自带防护功能的垂直型恒流器件的制造方法的工艺流程示意图；
图6(1)-图6(5)为图5器件制造过程中对应的工艺仿真图；
其中，2为第三P型重掺杂区，3为N型掺杂衬底，4为第一扩散P型阱区，5为第二扩散P型阱区，6为N型沟道区，7为N型重掺杂区，8为第一P型重掺杂区，9为第二P型重掺杂区，10为第一氧化层，11为第二氧化层，12为第一金属阴极，13为第二金属阴极，14为阳极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1(a)所示，为本发明提供的一种三端自带防护功能的垂直型恒流器件的结构示意图：一种三端自带防护功能的垂直型恒流器件，包括集成在同一硅基片上的恒流器件结构和双向瞬态电压抑制二极管结构；所述恒流器件结构和双向瞬态电压抑制二极管结构共用如下部分：N型掺杂衬底3，N型掺杂衬底3下表面的第三P型重掺杂区2，第三P型重掺杂区2下表面的金属阳极14；
所述恒流器件结构还包括：N型掺杂衬底3内部靠近上表面的两个第一扩散P型阱区4，两个第一扩散P型阱区4内部设有上表面和N型掺杂衬底3上表面平齐的N型重掺杂区7和第一P型重掺杂区8，两个第一扩散P型阱区内部的N型重掺杂区7和第一P型重掺杂区8关于恒流器件结构的中心镜像对称，在N型重掺杂区7和N型掺杂衬底3之间的第一扩散P型阱区4的上表面嵌入N型沟道区6，两个N型重掺杂区7之间的N型掺杂衬底3的上表面和N型沟道区6上表面被第一氧化层10覆盖，N型重掺杂区7、第一P型重掺杂区8和第一氧化层10的上表面被第一金属阴极12覆盖，所述N型重掺杂区7、第一P型重掺杂区8和第一金属阴极12形成欧姆接触，所述第三P型重掺杂区1和阳极14形成欧姆接触；
所述双向瞬态电压抑制二极管结构还包括：远离N型重掺杂区7的第一P型重掺杂区8外侧的第二P型重掺杂区9、覆盖N型掺杂衬底3和第二P型重掺杂区9边缘上表面的第二氧化层11，位于第二P型重掺杂区9上表面的第二金属阴极13，第二P型重掺杂区9的上表面和N型掺杂衬底3上表面平齐，所述第二P型重掺杂区9和第二金属阴极13形成欧姆接触。
双向瞬态电压抑制二极管结构还包括位于两个第一扩散P型阱区4外侧的N型掺杂衬底3内部靠近上表面的第二扩散P型阱区5，所述第二P型重掺杂区9位于第二扩散阱区5内部。
第一扩散P型阱区4、第二扩散P型阱区5采用硼离子注入，然后进行热扩散推结得到，可通过调节硼注入区域、注入剂量、能量及推结时间控制所形成的扩散P型阱区的宽度、扩散P型阱区间间距及N型沟道区6的长度。
所述第一扩散P型阱区4和第二扩散P型阱区5之间设置隔离区。第一扩散P型阱区4和第二扩散P型阱区5之间的距离可根据具体要求调节。
通过在第一扩散P型阱区4表面注入磷离子与P型阱区补偿形成薄层沟道，即为N型沟道区6，本发明即通过N型沟道区6导电，器件的电流能力可通过控制N型沟道区6注入的剂量和能量、N型沟道区6的沟道长度进行调节；所述N型沟道区6是在热扩散形成P阱后，通过磷离子浅层注入得到的。
第三P型重掺杂区2采用背面注入工艺，采用硼离子注入，可通过调节注入剂量和能量控制P型重掺杂区深度。
第二金属阴极作为泄放电流通路可与第一金属阴极连接构成二端器件。
所述器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
所述恒流器件结构是平面型或槽型。
第一扩散P型阱区4、第二扩散P型阱区5、N型沟道区6采用挖槽填充的方式形成。
本实施例还提供一种上述三端自带防护功能的垂直型恒流器件的制造方法，包括以下步骤：
步骤1：采用N型硅片作为N型掺杂衬底3；
步骤2：进行第一扩散P型阱区4的注入前预氧；
步骤3：光刻第一扩散P型阱区4窗口，进行第一扩散P型阱区4注入；
步骤4：然后进行第一扩散P型阱区4、推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区6注入前预氧，进行N型沟道区6的注入；
步骤6：光刻N型重掺杂区7窗口，进行N型重掺杂区7注入；光刻第一P型重掺杂区8、第二P型重掺杂区9窗口，，进行第一P型重掺杂区8、第二P型重掺杂区9注入，刻蚀多余的氧化层；N型重掺杂区7、第一P型重掺杂区8、第二P型重掺杂区9的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层10，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层11；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极12、第二金属阴极13；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底3下表面注入第三P型重掺杂区2；
步骤12：第三P型重掺杂区2下表面形成阳极14；
步骤13：淀积钝化层，刻阳极PAD孔。
在设置了第二扩散P型阱区5的情况下，本实施例的三端自带防护功能的垂直型恒流器件的制造方法包括如下步骤：
步骤1：采用N型硅片作为N型掺杂衬底3；
步骤2：进行第一扩散P型阱区4的注入前预氧；
步骤3：光刻第一扩散P型阱区4窗口，进行第一扩散P型阱区4注入；
步骤4：然后进行第一扩散P型阱区4推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区6注入前预氧，进行N型沟道区6的注入；
步骤5-1：在步骤(1)之后和步骤(6)之前的任意位置，按如下方法生成第二扩散P型阱区5：进行第二扩散P型阱区5的注入前预氧；光刻第二扩散P型阱区5窗口，进行第二扩散P型阱区5注入、推结，刻蚀多余的氧化层；
步骤6：光刻N型重掺杂区7窗口，进行N型重掺杂区7注入；光刻第一P型重掺杂区8、第二P型重掺杂区9窗口，进行第一P型重掺杂区8、第二P型重掺杂区9注入，刻蚀多余的氧化层；N型重掺杂区7、第一P型重掺杂区8、第二P型重掺杂区9的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层10，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层11；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极12、第二金属阴极13；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底3下表面注入第三P型重掺杂区2；
步骤12：第三P型重掺杂区2下表面形成阳极14；
步骤13：淀积钝化层，刻阳极PAD孔。
本发明的工作原理为：
以一种三端自带防护功能的垂直型恒流器件在LED驱动电路中的应用为例，一种三端自带防护功能的垂直型恒流器件接入LED驱动电路如图2所示，一种三端自带防护功能的垂直型恒流器件金属阳极14连接市电经过变压整流后的高电位端，第一金属阴极12接LED灯串的输入端，第二金属阴极13接地为浪涌泄放大电流，在没用浪涌的正常工作条件下，恒流器件外围的瞬态电压抑制二极管不工作，恒流器件正常工作，正常驱动后续的LED灯串；在有瞬态高能冲击恒流器件和驱动电路时，N型掺杂衬底3电位高于与接地的第二金属阴极13相接的第二P型重掺杂区9，所以N型衬底3的电位高于第二扩散P型阱区5、第二P型重掺杂区9，使得PN结反偏发生雪崩击穿，雪崩电离产生大电流从第二金属阴极13流到地，因此达到泄放大电流，快速从高阻态变为低阻态，将恒流器件和驱动电路的两端钳位在安全的电压，吸收浪涌功率，使得恒流器件和驱动电路免受浪涌脉冲的破坏，同时第三P型重掺杂区2和N型掺杂衬底3形成了相当于与瞬态电压抑制二极管相连的二极管，从整个器件的电容角度看，相当于瞬态电压抑制二极管的电容串联了一个电容，减小了整个瞬态电压抑制二极管的电容，缩短浪涌冲击时瞬态电压抑制二极管的响应时间，提高了可靠性。
借助TSUPREM4及MEDICI仿真软件对如图1(a)所示的一种三端自带防护功能的垂直型恒流器件及相同条件下的恒流器件进行工艺仿真并比较。
图4为本发明实施例提供的一种三端自带防护功能的垂直型恒流器件及相同条件下的恒流器件通过仿真得到的i-v特性曲线图。从图4中可看出，在达到所设正向电压条件后，器件击穿，泄放电流。
图5(1)-图5(5)为本发明实施例提供的一种三端自带防护功能的垂直型恒流器件的制造方法工艺流程示意图；图6(1)-图6(5)为图5器件制造过程中对应的工艺仿真图。其中，图5(1)为初始硅片；图5(2)为P型掺杂注入推结形成第一扩散P型阱区4和第二扩散P型阱区5；图5(3)为调沟注入及N型重掺杂注入、P型重掺杂注入；图5(4)为正面淀积氧化层、金属层及钝化；图5(5)为硅片背面P型重掺杂注入、淀积金属层及钝化。初始硅片以其中一面为正面，进行预氧及P型重掺杂注入，注入剂量根据不同电流能力调节，而后进行推结形成第一扩散P型阱区4和第二扩散P型阱区5；然后，预氧后进行调沟注入，形成表面耗尽沟道，再进行N型重掺杂注入、P型重掺杂注入，刻蚀多余的氧化层；然后正面淀积氧化层、金属层及钝化；再进行背面减薄、P型重掺杂背面注入；最后背面淀积金属层及钝化。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种三端自带防护功能的垂直型恒流器件，其特征在于：包括集成在同一硅基片上的恒流器件结构和双向瞬态电压抑制二极管结构；所述恒流器件结构和双向瞬态电压抑制二极管结构共用如下部分：N型掺杂衬底，N型掺杂衬底下表面的第三P型重掺杂区，第三P型重掺杂区下表面的阳极；
所述恒流器件结构还包括：N型掺杂衬底内部靠近上表面的两个第一扩散P型阱区，两个第一扩散P型阱区内部设有上表面和N型掺杂衬底上表面平齐的N型重掺杂区和第一P型重掺杂区，两个第一扩散P型阱区内部的N型重掺杂区和第一P型重掺杂区关于恒流器件结构的中心镜像对称，在N型重掺杂区和N型掺杂衬底之间的第一扩散P型阱区的上表面嵌入N型沟道区，两个N型重掺杂区之间的N型掺杂衬底的上表面和N型沟道区上表面被第一氧化层覆盖，N型重掺杂区、第一P型重掺杂区和第一氧化层的上表面被第一金属阴极覆盖，所述N型重掺杂区、第一P型重掺杂区和第一金属阴极形成欧姆接触，所述第三P型重掺杂区和阳极形成欧姆接触；
所述双向瞬态电压抑制二极管结构还包括：远离N型重掺杂区的第一P型重掺杂区外侧的第二P型重掺杂区、覆盖N型掺杂衬底和第二P型重掺杂区边缘上表面的第二氧化层，位于第二P型重掺杂区上表面的第二金属阴极，第二P型重掺杂区的上表面和N型掺杂衬底上表面平齐，所述第二P型重掺杂区和第二金属阴极形成欧姆接触。
2.根据权利要求1所述的一种三端自带防护功能的垂直型恒流器件，其特征在于：双向瞬态电压抑制二极管结构还包括位于两个第一扩散P型阱区外侧的N型掺杂衬底内部靠近上表面的第二扩散P型阱区，所述第二P型重掺杂区位于第二扩散阱区内部。
3.根据权利要求2所述的一种三端自带防护功能的垂直型恒流器件，其特征在于：所述第一扩散P型阱区和第二扩散P型阱区之间设置隔离区。
4.根据权利要求1所述的一种三端自带防护功能的垂直型恒流器件，其特征在于：所述器件中各掺杂类型可相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
5.根据权利要求1所述的一种三端自带防护功能的垂直型恒流器件，其特征在于：所述恒流器件结构是平面型或槽型。
6.根据权利要求1所述的一种三端自带防护功能的垂直型恒流器件，其特征在于：第一扩散P型阱区、第二扩散P型阱区、N型沟道区采用挖槽填充的方式形成。
7.如权利要求1或4或5任意一项所述的三端自带防护功能的垂直型恒流器件的制造方法，其特征在于包括以下步骤：
步骤1：采用N型硅片作为N型掺杂衬底；
步骤2：进行第一扩散P型阱区的注入前预氧；
步骤3：光刻第一扩散P型阱区窗口，进行第一扩散P型阱区注入；
步骤4：然后进行第一扩散P型阱区、推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区注入前预氧，进行N型沟道区的注入；
步骤6：光刻N型重掺杂区窗口，进行N型重掺杂区注入；光刻第一P型重掺杂区、第二P型重掺杂区窗口，进行第一P型重掺杂区、第二P型重掺杂区注入，刻蚀多余的氧化层；N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极、第二金属阴极；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底下表面注入第三P型重掺杂区；
步骤12：第三P型重掺杂区下表面形成阳极；
步骤13：淀积钝化层，刻阳极PAD孔。
8.根据权利要求2或3或6所述的三端自带防护功能的垂直型恒流器件的制造方法，其特征在于包括如下步骤：
步骤1：采用N型硅片作为N型掺杂衬底；
步骤2：进行第一扩散P型阱区的注入前预氧；
步骤3：光刻第一扩散P型阱区窗口，进行第一扩散P型阱区注入；
步骤4：然后进行第一扩散P型阱区、推结，刻蚀多余的氧化层；
步骤5：进行N型沟道区注入前预氧，进行N型沟道区的注入；
步骤5-1：在步骤(1)之后和步骤(6)之前的任意位置，按如下方法生成第二扩散P型阱区：进行第二扩散P型阱区的注入前预氧；光刻第二扩散P型阱区窗口，进行第二扩散P型阱区注入、推结，刻蚀多余的氧化层；
步骤6：光刻N型重掺杂区窗口，进行N型重掺杂区注入；光刻第一P型重掺杂区、第二P型重掺杂区窗口，进行第一P型重掺杂区、第二P型重掺杂区注入，刻蚀多余的氧化层；N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区的注入无先后顺序；
步骤7：淀积氧化层，光刻、刻蚀形成第一氧化层，步骤1之后步骤2之前淀积氧化层，光刻、刻蚀形成第二氧化层；
步骤8：欧姆孔刻蚀，淀积铝金属；
步骤9：刻蚀金属，形成第一金属阴极、第二金属阴极；
步骤10：淀积钝化层，刻第一阴极PAD孔、第二阴极PAD孔；
步骤11：将硅片减薄，在N型掺杂衬底下表面注入第三P型重掺杂区；
步骤12：第三P型重掺杂区下表面形成阳极；
步骤13：淀积钝化层，刻阳极PAD孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610604715.7A CN106206751A (zh) | 2016-07-27 | 2016-07-27 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610604715.7A CN106206751A (zh) | 2016-07-27 | 2016-07-27 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206751A true CN106206751A (zh) | 2016-12-07 |
Family
ID=57495635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610604715.7A Pending CN106206751A (zh) | 2016-07-27 | 2016-07-27 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206751A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018113583A1 (zh) * | 2016-12-19 | 2018-06-28 | 东莞市阿甘半导体有限公司 | 单向tvs结构及其制造方法 |
| CN108987461A (zh) * | 2018-07-25 | 2018-12-11 | 王永贵 | 一种瞬间电压抑制器及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426936A (zh) * | 2013-08-22 | 2013-12-04 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| US20140126091A1 (en) * | 2012-11-08 | 2014-05-08 | Freescale Semiconductor, Inc. | Protection Device And Related Fabrication Methods |
| CN104638023A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
-
2016
- 2016-07-27 CN CN201610604715.7A patent/CN106206751A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140126091A1 (en) * | 2012-11-08 | 2014-05-08 | Freescale Semiconductor, Inc. | Protection Device And Related Fabrication Methods |
| CN103426936A (zh) * | 2013-08-22 | 2013-12-04 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN104638023A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
| CN105609548A (zh) * | 2015-12-25 | 2016-05-25 | 电子科技大学 | 一种半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018113583A1 (zh) * | 2016-12-19 | 2018-06-28 | 东莞市阿甘半导体有限公司 | 单向tvs结构及其制造方法 |
| CN108987461A (zh) * | 2018-07-25 | 2018-12-11 | 王永贵 | 一种瞬间电压抑制器及其制作方法 |
| CN108987461B (zh) * | 2018-07-25 | 2019-12-24 | 王永贵 | 一种瞬间电压抑制器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856318B (zh) | 单向瞬态电压抑制器 | |
| CN102456685B (zh) | 高压静电保护器件 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| CN106206569A (zh) | 一种基于埋层触发的低触发电压双向scr器件 | |
| CN109037203A (zh) | 硅控整流器型esd保护结构及实现方法 | |
| CN107195630B (zh) | 一种新型esd保护结构及其实现方法 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN106684040A (zh) | 一种低容低残压瞬态电压抑制二极管器件及其制造方法 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN106206751A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN110491875A (zh) | 一种双向可控硅静电保护器件 | |
| CN106252420A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 | |
| CN105185777B (zh) | 用于soi工艺静电保护的lvtscr及其制造方法 | |
| CN106206750A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 | |
| CN211125650U (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN102544068A (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN106340534A (zh) | 场限环和结终端扩展复合分压结构及该结构的制造方法 | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN107946372A (zh) | 用于esd防护的可控硅整流器 | |
| CN107591401B (zh) | 一种用于高压esd保护的ldmos-scr器件 | |
| CN207068851U (zh) | 瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
| RJ01 | Rejection of invention patent application after publication |