CN105185777B - 用于soi工艺静电保护的lvtscr及其制造方法 - Google Patents

用于soi工艺静电保护的lvtscr及其制造方法 Download PDF

Info

Publication number
CN105185777B
CN105185777B CN201510458689.7A CN201510458689A CN105185777B CN 105185777 B CN105185777 B CN 105185777B CN 201510458689 A CN201510458689 A CN 201510458689A CN 105185777 B CN105185777 B CN 105185777B
Authority
CN
China
Prior art keywords
doped regions
lvtscr
traps
well
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510458689.7A
Other languages
English (en)
Other versions
CN105185777A (zh
Inventor
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510458689.7A priority Critical patent/CN105185777B/zh
Publication of CN105185777A publication Critical patent/CN105185777A/zh
Application granted granted Critical
Publication of CN105185777B publication Critical patent/CN105185777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种用于SOI工艺静电保护的LVTSCR，LVTSCR形成于顶层硅一个连续的有源区中，有源区中形成有邻接的P阱和N阱；在顶层硅顶部形成有一开孔的覆盖层，通过开孔定义出LVTSCR的电极掺杂区；电极掺杂区由N+或P+区组成并形成于对应的P阱和N阱中，P阱、N阱、各电极掺杂区覆盖整个顶层硅的厚度；各电极掺杂区被对应的阱区包围形成横向接触，通过电极掺杂区的横向接触组成LVTSCR。本发明还公开了一种用于SOI工艺静电保护的LVTSCR的制造方法。本发明器件能形成于SOI衬底中，为SOI工艺电路提供静电保护。

Description

用于SOI工艺静电保护的LVTSCR及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种用于SOI工艺静电保护的LVTSCR；本发明还涉及一种用于SOI工艺静电保护的LVTSCR的制造方法。
背景技术
半导体集成电路中，静电释放(ESD)会对器件产生破坏作用，所以在集成电路的输入输出端需要设置ESD防护电路进行静电保护，可控制(SCR)具有较强的静电泄放能力，能够作为静电保护器件。
如图1所示，现有低触发电压可控硅(LVTSCR)的结构示意图；由图1可以看出LVTSCR为横向结构，P型衬底101如硅衬底上通过场氧102如浅沟槽场氧或局部场氧隔离出有源区，P阱103和N阱104形成于衬底101中，P阱103和N阱104横向接触，在LVTSCR形成区域中包括了多个场氧102，通过场氧102隔离出LVTSCR的各电极掺杂区，共有5个电极掺杂区即P+区105a、N+区105b、重掺杂区105c、P+区105d和N+区105e，其中P+区105a和N+区105b形成于P阱103中，P+区105d和N+区105e形成于N阱104中，重掺杂区105c为N+区或P+区，重掺杂区105c横跨P阱103和N阱104的接触界面，P+区105a和N+区105b都连接到阴极即低电压端或接地端，P+区105d和N+区105e都连接到阳极即高电压端或静电端。
如图2所示，是图1的等效电路图；PNP管P1由P+区105d、N阱104和P阱103组成，NPN管N1由N阱104、P阱103和N+区105b组成，Rnw为N阱104的寄生电阻，Rpw为P阱103的寄生电阻，NW表示N阱104，PW表示P阱103，通过加入重掺杂区105c后，在NW和PW之间形成有一个具有较低反向击穿电压的二极管。
由图1和图2所示可知，SCR的触发电压由重掺杂区105c和对应的P阱或N阱结即N+/P阱或P+/N阱的击穿电压决定，该结的反向击穿电压较低，所以称图1所示的SCR为LVTSCR。由于LVTSCR有着低开启电压和非常强的静电泄放能力，是非常理想的静电保护器件。
图1所示的LVTSCR的衬底为体硅结构，而现有技术中，有采用SOI衬底的集成电路，SOI衬底包括顶层硅、绝缘埋层和底层衬底，其中顶层硅的厚度较薄，在顶层硅中形成的用于隔离出有源区的场氧如浅沟槽场氧或局部场氧会和底部的绝缘埋层之间接触，而如果将图1所示的LVTSCR直接应用到SOI衬底结构的话，会得到如图3所示的结构，其中，绝缘埋层201的底部为底层衬底，顶部为顶层硅202；顶层硅202中通过场氧203隔离出各个有源区，通过在场氧203隔离出的有源区中形成LVTSCR的各电极掺杂区即P+区204a、N+区204b、P+区204c和N+区204d，P+区204a和N+区204b连接到阴极，P+区204c和N+区204d连接到阳极。由图3所示可知，由于各电极掺杂区的底部为绝缘埋层201，绝缘埋层201是不导电的，所以图3所示的结构没有垂直PN结和衬底电流通路，LVTSCR结构不能直接实现。
发明内容
本发明所要解决的技术问题是提供一种用于SOI工艺静电保护的LVTSCR，能形成于SOI衬底中，为SOI工艺电路提供静电保护。为此，本发明还提供一种用于SOI工艺静电保护的LVTSCR的制造方法。
为解决上述技术问题，本发明提供的用于SOI工艺静电保护的LVTSCR，SOI衬底包括顶层硅、绝缘埋层和底层衬底，在所述顶层硅中形成有由场氧环绕隔离出的有源区，LVTSCR形成于一个不包括场氧的连续的所述有源区中，所述有源区中形成有邻接的P阱和N阱。
在顶层硅顶部形成有一覆盖层，在所述覆盖层中形成有开孔，通过所述开孔定义出LVTSCR的电极掺杂区。
所述电极掺杂区包括：形成于所述P阱中的第一P+掺杂区和第二N+掺杂区，形成于所述N阱中的第三P+掺杂区和第四N+掺杂区，形成于所述P阱和所述N阱交界处的第五重掺杂区；所述第五重掺杂区由N+掺杂区和P+掺杂区中的任意一个组成。
在纵向上，所述P阱、所述N阱、各所述电极掺杂区覆盖整个所述顶层硅的厚度。
在俯视面上，所述第一P+掺杂区和所述第二N+掺杂区相隔一定距离且都被所述P阱包围，所述第三P+掺杂区和所述第四N+掺杂区相隔一定距离且都被所述N阱包围，所述第五重掺杂区横跨所述P阱和所述N阱的交界面且所述第五重掺杂区的周侧被所述P阱和所述N阱包围。
所述第一P+掺杂区和所述第二N+掺杂区都连接到阴极，所述第三P+掺杂区和所述第四N+掺杂区都连接到阳极。
进一步的改进是，所述覆盖层的材料为多晶硅；或者，所述覆盖层的材料为金属硅化物阻断层。
进一步的改进是，所述第一P+掺杂区和所述第二N+掺杂区通过接触孔和顶层金属层连接到阴极，所述第三P+掺杂区和所述第四N+掺杂区通过接触孔和顶层金属层连接到阳极。
进一步的改进是，在俯视面上，各所述电极掺杂区并排排列，所述第二N+掺杂区比所述第一P+掺杂区更加靠近所述第五重掺杂区，所述第三P+掺杂区比所述第四N+掺杂区更加靠近所述第五重掺杂区。
进一步的改进是，所述场氧为浅沟槽场氧或者局部场氧。
进一步的改进是，所述绝缘埋层为二氧化硅埋层，所述底层衬底为底层硅衬底。
为解决上述技术问题，本发明提供的用于SOI工艺静电保护的LVTSCR的制造方法包括如下步骤：
步骤一、提供SOI衬底，所述SOI衬底包括顶层硅、绝缘埋层和底层衬底。
步骤二、在所述顶层硅中形成场氧，由所述场氧环绕隔离出的有源区，LVTSCR形成区域所对应的有源区为一个不包括场氧的连续的有源区。
步骤三、采用光刻加离子注入工艺在所述有源区中形成P阱和N阱，所述P阱和所述N阱相邻接。
步骤四、所述顶层硅顶部形成覆盖层。
步骤五、采用光刻刻蚀工艺在所述覆盖层中形成开孔，通过所述开孔定义出LVTSCR的电极掺杂区。
步骤六、通过离子注入工艺形成各所述电极掺杂区，所述电极掺杂区包括：形成于所述P阱中的第一P+掺杂区和第二N+掺杂区，形成于所述N阱中的第三P+掺杂区和第四N+掺杂区，形成于所述P阱和所述N阱交界处的第五重掺杂区；所述第五重掺杂区由N+掺杂区和P+掺杂区中的任意一个组成。
在纵向上，所述P阱、所述N阱、各所述电极掺杂区覆盖整个所述顶层硅的厚度；
在俯视面上，所述第一P+掺杂区和所述第二N+掺杂区相隔一定距离且都被所述P阱包围，所述第三P+掺杂区和所述第四N+掺杂区相隔一定距离且都被所述N阱包围，所述第五重掺杂区横跨所述P阱和所述N阱的交界面且所述第五重掺杂区的周侧被所述P阱和所述N阱包围。
步骤七、将所述第一P+掺杂区和所述第二N+掺杂区都连接到阴极，将所述第三P+掺杂区和所述第四N+掺杂区都连接到阳极。
本发明通过将LVTSCR形成于SOI衬底上的一个有源区中，并通过顶层硅顶部的覆盖层定义出各电极掺杂区，这样各电极掺杂区能够和对应的P阱或N阱形成横向接触，从而能形成横向的N+/P阱或P+/N阱结以及形成P阱和N阱的引出结构，所以本发明结构能够通过横向接触的方式实现SCR的PNPN电流通路，从而能在SOI衬底中形成LVTSCR，为SOI工艺电路提供静电保护。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LVTSCR的结构示意图；
图2是图1的等效电路图；
图3是现有LVTSCR应用于SOI工艺时的结构示意图；
图4是本发明实施例LVTSCR的结构示意图；
图5是图4器件的版图结构。
具体实施方式
如图4所示，是本发明实施例LVTSCR的结构示意图；如图5所示，是图4器件的版图结构。本发明实施例用于SOI工艺静电保护的LVTSCR形成于SOI衬底中，SOI衬底包括顶层硅2、绝缘埋层1和底层衬底，其中底层衬底位于所述绝缘埋层1的底部。
较佳为，所述绝缘埋层1为二氧化硅埋层，所述底层衬底为底层硅衬底。
在所述顶层硅2中形成有由场氧3环绕隔离出的有源区，较佳为，所述场氧3为浅沟槽场氧或者局部场氧。
在图4中虚线AA和虚线CC之间的区域为有源区，有源区的周围被场氧3包围，图5中标记301所示区域对应于有源区。
LVTSCR形成于一个不包括场氧3的连续的所述有源区中。所述有源区中形成有邻接的P阱4和N阱5。图4中虚线AA和虚线BB之间的区域形成有P阱4，虚线CC和虚线BB之间的区域形成有N阱5；图5中分别用标记4指出P阱4的区域，标记5指出N阱5的形成区域。
在顶层硅2顶部形成有一覆盖层6，在所述覆盖层6中形成有开孔，通过所述开孔定义出LVTSCR的电极掺杂区。较佳为，所述覆盖层6的材料为多晶硅；或者，所述覆盖层6的材料为金属硅化物阻断层(SAB)。
所述电极掺杂区包括：形成于所述P阱4中的第一P+掺杂区7a和第二N+掺杂区7b，形成于所述N阱5中的第三P+掺杂区7c和第四N+掺杂区7d，形成于所述P阱4和所述N阱5交界处的第五重掺杂区7e；所述第五重掺杂区7e由N+掺杂区和P+掺杂区中的任意一个组成，图4中显示所述第五重掺杂区7e由P+掺杂区组成。
在纵向上，所述P阱4、所述N阱5、各所述电极掺杂区覆盖整个所述顶层硅2的厚度。
在俯视面上，所述第一P+掺杂区7a和所述第二N+掺杂区7b相隔一定距离且都被所述P阱4包围，所述第三P+掺杂区7c和所述第四N+掺杂区7d相隔一定距离且都被所述N阱5包围，所述第五重掺杂区7e横跨所述P阱4和所述N阱5的交界面且所述第五重掺杂区7e的周侧被所述P阱4和所述N阱5包围。
在俯视面上，各所述电极掺杂区并排排列，所述第二N+掺杂区7b比所述第一P+掺杂区7a更加靠近所述第五重掺杂区7e，所述第三P+掺杂区7c比所述第四N+掺杂区7d更加靠近所述第五重掺杂区7e。
由图4和图5所示可知，各所述电极掺杂区和对应的P阱4或N阱5都形成横向接触。
所述第一P+掺杂区7a和所述第二N+掺杂区7b都连接到阴极，所述第三P+掺杂区7c和所述第四N+掺杂区7d都连接到阳极。
所述第一P+掺杂区7a和所述第二N+掺杂区7b通过接触孔302和顶层金属层连接到阴极，所述第三P+掺杂区7c和所述第四N+掺杂区7d通过接触孔302和顶层金属层连接到阳极。
如图4和图5所示，本发明实施例用于SOI工艺静电保护的LVTSCR的制造方法包括如下步骤：
步骤一、提供SOI衬底，所述SOI衬底包括顶层硅2、绝缘埋层1和底层衬底。较佳为，所述绝缘埋层1为二氧化硅埋层，所述底层衬底为底层硅衬底。
步骤二、在所述顶层硅2中形成场氧3，由所述场氧3环绕隔离出的有源区，LVTSCR形成区域所对应的有源区为一个不包括场氧3的连续的有源区。较佳为，所述场氧3为浅沟槽场氧或者局部场氧。
步骤三、采用光刻加离子注入工艺在所述有源区中形成P阱4和N阱5，所述P阱4和所述N阱5相邻接。
步骤四、所述顶层硅2顶部形成覆盖层6。
较佳为，所述覆盖层6的材料为多晶硅；或者，所述覆盖层6的材料为金属硅化物阻断层。
步骤五、采用光刻刻蚀工艺在所述覆盖层6中形成开孔，通过所述开孔定义出LVTSCR的电极掺杂区。
步骤六、通过离子注入工艺形成各所述电极掺杂区，所述电极掺杂区包括：形成于所述P阱4中的第一P+掺杂区7a和第二N+掺杂区7b，形成于所述N阱5中的第三P+掺杂区7c和第四N+掺杂区7d，形成于所述P阱4和所述N阱5交界处的第五重掺杂区7e；所述第五重掺杂区7e由N+掺杂区和P+掺杂区中的任意一个组成。
在纵向上，所述P阱4、所述N阱5、各所述电极掺杂区覆盖整个所述顶层硅2的厚度。
在俯视面上，所述第一P+掺杂区7a和所述第二N+掺杂区7b相隔一定距离且都被所述P阱4包围，所述第三P+掺杂区7c和所述第四N+掺杂区7d相隔一定距离且都被所述N阱5包围，所述第五重掺杂区7e横跨所述P阱4和所述N阱5的交界面且所述第五重掺杂区7e的周侧被所述P阱4和所述N阱5包围。
在俯视面上，各所述电极掺杂区并排排列，所述第二N+掺杂区7b比所述第一P+掺杂区7a更加靠近所述第五重掺杂区7e，所述第三P+掺杂区7c比所述第四N+掺杂区7d更加靠近所述第五重掺杂区7e。
由图4和图5所示可知，各所述电极掺杂区和对应的P阱4或N阱5都形成横向接触。
步骤七、将所述第一P+掺杂区7a和所述第二N+掺杂区7b都连接到阴极，将所述第三P+掺杂区7c和所述第四N+掺杂区7d都连接到阳极。
较佳为，所述第一P+掺杂区7a和所述第二N+掺杂区7b通过接触孔302和顶层金属层连接到阴极，所述第三P+掺杂区7c和所述第四N+掺杂区7d通过接触孔302和顶层金属层连接到阳极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种用于SOI工艺静电保护的LVTSCR，SOI衬底包括顶层硅、绝缘埋层和底层衬底，其特征在于：在所述顶层硅中形成有由场氧环绕隔离出的有源区，LVTSCR形成于一个不包括场氧的连续的所述有源区中，所述有源区中形成有邻接的P阱和N阱；
在顶层硅顶部形成有一覆盖层，在所述覆盖层中形成有开孔，通过所述开孔定义出LVTSCR的电极掺杂区；
所述电极掺杂区包括：形成于所述P阱中的第一P+掺杂区和第二N+掺杂区，形成于所述N阱中的第三P+掺杂区和第四N+掺杂区，形成于所述P阱和所述N阱交界处的第五重掺杂区；所述第五重掺杂区由N+掺杂区和P+掺杂区中的任意一个组成；
在纵向上，所述P阱、所述N阱、各所述电极掺杂区覆盖整个所述顶层硅的厚度；
在俯视面上，所述第一P+掺杂区和所述第二N+掺杂区相隔有距离且都被所述P阱包围，所述第三P+掺杂区和所述第四N+掺杂区相隔有距离且都被所述N阱包围，所述第五重掺杂区横跨所述P阱和所述N阱的交界面且所述第五重掺杂区的周侧被所述P阱和所述N阱包围；
所述第一P+掺杂区和所述第二N+掺杂区都连接到阴极，所述第三P+掺杂区和所述第四N+掺杂区都连接到阳极。
2.如权利要求1所述用于SOI工艺静电保护的LVTSCR，其特征在于：所述覆盖层的材料为多晶硅；或者，所述覆盖层的材料为金属硅化物阻断层。
3.如权利要求1所述用于SOI工艺静电保护的LVTSCR，其特征在于：所述第一P+掺杂区和所述第二N+掺杂区通过接触孔和顶层金属层连接到阴极，所述第三P+掺杂区和所述第四N+掺杂区通过接触孔和顶层金属层连接到阳极。
4.如权利要求1所述用于SOI工艺静电保护的LVTSCR，其特征在于：在俯视面上，各所述电极掺杂区并排排列，所述第二N+掺杂区比所述第一P+掺杂区更加靠近所述第五重掺杂区，所述第三P+掺杂区比所述第四N+掺杂区更加靠近所述第五重掺杂区。
5.如权利要求1所述用于SOI工艺静电保护的LVTSCR，其特征在于：所述场氧为浅沟槽场氧或者局部场氧。
6.如权利要求1所述用于SOI工艺静电保护的LVTSCR，其特征在于：所述绝缘埋层为二氧化硅埋层，所述底层衬底为底层硅衬底。
7.一种用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于，包括如下步骤：
步骤一、提供SOI衬底，所述SOI衬底包括顶层硅、绝缘埋层和底层衬底；
步骤二、在所述顶层硅中形成场氧，由所述场氧环绕隔离出的有源区，LVTSCR形成区域所对应的有源区为一个不包括场氧的连续的有源区；
步骤三、采用光刻加离子注入工艺在所述有源区中形成P阱和N阱，所述P阱和所述N阱相邻接；
步骤四、所述顶层硅顶部形成覆盖层；
步骤五、采用光刻刻蚀工艺在所述覆盖层中形成开孔，通过所述开孔定义出LVTSCR的电极掺杂区；
步骤六、通过离子注入工艺形成各所述电极掺杂区，所述电极掺杂区包括：形成于所述P阱中的第一P+掺杂区和第二N+掺杂区，形成于所述N阱中的第三P+掺杂区和第四N+掺杂区，形成于所述P阱和所述N阱交界处的第五重掺杂区；所述第五重掺杂区由N+掺杂区和P+掺杂区中的任意一个组成；
在纵向上，所述P阱、所述N阱、各所述电极掺杂区覆盖整个所述顶层硅的厚度；
在俯视面上，所述第一P+掺杂区和所述第二N+掺杂区相隔有距离且都被所述P阱包围，所述第三P+掺杂区和所述第四N+掺杂区相隔有距离且都被所述N阱包围，所述第五重掺杂区横跨所述P阱和所述N阱的交界面且所述第五重掺杂区的周侧被所述P阱和所述N阱包围；
步骤七、将所述第一P+掺杂区和所述第二N+掺杂区都连接到阴极，将所述第三P+掺杂区和所述第四N+掺杂区都连接到阳极。
8.如权利要求7所述用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于：所述覆盖层的材料为多晶硅；或者，所述覆盖层的材料为金属硅化物阻断层。
9.如权利要求7所述用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于：所述第一P+掺杂区和所述第二N+掺杂区通过接触孔和顶层金属层连接到阴极，所述第三P+掺杂区和所述第四N+掺杂区通过接触孔和顶层金属层连接到阳极。
10.如权利要求7所述用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于：在俯视面上，各所述电极掺杂区并排排列，所述第二N+掺杂区比所述第一P+掺杂区更加靠近所述第五重掺杂区，所述第三P+掺杂区比所述第四N+掺杂区更加靠近所述第五重掺杂区。
11.如权利要求7所述用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于：所述场氧为浅沟槽场氧或者局部场氧。
12.如权利要求7所述用于SOI工艺静电保护的LVTSCR的制造方法，其特征在于：所述绝缘埋层为二氧化硅埋层，所述底层衬底为底层硅衬底。
CN201510458689.7A 2015-07-30 2015-07-30 用于soi工艺静电保护的lvtscr及其制造方法 Active CN105185777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510458689.7A CN105185777B (zh) 2015-07-30 2015-07-30 用于soi工艺静电保护的lvtscr及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510458689.7A CN105185777B (zh) 2015-07-30 2015-07-30 用于soi工艺静电保护的lvtscr及其制造方法

Publications (2)

Publication Number Publication Date
CN105185777A CN105185777A (zh) 2015-12-23
CN105185777B true CN105185777B (zh) 2018-02-06

Family

ID=54907764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510458689.7A Active CN105185777B (zh) 2015-07-30 2015-07-30 用于soi工艺静电保护的lvtscr及其制造方法

Country Status (1)

Country Link
CN (1) CN105185777B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016629A1 (en) * 2020-12-15 2022-06-22 Samsung Display Co., Ltd. Display device and method of manufacturing display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336082A (zh) * 2017-01-18 2018-07-27 中芯国际集成电路制造(上海)有限公司 Scr静电保护器件及静电保护电路
CN108346652B (zh) * 2017-01-22 2021-02-09 中芯国际集成电路制造(上海)有限公司 一种静电放电防护器件
CN107833882B (zh) * 2017-09-29 2020-06-09 上海华虹宏力半导体制造有限公司 Soi工艺的静电保护结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396662A (zh) * 2001-07-09 2003-02-12 联华电子股份有限公司 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
CN201041806Y (zh) * 2007-03-05 2008-03-26 浙江大学 一种增大静电电流有效流通面积的esd防护器件
EP2717317A1 (en) * 2012-04-28 2014-04-09 CSMC Technologies Fab1 Co., Ltd. Electrostatic discharge protection structure and fabrication method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396662A (zh) * 2001-07-09 2003-02-12 联华电子股份有限公司 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
CN201041806Y (zh) * 2007-03-05 2008-03-26 浙江大学 一种增大静电电流有效流通面积的esd防护器件
EP2717317A1 (en) * 2012-04-28 2014-04-09 CSMC Technologies Fab1 Co., Ltd. Electrostatic discharge protection structure and fabrication method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4016629A1 (en) * 2020-12-15 2022-06-22 Samsung Display Co., Ltd. Display device and method of manufacturing display device

Also Published As

Publication number Publication date
CN105185777A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
KR100638456B1 (ko) 이에스디 보호회로 및 그 제조방법
CN101853853B (zh) 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器
CN101847663B (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
EP3188248B1 (en) High voltage tolerant ldmos
CN105185777B (zh) 用于soi工艺静电保护的lvtscr及其制造方法
CN102956632B (zh) 一种低寄生电容的双向scr静电放电保护结构
CN104218077B (zh) Esd晶体管
US9831232B2 (en) ESD protection device
CN108336082A (zh) Scr静电保护器件及静电保护电路
CN100590875C (zh) 多晶硅级连二极管
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN101281899A (zh) Pmos管嵌入式双向可控硅静电防护器件
CN104704636B (zh) 具有用于负电压操作的隔离式scr的esd保护电路
CN108091650A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN110600467A (zh) 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
CN105103284A (zh) 半导体装置
US9006833B2 (en) Bipolar transistor having sinker diffusion under a trench
US8841696B2 (en) High-trigger current SCR
CN208690257U (zh) 电路和电子设备
US9299817B2 (en) Bipolar junction transistor and method of manufacturing the same
CN211125650U (zh) 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN106206561B (zh) Ldmos可控硅结构的静电保护器件
CN205319162U (zh) 具有防静电保护结构的低压mosfet器件
CN104538395B (zh) 一种功率vdmos器件二极管并联式esd防护机构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant