CN106206561B - Ldmos可控硅结构的静电保护器件 - Google Patents

Ldmos可控硅结构的静电保护器件 Download PDF

Info

Publication number
CN106206561B
CN106206561B CN201510213256.5A CN201510213256A CN106206561B CN 106206561 B CN106206561 B CN 106206561B CN 201510213256 A CN201510213256 A CN 201510213256A CN 106206561 B CN106206561 B CN 106206561B
Authority
CN
China
Prior art keywords
source electrode
ldmos
drain electrode
well
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510213256.5A
Other languages
English (en)
Other versions
CN106206561A (zh
Inventor
孙俊
林中瑀
汪广羊
孙贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510213256.5A priority Critical patent/CN106206561B/zh
Priority to US15/569,848 priority patent/US10381343B2/en
Priority to PCT/CN2016/080590 priority patent/WO2016173520A1/zh
Publication of CN106206561A publication Critical patent/CN106206561A/zh
Application granted granted Critical
Publication of CN106206561B publication Critical patent/CN106206561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种LDMOS可控硅结构的静电保护器件，包括P型衬底，所述衬底上N阱、P阱，搭接于所述P阱上且延伸至所述N阱边缘的栅极，设于所述N阱内的第一N+结构和第一P+结构，设于所述P阱内的第二N+结构和第二P+结构，所述第一N+结构为漏极N+结构，所述第一P+结构为漏极P+结构，所述第二N+结构为源极N+结构，所述第二P+结构为源极P+结构，所述漏极P+结构到所述栅极的距离大于所述漏极N+结构到所述栅极的距离。本发明LDMOS‑SCR的漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离，不易形成穿通，因此可以确保击穿电压BV。

Description

LDMOS可控硅结构的静电保护器件
技术领域
本发明涉及一种静电释放(ESD)保护器件，特别是涉及一种横向扩散金属氧化物半导体(LDMOS)可控硅结构的静电保护器件。
背景技术
随着高压器件在集成电路中的应用越来越广泛，对其抗静电能力的要求也越来越高。传统的外挂抗静电器件大部分使用可控硅(SCR)的结构来实现，而这种结构根据不同的工艺其特性也是随之变化的。
图1是一种传统的LDMOS-SCR静电保护结构，其缺点是漏端、即图1中阳极的P+容易和源端、即图1中阴极的高压P阱穿通，容易影响内部电路，导致击穿电压(BV)下降，满足不了原先设计的工作电压。
发明内容
基于此，有必要提供一种能够确保较高的击穿电压的LDMOS可控硅结构的静电保护器件。
一种LDMOS可控硅结构的静电保护器件，包括P型衬底，所述衬底上N阱、P阱，搭接于所述P阱上且延伸至所述N阱边缘的栅极，设于所述N阱内的第一N+结构和第一P+结构，设于所述P阱内的第二N+结构和第二P+结构，所述第一N+结构为漏极N+结构，所述第一P+结构为漏极P+结构，所述第二N+结构为源极N+结构，所述第二P+结构为源极P+结构，所述漏极P+结构到所述栅极的距离大于所述漏极N+结构到所述栅极的距离。
在其中一个实施例中，所述漏极N+结构在水平方向上至少三面将所述漏极P+结构包围。
在其中一个实施例中，所述LDMOS可控硅结构为共漏极结构，包括设于中间的所述N阱、所述漏极N+结构及漏极P+结构，以及设于所述N阱两侧的各一个所述P阱、各一个所述源极N+结构及各一个源极P+结构，N阱两侧分别通过一个所述栅极搭接至所述P阱上并延伸至该侧的源极N+结构边缘，所述漏极N+结构在水平方向上将所述漏极P+结构四面包围。
在其中一个实施例中，所述N阱中的漏极P+结构通过接触孔引出，所述N阱中的漏极N+结构不引出。
在其中一个实施例中，两个所述P阱中的源极N+结构和源极P+结构均通过接触孔引出，两个所述栅极通过接触孔引出，且两个所述P阱中的源极N+结构和源极P+结构的引出、两个所述栅极的引出电性连接在一起。
在其中一个实施例中，所述LDMOS可控硅结构为共源极结构，包括设于中间的所述P阱、所述源极N+结构及源极P+结构，以及设于所述P阱两侧的各一个所述N阱、各一个所述漏极N+结构及各一个漏极P+结构，所述源极N+结构设于所属源极P+结构的两边，P阱两侧的两个N阱分别通过一个所述栅极搭接至P阱上并延伸至该侧的源极N+结构边缘。
在其中一个实施例中，所述P阱两侧的各一个N阱中的漏极P+结构均通过接触孔引出并相互电性连接，所述P阱两侧的各一个N阱中的漏极N+结构均不引出。
在其中一个实施例中，所述P阱中的源极P+结构通过接触孔引出，所述P阱中的源极N+结构通过接触孔引出，两个所述栅极通过接触孔引出，且所述源极P+结构的引出、所述源极N+结构的引出、两个所述栅极的引出电性连接在一起。
在其中一个实施例中，所述源极N+结构和源极P+结构为NPN的三列引出结构，N+、P+及N+各作为一列引出。
在其中一个实施例中，所述LDMOS为N沟道LDMOS。
上述LDMOS可控硅结构的静电保护器件，漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离，不易形成穿通，因此可以确保击穿电压BV保持在设计水平。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是一种传统的LDMOS-SCR静电保护结构器件的示意图；
图2是实施例1中LDMOS-SCR静电保护结构器件的版图；
图3是图2的LDMOS-SCR静电保护结构器件沿AA线的剖视图；
图4是实施例2中LDMOS-SCR静电保护结构器件的版图；
图5是图4的LDMOS-SCR静电保护结构器件沿BB线的剖视图；
图6是实施例3中LDMOS-SCR静电保护结构器件的版图；
图7是图6的LDMOS-SCR静电保护结构器件沿CC线的剖视图；
图8是共源极结构的LDMOS-SCR源极为三列引出结构时的示意图；
图9是共源极结构的LDMOS-SCR源极为分断引出结构时的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图1所示的传统技术中漏极(也就是阳极)的P+到多晶硅栅的距离比漏极的N+到多晶硅栅的距离更近，这时BV(击穿电压)就会受到影响，因为高压N阱是全耗尽的，所以当漏极的P+到多晶硅栅的距离和漏极的N+到多晶硅栅的距离一样或者更近，会形成穿通，BV就会下降，满足不了原先的设计工作电压。
本发明提供一种LDMOS可控硅结构的静电保护器件，包括P型衬底，衬底上N阱、P阱，搭接于P阱上且延伸至N阱边缘的栅极，设于N阱内的第一N+结构和第一P+结构，设于P阱内的第二N+结构和第二P+结构，第一N+结构为漏极N+结构，第一P+结构为漏极P+结构，第二N+结构为源极N+结构，第二P+结构为源极P+结构，漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离。
上述LDMOS可控硅结构的静电保护器件，漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离，不易形成穿通，因此可以确保击穿电压保持在设计水平。
实施例1：
图2是实施例1中LDMOS-SCR静电保护结构器件的版图，图3是图2的LDMOS-SCR静电保护结构器件沿AA线的剖视图。
在本实施例中，LDMOS可控硅结构为共漏极结构，包括设于中间的N阱320、漏极N+结构322及漏极P+结构324，以及设于N阱320两侧的各一个P阱330、各一个源极N+结构332及各一个源极P+结构334。N阱320两侧分别通过一个栅极340搭接至P阱330上并延伸至该侧的源极N+结构332边缘，如图2所示，漏极N+结构322在水平方向上将漏极P+结构324四面包围。在本实施例中，N阱320为高压N阱，P阱330为高压P阱。
在其他实施例中，也可以是在P型外延层内形成N阱320和P阱330，也就是图3中P型衬底310的位置为P型外延层。
上述LDMOS-SCR静电保护结构器件，漏极P+结构324到栅极340的距离大于漏极N+结构322到栅极340的距离，阳极的漏极P+结构324不易与P阱330形成穿通，因此可以确保击穿电压(BV)。
在本实施例中，N阱320中的漏极P+结构324通过接触孔引出作为阳极，N阱320中的漏极N+结构322不引出，如图2所示。而图1所示的传统技术，是将漏极的N+与P+同时引出，这样就相当于并联了一个NPN，这个NPN相当于普通高压NLDMOS的寄生NPN，ESD的最终能力被限制在了这个寄生的NPN上，由于该寄生NPN的ESD能力较差，因此器件的ESD能力也较差。而本实施例中的结构只引出漏极P+结构324而不引出漏极N+结构322，这样就把这个寄生的NPN给切掉了，只保留一个PNPN结构的SCR，因此ESD能力更强。
在本实施例中，两个P阱330中的源极N+结构332和源极P+结构334均通过接触孔引出，且这些引出均电性连接在一起。两个栅极340也通过接触孔引出后电性连接在一起，并与源极N+结构332的引出、源极P+结构334的引出电性连接在一起作为阴极。
实施例2：
图4是实施例2中LDMOS-SCR静电保护结构器件的版图，图5是图4的LDMOS-SCR静电保护结构器件沿BB线的剖视图。
在本实施例中，LDMOS可控硅结构为共源极结构，包括设于中间的P阱530、源极N+结构532及源极P+结构534，以及设于P阱530两侧的各一个N阱520、各一个漏极N+结构522及各一个漏极P+结构524。源极N+结构532设于源极P+结构534的两边，被源极P+结构534分隔开，P阱530两侧的两个N阱520分别通过一个栅极540搭接至P阱530上并延伸至源极N+结构532的该侧边缘。
在本实施例中，P阱530两侧的各一个N阱520中的漏极P+结构524均通过接触孔引出并相互电性连接作为阳极，P阱530两侧的各一个N阱520中的漏极N+结构522均不引出。P阱530中的源极P+结构534通过接触孔引出，P阱530中的源极N+结构532通过接触孔引出后电性连接在一起，且两个栅极540通过接触孔引出后电性连接在一起，并与源极N+结构532的引出、源极P+结构534的引出电性连接后作为阴极。
参见图4，在本实施例中，漏极N+结构522在水平方向上将漏极P+结构524四面包围。
在其他实施例中，也可以是在P型外延层内形成N阱520和P阱530，也就是图5中P型衬底510的位置为P型外延层。
实施例3：
图6是实施例3中LDMOS-SCR静电保护结构器件的版图，图7是图6的LDMOS-SCR静电保护结构器件沿CC线的剖视图。该本实施例中LDMOS可控硅结构也为共源极结构，包括设于中间的P阱730、源极N+结构732及源极P+结构734，以及设于P阱730两侧的各一个N阱720、各一个漏极N+结构722及各一个漏极P+结构724。实施例3与实施例2的主要区别在于漏极N+结构722在水平方向上只是将漏极P+结构724三面包围，漏极P+结构724在远离源极那一侧直接与N阱720接触。
实施例2和实施例3的源极为三列引出结构，如图8所示，N+、P+及N+各作为一列引出，注意根据实际需求对宽度a的值进行调整。在其他实施例中，也可以为图9所示的N+、P+在纵向上间隔分布的分断引出结构，这种结构需要注意N+、P+在纵向上的长度X与Y的比值。
同样的，在其他实施例中，P型衬底710可以替换为P型外延层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种LDMOS可控硅结构的静电保护器件，包括P型衬底，所述衬底上N阱、P阱，搭接于所述P阱上且延伸至所述N阱边缘的栅极，设于所述N阱内的第一N+结构和第一P+结构，设于所述P阱内的第二N+结构和第二P+结构，其特征在于，所述第一N+结构为漏极N+结构，所述第一P+结构为漏极P+结构，所述第二N+结构为源极N+结构，所述第二P+结构为源极P+结构，所述漏极P+结构到所述栅极的距离大于所述漏极N+结构到所述栅极的距离；所述LDMOS可控硅结构为共漏极结构或共源极结构；
当所述LDMOS可控硅结构为共漏极结构时，所述LDMOS可控硅结构包括设于中间的所述N阱、所述漏极N+结构及漏极P+结构，以及设于所述N阱两侧的各一个所述P阱、各一个所述源极N+结构及各一个所述源极P+结构，N阱的两侧分别通过一个所述栅极搭接至该侧P阱上并延伸至该侧的源极N+结构边缘，所述漏极N+结构在水平方向上将所述漏极P+结构四面包围；
当所述LDMOS可控硅结构为共源极结构时，所述LDMOS可控硅结构包括设于中间的所述P阱、所述源极N+结构及源极P+结构，以及设于所述P阱两侧的各一个所述N阱、各一个所述漏极N+结构及各一个所述漏极P+结构，所述源极N+结构设于所述源极P+结构的两边，P阱两侧的两个N阱分别通过一个所述栅极搭接至P阱上并延伸至源极N+结构边缘；所述漏极N+结构在水平方向上至少三面将所述漏极P+结构包围。
2.根据权利要求1所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述LDMOS可控硅结构为共漏极结构，所述N阱中的漏极P+结构通过接触孔引出，所述N阱中的漏极N+结构不引出。
3.根据权利要求1或2所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述LDMOS可控硅结构为共漏极结构，两个所述P阱中的源极N+结构和源极P+结构均通过接触孔引出，两个所述栅极通过接触孔引出，且两个所述P阱中的源极N+结构和源极P+结构的引出、两个所述栅极的引出电性连接在一起。
4.根据权利要求1所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述LDMOS可控硅结构为共源极结构，所述P阱两侧的各一个N阱中的漏极P+结构均通过接触孔引出并相互电性连接，所述P阱两侧的各一个N阱中的漏极N+结构均不引出。
5.根据权利要求1或4所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述LDMOS可控硅结构为共源极结构，所述P阱中的源极P+结构通过接触孔引出，所述P阱中的源极N+结构通过接触孔引出，两个所述栅极通过接触孔引出，且所述源极P+结构的引出、所述源极N+结构的引出、两个所述栅极的引出电性连接在一起。
6.根据权利要求5所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述源极N+结构和源极P+结构为NPN的三列引出结构，N+、P+及N+各作为一列引出。
7.根据权利要求1所述的LDMOS可控硅结构的静电保护器件，其特征在于，所述LDMOS为N沟道LDMOS。
CN201510213256.5A 2015-04-29 2015-04-29 Ldmos可控硅结构的静电保护器件 Active CN106206561B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510213256.5A CN106206561B (zh) 2015-04-29 2015-04-29 Ldmos可控硅结构的静电保护器件
US15/569,848 US10381343B2 (en) 2015-04-29 2016-04-29 Electrostatic protection device of LDMOS silicon controlled structure
PCT/CN2016/080590 WO2016173520A1 (zh) 2015-04-29 2016-04-29 Ldmos可控硅结构的静电保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510213256.5A CN106206561B (zh) 2015-04-29 2015-04-29 Ldmos可控硅结构的静电保护器件

Publications (2)

Publication Number Publication Date
CN106206561A CN106206561A (zh) 2016-12-07
CN106206561B true CN106206561B (zh) 2019-05-10

Family

ID=57198183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510213256.5A Active CN106206561B (zh) 2015-04-29 2015-04-29 Ldmos可控硅结构的静电保护器件

Country Status (3)

Country Link
US (1) US10381343B2 (zh)
CN (1) CN106206561B (zh)
WO (1) WO2016173520A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206561B (zh) * 2015-04-29 2019-05-10 无锡华润上华科技有限公司 Ldmos可控硅结构的静电保护器件
JP6971877B2 (ja) * 2018-02-20 2021-11-24 ルネサスエレクトロニクス株式会社 半導体装置
EP3690941A1 (en) 2019-01-30 2020-08-05 Infineon Technologies AG Silicon controlled rectifier and manufacturing method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN103258814A (zh) * 2013-05-15 2013-08-21 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824310B2 (ja) * 2002-01-18 2006-09-20 ローム株式会社 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
US20090267147A1 (en) * 2006-04-14 2009-10-29 Nxp B.V. Esd protected rf transistor
US8088656B2 (en) * 2009-08-14 2012-01-03 International Business Machines Corporation Fabricating ESD devices using MOSFET and LDMOS
CN102110686B (zh) * 2010-12-17 2012-11-28 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
CN103617996B (zh) * 2013-12-09 2016-03-02 江南大学 一种具有高维持电流的环形vdmos结构的esd保护器件
CN103681660B (zh) 2013-12-13 2015-12-30 江南大学 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件
CN106206561B (zh) * 2015-04-29 2019-05-10 无锡华润上华科技有限公司 Ldmos可控硅结构的静电保护器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339956A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN103258814A (zh) * 2013-05-15 2013-08-21 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件

Also Published As

Publication number Publication date
US10381343B2 (en) 2019-08-13
CN106206561A (zh) 2016-12-07
US20180122794A1 (en) 2018-05-03
WO2016173520A1 (zh) 2016-11-03

Similar Documents

Publication Publication Date Title
US8492834B2 (en) Electrostatic discharge protection device and applications thereof
CN102034858A (zh) 一种用于射频集成电路静电放电防护的双向可控硅
EP3264463B1 (en) Circuitry with voltage limiting and capactive enhancement
CN106206561B (zh) Ldmos可控硅结构的静电保护器件
CN106571388B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN103715233B (zh) 一种具有高维持电压的ldmos结构的esd保护器件
CN102832213B (zh) 一种具有esd保护功能的ligbt器件
KR101244139B1 (ko) 반도체 장치
CN105185777B (zh) 用于soi工艺静电保护的lvtscr及其制造方法
CN102208455A (zh) 硅控整流器
WO2015169197A1 (zh) 具esd保护结构的半导体器件
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
CN109244068A (zh) 一种ligbt型高压esd保护器件
CN110277384A (zh) 防静电金属氧化物半导体场效应管结构
Heringa et al. Innovative lateral field plates by gate fingers on STI regions in deep submicron CMOS
CN109216343A (zh) 具有静电释放保护结构的半导体装置及其版图结构
CN104637934A (zh) Esd保护器件
CN204760388U (zh) 高压半导体器件
CN105529364B (zh) 用于esd保护的pldmos
CN107527906B (zh) 半导体器件
CN104241277B (zh) 一种具有高维持电压内嵌gdpmos的scr器件
CN103579333B (zh) Mos静电保护器件
TWI538160B (zh) 靜電放電保護裝置及其應用
TW201635523A (zh) 半導體裝置
CN104269400A (zh) 一种新型栅极接地nmos结构esd保护器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170930

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant