CN101421845A - 带静电放电保护的rf晶体管 - Google Patents
带静电放电保护的rf晶体管 Download PDFInfo
- Publication number
- CN101421845A CN101421845A CNA2007800133181A CN200780013318A CN101421845A CN 101421845 A CN101421845 A CN 101421845A CN A2007800133181 A CNA2007800133181 A CN A2007800133181A CN 200780013318 A CN200780013318 A CN 200780013318A CN 101421845 A CN101421845 A CN 101421845A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electronic device
- filter
- desired electronic
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000008030 elimination Effects 0.000 claims description 4
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出的电子器件包括：RF晶体管(100)，其设计用于基本RF频率，并与带有另一晶体管(200)的静电保护结构(250)集成为一体。晶体管适宜为MOS晶体管，有栅极、源极和漏极，其中源极耦合至接地的衬底区。另一晶体管的漏区耦合至RF晶体管(100)的栅极，在加入某一输入电压的条件下，在另一晶体管的漏区与接地的衬底区之间形成寄生二极管(300)。提供有滤波器(350)，用于从寄生二极管(300)中滤去基本RF频率。
Description
技术领域
本发明涉及一种包括RF晶体管的电子器件，所述RF晶体管与带有另一晶体管的静电保护结构集成为一体，其中每一晶体管都包括(1)半导体衬底栅区上的栅极介电层，(2)至少一部分栅极介电层上的栅极，和(3)半导体衬底中邻近栅极的源区和漏区，该源区与接地的衬底区耦合，
其中，静电保护结构的漏区耦合至RF晶体管的栅极，由于加入某一输入电压，在该漏区与接地的衬底区之间形成寄生二极管。
背景技术
从US6873017已知这样一种电子器件。已知的器件包括作为RF晶体管的LDMOS晶体管，并且使用NMOS晶体管作为另一晶体管。LDMOS晶体管的栅极形成输入端，使保护结构耦合在输入端和接地端之间。在另一晶体管的漏区与衬底之间形成一个结。衬底中的另一p-掺杂区可被直接提供在n-掺杂区的下面。当加至LDMOS晶体管的输入电压较高时，保护结构将开始工作并且有电流在保护结构中从输入端(例如漏极)流入源极。在负的电压输入时，寄生二极管中有电流从输入端流入源极。
已知器件的缺点是不很适合于RF应用。在RF应用中，RF晶体管起RF放大器的作用。对放大器的正常RF工作的要求是寄生二极管对RF工作不产生负面影响。输入电容量可能被增加得太多，如US6821831所述。
发明内容
因此，本发明的目的是提供一种适用于RF应用的首节所述电子器件。
实现此目的的要点在于RF晶体管是设计用于基本RF频率的RFMOS晶体管，以及利用滤波器从寄生二极管中过滤基本RF频率。
RF放大器通常工作于AB类。这意味着RF晶体管栅极上的DC电压正好在阈值以上。但是，栅极在当前器件中也是RF晶体管的输入端。因此，输入信号同时包括DC信号和RF信号，在RF周期中具有变化的幅度。在RF信号的猝发脉冲作用下，它的幅度可能大于DC信号。这可能使栅极上的结果电压(即Vgs)在RF周期的一部分中是负的。这种负的栅压导致保护结构的寄生二极管的正偏压，可能使电流逆向流动，例如从源极至栅极。
在RF周期的该部分中，电流流经寄生二极管的结果是，当电压为负时，结果平均电压(它是有效DC电压)增加。已证明在某些条件下，DC电压的这一增加不被立即校正。这一遗留结果是不希望有的，这是因为偏移的DC电压导致RF晶体管变成另一种设置，同时也降低效率和/或使RF信号失真。
根据本发明，通过在保护结构中加入滤波器，可以防止这种结果，这个滤波器滤去RF输入信号的基频。
使用这个滤波器意味着静电保护结构对基频是无效的。由于放电可能有高到5GHz的频率分量，所以这看起来是有问题的。但情况不是这样，因为这种RF晶体管被应用在远离用户接口的环境中。需要保护以免静电放电的有关时段只是将晶体管片切成多个单独产品以及组装的时段。在这个时段中较少要求静电放电，并且没有任何这种高频分量。
从它的性能来看，保护结构可被视作电压峰值检测器。这一方面也使保护结构本身能用作检测器。可以将检测结果转发给控制器，如果需要，该控制器可校正输入信号。
DC电压的增加可以保持一些时间并产生存储效应的条件之一，是在馈送信号面前有高阻抗。这一高输入阻抗是某些宽频带应用所希望的，例如为了为视频信号提供较大的带宽。这种宽带应用的一个示例是通信协议W-CDMA。这里的高阻抗例如阻抗至少为100Ω，更特别的是高于1kΩ，尤其是至少5kΩ。
本发明的器件适用于与预矫正(例如阻抗匹配)配合，最适合与数字预矫正配合。与这种预矫正配合的问题甚至更明显：预矫正不再是精确的。预矫正可集成在该器件中，但也可备选地单独存在。
本领域技术人员公知多个滤波器概念，例如陷波滤波器、π形滤波器等等。在一个实施例中，滤波器是LC滤波器。这种简单的滤波器是有效的，并且可适当地集成在该器件中。
在一个实施例中，在保护结构与RF晶体管的栅极之间应用LC滤波器。特别是能连接成使输入信号不经过LC滤波器而到达RF晶体管栅极。这时LC滤波器被设计成谐振器，例如电感器L和电容器C并联。这个实施例具有如下优点：它对基本RF频率以上和以下的频率提供保护，但它也导致RF晶体管性能方面的某种损失。
在另一实施例中，将LC滤波器连接在RF晶体管的栅极与地之间，并向该LC滤波器提供了串联的电感器和电容器。然后，将保护结构的漏极耦合至LC滤波器的电感器和电容器之间的节点。这个实施例具有如下优点：它提供RF晶体管的某种RF预匹配。这种预匹配在晶体管的基站应用中是特别需要的，与移动电话中的应用相比，那里对线性的要求很高。但缺点是静电保护结构只对基本RF频率以下的频率才是有效的。可以预见，可进一步改善滤波器的布局以对两个实施例都有利。
适当地，在保护结构与RF晶体管的栅极之间接一个电阻器。这个电阻器在保护结构进入急速返回模式的情况下能起限流作用。该电阻器的电阻值适宜小于100Ω，更优选地为小于20Ω。
RF晶体管适宜为LDMOS型的MOS晶体管。更适合的是，RF晶体管包括双漏极外延。最优选的是，在RF晶体管的栅极和第一漏极的外延上附加有屏蔽。例如从WO-A2005/22645中已知的分段屏蔽结构是优选的。
保护结构的另一晶体管适宜为接地的共射共基MOS晶体管。最适合的是使用共射共基的NMOS晶体管。
附图说明
下面将参考附图进一步讨论本发明的这些方面和其他方面，附图中：
图1和2示出了本发明的RF晶体管的横截面示意图；
图3示出了另一晶体管的横截面示意图，该晶体管是本发明ESD保护结构的一部分；
图4示出了本发明第一实施例的电路图；
图5示出了本发明第二实施例的电路图；
图6A-D示出了RF晶体管漏极上的电流和电压作为时间的函数的多幅曲线图；
图7A-D示出了S-参数的幅度随频率变化的多幅曲线图。
具体实施方式
这些图完全是示意图，没有按比例绘出。不同图中的相同参考号码表示一致的部件。
本发明的电子器件包括RF晶体管和作为ESD保护结构部件的另一晶体管。两个晶体管适宜集成为单一的器件，并且在单一的工艺流程中制造。在图4和5中示出了两个晶体管之间的电路关系的两个实施例。图1和2示出RF晶体管100。图3示出另一晶体管200，它是ESD保护结构250的部件。
器件(参见图1-2)包括半导体本体1，在这个示例中由硅制成，当然，也可用其他适当的半导体材料制造。向该半导体本体1提供了二氧化硅的绝缘层76。该半导体本体由低欧姆、强掺杂p-型衬底2和相对弱掺杂、高欧姆区3构成，高欧姆区贴近硅体表面，其中收纳有晶体管。在这个示例中，区域3由具有厚度约为7μm、掺杂浓度约为每cm35.1015个原子的p-型外延层形成。起源区连接作用的衬底2的掺杂浓度高，例如每cm31019至1020个原子。作用区6被限定在外延层中，这个区域被厚的场氧化物7横向界定。分别以强掺杂n-型表面区4和5的形式，将晶体管的源区和漏区提供在作用区中。RF晶体管100包括多个指状结构，其包括多个彼此相邻的源/漏极指，这仅在附图中示意地(图1)或部分地(图2)示出。可用简单方式获得多指结构，例如向左或向右延伸图3中所示的部分，直至获得所希望的沟道宽度。优选地，这些指状结构具有各不相同的阈值电压，以改善RF晶体管的线性特性。
为了提高击穿电压，在漏区5与晶体管的沟道之间，向漏区5提供高欧姆n-型漏区外延8。在这个示例中，外延的长度为3.5μm。晶体管的沟道由外延8与源区4之间的p-型区13形成。在沟道的上面提供栅极9，用厚度例如为70nm的栅氧化物10将这个栅极与沟道隔离。栅极9由厚度约为0.3μm的多晶硅强掺杂条并在其上覆盖有厚度约为0.2μm的硅化钛形成，从表面上看，它在源区4与漏区外延8之间的作用区6上横向延伸。源区4通过深的强掺杂p-型区11与p-型区短路，这个强掺杂p-型区11从表面向下延伸至强掺杂衬底，并通过衬底2将源区4连接至衬底下面的源极12。将RF晶体管100实现为LDMODT，以便它能在足够高的电压下工作，为此，以扩散p-型区13的形式，在沟道中提供附加的p-型掺杂，以使掺杂浓度相比于弱的外延掺杂局部地有所增加。
表面覆有厚的玻璃层，其中，在源和漏区上面提供有接触窗，源和漏区经过这些窗口分别被连接至金属源和漏接触部15和16。从图2的平面视图可以看出，接触部15和16由相互平行地在玻璃层上延伸的金属条形成。源接触部15不仅连接至源区，而且也连接至深的p-型区11，并因此将源区与衬底下面的连接部12互连。源区可通过这个连接部与外部的连接部相连。
还向RF晶体管100的栅极9提供了金属接触部，它以窄条的形式在金属条15和16之间的氧化物层上延伸，并通过氧化物层中的接触窗局部地与栅极9相连。由于栅极上存在硅化钛，栅极的电阻也被减小。可用分段屏蔽的形式来提供硅化物。通过使用低电阻率的金属，例如金和铝，能获得很低的栅极电阻。
在栅极9的聚硅化物轨道与漏接触部的A1轨道16之间提供另外的金属轨道20。所述轨道20与电容器30的一个电极31相连。(部分互连的)屏蔽轨道20在均匀间隔的位置上与电容器30相连，所述轨道形成在两个金属层20、18的下层，这两个金属层借助于绝缘的二氧化硅层77而彼此隔离。使用两个金属层工艺使金属轨道20越过栅极9成为可能。这使得有可能连接具有最小电阻率的金属轨道20。在这个示例中，电容器30的另一电极由存在于薄的氧化层36下面的半导体本体1的一部分形成，在该情况下就是外延层3和衬底2的一部分，因此，这个电极与源连接部12相连。上电极31通过金属插塞34和合并在那里的附加金属层37，与存在于氧化层36上的多晶硅区99相连，并与另一金属条20相连。在这个示例中，电容量为100pF。已发现，电容器30对RF晶体管的性能具有有利的影响。通过将电压加至另一金属条20，RF晶体管就可被视作包括第一和第二晶体管，第一晶体管为增强型晶体管，其与栅极相关联，第二晶体管则为耗尽型晶体管，可以说，其另一金属条20形成栅极。
图3示出ESD保护结构中的晶体管200的一个实施例。晶体管200是级联的NMOS晶体管，向其提供了第一栅极218和第二栅极219，表面区221、222、223以及沟道224、225。表面区221、222、223以及在晶体管中起沟道作用的区域224、225，被限定在另一相对低掺杂、高欧姆区203中，该区203被限定在高掺杂区2的上面，也称作外延，其延伸至RF晶体管100。第一沟道区224被限定在轻掺杂区226也称作p-陷井内。但是，第二沟道区225存在于外延区203内。由于这种差别以及沟道224、225中掺杂浓度的结果含义，第一沟道224的阈值电压高于第二沟道225的阈值电压。实现这种差别为的是获得共射共基的效果。第二表面区222形成所述沟道224与225之间的连接区，因而不向第二表面区222提供单独的电极或接触部。栅极218、219被耦合至地。
表面区221在这里起源极作用，被耦合至地。表面区223起漏极作用，其通过另外的元件被耦合至RF晶体管200的输入端。深扩散区211在这个示例中为p-型掺杂，并以与区域11相同的方式形成，适宜与其同时形成，它在表面区221和高掺杂区2之间延伸。虽然图3趋向于暗示深扩散区211只延伸至p-陷井224，但这好像是图的表示问题。
绝缘区201被限定在高欧姆区203的周围，这样可将这个晶体管200与RF晶体管100和/或任何另外的晶体管隔开。这个绝缘区201也称为沟道塞。栅氧化物210存在于栅极218、219与相应的沟道224、225之间。源区和漏区221、223还配备有金属接触部231、232，金属接触部231、232被适当地限定在硅化物层中。栅极218、219被适当地限定在多晶硅中，如本领域技术人员公知的。至接触部231、232和栅极218、219的另外的连接没有表示出来，但显然是存在的。
可以看出，双栅NMOS晶体管200虽然是优选的，但只是一个示例。可以备选地选用没有第二栅极219和第二沟道225的晶体管，但这应该降低ESD保护结构的触发电压。由于提供的是RF信号，所以降低触发电压的风险是：在正常工作期间ESD保护已经打开。这个风险明显地依赖于降低的量以及正常电压本身；如果当前的RF晶体管是放大器的末级，其前面有放大级，那么风险明显地大于RF晶体管是第一级或信号级的情况。
根据本发明，另一晶体管200耦合至RF晶体管100的起输入端的作用的栅极9。例如它可以连接至输入信号的焊盘，也可以连接至栅极线。另一晶体管200适宜小于RF晶体管，特别是如果RF晶体管是RF功率晶体管的时候。优选地，它的总沟道宽度小于RF晶体管的2％，更优选地，甚至小于0.5％或甚至0.2％或更小。
另一晶体管200的漏区223至RF晶体管100的栅极9的耦合，导致在另一晶体管200的漏区223与接地的衬底区2之间产生寄生二极管300。寄生二极管300因漏区223掺杂有与下面的低掺杂区203相反类型的掺杂物而形成。在正常工作中，寄生二极管300不会产生问题，但有高的输入电压时可能产生问题。
在当前晶体管的设计中，输入电压高于2V时就能看到问题，输入电压高于5V时，问题就更为显著，但这取决于晶体管的设计。通常，当RF信号的峰值电压大于栅极上的DC电压时，问题就出现了。这里必须了解，按照例如正弦波特性，RF信号具有随时间变化的幅度。在这当中一个RF周期的时间是由频带决定的。这意味着只在RF周期的一部分中达到峰值电压和/或峰值电流，即使平均电压被限制，峰值也可能是很高的。
在RF信号的该峰值电压高于DC电压的情况下，在RF晶体管100的栅极9与源极之间的电压差对于RF周期的一部分而言是负的。于是电流有向相反方向流动的趋势。在这种条件下，寄生二极管300为正偏置因而被打开，电流将从RF晶体管100的栅极9经过二极管300流至地2。
仅仅是电流经寄生二极管300流过本身不会产生任何问题。问题特别涉及可能出现的存储效应。DC线上阻抗较高时可看出存储效应，特别是阻抗高于20欧姆时，尤其高于100欧姆时，输入阻抗高于1k欧姆时更加明显。这样高的输入阻抗在RF晶体管100的栅极9上造成DC电压增加。换句话说，RF晶体管100的栅极与源极之间的负电压差不会出现，除了较高的峰值电压以外。这里，超过RF晶体管100的击穿电压是一个次要的风险。此外，更重要的是，这种DC电压的增加可能逐渐损害RF晶体管的理想控制，并导致RF晶体管的RF性能下降。这主要是由于存储效应，如下面将要说明的。
这些问题在本发明中得到解决，其中采用如图4和5所示的滤波器350，其从寄生二极管中滤去基本RF频率。这一方案背后的见识是：寄生二极管趋向于引起所述存储效应。我们可以将其理解为谐振的结果，同时，二极管和RF晶体管的特征频率中的某些延迟和/或差异也会起作用。在高带宽需要更高阻抗的情况下，延迟特别大。存储效应意味着栅极上的电压在流经寄生二极管的电流被记忆的一个周期中未被校正。而且，由于DC电压的增加依赖于输入信号的历史，所以失真是不可预见的，预矫正也就不会精确。
现在，通过确保具有应用的基频的任何信号不进入二极管，可减小寄生二极管对DC电压的不期望的贡献，直至可以忽略或者是零贡献。
可使用不同的滤波器操作，以获得所要求的效果。根据一个实施例，基频和基频附近的某一适当频带处的信号远离地线进行分布。根据另一实施例，工作频带以外的频率发生变换。这个变换的频率可以是更低的频率或更高的频率。合适的是更低的频率，例如在100MHz和1GHz之间的频带中，特别是在400和700MHz之间。
优选地，使用LC滤波器，以捕获特征频率。这里可以看出，这个LC滤波器的电感器与最邻近的焊盘(例如输入信号的焊盘)上存在的任何连接线之间不相干扰。无干扰的获得，在于电感器的电磁场在连接线的同一方向上延续。最合适的是，将滤波器的电感器和电容器安排在电子器件区域中，从RF晶体管的设计优化的观点来看，这些区域通常留有入口。因此可改善可靠性而不增加任何体积。
图4和5各示出一个根据本发明的电路实施例。在这两个实施例中，滤波器350都是LC滤波器，具有电容器351和电感器352。图4示出一种配置，其中由电容器351和电感器352相互并联而成的LC滤波器350与另一晶体管200串联。该滤波器在RF晶体管100与另一晶体管200之间提供。LC滤波器350形成谐振器，其设计为在应用的基频上谐振。这一方案可用作“插入件”，缺点是：在谐振器中会引起某些RF损耗。
图5示出另一配置，其中电容器351和电感器352串联。另一晶体管200在这里连接至电容器351和电感器352之间的节点。这里的电感器352进一步耦合至RF晶体管100的栅极9，而电容器351则进一步耦合至地。这个实施例具有另外的优点：它提供一定的RF预匹配。以此减小滤波器350引起的损耗。但缺点是：ESD保护器250只对低于应用频率的频率分量有效。ESD保护电平与图4所示的实施例相比进一步降低。可加入电阻器353以改善电路的稳定性。
图6和7示出从模拟图5所示第二实施例而得到的曲线图。出于模拟的目的，模拟模型中仅包括寄生二极管300。寄生二极管300的电容量假定为0.7pF。电容器351的电容量假定为10pF。电感器352的电感量假定为10nH，电阻器353的电阻值为3.5欧姆。
图6包括四幅曲线图。在每幅曲线图中，虚线涉及未滤波的情况，而正常线则涉及根据本发明的器件。图6a和图6b揭示电流对经历时间的关系。图6c和图6d揭示电压对经历时间的关系。图6a和图6c涉及RF晶体管100的漏极电流和电压。图6b和图6d涉及另一晶体管200上的电流和电压。曲线图指示的时间为毫微秒，电流为毫安。图6c中指示的电压为伏特，图6d中指示的电压为毫伏。从图中能推导出工作频率为2GHz。
图6a和图6c表明滤波器对漏极电流和漏极电压的附加影响是可以忽略的，这意味着滤波器对RF性能没有负面的影响，至少不明显。
图6b和图6d表明滤波器对另一晶体管200的影响是相当大的。另一晶体管200上的电流和电压的幅度下降约20倍。因此很明显，滤波器保护另一晶体管200不受RF信号的影响。
图7示出将S-参数幅度示作信号频率的函数的曲线图。如同图6，虚线涉及RF晶体管和另一晶体管的未滤波配置，而正常线则涉及根据本发明的器件。这里所示的S-参数中，指数1涉及输入，指数2涉及输出。图7a示出S11，其为回波损耗。图7b示出S12，其涉及因电流反向流动而引起的损耗。图7c示出S21，其为增益。图7d示出反射损耗。
从图7可清楚看出，对于根据本发明的器件，曲线图表明在约为600MHz的频率处有非理想影响，除此以外是均匀的。但是，这种非理想影响发生在相关频带以外的频率处，因此与器件的工作无关。非理想影响设想为由于滤波器的谐振。它的起因是滤波器组件的寄生效应，特别是电感器的寄生电容。
简而言之，由于为滤去基频而在RF晶体管与ESD保护的另一晶体管之间插入滤波器，存储效应被防止，同时RF性能在与应用相关的频带内不受负面影响。因此，这个方案的可靠性得到改善。这个方案适合于所有频率，但特别适合于与W-CDMA协议相关的频率。
参考号码：
1 半导体本体
2 强掺杂P-型衬底
3 较弱掺杂、高欧姆区
4 n-型表面区(源区)
5 n-型表面区(漏区)
6 作用区
7 场氧化物
8 漏区5的外延
9 栅极
10 栅氧化物
11 形成源区4和源极12之间连接的深的强掺杂P-型区
12 源极(背面接触)
13 形成沟道的P-型区
15 源接触部(正面接触)
16 漏接触部(正面接触)
20 另一些金属屏蔽轨道
30 电容器
31 电容器30的电极
34 金属插塞
36 氧化物层
37 附加金属层
76 绝缘层
77 电容器的二氧化硅层
99 多晶硅区
100 RF晶体管
200 另一晶体管
201 区域203周围的隔离区，也称沟道塞
203 相对于区域2较低掺杂的区
210 栅氧化物
211 在源区221与区域2之间延伸的深扩散区
218 第一栅极
219 第二栅极
221 晶体管200的第一表面区，起源极作用
222 晶体管200的第二表面区
223 晶体管200的第三表面区，起漏极作用
224 在第一和第二表面区221与222之间延伸的沟道区
225 在第二和第三表面区222与223之间延伸的沟道区
231 源区221的接触部
232 漏区223的接触部
250 ESD保护结构
300 寄生二极管
350 滤波器
351 滤波器的电容器
352 滤波器的电感器
Claims (12)
1.一种电子器件，包括：RF晶体管，设计用于基本RF频率，并与带有另一晶体管的静电保护结构集成为一体，每一晶体管包括：(1)半导体衬底栅极区上的栅极介电层，(2)栅极介电层的至少一部分上的栅极，以及(3)半导体衬底中邻近栅极的源区和漏区，其中源区耦合至接地的衬底区，
其中，另一晶体管的漏区耦合至RF晶体管的栅极，在加入某一输入电压的条件下，在另一晶体管的漏区与接地的衬底区之间形成寄生二极管，以及提供有滤波器，用于从寄生二极管中滤去基本RF频率。
2.如权利要求1中所要求的电子器件，其中滤波器是LC滤波器。
3.如权利要求1或2所要求的电子器件，其中滤波器连接在另一晶体管的漏极与RF晶体管的栅极之间。
4.如权利要求2中所要求的电子器件，其中滤波器耦合在RF晶体管的栅极与地之间，而ESD保护结构连接至LC滤波器的电感器和电容器之间的节点。
5.如权利要求1中所要求的电子器件，其中电阻器存在于ESD保护结构与RF晶体管的栅极之间。
6.如权利要求5中所要求的电子器件，其中电阻器至少为1K欧姆。
7.如权利要求1中所要求的电子器件，其中静电保护结构包括接地的共射共基晶体管。
8.如权利要求1或7所要求的电子器件，其中另一晶体管为NMOS晶体管。
9.如权利要求1中所要求的电子器件，其中RF晶体管为LDMOS晶体管。
10.如权利要求2中所要求的电子器件，其中，在MMIC配置中提供所述器件。
11.一种基站，包括如前述任一权利要求中所要求的电子器件。
12.一种移动电话，包括如前述任一权利要求中所要求的电子器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06112677.7 | 2006-04-14 | ||
| EP06112677 | 2006-04-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101421845A true CN101421845A (zh) | 2009-04-29 |
Family
ID=38334570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007800133181A Pending CN101421845A (zh) | 2006-04-14 | 2007-04-11 | 带静电放电保护的rf晶体管 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090267147A1 (zh) |
| EP (1) | EP2011150A1 (zh) |
| JP (1) | JP2009533862A (zh) |
| KR (1) | KR20080110680A (zh) |
| CN (1) | CN101421845A (zh) |
| WO (1) | WO2007119209A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891698A (zh) * | 2011-07-19 | 2013-01-23 | 英飞凌科技股份有限公司 | 具有天线开关和带阻滤波器的电路装置以及对应方法 |
| CN114509652B (zh) * | 2022-04-19 | 2022-06-21 | 合肥航太电物理技术有限公司 | 一种飞机静电放电器射频放电噪音试验测试装置及方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868419B1 (en) * | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
| US8247280B2 (en) * | 2009-10-20 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration of low and high voltage CMOS devices |
| EP2515334B1 (en) * | 2011-04-20 | 2013-11-20 | Nxp B.V. | ESD protection circuit |
| US9058995B2 (en) | 2012-04-05 | 2015-06-16 | International Business Machines Corporation | Self-protected drain-extended metal-oxide-semiconductor transistor |
| US9106072B2 (en) * | 2012-12-19 | 2015-08-11 | Qualcomm Incorporated | Electrostatic discharge protection of amplifier cascode devices |
| CN105097795B (zh) * | 2014-05-04 | 2018-03-16 | 无锡华润上华科技有限公司 | 具esd保护结构的半导体器件 |
| CN106206561B (zh) * | 2015-04-29 | 2019-05-10 | 无锡华润上华科技有限公司 | Ldmos可控硅结构的静电保护器件 |
| US10211794B1 (en) * | 2017-12-04 | 2019-02-19 | Nxp Usa, Inc. | Silicon shielding for baseband termination and RF performance enhancement |
| CN115395770B (zh) * | 2022-10-27 | 2023-03-24 | 广东汇芯半导体有限公司 | 高压集成电路和接地方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167486A (ja) * | 1997-08-14 | 1999-03-09 | Oki Electric Ind Co Ltd | Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ |
| US6576506B2 (en) * | 2001-06-29 | 2003-06-10 | Agere Systems Inc. | Electrostatic discharge protection in double diffused MOS transistors |
| TW573350B (en) * | 2002-10-25 | 2004-01-21 | Via Tech Inc | Integrated circuit with electrostatic discharge protection |
| US6911739B1 (en) * | 2003-01-29 | 2005-06-28 | Marvell International Ltd. | Methods and apparatus for improving high frequency input/output performance |
| US6873017B2 (en) * | 2003-05-14 | 2005-03-29 | Fairchild Semiconductor Corporation | ESD protection for semiconductor products |
| JP4458814B2 (ja) * | 2003-11-05 | 2010-04-28 | 三洋電機株式会社 | 静電破壊保護装置 |
-
2007
- 2007-04-11 JP JP2009504889A patent/JP2009533862A/ja not_active Withdrawn
- 2007-04-11 KR KR1020087027924A patent/KR20080110680A/ko not_active Application Discontinuation
- 2007-04-11 WO PCT/IB2007/051306 patent/WO2007119209A1/en active Application Filing
- 2007-04-11 EP EP07735471A patent/EP2011150A1/en not_active Withdrawn
- 2007-04-11 CN CNA2007800133181A patent/CN101421845A/zh active Pending
- 2007-04-11 US US12/297,104 patent/US20090267147A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891698A (zh) * | 2011-07-19 | 2013-01-23 | 英飞凌科技股份有限公司 | 具有天线开关和带阻滤波器的电路装置以及对应方法 |
| CN114509652B (zh) * | 2022-04-19 | 2022-06-21 | 合肥航太电物理技术有限公司 | 一种飞机静电放电器射频放电噪音试验测试装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009533862A (ja) | 2009-09-17 |
| EP2011150A1 (en) | 2009-01-07 |
| WO2007119209A1 (en) | 2007-10-25 |
| KR20080110680A (ko) | 2008-12-18 |
| US20090267147A1 (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101421845A (zh) | 带静电放电保护的rf晶体管 | |
| US8854778B2 (en) | ESD protection circuit | |
| US6937457B2 (en) | Decoupling capacitor | |
| DE102015223713B4 (de) | Vorrichtung zum ESD-Schutz und Herstellungsverfahren | |
| CN101933147B (zh) | 具保护沟道的功率晶体管及其制造方法 | |
| JP2003197754A (ja) | 高周波半導体装置 | |
| US8508893B2 (en) | Method for providing wideband electrostatic discharge protection and circuits obtained therewith | |
| WO2003063203A2 (en) | On-chip esd protection circuit | |
| CN101752369A (zh) | 半导体集成电路 | |
| KR102249569B1 (ko) | 반도체 장치 | |
| CN102593162A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| CN102593804A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| DE10211133A1 (de) | Integrierter Schaltkreis mit silizidierten ESD Schutztransistoren | |
| US7196378B2 (en) | Electrostatic-protection dummy transistor structure | |
| KR100676803B1 (ko) | 반도체 장치 | |
| JP2003133434A (ja) | 半導体集積回路 | |
| US20030147190A1 (en) | Substrate-triggered bipolar junction transistor and ESD protection circuit | |
| JP2006525667A (ja) | 高周波数用途向けの電界効果トランジスタを備えた電子デバイス | |
| TWI271845B (en) | Electrostatic discharge protection device | |
| CN105405843B (zh) | 静电保护电路 | |
| CN105009264A (zh) | 半导体装置 | |
| Lee et al. | Substrate cross talk noise characterization and prevention in 0.35/spl mu/m CMOS technology | |
| Radhakrishnan et al. | ESD reliability issues in RF CMOS circuits | |
| CN103178509A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| EP4053889A1 (en) | Isolated wells for improved noise performance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090429 |