CN106816377A - Igbt背面制作方法及igbt - Google Patents
Igbt背面制作方法及igbt Download PDFInfo
- Publication number
- CN106816377A CN106816377A CN201510849344.4A CN201510849344A CN106816377A CN 106816377 A CN106816377 A CN 106816377A CN 201510849344 A CN201510849344 A CN 201510849344A CN 106816377 A CN106816377 A CN 106816377A
- Authority
- CN
- China
- Prior art keywords
- film layer
- semiconductor film
- band gap
- igbt
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 156
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- 239000013081 microcrystal Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 11
- 239000007924 injection Substances 0.000 abstract description 11
- 238000000605 extraction Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 116
- 238000000034 method Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012190 activator Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910000085 borane Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供的IGBT背面制作方法及IGBT，包括：在第一背面上依次沉积第一半导体薄膜层和电介质层；光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层；沉积第二半导体薄膜层，光刻和刻蚀第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层；沉积背面金属电极。本发明利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降，工作时，第一半导体薄膜层的带隙比第一背面的带隙高，载流子注入效率高，器件导通压降低，关断时，第二半导体薄膜层的带隙比第一背面的带隙低，载流子的抽取速率快，使器件快速关断，降低关断损耗，提高器件工作频率。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种IGBT背面制作方法及IGBT。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)集电极的载流子注入效率，很大程度上决定了器件的开关特性与导通压降。根据半导体理论，同质结中注入比主要取决于N区和P区的掺杂浓度比，因此一般是通过调节P型集区的掺杂浓度来调节载流子注入效率。高的P型集区的掺杂浓度可提高注入效率，降低器件导通压降，但由于导通时基区载流子过高，关断时载流子抽取速率慢，导致关断时间长，因此，通过调节P型集区的掺杂浓度来调节载流子注入效率这种方法在降低导通压降与提高开关速度间存在矛盾。
目前，亟需一种IGBT制作方法及IGBT来实现在降低导通压降的同时提高开关速度。
发明内容
本发明提供一种IGBT背面制作方法及IGBT，用以解决现有技术中的IGBT不能同时实现降低导通压降和提高开关速度的缺陷。
本发明一方面提供一种IGBT背面制作方法，包括：
在第一背面上依次沉积第一半导体薄膜层和电介质层，并将第一背面划分成第一区域与第二区域；
光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，以获得第二背面；
在第二背面沉积第二半导体薄膜层，其中，第一背面的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间；
光刻和刻蚀覆盖在第一半导体薄膜层上的第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层，以获得第三背面；
在第三背面沉积背面金属电极。
进一步的，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。
进一步的，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。
进一步的，在第一背面上依次沉积第一半导体薄膜层和电介质层，具体包括：
在第一背面上形成缓冲层，在缓冲层上依次沉积第一半导体薄膜层和电介质层。
进一步的，电介质层为二氧化硅、氮化硅或者氮氧化硅。
本发明另一方面提供一种IGBT，包括覆盖在IGBT背面衬底上的第一半导体薄膜层和第二半导体薄膜层，以及覆盖在第一半导体薄膜层和第二半导体薄膜层上的背面金属电极，其中，衬底的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间。
进一步的，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。
进一步的，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。
进一步的，衬底包括缓冲层，第一半导体薄膜层、第二半导体薄膜层覆盖在缓冲层上。
本发明提出的IGBT背面制作方法及IGBT，在硅片进行完正面工艺之后，将背面减薄到所需厚度，在第一背面即衬底上依次沉积第一半导体薄膜层和电介质层，然后光刻和刻蚀第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，获得第二背面，在第二背面沉积第二半导体薄膜层，光刻和刻蚀第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层，获得第三背面，最后在第三背面沉积背面金属电极，至此IGBT背面制作完成。由于第一半导体薄膜层的带隙比第一背面的带隙高且第二半导体薄膜层的带隙比第一背面的带隙低，或者第一半导体薄膜层的带隙比第一背面的带隙低且第二半导体薄膜层的带隙比第一背面的带隙高，即通过对第一半导体薄膜层和第二半导体薄膜层选择不同带隙的材料，利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降，当工作时，由于第一半导体薄膜层的带隙比第一背面的带隙高，载流子注入效率高，器件导通压降低，关断时，由于第二半导体薄膜层的带隙比第一背面的带隙低，载流子的抽取速率很快，可使器件快速关断，降低关断损耗，提高器件工作频率。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为根据本发明实施例一的IGBT背面制作方法的流程示意图；
图2为根据本发明实施例二的IGBT的结构示意图；
图3为根据本发明实施例三的IGBT的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图1为根据本发明实施例一的IGBT背面制作方法的流程示意图，如图1所示，本发明提供一种IGBT背面制作方法，包括：
步骤101，在第一背面上依次沉积第一半导体薄膜层和电介质层，并将第一背面划分成第一区域与第二区域。
具体的，在IGBT硅片进行完正面工艺之后，将背面减薄到所需厚度，并对IGBT硅片进行清洗处理。此处的第一背面即为IGBT的硅衬底，硅衬底可为N型掺杂也可为P型掺杂。在第一背面上依次沉积第一半导体薄膜层和电介质层，即先在第一背面上沉积第一半导体薄膜层，然后在第一半导体薄膜层上沉积电介质层，并将第一背面划分成第一区域与第二区域。
进一步的，在第一背面上依次沉积第一半导体薄膜层和电介质层，具体包括：
在第一背面上形成缓冲层，在缓冲层上依次沉积第一半导体薄膜层和电介质层。
具体的，在第一背面上首先形成缓冲层，缓冲层可为N型掺杂也可为P型掺杂，若第一背面为N型掺杂，则此处的缓冲层为N型掺杂缓冲层，若第一背面为P型掺杂，则此处的缓冲层应为P型掺杂缓冲层，缓冲层的掺杂浓度应比第一背面的掺杂浓度高，这层缓冲层可提高IGBT的耐电压性能。
进一步的，电介质层为二氧化硅、氮化硅或者氮氧化硅。此处的电介质层可在后续步骤中的去除部分第二半导体薄膜层时，有效的保护第一半导体薄膜层不被腐蚀掉。
步骤102，光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，获得第二背面。
具体的，光刻是指在涂满光刻胶的硅片上盖上事先做好的光刻板，然后用紫外线隔着光刻板对硅片进行一定时间的照射，原理就是利用紫外线使部分光刻胶变质，易于腐蚀。刻蚀是光刻后，用腐蚀液将变质的那部分光刻胶腐蚀掉。光刻和刻蚀第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，获得第二背面，其中，第一区域可根据实际情况进行设置，在此不做限定，第二区域为第一背面上除去第一区域的部分。第一半导体薄膜层可根据需要进行P型掺杂或者N型掺杂，具体掺杂类型需要与第一背面的掺杂类型相反，如若第一背面为N型掺杂，那么第一半导体薄膜层则为P型掺杂。
步骤103，在第二背面沉积第二半导体薄膜层；其中，第一背面的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间。
具体的，可设置第一半导体薄膜层的带隙比第一背面的带隙高且第二半导体薄膜层的带隙比第一背面的带隙低，也可设置第一半导体薄膜层的带隙比第一背面的带隙低且第二半导体薄膜层的带隙比第一背面的带隙高。第一半导体薄膜层和第二半导体薄膜层本身的带隙可以通过通入气体及调整锗的含量来调整其带隙宽度，此处的气体为含碳元素的气体，如甲烷。第二半导体薄膜层可根据需要进行P型掺杂或者N型掺杂，具体掺杂类型需要与第一背面的掺杂类型相反，如若第一背面为N型掺杂，那么第二半导体薄膜层则为P型掺杂。
进一步的，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。
具体的，用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，简称PECVD)沉积第一半导体薄膜层，第一半导体薄膜层为非晶硅或者微晶硅，具体可为在第一背面上，用PECVD，采用射频或微波等频率的功率发生器将硅烷(SiH4)分解，然后根据P型掺杂浓度需求，加入已硼烷(B2H6)，掺杂浓度可根据P型集区的需要进行气体流量比和工艺参数的调节，工艺参数比如有沉积压力、温度和功率等，通过调整时间和功率来控制第一半导体薄膜层的厚度。
第二半导体薄膜层为硅锗或者锗，具体可为在第二背面上，用PECVD，采用射频或微波等频率的功率发生器将氟化锗(GeF4)分解，然后根据P型掺杂浓度需求，加入已硼烷(B2H6)，掺杂浓度可根据P型集区的需要进行气体流量比和工艺参数的调节，工艺参数比如有沉积压力、温度和功率等，通过调整时间和功率来控制第一半导体薄膜层的厚度。
由于非晶硅带隙比硅衬底的带隙高，工作时，载流子注入效率高，器件导通压降低，而关断时，由于硅锗(SiGe)带隙比硅衬底的带隙更低，载流子的抽取速率很快，可使器件快速关断，降低关断损耗，提高器件工作频率。另外，由于在背面采用第一半导体薄膜层和第二半导体薄膜层的制作工艺温度不高于正面金属熔点，所以采用此种方法无需高温退火工艺来激活杂质，从而可降低硅片热预算。
进一步的，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。
具体可参见前文记载，在此不再赘述。
步骤104，光刻和刻蚀覆盖在第一半导体薄膜层上的第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层，获得第三背面。
具体的，光刻和刻蚀覆盖在第一半导体薄膜层上的第二半导体薄膜层和步骤102中保留的电介质层，保留第二区域的第二半导体薄膜层，此处第二区域为第一背面上除去第一区域的部分，即保留的第一半导体薄膜层和第二半导体薄膜层均覆盖在第一背面上。
步骤105，在第三背面沉积背面金属电极。
具体的，在第三背面沉积背面金属电极，以完成IGBT背面的制作。
本发明提供的IGBT背面制作方法，由于第一半导体薄膜层的带隙比第一背面的带隙高且第二半导体薄膜层的带隙比第一背面的带隙低，或者第一半导体薄膜层的带隙比第一背面的带隙低且第二半导体薄膜层的带隙比第一背面的带隙高，利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降，当工作时，由于第一半导体薄膜层的带隙比第一背面的带隙高，载流子注入效率高，器件导通压降低，关断时，由于第二半导体薄膜层的带隙比第一背面的带隙低，载流子的抽取速率很快，可使器件快速关断，降低关断损耗，提高器件工作频率。
实施例二
本实施例中的IGBT是根据实施例一中的IGBT背面制作方法获得的。
图2为根据本发明实施例二的IGBT结构示意图，如图2所示，本发明提供一种IGBT，包括覆盖在IGBT背面衬底1上的第一半导体薄膜层2和第二半导体薄膜层3，以及覆盖在第一半导体薄膜层2和第二半导体薄膜层3上的背面金属电极4，其中，衬底1的带隙介于第一半导体薄膜层2的带隙与第二半导体薄膜层3的带隙之间。本发明提供的IGBT，由于第一半导体薄膜层2的带隙比衬底1的带隙高且第二半导体薄膜层3的带隙比衬底1的带隙低，或者第一半导体薄膜层2的带隙比衬底1的带隙低且第二半导体薄膜层3的带隙比衬底1的带隙高，利用第一半导体薄膜层2和第二半导体薄膜层3分别与衬底1间的带隙差来调节载流子注入效率和导通压降，当工作时，由于第一半导体薄膜层2的带隙比衬底1的带隙高，P型集区往集区注入载流子的效率高，器件导通压降低，关断时，由于第二半导体薄膜层3的带隙比衬底1的带隙低，载流子的抽取速率很快，可使器件快速关断，降低关断损耗，提高器件工作频率。
进一步的，第一半导体薄膜层2为非晶硅或者微晶硅，第二半导体薄膜层3为硅锗或者锗。
进一步的，第一半导体薄膜层2为硅锗或者锗，第二半导体薄膜层3为非晶硅或者微晶硅。
由于非晶硅或者微晶硅带隙比硅衬底的带隙高，工作时，载流子注入效率高，器件导通压降低，而关断时，由于硅锗(SiGe)或者锗的带隙比硅衬底的带隙更低，载流子的抽取速率很快，可使器件快速关断，降低关断损耗，提高器件工作频率。另外，由于在背面形成的第一半导体薄膜层和第二半导体薄膜层的制作工艺温度不高于正面金属熔点，所以采用此种方法无需高温退火工艺来激活杂质，从而可降低硅片热预算。
进一步的，图3为根据本发明实施例三的IGBT的结构示意图，如图3所示，本发明提供的IGBT中，衬底1包括缓冲层5，第一半导体薄膜层2、第二半导体薄膜层3覆盖在缓冲层5上。这层缓冲层5可提高IGBT的耐电压性能。
进一步的，第一半导体薄膜层与第二半导体薄膜层的厚度相同便于制作。
进一步的，第一半导体薄膜层与第二半导体薄膜层的厚度不相同。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种IGBT背面制作方法，其特征在于，包括：
在第一背面上依次沉积第一半导体薄膜层和电介质层，并将第一背面划分成第一区域与第二区域；
光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，以获得第二背面；
在第二背面沉积第二半导体薄膜层，其中，第一背面的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间；
光刻和刻蚀覆盖在第一半导体薄膜层上的第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层，以获得第三背面；
在第三背面沉积背面金属电极。
2.根据权利要求1所述的IGBT背面制作方法，其特征在于，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。
3.根据权利要求1所述的IGBT背面制作方法，其特征在于，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。
4.根据权利要求1所述的IGBT背面制作方法，其特征在于，在第一背面上依次沉积第一半导体薄膜层和电介质层，具体包括：
在第一背面上形成缓冲层，在缓冲层上依次沉积第一半导体薄膜层和电介质层。
5.根据权利要求1-4任一所述的IGBT背面制作方法，其特征在于，电介质层为二氧化硅、氮化硅或者氮氧化硅。
6.一种IGBT，其特征在于，包括覆盖在IGBT背面衬底上的第一半导体薄膜层和第二半导体薄膜层，以及覆盖在第一半导体薄膜层和第二半导体薄膜层上的背面金属电极，其中，衬底的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间。
7.根据权利要求6所述的IGBT，其特征在于，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。
8.根据权利要求6所述的IGBT，其特征在于，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。
9.根据权利要求6-8任一所述的IGBT，其特征在于，衬底包括缓冲层，第一半导体薄膜层、第二半导体薄膜层覆盖在缓冲层上。
10.根据权利要求6-8任一所述的IGBT，其特征在于，第一半导体薄膜层与第二半导体薄膜层的厚度相同。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510849344.4A CN106816377B (zh) | 2015-11-30 | 2015-11-30 | Igbt背面制作方法及igbt |
| PCT/CN2016/085835 WO2017092279A1 (zh) | 2015-11-30 | 2016-06-15 | Igbt背面制作方法及igbt结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510849344.4A CN106816377B (zh) | 2015-11-30 | 2015-11-30 | Igbt背面制作方法及igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106816377A true CN106816377A (zh) | 2017-06-09 |
| CN106816377B CN106816377B (zh) | 2019-11-22 |
Family
ID=58796044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510849344.4A Active CN106816377B (zh) | 2015-11-30 | 2015-11-30 | Igbt背面制作方法及igbt |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106816377B (zh) |
| WO (1) | WO2017092279A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110180902A1 (en) * | 2010-01-27 | 2011-07-28 | Renesas Electronics Corporation | Reverse conducting igbt |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
| CN103855204A (zh) * | 2012-12-07 | 2014-06-11 | 中国科学院微电子研究所 | 逆导型igbt的集电极结构及其制备方法 |
| CN105226091A (zh) * | 2015-11-10 | 2016-01-06 | 株洲南车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478646B2 (en) * | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
| CN103855155A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | 一种三模式集成绝缘栅型双极晶体管及其形成方法 |
| CN104992969B (zh) * | 2015-07-14 | 2018-05-01 | 株洲南车时代电气股份有限公司 | 具有缓冲层的半导体器件及其制作方法 |
-
2015
- 2015-11-30 CN CN201510849344.4A patent/CN106816377B/zh active Active
-
2016
- 2016-06-15 WO PCT/CN2016/085835 patent/WO2017092279A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110180902A1 (en) * | 2010-01-27 | 2011-07-28 | Renesas Electronics Corporation | Reverse conducting igbt |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
| CN103855204A (zh) * | 2012-12-07 | 2014-06-11 | 中国科学院微电子研究所 | 逆导型igbt的集电极结构及其制备方法 |
| CN105226091A (zh) * | 2015-11-10 | 2016-01-06 | 株洲南车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106816377B (zh) | 2019-11-22 |
| WO2017092279A1 (zh) | 2017-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100797018B1 (ko) | 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치 | |
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN100501925C (zh) | 6″vdmos管用硅外延片的制造方法 | |
| TWI384556B (zh) | Microwave activation annealing process | |
| CN101499422B (zh) | 用多晶硅做寿命控制层的内透明集电极igbt制造方法 | |
| JP2009295728A (ja) | 炭化珪素半導体基板およびその製造方法 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| GB2067353A (en) | Thin film transistor | |
| CN100390937C (zh) | 5英寸功率mos管用硅外延片的制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN111005068A (zh) | 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法 | |
| CN104992969B (zh) | 具有缓冲层的半导体器件及其制作方法 | |
| CN102332497B (zh) | 毫米波雪崩二极管用硅外延片的制造方法 | |
| CN104078354B (zh) | 功率半导体器件及其制造方法 | |
| CN107078156A (zh) | 具有降低翘曲风险的反向导通闸控双极导通装置及方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN103594466B (zh) | 集成续流二极管的功率半导体器件及其形成方法 | |
| CN106816377A (zh) | Igbt背面制作方法及igbt | |
| CN203288595U (zh) | 功率半导体器件 | |
| WO2015014282A1 (zh) | 绝缘栅双极型晶体管的制造方法 | |
| CN104393032A (zh) | 一种平面栅igbt及其制作方法 | |
| CN102142374A (zh) | 一种MOSFET功率器件减小导通电阻RDS(on)的工艺方法 | |
| CN103839797B (zh) | 一种igbt短路集电极结构的制备方法 | |
| CN101969029B (zh) | 沟槽大功率器件沟道掺杂浓度调节方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200928 Address after: Room 309, third floor, semiconductor third line office building, Tianxin high tech park, Shifeng District, Changsha City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right |