CN103050547A - 功率半导体二极管、igbt 及其制造方法 - Google Patents

功率半导体二极管、igbt 及其制造方法 Download PDF

Info

Publication number
CN103050547A
CN103050547A CN2012103955265A CN201210395526A CN103050547A CN 103050547 A CN103050547 A CN 103050547A CN 2012103955265 A CN2012103955265 A CN 2012103955265A CN 201210395526 A CN201210395526 A CN 201210395526A CN 103050547 A CN103050547 A CN 103050547A
Authority
CN
China
Prior art keywords
region
emitter
doped region
doped
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103955265A
Other languages
English (en)
Other versions
CN103050547B (zh
Inventor
霍尔格·豪斯肯
安东·毛德
沃尔夫冈·勒斯纳
汉斯-约阿希姆·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Infineon Technologies AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201510605354.3A priority Critical patent/CN105304695B/zh
Publication of CN103050547A publication Critical patent/CN103050547A/zh
Application granted granted Critical
Publication of CN103050547B publication Critical patent/CN103050547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种功率半导体二极管、IGBT及其制造方法。功率半导体二极管包括半导体衬底，该衬底具有第一导电型的第一发射极区域、第二导电型的第二发射极区域以及设置在第一发射极区域和第二发射极区域之间的第一导电型的漂移区。漂移区与第二发射极区域形成pn结。第一发射极金属化与第一发射极区域接触。第一发射极区域包括第一导电型的第一掺杂区域以及第一导电型的第二掺杂区域。第一掺杂区域与第一发射极金属化形成欧姆接触，并且第二掺杂区域与第一发射极金属化形成非欧姆接触。第二发射极金属化与第二发射极区域接触。

Description

功率半导体二极管、IGBT 及其制造方法
技术领域
本文中所述的实施方式涉及功率半导体二极管、IGBT以及制造功率半导体二极管的方法。 
背景技术
半导体功率二极管通常包括阳极、阴极以及阳极和阴极之间的漂移区。功率半导体二极管的开关损耗主要由接通状态期间储存的并且在使二极管处于关断状态时必须移除的电荷造成。所储存的电荷有时也称为冲入电荷，由于所储存的电荷降低了所谓的导通状态电阻RON，所以在导通状态期间需要这些电荷。所储存的电荷量主要由阳极的注入效率、阴极的注入效率以及漂移区内电荷载流子的双极性寿命决定。 
已多次尝试例如通过为阳极和阴极提供特定的掺杂分布来优化这些参数，以调整电荷载流子的寿命，例如限定其寿命。然而，由于高的复合中心的量导致高的漏电流，所以使得对复合中心的最大浓度具有约束。 
考虑到阴极效率时，需要降低掺杂浓度，另一方面，掺杂浓度的降低使导通状态电阻增大。其他的尝试包括局部调整电荷载流子的寿命。阴极可进一步包括与p区域接触的n掺杂区域，p区域设置在n掺杂区域和漂移区之间，以将导通状态期间由电荷载流子引起的漂移区的冲入减少。 
尽管这些以及其他尝试在某种程度上改善了二极管的开关特性，但仍然需要进行进一步的改善。 
发明内容
根据一个或多个实施方式，一种功率半导体二极管包括半导体衬底，该半导体衬底具有第一导电型的第一发射极区域、第二导电型的第二发射极区域以及设置在第一发射极区域和第二发射极区域之间的第一导电型的漂移区。漂移区与第二发射极区域形成pn结。第一发射极金属化与第一发射极区域接触。第一发射极区域包括第一导电型的第一掺杂区域以及第一导电型的第二掺杂区域，其中，第一掺杂区域与第一发射极金属化形成欧姆接触，第二掺杂区域与第一发射极金属化形成非欧姆接触。第二发射极金属化与第二发射极区域接触。 
根据一个或多个实施方式，一种功率半导体二极管包括半导体衬底，其包括第一发射极区域、第二导电型的第二发射极区域以及第一导电型的漂移区，所述漂移区与第二发射极区域形成pn结。第二发射极金属化与第二发射极区域接触。第一发射极金属化与第一发射极区域接触。第一发射极区域包括第一导电型的第一掺杂区域以及第一导电型的至少一个第二掺杂区域，第一掺杂区域与第一发射极金属化形成欧姆接触，第二掺杂区域与第一掺杂区域横向相邻并且与第一发射极金属化形成肖特基接触。 
根据一个或多个实施方式，一种IGBT（绝缘栅双极型晶体管）包括半导体衬底，该衬底具有第一导电型的源极区域（源区）、第二导电型的本体区域、第一导电型的漂移区以及第二导电型的发射极区域。源极金属化与源极区域接触。发射极金属化与发射极区域接触。发射极区域包括第二导电型的第一掺杂区域以及第二导电型的第二掺杂区域，第一掺杂区域与发射极金属化形成欧姆接触，第二掺杂区域与发射极金属化形成非欧姆接触。 
根据一个或多个实施方式，提供了一种制造功率半导体二极管的方法。该方法包括：提供半导体衬底；形成第一导电型的漂移区、第二导电型的第二发射极区域、第二发射极区域和漂移区之间的pn结、以及第一 发射极区域，所述第一发射极区域具有第一导电型的第一掺杂区域和第一导电型的第二掺杂区域；形成与第一发射极区域接触的第一发射极金属化，以在第一发射极金属化与第一发射极区域的第一掺杂区域之间形成欧姆接触，并且以在第一发射极金属化与第一发射极区域的第二掺杂区域之间形成非欧姆接触；以及形成与第二发射极区域接触的第二发射极金属化。 
在阅读以下具体实施方式以及查看附图时，本领域的技术人员会认识到其他特征和优点。 
附图说明
图中的元件不必按比例绘制，而是重点在于示出本发明的各原理。而且，在附图中，相似的参考标号表示相应的部件。附图中： 
图1A~图1C示出了根据实施方式的功率半导体二极管； 
图2示出了根据实施方式的IGBT； 
图3A~图3C示出了根据各种实施方式的第一掺杂区域和第二掺杂区域的布置； 
图4A和图4B示出了根据各种实施方式的第一掺杂区域的布置； 
图5示出了用于确定对于第一发射极区域的不同布局的反向恢复电荷所执行的实验结果； 
图6示出了对于第一发射极区域的不同布局的反向恢复电荷的模拟结果； 
图7示出了所测量出的具有第一发射极区域的不同布局的功率二极管的特性； 
图8和图9示出了从图7中得出的对于不同温度的差分电阻。 
具体实施方式
在以下具体实施方式中，对构成该具体实施方式的一部分并且以示出可以实践本发明的具体实施方式示出的附图进行参考。在这方面，诸如“顶部”、“底部”、“前面”、“背面”、“开始的”、“结尾的”等的方向性术语用于表示所描述的图的方向。由于实施方式的元件可位于多个不同的方向，所以该方向性术语用于示意性的，而不以任何方式进行限制。要理解的是，可使用其他的实施方式，并且在不背离本发明的范围的前提下，可以进行结构和逻辑改变。因此，以下的详细描述并非是以限制意义进行的，并且本发明的范围由所附权利要求书限定。所描述的实施方式使用特定的措辞，不应将该措辞理解为限制所附权利要求书的范围。 
要理解的是，本文中所描述的各种示例性实施方式的特征可彼此结合，除非以其他方式特别注明。例如，作为一个实施方式的一部分进行阐述或描述的特征可与其他实施方式的特征相结合使用，以产生另一个实施方式。本描述的目的在于包括这种修改和变化。 
本说明书中所使用的术语“横向的”用于描述与半导体衬底的主表面平行的方向。 
本说明书中所使用的术语“垂直的”用于描述与半导体衬底的主表面垂直的方向。 
在本说明书中，半导体衬底的第一表面被视为由下表面或背面形成，而第二表面被视为由半导体衬底的上表面、前面或主表面形成。因此，本 说明书中所使用的术语“上面”和“下面”描述了在考虑这种定位的情况下一个结构特征相对于另一个结构特征的位置。 
当谈及半导体器件（意指至少两端子双极型器件）时，二极管为一个示例。半导体器件也可为三端子器件，例如，绝缘栅双极型晶体管（IGBT）。半导体器件也可包括三个以上端子。根据实施方式，半导体器件为电源装置。 
参考图1A至图1C，描述了功率半导体二极管100的第一实施方式。二极管100包括半导体衬底110，该衬底具有第一表面111和与第一表面111相对的第二表面112。第二导电型（在该实施方式中为p型）的第二发射极区域120形成在半导体衬底110的第二表面112上。第一导电型（在该实施方式中为n型）的第一发射极区域130形成在半导体衬底110的第一表面111上。第一导电型的漂移区140形成在第二发射极区域120和第一发射极区域130之间。漂移区140与第二发射极区域120形成pn结。可选的场终止区域141可形成在漂移区140和第一发射极区域130之间。场终止区域141与漂移区140和第一发射极区域130具有相同的导电类型（第一导电类型），并且比漂移区140具有更高的掺杂浓度。 
虽然在该实施方式中，第一导电类型为n型并且第二导电类型为p型，但是第一导电类型也可为p型并且第二导电率可为n型。 
第一发射极区域130至少包括第一掺杂区域131和第二掺杂区域132。第一掺杂区域131和第二掺杂区域132可具有相同的导电类型（第一导电类型）。然而，第一掺杂区域131的表面掺杂浓度（由n+表示）比第二掺杂区域132的表面掺杂浓度（由n表示）高。 
半导体衬底110可由适合于制造半导体器件的任何半导体材料制成。仅举几例，这种材料的示例包括但不限于，基本的半导体材料（例如硅（Si））、IV族化合物半导体材料（例如，碳化硅（SiC）或锗化硅（SiGe））、 二元、三元、或四元III-V半导体材料（例如，砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、氮化镓（GaN）、氮化铝镓（AlGaN）、磷化镓铟（InGaPa）或磷砷化铟镓（InGaAsP））、以及二元或三元II-V半导体材料（例如，碲化镉（CdTe）以及碲镉汞化物（HgCdTe））。上述半导体材料也称为同质结半导体材料。当组合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于硅（SixC1-x）和锗化硅异质结半导体材料。对于功率半导体应用而言，目前主要使用Si、SiC以及GaN材料。在本文中所描述的实施方式中，半导体衬底110包括Si。 
功率半导体二极管100进一步包括设置在半导体衬底110的第二表面112上的第二发射极金属化（emitter metallization）152以及设置在半导体衬底110的第一表面111上的第一发射极金属化151。第二发射极金属化152与第二发射极区域120欧姆接触。第一发射极金属化151与第一发射极区域130的第一掺杂区域131欧姆接触。根据实施方式，为了确保在第一掺杂区域131和第一发射极金属化151之间进行可靠的欧姆接触，第一掺杂区域131的表面掺杂浓度至少为1019/cm3。根据又一实施方式，第一掺杂区域131的表面掺杂浓度至少为5*1019/cm3。 
与此不同，第一发射极金属化151与第一发射极区域130的第二掺杂区域132形成非欧姆接触。因此，第一发射极区域130的第二掺杂区域132的表面掺杂浓度低于第一掺杂区域131的表面掺杂浓度。根据实施方式，第一发射极区域130的第二掺杂区域132的表面掺杂浓度少于1019/cm3。根据另一实施方式，第一发射极区域130的第二掺杂区域132的表面掺杂浓度少于1018/cm3。根据又一实施方式，第一发射极区域130的第二掺杂区域132的表面掺杂浓度少于1017/cm3。 
根据实施方式，第一发射极区域130形成二极管100的阴极区域，并且第二发射极区域120形成二极管100的阳极（anode）区域120。而且，第一发射极金属化151在半导体衬底110的第一表面111上形成阴极 （cathode）金属化，并且与其直接接触。第二发射极金属化152在半导体衬底110的第二表面112上形成阳极金属化，并且与其直接接触。 
当谈及掺杂区域的表面掺杂浓度时，表示掺杂区域的表面的掺杂浓度。表面掺杂区域可与掺杂区域的平均或峰值掺杂浓度不同。通常，由于将掺杂剂注入距表面的指定距离内，所以表面掺杂浓度低于平均或峰值掺杂浓度。 
当谈及欧姆接触时，表示两个区域之间的接触，尤其是直接接触的金属和半导体区域之间的接触，该接触具有对称特性。非欧姆接触具有非对称特征，例如pn结或肖特基结。 
根据实施方式，第一发射极区域130具有被构造为包括至少一个第一掺杂区域131，第一掺杂区域比至少一个第二掺杂区域132具有更高的表面掺杂浓度。因此，第一发射极区域130具有变化的横向表面掺杂浓度。根据实施方式，第一发射极区域130包括多个间隔开的第一掺杂区域131，该区域延伸到半导体衬底110的第一表面111。根据实施方式，第一发射极区域130包括多个间隔开的第二掺杂区域132，该区域延伸到半导体衬底110的第一表面111。根据实施方式，第一发射极区域130包括多个第一掺杂区域131和第二掺杂区域132，这两个区域延伸到半导体衬底110的第一表面111。 
根据实施方式，使用用于形成结构化的第一发射极区域130的掩模，将掺杂剂注入半导体衬底110的第一表面111内。与形成第二掺杂区域132相比，形成第一掺杂区域131时使用更高的剂量。因此，在由例如掩模限定的所选区域上，局部地而非全部地执行高剂量注入。具有高表面掺杂浓度以及还具有高峰值浓度的区域覆盖小于第一表面111的整个区域的区域。 
第一掺杂区域131的表面掺杂浓度可比第二掺杂区域132的表面掺杂浓度高至少10倍或至少100倍、或者甚至高至少1000倍。第一掺杂区域131形成具有较高的导电率和较高的发射效率的区域（例如，多个间隔开的区域）。第一掺杂区域131还为第一发射极金属化151提供良好的欧姆接触。第二掺杂区域132设置在间隔开的第一掺杂区域131之间，第二掺杂区域比第一掺杂区域131具有更低的发射效率以及更低的导电率。根据实施方式，第二掺杂区域132与第一发射极金属化151形成肖特基接触，即，非欧姆接触为肖特基接触。根据特定的需求，可选择第二掺杂区域132的表面掺杂浓度。通常，第二掺杂区域132的表面掺杂浓度比第一掺杂区域131的表面掺杂浓度足够低，来确保与第一发射极金属化151形成肖特基接触。 
鉴于二极管100的期望关断电压，可选择第二掺杂区域132（低掺杂区域）内掺杂浓度的下限。例如，在反向偏压下，电场不应达到第一发射极金属化151。通过从pn结开始朝向第一发射极金属化151具有积分剂量可以提供此，该积分剂量等于或高于击穿电荷，根据本底掺杂，对于硅，击穿电荷可在大约1到2*1012/cm2之间。具有图1A中所示的场终止区域141时，通常如此。第二掺杂区域132可提供所需要的剂量，可相应地调整第二掺杂区域的掺杂浓度。 
如图1A中所示，第二掺杂区域132可由场终止区域141的一部分形成。在这种情况下，第二掺杂区域132与场终止区域141具有相同的掺杂浓度。在没有场终止区域141的其他实施方式中，第二掺杂区域132可由漂移区140的一部分形成，使得第二掺杂区域132与漂移区140具有相同的掺杂浓度。在其他实施方式中，如果整合场终止区域141，那么第二掺杂区域132比漂移区140和场终止区域141的掺杂浓度高。 
图1B中示出了沿着延伸穿过第一掺杂区域131的垂直线AA'的掺杂分布。第一掺杂区域131的掺杂浓度显然高于漂移区140的掺杂浓度以及可选的场终止区域141的掺杂浓度，并且在半导体衬底110的第一表面111 上也非常高。与此不同，第二掺杂区域132的掺杂浓度在未提供场终止区域141时，与漂移区140的掺杂浓度相同，并且在提供这种区域时，等于场终止区域141的掺杂浓度。图1C示出了沿着穿过第二掺杂区域132的垂直线BB'的掺杂分布。 
第一掺杂区域131可由间隔开的单独区域形成或者可为一个连接的区域。第二掺杂区域132也可由间隔开的单独区域形成或者可为一个连接的区域。根据实施方式，功率半导体二极管100包括一个连接的第二掺杂区域132以及多个间隔开的第一掺杂区域131，第一掺杂区域由第二掺杂区域132的区域横向隔开。根据实施方式，功率半导体二极管100包括一个连接的第一掺杂区域131以及多个间隔开的第二掺杂区域132，第二掺杂区域由第一掺杂区域131的区域横向隔开。根据其他实施方式，功率半导体二极管100包括交替设置的多个第一区域131和第二掺杂区域132。 
图3A~图3C示出了从半导体衬底110的第一表面111上观看时，第一掺杂区域131和第二掺杂区域132的布置的若干个布局。根据实施方式，第一掺杂区域131可形成为间隔开的斑点或圆形掺杂区域，这些斑点或区域布置在单个连接的第二掺杂区域132内，如图3A中所示。根据另一个实施方式，第一掺杂区域131和第二掺杂区域132可形成为交替的条状，如图3B中所示。根据又一实施方式，第一掺杂区域131可形成为包围多个第二掺杂区域132的单个连接的掺杂区域，如图3C中所示。在所阐述的布局中，第一掺杂区域131和第二掺杂区域132的布置可交换。 
具体的实施方式包括以下布置中的至少一个： 
嵌入单个第二掺杂区域132内的圆形第一掺杂区域131； 
嵌入单个第一掺杂区域131内的圆形第二掺杂区域132； 
第一掺杂区域131和第二掺杂区域132的交替条状； 
嵌入单个第二掺杂区域132内的多边形第一掺杂区域131，例如，矩形和六边形； 
嵌入单个第一掺杂区域131内的多边形第二掺杂区域132，例如，矩形和六边形； 
规则地布置的第一掺杂区域131和第二掺杂区域132，具有如下进一步描述的选择性修改： 
多边形（例如，矩形和六边形）第一掺杂区域131，和/或嵌入单个第二掺杂区域132内的规则地布置的第一掺杂区域131，其中，规则布置包括缺陷（例如，通过在选择位置省略第一掺杂区域131（参见图3A，示出了在以其他方式规则布置的第一掺杂区域131中缺失的第一掺杂区域）； 
任何上述布置（其中，规则地布置的第一和/或第二掺杂区域131、132）仅仅布置在功率二极管的有源区域内，下面进一步进行描述。 
根据特定需求可选择第一掺杂区域131和第二掺杂区域132之间的特定布局和几何关系，以调整功率二极管100的电特性。例如，如图3A~图3C中所示，通过选择几何参数d和l，可调整第一发射极区域130的发射效率。而且，通过在第一掺杂区域131所覆盖的整个区域和第二掺杂区域132所覆盖的整个区域之间选择合适的相对区域关系，可调整发射效率。 
出于可操作性的原因，第二掺杂区域132和第一发射极金属化151之间形成的肖特基接触是有意的。在操作的过程中发生的更高的温度和电流密度时，由于肖特基接触所形成的电阻随着温度降低，所以第二掺杂区域132的载流子注入增大。这就允许器件具有的浪涌电流比具有恒定的横向掺杂的器件高。具有于第一发射极金属化151和半导体衬底110之间的结处形成的肖特基接触的二极管，表现出改善的特性，例如，与普通的二极管相比，随着电流的增大，该二极管的正向电压的增加变慢。正向电压 反映该器件的导通状态的电阻，因此反映损耗的量。通过适当地选择第一掺杂区域131和第二掺杂区域132的设计和布局，可适宜地调整额定电流和高电流的差分电阻，下面进一步进行阐述。 
例如，通过注入质子可形成场终止区域141。这就允许相对于场终止区域141的积分剂量，单独地调整第一和第二掺杂区域131、132的表面掺杂浓度。第二掺杂区域132的表面掺杂浓度限定肖特基接触的特性。质子注入造成掺杂分布在半导体衬底的深度内具有最大的剂量，其中，注入的能量可控制最大的深度，注入的剂量可控制积分剂量。注入剂量和注入之后的退火步骤可调整表面掺杂浓度，该浓度限定肖特基接触的接触电阻，从而限定其温度特性。因此，根据实施方式，进行退火步骤，以调整第二和/或第一掺杂区域132、131的表面掺杂浓度。 
根据实施方式，第一掺杂区域131包括第一掺杂剂，第二掺杂区域132包括第二掺杂剂，第二掺杂剂与第一掺杂剂不同但是具有相同的掺杂类型。当选择合适的掺杂剂时，第一和第二掺杂剂可形成各自的第一和第二施主。例如，第二施主的能级可与第一施主的能级不同。例如，第二施主的能级可比第一施主的能级低。具有低能级的施主（第二施主）也可用于形成场终止区域141。因此，能够独立于场终止区域141或者与场终止区域141一起，形成具有低能级施主的第二掺杂区域132。由于第二掺杂区域（低掺杂区域）的有效浓度以及由此注入效率（发射效率）随着温度增大，所以可进一步提高第二掺杂区域132的电荷载流子注入的期望的温度特性，从而使用低能级施主是特别有利的。根据实施方式，通过注入第二掺杂剂，可形成低能级施主（第二施主）。随后，可进行激光退火，这在仅将第二掺杂剂注入第二掺杂区域132内而不形成场终止区域141时是特别有利的，这是因为激光退火非常短暂并且防止不必要的扩散。可替换地，可进行炉内退火以推进第二掺杂剂，这在将第二掺杂区域132和场终止区域141一起形成时（例如，当延伸到第一表面111的场终止区域141部分形成第二掺杂区域132时），尤其是有利的。场终止区域141和第二 掺杂区域132的独立和分离地形成也是可行，并且可为调整电特性（例如，用于防止或减少该特性的电流丝化和热徙动）提供更多的自由度。 
根据实施方式，选自由硒、硫、铋以及钛组成的组中的掺杂剂形成第二施主，硒和硫是特别有利的。 
根据实施方式，第一发射极金属化151包括包含第一金属的第一金属区域151a以及包含与第一金属不同的第二金属的第二金属区域151b。第一金属区域151a与第一发射极区域130的第一掺杂区域131接触，第二金属区域151b与第一发射极区域130的第二掺杂区域132接触。使用不同的金属与第一掺杂区域131和第二掺杂区域132接触，可更自由地选择所需要的特性。由于不同的金属形成具有不同特性的肖特基接触，所以这对形成肖特基接触的第二掺杂区域132尤其有利。 
根据实施方式，第一金属包括铝、铝合金或钛。根据实施方式，第二金属包括钛、钛合金、钨或钨合金。 
根据实施方式，漂移区140的掺杂浓度比第一发射极区域130的第一掺杂区域131的掺杂浓度低，并且至少与第一发射极区域130的第一掺杂区域131直接接触。因此，漂移区140和第一掺杂区域131直接接触，而其间没有任何其他的掺杂区域（例如，常用于调整第一发射极区域的发射效率的互补型掺杂区域）。因此，二极管100比普通的器件具有更简单的布局以及更鲁棒的性能。 
根据实施方式，漂移区140和第一发射极区域130之间的场终止区域141的掺杂浓度比漂移区140的掺杂浓度高并且比第一发射极区域130的第一掺杂区域131的掺杂浓度低，其中，场终止区域141至少与第一发射极区域130的第一掺杂区域131直接接触。场终止区域141和第一掺杂区域131彼此直接接触，所以根据导电类型，在场终止区域141和第一掺杂 区域131之间形成nn结或pp结。本文中也不需要额外的互补型掺杂区域。而且，不需要任何结构化的场区域，这些区域有时用于提高电特性。 
对于中间阻断电压器件（例如在大约500V到1200V的范围内），上述变化尤其是有利的。对于更高的阻断电压器件，可设置额外的互补型掺杂区域。 
根据实施方式，半导体衬底100包括横向边缘113，如图4A和图4B中所示。第二发射极区域120与横向边缘113间隔开。如图4A和图4B中所示，在通过将第二发射极区域120投影在第一表面111上所形成的区域内，形成第一掺杂区域131。图4A和4B示出了从第一表面111上观看时，圆形第一掺杂区域131的不同布局。在对图4A和图4B进行比较时，第一掺杂区域131具有不同的直径，并且沿着具有不同节距的栅格设置。因此，将第一发射极区域130的结构限制为功率二极管100的有源区域，该区域由第二发射极区域120的横向延伸部分限定。因此，根据实施方式，仅仅在有源区域内形成第一掺杂区域131。而且，根据实施方式，在有源区域内形成肖特基接触。 
例如，图4A示出了第一发射极区域130的布局，该布局包括多个第一掺杂区域131，第一掺杂区域被成形为直径为20μm的斑点或圆，这些斑点或圆设置在节距为25μm的栅格上。图4B示出了第一发射极区域130的布局，该布局包括多个第一掺杂区域131，该第一掺杂区域被成形为直径为80μm的斑点或圆，这些斑点或圆设置在节距为100μm的栅格上。根据另一个实施方式，第一发射极区域130的布局包括多个第一掺杂区域131，其被成形为直径为10μm的斑点或圆，这些斑点或圆设置在节距为12.5μm的栅格上。在所有上述实施方式中，第一掺杂区域131的整个面积在被投影到第一表面111上时，大约为第二发射极区域120所覆盖的面积的50%。在其他实施方式中，该节距可变化，同时将每个第一掺杂区域131的尺寸保持恒定，从而改变第一掺杂区域131相对于第二掺杂区域132或者相对于第二发射极区域120的投影区域的面积比。 
在上述实施方式中，第一掺杂区域131被形成为达到所投影的第二发射极区域120的边缘上。在其他实施方式中，第一掺杂区域131可形成在比所投影的第二发射极区域120的区域更小的区域（更小的区域）内。例如，该更小的区域可被减小为周向形成为在第二发射极区域120的投影区域的外边缘和更小区域的外边缘之间具有一距离。可替换地，第一掺杂区域131可以形成在比所投影的第二发射极区域120的区域更大的区域（更大的区域）内。通常，第一掺杂区域131与第二发射极区域120对齐，即，注入过程中所使用的掩模与第二发射极区域120对齐。 
根据实施方式，例如如图1中所示，功率半导体二极管100包括半导体衬底110，具有第二导电型的第二发射极区域120、第一导电型的漂移区140以及第一发射极区域130，其中该漂移区与第二发射极区域120形成pn结。第二发射极金属化152与第二发射极区域120接触，并且第一发射极金属化151与第一发射极区域130接触。第一发射极区域130包括第一导电型的第一掺杂区域131以及第一导电型的第二掺杂区域132，第一掺杂区域与第一发射极金属化151形成欧姆接触，第二掺杂区域与第一掺杂区域131横向相邻并且与第一发射极金属化151形成肖特基接触。如上所述，可修改该功率半导体二极管100。 
根据实施方式，例如，如图2中所示，提供了一种IGBT 200。该IGBT200包括半导体衬底210，具有第一导电型的源极区域243、第二导电型的本体区域242、第一导电型的漂移区240以及第二导电型的发射极区域230。源极金属化252与源极区域243接触，并且发射极金属化251与发射极区域230接触。发射极区域230包括第二导电型的第一掺杂区域231以及第二导电型的第二掺杂区域232。第一掺杂区域231与发射极金属化251形成欧姆接触。第二掺杂区域232与发射极金属化251形成非欧姆接触。第一掺杂区域231可具有比第二掺杂区域232更高的表面掺杂浓度。 
半导体衬底210可为上述半导体材料中的任何一种材料，并且包括第一表面211和第二表面212。栅电极260与半导体衬底210隔离。发射极 区域230包括第一掺杂区域231和第二掺杂区域232，并且如上所述，结合第一发射极区域130和第一发射极金属化151，可形成和调整发射极金属化251。 
根据实施方式，一种制造功率半导体二极管100的方法包括以下处理中的至少一种。 
首先，提供半导体衬底110。在进一步的处理中，形成第一导电型的漂移区140、第二导电型的第二发射极区域120、第二发射极区域120和漂移区140之间的pn结以及第一发射极区域130，第一发射极区域具有第一导电型的第一掺杂区域131和第一导电型的第二掺杂区域132。第一掺杂区域131可比第二掺杂区域132具有更高的表面掺杂浓度。通常，通过注入来形成第二发射极区域120和第一发射极区域130，其中，在半导体衬底110的第二表面112上形成第二发射极区域120，并且在半导体衬底110的第一表面111上形成第一发射极区域130。 
对于形成第一发射极区域130的第一和/或第二掺杂区域131、132而言，在第一表面111上形成注入掩模，并且然后，例如，如上所述，注入合适的掺杂剂。 
在进一步的处理中，在第二发射极区域120上形成第二发射极金属化152，并且使第二发射极金属化152与第二发射极区域120接触。通常，第二发射极金属化152与第二发射极区域120形成欧姆接触。在进一步的处理中，将第一发射极金属化151形成在第一发射极区域130上并与第一发射极区域130接触，以在第一发射极金属化151与第一发射极区域130的第一掺杂区域131之间形成欧姆接触，并且以在第一发射极金属化151与第一发射极区域130的第二掺杂区域132之间形成非欧姆接触。该非欧姆接触通常为肖特基接触。为此，如上所述，选择第一掺杂区域131和第二掺杂区域132的掺杂剂量。可替换地，例如，当已经形成可选的场终止 区域141时，不将额外的掺杂剂注入第二掺杂区域132内，并且仅将掺杂剂注入第一掺杂区域131内。 
根据实施方式，将第一掺杂剂注入第一掺杂区域内131内，以形成第一施主。将与第一掺杂剂不同但具有相同的掺杂类型的第二掺杂剂注入第二掺杂区域132内，以形成第二施主。第二施主形成的能级低于如上所述的半导体衬底110内的第一施主的能级。 
根据实施方式，在第一掺杂区域131内注入比第二掺杂区域132内更高剂量的掺杂剂，以获得第一掺杂区域131相对于第二掺杂区域132具有更高的表面掺杂浓度。 
根据实施方式，在注入之后，进行退火处理。退火处理可为激光退火。可替换地/此外，该退火处理可为炉内退火处理。 
根据实施方式，如上所述，进一步的处理包括形成第一金属区域151a，其包括与第一发射极区域130的第一掺杂区域131接触的第一金属；以及形成第二金属区域151b，其包括与第一发射极区域130的第二掺杂区域132接触的第二金属，第二金属与第一金属不同。 
根据实施方式，如上所述，进一步的处理包括注入质子，以形成与第一发射极区域130相邻的场终止区域141。 
根据实施方式，该方法进一步包括通过注入非掺杂元素或对第一发射极区域130的第一表面111进行改性，并且局部或全部地在第一发射极区域130的表面上多孔化。这些处理可用于改变半导体金属界面（在第一/第二掺杂区域131、132和第一发射极金属化151之间）上的电荷载流子的复合，尤其在形成于第二掺杂区域132和第一发射极金属化151之间的肖特基接触区域内。通过使用非掺杂元素进行损伤性注入，可另外改性半导体区域131、132和第一发射极金属化151之间的这种接触表面，这些 元素的示例为氩、硅以及锗。可替换地，在接触表面上可局部或全部地进行多孔化。还能够形成复合区域，这些区域与半导体区域131、132和第一发射极金属化151之间的界面间隔开，例如，以与第一表面111相距指定的距离间隔开。 
根据实施方式，通过以例如4*1014/cm2的剂量的磷注入将第一表面111非晶化，然后沉积第一发射极金属化151。在较高的温度（例如，在350°C和420°C之间）下，可进行退火步骤。这就产生所谓的金属增强固相外延（ME-SPE），其允许形成具有较低的发射效率的欧姆接触。 
根据实施方式，通过注入寿命有限的元素（例如铂），可另外调整半导体衬底110内的电荷载流子的寿命。 
由于所使用的处理（例如，光刻、离子注入以及退火处理）与用于薄晶片的常用载流子系统兼容，所以上述处理和结构适合于薄晶片处理。 
参照图5，描述了为了确定对于第一发射极区域的不同布局的反向恢复电荷而进行的实验的结果。点501表示具有常用的同质掺杂的第一发射极区域（阴极区域）的二极管的结果。点502表示具有图4B中所示的结构化的第一发射极区域的二极管的结果，而点503表示具有图4A中所示的结构化的第一发射极区域的二极管的结果。点502和503的二极管的第一掺杂区域与点501的同质掺杂的二极管的第一发射极区域具有相同的掺杂浓度。 
从实验结果可得出结论，对于具有如上所述的第一和第二掺杂区域的第一发射极区域而言，冲入（flood）漂移区的反向恢复电荷显然更低。而且，通过适当地选择第一和第二掺杂区域的布局设计，可调整反向恢复电荷的量。 
图6示出了对于第一发射极区域的不同布局的反向恢复电荷的模拟结果。曲线601示出了具有常用的同质掺杂的第一发射极区域（阴极区域）的二极管的模拟结果。曲线602示出了具有结构化的第一发射极区域的二极管的模拟结果，其中，第一掺杂区域的整个区域覆盖第一发射极区域的整个区域的约50%的区域。曲线603示出了具有结构化的第一发射极区域的二极管的模拟结果，其中，第一掺杂区域的整个区域覆盖第一发射极区域的整个区域的约71%的区域。在曲线601内，点表示不同的剂量，其中，曲线601最左边的点表示用于制造同质的第一发射极区域的1015/cm2的剂量，最右边的点表示1012/cm2。另外两个点分别表示1014/cm2和1013/cm2。 
对于曲线602和603而言，第一掺杂区域的尺寸从左到右减小，同时保持第一掺杂区域的总面积恒定，以模拟该布局设计的变化。 
图6示出了通过改变布局设计可减小反向恢复电荷。 
图7示出了所测出的具有第一反射区域的不同布局的功率二极管的特性。特性701a和701b表示具有同质的第一发射极区域（阴极区域）的二极管，特性702a、702b表示具有图4A中所示的第一发射极区域的二极管，并且特性703a、703b表示具有图4B中所示的第一发射极区域的二极管。在125°C下测量“a”表示的特性，并且在25°C下测量“b”表示的特性。虽然正向压降VF似乎大于具有结构化的第一发射极区域的二极管的正向压降，但是其反向恢复电荷更小，这对于快速切换应用而言尤其重要。 
图8和图9示出了从图7中获得的对于不同温度的差分电阻。组“A”表示具有同质的第一发射极区域的二极管（从特性701a和701b中获得），“B”表示具有图4A中所示的第一发射极区域的二极管（从特性702a和702b中获得），并且“C”表示具有图4B中所示的第一发射极区域的二极管（从特性703a和703b中获得）。图8示出了25°C的结果，图9示出了125°C的结果。图中示出了已经确定差分电阻Rdiff的范围。差分电阻Rdiff 为特性的局部曲率的测量结果。在较高的电流负荷下，需要较低的差分电阻Rdiff，以提高二极管的涌浪电流鲁棒性（robust）。从图8和图9中可得出结论，尤其通过改变第一掺杂区域的布局和设计，可调整差分电阻Rdiff。 
如上所述，提供与形成阳极区域的第二发射极区域具有不同高的掺杂浓度但是具有以下相同的导电类型（在投影的过程中）的区域，以形成结构化的第一发射极区域，该区域形成二极管的阴极区域，从而提高发射效率以及减少开关损耗。更高的掺杂区域（第一掺杂区域）与第一发射极金属化（阴极金属化）形成欧姆接触，而更低的掺杂区域（第二掺杂区域）与第一发射极金属化形成非欧姆接触，具体地肖特基接触。 
诸如“下面”、“下方”、“在…之下”“上面”、“上方”等的空间关系术语可用于便于进行描述，以解释一个部件相对于第二部件的位置。这些术语除了包括与图中所述的那些方向不同的方向以外，还包括该装置的不同方向。而且，诸如“第一”、“第二”等术语还用于描述不同的部件、区域、部分等，并且也不意指进行限制。在整个说明书中，相似的术语表示相似的部件。 
本文中所使用的术语“具有（having）”、“包含（containing）”、“包括（including）”、“含有（comprising）”等为开放式术语，表示具有所述部件或特征，但是不排除额外的部件或特征。冠词“一个（a）”、“一个（an）”以及“该（the）”用于包括复数以及单数，除非上下文中明确规定并非如此。 
考虑到意识上的以上变化和应用的范围时，应理解的是，本发明不受到上述描述的限制，也不受到附图的限制。相反，本发明仅仅受到以下权利要求书及其等同物的限制。 

Claims (30)

1.一种功率半导体二极管，包括：
半导体衬底，包括第一导电型的第一发射极区域、第二导电型的第二发射极区域以及设置在所述第一发射极区域和所述第二发射极区域之间的所述第一导电型的漂移区，所述漂移区与所述第二发射极区域形成pn结；
第一发射极金属化，所述第一发射极金属化与所述第一发射极区域接触，所述第一发射极区域包括所述第一导电型的第一掺杂区域以及所述第一导电型的第二掺杂区域，所述第一掺杂区域与所述第一发射极金属化形成欧姆接触，所述第二掺杂区域与所述第一发射极金属化形成非欧姆接触；以及
第二发射极金属化，所述第二发射极金属化与所述第二发射极区域接触。
2.根据权利要求1所述的功率半导体二极管，其中，所述非欧姆接触为肖特基接触。
3.根据权利要求1所述的功率半导体二极管，其中，所述第一掺杂区域比所述第二掺杂区域具有更高的表面掺杂浓度。
4.根据权利要求3所述的功率半导体二极管，其中，所述第一掺杂区域的表面掺杂浓度至少为1019/cm3。
5.根据权利要求3所述的功率半导体二极管，其中，所述第二掺杂区域的表面掺杂浓度小于1019/cm3。
6.根据权利要求1所述的功率半导体二极管，其中，所述第一掺杂区域包括第一掺杂型的第一掺杂剂，所述第二掺杂区域包括所述第一掺杂型的第二掺杂剂，其中，所述第二掺杂剂与所述第一掺杂剂不同。
7.根据权利要求6所述的功率半导体二极管，其中，所述第二掺杂剂选自由硒、硫、钛以及铋组成的组中。
8.根据权利要求1所述的功率半导体二极管，其中，所述第一发射极金属化包括包含第一金属的第一金属区域以及包含与所述第一金属不同的第二金属的第二金属区域，其中，所述第一金属区域与所述第一发射极区域的所述第一掺杂区域接触，并且所述第二金属区域与所述第一发射极区域的所述第二掺杂区域接触。
9.根据权利要求8所述的功率半导体二极管，其中，所述第一金属包括铝、铝合金或钛。
10.根据权利要求8所述的功率半导体二极管，其中，所述第二金属包括钛、钛合金、钨或钨合金。
11.根据权利要求1所述的功率半导体二极管，其中，所述漂移区的掺杂浓度比所述第一发射极区域的所述第一掺杂区域的掺杂浓度低，并且所述漂移区至少与所述第一发射极区域的所述第一掺杂区域直接接触。
12.根据权利要求1所述的功率半导体二极管，进一步包括位于所述漂移区和所述第一发射极区域之间的第一导电型的场终止区域，所述场终止区域的掺杂浓度比所述漂移区高并且比所述第一发射极区域的所述第一掺杂区域低，所述场终止区域至少与所述第一发射极区域的所述第一掺杂区域直接接触。
13.根据权利要求1所述的功率半导体二极管，进一步包括多个间隔开的第一掺杂区域。
14.根据权利要求1所述的功率半导体二极管，其中：
所述半导体衬底具有第二表面、与所述第二表面相对的第一表面以及横向边缘，所述第二发射极金属化形成在所述第二表面上，
所述第一发射极金属化形成在所述第一表面上；
所述第二发射极区域与所述横向边缘间隔开；以及
所述第一掺杂区域形成在通过将所述第二发射极区域投影在所述第一表面上所形成的区域内。
15.根据权利要求1所述的功率半导体二极管，进一步包括多个间隔开的第二掺杂区域。
16.根据权利要求1所述的功率半导体二极管，其中，所述第二掺杂区域由所述漂移区的一部分形成。
17.根据权利要求1所述的功率半导体二极管，进一步包括位于所述漂移区和所述第一发射极区域之间的所述第一导电型的场终止区域，所述场终止区域的掺杂浓度比所述漂移区的掺杂浓度高并且比所述第一发射极区域的所述第一掺杂区域的掺杂浓度低，其中，所述第二掺杂区域由所述场终止区域的一部分形成。
18.根据权利要求1所述的功率半导体二极管，其中，所述第一发射极区域形成所述功率半导体二极管的阴极区域，所述第二发射极区域形成所述功率半导体二极管的阳极区域。
19.一种功率半导体二极管，包括：
半导体衬底，包括第一发射极区域、第二导电型的第二发射极区域以及第一导电型的漂移区，所述漂移区与所述第二发射极区域形成pn结；
第二发射极金属化，所述第二发射极金属化与所述第二发射极区域接触；
第一发射极金属化，所述第一发射极金属化与所述第一发射极区域接触，所述第一发射极区域包括所述第一导电型的第一掺杂区域以及所述第一导电型的至少一个第二掺杂区域，所述第一掺杂区域与所述第一发射极金属化形成欧姆接触，所述第二掺杂区域与所述第一掺杂区域横向相邻并且与所述第一发射极金属化形成肖特基接触。
20.根据权利要求19所述的功率半导体二极管，其中，所述至少一个第二掺杂区域由所述漂移区的一部分形成。
21.根据权利要求19所述的功率半导体二极管，进一步包括所述第一导电型的场终止区域，所述场终止区域的掺杂浓度比所述漂移区的掺杂浓度高并且比所述第一发射极区域的所述第一掺杂区域的掺杂浓度低，其中，所述至少一个第二掺杂区域由所述场终止区域的一部分形成。
22.根据权利要求19所述的功率半导体二极管，其中，所述第一掺杂区域包括第一掺杂型的第一掺杂剂，所述至少一个第二掺杂区域包括所述第一掺杂型的第二掺杂剂，所述第二掺杂剂与所述第一掺杂剂不同。
23.根据权利要求19所述的功率半导体二极管，其中，所述第一发射极金属化包括包含第一金属的第一金属区域以及包含与所述第一金属不同的第二金属的第二金属区域，并且其中，所述第一金属区域与所述第一发射极区域的所述第一掺杂区域接触，并且所述第二金属区域与所述第一发射极区域的所述至少一个第二掺杂区域接触。
24.一种IGBT，包括：
半导体衬底，包括第一导电型的源极区域、第二导电型的本体区域、所述第一导电型的漂移区以及所述第二导电型的发射极区域；
源极金属化，所述源极金属化与所述源极区域接触；
发射极金属化，所述发射极金属化与所述发射极区域接触，所述发射极区域包括所述第二导电型的第一掺杂区域以及所述第二导电型的第二掺杂区域，所述第一掺杂区域与所述发射极金属化形成欧姆接触，所述第二掺杂区域与所述发射极金属化形成非欧姆接触。
25.一种制造功率半导体二极管的方法，包括：
提供半导体衬底；
形成第一导电型的漂移区、第二导电型的第二发射极区域、位于所述第二发射极区域和所述漂移区之间的pn结以及第一发射极区域，所述第一发射极区域包括所述第一导电型的第一掺杂区域和所述第一导电型的第二掺杂区域；
形成与所述第一发射极区域接触的第一发射极金属化，以在所述第一发射极金属化与所述第一发射极区域的所述第一掺杂区域之间形成欧姆接触，并且在所述第一发射极金属化与所述第一发射极区域的所述第二掺杂区域之间形成非欧姆接触；以及
形成与所述第二发射极区域接触的第二发射极金属化。
26.根据权利要求25所述的方法，进一步包括：
将第一掺杂型的第一掺杂剂注入所述第一掺杂区域内；以及
将所述第一掺杂型的第二掺杂剂注入所述第二掺杂区域内，所述第二掺杂剂与所述第一掺杂剂不同。
27.根据权利要求25所述的方法，进一步包括在所述第一掺杂区域内注入比注入所述第二掺杂区域的掺杂剂的量高的掺杂剂。
28.根据权利要求25所述的方法，其中，形成所述第一发射极金属化包括：
形成包含第一金属的第一金属区域，所述第一金属区域与所述第一发射极区域的所述第一掺杂区域接触；以及
形成包含第二金属的第二金属区域，所述第二金属区域与所述第一发射极区域的所述第二掺杂区域接触，所述第二金属与所述第一金属不同。
29.根据权利要求25所述的方法，进一步包括注入质子以形成与所述第一发射极区域相邻的场终止区域。
30.根据权利要求25所述的方法，进一步包括通过注入非掺杂元素以及局部或全部地在所述第一发射极区域的表面上进行多孔化中的至少一个，来对所述第一发射极区域的表面进行改性。
CN201210395526.5A 2011-10-17 2012-10-17 功率半导体二极管、igbt及其制造方法 Active CN103050547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510605354.3A CN105304695B (zh) 2011-10-17 2012-10-17 Igbt及制造功率半导体二极管的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/274,411 US8809902B2 (en) 2011-10-17 2011-10-17 Power semiconductor diode, IGBT, and method for manufacturing thereof
US13/274,411 2011-10-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510605354.3A Division CN105304695B (zh) 2011-10-17 2012-10-17 Igbt及制造功率半导体二极管的方法

Publications (2)

Publication Number Publication Date
CN103050547A true CN103050547A (zh) 2013-04-17
CN103050547B CN103050547B (zh) 2015-10-28

Family

ID=47990844

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210395526.5A Active CN103050547B (zh) 2011-10-17 2012-10-17 功率半导体二极管、igbt及其制造方法
CN201510605354.3A Active CN105304695B (zh) 2011-10-17 2012-10-17 Igbt及制造功率半导体二极管的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510605354.3A Active CN105304695B (zh) 2011-10-17 2012-10-17 Igbt及制造功率半导体二极管的方法

Country Status (3)

Country Link
US (3) US8809902B2 (zh)
CN (2) CN103050547B (zh)
DE (1) DE102012109902A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637940A (zh) * 2013-11-14 2015-05-20 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN104779278A (zh) * 2014-01-13 2015-07-15 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN104835852A (zh) * 2014-02-06 2015-08-12 住友电气工业株式会社 二极管
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件
CN107055514A (zh) * 2015-12-16 2017-08-18 三星电子株式会社 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法
CN108010964A (zh) * 2017-11-29 2018-05-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
CN109285829A (zh) * 2017-07-20 2019-01-29 格芯公司 低电容静电放电（esd）器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999225B (zh) * 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
KR101975894B1 (ko) * 2012-12-04 2019-08-28 삼성전자주식회사 정전기 방전 보호 장치
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
DE102015210923B4 (de) * 2015-06-15 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
US10529810B1 (en) 2015-12-11 2020-01-07 Maxpower Semiconductor, Inc. Lateral semiconductor power devices
CN109192787B (zh) * 2018-07-19 2021-07-13 东南大学 一种具有两极肖特基控制的凹槽型阳极frd及制造方法
CN113823679A (zh) * 2021-11-23 2021-12-21 成都蓉矽半导体有限公司 栅控二极管整流器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587547A (en) * 1979-05-07 1986-05-06 Nippon Telegraph & Telephone Public Corp. Electrode structure for a semiconductor devices
US20090140290A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Semiconductor component including a short-circuit structure
US20090315036A1 (en) * 2006-08-01 2009-12-24 Qingchun Zhang Semiconductor devices including schottky diodes having doped regions arranged as islands and methods of fabricating same
US20110147767A1 (en) * 2008-08-21 2011-06-23 Showa Denko K.K. Semiconductor device and manufacturing method of semiconductor device
US20110207310A1 (en) * 2006-08-31 2011-08-25 Infineon Technologies Austria Ag Semiconductor device with a field stop zone and process of producing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801986A (en) * 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
JP2851026B2 (ja) 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
DE19804580C2 (de) 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
JP2003163357A (ja) * 2001-11-26 2003-06-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
DE10361136B4 (de) 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
DE102006025958B3 (de) 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102006047244B4 (de) 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US9153674B2 (en) * 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
US8981460B2 (en) * 2010-12-20 2015-03-17 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587547A (en) * 1979-05-07 1986-05-06 Nippon Telegraph & Telephone Public Corp. Electrode structure for a semiconductor devices
US20090315036A1 (en) * 2006-08-01 2009-12-24 Qingchun Zhang Semiconductor devices including schottky diodes having doped regions arranged as islands and methods of fabricating same
US20110207310A1 (en) * 2006-08-31 2011-08-25 Infineon Technologies Austria Ag Semiconductor device with a field stop zone and process of producing the same
US20090140290A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Semiconductor component including a short-circuit structure
US20110147767A1 (en) * 2008-08-21 2011-06-23 Showa Denko K.K. Semiconductor device and manufacturing method of semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637940A (zh) * 2013-11-14 2015-05-20 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN104637940B (zh) * 2013-11-14 2017-10-13 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN104779278B (zh) * 2014-01-13 2018-04-20 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN104779278A (zh) * 2014-01-13 2015-07-15 英飞凌科技股份有限公司 双极半导体器件及其制造方法
CN104835852A (zh) * 2014-02-06 2015-08-12 住友电气工业株式会社 二极管
CN104835852B (zh) * 2014-02-06 2018-11-06 住友电气工业株式会社 二极管
CN105529359A (zh) * 2014-10-21 2016-04-27 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件
CN105529359B (zh) * 2014-10-21 2019-05-14 英飞凌科技股份有限公司 具有包含深能级掺杂剂的辅助结构的半导体器件
CN107055514A (zh) * 2015-12-16 2017-08-18 三星电子株式会社 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法
CN109285829A (zh) * 2017-07-20 2019-01-29 格芯公司 低电容静电放电（esd）器件
CN109285829B (zh) * 2017-07-20 2023-06-02 格芯美国公司 低电容静电放电（esd）器件
CN108010964A (zh) * 2017-11-29 2018-05-08 吉林华微电子股份有限公司 一种igbt器件及制造方法
CN108010964B (zh) * 2017-11-29 2020-09-08 吉林华微电子股份有限公司 一种igbt器件及制造方法

Also Published As

Publication number Publication date
US8809902B2 (en) 2014-08-19
CN105304695B (zh) 2019-02-15
DE102012109902A1 (de) 2013-04-18
US20130092977A1 (en) 2013-04-18
CN105304695A (zh) 2016-02-03
US20170338306A1 (en) 2017-11-23
US20150008477A1 (en) 2015-01-08
CN103050547B (zh) 2015-10-28
US10103227B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
CN103050547B (zh) 功率半导体二极管、igbt及其制造方法
CN102593168B (zh) 半导体器件和逆导igbt
CN102054859B (zh) 双极型半导体器件和制造方法
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
JP2023160970A (ja) 半導体装置
CN105322002A (zh) 反向传导igbt
CN104716168B (zh) 带有复合区的半导体器件
CN103930974A (zh) 制造GaN混合P-I-N肖特基(MPS)二极管的方法
KR20130093126A (ko) 개선된 쇼트키 정류기
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
CN103972281A (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
TW200947701A (en) Improved sawtooth electric field drift region structure for power semiconductor devices
CN103000667B (zh) 半导体器件和制造该半导体器件的方法
US20150287840A1 (en) Semiconductor device
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
CN103208529A (zh) 半导体二极管以及用于形成半导体二极管的方法
JP7414047B2 (ja) 半導体装置
CN106298774A (zh) 一种mps二极管及其制造方法
CN105702577A (zh) 具有金属半导体结的半导体器件及其制造
Wang et al. Comprehensive design and numerical study of GaN vertical MPS diodes towards alleviated electric field crowding and efficient carrier injection
CN102931228B (zh) 逆导igbt器件及制造方法
CN107170837A (zh) 一种半导体器件及制造方法
US20230187488A1 (en) Semiconductor Device with Gradual Injection of Charge Carriers for Softer Reverse Recovery
CN115832054A (zh) 一种碳化硅mosfet结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant