CN107055514A - 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法 - Google Patents

多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法 Download PDF

Info

Publication number
CN107055514A
CN107055514A CN201611166044.7A CN201611166044A CN107055514A CN 107055514 A CN107055514 A CN 107055514A CN 201611166044 A CN201611166044 A CN 201611166044A CN 107055514 A CN107055514 A CN 107055514A
Authority
CN
China
Prior art keywords
graphene
layer graphene
layer
source gas
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611166044.7A
Other languages
English (en)
Other versions
CN107055514B (zh
Inventor
金孝媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107055514A publication Critical patent/CN107055514A/zh
Application granted granted Critical
Publication of CN107055514B publication Critical patent/CN107055514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/04—Specific amount of layers or specific thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法。在形成所述多层石墨烯的方法中，在底层上形成第一石墨烯，然后通过使第一石墨烯上的两个相邻区域暴露于源气体而形成多层石墨烯。通过使温度和/或源气体差异化，所述多层石墨烯在所述两个相邻的区域中具有不同的电特性。

Description

多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造 所述器件的方法
对相关申请的交叉引用
本申请要求2015年12月16日在韩国知识产权局提交的韩国专利申请No.10-2015-0180193的优先权，将其公开内容全部引入本文作为参考。
技术领域
本公开内容涉及多层石墨烯、其形成方法、包括所述多层石墨烯的器件、和制造所述器件的方法。
背景技术
石墨烯是由碳(C)原子组成的六边形单层结构。石墨烯是在结构上和在化学上稳定的并且具有良好的电特性和物理特性。例如，石墨烯具有为硅(Si)的电荷迁移率的至少100倍高的电荷迁移率(例如，约2×105cm2/Vs)、和为铜(Cu)的电流密度的至少100倍高的电流密度(例如，约108A/cm2)。此外，石墨烯可具有非常高的费米速度(VF)。石墨烯可包括单原子层，或者可通过将若干单原子层一个堆叠在另一个之上而形成多层石墨烯。结果，石墨烯作为可克服相关领域中的材料的限制的下一代材料已经引起关注。
由于石墨烯的多种优点，已经进行了将石墨烯应用于若干电子器件的研究。就此而言，石墨烯需要具有半导体特性。然而，根据现有方法形成包括具有良好特性的pn结的石墨烯可为困难的。
发明内容
一个或多个示例性实施方式提供具有良好的电特性和物理性质的多层石墨烯、以及形成所述多层石墨烯的方法。
一个或多个示例性实施方式还提供具有良好的pn结性质的多层石墨烯、和形成所述多层石墨烯的方法。
一个或多个示例性实施方式还提供具有存在于pn结边界处的窄的耗尽区的多层石墨烯、和形成所述多层石墨烯的方法。
一个或多个示例性实施方式还提供图案化的多层石墨烯和形成所述图案化的多层石墨烯的方法。
一个或多个示例性实施方式还提供具有无缺陷的边缘部分的多层石墨烯、和形成所述多层石墨烯的方法。
一个或多个示例性实施方式还提供包括所述多层石墨烯的器件(包含石墨烯的器件)。
一个或多个示例性实施方式还提供制造所述包括多层石墨烯的器件的方法。
根据一种示例性实施方式的方面，形成多层石墨烯的方法包括：在底层(下层)上形成第一石墨烯；通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分，其中第一温度和第二温度彼此不同。
第一石墨烯可为单层石墨烯。作为另一实例，第一石墨烯可为双层石墨烯、或者包括三个或更多个层的多层石墨烯。
第一多层石墨烯和第二多层石墨烯的至少一个可为双层石墨烯。
第一多层石墨烯和第二多层石墨烯之一可为p型且另一个可为n型，并且第一多层石墨烯和第二多层石墨烯可形成pn结。
第一源气体和第二源气体可为相同的。第一源气体和第二源气体各自可包括含氮(N)的烃化合物。所述含N的烃化合物可包括吡啶(C5H5N)。第一温度可为约700℃或更高，且第二温度可为约550℃或更低。第一石墨烯可通过使用第一源气体在第一温度下形成。
第一多层石墨烯可为p型，且第二多层石墨烯可为n型。
由于所述底层的掺杂效应，第一多层石墨烯可形成为p型，且由于存在于第二源气体中的n型掺杂剂，第二多层石墨烯可形成为n型。
第一源气体和第二源气体可彼此不同。例如，第一源气体和第二源气体之一可包括第一烃化合物且另一种可包括第二烃化合物。第一烃化合物可不包含N，且第二烃化合物可包含N。
所述方法可进一步包括形成直接结合或间接结合至第一多层石墨烯或第二多层石墨烯的第三多层石墨烯，且第三多层石墨烯可为p型或n型。例如，第一到第三多层石墨烯可形成pnp或npn结结构。
第一多层石墨烯和第二多层石墨烯可两者均为p型传导类型或者n型传导类型并且可具有彼此不同的掺杂浓度。第一源气体和第二源气体可为相同的。第一源气体和第二源气体各自可包括含N的烃化合物。所述含N的烃化合物可包括吡啶(C5H5N)。第一温度可为约550℃-约800℃，且第二温度可为约550℃或更低。第一石墨烯可通过使用第一源气体在第一温度下形成。第一多层石墨烯可为n型，且第二多层石墨烯可为n+型。
第一多层石墨烯可使用使第一石墨烯的第一区域暴露的第一掩模形成，且第二多层石墨烯可使用使第一石墨烯的第二区域暴露的第二掩模形成。替代地，第一和第二多层石墨烯可随机分布。
所述底层可包括催化剂金属。例如，所述催化剂金属可包括铂(Pt)或金(Au)。作为另一实例，所述催化剂金属可包括Al、Ag、Cu、Ti、Co、Ni、或Pd。
所述底层的形成可包括在基底上形成第一材料层和通过将第一材料层图案化而形成彼此间隔开的多个底层。
根据另一示例性实施方式的方面，形成多层石墨烯的方法包括：在底层上形成第一石墨烯；通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分，其中第一源气体和第二源气体彼此不同。第一石墨烯可为单层石墨烯。作为另一实例，第一石墨烯可为双层石墨烯、或者包括三个或更多个层的多层石墨烯。第一多层石墨烯和第二多层石墨烯的至少一个可为双层石墨烯。第一源气体和第二源气体之一可包括第一烃化合物且另一种可包括第二烃化合物。第一烃化合物可不包含N，且第二烃化合物可包含N。可通过第一烃化合物将第一多层石墨烯形成为p型，且可通过第二烃化合物将第二多层石墨烯形成为n型。第一烃化合物可包括如下的至少一种：苯(C6H6)、乙烯(C2H4)、乙炔(C2H2)、和三乙基硼烷(C6H15B)。第一烃化合物可包含硼(B)。第二烃化合物可包括吡啶(C5H5N)。第一石墨烯可使用第一烃化合物形成。
根据另一示例性实施方式的方面，形成多层石墨烯的方法包括：在底层上形成第一石墨烯；和通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成多层石墨烯，所述多层石墨烯包括第一石墨烯的与第一区域对应的部分。用于形成第一石墨烯的温度不同于第一温度，或者用于形成第一石墨烯的源气体不同于第一源气体。第一石墨烯可为单层石墨烯，且所述多层石墨烯可为双层石墨烯。作为另一实例，第一石墨烯可为双层石墨烯、或者包括三个或更多个层的多层石墨烯。第一石墨烯和所述多层石墨烯之一可为p型且另一个可为n型，并且第一石墨烯和所述多层石墨烯可形成pn结。
根据另一示例性实施方式的方面，制造包含石墨烯的器件的方法包括：形成多层石墨烯；和形成包括所述多层石墨烯的器件单元。所述多层石墨烯的形成包括在底层上形成第一石墨烯；通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分。第一温度和第二温度彼此不同，或者第一源气体和第二源气体彼此不同。
根据另一示例性实施方式的方面，制造包含石墨烯的器件的方法包括：形成多层石墨烯；和形成包括所述多层石墨烯的器件单元。所述形成多层石墨烯包括：在底层上形成第一石墨烯；和通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分。形成第一石墨烯的温度不同于第一温度、或者用于形成第一石墨烯的源气体不同于第一源气体。
可在第一基底上形成所述多层石墨烯，且可在将所述多层石墨烯从第一基底转移至第二基底之后在第二基底上形成所述器件单元。替代地，所述多层石墨烯可形成于第一基底上，且所述器件单元也可形成于第一基底上。
根据另一示例性实施方式的方面，包含石墨烯的器件包括通过使用包括如下的方法形成的多层石墨烯：在底层上形成第一石墨烯；通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分，其中第一温度和第二温度彼此不同或者第一源气体和第二源气体彼此不同。
根据另一示例性实施方式的方面，包含石墨烯的器件包括：通过使用包括如下的方法形成的多层石墨烯：在底层上形成第一石墨烯；和通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分，其中形成第一石墨烯的温度不同于第一温度或者用于形成第一石墨烯的源气体不同于第一源气体。
所述包含石墨烯的器件可为二极管，且所述包含石墨烯的器件可进一步包括连接至第一多层石墨烯的第一电极和连接至第二多层石墨烯的第二电极。
所述包含石墨烯的器件可为晶体管，且所述多层石墨烯可用作沟道层。所述多层石墨烯可具有pnp或npn结结构。
所述包含石墨烯的器件可包括如下之一：隧穿器件、双结型晶体管(BJT)、势垒晶体管(barristor)、场效应晶体管(FET)、存储器件、太阳能电池、光电探测器、传感器、和发光器件。
根据另一示例性实施方式的方面，石墨烯器件包括多层石墨烯，所述多层石墨烯包括形成于第一区域中的n型多层石墨烯；和形成于与第一区域相邻的第二区域中的p型多层石墨烯，其中所述n型多层石墨烯具有其中碳(C)原子的一些被第一原子代替的晶体结构，且所述p型多层石墨烯具有仅包括C原子的晶体结构或者具有其中C原子的一些被不同于第一原子的第二原子代替的晶体结构。所述多层石墨烯可为双层石墨烯。第一原子可为N原子。
附图说明
由结合附图考虑的示例性实施方式的以下描述，以上和/或其它方面将变得明晰和更容易理解，其中：
图1A-1F为说明根据一种示例性实施方式的形成多层石墨烯的方法的横截面图；
图2为显示图1D中所示的第一双层石墨烯的能带结构的图；
图3为按照根据图1A-1D的示例性实施方式的方法形成的多层石墨烯的透视图；
图4A-4F为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图；
图5A-5H为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图；
图6A-6D为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图；
图7A-7D为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图；
图8为按照根据图7A-7D的示例性实施方式的方法随机形成的多层石墨烯的平面图；
图9A-9F为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图；
图10A-10C为说明根据另一示例性实施方式的制造多层石墨烯的方法的透视图；
图11为根据一种示例性实施方式的多层石墨烯的结构的平面图；
图12为根据另一示例性实施方式的多层石墨烯的结构的平面图；
图13A-13C为说明根据一种示例性实施方式的制造包含石墨烯的器件的方法的透视图；
图14A-14C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图；
图15A-15C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图；
图16A-16C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图；
图17A和17B为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图；
图18为显示N掺杂的单层石墨烯的扫描隧穿显微镜法(STM)图像；
图19为显示根据一种示例性实施方式制造的n型双层石墨烯的STM图像；和
图20-24显示可用于形成示例性实施方式中的多层石墨烯的多种源气体的化学结构。
具体实施方式
现在将参照附图详细地描述多层石墨烯、其形成方法、包括所述多层石墨烯的器件、和制造所述器件的方法。图中相同的附图标记表示相同的要素，并且在图中，为了清楚和为了便于说明，可放大要素的尺寸。将理解，当一个材料层被称为“形成于”基底、区域、元件、或者另外的层“上”或者“与”基底、区域、元件、或者另外的层相邻时，其可直接地或间接地形成于所述基底、区域、元件、或者另外的层上或者与所述基底、区域、元件、或者另外的层相邻。即，例如，可存在中间基底、区域、元件、或者层。在以下示例性实施方式中构成各层的材料是示例性的，并且因此可使用其它材料。如本文中使用的术语“烃化合物”指的是由碳、氢和任选的杂原子例如氮或硼组成的化合物。
图1A-1F为说明根据一种示例性实施方式的形成多层石墨烯的方法的横截面图。
参照图1A，准备其上形成有底层120的基底110。基底110可为例如硅(Si)基底，但是可为任何其它合适的基底。底层120可为这样的材料层：其包括用于在所述材料层上形成石墨烯的催化剂。所述催化剂可为金属。因此，底层120可被称为催化剂金属层。例如，底层120可包括铂(Pt)作为催化剂。在这样的情况下，底层120可为Pt层。
接下来，可通过使用第一源气体130在第一温度T10下进行第一石墨烯形成过程。可将第一源气体130注入到包括基底110的腔室中以使第一源气体130的材料吸附至底层120的暴露区域(即，第一区域)。可将基底110或者所述腔室加热至第一温度T10。第一源气体130的注入之后可为所述加热，或者所述加热之后可为第一源气体130的注入。替代地，所述加热和所述注入可同时进行。结果，如图1B中所示，可在底层120上形成第一石墨烯141。通过例如调节所述加热的持续时间，第一石墨烯141可形成为单层(单原子层)。
图1A和1B中的形成第一石墨烯141的过程可为一种化学气相沉积(CVD)。稍后将更详细地描述通过使用第一源气体130和第一温度T10形成第一石墨烯141。
参照图1C，可在基底110上形成第一掩模层150以使第一石墨烯141的第一区域A1是开放的和以覆盖其剩余区域。第一掩模层150可由金属、金属化合物、氧化物、氮化物等形成，或者可由在相对高的温度(例如，约500℃或更高)下可使用的聚合物形成。
接着，可通过使用第一源气体130在第一温度T10下进行第一多层石墨烯形成过程。可将第一源气体130注入到腔室中，并且可将基底110或所述腔室加热至第一温度T10。与前述实例类似，第一源气体130的注入之后可为所述加热，或者所述加热之后可为第一源气体130的注入，或者所述加热和所述注入可同时进行。结果，第一源气体130的材料可经由第一区域A1的第一石墨烯141a吸附至底层120(参见图1D)，从而额外地形成第二石墨烯142(参见图1D)。因此，可在第一区域A1中形成第一多层石墨烯140a。形成于第一区域A1中的第二石墨烯142可同样为单层石墨烯。在此情况下，第一多层石墨烯140a可为双层石墨烯。
接着，如图1D中所示，将图1C的第一掩模层150除去。
接着，如图1E中所示，在第一多层石墨烯140a上形成第二掩模层170以覆盖第一多层石墨烯140a。第二掩模层170使第一石墨烯141的第二区域A2暴露，第二区域A2不包括第一多层石墨烯140a。第二区域A2可与第一区域A1相邻。
接着，可通过使用第二源气体160在第二温度T20下在第一石墨烯141的未被第二掩模层170覆盖并且被暴露的第二区域A2中进行第二多层石墨烯形成过程。
可将第二源气体160注入到包括基底110的腔室中，并且可将基底110或所述腔室加热至第二温度T20。第二源气体160的注入之后可为所述加热，或者所述加热之后可为第二源气体160的注入，或者所述加热和所述注入可同时进行。结果，第二源气体160的材料可经由第二区域A2的第一石墨烯141b吸附至底层120(参见图1F)，从而形成第三石墨烯143(参见图1F)。因此，如图1F中所示，可在第二区域A2中形成第二多层石墨烯140b。形成于第二区域A2中的第三石墨烯143可同样为单层石墨烯。在此情况下，第二多层石墨烯140b可为双层石墨烯。
由于第一和第二多层石墨烯140a和140b分别形成于彼此相邻的第一和第二区域A1和A2中，因此，第一和第二多层石墨烯140a和140b在同一平面上彼此接触。换而言之，第二多层石墨烯140b可结合至第一多层石墨烯140a的侧面。
根据本示例性实施方式，图1A和1C的第一源气体130可与图1E的第二源气体160相同。在此情况下，第一源气体130和第二源气体160可包括含氮(N)的烃化合物。所述含N的烃化合物可包括例如吡啶(C5H5N)。换而言之，第一源气体130和第二源气体160两者都可为吡啶(C5H5N)气体。即使当如上所述使用相同的源气体130和160时，如下文中将描述的，通过使用不同的工艺温度T10和T20，也可形成具有不同的半导体类型的第一和第二多层石墨烯140a和140b。用于形成第一石墨烯141或者第一多层石墨烯140a的第一温度T10可为约700℃或更高，且用于形成第二多层石墨烯140b的第二温度T20可为约550℃或更低。更详细地，第一温度T10可为约700℃-约1200℃，且第二温度T20可为约450℃-约550℃。
在图1A和1C中，当第一源气体130包括吡啶(C5H5N)且第一温度T10为约700℃或更高时，不仅吡啶中的氢(H)而且吡啶中的N均可在该高温下被分解和除去。因此，图1C的第一多层石墨烯140a可不包括N原子。由于N原子可充当石墨烯的n型掺杂剂，因此在第一多层石墨烯140a中可不包括N原子。在此情况下，由于由底层120导致的掺杂效应，第一多层石墨烯140a可为p型石墨烯。
图2为显示双层石墨烯的优势能带的结构的图。费米能级设为零。参照图2，双层石墨烯具有带隙结构。这可理解为，随着石墨烯形成双层，当碳(C)原子的电相互作用的对称性崩溃时，具有带隙。当双层石墨烯形成于Pt上时，由于Pt，双层石墨烯的带隙的中间值相对于费米能级增加几百mV(例如，约300mV)。如上所述，第一多层石墨烯140a可为双层石墨烯。在此情况下，如图2中所示，第一多层石墨烯140a(双层石墨烯)可具有拥有p型半导体特性的带隙开口。许多基于Si的半导体器件利用半导体的带隙性质。然而，单层石墨烯具有零带隙，因为π带和π+半填充带在狄拉克点处相交，并且即使当通过对单层石墨烯进行掺杂而使狄拉克点从费米能级向上或者向下移动，该零带隙也继续保持。因此，在如下方面存在限制：将这样的单层石墨烯没有变化地应用于许多现有的基于Si的半导体器件。然而，根据本示例性实施方式制造的多层石墨烯140(双层石墨烯)(参见例如图3)由于双层结构而打开带隙，并且因此可同样利用现有领域中已经利用的半导体的现有带隙特性。在图1E中，当第二源气体160包括吡啶并且第二温度T20为约550℃或更低时，吡啶中的N在该相对低的温度下可不被除去，并且可与C一起用于形成图1F的第三石墨烯143。即使当在图1A和1C中第一温度T10为约700℃或更高并且因此第一石墨烯141的大多数N原子被除去时，在图1E的第二多层石墨烯形成过程中，吡啶的N也渗透到第二区域A2的第一石墨烯141中，并且因此，如图1F中所示，第二区域A2的第一石墨烯141b被N原子掺杂。因此，图1F的第二多层石墨烯140b可包括N原子。由于N原子可为n型掺杂剂，因此由于所述N原子，第二多层石墨烯140b可具有n型半导体特性。与以上描述类似，第二多层石墨烯140b可形成为双层。在此情况下，第二多层石墨烯140b可由于双层效应而具有带隙结构。换而言之，第二多层石墨烯140b可具有拥有n型半导体特性的带隙开口。
通过调节第二温度T20，可调节第二多层石墨烯140b的掺杂浓度，因为第二多层石墨烯140b中包括的N原子的量取决于第二温度T20而变化。当第二温度T20降低(例如，更接近于约450℃)时，第二石墨烯140b的n掺杂浓度可增加。另一方面，当第二温度T20升高(例如，更接近于约550℃)时，第二多层石墨烯140b的n掺杂浓度可降低。因此，通过将第二温度T20调节在预定温度范围内，可容易地控制第二多层石墨烯140b的掺杂浓度。
照这样，由于在石墨烯生长操作中使用一种类型的源气体，但是使用不同的工艺温度，因此可非常容易地形成p型和n型多层石墨烯(即，140a和140b)。由于使用一种类型的源气体，因此简化了工艺，导致制造成本和制造持续时间的减少。根据如上所述的方法形成的在p型和n型多层石墨烯(即140a和140b)之间的结即pn结可具有良好的特性。由于所述p型和n型多层石墨烯(即，140a和140b)可具有无缺陷的结构或者拥有很少缺陷的结构，因此包括p型和n型多层石墨烯140a和140b的多层石墨烯140可具有良好的电特性和物理性质。稍后将参照图10等更详细地描述多层石墨烯140的结晶结构和特征。
当形成第一多层石墨烯140a并且在此状态下使用第二源气体160和第二温度T20形成第二多层石墨烯140b时，C原子朝着在能量方面最稳定的位置移动。在这方面，第二多层石墨烯140b可从第一多层石墨烯140a的侧面生长。因此，第一多层石墨烯140a和第二多层石墨烯140b之间的边界可不具有缺陷或者具有很少的缺陷。换而言之，第一多层石墨烯140a和第二多层石墨烯140b之间的键可接近于化学键。因此，第一多层石墨烯140a和第二多层石墨烯140b可被认为形成pn结。第一多层石墨烯140a和第二多层石墨烯140b可构成图3的多层石墨烯140。换而言之，多层石墨烯140可被认为具有pn结结构。
虽然在本示例性实施方式中底层120包括Pt作为催化剂材料，但是本公开内容的实施方式不限于此。例如，即使当底层120包括金(Au)作为催化剂时，由于底层120中的Au，第一多层石墨烯140a的带隙也可相对于费米能级增加，并且因此第一多层石墨烯140a可具有p型传导性。
作为另一实例，当底层120包括金属催化剂例如Al、Ag、Cu、Ti、Co、Ni、或Pd时，第一多层石墨烯140a的带隙可相对于费米能级降低并且因此第一多层石墨烯140a可具有n型传导性。在此情况下，通过适当地选择第二源气体160和第二温度T20，第一多层石墨烯140a和第二多层石墨烯140b可具有n-n+结或者np结。
图3为使用根据本示例性实施方式的方法完整地形成的多层石墨烯140的透视图。参照图3，多层石墨烯140包括第一和第二多层石墨烯140a和140b。多层石墨烯140可形成于基底110上的底层120上。如上所述，第一和第二多层石墨烯140a和140b可在侧向上接合在一起。第一多层石墨烯140a可为第一类型半导体，且第二多层石墨烯140b可为第二类型半导体。如上所述，由于第一多层石墨烯140a具有带隙打开的(开放的)p型传导性并且第二多层石墨烯140b具有带隙打开的n型传导性，因此第一和第二多层石墨烯140a和140b可形成pn结。
根据本示例性实施方式，第一石墨烯141为单层石墨烯，并且第一多层石墨烯140a和第二多层石墨烯140b为双层石墨烯。然而，本公开内容的实施方式不限于此。因此，通过例如调节加热过程的持续时间，第一石墨烯141可生长为双层、或者三个或更多个层的多层。类似地，第二和第三石墨烯142和143各自可生长为双层、或者三个或更多个层的多层。当第一石墨烯141为双层石墨烯并且第二和第三石墨烯142和143各自为单层石墨烯时，第一多层石墨烯140a和第二多层石墨烯140b可为三层石墨烯。替代地，当第一石墨烯141为单层石墨烯并且第二和第三石墨烯142和143各自为双层石墨烯时，第一多层石墨烯140a和第二多层石墨烯140b可为三层石墨烯。这样的三层石墨烯的电特性随着堆叠顺序而变化。例如，贝尔纳(Bernal)(ABA堆类型)三层石墨烯具有拥有可调的带隙的半金属特性。此外，菱面体(rhombohedral)(ABC堆类型)三层石墨烯具有拥有可调的带隙的半导体特性。作为另一实例，第一石墨烯141可形成为单层石墨烯并且第二和第三石墨烯142和143可形成为多层石墨烯，或者第一石墨烯141可形成为多层石墨烯并且第二和第三石墨烯142和143可形成为单层石墨烯，或者第一石墨烯141以及第二和第三石墨烯142和143全部可为多层石墨烯。作为另一实例，第一多层石墨烯140a中包括的层的数量可不同于第二多层石墨烯140b中包括的层的数量。本领域普通技术人员将理解，第一石墨烯141中包括的层的数量以及第二和第三石墨烯142和143各自中包括的层的数量可根据期望的特性适当地选择。
根据本示例性实施方式，所述p型和n型多层石墨烯(即，140a和140b)是使用相同的源气体130和160形成的。然而，根据另一示例性实施方式，所述p型和n型多层石墨烯(即，140a和140b)可使用不同的源气体形成。该示例性实施方式示于图4A-4F中。
图4A-4F为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图。
参照图4A，准备其上形成有底层220的基底210。底层220可包括催化剂例如Pt、Ni、Cu、Ir等。如图4B中所示，通过使用第一源气体230在第一温度T11下在底层220上形成第一石墨烯241。通过例如调节加热过程的持续时间，第一石墨烯241可形成为单层(单原子层)。通过例如延长加热过程的持续时间，第一石墨烯241也可生长为双层、或者三个或更多个层的多层。
接着，参照图4C，可形成第一掩模层250以使第一石墨烯241的第一区域B1开放并且覆盖其剩余区域。这可类似于其中在基底110上形成底层120和第一掩模层150的图1C的结构。第一掩模层250可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。接着，可通过使用第二源气体260在第二温度T21下进行第一多层石墨烯形成过程。
作为图4C的第一多层石墨烯形成过程的结果，如图4D中所示，第一石墨烯241的未被第一掩模层250覆盖的区域即第一区域B1可变成第一多层石墨烯240a。换而言之，第二源气体260的材料可经由暴露的第一区域B1的第一石墨烯241a吸附至底层220，从而形成第二石墨烯242(参见图4D)。因此，可在第一区域B1中形成第一多层石墨烯240a。形成于第一区域B1中的第二石墨烯242可同样为单层石墨烯。在此情况下，第一多层石墨烯240a可为双层石墨烯。替代地，第二石墨烯242可生长为双层、或者三个或更多个层的多层。在此情况下，第一多层石墨烯240a可为包括三个或更多个层的多层石墨烯。
参照图4D和4E，在除去图4C的第一掩模层250之后，可在第一多层石墨烯240a上形成第二掩模层270。第二掩模层270可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。第二掩模层270使第一石墨烯241的第二区域B2暴露，第二区域B2不包括第一多层石墨烯240a。可通过使用第三源气体280在第三温度T31下在第二区域B2中进行第二多层石墨烯形成过程。结果，第三源气体280的材料经由第二区域B2的第一石墨烯241b吸附至底层220，从而形成第三石墨烯243(参见图4F)。形成于第二区域B2中的第三石墨烯243可同样为单层石墨烯。在此情况下，第二多层石墨烯240b(参见图4F)可为双层石墨烯。替代地，第三石墨烯243可生长为双层、或者三个或更多个层的多层。在此情况下，第二多层石墨烯240b可为包括三个或更多个层的多层石墨烯。
结果，如图4F中所示，在第二区域B2中可形成与第一多层石墨烯240a结合的第二多层石墨烯240b。形成于第二区域B2中的第三石墨烯243可同样为单层石墨烯。在此情况下，第二多层石墨烯240b可为双层石墨烯。第一多层石墨烯240a和第二多层石墨烯240b可构成多层石墨烯240。如上所述，第一多层石墨烯240a和第二多层石墨烯240b可为双层。在此情况下，多层石墨烯240可为双层石墨烯。
根据本示例性实施方式，图4C的第二源气体260可不同于图4E的第三源气体280。例如，第二源气体260可包括第一烃化合物，且第三源气体280可包括第二烃化合物。第一烃化合物可不包含N，且第二烃化合物可包含N。例如，第二源气体260可包括烃化合物例如苯(C6H6)、乙烯(C2H4)、或者乙炔(C2H2)。所述烃化合物可仅由C和H组成。第二源气体260可包括含硼(B)的烃化合物例如三乙基硼烷(C6H15B)。因此，第二源气体260可包含包括苯(C6H6)、乙烯(C2H4)、乙炔(C2H2)、和三乙基硼烷(C6H15B)在内的烃化合物的至少一种。第三源气体280可包括含N的烃化合物例如吡啶(C5H5N)。照这样，当第二源气体260和第三源气体280不同时，第二温度T21和第三温度T31可彼此不同或者可彼此相同。第二温度T21可高于第三温度T31，或者反过来。在一些情况下，两个温度T21和T31可彼此相等或者可彼此类似。
在图4C中，当第二源气体260包括苯(C6H6)、乙烯(C2H4)、或者乙炔(C2H2)时，第二温度T21可为约450℃-约1200℃。当第二源气体260包括三乙基硼烷(C6H15B)时，第二温度T21可为约320℃-约630℃。在该条件下，图4D的第一多层石墨烯240a可具有p型传导性。因此，第二温度T21可具有约320℃-约1200℃的宽的范围。当第二源气体260包括烃化合物例如苯(C6H6)、乙烯(C2H4)、或乙炔(C2H2)时，第一多层石墨烯240a可仅由C原子组成并且由于底层220而可具有p型半导体特性。当第二源气体260包括烃化合物例如三乙基硼烷(C6H15B)时，第一多层石墨烯240a可包括B原子并且由于B原子而可具有p型半导体特性。B可充当石墨烯的p型掺杂剂。如上所述，第一多层石墨烯240a可为双层。在此情况下，第一多层石墨烯240a可为具有带隙开口的p型双层石墨烯。
图4A的第一源气体230可与图4C的第二源气体260相同或不同。例如，图4A的第一源气体230可与图4C的第二源气体260相同，且第一温度T11可等于第二温度T21。作为另一实例，图4A的第一源气体230和第一温度T11可与图1A的第一源气体130和第一温度T10相同。
在图4D中，当第三源气体280包括吡啶(C5H5N)时，第三温度T31可为约550℃或更低。在此情况下，图4F的所形成的第二多层石墨烯240b可为包括N原子的n型多层石墨烯，其与以上参照图1E和1F关于第二多层石墨烯140b呈现的相同。第三温度T31可在约450℃-约550℃的范围内。如上所述，第二多层石墨烯240b可为双层。在此情况下，第二多层石墨烯240b可为具有带隙开口的n型双层石墨烯。
结果，根据本示例性实施方式形成的多层石墨烯240的带隙是打开的，并且多层石墨烯240可为pn结化的双层石墨烯。通过根据期望的特性适当地选择第一石墨烯241中包括的层的数量以及第二和第三石墨烯层242和243各自中包括的层的数量，多层石墨烯240可为包括三个或更多个层的多层石墨烯。
根据图4A-4F的示例性实施方式，第一多层石墨烯240a可为p型并且第二多层石墨烯240b可为n型。根据另一示例性实施方式，可首先形成n型多层石墨烯，且可然后形成p型多层石墨烯。例如，通过颠倒图4C的第一多层石墨烯形成过程和图4E的第二多层石墨烯形成过程，可首先形成n型多层石墨烯，且可然后形成p型多层石墨烯。在此情况下，为了防止在所述p型多层石墨烯的形成期间对所述n型多层石墨烯的破坏，用于形成所述p型多层石墨烯的温度可低于或等于用于形成所述n型多层石墨烯的温度。
图5A-5H为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图。
参照图5A，准备其上形成有底层320的基底310。基底310和底层320可与图1A的基底110和底层120或者图4A的基底210和底层220相同或类似。
如图5B中所示，通过使用第一源气体330在第一温度T13下在底层320上形成第一石墨烯341。图5A和5B的过程可与图1A和1B或者图4A和4B的第一石墨烯形成过程相同或类似。
接着，参照图5C，可形成第一掩模层350以使第一石墨烯341的第一区域C1开放和以覆盖其剩余区域。这可与其中在基底110上形成底层120和第一掩模层150的图1C的结构类似。第一掩模层350可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。接着，通过使用第二源气体360在第二温度T23下在第一区域C1中进行第一多层石墨烯形成过程。
第二源气体360和第二温度T23可分别对应于图1C的第一源气体130和第一温度T10，或者可分别对应于图4C的第二源气体260和第二温度T21。
作为图5C的第一多层石墨烯形成过程的结果，如图5D中所示，可形成包括第一区域C1的第一石墨烯341a和第二石墨烯342的第一多层石墨烯340a。第一多层石墨烯340a可为例如包括带隙开口的p型双层石墨烯。
参照图5E，在将图5C的第一掩模层350除去之后，可形成第二掩模层351。第一石墨烯341的第二区域C2可未被第二掩模层351覆盖并且可为暴露的。接着，可通过使用第三源气体370在第三温度T33下在第二区域C2中进行第二多层石墨烯形成过程。第三源气体370和第三温度T33可分别对应于图1E的第二源气体160和第二温度T20，或者可分别对应于图4E的第三源气体280和第三温度T31。
作为图5E的第二多层石墨烯形成过程的结果，如图5F中所示，可形成包括第二区域C2的第一石墨烯341b和第三石墨烯343的第二多层石墨烯340b。第二多层石墨烯340b可为例如包括带隙开口的n型双层石墨烯。
参照图5G，在将图5E的第二掩模层351除去之后，可形成第三掩模层352。第一石墨烯341的第三区域C3可未被第三掩模层352覆盖并且可为暴露的。接着，可在第一石墨烯341的暴露的第三区域C3中进行第三多层石墨烯形成过程。此时，可使用第四源气体380和第四温度T43。第四源气体380可包括含硼(B)的烃化合物例如三乙基硼烷(C6H15B)，或者包括烃化合物例如苯(C6H6)、乙烯(C2H4)、或者乙炔(C2H2)。当通过第三源气体370形成的第二多层石墨烯340b为n型且通过第四源气体380形成的图5H的第三多层石墨烯340c为p型时，用于形成第三多层石墨烯340c的第四温度T43可小于或等于用于形成第二多层石墨烯340b的第三温度T33。这可是为了防止在第三多层石墨烯340c的形成期间对第二多层石墨烯340b的破坏。例如，第四温度T43可低于约550℃或低于约500℃。
作为图5G的第三多层石墨烯形成过程的结果，如图5H中所示，可形成包括第三区域C3的第一石墨烯341c和第四石墨烯344的第三多层石墨烯340c。第三多层石墨烯340c可为例如包括带隙开口的p型双层石墨烯。
在图5H中，第一到第三多层石墨烯340a、340b、和340c可构成多层石墨烯340。多层石墨烯340可被认为具有pnp结结构。如上所述，第一到第三多层石墨烯340a、340b、和340c可为双层。在此情况下，多层石墨烯340可具有带隙。第一到第三多层石墨烯340a、340b、和340c的尺寸和形状可变化。通过根据期望的特性适当地选择图5B的第一石墨烯341中包括的层的数量以及图5D、5F、和5H的第二、第三、和第四石墨烯342、343、和344各自中包括的层的数量，多层石墨烯340可为包括三个或更多个层的多层石墨烯。
虽然图5A-5H图示和描述了形成具有pnp结结构的多层石墨烯340的方法，但是本领域普通技术人员将理解，也可形成具有npn结结构的多层石墨烯。
图6A-6D为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图。
参照图6A，准备其上形成有底层420的基底410。基底410和底层420可与图1A的基底110和底层120或者图4A的基底210和底层220相同或类似。
如图6B中所示，通过使用第一源气体430在第一温度T14下在底层420上形成第一石墨烯441。图6A和6B的过程可与图1A和1B或者图4A和4B的第一石墨烯形成过程相同或类似。通过例如调节加热过程的持续时间，第一石墨烯441可形成为单层。通过例如延长加热过程的持续时间，第一石墨烯441也可生长为双层、或者三个或更多个层的多层。
接着，参照图6C，可形成掩模层450以覆盖第一石墨烯441的一部分。掩模层450可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。接着，可通过使用第二源气体460在第二温度T24下进行多层石墨烯形成过程。图6C的多层石墨烯形成过程可与图1C的第一多层石墨烯形成过程或者图1E的第二多层石墨烯形成过程相同。图6C的多层石墨烯形成过程可与图4C的第一多层石墨烯形成过程或者图4E的第二多层石墨烯形成过程相同。
作为图6C的多层石墨烯形成过程的结果，如图6D中所示，第一石墨烯441的未被掩模层450覆盖的区域可变成多层石墨烯440。换而言之，第二源气体460的材料可经由暴露的第一石墨烯441a吸附至底层420，从而形成第二石墨烯442。因此，可在未被掩模层450覆盖的区域中形成多层石墨烯440。与以上描述类似，多层石墨烯440可为例如包括带隙开口的p型双层石墨烯或者包括带隙开口的n型双层石墨烯。当第一石墨烯441或第二石墨烯442为双层、或者三个或更多个层的多层时，多层石墨烯440可为包括三个或更多个层的多层石墨烯。
图6D中的剩余的在其上未形成多层石墨烯440的第一石墨烯441b由于底层420的掺杂效应而可具有p型或者n型传导性。例如，当如上所述，底层420包括Pt或者Au并且第一石墨烯441形成为单层时，剩余的第一石墨烯441b可具有封闭的带隙并且具有其中狄拉克点已经从费米能级简单地向上移动的能带结构，即p型传导性。
因此，剩余的第一石墨烯441b和多层石墨烯440可形成pn结或者pp结，并且可形成零带隙结构和非零带隙结构的结。通过根据期望的特性适当地选择第一石墨烯441中包括的层的数量和第二石墨烯442中包括的层的数量，多层石墨烯440可在包括不同数量的层的多层石墨烯之间具有结结构。
图7A-7D为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图。图8为按照根据图7A-7D的示例性实施方式的方法随机形成的多层石墨烯的平面图。
参照图7A，准备其上形成底层520的基底510。基底510和底层520可与图1A的基底110和底层120或者图4A的基底210和底层220相同或类似。
通过使用第一源气体530在第一温度T15下在底层520上形成图7B的第一石墨烯541。图7A的过程可与图1A和1B或者图4A和4B的第一石墨烯形成过程相同或类似。通过例如调节加热过程的持续时间，第一石墨烯541可形成为单层。通过例如延长加热过程的持续时间，第一石墨烯541可同样生长为双层、或者三个或更多个层的多层。
接着，如图7B中所示，可通过使用第二源气体560在第二温度T25下进行形成图7C的第一多层石墨烯540a的过程。形成第一多层石墨烯540a的图7B的过程可在没有任何掩模的情况下进行，并且可通过调节所述过程的持续时间而控制第一多层石墨烯540a的尺寸。由于不使用掩模，因此第二源气体560的材料可吸附至底层520上的随机区域，从而额外地形成第二石墨烯542(参见图7C)。因此，可在底层520上随机地和无规律地形成第一多层石墨烯540a(参见图7C)。由于形成第一多层石墨烯540a的过程在第二石墨烯542扩展到底层520的整个区域上之前停止，因此第二石墨烯542可为单层石墨烯。第二石墨烯542和位于其上的第一石墨烯541a构成第一多层石墨烯540a。形成第一多层石墨烯540a的过程可与图1C的第一多层石墨烯形成过程或者图4C的第一多层石墨烯形成过程类似，除了未使用掩模之外。
接着，如图7C中所示，可通过使用第三源气体570在第三温度T35下进行形成图7D的第二多层石墨烯540b的过程。形成第二多层石墨烯540b的图7C的过程可在没有任何掩模的情况下进行，并且可通过调节所述过程的持续时间而控制第二多层石墨烯540b的尺寸。当形成第一多层石墨烯540a并且在此状态下使用第三源气体570和第三温度T35形成第三石墨烯543时，C原子朝着在能量方面最稳定的位置移动。因此，第三石墨烯543可从第二石墨烯542的侧面生长。第三石墨烯543和位于其上的第一石墨烯541b构成第二多层石墨烯540b。由于形成第二多层石墨烯540b的过程在第三石墨烯543侵入第二石墨烯542的区域之前停止，因此第三石墨烯543可为单层石墨烯。
结果，如图7D中所示，第一多层石墨烯540a和第二多层石墨烯540b在任意的界面处结合在一起并且构成多层石墨烯540。当第一石墨烯541为单层时，多层石墨烯540可为双层。
如图8中所示，多层石墨烯540可随机地分布在底层520上，并且第一石墨烯541可保持在底层520的一些区域上。通过适当地调节用于形成第一和第二多层石墨烯540a和540b的持续时间，第一和第二多层石墨烯540a和540b可在底层520的整个表面上随机分布并且可致密地形成。
可制造包括如下的多层石墨烯例如具有以上随机结构的多层石墨烯540的各种器件：其在相同的基底上、或者已经被转移至另外的基底。
图9A-9F为说明根据另一示例性实施方式的制造多层石墨烯的方法的横截面图。
参照图9A，准备其上形成底层620的基底610。基底610和底层620可与图1A的基底110和底层120或者图4A的基底210和底层220相同或类似。
如图9B中所述，通过使用第一源气体630在第一温度T16下在底层620上形成第一石墨烯641。图9A和9B的过程可与图1A和1B或者图4A和4B的第一石墨烯形成过程相同或类似。通过例如调节加热过程的持续时间，第一石墨烯641可形成为单层。通过例如延长加热过程的持续时间，第一石墨烯641可同样生长为双层、或者三个或更多个层的多层。
接着，参照图9C，可形成第一掩模层650以使第一石墨烯641的第一区域D1开放和以覆盖其剩余区域。这可与其中在基底110上形成底层120和第一掩模层150的图1C的结构类似。第一掩模层650可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。接着，可通过使用第二源气体660在第二温度T26下进行第一多层石墨烯形成过程。
作为图9C的第一多层石墨烯形成过程的结果，如图9D中所示，第一石墨烯641的未被第一掩模层650覆盖的区域即第一区域D1可变成第一多层石墨烯640a。换而言之，第二源气体660的材料可经由第一石墨烯641的暴露的第一区域D1吸附至底层620，从而形成第二石墨烯642(参见图6D)。因此，可在第一区域D1中形成第一多层石墨烯640a。
参照图9D和9E，在将图9C的第一掩模层650除去之后，可在第一多层石墨烯640a上形成第二掩模层670。第二掩模层670可由金属、金属化合物、氧化物、氮化物等形成，或者可由聚合物形成。第二掩模层670使第一石墨烯641的第二区域D2暴露，第二区域D2不包括第一多层石墨烯640a。可通过使用第三源气体680在第三温度T36下在第二区域D2中进行第二多层石墨烯形成过程。
作为图9E的第二多层石墨烯形成过程的结果，如图9F中所示，可形成与第一多层石墨烯640a结合的第二多层石墨烯640b。第一多层石墨烯640a和第二多层石墨烯640b可构成多层石墨烯640。
根据本示例性实施方式，第一多层石墨烯640a和第二多层石墨烯640b可具有相同类型的传导性和不同的掺杂浓度。第一多层石墨烯640a可为例如具有打开的带隙的n型双层石墨烯，且第二多层石墨烯640b可为例如具有打开的带隙的n+型双层石墨烯。替代地，第一多层石墨烯640a可为例如具有打开的带隙的n+型双层石墨烯，且第二多层石墨烯640b可为例如具有打开的带隙的n型双层石墨烯。作为另一实例，第一多层石墨烯640a可为例如具有打开的带隙的p型双层石墨烯，且第二多层石墨烯640b可为例如具有打开的带隙的p+型双层石墨烯。替代地，第一多层石墨烯640a可为例如具有打开的带隙的p+型双层石墨烯，且第二多层石墨烯640b可为例如具有打开的带隙的p型双层石墨烯。
例如，第二源气体660和第三源气体680可包括含N的烃化合物例如吡啶(C5H5N)。当形成第一多层石墨烯640a时，可将第二温度T26设置为800℃以下(例如，高于550℃且低于或等于800℃)，使得一些量的N留在第一多层石墨烯640a中。当形成第二多层石墨烯640b时，可将第三温度T36设置为550℃或更低，使得与第一多层石墨烯640a中相比，更高量的N留在第二多层石墨烯640b中。换而言之，通过将第二多层石墨烯640b的掺杂浓度设置为高于第一多层石墨烯640a的掺杂浓度，可形成具有打开带隙的nn+结结构的多层石墨烯640。
通过根据期望的特性适当地选择图9B的第一石墨烯641中包括的层的数量和图9D的第二石墨烯642中包括的层的数量，多层石墨烯640可具有其中具有相同类型的传导性并且各自包括三个或更多个层的多层石墨烯接合在一起的结构。
图10A-10C为说明根据另一示例性实施方式的制造多层石墨烯的方法的透视图。
参照图10A，可在基底710上形成第一材料层720。基底710可由与用于形成图1A-9F的基底110、210、310、410、510、和610的材料相同或类似的材料形成。第一材料层720可由与用于形成图1A-9F的底层120、220、320、420、520、和620的材料相同或者类似的材料形成。第一材料层720可为催化剂材料层。所述催化剂材料层可为金属层。
参照图10B，可将第一材料层720图案化以形成彼此间隔开的多个底层721。多个底层721各自可与图1A-9F的底层120、220、320、420、520、和620相同或者类似。
参照图10C，可在多个底层721的每一个上形成多层石墨烯740。多层石墨烯740可包括第一多层石墨烯740a和第二多层石墨烯740b。第一多层石墨烯740a和第二多层石墨烯140b可接合在一起。例如，第一多层石墨烯740a和第二多层石墨烯740b之一可具有带隙打开的p型传导性，另一个可具有带隙打开的n型传导性，并且多层石墨烯740可为具有带隙打开的pn结结构的双层石墨烯。形成多层石墨烯740的方法可与图1F的形成多层石墨烯140的方法、图4F的形成多层石墨烯240的方法、图6D的形成多层石墨烯440的方法、图7D的形成多层石墨烯540的方法、和图9F的形成多层石墨烯640的方法相同或者类似。虽然在图10A-10C中多层石墨烯740具有pn结结构，但是多层石墨烯740可具有pnp结结构或者npn结结构。当多层石墨烯740具有pnp或者npn结结构时，形成多层石墨烯740的方法可与以上参照图5A-5H描述的方法相同或类似。
如图10A-10C的方法中所示，当通过将第一材料层720图案化而形成多个底层721，然后在多个底层721的每一个上形成多层石墨烯740时，可容易地制造以期望的形状图案化的多个多层石墨烯740。
如果在基底上形成单个石墨烯片(或者将单个石墨烯片转移到基底上)，然后通过将所述单个石墨烯片图案化(蚀刻)而形成彼此间隔开的多个多层石墨烯，则各个多层石墨烯的边缘部分可由于所述图案化(蚀刻)而被破坏。在图案化(蚀刻)期间使用的光刻胶(PR)的一部分可残留在所述多层石墨烯中，并且因此所述多层石墨烯的物理性质和包括所述多层石墨烯的器件的特性可劣化。根据将石墨烯片直接图案化的方法控制多层石墨烯的形状或尺寸可为困难的。然而，根据本公开内容的示例性实施方式，由于多个多层石墨烯740形成于多个预先图案化的底层721上，因此可防止对多层石墨烯740的边缘部分的破坏，并且还可防止残留下的光刻胶的问题。此外，由于蚀刻(图案化)第一材料层720可比直接蚀刻(图案化)石墨烯片容易，因此当蚀刻(图案化)第一材料层720，然后在所得结构上形成图案化的多层石墨烯740时，可容易控制多层石墨烯740的尺寸和形状。
图11为根据一种示例性实施方式的多层石墨烯840A的结构的平面图。
参照图11，可在底层820上形成多层石墨烯840A。多层石墨烯840A可包括p型多层石墨烯840p和n型多层石墨烯840n。n型多层石墨烯840n可结合至p型多层石墨烯840p的侧面。p型多层石墨烯840p和n型多层石墨烯840n可各自具有其中堆叠多个单层石墨烯的结构。
构成n型多层石墨烯840n的多个单层石墨烯具有由C原子构成的六边形(六方)晶体结构。在所述晶体结构中，C原子的一些被第一原子代替。第一原子可为例如N原子。N原子可充当n型掺杂剂。根据本示例性实施方式，N原子和C原子两者构成六边形晶体结构。然而，可使用不同于N原子的原子。构成p型多层石墨烯840p的多个单层石墨烯可具有仅由C原子构成的六边形晶体结构。p型多层石墨烯840p由于设置在p型多层石墨烯840p下面的底层820的掺杂效应而可具有p型半导体特性。底层820可包括Pt作为催化剂金属。然而，用于形成底层820的材料不限于Pt，并且可对其进行多种变化。
根据本示例性实施方式，在p型多层石墨烯840p和n型多层石墨烯840n之间的边界处形成的耗尽区(DR)可具有极小的宽度，例如约5nm或更小。耗尽区DR的宽度可为约2nm或更小。根据本示例性实施方式，n型多层石墨烯840n可由于C原子被第一原子(例如，N原子)代替而具有n型半导体特性。在此情况下，第一原子(例如，N原子)可均匀地或者相对均匀地分布在n型多层石墨烯840n内。p型多层石墨烯840p可由于因底层820引起的在带隙方面的变化(增加)而具有p型半导体特性。在此情况下，在p型多层石墨烯840p和n型多层石墨烯840n之间的结可具有在原子尺度上的尺寸(宽度)，并且在p型多层石墨烯840p和n型多层石墨烯840n之间可形成具有极小宽度的耗尽区DR。如上所述，耗尽区DR的宽度可为约5nm或更小或者约2nm或更小。由于N原子引起的n掺杂效应在离N原子的位置远约2nm或更大时可消失。因此，耗尽区DR的宽度可为约2nm或更小。在根据如上所述的方法形成的p型多层石墨烯840p和n型多层石墨烯840n之间的边界处可不产生缺陷或者产生很少的缺陷。照这样，由于在p型石墨烯840p和n型石墨烯840n之间形成的耗尽区DR具有小的宽度并且在其间的界面上不存在缺陷或者存在很少的缺陷，因此多层石墨烯840A可具有良好的电特性和物理性质。
按照现有方法或者根据对比例的方法制造在pn结处具有窄的耗尽区的多层石墨烯可为困难的。例如，当在石墨烯片上通过使不同的有机材料层(分子层)与石墨烯片接触而形成p型掺杂区和n型掺杂区时，难以将p型掺杂区和n型掺杂区之间的边界控制在小的尺度，并且因此边界可不明显且pn结特性可劣化。p型掺杂区和n型掺杂区之间的边界可具有几十μm或更大、例如约100μm的宽度。因此，难以获得良好的pn结特性，并且也难以制造具有为100μm或更小的小尺寸(宽度)的石墨烯器件。即使当通过在石墨烯片的一部分上经由沉积形成金属氧化物层而形成pn结，这些问题也可同样(或者类似地)发生。然而，根据一种示例性实施方式，由于p型多层石墨烯840p和n型多层石墨烯840n之间的边界(耗尽区)可以几nm或更小的极小的尺度形成，因此可获得良好的pn结特性，并且可容易地制造小的石墨烯器件。
此外，根据一种示例性实施方式，多层石墨烯840A的整个边缘部分可具有无缺陷的结晶结构，例如，多层石墨烯840A的整个边缘部分可具有无缺陷的锯齿形结构。由于将多层石墨烯840A形成于图案化的底层820上代替直接图案化(蚀刻)石墨烯片，因此多层石墨烯840A的边缘部分可具有无缺陷的晶体结构。因此，多层石墨烯840A可提供良好的特性，并且包括多层石墨烯840A的石墨烯器件可具有良好的性能。
多层石墨烯840A的宽度w1可为几nm到几百nm。宽度w1表示多层石墨烯840A在较短轴方向上的尺寸。多层石墨烯840A的宽度w1可为例如约500nm或更小或者约100nm或更小。当形成图案化的底层820，然后在其上形成多层石墨烯840A时，可容易地形成具有约500nm或更小或者约100nm或更小的宽度w1和无缺陷的边缘部分的多层石墨烯840A。根据现有方法例如通过直接蚀刻(图案化)石墨烯片形成具有约1μm或更小的宽度的多层石墨烯可为困难的，并且所述多层石墨烯由于其边缘部分的缺陷而可具有劣化的特性。由于在蚀刻(图案化)期间使用的PR残留在所述多层石墨烯上，因此也可使所述多层石墨烯的特性劣化。根据一种示例性实施方式，可防止或者解决这些问题，并且可容易地形成具有良好特性的多层石墨烯。
此外，当形成与将要形成的图案对应的多个底层，然后在其上形成多个多层石墨烯(参见图10C)时，可容易地控制所述多层石墨烯各自的尺寸和形状，并且还可容易地将两个相邻的多层石墨烯之间的间隔控制为几十nm或几nm。因此，根据本公开内容的方法和结构有用地适用于使用两个相邻的多层石墨烯的器件(例如，稍后将在下文中描述的图16C的器件)。
图12为根据另一示例性实施方式的多层石墨烯840B的结构的平面图。
参照图12，多层石墨烯840B可包括p型多层石墨烯841p和n型多层石墨烯841n。n型多层石墨烯841n可具有与图11的n型多层石墨烯840n的晶体结构基本上相同的晶体结构。换而言之，构成n型多层石墨烯841n的多个单层石墨烯具有由C原子构成的六边形晶体结构。在所述晶体结构中，C原子的一些被第一原子代替。第一原子可为例如N原子。构成p型多层石墨烯841p的多个单层石墨烯具有由C原子构成的六边形晶体结构。在所述晶体结构中，C原子的一些被不同于第一原子的第二原子代替。第二原子可为例如B原子。B原子可充当p型掺杂剂。可在p型和n型多层石墨烯841p和841n下方设置底层。底层可包括催化剂金属。所述催化剂金属可包括例如Pt、Cu、Ni、或者Ir。
根据本示例性实施方式，可在p型多层石墨烯841p和n型多层石墨烯841n之间的边界处形成具有非常小的宽度的耗尽区DR。耗尽区DR的宽度可为例如约5nm或更小、或者约2nm或更小。p型多层石墨烯841p和n型多层石墨烯841n各自可具有良好的掺杂均匀性。多层石墨烯840B的整个边缘部分可具有无缺陷的结晶结构例如无缺陷的锯齿形结构。多层石墨烯840B在较短轴方向上的宽度w1可为几nm到几百nm、例如约500nm或更小、或者约100nm或更小。
图11或图12的多层石墨烯840A或840B可对应于图1A-9F的多层石墨烯之一。换而言之，图1A-9F的多层石墨烯之一的至少一部分可具有图11或图12的多层石墨烯840A或840B的结构。例如，图1F的第一多层石墨烯140a和第二多层石墨烯140b可分别对应于图11的p型多层石墨烯840p和n型多层石墨烯840n。图4F的第一多层石墨烯240a和第二多层石墨烯240b可分别对应于图11的p型石墨烯840p和n型石墨烯840n，或者可分别对应于图12的p型多层石墨烯841p和n型多层石墨烯841n。
作为参考，构成图11和12的多层石墨烯840A和840B各自的六边形结构的蜂窝状单元结构具有出于方便而任意确定的尺寸，并且耗尽区DR的实际长度和蜂窝状单元结构的实际尺寸之间的比率可不同于图11和12中显示的。换而言之，虽然耗尽区DR具有与图11和12中的约两个蜂窝状单元结构对应的尺寸，但是耗尽区DR的实际尺寸可不同于图11和12中所示的尺寸。此外，多层石墨烯840A和840B各自的蜂窝状单元结构的尺寸和宽度w1之间的比率可不同于图11和12中所示的比率。
现在将描述根据一种示例性实施方式的制造包括多层石墨烯的器件(即，包含石墨烯的器件)的方法。
图13A-13C为说明根据一种示例性实施方式的制造包含石墨烯的器件的方法的透视图。
参照图13A，在第一基底1010上形成底层1020之后，可在底层1020上形成具有pn结结构的多层石墨烯1030。多层石墨烯1030可包括第一多层石墨烯1031和第二多层石墨烯1032。第一多层石墨烯1031可为p型多层石墨烯，且第二多层石墨烯1032可为n型多层石墨烯。第一和第二多层石墨烯1031和1032可为各自具有带隙的双层石墨烯。根据期望的特性，第一和第二多层石墨烯1031和1032可为包括三个或更多个层的多层石墨烯。在第一基底1010上形成多层石墨烯1030的方法可与参照图1A-4F描述的方法相同或者类似。
参照图13B，可将第一基底1010上的多层石墨烯1030转移至第二基底1040。将多层石墨烯1030从第一基底1010转移至第二基底1040的方法可为任何公知的石墨烯转移方法。第二基底1040可为半导体基底或者绝缘性基底。所述半导体基底可为例如硅基底。当使用半导体基底时，可在所述半导体基底上形成绝缘层，然后可将多层石墨烯1030转移到所述绝缘层上。也可使用导电基底作为第二基底1040。在这样的情况下，在所述导电基底上形成绝缘层之后，可将多层石墨烯1030转移到所述绝缘层上。
参照图13C，可在第二基底1040上形成包括多层石墨烯1030的器件单元。例如，第一电极1051可连接至(接触)第一多层石墨烯1031，且第二电极1052可连接至(接触)第二多层石墨烯1032。由于多层石墨烯1030具有pn结结构，因此多层石墨烯1030以及与多层石墨烯1030接触的第一和第二电极1051和1052可构成二极管器件1000。如上所述，多层石墨烯1030可为具有带隙的双层石墨烯。在此情况下，二极管器件1000可保证具有带隙的pn结半导体器件的特性。
图14A-14C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图。
参照图14A，可在第一基底1310上形成底层1320和多层石墨烯1330。多层石墨烯1330可为具有带隙的双层石墨烯。根据期望的特性，多层石墨烯1330可为包括三个或更多个层的多层石墨烯。在第一基底1310上形成底层1320和多层石墨烯1330的方法可与参照图1A-9F描述的方法相同或者类似。
参照图14B，可将第一基底1310上的多层石墨烯1330转移至第二基底1340。这可与参照图13B描述的转移方法相同或者类似。第二基底1340可由与用于形成图13B的第二基底1040材料相同或者类似的材料形成。
参照图14C，可在第二基底1340上形成包括多层石墨烯1330的器件单元。根据本示例性实施方式，可形成源电极1350和漏电极1360以分别接触多层石墨烯1330的两个末端。然后，可形成栅绝缘层1370以覆盖源电极1350、漏电极1360、和在其间的多层石墨烯1330，且可在栅绝缘层1370上形成栅电极1380。栅电极1380可设置在多层石墨烯1330上方或者正上方。
图14C的器件1300可为晶体管，并且可使用多层石墨烯1330作为所述晶体管中的沟道层。多层石墨烯1330可具有pnp或者npn结结构。当多层石墨烯1330具有pnp结结构时，源电极1350和漏电极1360可分别接触多层石墨烯1330的不同的p型区域。当多层石墨烯1330具有npn结结构时，源电极1350和漏电极1360可分别接触多层石墨烯1330的不同n型区域。图14C的器件1300可为其中栅电极1380设置在多层石墨烯(在该实例中，沟道层)1330上方的顶栅晶体管。
图15A-15C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图。
参照图15A，可在第一基底1410上形成底层1420和多层石墨烯1430。该结构与图14A的结构相同或者类似。
参照图15B，在第二基底1440上形成栅电极1450和形成栅绝缘层1460以覆盖栅电极1450之后，可将第一基底1410上的多层石墨烯1430转移至栅绝缘层1460。转移多层石墨烯1430的方法可与以上参照图13B描述的转移方法相同或者类似。
参照图15C，可在栅绝缘层1460上形成源电极1470和漏电极1480以分别接触多层石墨烯1430的两个末端。图15C的器件1400可为底栅晶体管，并且多层石墨烯1430可为该底栅晶体管中的沟道层。多层石墨烯1430可具有pnp或者npn结结构。
图16A-16C为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图。
参照图16A，可在第一基底1510上形成多个底层1520，并且可在多个底层1520上形成多个多层石墨烯1530。各多层石墨烯1530可为具有带隙的双层石墨烯。根据期望的特性，多层石墨烯1530可为包括三个或更多个层的多层石墨烯。图16A的结构可通过使用与以上参照图10A-10C描述的方法相同或者类似的方法获得。
参照图16B，可将第一基底1510的多个多层石墨烯1530转移至第二基底1540。这可与图13B的转移方法相同或者类似。
参照图16C，可在第二基底1540上形成包括多个多层石墨烯1530的器件单元。根据本示例性实施方式，在形成隧穿层1550以填充在多个多层石墨烯1530之间的区域之后，可在隧穿层1550和多个多层石墨烯1530上形成栅绝缘层1560。然后，可在栅绝缘层1560上形成栅电极1590，并且源电极1570和漏电极1580可分别电连接至(接触)多层石墨烯1530。隧穿层1550可具有使得电荷的Fowler-Nordheim(F-N)隧穿能够发生的材料和宽度。例如，隧穿层1550可具有几nm到几十nm的宽度。
图16C的器件可为利用隧穿效应的场效应晶体管(FET)。在这方面，图16C的器件1500可被称为一种隧穿器件。
根据一种示例性实施方式，由于可容易地将两个多层石墨烯1530之间的间隔控制到几十nm到几nm的水平，因此可容易地制造具有如图16C中所示的结构的器件。由于两个多层石墨烯1530生长在图案化的底层(即，图16A的底层1520)上，因此两个多层石墨烯1530的边缘部分可具有无缺陷的晶体结构，并且因此所述器件可具有改善的性能。
虽然已经参照图13A-16C说明和描述了将多层石墨烯从第一基底转移至第二基底，然后在所述第二基底上制造包含石墨烯的器件的方法，但是可在第一基底上制造所述包含石墨烯的器件而没有转移操作。该情况示于图17A和17B中。
图17A和17B为说明根据另一示例性实施方式的制造包含石墨烯的器件的方法的横截面图。
参照图17A，可在第一基底1710上形成底层1720和多层石墨烯1730。该结构与图13A的结构相同或类似。底层1720可为导电层(例如，金属层)，且多层石墨烯1730可为包括pn结的半导体层。下文中，底层1720称作第一导电层。
参照图17B，可在第一基底1710上形成包括多层石墨烯1730的器件单元。多层石墨烯1730可为具有带隙的双层石墨烯。根据期望的特性，多层石墨烯1730可为包括三个或更多个层的多层石墨烯。根据本示例性实施方式，可在多层石墨烯1730上顺序地形成第二导电层1740、绝缘层1750、和第三导电层1760。
图17B的器件可为隧穿器件。多层石墨烯1730可为隧穿层。第一导电层(即，底层1720)可为漏电极，第二导电层1740可为源电极，且第三导电层1760可为栅电极。绝缘层1750可为栅绝缘层。第三导电层1760可控制多层石墨烯1730的电特性或者控制第二导电层1740和多层石墨烯1730之间的界面的电特性。由于电荷经由多层石墨烯1730隧穿，因此电流可在第一导电层(即，底层1720)和第二导电层1740之间流动。
根据示例性实施方式的多层石墨烯适用于用于若干目的的多种器件(例如半导体器件和电子器件)。例如，根据示例性实施方式的多层石墨烯适用于多种器件例如二极管、晶体管、隧穿器件、存储器件、太阳能电池、光电探测器、传感器、发光器件、逻辑器件、储能器件、和显示器件。所述晶体管可包括场效应晶体管(FET)、薄膜晶体管(TFT)、双结型晶体管(BJT)、势垒型晶体管(即，势垒晶体管)等。所述传感器可为例如光传感器、气体传感器、或者使用石墨烯阵列的传感器。根据示例性实施方式的多层石墨烯适用于使用pn结的任何器件，并且可被用于代替现有的使用Si的器件中的Si。所述多层石墨烯适用于例如可堆叠的器件、柔性器件、或者透明器件。由于根据示例性实施方式的多层石墨烯可为柔性的并且可具有透明特性，因此所述多层石墨烯有用地且有利地适用于柔性器件和透明器件。包括根据示例性实施方式的多层石墨烯的器件也适用于多种集成电路。
图18为显示根据上述示例性实施方式形成的N掺杂的单层石墨烯的扫描隧穿显微镜法(STM)图像。参照图18，石墨烯单原子层用N掺杂。
图19为显示根据上述示例性实施方式在单层石墨烯层上形成的N掺杂的双层石墨烯的STM图像。
图20-24显示可用于形成一些示例性实施方式中的多层石墨烯的多种源气体的化学结构。
图20显示吡啶(C5H5N)的化学结构，图21显示苯(C6H6)的化学结构，图22显示乙烯(C2H4)的化学结构，图23显示乙炔(C2H2)的化学结构，且图24显示三乙基硼烷(C6H15B)的化学结构。如图20-24中所示的材料可用于以上参照图1A-9F描述的多层石墨烯形成方法中。然而，可用于示例性实施方式中的材料(源气体)不限于图20-24中显示的那些，并且可使用多种其它材料。
虽然已经具体显示和描述了示例性实施方式，但是应理解，所述示例性实施方式仅是描述性的并且不限制本公开内容。例如，本领域普通技术人员将理解，在不背离所附权利要求的精神和范围的情况下，可在图1A-9F的石墨烯层形成方法中进行形式和细节上的各种变化。在图10A-11的多层石墨烯结构、图12-17B的包含石墨烯的器件、和制造所述包含石墨烯的器件的方法方面也可进行形式和细节上的各种变化。例如，多层石墨烯的第一多层石墨烯(例如，p型多层石墨烯)和第二多层石墨烯(例如，n型多层石墨烯)可彼此不直接结合，所述多层石墨烯的形状可具有不同于矩形的形状，和所述多层石墨烯的一部分可为单层而不是双层，或者可为包括三个或更多个层的多层。
各示例性实施方式中的特征或方面的描述应典型地被认为可用于其它示例性实施方式中的其它类似特征或方面。

Claims (50)

1.形成多层石墨烯的方法，所述方法包括：
在底层上形成第一石墨烯；
通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和
通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分，
其中第一温度不同于第二温度。
2.如权利要求1所述的方法，其中第一石墨烯为单层石墨烯。
3.如权利要求2所述的方法，其中第一多层石墨烯和第二多层石墨烯的至少一个为双层石墨烯。
4.如权利要求1所述的方法，其中第一多层石墨烯和第二多层石墨烯之一为p型多层石墨烯并且第一多层石墨烯和第二多层石墨烯的另一个为n型多层石墨烯，和
第一多层石墨烯和第二多层石墨烯形成pn结。
5.如权利要求1所述的方法，其中第一源气体与第二源气体相同。
6.如权利要求5所述的方法，其中第一源气体和第二源气体各自包括含氮(N)的烃化合物。
7.如权利要求6所述的方法，其中所述含N的烃化合物包括吡啶(C5H5N)。
8.如权利要求6所述的方法，其中第一温度为700℃或更高，和
第二温度为550℃或更低。
9.如权利要求8所述的方法，其中第一石墨烯是通过使用第一源气体在第一温度下形成的。
10.如权利要求8所述的方法，其中第一多层石墨烯为p型多层石墨烯，和
第二多层石墨烯为n型多层石墨烯。
11.如权利要求4所述的方法，其中第二源气体包括n型掺杂剂，和
其中由于底层的掺杂效应，第一多层石墨烯形成为p型多层石墨烯，和
由于第二源气体中包括的n型掺杂剂，第二多层石墨烯形成为n型多层石墨烯。
12.如权利要求1所述的方法，其中第一源气体不同于第二源气体。
13.如权利要求12所述的方法，其中第一源气体和第二源气体之一包括第一烃化合物并且第一源气体和第二源气体的另一种包括第二烃化合物，和
第一烃化合物不包含N，并且第二烃化合物包含N。
14.如权利要求4所述的方法，其进一步包括形成结合至第一多层石墨烯或第二多层石墨烯的第三多层石墨烯，
其中第三多层石墨烯为p型多层石墨烯或者n型多层石墨烯。
15.如权利要求14所述的方法，其中第一到第三多层石墨烯形成pnp或npn结结构。
16.如权利要求1所述的方法，其中第一多层石墨烯和第二多层石墨烯两者均为p型传导类型或者n型传导类型并且具有彼此不同的掺杂浓度。
17.如权利要求16所述的方法，其中第一源气体与第二源气体相同。
18.如权利要求17所述的方法，其中第一源气体和第二源气体各自包括含N的烃化合物。
19.如权利要求18所述的方法，其中所述含N的烃化合物包括吡啶(C5H5N)。
20.如权利要求18所述的方法，其中第一温度高于550℃且低于或等于800℃，和
第二温度为550℃或更低。
21.如权利要求20所述的方法，其中第一石墨烯是通过使用第一源气体在第一温度下形成的。
22.如权利要求18所述的方法，其中第一多层石墨烯为n型多层石墨烯，和
第二多层石墨烯为n+型多层石墨烯。
23.如权利要求1所述的方法，其中第一多层石墨烯是使用使第一石墨烯的第一区域暴露的第一掩模形成的，和
第二多层石墨烯是使用使第一石墨烯的第二区域暴露的第二掩模形成的。
24.如权利要求1所述的方法，其中第一和第二多层石墨烯是随机分布的。
25.如权利要求1所述的方法，其中底层包括催化剂金属。
26.如权利要求25所述的方法，其中催化剂金属包括铂(Pt)或金(Au)。
27.如权利要求1所述的方法，其进一步包括通过如下形成底层：在基底上形成第一材料层，和通过将第一材料层图案化而形成彼此间隔开的多个底层。
28.形成多层石墨烯的方法，所述方法包括：
在底层上形成第一石墨烯；
通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；和
通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分，
其中第一源气体不同于第二源气体。
29.如权利要求28所述的方法，其中第一石墨烯为单层石墨烯。
30.如权利要求29所述的方法，其中第一多层石墨烯和第二多层石墨烯的至少一个为双层石墨烯。
31.如权利要求28所述的方法，其中第一源气体和第二源气体之一包括第一烃化合物并且第一源气体和第二源气体的另一种包括第二烃化合物，和
第一烃化合物不包含氮(N)，并且第二烃化合物包含N。
32.如权利要求31所述的方法，其中通过第一烃化合物将第一多层石墨烯形成为p型多层石墨烯，和
通过第二烃化合物将第二多层石墨烯形成为n型多层石墨烯。
33.如权利要求32所述的方法，其中第一烃化合物包括如下的至少一种：苯(C6H6)、乙烯(C2H4)、乙炔(C2H2)、和三乙基硼烷(C6H15B)。
34.如权利要求32所述的方法，其中第一烃化合物包含硼(B)。
35.如权利要求32所述的方法，其中第二烃化合物包括吡啶(C5H5N)。
36.如权利要求31所述的方法，其中第一石墨烯是使用第一烃化合物形成的。
37.形成多层石墨烯的方法，所述方法包括：
在底层上形成第一石墨烯；和
通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成多层石墨烯，所述多层石墨烯包括第一石墨烯的与第一区域对应的部分，
其中用于形成第一石墨烯的温度不同于第一温度，或者用于形成第一石墨烯的源气体不同于第一源气体。
38.如权利要求37所述的方法，其中所述多层石墨烯为双层石墨烯。
39.如权利要求37所述的方法，其中第一石墨烯和所述多层石墨烯之一为p型多层石墨烯并且第一石墨烯和所述多层石墨烯的另一个为n型多层石墨烯，和
第一石墨烯和所述多层石墨烯形成pn结。
40.制造包含石墨烯的器件的方法，所述方法包括：
在底层上形成第一石墨烯；
通过使用第一源气体在第一温度下在第一石墨烯的第一区域中形成第一多层石墨烯，第一多层石墨烯包括第一石墨烯的与第一区域对应的部分；
通过使用第二源气体在第二温度下在第一石墨烯的与第一区域相邻的第二区域中形成第二多层石墨烯，第二多层石墨烯包括第一石墨烯的与第二区域对应的部分；和
形成包括多层石墨烯的器件单元，所述多层石墨烯包括第一多层石墨烯和第二多层石墨烯，
其中第一温度不同于第二温度。
41.如权利要求40所述的方法，其中形成包括多层石墨烯的器件单元包括：
在第一基底上形成所述多层石墨烯，和
在将所述多层石墨烯从第一基底转移到第二基底之后，在第二基底上形成所述器件单元。
42.如权利要求40所述的方法，其中形成包括多层石墨烯的器件单元包括：
在第一基底上形成所述多层石墨烯，和
在第一基底上形成所述器件单元。
43.包含石墨烯的器件，其包括通过使用如权利要求1-36任一项所述的方法形成的多层石墨烯。
44.如权利要求43所述的包含石墨烯的器件，其中所述包含石墨烯的器件为二极管，和
所述包含石墨烯的器件包括连接至第一多层石墨烯的第一电极和连接至第二多层石墨烯的第二电极。
45.如权利要求43所述的包含石墨烯的器件，其中所述包含石墨烯的器件为晶体管，和
所述多层石墨烯为沟道层。
46.如权利要求45所述的包含石墨烯的器件，其中所述多层石墨烯具有pnp或者npn结结构。
47.如权利要求43所述的包含石墨烯的器件，其中所述包含石墨烯的器件包括如下之一：隧穿器件、双结型晶体管(BJT)、势垒晶体管、场效应晶体管(FET)、存储器件、太阳能电池、光电探测器、传感器、和发光器件。
48.包括多层石墨烯的石墨烯器件，所述多层石墨烯包括：
形成于第一区域中的n型多层石墨烯；和
形成于与第一区域相邻的第二区域中的p型多层石墨烯，
其中所述n型多层石墨烯具有其中碳(C)原子的一些被第一原子代替的晶体结构，和
所述p型多层石墨烯具有仅包括C原子的晶体结构或者具有其中多个C原子被不同于第一原子的第二原子代替的晶体结构。
49.如权利要求48所述的石墨烯器件，其中所述多层石墨烯为双层石墨烯。
50.如权利要求48所述的石墨烯器件，其中第一原子为N原子。
CN201611166044.7A 2015-12-16 2016-12-16 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法 Active CN107055514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150180193A KR102446411B1 (ko) 2015-12-16 2015-12-16 멀티층 그래핀 및 그 형성방법과 멀티층 그래핀을 포함하는 소자 및 그 제조방법
KR10-2015-0180193 2015-12-16

Publications (2)

Publication Number Publication Date
CN107055514A true CN107055514A (zh) 2017-08-18
CN107055514B CN107055514B (zh) 2023-04-07

Family

ID=57796107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611166044.7A Active CN107055514B (zh) 2015-12-16 2016-12-16 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法

Country Status (4)

Country Link
US (1) US10224405B2 (zh)
EP (1) EP3181516A1 (zh)
KR (1) KR102446411B1 (zh)
CN (1) CN107055514B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107640740B (zh) * 2017-09-15 2019-12-27 电子科技大学 一种复合固支梁的制备方法
CN108083267B (zh) * 2018-01-11 2021-04-23 昆明物理研究所 电子掺杂双层石墨烯的制备方法
WO2020003564A1 (ja) * 2018-06-28 2020-01-02 三菱電機株式会社 グラフェンを用いた電子デバイス、その製造方法及びそれを備えた電磁波検出器
JP7052657B2 (ja) * 2018-09-14 2022-04-12 富士通株式会社 電子装置及びその製造方法
CN109786965B (zh) * 2019-03-15 2024-05-07 东南大学 基于石墨烯的微波段波束控制及极化变换器及其制备方法
KR102307071B1 (ko) * 2020-08-05 2021-09-29 건국대학교 산학협력단 배리스터 접합 어레이 소자 및 이의 제조 방법
CN115568261B (zh) * 2022-12-02 2023-04-28 中国科学技术大学 打开双层石墨烯带隙的方法及制备的双层石墨烯器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
CN102290477A (zh) * 2011-09-13 2011-12-21 青岛科技大学 一种基于石墨烯pn结的光伏电池及其制备方法
CN102376624A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种石墨烯器件及其制造方法
CN102804285A (zh) * 2010-02-02 2012-11-28 希尔莱特有限责任公司 掺杂的石墨烯电子材料
CN102953118A (zh) * 2012-11-12 2013-03-06 北京大学 一种单晶石墨烯pn结及其制备方法
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法
CN103280398A (zh) * 2013-05-30 2013-09-04 中国电子科技集团公司第十三研究所 一种制备横向石墨烯pn结的方法
US20140021446A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
CN104810254A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 用于石墨烯部分的电气接触
CN105575769A (zh) * 2014-10-31 2016-05-11 三星电子株式会社 石墨烯层及其形成方法以及器件及制造该器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945782B2 (ja) 2005-09-06 2007-07-18 シチズン東北株式会社 半導体発光素子及びその製造方法
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
KR101850538B1 (ko) * 2010-09-16 2018-04-20 삼성전자주식회사 그래핀 발광소자 및 그 제조방법
KR101469450B1 (ko) * 2011-03-02 2014-12-05 그래핀스퀘어 주식회사 그래핀의 ｎ-도핑 방법
JP5813678B2 (ja) 2013-02-15 2015-11-17 株式会社東芝 半導体装置
JP6169023B2 (ja) * 2014-03-13 2017-07-26 株式会社東芝 不揮発性メモリ
EP3012847B1 (en) * 2014-10-21 2018-02-14 Nokia Technologies OY A multilayer graphene composite
JP2017054986A (ja) * 2015-09-10 2017-03-16 株式会社東芝 不揮発性記憶装置、半導体素子およびキャパシタ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
CN102804285A (zh) * 2010-02-02 2012-11-28 希尔莱特有限责任公司 掺杂的石墨烯电子材料
CN102376624A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种石墨烯器件及其制造方法
CN102290477A (zh) * 2011-09-13 2011-12-21 青岛科技大学 一种基于石墨烯pn结的光伏电池及其制备方法
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法
US20140021446A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
CN102953118A (zh) * 2012-11-12 2013-03-06 北京大学 一种单晶石墨烯pn结及其制备方法
CN103280398A (zh) * 2013-05-30 2013-09-04 中国电子科技集团公司第十三研究所 一种制备横向石墨烯pn结的方法
CN104810254A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 用于石墨烯部分的电气接触
CN105575769A (zh) * 2014-10-31 2016-05-11 三星电子株式会社 石墨烯层及其形成方法以及器件及制造该器件的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D. M. N. M. DISSANAYAKE ET AL.: ""Chemical-free n-type and p-type multilayer-graphene transistors"", 《APPLIED PHYSICS LETTERS》 *
QIONGYU LI ET AL.: ""Growth of Adlayer Graphene on Cu Studied by Carbon Isotope Labeling"", 《NANO LETTERS》 *
杨颖等: "《碳纳米管的结构、性能、合成及其应用》", 31 August 2013, 哈尔滨：黑龙江大学出版社 *

Also Published As

Publication number Publication date
CN107055514B (zh) 2023-04-07
US20170179234A1 (en) 2017-06-22
US10224405B2 (en) 2019-03-05
KR20170071942A (ko) 2017-06-26
EP3181516A1 (en) 2017-06-21
KR102446411B1 (ko) 2022-09-22

Similar Documents

Publication Publication Date Title
CN107055514A (zh) 多层石墨烯、其形成方法、包括所述多层石墨烯的器件和制造所述器件的方法
US9660036B2 (en) Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
Coll et al. Towards oxide electronics: a roadmap
US9349802B2 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
Hayden et al. Semiconductor nanowire devices
TWI700831B (zh) 包含具超晶格之共振穿隧二極體結構之半導體元件及其相關方法
CN106328708B (zh) 包括二维材料结构的装置及形成该二维材料结构的方法
CN103579310B (zh) 晶体管及其制造方法
KR102325523B1 (ko) 금속 칼코게나이드 소자 및 그 제조 방법
CN109727982A (zh) 铁电存储器件及其制造方法
Scappucci et al. New avenues to an old material: controlled nanoscale doping of germanium
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
CN107039236A (zh) 形成纳米结构的方法、半导体器件制造方法和半导体器件
KR100695166B1 (ko) 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
Kim et al. Phase engineering of 2D materials
US10141407B2 (en) Graphene device and method of manufacturing the same
US20230413692A1 (en) Energy efficient ferroelectric device and method for making the same
Trivedi et al. Versatile large-area custom-feature van der Waals epitaxy of topological insulators
WO2018144069A1 (en) Ion-doped two-dimensional nanomaterials
KR100558287B1 (ko) 단전자 소자, 그 제조 방법 및 단전자 소자와 ｍｏｓ트랜지스터를 동시에 형성하는 제조방법
Rocci et al. Resistive switching in manganite/graphene hybrid planar nanostructures
Pyurbeeva et al. Bias-driven conductance switching in encapsulated graphene nanogaps
Gao Tuning the Electrical Conductivity of Monolayer Transition Metal Dichalcogenides via Chemical Vapor Deposition Synthesis
Kolmer et al. Atomic-scale manipulation of buried graphene–silicon carbide interface by local electric field
Murthy Probing Static and Dynamic Phenomena in Two-dimensionally Confined Systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant