CN104637940B - 半导体器件和用于形成半导体器件的方法 - Google Patents

半导体器件和用于形成半导体器件的方法 Download PDF

Info

Publication number
CN104637940B
CN104637940B CN201410640890.2A CN201410640890A CN104637940B CN 104637940 B CN104637940 B CN 104637940B CN 201410640890 A CN201410640890 A CN 201410640890A CN 104637940 B CN104637940 B CN 104637940B
Authority
CN
China
Prior art keywords
semiconductor substrate
region
semiconductor devices
doped layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410640890.2A
Other languages
English (en)
Other versions
CN104637940A (zh
Inventor
H·许斯肯
A·毛德
H-J·舒尔策
W·勒斯纳
H·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104637940A publication Critical patent/CN104637940A/zh
Application granted granted Critical
Publication of CN104637940B publication Critical patent/CN104637940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件包括在半导体器件的半导体衬底和被布置为邻近半导体衬底的导电结构之间的至少一个欧姆接触区。此外，该半导体器件包括在导电结构和半导体器件的半导体衬底之间的至少一个肖特基接触区。至少一个欧姆接触区被布置为邻近至少一个肖特基接触区地。半导体衬底包括被布置为邻近导电结构的第一掺杂层。在至少一个欧姆接触区的一个区域中的第一掺杂层的表面区的平均掺杂浓度不同于在至少一个肖特基接触区的一个区域中的第一掺杂层的表面区的平均掺杂浓度，相差小于10％。

Description

半导体器件和用于形成半导体器件的方法
技术领域
实施例涉及用于减少半导体器件的开关损耗的措施，并且具体地涉及半导体器件和用于形成半导体器件的方法。
背景技术
减少半导体器件在运行期间的损耗会引起普遍兴趣。例如，开关损耗对快速开关器件的总损耗造成重大贡献。此外，半导体器件的鲁棒性(robustness)的提高也引起普遍兴趣。因此，亟需减少半导体器件的开关损耗，同时提供具有高鲁棒性或高耐久性(durability)的器件。
发明内容
一些实施例涉及包括在半导体器件的半导体衬底和被布置为邻近半导体衬底的导电结构之间的至少一个欧姆接触区的半导体器件。此外，该半导体器件包括在半导体器件的半导体衬底和导电结构之间的至少一个肖特基接触(Schottky contact)区。至少一个欧姆接触区被布置为邻近至少一个肖特基接触区。半导体衬底包括被布置为邻近导电结构的第一掺杂层。在至少一个欧姆接触区的一个区域中的第一掺杂层的表面区(surfaceregion)的平均掺杂浓度不同于在至少一个肖特基接触区的一个区域中的第一掺杂层的表面区的平均掺杂浓度，相差小于在至少一个肖特基接触区的区域中的第一掺杂层的表面区的平均掺杂浓度的10％。
一些进一步的实施例涉及包括在半导体器件的半导体衬底和被布置为邻近半导体衬底布置的导电结构之间至少一个第一接触区的半导体器件。此外，该半导体器件包括在半导体器件的半导体衬底和 导电结构之间的至少一个第二接触区。至少一个第一接触区被布置为邻近至少一个第二接触区。导电结构包括在至少一个第一接触区的一个区域之内与半导体衬底接触的第一导电材料和在至少一个第二接触区的一个区域之内与半导体衬底接触的第二导电材料，以使在至少一个第一接触区之内的第一接触特性不同于在至少一个第二接触区之内的第二接触特性。
进一步的实施例涉及用于形成半导体器件的方法。该方法包括至少通过在至少一个第一接触区和与至少一个第一接触区邻近的至少一个第二接触区之内均匀地注入掺杂剂，形成布置在半导体衬底的主表面处的掺杂层。此外，该方法包括形成被布置为邻近半导体衬底的导电结构。在至少一个第一接触区的一个区域中的接触特性不同于在至少一个第二接触区的一个区域中的接触特性。
附图说明
下文装置和/或方法中的一些实施例将仅以示例的方式并参考附图进行说明，其中：
图1示出了一种半导体器件的示意性横截面；
图2示出了一种半导体器件之内的示意性电荷载流子的移动；
图3 A-4 C示出了半导体器件的示意性横截面；
图5 A)示出了一种半导体二极管的示意性横截面；
图5 B)示出了图5 A)所示的半导体二极管的示意性掺杂曲线；
图6 A)-6 C)示出了半导体器件的接触区的示意性顶视图；
图7示出了一种半导体器件的示意性横截面；以及
图8示出了一种用于形成半导体器件的方法的流程图。
具体实施方式
各种示例实施例现将参考在其中示出了一些示例实施例的附图进行更充分地描述。在附图中，线、层和/或区的厚度可为了清楚起见被夸大。
因此，虽然示例实施例能够做出各种修改和替代形式，其实施例在附图中以示例的方式示出并且将在本文中进行详细描述。然而，应当理解的是，并不意图将示例实施例限制为所公开的特定形式，而是相反，示例实施例将覆盖本公开的范围之内的所有的修改、等同物和替代物。在整个的附图描述中，相同的数字指代相同的或类似的元件。
应当理解的是，当元件被称为“连接(connected)”或者“耦接(coupled)”至另一个元件时，其能够直接连接或耦接至其他元件或可存在有中间元件。相反，当元件被称为“直接连接(directly connected)”或者“直接耦接(directly coupled)”至另一个元件时，没有中间元件存在。用于描述元件之间关系的其他词应该被理解为类似形式(例如，“在…之间(between)”对“直接在…之间(directly between)”、“邻近…(adjacent)”对“直接邻近…(directly adjacent)”等)。
本文所使用的术语仅以描述特别的实施例为目的，并且不意图限制示例实施例。如本文所用，单数形式“一(a、an)”和“该(the)”旨在也包括复数，除非上下文另有明确说明。应当进一步理解的是，当在本文中使用术语“包括(comprises、comprising、includes和/或including)”，指所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但并不排除一个或多个特征、整数、步骤、操作、元件、部件和/或其组的存在或添加一个或多个特征、整数、步骤、操作、元件、部件和/或其组。
除非另有说明，本文所使用的所有术语(包括技术术语和科学术语)与其所归属的示例实施例所在的技术领域中的普通技术人员通常所理解具有相同的意义。应当进一步理解的是，术语(例如，在常用词典中所定义的那些)应当被理解为与其在相关领域的背景中的意义具有一致的意义，并且不应以理想化的意义或过于正式的意义进行解释，除非文中如此清楚地定义。
图1示出了根据实施例的半导体器件100的部分的示意性横截面。半导体器件100包括在半导体器件100的半导体衬底110和被布 置为邻近半导体衬底110的导电结构120之间的至少一个欧姆接触区102。此外，半导体器件100包括在半导体器件100的半导体衬底110和导电结构120之间的至少一个肖特基接触区104。该至少一个欧姆接触区102被布置为邻近至少一个肖特基接触区104。半导体衬底110包括被布置为邻近导电结构120的第一掺杂层112。此外，该至少一个欧姆接触区102的一个区域中的第一掺杂层112的表面区114的平均掺杂浓度不同于该至少一个肖特基接触区104的区域中的第一掺杂层112的表面区114的平均掺杂浓度，相差小于该至少一个肖特基接触区104的区域中的第一掺杂层112的表面区114的平均掺杂浓度的10％。
虽然由于变化低表面区114之内的掺杂浓度是非常均匀的，但通过实现具有不同的接触特性(欧姆接触对肖特基接触)的区，导电结构120和第一掺杂层112之间的注入效率能够被影响、被改变或被设置为期望值。由于均匀的掺杂分布，可提供具有在快速换流过程(fast commutation process)中的高鲁棒性的器件。此外，在位于欧姆接触区和肖特基接触区之内的第一掺杂层的区域之上，器件的阻断特性()可非常均匀。此外，因为在对第一掺杂层112的注入期间，可避免掩蔽肖特基接触区或欧姆接触区，所以半导体器件100可省力地被形成。图2示出了穿过欧姆接触区102和邻近的肖特基接触区104的电子电流(左侧)和空穴电流(右侧)的示意性示例。在该示例中，仅欧姆接触区102提供空穴的注入(例如，忽略肖特基接触区之内的泄漏电流)。这样，例如，平均的注入效率可被适配或降低。
例如，半导体器件100可通过能够形成上述结构的任何半导体加工技术进行实施。换言之，例如，半导体器件100的半导体衬底110可以是基于硅的半导体衬底、基于碳化硅的半导体衬底、基于砷化镓的半导体衬底或者基于氮化镓的半导体衬底。
导电结构120可包括任何导电材料，并且可包括任意的几何形状，只要导电结构至少在至少一个欧姆接触区102和至少一个肖特基接触区104之内与半导体衬底110接触。换言之，半导体衬底110可包括 与导电结构120接触的主表面。也就是说，导电结构120可被垂直地布置，并邻近半导体衬底110的主表面。
半导体衬底110的主表面可以是半导体衬底110的半导体表面，该半导体表面朝向半导体表面的顶部的金属层、绝缘层和/或钝化层。与半导体衬底110的基本上垂直的边沿(例如，起因于将半导体衬底彼此分开)相比，半导体衬底110的主表面可以是横向延伸的基本上水平的表面。半导体衬底110的主表面可以是基本上平坦的平面(例如，忽略归因于制造过程的半导体结构的不平坦或者沟槽)。换言之半导体衬底110的主表面可以是在半导体衬底110的顶部上的半导体材料和导电结构120之间的界面。此外，横向方向或者横向延伸可被确定为基本上平行于主表面的方向，并且垂直方向或者垂直延伸可被确定为基本上与主表面正交的方向。
至少一个欧姆接触区102被布置为或形成在半导体衬底110和导电结构120之间。欧姆接触区可以是半导体衬底110的主表面的一部分，在其中欧姆接触被建立于或形成于半导体衬底110和导电结构120之间。该至少一个欧姆接触区102所占的半导体衬底110的主表面的区域可包括任意大小和/或任意几何形状。此外，任意数量的欧姆接触区102(例如，随机地或者周期性地布置在主表面之上)可被布置在半导体衬底110和导电结构120之间。
此外，该至少一个肖特基接触区104被布置为或形成于在半导体衬底110和导电结构120之间。该至少一个肖特基接触区104可占半导体衬底110的主表面的一部分，在其中肖特基接触被建立在半导体衬底110和导电结构120之间。类似于欧姆接触区102，该至少一个肖特基接触区104可包括任意几何形状和/或任意大小，并且/或者任意数量的肖特基接触区104可在半导体衬底110的主表面之上分布。
在半导体衬底110的主表面处，该至少一个欧姆接触区102被横向地布置并邻近该至少一个肖特基接触区104。换言之，该至少一个欧姆接触区102所占的半导体衬底110的主表面的区域至少在一个点或者至少在一个侧面处连接或者接触该至少一个肖特基接触区104所 占的半导体衬底110的主表面的区域。例如，该至少一个欧姆接触区102包围该至少一个肖特基接触区104，或者该至少一个肖特基接触区104包围该至少一个欧姆接触区102。
此外，第一掺杂层112在半导体衬底110之内形成。第一掺杂层可至少主要地包括第一导电类型(n掺杂或者p掺杂)。第一掺杂层112布置在半导体衬底110的主表面处邻近导电结构120，并且沿半导体衬底110的主表面横向地延伸。第一掺杂层112可在整个半导体衬底之上横向地延伸，或者(例如，通过良好注入来实施)可被限在半导体衬底110的一部分(例如，有源区())。
此外，第一掺杂层112包括从半导体衬底110的主表面垂直地到达半导体衬底110之中的厚度。
第一掺杂层112包括至少在第一掺杂层112的表面区114中和至少在欧姆接触区102和肖特基接触区104的区域中的均匀的掺杂分布。表面区114可以是直接地布置在半导体衬底110的主表面处的第一掺杂层112的一部分，并且与第一掺杂层112相比可以是浅的。例如，第一掺杂层112的表面区114向延伸小于第一掺杂层的平均厚度的10％(或者小于其30％、小于其20％、小于其5％或小于其1％)平均深度。作为选择或者此外，第一掺杂层112的表面区114可包括小于250nm(或小于500nm、小于200nm、小于150nm或小于100nm)的平均深度。
例如，第一掺杂层112的平均厚度可以是至少在欧姆接触区102和肖特基接触区104之上平均的第一掺杂层112的厚度。类似地，第一掺杂层112的表面区114的平均深度可以是至少在欧姆接触区102和肖特基接触区104之上平均的表面区114的深度。例如，在至少欧姆接触区102和肖特基接触区104之上，第一掺杂层112的平均厚度和/或表面区114的平均深度可以是恒定的(例如，忽略归因于制造变化的公差)。
在欧姆接触区102下面的第一掺杂层112的表面区114的平均掺杂浓度不同于在肖特基接触区104下面的第一掺杂层112的表面区 114的平均掺杂浓度，相差小于肖特基接触区104下面的平均掺杂浓度的10％。在欧姆接触区下面的表面区114的平均掺杂浓度可以是在欧姆接触区102的区域中的表面区114的体积上进行平均的表面区114之内的平均掺杂浓度。类似地，在肖特基接触区104下面的表面区114的平均掺杂浓度可以是在肖特基接触区104的区域中的表面区114的体积上进行平均的表面区114的掺杂浓度。
至少一个欧姆接触区102的区域可以是第一掺杂层112位于欧姆接触区102的垂直投影之内的表面区114的部分。类似地，例如，第一掺杂层112的表面区114的至少一个肖特基接触区104的区域可以是第一掺杂层112位于肖特基接触区104的垂直投影之内的表面区114的区。
例如，第一掺杂层112可包括在1e12cm3和1e14cm3之间的在表面区114之内和/或在整个第一掺杂层112之内的平均掺杂浓度，或者区域剂量(area dose)(例如，在深度内综合的剂量)可在1e12cm-2和1e14cm-2的范围内。
如上所述，半导体器件100可包括由至少一个肖特基接触区104(或多个肖特基接触区)分开的多个欧姆接触区102，和/或可包括由至少一个欧姆接触区102(或由多个欧姆接触区)分开的多个肖特基接触区104。
多个欧姆接触区102和/或多个肖特基接触区104可在半导体衬底110的主表面之上任意地分布，并且可包括任意的几何形状和任意尺寸。例如，多个欧姆接触区102和/或多个肖特基接触区104可包括矩形形状、线性形状，或者例如，可以是栅格形状的(例如，周期性地封闭的正方形、矩形或圆形的欧姆接触区或肖特基接触区)。
例如，图6A)示出了具有具备直径d和彼此间距离l并且包围肖特基接触区的多个圆形欧姆接触区的半导体器件的部分的顶视图，或者反之亦然。作为选择，图6 B)示出了具有宽度d并且距离由肖特基接触区分开的邻近的欧姆接触区距离l的条状形状的欧姆接触区的半导体器件的示意性顶视图，或者反之亦然。另外作为选择，图6 C)示 出了具有被栅格形状的肖特基接触区包围的多个正方形形状或者矩形形状的欧姆接触区的半导体器件的示意性顶视图，或者反之亦然。
图6A)-6C)可示出了在阳极的顶视图中的肖特基接触区和欧姆接触区的可能布置。例如，肖特基接触的圆被布置在欧姆接触的区中，欧姆接触的圆可被布置在肖特基接触的区中，交替的欧姆接触和肖特基接触的条可被实施，欧姆接触的多边形(例如，矩形或者六边形)可在肖特基接触的区中实施，或者具有肖特基接触的多边形(例如，矩形或者六边形)可在具有欧姆接触的区中实施。此外，例如，该结构可被周期性地或者规律地布置为具有结构缺失或者缺陷(例如，多边形)。
对于一个或多个上述的方面，可选地、可替换地或额外地，至少一个欧姆接触区的最大横向延伸和/或至少一个肖特基接触区104的最大横向延伸可小于半导体衬底的厚度(例如，半导体衬底的垂直延伸)(或小于其80％、小于其50％、小于其30％或小于其10％)、小于阳极区和阴极区(例如，对于具有外延结构的600V二极管而言，衬底可显著地厚于实际的漂移区)之间的距离(或小于其80％、小于其50％、小于其30％或小于其10％)，或者小于半导体衬底之内(例如，在半导体器件的第一掺杂层之内或者漂移层之内)的电荷载流子(例如，电子或空穴)的扩散长度的2倍(或者小于其1倍、小于其80％、小于其50％、小于其30％或小于其10％)。
换言之，上述区(欧姆接触区和/肖特基接触区)的尺寸可被选择为或实施，从而在接通状态(on-state)的情况下，所诱发的等离子浓度(例如，自由电荷载流子的浓度)的变化可由对半导体衬底的其他表面或者阴极(例如，在漂移区的一半之上或者靠近阳极)的小深度之内的横向补偿过程进行补偿或者平衡。为此，结构大小(欧姆接触区和/或肖特基区的大小)例如可大约是(电荷载流子的)扩散长度，或者最大是漂移区的厚度(例如，对于600V二极管为大约1-50μm)。例如，不同接触变化的区域部分(面积比)可任意选择，并且还可以在芯片或者半导体器件之上进行变化。
对于一个或多个上述的方面，可选地、可替换地或额外地，由欧姆接触区102所占的半导体衬底110的平均面积从半导体衬底110的中心向半导体衬底110的边沿减少。欧姆接触区所占的平均区域可等于在半导体衬底110的部分之内的欧姆接触区所占的区域与肖特基接触区所占的区域的比。例如，欧姆接触区所占的半导体衬底的平均面积在半导体衬底的中心区之内可以是恒定的，并且可向半导体衬底110的边沿减少。
换言之，可选地，半导体器件100可包括包围半导体衬底110的有源区(例如，用于半导体器件的主功能的半导体衬底的区)的、位于半导体衬底110的边沿处的边沿区(例如，朝向半导体衬底的边沿的用于减少电场的边沿终止区)。该至少一个欧姆接触区102和该至少一个肖特基接触区104可被布置在半导体衬底的有源区之内。
例如，半导体衬底110的有源区可包括具有被欧姆接触区占用恒定的平均面积的中心区以及具有减少的被欧姆接触区占用的平均面积的朝向边沿区的过渡区。
换言之，例如，通过减少对朝向边沿区的阳极的平均注入效率并因此减少或抑制在高电压边沿下面的区域中的电荷载流子注入，朝向高电压端的过渡区之内的接触方案的布置可偏离在剩余的有源区中使用的方案。以此方式，边沿结构的换流鲁棒性可被增加。例如，与背侧发射极的背侧结构相比，此措施可省力地实施。
如上所述的布置可选地可包括在有源区的边沿处(例如，朝向高电压边沿端)变化的图案，并且可朝向高电压边沿(例如，向较低效率)提供对阳极效率的进一步调制。
对于一个或多个上述的方面，可选地、可替换地或额外地，在该至少一个欧姆接触区102的区域中的第一掺杂层112的平均厚度不同于在至少一个肖特基接触区104的区域中的第一掺杂层112的平均厚度，相差小于在至少一个肖特基接触区104的区域中的第一掺杂层112的平均厚度的10％(或小于其30％、小于其20％、小于其5％或者小于其1％)。换言之，第一掺杂层112的表面区114以及整个第 一掺杂层112可非常均匀地进行注入(例如，非常均匀的掺杂分布)。
例如，第一掺杂层的平均厚度可在0.5μm和1μm之间(或者在1μm和5μm之间)。
第一掺杂层112的厚度可由朝向半导体衬底110的另一个掺杂区的pn结确定或者定义。例如，半导体衬底110包括被布置为邻近第一掺杂层112的第二掺杂层。第一掺杂层112可至少主要地包括第一导电类型，并且第二掺杂层可至少主要地包括第二导电类型。
换言之，第一掺杂层112可包括能够是p掺杂(例如，通过并入铝离子或者硼离子引起的)或者n掺杂(例如，通过并入氮离子、磷离子或砷离子引起的)的第一导电类型。相应地，第二导电类型指示相反的n掺杂或者p掺杂。换言之，第一导电类型可指示p掺杂并且第二导电类型可指示n掺杂，或反之亦然。
例如，如果第一掺杂层112所占的半导体衬底110的部分包括第一导电类型的掺杂多于第一掺杂层112所占空间的70％(或多于其80％或多于其90％)，第一掺杂层112可主要地包括第一导电类型。此外，如果第二掺杂层所占的半导体衬底110的部分包括第二导电类型的掺杂多于第二掺杂层所占部分的70％(或多于其80％或多于其90％)，第二掺杂层可主要地包括第二导电类型。
例如，第二掺杂层可以是半导体器件(例如，半导体二极管)的漂移层，或者可包括一个或多个可选的子层(例如，漂移层、场截止层)和/或阴极层或发射极层。第二掺杂层还可包括包含了与第一掺杂层112分开的第一导电类型(例如，用于调整背侧发射极的发射极效率)的部分。
例如，第一掺杂层112和第二掺杂层之间的pn结包括到沿着至少一个欧姆接触区102的半导体衬底110的主表面的第一平均距离(对应于平均厚度)和到沿肖特基接触区104的半导体衬底110的主表面的第二平均距离(对应于平均厚度)。例如，第一平均距离可以与第二平均距离相差小于10％(或小于30％、小于20％、小于5％或小于1％)。
至少一个欧姆接触区102和至少一个肖特基接触区104能够以各种方式建立或者实施。例如，导电结构可包括造成不同接触特性的不同导电材料。换言之，导电结构120可包括在至少一个欧姆接触区102之内的与半导体衬底110接触的第一导电材料以及在至少一个肖特基接触区104之内的与半导体衬底110接触的第二导电材料。以此方法，例如在半导体器件100的半导体衬底110之内的掺杂区的实施可独立于不同接触区的建立。
第一导电材料可以是建立与半导体衬底110的欧姆接触的任何材料(例如，考虑第一掺杂层的表面区的掺杂浓度)。例如，第一导电材料可包括铝、铜、铝硅合金、铝硅铜合金、金、铂硅合金、铱硅合金或者锇硅合金。此外，第一导电材料可包括朝向半导体衬底110的阻挡材料或者阻挡层(例如，避免材料扩散至半导体衬底中)，例如钛或者钛钨合金。阻挡材料或者阻挡层可足够薄，以使导电材料和半导体衬底110之间的欧姆接触成为可能。
此外，例如，第二导电材料可包括钛或钛钨合金，或者可由钛或钛钨合金组成。
图3 A示出了根据实施例的半导体器件300的部分的示意性横截面。半导体器件300的实施类似于图1中所示的实施。在此示例中，半导体器件300的导电结构包括导电层302，导电层302包括覆盖第二导电材料304的第一导电材料。半导体器件300包括多个区域，该多个区域包括第二导电材料304(例如，实现与阳极的肖特基接触的阳极金属)，并且导电层302(例如，实现与阳极的欧姆接触的阳极金属)在第二导电材料304所占的区域之间与半导体衬底110接触。
例如，半导体衬底110的第一掺杂层可包括p掺杂，并且可实现半导体器件300(例如，半导体二极管)的阳极。在图3 A所示的示例中，肖特基成形的金属化可以是结构化的并且以欧姆接触金属化进行覆盖。例如，钛钨合金层TiW或者钛层可被沉积并被结构化。此外，在TiW/Ti(例如，钛钨合金和钛的阻挡层)上的铝硅合金层AlSi或铝硅铜合金层AlSiCu(或者作为选择，金Au)、铂硅合金(PtSi、 Pt2Si)、铱硅合金IrSi或锇硅合金OsSi2或者硅可被沉积。可选的，例如，导电结构可接着是另外的金属化层。
更多细节和方面与所描述的构思或者一个或多个上述实施例(例如，图1)一起被提及。
图3 B示出了根据实施例的半导体器件310的部分的示意性横截面。半导体器件310的实施类似于图3 A所示的实施。然而，在此示例中，导电结构包括导电层306，该导电层306包括覆盖第一导电材料308(例如，实现与阳极的欧姆接触的阳极金属)的第二导电材料(例如，实现与阳极的肖特基接触的阳极金属)。更多细节和方面与所描述的构思或者一个或多个上述实施例(例如，图1或图3 A一起被提及。
在图3 B所示的示例中，形成与阳极欧姆接触的层(例如，用于p界面区域掺杂的铝或基于铝的合金，或者金)可被沉积并被结构化。例如，此外，肖特基接触成形的金属化(例如，钛钨合金TiW或钛)可被沉积，并且可选地，接着是进一步的金属化层。
例如，建立或者实现欧姆接触的层可以是金属或者如同准金属化合物(quasi-metallic compound)的另一种材料(例如，PtSi、Pt2Si、IrSi、OsSi)。例如，有成本效益或低复杂度的二极管过程(用于形成二极管)可如下被实现。在漂移区(二极管的漂移层)的区中的永久的掺杂可通过掺杂重金属(例如，对于具有400V和1200V之间的电压等级的二极管)获得。为此，重金属硅层可在阳极处形成，其在进一步的高温行为期间可被用作重金属项的准无限储备(quasi-infinite reservoir)，并且为工艺的进一步过程保留在阳极表面处。该层可以是封闭的或者可以未封闭。硅化物可以存在，或者以多个单颗粒存在。例如，在沉积重金属硅层之前，阳极表面可以以氧化物(氧化硅)进行局部覆盖，并且其上未建立硅化物。以该方式，不具有硅化物的区在由氧化物结构化定义的阳极表面处形成。例如，还对于在p掺杂的硅上建立肖特基接触的金属而言，铂硅化物颗粒可抑制或者避免肖特基接触的形成，并且可导致欧姆接触的形成。例如， 通过在如上所述的阳极上沉积钛Ti或者钛钨合金TiW，肖特基接触可在不具有硅化物颗粒的区中形成(例如，适当的p界面浓度)，并且欧姆接触可在具有硅化物覆盖的区中形成。
类似地，(对于适当的界面掺杂)所期望的效果也可通过使用铝作为接触金属来获得，因为在不具有硅化物覆盖的区中接触电阻可显著增加。例如，以此方式，所期望的效果还可以以基于铝的金属化获得。
对于一个或多个上述的方面，可替换地或额外地，半导体衬底可包括在至少一个欧姆接触区102的一个区域中的第一掺杂层112的第一表面区114之内的第一平均缺陷密度和在至少一个肖特基接触区104的一个区域中的第一掺杂层112的表面区114之内的第二平均缺陷密度。例如，第一平均缺陷密度可高于第二平均缺陷密度(例如，超过2倍、超过3倍、超过5倍或者超过10倍)。
图3 C示出了根据实施例的半导体器件320的部分的示意性横截面。半导体器件320的实施类似于图1中的实施。在此示例中，半导体器件320的导电结构120包括导电层，该导电层包括在肖特基接触区104之内建立肖特基接触(例如，实现与阳极的肖特基接触的阳极金属)的导电材料。此外，第一掺杂层包括在欧姆接触区102的区域中的表面区之内的具有增加的缺陷密度的区322。由于该增加的缺陷密度，通常引起与半导体衬底110的肖特基接触的导电结构120的导电材料，在导电结构120和具有增加的缺陷密度的区322之间建立欧姆接触。更多细节和方面结合所描述的构思和/或一个或多个上述实施例(例如，图1)被提及。
例如，硅晶体的表面结构可被局部损伤(通过浅的结构化注入)，从而高密度的表面状态阻止了肖特基接触的形成。例如，接下来的适当的金属化(例如，钛钨合金TiW)的沉积可引起在未受损伤区处的肖特基接触，并且在损伤的位置处形成欧姆接触。换言之，例如局部的损伤注入(damage implant)可被用于损伤第一掺杂层的表面区，以实现一个或多个欧姆接触区102。例如，未修复的(non-healed)或 未完全修复的离子注入过程或等离子过程或者机械表面制备可被用于增加缺陷密度。
一些实施例涉及半导体二极管器件(例如，半导体二极管)。换言之，例如，根据所描述的概念或者上述的一个或多个实施例的半导体器件可实现半导体二极管器件或者另一种器件。
图4 A示出了根据实施例的半导体器件400的示意性横截面。半导体器件400的实施类似于图1中所示的实施。然而，半导体器件400的半导体衬底包括垂直层堆叠，该垂直层堆叠包括布置在半导体衬底的主表面处的第一掺杂层112(例如，实现p阳极)、第二掺杂层430(例如，实现n漂移区)和第三掺杂层440(例如，实现n阴极层)。此外，半导体器件400包括布置在与半导体衬底的主表面相对的半导体衬底的背侧处的导电层450(例如，实现阴极接触)。
例如，半导体器件400实现了半导体二极管，具有在主表面处以交替的欧姆接触区和肖特基接触区电连接至阳极接触(导电结构或金属层)的p阳极，连接至背侧金属层的n掺杂漂移层(例如，轻掺杂的)和n掺杂的阴极层(重掺杂的)实现阴极接触。
更多细节和方面与所描述的构思或者一个或多个上述实施例(例如，图1和图3 A-B)一起被提及。
图4 B示出了根据实施例的半导体器件410的示意性横截面。半导体器件410的实施类似于图4 A所示的实施。器件410额外地包括布置在漂移层430(第二掺杂层)和阴极层(第三掺杂层)440之间的场截止层460(例如，n掺杂)。
此外，图4 C示出了根据实施例的半导体器件420的示意性横截面。半导体器件420的实施类似于图4 A所示的实施。然而，半导体器件420包括第一掺杂层112的重掺杂的表面区114(例如，实现p+阳极接触)。
图4 A-C示出了通过接触的适当的实施方式结合肖特基接触和欧姆接触在半导体材料之内的被均匀实现的阳极(例如，至少在第一掺杂层的表面区的掺杂浓度非常均匀)。各种二极管的垂直构思被示出。 阳极接触金属和均匀阳极之间的接触被交替地实施为欧姆接触102和肖特基接触104。
通过一次或多次注入和/或扩散分布(diffusion profile)(例如，进入半导体衬底的深度之内)，阳极可被实现。例如，阳极可在半导体材料之内被均匀实现，这意味着静态的耗尽区可在不同接触的区中相等地或几乎相等地建立。例如，与简单的加工或者制造相比，在整个有源区之内二极管的阻断特性可以是均匀的或者非常均匀，结果是在换流情况下非均匀也减少。具有不同势垒高度(barrier height)的两个电流路径可被提供给在接通状态中在阴极侧处被提供的电子。在似肖特基接触的区中，阳极的注入效率可被降低，从而在前侧等离子浓度的平均值可被降低，并且二极管诱发的开关损耗(例如，反向电流峰)可被减少。例如，阳极降低的注入效率可以(例如，结合阴极的低注入效率)能够在恒定或者几乎恒定的低开关损耗下，调节漂移区之内的等离子电荷载流子具有更长的寿命，减少非期望的温度效应(比如，随着温度强烈增加的泄露电流)。
对应于图4A-C所示的示例，图5A)示出了示意性的二极管结构500，并且图5B)示出了对应的可能的掺杂曲线。在图5A)中，二极管包括在半导体衬底前侧处的表示第一掺杂层112的重掺杂的p阳极、轻的n掺杂的漂移层430、可选的中等n掺杂的场截止层460以及重掺杂的n掺杂背侧发射极层440。对应的相对掺杂浓度由图5B)所示的掺杂曲线示意性表明。可选的场截止层的掺杂由虚线表明。图5 A)和图5 B)可示出了基于p-i-n结构(例如，在硅上实施的)的具有低开关损耗的双极型高电压二极管的示意性示例。例如，图5 A)示出了有源区的示意图，并且图5 B)示出了p-i-n二极管的掺杂曲线。
例如，此二极管包括被称为第一导电类型(例如，由n-表示的n掺杂)的漂移区、第二导电类型(例如，由p+表示的p掺杂)的前侧阱以及第一导电类型(由n+表示)的背侧发射极。
可选地，第一导电类型的进一步的层(例如，场截止或者缓冲)能被布置在漂移区和背侧的发射极之间，其包括两者之间的传导性 (掺杂浓度)。例如，不同层的传导性或掺杂(掺杂浓度)的确切程度和场截止的确切程度可适应于所需应用。
一些实施例涉及包括大于100V(或大于400V、大于600V或大于1000V)的阻断电压的半导体器件。换言之，根据所描述构思或者一个或多个上述实施例的半导体器件可以是具有至少一个电气元件的功率半导体器件，该至少一个电气元件由具有大于100V的阻断电压的半导体器件(例如，二极管)提供。
图7示出了根据实施例的半导体器件700的示意性横截面。半导体器件700包括在半导体器件700的半导体衬底710和被布置为邻近半导体衬底710的导电结构720之间的至少一个接触区702。此外，半导体器件700包括在半导体器件700的半导体衬底710和导电结构720之间的至少一个第二接触区704。该至少一个第一接触区702被布置为邻近该至少一个第二接触区704。导电结构720包括在至少一个第一接触区702的一个区域中的与半导体衬底接触的第一导电材料和至少一个第二接触区704的一个区域中的与半导体衬底710接触的第二导电材料，从而在至少一个第一接触区702之内的第一接触特性不同于在至少一个第二接触区704之内的第二接触特性。
通过实现具有不同接触特性的区，导电结构720和半导体衬底710之间的感应效率能被适配或被影响。例如，不同的接触特性能够通过使用与半导体衬底接触的不同的导电材料而容易地实现。
例如，相较于第二导电材料，如果第一导电材料包括对半导体衬底710的另一个接触电阻，则第一接触特性可不同于第二接触特性。例如，半导体衬底710和第一导电材料之间的平均电阻可大于半导体衬底710和第二导电材料之间的平均电阻(在第二接触区之上平均)的2倍(或大于其3倍、或大于其5倍、或大于其10倍)。
可替换地，例如，第一接触特性可以是欧姆特性，从而第一接触区代表欧姆接触区，并且第二接触特性可以是肖特基特性，从而第二接触区代表肖特基接触区。
更多细节和方面结合上述的构思或者一个或多个实施例被提到。 特别是与导电结构一起提及的细节和方面，布置在半导体衬底的主表面处的第一接触区(例如，类似于欧姆接触区)、第二接触区(例如，类似于肖特基接触区)、第一导电材料、第二导电材料和/或第一掺杂层可类似地应用于半导体器件700。
图8示出了一种根据实施例用于形成半导体器件的方法800的流程图。方法800包括步骤810至少通过在至少一个第一接触区和被布置为邻近至少一个第一接触区的第二接触区之内均匀地注入掺杂剂，形成布置在半导体衬底的主表面处的掺杂层。此外，方法800包括步骤820形成邻近半导体衬底布置的导电结构，从而该至少一个第一接触区的区域中的接触特性不同于在至少一个第二接触区的区域中的接触特性。
方法800可包括对应于结合上述的构思或者一个或多个实施例提及的一个或多个方面的可选的其他的步骤。
一些实施例涉及具有降低的阳极效率的二极管以及用于形成二极管的方法。例如，二极管的开关损耗可由接通状态下二极管的涌出电荷(flooding charge)定义，其在向阻断状态的过渡中被清除。涌出电荷可以被3个技术参数所影响，该三个技术参数为阳极(例如，前侧的p阱)的注入效率、阴极(例如，背侧的n接触)的注入效率以及漂移区中载体的双极性寿命。例如，快速二极管可通过提升或者优化一个参数或者所有参数来实现。
例如，高电压二极管可以以有源区中的均匀阳极并且对阳极的交替的欧姆接触和肖特基接触的结构化接触实施区的适当选择来实现。
在接通状态中，n区(漂移区)可被显著大于漂移区的掺杂的许多电子-空穴对(electron-hole-pair)充斥。例如，为减少接通损耗和/或开关损耗，可期望均匀的涌出，其可引起初步的关断特性。例如，为了实施平滑切换二极管，可接受更大的开关损耗并且可在背侧处注入更多电荷载流子。
例如，阳极效率的提升可结合阴极效率的适配(优化)。在阳极侧和阴极侧的结构可被选择，为以使电流成丝的风险可被避免或者减 少。例如，在前侧和背侧处为条状布局的情况下，阳极侧的条状可被布置为正交于阴极侧的条状。例如，对于在阳极侧的区为其他所提及布置，背侧结构可被调整，从而在阳极侧的每个区下面(肖特基接触区或欧姆接触区)，两种背侧区可在垂直投影中实现。
当在计算机或者处理器行执行计算机程序时，实施例可进一步提供具有用于执行上述方法中的一个的程序代码的计算机程序。本领域的技术人员将容易认识到各种上述方法的步骤可由程序化的计算机来执行。在此，一些实施例还旨在涵盖程序存储器件(例如，数字数据存储媒介)，该程序存储器件是可读的并且编码机器可执行或计算机可执行程序的指令的机器或者计算机，其中指令执行上述方法的行为中的一些或者全部。程序存储器件例如可以是数字存储器、磁存储媒介(例如，磁盘和磁带)、硬盘驱动器或光学可读数字数据存储媒介。实施例还旨在涵盖被编程为执行上述方法的行为的计算机，或者被编程为执行上述方法的行为的(场)可编程逻辑阵列((F)PLA,(field)programmable logic array)或(场)可编程门阵列((F)PGA(field)programmable gate array)。
具体实施方式和附图仅以说明本公开的原理为目的。因此，本领域的技术人员显然将能够设计出虽然未在本文中明确描述或者示出的，体现本公开的原理并且被包含在本公开的精神和范围内的各种布置。此外，本文所列举的全部示例很明确地主要旨在仅用于教学目的，以帮助读者理解本公开的原理和发明人所贡献的构思，从而增进本领域发展，并且应被解释为不受限于这些具体引用的示例和条件。此外，所有在此描述的本发明的原理、方面和实施例及其具体示例，旨在包含其等价物。
表示为“用于...的装置(means for…)”(执行特定功能)的功能块应被理解为分别包括被配置为执行特定功能的电路的功能块。因此，“用于…的装置(means for s.th.)”也可被理解为“是指被配置为…或适于…的装置(means configured to or suited fors.th.)”。因此，被配置为执行特定功能的装置，并此不意味着此装置必定(在 给定时刻)执行该功能。
附图中所示的各种元件(包括标记为“装置(means)”、“用于提供传感信号的装置(means for providing a sensor signal)”、“用于生成传输信号的装置(means forgenerating a transmit signal)”等的任何功能块)的功能可通过使用专用硬件(比如“信号提供者(a signal provider)”，“信号处理单元(a signal processing unit)”，“处理器(a processor)”，“控制器(a controller)”等)以及与适当的软件相关联的能够执行软件的硬件被提供。此外，本文描述为“装置(means)”的任何实体，可以对应于或被实施为“一个或多个模块(one or more modules)”，“一个或多个器件(one or more devices)”，“一个或多个单元(one or more units)”等。当由处理器提供时，功能可由单个专用处理器、由单个共享处理器或者由其中的一些可被共享的多个单独的处理器提供。此外，显式使用的术语“处理器(processor)”或“控制器(controller)”不应被解释为排他性地指能够执行软件的硬件，并且可以隐含地包括，但不限于，数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。常规和/或定制的其他的硬件也可以被包括在内。
本领域技术人员应当理解的是，本文的任何方框图代表体现本公开的原理的说明性电路的概念图。类似地，应当理解的是，任何流程表、流程图、状态转换图、伪码等表示基本可在计算机可读媒介中表现并因此由计算机或者处理器来执行的各种过程，无论这种计算机或者处理器是否被明确示出。
此外，下列权利要求依次被结合到具体实施方法中，其中每个权利要求可以独立地作为单独的实施例。当每个权利要求可以独立地作为单独的实施例时，应当注意的是——虽然从属权利要求可在其权利要求中引用一个或多个其他的权利要求——其他实施例也可以包括从属权利要求和彼此从属或独立的权利要求的标的物的组合。此组合 在本文中被提出，除非特定组合被指出并不旨在被包括在内。此外，还旨在将权利要求中的特征包括在任何其他独立权利要求中，即使此权利要求并不直接从属该独立权利要求。
应当进一步注意的是，在说明书或权利要求中公开的方法可以通过具有用于执行这些方法的各个行为中的每一个行为的装置来实现。
此外，但是应当理解的是，在本说明书或权利要求书中所公开的多个行为或功能的公开内容不一定在特定的顺序之内解释。因此，多个行为或功能的公开将不会使其被限制在特定的顺序中，除非这种行为或功能由于技术原因是不可互换的。此外，在一些实施例中，单一的行为可以包括多个子行为或者可以被分解成多个子行为。这样的子行为可以被包括在该单一行为的公开中并且是该单一行为的公开的一部分，除非被明确地排除在外。

Claims (17)

1.一种半导体器件，包括：
至少一个欧姆接触区，其在所述半导体器件的半导体衬底和邻近所述半导体衬底布置的导电结构之间；和
至少一个肖特基接触区，其在所述导电结构和所述半导体器件的所述半导体衬底之间，其中所述至少一个欧姆接触区被布置为邻近所述至少一个肖特基接触区，
其中所述半导体衬底包括被布置为邻近所述导电结构的第一掺杂层，其中在所述至少一个欧姆接触区的一个区域中所述第一掺杂层的表面区的平均掺杂浓度不同于在所述至少一个肖特基接触区的一个区域中所述第一掺杂层的所述表面区的平均掺杂浓度，并且相差小于在所述至少一个肖特基接触区的所述区域中所述第一掺杂层的所述表面区的所述平均掺杂浓度的10％。
2.如权利要求1所述的半导体器件，
其中所述半导体衬底包括被布置为邻近所述第一掺杂层的第二掺杂层，其中所述第一掺杂层至少包括第一导电类型，并且所述第二掺杂层至少包括第二导电类型。
3.如权利要求1所述的半导体器件，
其中所述导电结构包括在所述至少一个欧姆接触区之内与所述半导体衬底接触的第一导电材料和在所述至少一个肖特基接触区之内与所述半导体衬底接触的第二导电材料。
4.如权利要求3所述的半导体器件，
其中所述第一导电材料包括铝、铜、铝硅合金、铝硅铜合金、金、铂硅合金、铱硅合金或锇硅合金。
5.如权利要求3所述的半导体器件，
其中所述第二导电材料包括钛或钛钨合金。
6.如权利要求3所述的半导体器件，
其中所述导电结构包括导电层，其包括覆盖所述第二导电材料的所述第一导电材料，或者所述导电结构包括导电层，其包括覆盖所述第一导电材料的所述第二导电材料的导电层。
7.如权利要求1所述的半导体器件，
其中所述半导体衬底包括在所述至少一个欧姆接触区的一个区域中的所述第一掺杂层的所述表面区之内的第一平均缺陷密度，以及在所述至少一个肖特基接触区的一个区域中的所述第一掺杂层的所述表面区之内的第二平均缺陷密度，其中所述第一平均缺陷密度高于所述第二平均缺陷密度。
8.如权利要求1所述的半导体器件，
其中所述第一掺杂层的所述表面区包括小于所述第一掺杂层的平均厚度的10％的平均深度。
9.如权利要求1所述的半导体器件，
其中所述第一掺杂层的所述表面区包括小于250nm的平均深度。
10.如权利要求1所述的半导体器件，
其中所述至少一个欧姆接触区或者所述至少一个肖特基接触区的最大横向尺寸小于所述半导体衬底的厚度，或者小于所述半导体衬底之内的电荷载流子的扩散长度的2倍。
11.如权利要求1所述的半导体器件，进一步包括
边沿区，位于所述半导体衬底的边沿处，包围所述半导体衬底的有源区，其中所述至少一个欧姆接触区和所述至少一个肖特基接触区被布置在所述半导体衬底的所述有源区之内。
12.如权利要求1所述的半导体器件，包括
由至少一个肖特基接触区分开的多个欧姆接触区，或者由至少一个欧姆接触区分开的多个肖特基接触区。
13.如权利要求1所述的半导体器件，
其中所述半导体衬底的由欧姆接触区所占的平均面积从所述半导体衬底的中心向所述半导体衬底的边沿减少。
14.如权利要求1所述的半导体器件，
其中在所述至少一个欧姆接触区的一个区域中所述第一掺杂层的平均厚度不同于在所述至少一个肖特基接触区的一个区域中的所述第一掺杂层的平均厚度，并且相差小于在所述至少一个肖特基接触区的所述区域中的所述第一掺杂层的所述平均厚度的10％。
15.如权利要求1所述的半导体器件，
实现半导体二极管器件。
16.如权利要求1所述的半导体器件，包括
大于100V的阻断电压。
17.一种用于形成半导体器件的方法，所述方法包括：
形成至少一个欧姆接触区，所述至少一个欧姆接触区在所述半导体器件的半导体衬底和邻近所述半导体衬底布置的导电结构之间；以及
形成至少一个肖特基接触区，所述至少一个肖特基接触区在所述导电结构和所述半导体器件的所述半导体衬底之间，其中所述至少一个欧姆接触区被布置为邻近所述至少一个肖特基接触区；
其中，所述半导体衬底包括被布置为邻近所述导电结构的第一掺杂层，其中在所述至少一个欧姆接触区的一个区域中所述第一掺杂层的表面区的平均掺杂浓度不同于在所述至少一个肖特基接触区的一个区域中所述第一掺杂层的所述表面区的平均掺杂浓度，并且相差小于在所述至少一个肖特基接触区的所述区域中所述第一掺杂层的所述表面区的所述平均掺杂浓度的10％。
CN201410640890.2A 2013-11-14 2014-11-13 半导体器件和用于形成半导体器件的方法 Active CN104637940B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/080,098 2013-11-14
US14/080,098 US9123828B2 (en) 2013-11-14 2013-11-14 Semiconductor device and method for forming a semiconductor device

Publications (2)

Publication Number Publication Date
CN104637940A CN104637940A (zh) 2015-05-20
CN104637940B true CN104637940B (zh) 2017-10-13

Family

ID=53043058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410640890.2A Active CN104637940B (zh) 2013-11-14 2014-11-13 半导体器件和用于形成半导体器件的方法

Country Status (3)

Country Link
US (2) US9123828B2 (zh)
CN (1) CN104637940B (zh)
DE (1) DE102014116622B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102016114264A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
US20220005932A1 (en) * 2018-11-13 2022-01-06 Khalifa University of Science and Technology Non-volatile memory systems based on single nanoparticles for compact and high data storage electronic devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259228A (zh) * 1997-06-03 2000-07-05 戴姆勒-克莱斯勒股份公司 功率半导体元件及其制造方法
CN101969071A (zh) * 2009-07-27 2011-02-09 香港科技大学 具有混合电极的晶体管与整流器及其制造方法
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2050694B (en) 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
DE3633161A1 (de) 1986-09-30 1988-04-07 Licentia Gmbh Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
US5786233A (en) * 1996-02-20 1998-07-28 U.S. Philips Corporation Photo-assisted annealing process for activation of acceptors in semiconductor compound layers
DE19804580C2 (de) 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
WO2004012243A2 (en) * 2002-07-29 2004-02-05 Amberwave Systems Selective placement of dislocation arrays
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
DE102006025958B3 (de) 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
DE102006047244B4 (de) 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US8093597B2 (en) * 2007-06-25 2012-01-10 International Rectifier Corporation In situ dopant implantation and growth of a III-nitride semiconductor body
US7935620B2 (en) 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
KR101058593B1 (ko) 2009-09-08 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8921931B2 (en) 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9209109B2 (en) 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259228A (zh) * 1997-06-03 2000-07-05 戴姆勒-克莱斯勒股份公司 功率半导体元件及其制造方法
CN101969071A (zh) * 2009-07-27 2011-02-09 香港科技大学 具有混合电极的晶体管与整流器及其制造方法
CN103050547A (zh) * 2011-10-17 2013-04-17 英飞凌科技奥地利有限公司 功率半导体二极管、igbt 及其制造方法

Also Published As

Publication number Publication date
US9123828B2 (en) 2015-09-01
US9595619B2 (en) 2017-03-14
DE102014116622A1 (de) 2015-05-21
DE102014116622B4 (de) 2023-11-16
US20150130013A1 (en) 2015-05-14
US20160043237A1 (en) 2016-02-11
CN104637940A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP4132102B2 (ja) 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
CN101107718B (zh) 功率金属氧化物半导体组件
CN102544100B (zh) 带有集成二极管的自对准沟槽mosfet
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
CN104810392B (zh) 包括在漂移区中波动分布的净掺杂的半导体器件
CN104425569B (zh) 半导体器件、结型场效应晶体管和垂直场效应晶体管
JP6705944B2 (ja) パワーデバイス及びその製造方法
CN104637940B (zh) 半导体器件和用于形成半导体器件的方法
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
WO2003034470A2 (en) Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
CN106784008A (zh) 一种集成肖特基二极管的SiC MOSFET器件
US7790520B2 (en) Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device
TW200947701A (en) Improved sawtooth electric field drift region structure for power semiconductor devices
CN103972281A (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
US7154177B2 (en) Semiconductor device with edge structure
CN214848639U (zh) 半导体器件的元胞结构及半导体器件
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
WO2013107508A1 (en) Bipolar junction transistor with spacer layer and method of manufacturing the same
US8723218B2 (en) Silicon carbide rectifier
CN113394278A (zh) 逆导型igbt及其制备方法
CN110459540A (zh) 集成mosfet和二极管的半导体装置及其制造方法
CN111129133B (zh) 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
CN105977308A (zh) 超级势垒整流器器件及其制备方法
CN104051524B (zh) 半导体器件
CN109841666A (zh) 用于针状单元沟槽mosfet的布局

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant