AT505386A2 - Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung - Google Patents

Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung Download PDF

Info

Publication number
AT505386A2
AT505386A2 AT0906807A AT90682007A AT505386A2 AT 505386 A2 AT505386 A2 AT 505386A2 AT 0906807 A AT0906807 A AT 0906807A AT 90682007 A AT90682007 A AT 90682007A AT 505386 A2 AT505386 A2 AT 505386A2
Authority
AT
Austria
Prior art keywords
region
drift region
doped silicon
conductivity type
drift
Prior art date
Application number
AT0906807A
Other languages
English (en)
Inventor
Christopher Boguslaw Kocon
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of AT505386A2 publication Critical patent/AT505386A2/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

·· ·· ♦· · ·· • · · · ♦ t · · · • · · · · · · · · · • · · ♦ ♦·♦ ···· ··· • · · ♦ t · · ·· ·· ·· · ·· ·♦ ···· ♦ ♦♦ P43493
LATERALE LEISTUNGSEINRICHTUNGEN MIT ELEKTRODEN MIT AUTOMATISCHER VORSPANNUNG
5 QUERVERWEISE AUF ZUGEHÖRIGE ANMELDUNGEN
Diese Anmeldung beansprucht den Nutzen der am 16. Februar 2006 ein-gereichten vorläufigen US-Anmeldung Nr. 60/774,900, welche Offenbarung durch Verweis in ihrer Gesamtheit für alle Zwecke hierin einbezogen 10 ist.
Die am 03. Oktober 2002 eingereichte US-Anmeldung Nr. 10/269,126 und am 26. September 2004 eingereichte US-Anmeldung Nr. 10/951,259 sind durch Verweis in ihrer Gesamtheit für alle Zwecke ebenfalls hierin 15 einbezogen.
HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Halbleiterleistungseinrichtun-20 gen und insbesondere auf laterale Leistungseinrichtungen mit darin integrierten Elektroden mit automatischer Vorspannung. Fig. 1 zeigt eine Querschnittansicht eines herkömmlichen lateralen MOSFET 100. Eine gering dotierte Driftregion 104 vom N-Typ erstreckt sich über einer hoch dotierten Region 102 vom N-Typ. Eine Body-Region 106 vom P-Typ und 25 eine hoch dotierte Drain-Region 114 vom N-Typ, die durch eine lateral verlaufende gering dotierte Drain-(LDD)-Region vom N-Typ voneinander getrennt sind, sind alle in der Driftregion 104 ausgebildet. Eine hoch dotierte Source-Region 110 vom N-Typ ist in der Body-Region 106 ausgebildet, und eine Heavy-Body-Region 108 ist in der Body-Region 106 ausgebildet. 30 Ein Gate 118 erstreckt sich über eine Oberfläche der Body-Region 106 ···· ·· ·♦ ·· · • · · · · · · • ·· ♦· ··· • · · · ··· ···· • · · · · · ·· ·· ·· · ft« ·· vm—TT- 2 und überdeckt die Source-Region 110 und LDD-Region 112. Das Gate 118 ist von seinen darunter liegenden Regionen durch einen Gate-Isolator 116 isoliert. Der Abschnitt der Body-Region 106 direkt unterhalb des Gate 118 bildet die MOSFET-Kanalregion 120. 5 Während eines Betriebs fließt, wenn der MOSFET 100 in den AN-Zustand vorgespannt ist, Strom lateral von der Source-Region 110 durch die Kanalregion 120 und LDD-Region 112 zur Drain-Region 114. Wie bei den meisten herkömmlichen MOSFETs sind Leistungsverbesserungen eines 10 lateralen MOSFET 100 durch die konkurrierenden Ziele des Erreichens eines höheren Sperrvermögens und eines geringeren Einschaltwiderstandes (Rdson) begrenzt. Während die LDD-Region 112 einen verbesserten Rdson zur Folge hat, wird diese Verbesserung durch das Sperrvermögen des Transistors begrenzt. Zum Beispiel sind die Dotierungskonzentration 15 der LDD-Region 112 und die Tiefe, bis zu der sie ausgedehnt werden kann, beide durch die Durchbruchsspannung des Transistors streng beschränkt.
Diese Hindernisse für Leistungsverbesserungen sind auch in anderen Ar-20 ten lateraler Leistungseinrichtungen wie z.B. lateralen IGBTs, lateralen pn-Dioden und lateralen Schottky-Dioden vorhanden. Somit besteht ein Bedarf an einer Technik, wodurch das Sperrvermögen, der Einschaltwiderstand sowie andere Leistungsparameter verschiedener Arten lateraler Leistungseinrichtungen verbessert werden können. 25
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einer Ausführungsform der Erfindung enthält ein Halbleiterleistungstransistor eine Driftregion eines ersten Leitfähigkeitstyps und eine 30 Wannenregion eines zweiten Leitfahigkeitstyps in der Driftregion, so dass die Wannenregion und die Driftregion dazwischen eine pn-Grenzschicht • · ··· ···· • · • · • · * • · · ·· ·· • · • · -Λ ···· • · • ··· Λ_1 • · • · ··· 3 bzw. einen pn-Übergang bilden. Eine erste hoch dotierte Siliziumregion des ersten Leitfähigkeitstyps liegt in der Wannenregion, und eine zweite hoch dotierte Siliziumregion liegt in der Driftregion. Die hoch dotierte Siliziumregion ist von der Wannenregion lateral so beabstandet, dass bei Auf-5 steuern bzw. Vorspannen (engl, biasing) des Transistors in einen leitenden Zustand ein Strom lateral zwischen den ersten und zweiten hoch dotierten Siliziumregionen durch die Driftregion fließt. Jeder von mehreren Gräben, die sich in die Driftregion senkrecht zum Stromfluss erstrecken, enthält eine dielektrische Schicht, die zumindest einen Abschnitt der Grabensei-10 tenwände auskleidet, und zumindest eine leitende Elektrode.
Gemäß einer anderen Ausführungsform der Erfindung enthält eine Halbleiterdiode eine Driftregion eines ersten Leitfähigkeitstyps und eine Anodenregion eines zweiten Leitfähigkeitstyps in der Driftregion, so dass die 15 Anodenregion und die Driftregion dazwischen einen pn-Übergang bilden. Eine erste hoch dotierte Siliziumregion des ersten Leitfähigkeitstyps liegt in der Driftregion und ist von der Anodenregion so lateral beabstandet, dass bei Vorspannen der Halbleiterleistungsdiode in einen leitenden Zustand ein Strom lateral zwischen der Anodenregion und der ersten hoch 20 dotierten Siliziumregion durch die Driftregion fließt. Jeder von mehreren Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken, enthält eine dielektrische Schicht, die zumindest einen Abschnitt der Grabenseitenwände auskleidet, und zumindest eine leitende Elektrode. 25 Gemäß einer anderen Ausführungsform der Erfindung enthält eine
Schottky-Diode eine Driftregion eines ersten Leitfähigkeitstyps und eine gering dotierte Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion. Eine Leiterschicht erstreckt sich über der gering dotierten Siliziumregion und kontaktiert sie, um dazwischen einen Schottky-Kontakt aus-30 zubilden. Eine hoch dotierte Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion ist von der gering dotierten Siliziumregion so lateral ·· ·· • » • · · • · φ • · φ • φφφ ···· • ♦ · • Φ · φφ * · ·· ♦♦ ·♦ ·* *··· • t ·· φ · φ φ
4 beabstandet, dass bei Vorspannen der Schottky-Diode in einen leitenden Zustand ein Strom lateral zwischen der gering dotierten Siliziumregion und der hoch dotierten Siliziumregion durch die Driftregion fließt. Jeder von mehreren Gräben, die sich senkrecht zum Stromfluss in die Driftregi-5 on.erstrecken, enthält eine dielektrische Schicht, die zumindest einen Abschnitt der Grabenseitenwände auskleidet, und zumindest eine leitende Elektrode.
Gemäß noch einer anderen Ausführungsform der Erfindung ist ein Halb-10 leitertransistor wie folgt ausgebildet. Eine Wannenregion ist in einer Driftregion ausgebildet, um dazwischen einen pn-Obergang zu schaffen. Die Driftregion ist von einem ersten Leitfähigkeitstyp, und die Wannenregion ist von einem zweiten Leitfahigkeitstyp. Eine erste hoch dotierte Siliziumregion des ersten Leitfahigkeitstyps ist in der Wannenregion ausgebildet. 15 Eine zweite hoch dotierte Siliziumregion ist in der Driftregion ausgebildet. Die zweite hoch dotierte Siliziumregion ist von der Wannenregion so lateral beabstandet, dass bei Vorspannen bzw. Aufsteuem des Halbleitertransistors in einen leitenden Zustand ein Strom lateral zwischen den ersten und zweiten hoch dotierten Siliziumregionen durch die Driftregion fließt. 20 Mehrere Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken, sind ausgebildet. Eine zumindest einen Abschnitt der Grabenseitenwände auskleidende dielektrische Schicht ist ausgebildet. In jedem Graben ist zumindest eine leitende Elektrode vorgesehen. 25 Gemäß einer anderen Ausführungsform der Erfindung ist eine Halbleiterdiode wie folgt ausgebildet. Eine Anodenregion ist in einer Driftregion so geschaffen, dass sie dazwischen einen pn-Übergang bildet. Die Driftregion ist von einem ersten Leitfähigkeitstyp, und die Anodenregion ist von einem zweiten Leitfähigkeitstyp. Eine erste hoch dotierte Siliziumregion des ers-30 ten Leitfähigkeitstyps ist in der Driftregion ausgebildet. Die erste hoch dotierte Siliziumregion ist von der Anodenregion so lateral beabstandet, dass ·· ·· «· · ·· • ·· · · · · · · • · · · · ·♦·· · • · · · ··· ···· ··· • · · ♦ · · · ·· ·· ♦· · ·· ♦ · ·« • · ♦ · • · · · ···· • · ♦ · · · ·· ·· ··· 5 bei Vorspannen der Halbleiterleistungsdiode in einen leitenden Zustand ein Strom lateral zwischen der Anodenregion und der ersten hoch dotierten Siliziumregion durch die Driftregion fließt. 5 Gemäß einer weiteren Ausführungsform der Erfindung wird eine Schott-ky-Diode wie folgt geschaffen. Eine gering dotierte Siliziumregion eines ersten Leitfahigkeitstyps ist in einer Driftregion des ersten Leitfähigkeitstyps ausgebildet. Eine Leiterschicht ist über der gering dotierten Siliziumschicht verlaufend und in Kontakt mit dieser so ausgebildet, dass dazwi-10 sehen ein Schottky-Kontakt geschaffen wird. Eine hoch dotierte Siliziumregion des ersten Leitfahigkeitstyps ist in der Driftregion ausgebildet. Die hoch dotierte Siliziumregion ist von der gering dotierten Siliziumregion so lateral beabstandet, dass bei Vorspannen der Schottky-Diode in einen leitenden Zustand ein Strom lateral zwischen der gering dotierten Silizium-15 region und der hoch dotierten Silizhimregion durch die Driftregion fließt. Mehrere Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken, sind ausgebildet. Eine dielektrische Schicht, die zumindest einen Abschnitt der Grabenseitenwände auskleidet ist vorgesehen. In jedem Graben ist zumindest eine leitende Elektrode ausgebildet. 20
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 zeigt eine vereinfachte Querschnittansicht eines herkömmlichen lateralen MOSFET 100; 25
Fig. 2 und 3 zeigen vereinfachte Querschnittansichten lateraler MOSFET-Strukturen mit zwei verschiedenen, darin integrierten Elektrodenstrukturen mit automatischer Vorspannung gemäß beispielhaften Ausführungsformen der Erfindung; 30 ·· ·· ·· » ·· • · · · · t · · · • · · ·· ···· · • · · · ··· ···· ··· • · · · · · · ·· ·· ·· · ·· ·· ·· ·· • »· t ♦ « > · · · » # · i c· · · *·· · • · • · - · • · « ·· ·· ·· ···· I · · \ f 6
Fig. 4 und 5 sind Simulationsergebnisse, die die elektrische Feldverteilung in der Driftregion für den herkömmlichen MOSFET in Fig. 1 bzw. die in Fig. 3 dargestellt beispielhafte MOSFET-Ausfüh-rungsform zeigen; 5
Fig. 6-16 zeigen vereinfachte isometrische Ansichten verschiedener
Strukturen lateraler Leistungseinrichtungen mit darin integrierten Elektrodenstrukturen mit automatischer Vorspannung gemäß anderer beispielhafter Ausführungsformen der Erfin-10 düng; und
Fig. 17A - 17C zeigen Layout-Ansichten in Draufsicht von drei beispielhaften Ausführungen der Elektroden mit automatischer Vorspannung gemäß Ausführungsformen der Erfindung. 15
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Gemäß der Erfindung sind Elektroden mit automatischer Vorspannung in verschiedenen lateralen Leistungseinrichtungen so integriert, dass die e-20 lektrische Feldverteilung in der Sperrschicht dieser Einrichtungen geändert wird, um das Sperrvermögen der Einrichtung für die gleiche Dotierungskonzentration der Sperrschicht zu verbessern. Alternativ dazu ermöglichen die Elektroden mit automatischer Vorspannung die Verwendung einer höheren Dotierungskonzentration in der Sperrschicht für das 25 gleiche Sperrvermögen, wodurch der Einschaltwiderstand und der Leistungsverbrauch der Einrichtung verbessert werden.
Fig. 2 zeigt eine vereinfachte Querschnittansicht eines lateralen MOSFET 200 mit planarem Gate mit Elektroden mit automatischer Vorspannung 30 gemäß einer beispielhaften Ausführungsform der Erfindung. Eine gering dotierte Driftregion 204 vom N-Typ erstreckt sich über einer hoch dotier- • · · · • · · ♦ • · ♦ · • · · · ·· ·# • · • · ·· ♦ • · • · ·♦ · ·· • · • · ···
·· I
7 ten Halbleiteiregion 202 vom N-Typ. In einer Ausfuhrungsform sind sowohl die Driftregion 204 als auch ihre darunter liegende hoch dotierte Halbleiterregion 202 Epitaxieschichten. In einer anderen Ausführungsform ist die Driftregion 204 eine Epitaxieschicht, und die hoch dotierte 5 Halbleiterregion 202 ist ein (N+)-Substrat. In noch einer anderen Ausführungsform wird die Driftregion 204 gebildet, indem Dotierstoffe in eine hoch dotierte Region 202, die selbst eine Epitaxieschicht oder ein Substrat sein kann, implantiert und getrieben werden. 10 Eine Body-Region 206 vom P-Typ und eine hoch dotierte Drain-Region 214 vom N-Typ befinden sich in einem oberen Abschnitt der Driftregion 204. Die Body-Region 206 und Drain-Region 204 sind wie dargestellt voneinander lateral beabstandet. Eine hoch dotierte Source-Region 210 vom N-Typ befindet sich in einem oberen Teil der Body-Region 206, und eine 15 Heavy-Body-Kontaktregion 208 befindet sich in der Body-Region 206 neben der Source-Region 210. Ein Gate 218 erstreckt sich über einer Oberfläche der Body-Region 206 und überdeckt die Source-Region 210 und Driftregion 204. Das Gate 218 ist von seinen darunter liegenden Regionen durch einen Gate-Isolator 216 isoliert. Der Abschnitt der Body-Region 206 20 direkt unterhalb des Gate 218 bildet die Kanalregion 220 des MOSFET. Ein (nicht dargestellter) Source-Leiter kontaktiert elektrisch die Source-Region 210 und die Heavy-Body-Region 208, und ein (ebenfalls nicht dargestellter) Drain-Leiter kontaktiert elektrisch die Drain-Region 214. Die Source- und Drain-Leiter können aus Metall bestehen. 25
Gräben 222 erstrecken sich in der Drift-Region 204 bis zu einer vorbestimmten Tiefe. Eine isolierende Schicht 226 kleidet den Grabenboden und die Grabenseitenwände mit Ausnahme oberer Seitenwandabschnitte 228 aus. Eine T-fÖrmige leitende Elektrode 224 füllt jeden Graben 222 30 und kontaktiert elektrisch die Driftregion 204 entlang den oberen Abschnitten 228 der Grabenseitenwände, wie dargestellt ist. In einer Ausfüh- • · · • · ♦ • · ·
• · · • · · ·· • · · · · t Λ I » • · · · ο · · · ·· ·· ·# ·· ·· · • · · · · · > » * "· *·-
8 rungsform hat die leitende Elektrode 224 eine entgegen gesetzte Leitfähigkeit zu derjenigen der Driftregion 204 und ist somit vom P-Typ, wenn die Leitfähigkeit vom N-Typ der Driftregion 204 gegeben ist. In einer anderen Ausführungsform umfasst die leitende Elektrode 224 hoch dotiertes Poly-5 Silizium vom P-Typ, dotiertes Silizium oder Metall.
Das Vorhandensein einer dielektrischen Schicht 226 eliminiert in vorteilhafter Weise die Notwendigkeit einer sorgfältigen Steuerung der Dotierung der Elektrode 224, die ansonsten erforderlich wäre, um ein Ladungs-10 gleichgewicht sicherzustellen. In der Ausführungsform, worin die Elektrode 224 dotiertes Silizium umfasst, verhindert die dielektrische Schicht 226 auch, dass die Dotierstoffe in dem dotierten Silizium ausdiffundieren.
Ein Verfahren zum Herstellen eines MOSFET 200 gemäß einer Ausfüh-15 rungsform der Erfindung geht wie folgt von statten. Das Gate-Dielektri-kum 216 und die Gate-Elektrode 218 werden über der Driftregion 204 unter Verwendung herkömmlicher Techniken gebildet. Die Body-Region 206, die Source-Region 210, die Drain-Region 214 und die Heavy-Body-Region 208 werden in der Driftregion 204 unter Verwendung herkömmlicher 20 Maskier- und Implantations/Drive-in-Techniken geschaffen. Man beachte, dass die Source-Region 210 und Body-Region 208 zum Rand der Gate-Elektrode 218 selbst justierend (engl, self-aligned) sind. Die verschiedenen Metallschichten (z.B. Source- und Drain-Metallschichten) und dielektrischen Schichten, die nicht dargestellt sind, werden unter Verwendung be-25 kannter Techniken geschaffen. Gräben 222 werden in der Driftregion 204 unter Verwendung herkömmlicher Maskier- und Siliziumätztechniken gebildet. Eine dielektrische Schicht 226 wird dann geschaffen, um die Seitenwände und die Böden der Gräben auszukleiden. In einer Ausführungsform hatte die dielektrische Schicht 226 eine Dicke im Bereich von 100 -30 500 A. Ein Faktor beim Bestimmen der Dicke der dielektrischen Schicht 226 ist die Dotierungskonzentration der Driftregion 204. Für eine Driftre- ·· Μ ·· ι ·· « «· ·# ·· ·· ·· ···· *··««·· ···· ·········· · ·········· · ·········· ··· • ♦ · · ··· ·»·· ··· ς · * * · ··♦ · * ·—--5 ···♦ · | · · ’ · · · · · · Π ·· *· ·· » ·♦ ·«· ·· ·· ·· ·· ·· *ββ 9 gion mit einer höheren Dotierungskonzentration kann eine dünnere dielektrische Schicht 226 verwendet werden.
Eine Schicht aus Polysilizium wird dann abgeschieden und rückgeätzt, so 5 dass Gräben 222 mit Polysilizium mit einer Oberseite gefüllt sind, die mit den benachbarten Mesaflächen koplanar sind. Das Polysilizium in jedem Graben wird geringfügig vertieft, so dass Abschnitte eines Dielektrikums 226 entlang oberen Grabenseitenwänden freigelegt sind. Die freigelegten Abschnitte der Schicht 226 werden dann entfernt, so dass die Driftregion 10 204 entlang den oberen Grabenseitenwänden freigelegt wird. Eine zweite
Abscheidung und Rückätzung von Polysilizium wird ausgeführt, um den oberen Abschnitt jedes Grabens zu füllen, wodurch die Polysiliziumelektrode in jedem Graben mit der Driftregion elektrisch kurz geschlossen wird. 15
Die Prozessschritte zum Bilden der Elektroden mit automatischer Vorspannung können in verschiedenen Stufen des Prozesses in Abhängigkeit von der Fertigungstechnologie des für die verschiedenen Schichten verwendeten Materials und anderen Prozess- und Entwurfsbeschränkungen 20 ausgeführt werden. Falls z.B. Elektroden 224 Polysilizium umfassen, können die Schritte zum Bilden der eingegrabenen Elektronen früh im Prozess ausgeführt werden, da Polysilizium hohen Temperaturen standhalten kann. Falls jedoch die Elektroden 224 Metall umfassen, müssen dann die Schritte zum Bilden der eingegrabenen Elektroden später im Fertigungs-25 prozess ausgeführt werden, nachdem die Hochtemperaturprozesse ausgeführt worden sind.
Fig. 3 zeigt eine andere Struktur/Technik für Elektroden mit automatischer Vorspannung, die mit einem MOSFET 300 integriert werden, gemäß 30 einer anderen beispielhaften Ausführungsform der Erfindung. In Fig. 3 bilden Elektroden 324 in Gräben 322 einen elektrischen Kontakt mit einer ·· ·· ·» # ·· • · • • • · · • » • • • · V • • · • · • · ··· M ··· • · • · • • • ·· ·· ·· • ·· · ·· ·· • · • · t—hit ·· ·· • · ···· SÄ·· 10
Driftregion 304 entlang der Bodenregion 328 der Gräben 322 statt entlang den oberen Enden der Gräben wie in dem MOSFET 200. Der Fertigungsprozess zum Bilden des MOSFET 300 ist ähnlich demjenigen für einen MOSFET 200, der oben beschrieben wurde, mit Ausnahme der Prozess-5 schritte, die mit dem Ausbilden der eingegrabenen Elektrodenstruktur Zusammenhängen, was als nächstes beschrieben wird.
Die Gräben 322 werden in der Driftregion 304 unter Verwendung herkömmlicher Maskier- und Siliziumätztechniken geschaffen. Obgleich die 10 Gräben 322 weiter ausgedehnt werden können, so dass sie in der hoch dotierten Region 302 enden, ist ein Begrenzen der Gräben 322 in der Driftregion 304 vorteilhafter, da die geringere Dotierung der Driftregion 304 eine automatische Gittervorspannung der Elektroden 324 erleichtert. Dies wird weiter unten detaillierter beschrieben. Als nächstes wird eine 15 dielektrische Schicht 326, die die Seitenwände und den Boden der Gräben auskleidet, unter Verwendung herkömmlicher Technologien geschaffen. Als nächstes entfernt ein Richtungsätzen der dielektrischen Schicht 326 nur die horizontal verlaufenden Abschnitte der dielektrischen Schicht 326. Die Driftregion 304 wird somit entlang der Bodenregion 328 der Grä-20 ben 322 freigelegt. Eine leitende Elektrode wie z.B. in-situ dotiertes Polysilizium (P-Typ) wird ausgebildet und in Gräben 322 vertieft. Eine andere dielektrische Schicht wird dann über den Elektroden 324 geschaffen, um die Gräben 322 abzudichten. Die Elektroden 322 sind somit in elektrischem Kontakt mit der Driftregion 304 entlang den Bodenregionen 328 25 der Gräben.
Die elektrische Verbindung zwischen Elektroden 224 vom P-Typ und der Drift-Region 204 von N-Typ in dem MOSFET 200 und zwischen Elektroden 324 vom P-Typ und der Driftregion 304 vom N-Typ in dem MOSFET 30 300 hat zur Folge, dass die Elektroden 224 und 324 sich automatisch auf eine Spannung größer Null Vorspannen. In einer Ausführungsform sind 11 die Dotierpolaritäten aller Regionen in den MOSFETs 200 und 300 umgekehrt, so dass P-Kanal-MOSFETs geschaffen werden. In dieser Ausführungsform hat die elektrische Verbindung zwischen der Drift-Region vom P-Typ und den eingegrabenen Elektroden vom N-Typ eine automatische 5 Vorspannung der Elektroden auf eine geringere Spannung als Null zur Folge.
Die Elektroden mit automatischer Vorspannung (engl, self-biasing electro-des) dienen dazu, das elektrische Feld in der Driftregion wie durch die Si-10 mulationsergebnisse in Fig. 4 und 5 veranschaulicht zu ändern. Fig. 4 zeigt die elektrische Feldverteilung in der Driftregion 104 des herkömmlichen MOSFET 100 in Fig. 1. Wie man sehen kann, bildet das elektrische Feld Spitzen nahe der Krümmung der Body-Region 106 aus und läuft dann in Richtung auf die Drain-Region aus, wobei sie somit eine dreiecki-15 ge Fläche unter der Kurve des elektrischen Feldes bildet. Fig. 5 zeigt die elektrische Feldverteilung in der Driftregion 304 des MOSFET 300 in Fig. 3. Wie man sehen kann, werden anders als die Spitze bei der Krümmung der Body-Region 306 zwei zusätzliche Spitzen durch die beiden Elektroden 324 mit automatischer Vorspannung induziert. Als Folge wird die Fläche 20 unter der Kurve des elektrischen Feldes vergrößert, was wiederum die
Durchbruchsspannung des Transistors erhöht. Wie in Fig. 4 und 5 angegeben ist, wird die Durchbruchsspannung von 75 V für den MOSFET 100 nach dem Stand der Technik auf 125 V für den MOSFET 300 für die gleiche Dotierungskonzentration von 5 x 1015 /cm3 der Driftregion verbessert. 25 Dies macht eine Verbesserung von 66% in der Durchbruchsspannung aus.
Fig. 6 zeigt eine vereinfachte isometrische Ansicht eines MOSFET 600, worin verschiedene Schichten abgezogen sind, um die darunter liegenden 30 Regionen offenzulegen, gemäß einer Ausführungsform der Erfindung. Der MOSFET 600 ist mit Ausnahme weniger Merkmale, die unten weiter be-
• · ♦ · φ·ο ··· ; ·»· « ···· · * · « ·· ·· ·· · »« ··»
·· ·· ·· ·· ·· ··· 12 schrieben werden, ähnlich dem MOSFET 300. Die isometrische Ansicht von Fig. 6 zeigt eines von mehreren möglichen Platzierungsmustem für die Elektroden mit automatischer Vorspannung in der Driftregion 604. Wie man sehen kann, sind die Elektroden mit automatischer Vorspannung 5 gestaffelt angeordnet; der Fachmann kann sich aber auch viele andere Anordnungen vorstellen. In einer Ausführungsform hängt die Lage und Anzahl von Elektroden in einem gewissen Maße ab von der Dotierungskonzentration der Drift-Region 604. Je höher die Dotierungskonzentration der Driftregion 604 ist, desto mehr Elektroden können in der Driftregion 10 platziert werden, und folglich wird eine höhere Durchbruchsspannung erhalten. Die Anzahl von Elektroden kann ebenfalls durch die Anforderungen an die Stromdichte der Einrichtung beschränkt sein.
In einer alternativen Anordnung ist eine LDD-Region ähnlich der LDD-15 Region 112 in dem herkömmlichen MOSFET 100 in den MOSFET 600 eingebaut. Eine solche LDD-Region würde eine höhere Dotierungskonzentration als die Driftregion 604 aufweisen, in der sie ausgebildet ist, und ermöglicht somit, dass eine höhere Anzahl von Elektroden mit automatischer Vorspannung in der Driftregion, falls erwünscht, enthalten ist. Die 20 LDD-Region zusammen mit der erhöhten Anzahl von Elektroden mit automatischer Vorspannung reduziert signifikant den Einschaltwiderstand der Einrichtung und erhöht die Durchbruchsspannung.
Fig. 6 zeigt auch einen Source-Leiter 632 (z.B. Metall umfassend), der eine 25 Source-Region 610 und eine Heavy-Body-Region 608 elektrisch kontaktiert, und einen Drain-Leiter 634 (z.B. mit Metall umfassend), der die Drain-Region 614 elektrisch kontaktiert, mit einer dielektrischen Schicht 630, die den Source-Leiter 632, das Gate 618 und den Drain-Leiter 634 voneinander isoliert. Wie dargestellt ist, enden eingegrabene Elektroden 30 624 an der Oberfläche der Driftregion 604, so dass die dielektrische
Schicht 630 die Elektroden 624 vollständig bedeckt. In einer anderen Aus- ·♦ ·· •Φ • ·· • • • • • • · • • · ·· • · • • • · • • · · • • · « • ···· ··· • • • « • • • · • ·· »· ·· • ·· ··* «· ·· ·· ·· ·* • ·· ·· · · ·· • · · · · · · ·· te · 4 ··· · · · -1—η—ι— ιτ Ιβ— ···· • · • ··· %· 13 führungsform sind den Elektroden 624 in ihren jeweiligen Gräben ähnlich den Elektroden 324 in dem MOSFET 300 vertieft.
Der MOSFET 600 unterscheidet sich in vielfacher Hinsicht vom MOSFET 5 300. Eine Driftregion 604 ist höher dotiert als die Driftregion 304 in Fig. 3 und erstreckt sich über eine geringer dotierte Siliziumregion 602 als vielmehr eine höher dotierte Siliziumregion wie im MOSFET 300. Die höhere Dotierung der Driftregion 604 hat einen geringeren Leitungswiderstand durch die Driftregion und somit einen geringeren Einschaltwiderstand zur 10 Folge. Die höhere Dotierungskonzentration der Driftregion wird ermöglicht durch das verbesserte Sperrvermögen, das durch die Elektroden mit automatischer Vorspannung bewirkt wird.
Ein anderer Unterschied zwischen den MOSFETs 600 und 300 besteht 15 darin, dass sich im MOSFET 600 eingegrabene Elektroden 624 deutlich durch die Driftregion 604 erstrecken und in einer geringer dotierten Siliziumregion 602 enden. Dies hat zur Folge, dass die Elektroden 624 mit der geringer dotierten Siliziumregion 602 statt der Driftregion 604 in Kontakt kommen. Dies ist insofern vorteilhaft, als durch Kontaktieren der geringer 20 dotierten Region 602 (im Gegensatz zur höher dotierten Driftregion 604) die Elektroden 624 eine automatische Gittervorspannung erzeugen können statt das Potential der Siliziumregion zu erreichen, was der Fall wäre, falls sie höher dotierte Siliziumregionen berührten. 25 Fig. 7 zeigt eine vereinfachte isometrische Ansicht eines lateralen Bipolartransistors mit isoliertem Gate 700 (IGBT) mit integrierten Elektroden mit automatischer Vorspannung gemäß einer beispielhaften Ausfahrungsform der Erfindung. Eine Driftregion 704 vom N-Typ erstreckt sich über einer gering dotierten Region 702 vom N-Typ. In einer Ausführungsform sind sowohl die Driftregion 704 als auch die gering dotierte Region 702 Epitaxieschichten. In einer anderen Ausführungsform ist die Driftregion 704 30 •Φ ·· ·· • ·· • • • · • • · ·· • # • · • · • • • · • • • • · ··· ···· ··· • • • • · • • • • ·· ·· ·· • ·· M«
14 eine Epitaxieschicht, und die gering dotierte Region 702 ist ein N-Sub-strat. In einer anderen Ausführungsform wird die Driftregion 704 gebildet, indem Dotierstoffe in die gering dotierte Region 702 implantiert und getrieben werden, die selbst eine Epitaxieschicht oder ein Substrat sein 5 kann.
Eine Body-Region 706 vom P-Typ und eine hoch dotierte Kollektorregion 714 vom P-Typ befinden sich in einem oberen Abschnitt der Driftregion 704. Die Body-Region 706 und die Kollektorregion 714 sind voneinander 10 wie dargestellt lateral beabstandet. Eine hoch dotierte Emitterregion 710 vom N-Typ ist in der Body-Region 706 ausgebildet, und eine Heavy-Body-Kontaktregion 708 ist in der Body-Region 706 ausgebildet. Ein Gate 718 (z.B. Polysilizium umfassend) erstreckt sich über eine Oberfläche der Köperregion 706 und überdeckt die Emitterregion 710 und Driftregion 704. 15 Das Gate 718 ist von seinen darunter liegenden Regionen durch einen Gate-Isolator 716 isoliert. Der Abschnitt der Body-Region 706 direkt unterhalb des Gate 718 bildet die IGBT-Kanalregion 720. Ein Emitterleiter 732 (z.B. Metall umfassend) kontaktiert elektrisch die Emitterregion 710 und die Heavy-Body-Region 708, und ein Kollektorleiter 734 kontaktiert elek-20 trisch die Kollektorregion 714. Die dielektrische Schicht 730 isoliert den Emitterleiter 732, das Gate 718 und den Drain-Leiter 734 voneinander.
Gräben 722 erstrecken sich durch die Driftregion 704 und enden in der Siliziumregion 702. Eine isolierende Schicht 726 kleidet die Grabensei-25 tenwände, nicht aber den Grabenboden aus. Eine leitende Elektrode 724 füllt jeden Graben 722 und kontaktiert elektrisch die Siliziumregion 702 entlang der Bodenregion 728 des Grabens. In einer Ausführungsform hat die leitende Elektrode 724 eine entgegengesetzte Leitfähigkeit zu derjenigen der Siliziumregion 702 und ist somit vom P-Typ, wenn die Leitfahig-30 keit der Siliziumregion 702 vom N-Typ gegeben ist. In einer anderen Aus- ·· ·· 99 • ·· • • • • · • · • 9 9 ·· • • • • • · 9 · · · • • fr • * ··* ··«· ··· • • • • · • • · • ** ·· 99 • 1« ··· ·· ·· ·· ·· ···· • · ·· ·· ·· ·· ·*· *······· · · · ··· • · «···· ·· · · —i-Γ5—π i · • · · · ·· ·· ··· 15 führungsform umfasst die leitende Elektrode 724 ein hoch dotiertes Polysilizium vom P-Typ oder dotiertes Silizium oder Metall.
Viele Erwägungen, auf die in Verbindung mit den vorhergehenden Aus-5 führungsformen verwiesen wurde, wie z.B. Platzierung und Häufigkeit der Elektroden gegenüber der Dotierungskonzentration der Driftregion gelten auch für den IGBT 700, obgleich Betriebsunterschiede (z.B. sowohl Löcherstrom als auch Elektronenstrom tragen zur Stromleitung in IGBTs bei) berücksichtigt werden müssen. 10
Fig. 8 zeigt eine vereinfachte isometrische Ansicht einer lateralen Diode 800 mit integrierten Elektroden mit automatischer Vorspannung gemäß einer anderen beispielhaften Ausführungsform der Erfindung. Eine Driftregion 805 vom N-Typ erstreckt sich über eine gering dotierte Region 802 15 von N-Typ. Wie in vorhergehenden Ausführungsformen kann die Siliziumregion 802 eine Epitaxieschicht oder ein Substrat sein, und die Driftregion 804 kann eine Epitaxieschicht sein oder kann gebildet werden, indem Dotierstoffe in die Siliziumregion 802 implantiert und getrieben werden. 20 Eine Anodenregion 806 vom P-Typ und eine hoch dotierte (N+)-Region 814 vom N-Typ sind in der Driftregion 804 ausgebildet. Die Anodenregion 806 und die (N+)-Region 814 sind wie dargestellt von einander lateral beab-standet. Eine Anodenleiterschicht 832 (z.B. Metall umfassend) kontaktiert elektrisch die Anordenregion 806, und eine Kathodenleiterschicht 834 25 (z.B. Metall umfassend) kontaktiert elektrisch die (N+)-Region 814. Eine dielektrische Schicht 830 isoliert die Anodenleiterschicht 832 und Kathodenleiterschicht 834 voneinander. Eingegräbene Elektroden 824 haben eine ähnliche Struktur wie jene in Fig. 6 und 7 und werden folglich nicht beschrieben. Wie in den vorherigen Ausführungsformen dienen Elektroden 30 824 mit automatischer Gittervospannung dazu, das Sperrvermögen der ·· ·· • ·· • • · • • • · • • · ·· • « • • • · • • · · • • V • « ·· » ···· #M • • · • · • • · • ·· ·· ·· • 1· ··· • · un—γτ » ···· • · 16
Diode 800 für die gleiche Dotierungskonzentration der Driftregion zu verbessern.
Fig. 9 zeigt eine vereinfachte isometrische Ansicht einer lateralen Schott-5 ky-Diode 900 mit integrierten Elektroden mit automatischer Vorspannung gemäß einer anderen beispielhaften Ausführungsform der Erfindung. Die Struktur der lateralen Schottky-Diode 900 ist größtenteils ähnlich der Diode 800; anstelle einer Anodenregion 806 vom P-Typ ist jedoch in der Driftregion 904 eine flache gering dotierte Region 906 von N-Typ ausgebil-10 det. Ein Anodenleiter 932 (z.B. ein Schottky-Sperrmetall umfassend) bildet ein Schottky-Kontakt mit der flachen Region 906 vom N-Typ. In einer Variation ist anstelle einer Region 906 vom N-Typ eine flache Region vom P-Typ ausgebildet, wodurch ein Anodenleiter 932 einen Schottky-Kontakt mit der Region vom P-Typ bildet. Wie in den vorherigen Ausfuhrungsfor-15 men dienen die Elektroden 924 mit automatischer Vorspannung dazu, das Sperrvermögen der Schottky-Diode 900 für die gleiche Dotierungskonzentration der Driftregion zu verbessern.
Fig. 10 zeigt eine vereinfachte isometrische Ansicht einer Variation des 20 lateralen MOSFET 600, worin ein Drain-Stecker 1034 (z.B. Metall umfassend) sich tief in eine Driftregion 1004 erstreckt. In einer Ausführungsform erstreckt sich der Drain-Stecker 1034 bis ungefähr zur gleichen Tiefe wie die Elektrodengräben 1022. Diese Ausführungsform ist insofern vorteilhaft, als der Drain-Stecker 1034 dazu dient, den Strom durch die Drift-25 region 1004 zu spreizen, wodurch der Einschaltwiderstand des MOFSET weiter reduziert wird. Diese Kopplung mit den Elektroden mit automatischer Vorspannung reduziert signifkant den Einschaltwiderstand und Leistungsverbrauch des Transistorss. 30 Fig. 11 zeigt eine vereinfachte isometrische Ansicht einer Variation des lateralen MOSFET 1000, worin zusätzlich zu einem Drain-Stecker 1134 in
17 der Struktur eine den Drain-Stecker 1134 umgebende hoch dotierte Drain-Region 1114 vom N-Typ eingebaut ist. Die Drain-Region 1114 reduziert werden den Widerstand im Stromweg des Transistors und reduziert den Kontaktwiderstand des Drain-Steckers. Die Drain-Region 1114 kann 5 gebildet werden, indem ein Graben geschaffen und dann eine Zweischritt-Winkelimplantation von Verunreinigungen vom N-Typ ausgeführt wird, bevor der Graben mit dem Drain-Stecker, z.B. Metall, gefüllt wird.
Fig. 12 zeigt gemäß einer anderen beispielhaften Ausführungsform der 10 Erfindung die Ausführung bzw. Implementierung eines hoch leitenden
Steckers 1234 (z.B. Metall) und einer optionalen hoch dotierten Kollektorregion 1214 vom P-Typ am Kollektoranschluss eines IGBT 1200, der ansonsten im Aufbau dem IGBT 700 in Fig. 7 ähnlich ist. Fig. 13 zeigt die Implementierung eines hoch leitenden Steckers 1334 (z.B. Metall) und ei-15 ner hoch dotierten Region 1214 vom N-Typ am Kathodenanschluss einer lateralen Diode 1300, die ansonsten im Aufbau der lateralen Diode 800 in Fig. 8 ähnlich ist, gemäß noch einer anderen beispielhaften Ausführungsform der Erfindung. Wie in den vorhergehenden Ausführungsformen helfen der Stecker 1334 und die (N+)-Region 1314 dabei, den Einschaltwider-20 stand der Diode zu verbessern. Der hoch leitende Stecker kann auch in der Schottky-Diode 900 in einer zu der in Fig. 13 dargestellten ähnlichen Art und Weise implementiert sein.
Fig. 6-13 zeigen eine höher dotierte Schicht vom n-Typ (z.B. Schicht 604 25 in Fig. 6) über einer geringer dotierten Schicht vom n-Typ (z.B. Schicht 602 in Fig. 6). In einer Variation dieser Strukturen wird jede dieser beiden Schichten über einem hoch dotierten Substrat epitaktisch gebildet. In einer anderen Variation ist die höher dotierte Schicht vom n-Typ eine Epitaxieschicht, und die darunter liegende dotierte Schicht vom n-iyp kann ein 30 Substrat sein. In noch einer anderen Variation wird die höher dotierte
Schicht vom n-Typ gebildet, indem Dotierstoff vom n-Typ in die gering do- 00 00 00 • 0· • 0 • 0 • · • • · • · • · • · • · • · • · • « ·· 0 • 00·« • 0t • · • · • • • 00 00 00 • 00
18
·· ·· Μ ·· ···· • · · · ·· ·· ·· .· .· · · · · · »_· I M
tierte Schicht vom n-Typ implantiert und getrieben werden, die selbst eine sich über einem Substrat erstreckende Epitaxieschicht oder ein Substrat sein kann. 5 Fig. 14 zeigt eine Ausführung der Elektroden mit automatischer Vorspannung in einem MOSFET 1400 unter Verwendung einer Technologie mit Silizium auf Isolator (SOI) oder einer Technologie mit vergrabenem Dielektrikum. Wie dargestellt ist, ist der MOSFET 1400 ähnlich demjenigen in Fig. 6, ausser dass die Struktur über einer dielektrischen Schicht 1440 10 (z.B. ein Oxid umfassend) ausgebildet ist. In einer Ausführungsform sind
Siliziumregionen 1402 und 1404 Epitaxieschichten, die sequentiell über der dielektrischen Schicht 1440 gebildet wurden. In einer anderen Ausführungsform wird eine Driftregion 1404 gebildet, indem Dotierstoffe in eine epitaktisch gebildete Siliziumregion 1402 implantiert und getrieben 15 werden. Wo die dielektrische Schicht 1440 ein vergrabenes Dielektrikum ist, liegt unter der dielektrischen Schicht 1440 ein (nicht dargestelltes) herkömmliches Halbleitersubstrat. Eine Implementierung der anderen, hierin offenbarten lateralen Leistungseinrichtungen (einschließlich eines lateralen IGBT, einer lateralen Diode und einer lateralen Schottky-Diode) 20 unter Verwendung von SOI oder eines vergrabenen Dielektrikums wäre im Hinblick auf diese Offenbarung für einen Fachmann offenkundig.
Fig. 15 zeigt eine Variation des MOSFET von Fig. 14, worin die gering dotierte Siliziumregion 1402 im MOSFET 1400 eliminiert ist, so dass die 25 Elektrode 1424 in der Driftregion 1504 endet und diese elektrisch kontaktiert. Fig. 16 zeigt noch eine andere Variation, worin ein MOSFET 1600 in einer Einzelschicht aus Silizium 1604 ausgebildet ist. Eine Implementierung der anderen lateralen Einrichtungen mit integrierten Elektroden mit automatischer Vorspannung in ähnlicher Weise zu den in Fig. 15 und 16 30 gezeigten Ausführungsformen wäre im Hinblick auf diese Offenbarung für einen Fachmann offenkundig.
Μ ·· ·· · • · · · I · • » · · · ♦ · • · · ♦ «· ···« • · · · · ·· ·· ·· · ·· • · ft · ··· ft ·· ·· ·# ···· ·· #· · · · · i-1_t_i-Μ· > »>· • ··· ft · · · « • · · · · · · • ft ft· ·· ··· 19
Fig. 17A - 17C zeigen obere Layout-Ansichten von drei beispielhaften Ausgestaltungen der Elektroden mit automatischer Vorspannung, ln Fig. 17A ist jede Elektrode 1724A durch eine dielektrische Schicht 1726A von einer 5 Driftregion 1704A isoliert. Die Elektroden in Fig. 17A sind ähnlich jenen in Fig. 6-16 gestaffelt angeordnet. In Fig. 17B sind mehrere Elektroden 1724B in einer dielektrischen Wanne 1726B platziert, die längs einer Reihe verläuft. Fig. 17C zeigt auch Elektroden 1724C, die entlang Reihen angeordnet sind, aber jede Elektrode ist durch eine dielektrische Schicht 10 1726C von einer Driftregion 1704C lokal isoliert. Während die Elektroden in Fig. 17A - 17C rechteckförmig bzw. quadratisch sind, können sie alternativ viele andere Formen wie z.B. kreisförmig, hexagonal aber auch oval aufweisen. 15 Man beachte, dass eine LDD-Region in einer oder mehr der verschiedenen Ausführungsformen, die hierin offenbart wurden, in ähnlicher Weise zu derjenigen eingebaut werden kann, die oben in Verbindung mit Fig. 6 beschrieben wurde. Obgleich Fig. 6-16 die eingegrabenen Elektroden zeigen, die an der Oberfläche der Driftregion enden, sind auch in anderen 20 Ausführungsformen der lateralen Einrichtungen in Fig. 6-16 die eingegrabenen Elektroden in ihren jeweiligen Gräben ähnlich den Elektroden 324 im MOSFET 300 vertieft.
Die verschiedenen lateralen Ausführungsformen von Leistungs-MOSFETs 25 und IGBTs, die hierin dargestellt und beschrieben wurden, haben planare Gate-Strukturen, wobei jedoch im Hinblick auf diese Ausführungsform ein Implementieren der Elektroden mit automatischer Vorspannung in lateralen MOSFETs und IGBTs mit Trench-Gate-Strukturen wie jene, die in der am 03. Oktober 2002 eingereichten US-Patentanmeldung Nr. 10/269,126 30 offenbart wurden, welche Offenbarung in ihrer Gesamtheit unter Verweis hierin einbezogen ist, für einen Fachmann offenkundig wäre. Ähnlich wäre •ft • · · • · · • · · • »· • ft •ft •ft • · ft · •ft · ft · ft · · ftftft ftftftft • · • ft ft ftft • · ft · ft·· • •ft • ·
20 im Hinblick auf diese Offenbarung ein Implementieren der Elektroden mit automatischer Vorspannung in lateralen MOSFETs und IGBTs mit abgeschirmten Gate-Strukturen wie jene, welche in der am 26. September 2004 eingereichten US-Patentanmeldung Nr. 10/951,259 offenbart wur-5 den, welche Offenbarung in ihrer Gesamtheit durch Verweis hierin einbezogen ist, für einen Fachmann offenkundig.
Obgleich das obige eine detaillierte Beschreibung verschiedener Ausführungsformen der Erfindung liefert, sind viele Alternativen, Modifikationen, 10 Kombinationen und Äquivalente dieser Ausführungsformen möglich. Obgleich die beispielhaften Ausführungsformen lateraler Leistungseinrichtungen in Fig. 6-16 die Elektroden mit automatischer Vorspannung enthalten, welche einen Kontakt mit einer benachbarten Siliziumregion entlang dem Boden der Elektroden bilden, wäre im Hinblick auf diese Offen-15 barung für den Fachmann z.B. ein Modifizieren dieser Ausführungsformen lateraler Leistungseinrichtungen oder ihrer offensichtlichen Varianten offenkundig, so dass die Elektroden mit einer benachbarten Siliziumregion entlang ihrer Oberseite (ähnlich der in Fig. 2 gezeigten) einen Kontakt bilden. Es versteht sich auch, dass alle Materialarten, die hierin aufgeführt 20 wurden, um die verschiedenen Abmessungen, Dotierungskonzentrationen und verschiedenen Halbleiter- oder Isolierschichten zu beschreiben, nur zu Veranschaulichungszwecken dienen und nicht beschränken sollen. Zum Beispiel kann die Dotierpolarität verschiedener Siliziumregionen und der Elektroden mit automatischer Vorspannung in hierhin beschriebenen 25 Ausführungsformen umgekehrt werden, um die Einrichtung mit entgegen gesetztem Polaritätstyp der speziellen Ausführungsform zu erhalten. Aus diesen und anderen Gründen soll daher die obige Beschreibung nicht als den Umfang der Erfindung, welche durch die beigefügten Ansprüche definiert ist, beschränkend betrachtet werden.

Claims (35)

  1. ·· Μ • · • · • · • · ·· ·· · • · · · • · · · · • ··· ···· • · · ·· · • · • · ·· · • · ··· c
    • · · · • t» ·· • · * Α-Λ-• · P43493 Patentansprüche 1. Halbleitertransistor, mit: einer Driftregion eines ersten Leitfähigkeitstyps; 5 einer Wannenregion eines zweiten Leitfähigkeitstyps in der Driftregi on, wobei die Wannenregion und die Driftregion dazwischen einen pn-Übergang bilden; einer ersten hoch dotierten Siliziumregion des ersten Leitfahigkeitstyps in der Wannenregion; 10 einer zweiten hoch dotierten Siliziumregion in der Driftregion, wobei die zweite hoch dotierte Siliziumregion von der Wannenregion lateral beabstandet ist, so dass bei Vorspannen des Halbleitertransistors in einen leitenden Zustand ein Strom lateral zwischen der ersten und der zweiten hoch dotierten Siliziumregion durch die Driftregion 15 fließt; und mehreren Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken, wobei jeder Graben eine dielektrische Schicht, die zumindest einen Abschnitt der Grabenseitenwände auskleidet, und zumindest eine leitende Elektrode aufweist. 20
  2. 2. Halbleitertransistor nach Anspruch 1, wobei jede leitende Elektrode die Driftregion entlang oberen Seitenwänden jedes Grabens elektrisch kontaktiert. 3. ·· ·· ·· ·· ·· • ·
    ·· k ·· ·♦ ·· ·· ···· • · · · · · ·· · · • · · · · · · · · ··· • · · ····· · ·· ·· ·· ·· ··· 5 4. 10 5. 15 6. 20 7. 25 8. 2 Halbleitertransistor nach Anspruch 2, wobei die Driftregion sich über eine dritte Siliziumregion des ersten Leitfähigkeitstyps erstreckt, wobei die dritte Siliziumregion eine höhere Dotierungskonzentration als die Driftregion aufweist. Halbleitertransistor nach Anspruch 1, wobei jede leitende Elektrode die Driftregion entlang einem Boden jedes Grabens elektrisch kontaktiert. Halbleitertransistor nach Anspruch 1, wobei die Driftregion sich über einer dritten Siliziumregion erstreckt, wobei die dritte Siliziumregion eine geringere Dotierungskonzentration als eine Dotierungskonzentration der Driftregion aufweist, wobei die mehreren Gräben sich durch die Driftregion erstrecken und innerhalb der dritten Siliziumregion enden, wobei die leitende Elektrode in jedem Graben die dritte Siliziumregion entlang einem Boden jedes Grabens elektrisch kontaktiert. Halbleitertransistor nach Anspruch 5, wobei die dritte Siliziumregion sich über einer dielektrischen Schicht erstreckt. Halbleitertransistor nach Anspruch 1, wobei die Driftregion sich über einer dielektrischen Schicht erstreckt. Halbleitertransistor nach Anspruch 1, wobei jede leitende Elektrode von einem zweiten Leitfähigkeitstyp ist. • ·· · · · φ ♦ · · ··· , t >- ι t · > > m m * • · · · ····· · 3
  3. 9. Halbleitertransistor nach Anspruch 5, ferner mit einer LDD-Region des ersten Leitfahigkeitstyps, die sich in einem oberen Abschnitt der Driftregion zwischen der Wannenregion und der zweiten hoch dotierten Siliziumregion erstreckt, wobei die LDD-5 Region eine höhere Dotierungskonzentration als die Driftregion auf weist.
  4. 10. Halbleitertransistor nach Anspruch 1, wobei die mehreren Elektroden in gestaffelter Anordnung zwischen der 10 Wannenregion und der zweiten hoch dotierten Siliziumregion liegen.
  5. 11. Halbleitertransistor nach Anspruch 1, wobei der Halbleitertransistor ein MOSFET ist und die erste hoch dotierte Siliziumregion eine Source-Region bildet und die zweite hoch dotier-15 te Siliziumregion vom ersten Leitfahigkeitstyp ist und eine Drain- Region bildet, wobei die Einrichtung ferner umfasst: ein planares Gate, dass sich über einem Abschnitt der Wannenregion erstreckt und die Source-Region und die Driftregion überdeckt.
  6. 12. Halbleitertransistor nach Anspruch 11, ferner mit einem hoch leitenden Drain-Stecker, der sich in die zweite hoch dotierte Siliziumregion erstreckt.
  7. 13. Halbleitertransistor nach Anspruch 12, wobei 25 der hoch leitende Drain-Stecker und die mehreren Gräben sich bis zu im Wesentlichen der gleichen Tiefe erstrecken.
    ·· · ·· • · · · • · · · · ··· ···· ··· • · · ·· ♦ ♦· • · · • · · • · · ·· ·· ·· ·· ·· · • · ♦ · · · • · · · · · • · · ·· • · · ·· ··
    ·· ·♦·
    14. 5 15. 10 16. 15 17. 20 4 Halbleitertransistor nach Anspruch 1, wobei der Halbleitertransistor ein IGBT ist und die zweite hoch dotierte Siliziumregion vom zweiten Leitfähigkeitstyp ist und eine Kollektorregion bildet, wobei die Einrichtung ferner umfasst: ein planares Gate, das sich über einem Abschnitt der Wannenregion erstreckt und die erste hoch dotierte Siliziumregion und die Driftregion überdeckt. Halbleitertransistor nach Anspruch 14, ferner mit einem hoch leitenden Kollektor-Stecker, der sich in die Kollektorregion erstreckt. Halbleitertransistor nach Anspruch 15, wobei der hoch leitende Kollektor-Stecker und die mehreren Gräben sich bis zu im Wesentlichen der gleichen Tiefe erstrecken. Halbleiterdiode, mit: einer Driftregion eines ersten Leitfahigkeitstyps; einer Anodenregion eines zweiten Leitfahigkeitstyps in der Driftregion, wobei die Anodenregion und die Driftregion dazwischen einen pn-Übergang bilden; einer ersten hoch dotierten Siliziumregion des ersten Leitfahigkeitstyps in der Driftregion, wobei die erste hoch dotierte Siliziumregion von der Anodenregion so lateral beabstandet ist, dass bei Vorspannen der Halbleiter-Leistungsdiode in einen leitenden Zustand ein Strom lateral zwischen der Anodenregion und der ersten hoch dotierten Siliziumregion durch die Driftregion fließt; und mehreren Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken, wobei jeder Graben eine dielektrische Schicht, die ·· ·· t» · • · * · · · · • ♦· ·· ··· • · · · ··· ··· « · ♦ · · · ·· ·· ·· · ·· ·♦ 5 • ·· · · · · ·· ♦ «♦· • ·· t ····· # ·· ·· ·· ·· ·· ··· zumindest einen Abschnitt der Grabenseitenwände auskleidet, und zumindest eine leitende Elektrode aufweist.
  8. 18. Halbleiterdiode nach Anspruch 17, wobei 5 jede leitende Elektrode die Driftregion entlang oberen Seitenwänden jedes Grabens elektrisch kontaktiert.
  9. 19. Halbleiterdiode nach Anspruch 18, wobei die Driftregion sich über einer zweiten Siliziumregion des ersten 10 Leitfähigkeitstyps erstreckt, wobei die zweite Siliziumregion eine hö here Dotierungskonzentration als die Driftregion aufweist.
  10. 20. Halbleiterdiode nach Anspruch 17, wobei jede leitende Elektrode die Driftregion entlang einem Boden jedes 15 Grabens elektrisch kontaktiert.
  11. 21. Halbleiterdiode nach Anspruch 17, wobei die Driftregion sich über einer zweiten Siliziumregion erstreckt, wobei die zweite Siliziumregion eine geringere Dotierungskonzentration 20 als eine Dotierungskonzentration der Driftregion aufweist, wobei die mehreren Gräben sich durch die Driftregion erstrecken und innerhalb der zweiten Siliziumregion enden, wobei die leitende Elektrode in jedem Graben die zweite Siliziumregion entlang einem Boden jedes Grabens elektrisch kontaktiert. 25 22. Halbleiterdiode nach Anspruch 21, wobei die zweite Siliziumregion sich über einer dielektrischen Schicht erstreckt.
    ·· ·· ·· · • · · · · · · ·· • · · • · · · · · ·· ·· ·· · • · ··· ·· ··· • · • · .ft-JL • · ·· ·· ·· • · · · · · · • · · · · · · Λ_>tt »— »»
    • · · · · · ·· ·· ·· ·· 9Γ 23. 24. 5 25. 10 26. 15 27. 20 28. 25 6 Halbleiterdiode nach Anspruch 17, wobei die Driftregion sich über einer dielektrischen Schicht erstreckt. Halbleiterdiode nach Anspruch 17, wobei jede leitende Elektrode von einem zweiten Leitfähigkeitstyp ist. Halbleiterdiode nach Anspruch 17, wobei die mehreren Elektroden in einer gestaffelten Anordnung zwischen der Anodenregion und der ersten hoch dotierten Siliziumregion liegen. Halbleiterdiode nach Anspruch 17, ferner mit einem hoch leitenden Stecker, der sich in die erste hoch dotierte Siliziumregion erstreckt. Halbleiterdiode nach Anspruch 26, wobei der hoch leitende Stecker und die mehreren Gräben sich bis zu im Wesentlichen der gleichen Tiefe erstrecken. Schottky-Diode, mit: einer Driftregion eines ersten Leitfähigkeitstyps; einer gering dotierten Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion; einer Leiterschicht über und in Kontakt mit der gering dotierten Siliziumregion, wobei die Leiterschicht einen Schottky-Kontakt mit der gering dotierten Siliziumregion bildet; einer hoch dotierten Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion, wobei die hoch dotierte Siliziumregion von der gering dotierten Siliziumregion so lateral beabstandet ist, dass bei Vorspannen der Schottky-Diode in einen leitenden Zustand ein Strom ·· ·· ·· • ·· • • • · • · • # · · • • • • • · • • • • • ··· ···· ··· • • • · • • · #· ·· ·· • ·· · • · ·· ·· ·· ·· ···· • ·· · · ·· ·· ·· /· · » » · · · 9 9 ···· • · · · · · · « · a ·· ·· ·· ·· ·« ·»· 7 lateral zwischen der gering dotierten Siliziumregion und der hoch dotierten Siliziumregion durch die Driftregion fließt; und mehreren Gräben, die sich in die Driftregion senkrecht zum Stromfluss erstrecken, wobei jeder Graben eine dielektrische Schicht, die 5 zumindest einen Abschnitt der Grabenseitenwände auskleidet, und zumindest eine leitende Elektrode aufweist.
  12. 29. Schottky-Diode nach Anspruch 28, wobei jede leitende Elektrode die Driftregion entlang oberen Seitenwänden 10 jedes Grabens elektrisch kontaktiert.
  13. 30. Schottky-Diode nach Anspruch 29, wobei die Driftregion sich über einer Siliziumregion des ersten Leitfähigkeitstyps erstreckt, wobei die Siliziumregion eine höhere Dotie-15 rungskonzentration als die Driftregion aufweist.
  14. 31. Schottky-Diode nach Anspruch 28, wobei jede leitende Elektrode die Driftregion entlang einem Boden jedes Grabens elektrisch kontaktiert. 20
  15. 32. Schottky-Diode nach Anspruch 28, wobei die Driftregion sich über einer Siliziumregion erstreckt, wobei die Siliziumregion eine geringere Dotierungskonzentration als eine Dotierungskonzentration der Driftregion aufweist, wobei die mehreren 25 Gräben sich durch die Driftregion erstrecken und innerhalb der Sili ziumregion enden, wobei die leitende Elektrode in jedem Graben die Siliziumregion entlang einem Boden jedes Grabens elektrisch kontaktiert. ♦ · ·· ·· • ·· • • • • • · • • · • • • • • · • • · · • • • • ··· ···· ··· • • • · • • · ·· ·· ·· • ·· ·· ·· ·· ·· ·· • t · «· ·· ·t • ·· · · * · · · • t « · ·· · · ·· ·· ·· ·· ·· ···· • ♦ • ··· » 9 • · ··· 38. 20 8
  16. 33. Schottky-Diode nach Anspruch 32, wobei die Siliziumregion sich über einer dielektrischen Schicht erstreckt.
  17. 34. Schottky-Diode nach Anspruch 28, wobei 5 die Driftregion sich über einer dielektrischen Schicht erstreckt.
  18. 35. Schottky-Diode nach Anspruch 28, wobei jede leitende Elektrode von einem zweiten Leitfähigkeitstyp ist.
  19. 36. Schottky-Diode nach Anspruch 28, wobei die mehreren Elektroden in einer gestaffelten Anordnung zwischen der gering dotierten Siliziumregion und der hoch dotierten Siliziumregion liegen.
  20. 37. Schottky-Diode nach Anspruch 28, ferner mit einem hoch leitenden Stecker, der sich in die hoch dotierte Siliziumregion erstreckt. Schottky-Diode nach Anspruch 37, wobei der hoch leitende Stecker und die mehreren Gräben sich bis zu im Wesentlichen der gleichen Tiefe erstrecken.
  21. 39. Verfahren zum Herstellen eines Halbleitertransistors, mit den Schritten: 25 Ausbilden einer Wannenregion in einer Driftregion eines ersten Leit fähigkeitstyps, wobei die Wannenregion von einem zweiten Leitfa-higkeitstyp ist, die Driftregion und die Wannenregion einen pn-Übergang dazwischen bilden; Ausbilden einer ersten hoch dotierten Siliziumregion des ersten Leit-30 fähigkeitstyps in der Wannenregion;
    ·· ·· ·» • • · • · • · • • · • · • · • · • • • · • • · • AA ··· . ··· • · • · • • • ·· ·· ·· • ·· ·· ·· ·· ·· ·· ···· • ·· ·· ·· ·· · · • ·· t · ·· ·· · ··· • ·· ····· ·· · A *—i f -1-rf * · · * «——r ·· ·· AA ·· AA AAA 9 Ausbilden einer zweiten hoch dotierten Siliziumregion in der Driftregion, wobei die zweite hoch dotierte Siliziumregion von der Wannenregion lateral so beabstandet ist, dass bei Vorspannen des Halbleitertransistors in einen leitenden Zustand ein Strom lateral zwischen 5 der ersten und der zweiten hoch dotierten Siliziumregion durch die Driftregion fließt; und Ausbilden mehrerer Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken; Ausbilden einer dielektrischen Schicht, die zumindest einen Ab-10 schnitt der Grabenseitenwände auskleidet; und Ausbilden zumindest einer leitenden Elektrode in jedem Graben.
  22. 40. Verfahren nach Anspruch 39, wobei die dielektrische Schicht so ausgebildet wird, dass jede leitende 15 Elektrode die Driftregion entlang oberen Seitenwänden jedes, Gra bens elektrisch kontaktiert.
  23. 41. Verfahren nach Anspruch 40, ferner mit dem Schritt: Ausbilden einer Epitaxieschicht über einem Substrat des ersten 20 Leitfähigkeitstyps, wobei die Epitaxieschicht die Driftregion bildet und das Substrat eine höhere Dotierungskonzentration als die Driftregion hat.
  24. 42. Verfahren nach Anspruch 39, wobei 25 die dielektrische Schicht so ausgebildet wird, dass jede leitende Elektrode die Driftregion entlang einem Boden jedes Grabens elektrisch kontaktiert. ·· ·· ·· • ·· • · • · • · • • · • · • · • · • · • · • · • ··· ··· ··· • · • · • • • ·· ·· ·· • ·« ·· ··· ·· ·· ·· ·· ·· • ·· ·· ·· ·· • ·· ·· ·· ·· ♦ t > » M‘ f tti — 1" '· "TI · · · ♦ · ·· M ·· ·· ·· ···· 10
  25. 43. Verfahren nach Anspruch 39, wobei der Schritt eines Ausbildens zumindest einer leitenden Elektrode ein Ausbilden einer Polysiliziumschicht umfasst, die die mehreren Gräben füllt, wobei die Polysiliziumschicht in situ dotiert wird, so dass 5 sie einen zweiten Leitfähigkeitstyp aufweist.
  26. 44. Verfahren nach Anspruch 39, ferner mit dem Schritt: Ausbilden eines planaren Gate, das sich über einer vordefmierten Oberfläche der Driftregion erstreckt. 10
  27. 45. Verfahren zum Herstellen einer Halbleiterdiode, mit den Schritten: Ausbilden einer Anodenregion in einer Driftregion eines ersten Leitfähigkeitstyps, wobei die Anodenregion von einem zweiten Leitfähigkeitstyp ist, die Anodenregion und die Driftregion dazwischen einen 15 pn-Übergang bilden; Ausbilden einer ersten hoch dotierten Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion, wobei die erste hoch dotierte Siliziumregion von der Anodenregion so lateral beabstandet ist, dass bei Vorspannen der Halbleiter-Leistungsdiode in einen leitenden Zu-20 stand ein Strom lateral zwischen der Anodenregion und der ersten hoch dotierten Siliziumregion durch die Driftregion fließt; Ausbilden mehrerer Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken; Ausbilden einer dielektrischen Schicht, die zumindest einen Ab-25 schnitt jeder Grabenseitenwand auskleidet; und Ausbilden zumindest einer leitenden Elektrode in jedem Graben. Verfahren nach Anspruch 45, wobei die dielektrische Schicht so ausgebildet wird, dass jede leitende 46.
    ·· ·# · ·· •· ·# «· · ·· • · ·· ···· · • · · ··· ···» ··· • · · · · «
    ·· ·· ·♦ · · ··· 11 Elektrode die Driftregion entlang den oberen Seitenwänden jedes Grabens elektrisch kontaktiert.
  28. 47. Verfahren nach Anspruch 46, ferner mit dem Schritt: 5 Ausbilden einer Epitaxieschicht mit einem Substrat des ersten Leit fähigkeitstyps, wobei die Epitaxieschicht die Driftregion bildet und das Substrat eine höhere Dotierungskonzentration als die Driftregion aufweist.
  29. 48. Verfahren nach Anspruch 45, wobei die dielektrische Schicht so ausgebildet wird, dass jede leitende Elektrode die Driftregion entlang einem Boden jedes Grabens elektrisch kontaktiert.
  30. 49. Verfahren nach Anspruch 45, wobei der Schritt eines Ausbildens zumindest einer leitenden Elektrode ein Ausbilden einer die mehreren Gräben füllenden Polysiliziumschicht umfasst, wobei die Polysiliziumschicht in situ dotiert wird, so dass sie einen zweiten Leitfähigkeitstyp aufweist. 20
  31. 50. Verfahren zum Herstellen einer Schottky-Diode, mit den Schritten: Ausbilden einer gering dotierten Siliziumregion eines ersten Leitfähigkeitstyps mit einer Driftregion des ersten Leitfähigkeitstyps; Ausbilden einer Leiterschicht über und in Kontakt mit der gering 25 dotierten Siliziumregion, wobei die Leiterschicht einen Schottky- Kontakt mit der gering dotierten Siliziumregion bildet; Ausbilden einer hoch dotierten Siliziumregion des ersten Leitfähigkeitstyps in der Driftregion, wobei die hoch dotierte Siliziumregion von der gering dotierten Siliziumregion so lateral beabstandet ist, 30 dass bei Vorspannen der Schottky-Diode in einen leitenden Zustand ·· • · · • « · « · · « · · ·· ·· ·· • · • · I« · • · • · · • ···-• · *· · ·· • · • · ··· ·* ·· ··· ·· ·· ·· ·· ·· ···· • ·· ·· · · ·· ·· • ·· ·· · · · * · ··· «* -»"W" " » y» 9 9 9 9-— >' ···· ·«··· · ·· Μ ·· M ·· ··· 12 ein Strom lateral zwischen der gering dotierten Siliziumregion und der hoch dotierten Siliziumregion durch die Driftregion fließt; Ausbilden mehrerer Gräben, die sich senkrecht zum Stromfluss in die Driftregion erstrecken; 5 Ausbilden einer dielektrischen Schicht, die zumindest einen Ab schnitt jeder Grabenseitenwand auskleidet; und Ausbilden zumindest einer leitenden Elektrode in jedem Graben.
  32. 51. Verfahren nach Anspruch 50, wobei 10 die dielektrische Schicht so ausgebildet wird, dass jede leitende Elektrode entlang oberen Seitenwänden jedes Grabens die Driftregion elektrisch kontaktiert.
  33. 52. Verfahren nach Anspruch 51, ferner mit dem Schritt 15 Ausbilden einer Epitaxieschicht über einem Substrat des ersten Leitfähigkeitstyps, wobei die Epitaxieschicht die Driftregion bildet und das Substrat eine höhere Dotierungskonzentration als die Driftregion aufweist.
  34. 53. Verfahren nach Anspruch 50, wobei die dielektrische Schicht so ausgebildet wird, dass jede leitende Elektrode die Driftregion entlang einem Boden des Grabens elektrisch kontaktiert.
  35. 54. Verfahren nach Anspruch 50, wobei der Schritt eines Ausbildens zumindest einer leitenden Elektrode ein Ausbilden einer die mehreren Gräben füllenden Polysiliziumschicht umfasst, wobei die Polysiliziumschicht in situ dotiert wird, so dass sie einen zweiten Leitfahigkeitstyp aufweist.
AT0906807A 2006-02-16 2007-02-06 Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung AT505386A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77490006P 2006-02-16 2006-02-16
US11/404,062 US7473976B2 (en) 2006-02-16 2006-04-12 Lateral power transistor with self-biasing electrodes
PCT/US2007/061718 WO2007098317A2 (en) 2006-02-16 2007-02-06 Lateral power devices with self-biasing electrodes

Publications (1)

Publication Number Publication Date
AT505386A2 true AT505386A2 (de) 2008-12-15

Family

ID=38367508

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0906807A AT505386A2 (de) 2006-02-16 2007-02-06 Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung

Country Status (7)

Country Link
US (3) US7473976B2 (de)
JP (1) JP2009527901A (de)
KR (1) KR101404906B1 (de)
AT (1) AT505386A2 (de)
DE (1) DE112007000392T5 (de)
TW (1) TWI417965B (de)
WO (1) WO2007098317A2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473976B2 (en) * 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
KR100833423B1 (ko) * 2006-04-06 2008-05-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
JP4601603B2 (ja) * 2006-12-27 2010-12-22 ルネサスエレクトロニクス株式会社 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ
EP2109892A4 (de) * 2007-01-09 2011-03-23 Maxpower Semiconductor Inc Halbleiterbauelement
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH & Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
KR101009399B1 (ko) * 2008-10-01 2011-01-19 주식회사 동부하이텍 Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
US8643090B2 (en) * 2009-03-23 2014-02-04 Infineon Technologies Ag Semiconductor devices and methods for manufacturing a semiconductor device
US8754497B2 (en) * 2009-05-27 2014-06-17 Texas Instruments Incorporated Strained LDMOS and demos
CN101771073B (zh) * 2010-01-15 2011-10-05 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US9082751B2 (en) * 2011-09-14 2015-07-14 Broadcom Corporation Half-FinFET semiconductor device and related method
EP3024018B1 (de) * 2013-07-19 2018-08-08 Nissan Motor Co., Ltd Halbleiterbauelement
JP6448258B2 (ja) * 2014-08-27 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106549052B (zh) * 2015-09-17 2021-05-25 联华电子股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US9947787B2 (en) * 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
CN109004025A (zh) * 2018-08-01 2018-12-14 电子科技大学 一种具有结型漂移区结构的薄soi ligbt
CN109192780B (zh) * 2018-08-29 2020-11-27 电子科技大学 一种横向mosfet器件及其制备方法
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
CN110518056B (zh) * 2019-08-02 2021-06-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110459606B (zh) * 2019-08-29 2023-03-24 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
CN111933687B (zh) * 2020-07-07 2023-04-18 电子科技大学 具有高安全工作区的横向功率器件
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513758A (ja) * 1991-06-28 1993-01-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ及びその製造方法
US5583348A (en) * 1991-12-03 1996-12-10 Motorola, Inc. Method for making a schottky diode that is compatible with high performance transistor structures
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP3237555B2 (ja) * 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
EP1162664A1 (de) * 2000-06-09 2001-12-12 Motorola, Inc. Laterale Halbleiteranordnung mit niedrigem Einschaltwiderstand und Verfahren zu deren Herstellung
JP4556295B2 (ja) * 2000-06-27 2010-10-06 ソニー株式会社 半導体装置の製造方法
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
JP4088063B2 (ja) * 2001-11-14 2008-05-21 株式会社東芝 パワーｍｏｓｆｅｔ装置
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
DE10313712B4 (de) * 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
US7005703B2 (en) * 2003-10-17 2006-02-28 Agere Systems Inc. Metal-oxide-semiconductor device having improved performance and reliability
US7411249B1 (en) * 2004-11-09 2008-08-12 Blanchard Richard A Lateral high-voltage transistor with vertically-extended voltage-equalized drift region
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes

Also Published As

Publication number Publication date
US20090102007A1 (en) 2009-04-23
US20070187781A1 (en) 2007-08-16
WO2007098317A3 (en) 2008-04-24
DE112007000392T5 (de) 2009-02-12
KR20080103539A (ko) 2008-11-27
WO2007098317A2 (en) 2007-08-30
US7473976B2 (en) 2009-01-06
KR101404906B1 (ko) 2014-06-09
US8125029B2 (en) 2012-02-28
US20120133016A1 (en) 2012-05-31
US8659117B2 (en) 2014-02-25
TWI417965B (zh) 2013-12-01
TW200739750A (en) 2007-10-16
JP2009527901A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
AT505386A2 (de) Laterale leistungseinrichtungen mit elektroden mit automatischer vorspannung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
AT505498A2 (de) Selbstjustierende graben-mosfet-struktur und herstellungsverfahren
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112016006380B4 (de) Halbleiterbauelement
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102015106683A1 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung

Legal Events

Date Code Title Description
REJ Rejection

Effective date: 20170215