DE102017106020B4 - Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung - Google Patents

Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung Download PDF

Info

Publication number
DE102017106020B4
DE102017106020B4 DE102017106020.0A DE102017106020A DE102017106020B4 DE 102017106020 B4 DE102017106020 B4 DE 102017106020B4 DE 102017106020 A DE102017106020 A DE 102017106020A DE 102017106020 B4 DE102017106020 B4 DE 102017106020B4
Authority
DE
Germany
Prior art keywords
semiconductor workpiece
semiconductor
material layer
recess
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017106020.0A
Other languages
English (en)
Other versions
DE102017106020A1 (de
Inventor
Alim Karmous
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017106020.0A priority Critical patent/DE102017106020B4/de
Priority to US15/925,914 priority patent/US10403725B2/en
Priority to CN201810234748.6A priority patent/CN108630525B/zh
Publication of DE102017106020A1 publication Critical patent/DE102017106020A1/de
Application granted granted Critical
Publication of DE102017106020B4 publication Critical patent/DE102017106020B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist:Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt,Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225);Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt;Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt;Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; undBilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei das funktionale Gebiet (202b) ein Sensor- und/oder ein Schutzgebiet ist, und wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, Teil einer Sensor- und/oder einer Schutzstruktur (1000b) ist.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein Verfahren zum Bearbeiten eines Halbleiterwerkstücks und eine Halbleitervorrichtung.
  • Hintergrund
  • Im Allgemeinen können verschiedene unterschiedliche Prozesse zum Bearbeiten eines Halbleiterwerkstücks, z. B. zum Herstellen einer Halbleitervorrichtung in der Halbleiterindustrie, verwendet werden. Ein Halbleiterwerkstück, z. B. ein Chip, ein Wafer oder irgendein anderes geeignetes Substrat, kann über Schichtaufbau, Strukturieren, Dotieren, Tempern und dergleichen bearbeitet werden. Zum Bilden oder Verarbeiten von Grabenstrukturen kann beispielsweise ein chemisch-mechanischer Polier-Prozess (CMP-Prozess) oder irgendein anderer geeigneter Prozess verwendet werden, um eine Oberfläche des Halbleiterwerkstücks zu planarisieren. Eine solche Planarisierung kann schwierig in einen Prozessablauf zu integrieren sein, da beispielsweise alle Strukturen, die sich oberhalb einer Planarisierungsebene erstrecken, während der Planarisierung entfernt werden. Das kann herkömmlicherweise zu aufwändigen und komplexen Bearbeitungsabläufen führen in dem Fall, dass eine Planarisierung berücksichtigt werden muss, insbesondere in dem Fall, dass die Planarisierungsebene die Hauptbearbeitungsoberfläche des Halbleiterwerkstücks erreicht, z. B. zum Bilden einer Grabenstruktur oder dergleichen innerhalb des Halbleiterwerkstücks. Es wird auf die Druckschriften US 2006 / 0 014 349 A1 und US 2005 / 0 112 823 A1 hingewiesen, in denen verschiedene Halbleitervorrichtungen und deren Herstellungsverfahren beschrieben sind.
  • Kurzfassung
  • Gemäß verschiedenen Ausführungsformen werden Verfahren zum Bearbeiten eines Halbleiterwerkstücks bereitgestellt, wobei das jeweilige Verfahren gemäß den unabhängigen Patentansprüchen 1, 12, 13, 14, oder 15 ausgestaltet ist. Ferner wird eine Halbleitervorrichtung bereitgestellt, welche gemäß dem unabhängigen Patentanspruch 16 ausgestaltet ist. Weitere Ausgestaltungen des Verfahrens gemäß dem unabhängigen Patentanspruch 1 ergeben sich aus den jeweiligen abhängigen Patentansprüchen.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen durchgehend durch die unterschiedlichen Ansichten im Allgemeinen auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen ist im Allgemeinen die Darstellung der Prinzipien der Erfindung hervorgehoben. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
    • 2A bis 2D ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 3A bis 3C ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 4A bis 4C ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 5A bis 5D ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 6A und 6B ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 7A bis 7D ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 8A bis 8D ein Halbleiterwerkstück an verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 9A bis 9D jeweils eine Halbleitervorrichtung, die ein Halbleiterwerkstück enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen;
    • 9E eine Leistungshalbleiterstruktur einer Halbleitervorrichtung in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigt; und
    • 10A bis 10E jeweils eine Halbleitervorrichtung, die ein Halbleiterwerkstück enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen zeigen.
  • Beschreibung
  • Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen, in denen die Erfindung praktiziert werden kann, zeigen. Diese Ausführungsformen sind in ausreichenden Einzelheiten beschrieben, um Fachleuten zu ermöglichen, die Erfindung zu praktizieren. Andere Ausführungsformen können benutzt werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden. Die verschiedenen Ausführungsformen sind nicht notwendigerweise gegenseitig ausschließend, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Verschiedene Ausführungsformen sind in Verbindung mit Verfahren beschrieben, und verschiedene Ausführungsformen sind in Verbindung mit Vorrichtungen beschrieben. Es kann jedoch verstanden werden, dass Ausführungsformen, die in Verbindung mit Verfahren beschrieben sind, ähnlich für die Vorrichtungen gelten können, und umgekehrt.
  • Die Begriffe „wenigstens eines“ und „eines oder mehrere“ können so verstanden werden, dass sie irgendeine Ganzzahl größer als oder gleich eins enthalten, d. h. eines, zwei, drei, vier, [...], usw. Der Begriff „mehrere“ kann so verstanden werden, dass er irgendeine Ganzzahl größer als oder gleich zwei enthält, d. h. zwei, drei, vier, fünf, [...], usw.
  • Der Ausdruck „wenigstens eines aus“ in Bezug auf eine Gruppe von Elementen kann hier so verwendet sein, dass er wenigstens ein Element aus der Gruppe, die aus den Elementen besteht, bedeutet. Beispielsweise kann der Ausdruck „wenigstens eines aus“ in Bezug auf eine Gruppe von Elementen hier so verwendet sein, dass er eine Auswahl bedeutet aus: eines der aufgelisteten Elemente, mehrere von einem aus den aufgelisteten Elementen, mehrere individueller aufgelisteter Elemente oder mehrere von mehreren aufgelisteter Elemente.
  • Das Wort „über“, das hier verwendet ist, um Bilden eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, „direkt auf‟, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche gebildet sein kann. Das Wort „über“, das hier verwendet ist, um Bilden eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, „indirekt auf‟ der implizierten Seite oder Oberfläche gebildet sein kann, mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und der gebildeten Schicht angeordnet sind.
  • Auf ähnliche Weise kann das Wort „bedecken“, das hier verwendet ist, um ein Merkmal zu beschreiben, das über einem weiteren angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, hier so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, über und in direktem Kontakt mit der implizierten Seite oder Oberfläche angeordnet sein kann. Das Wort „bedecken“, das hier verwendet ist, um ein Merkmal, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, zu beschreiben, kann hier so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, über und in indirektem Kontakt mit der implizierten Seite oder Oberfläche angeordnet sein kann mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und der bedeckenden Schicht angeordnet sind.
  • Der Begriff „seitlich“, der in Bezug auf die „seitliche“ Ausdehnung einer Struktur (oder eines Strukturelements) verwendet ist, die auf oder in einem Halbleiterwerkstück (z. B. einer Schicht, einem Substrat, einem Wafer oder irgendeinem anderen Trägertyp) oder „seitlich“ daneben vorgesehen ist, kann hier so verwendet sein, dass er eine Ausdehnung oder Positionsbeziehung entlang einer Oberfläche des Trägers bedeutet. Das heißt, dass eine Oberfläche eines Halbleiterwerkstücks (z. B. einer Schicht, eines Substrats, eines Wafers oder irgendeines anderen Trägertyps) als Referenz dienen kann, im Allgemeinen als die Hauptbearbeitungsoberfläche bezeichnet. Ferner kann der Begriff „Breite“, der mit Bezug auf eine „Breite“ einer Struktur (oder eines Strukturelements) verwendet ist, hier so verwendet sein, dass er die seitliche Ausdehnung einer Struktur bedeutet. Ferner kann der Begriff „Höhe“, der in Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet ist, hier so verwendet sein, dass er eine Ausdehnung der Struktur entlang einer Richtung senkrecht zu der Oberfläche eines Trägers (z. B. senkrecht zu der Hauptbearbeitungsoberfläche eines Trägers) bedeutet. Der Begriff „Dicke“, der hier in Bezug auf eine „Dicke“ einer Schicht verwendet ist, kann hier so verwendet sein, dass er die räumliche Ausdehnung der Schicht senkrecht zu der Oberfläche der Unterlage (des Materials oder der Materialstruktur), auf der die Schicht aufgebracht ist, bedeutet. Falls eine Oberfläche der Unterlage parallel zu der Oberfläche des Trägers (z. B. parallel zu der Hauptbearbeitungsoberfläche) ist, kann die „Dicke“ der Schicht, die auf der Oberfläche der Unterlage aufgebracht ist, dasselbe sein wie die Höhe der Schicht.
  • Der Begriff „gekoppelt“ ist hier so verwendet, dass er elektrisch verbunden bedeutet, was eine direkte Verbindung oder eine indirekte Verbindung enthalten kann, wobei eine indirekte Verbindung nur zusätzliche Strukturen in dem Strompfad enthalten kann, die das wesentliche Funktionieren der beschriebenen Schaltung oder Vorrichtung nicht beeinflussen. Der Begriff „elektrisch leitfähig verbunden“, der hier verwendet ist, um eine elektrische Verbindung zwischen zwei Anschlüssen, zwei Kontakten usw. zu beschreiben, kann verstanden werden als eine elektrisch leitfähige Verbindung mit ohmschem Verhalten, z. B. bereitgestellt durch ein Metall oder eines entarteten Halbleiters bei Abwesenheit von p-n-Übergängen in dem Strompfad. Der Begriff „kontaktiert“, der hier verwendet ist, um einen elektrischen Kontakt zwischen einem Anschluss und einem Halbleitergebiet oder dergleichen zu beschreiben, kann als direkter physikalischer und/oder direkter elektrischer Kontakt verstanden werden.
  • Der Begriff Gebiet, der hier in Bezug auf ein „dotiertes Gebiet“ und dergleichen verwendet ist, kann hier so verwendet sein, dass er ein kontinuierliches Gebiet mit nur einem Dotierungstyp (z. B. n-Typ oder p-Typ) bedeutet.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwerkstück (z. B. ein Halbleitersubstrat, ein Halbleiterwafer, ein Halbleiterchip, eine aufgebrachte Halbleiterschicht, eine epitaxiale Halbleiterschicht und dergleichen) aus Silizium hergestellt sein oder es enthalten. Es können jedoch andere Halbleitermaterialien verschiedener Typen auf ähnliche Weise verwendet sein, z. B. Germanium, Gruppe III bis V (z. B. SiC) oder andere Typen, die beispielsweise Polymere enthalten. In einer Ausführungsform ist die Halbleiterschicht ein Wafer, der aus Silizium (z. B. p-Typ-dotiert oder n-Typ-dotiert) hergestellt ist. In einer alternativen Ausführungsform ist die Halbleiterschicht ein Siliziumauf-Isolator-Wafer (SOI-Wafer).
  • Gemäß verschiedenen Ausführungsformen kann zum Herstellen von MOS-angesteuerten (Metalloxidhalbleiter-angesteuerten) Leistungsvorrichtungen eine Planarisierung (z. B. CMP, chemisch-mechanisches Polieren) verwendet werden für das Bilden einer Gate-Struktur, die z. B. eine Gate-Materialschicht (z. B. eine Polysiliziumschicht) zum teilweisen oder vollständigen Füllen eines oder mehrerer Gate-Gräben enthält. Die Gate-Materialschicht kann während der Planarisierung teilweise entfernt werden, d. h. außerhalb der Gate-Bereiche, oder mit anderen Worten außerhalb der Gräben und/oder an der Oberseite des Halbleiterabschnitts, in dem der eine oder die mehreren Gräben vorgesehen sind. Aufgrund der Planarisierung kann die Gate-Materialschicht nicht für das Bilden anderer funktionaler Strukturen, z. B. Randabschlussfeldplatten (die z. B. dasselbe Material wie das Gate-Material enthalten, die z. B. Polysilizium enthalten), oder für das Bilden irgendeiner einer anderen monolithisch integrierten Vorrichtung, wie beispielsweise eines Temperatursensors (z. B. einer Diode, eines Transistors und/oder eines Widerstands), einer Schutzdiode oder eines Schutz-Bipolartransistors (Schutz-BJT), einer Klemmdiode und dergleichen, verwendet werden.
  • Als Beispiel kann eine zusätzliche Polysiliziumschicht in dedizierten zusätzlichen Bearbeitungsstufen zum Bilden der Polysilizium-Randabschlussfeldplatten aufgebracht und strukturiert (mit anderen Worten mit einem Muster versehen) werden. Außerdem können dedizierte zusätzliche Polysilizium-Feldplattenkontaktlochöffnungsprozessstufen aus den folgenden Gründen verwendet werden: Verwenden von Lithographie mit tiefem Ultraviolett (DUV-Lithographie) für IGBT-Kontaktloch-Lithographie (auch als Kontaktloch-Lithographie für Bipolartransistor mit isoliertem Gate, IGBT, bezeichnet) (mit relativ kleiner Tiefe des Fokus). Die zusätzliche Polysiliziumschicht kann eine nichtplanare Topografie enthalten, und die Polysilizium-Randabschlussfeldplatten können Kontaktlöcher benötigen, die in zwei unterschiedlichen Oberflächenniveaus liegen. Diese auf Polysilizium-Randabschlussfeldplatten bezogenen zusätzlichen Prozessstufen können zusätzlichen Bearbeitungsaufwand enthalten. Zusätzlich kann das Zwischenschichtdielektrikum während herkömmlicher Bearbeitung an den Rändern und Ecken der Polysiliziumschicht dünner gemacht werden, was Zuverlässigkeitsprobleme verursachen kann.
  • Gemäß verschiedenen Ausführungsformen können Polysilizium-Randabschlussfeldplatten während der Standardbearbeitung von MOS-angesteuerten Vorrichtungen (z. B. eines MOS-angesteuerten IGBT) gebildet werden. Lediglich Layout-Änderungen können bei Verwenden des hier beschriebenen Verfahrens notwendig sein. Gemäß verschiedenen Ausführungsformen können ein oder mehrere ausgesparte Oberflächenbereiche in LOCOS-Oxid (Oxid mit lokaler Oxidation von Silizium) an dem Randabschlussbereich während des Grabenätzens der MOS-angesteuerten Vorrichtung geätzt werden. Polysiliziumfeldplatten können in diesen ausgesparten Oberflächenbereichen nachfolgend dem Aufbringen von Gate-Polysilizium und der Planarisierung gebildet werden. Gemäß verschiedenen Ausführungsformen können nach dem Bilden der Polysiliziumfeldplatte ein Aufbringen eines Zwischenschichtdielektrikums, ein Kontaktlochätzen und ein Siliziumrillenätzen ausgeführt werden. Die Kontaktlöcher können während der Standardbearbeitung geätzt werden, da aufgrund der Planarisierung, die nach dem Bilden der einen oder mehreren Polysiliziumfeldplatten ausgeführt wird, keine Oberflächentopografie vorhanden ist. Zusätzlich wird durch Verwenden des hier beschriebenen Verfahrens das Dünnermachen des Zwischenschichtdielektrikums am Rand der Feldplatten verhindert.
  • Obwohl das Verfahren gemäß verschiedenen Ausführungsformen hier durch Bezug auf eine Polysiliziumschicht, die in eine Dielektrikumschicht eingebettet ist, gezeigt sein kann, kann das Verfahren angepasst werden und für irgendeine geeignete Kombination von Materialien verwendet werden, beispielsweise unter Verwendung von Polysilizium/Germanium anstelle von Polysilizium oder beispielsweise eines Metalls anstelle von Polysilizium.
  • Allgemeiner können Polysilizium-Randabschlussfeldplatten oder die Polysiliziumschicht für die monolithisch integrierte hinzugefügte Funktionalität (z. B. Vorrichtungen, wie z. B. Sensoren, Klemmdioden usw., und/oder Randabschlussstrukturen) während der Standardbearbeitung von MOS-angesteuerten Vorrichtungen mit keinen oder geringfügigen zusätzlichen Bearbeitungsstufen wie folgt gebildet werden:
    1. i. Das Bilden in definierten Bereichen ausgesparter Oberflächen (beispielsweise Rillen oder/und Gräben). Diese ausgesparten Oberflächenbereiche können in einem anderen Material als die Gräben der MOS-angesteuerten Vorrichtung gebildet sein. Die können eine andere Geometrie, Form und Abmessungen in Bezug auf die Gräben der MOS-angesteuerten Vorrichtung aufweisen. Die können während einer der Standard-Bearbeitungsstufen der MOS-angesteuerten Vorrichtung (beispielsweise während des Grabenätzens) oder in dedizierten zusätzlichen Bearbeitungsstufen gebildet werden.
    2. ii. Das Aufbringen und Planarisieren der Polysiliziumschicht für sowohl das Bilden des Gate-Polysilizium in Gräben der MOS-angesteuerten Vorrichtung als auch des Sensors oder von Polysilizium für hinzugefügte Funktionalität in den vorstehend in (i) definierten Bereichen.
    3. iii. Nachfolgend Bearbeiten für das Bilden in dem Polysiliziumbereich, der wie in (i) und (ii) beschrieben gebildet ist, von Sensoren, Strukturen hinzugefügter Funktionalität, Vorrichtungen und dergleichen.
  • Gemäß verschiedenen Ausführungsformen kann die Gate-Polysiliziumschicht, die als Gate-Material und/oder als Material zum Bereitstellen von Strukturen zusätzlicher Funktionalität verwendet wird, in-situ während des Aufbringens oder ex-situ nach dem Aufbringen dotiert werden. Das Gate-Polysilizium kann außerdem mit Variationen des Dotierungstyps (auch als Dotandentyp bezeichnet) und/oder Dotierungsgrads (auch als Dotandenkonzentration bezeichnet) über seine Dicke aufgebracht werden.
  • Gemäß verschiedenen Ausführungsformen können das Verfahren und die Halbleitervorrichtung, die hier beschrieben sind, einen, mehr als einen oder alle der folgenden Vorteile bereitstellen:
    1. i. Es können keine zusätzlichen Bearbeitungsstufen für die Polysilizium-Randabschlussfeldplatten oder für eine Gate-Widerstandsintegration beispielsweise in Graben-IGBT vorhanden sein.
    2. ii. Der Gate-Widerstand kann kleiner sein in Bezug auf Gate-Widerstände, die in herkömmlichen Gräben hergestellt sind. Zusätzlich kann die Widerstandsvariabilität in Bezug auf einen herkömmlichen Widerstand, der herkömmliche Gräben verwendet, verbessert sein, da das Grabenoxidhartmaskenätzen über den Ätzendpunkt gesteuert werden kann und die Oxidätzrate während des Siliziumgrabenätzens relativ niedrig sein kann. Außerdem kann eine Dotierung der hier beschriebenen flachen Widerstandsstruktur einfach zu steuern sein.
    3. iii. Es können weniger zusätzliche Bearbeitungsstufen für die Integration anderer Vorrichtungen mit zusätzlicher Funktionalität vorhanden sein, da das Gate-Polysilizium eingesetzt ist und keine zusätzlichen Stufen zur Bearbeitung von Kontaktlöchern notwendig sind.
    4. iv. Keine zusätzlicher (Polysilizium-Randabschlussfeldplatten, Gate-Widerstand) / niedrigerer (Vorrichtungen mit hinzugefügter Funktionalität) Bearbeitungsaufwand.
    5. v. Keine hinzugefügte Topografie.
    6. vi. Kein Dünnermachen des Zwischenschichtdielektrikums.
  • Gemäß verschiedenen Ausführungsformen ist ein Prozessintegrationsschema für Randabschlussstrukturen, Sensoren und andere integrierte hinzugefügte Funktionalitäten mit keinen zusätzlichen oder geringen zusätzlichen Bearbeitungsstufen bereitgestellt. Diese vorgeschlagenen Prozessintegrationsschemas und Halbleitervorrichtungen, die mit der Bearbeitung bereitgestellt sind, können nachstehend mit mehr Einzelheiten dargestellt sein. Das Bilden verschiedener Halbleitervorrichtungen ist nachstehend in Übereinstimmung mit einem oder mehreren unterschiedlichen Bearbeitungsschemas beschrieben. Es können jedoch verschiedene andere Möglichkeiten oder Modifikationen der Bearbeitungsschemas vorhanden sein, um die hier beschriebenen Halbleitervorrichtungen zu bilden. Gemäß verschiedenen Ausführungsformen können verschiedene Standardprozesse zur Halbleiterbearbeitung zum Bearbeiten des Halbleiterwerkstücks und/oder zum Herstellen der entsprechenden Halbleitervorrichtung verwendet werden, wie beispielsweise Schichtaufbau (z. B. unter Verwendung irgendeines geeigneten Aufbringprozesses, z. B. eines konformen Aufbringprozesses), Strukturieren (z. B. unter Verwendung irgendeines geeigneten Strukturierungsprozesses, der z. B. eine strukturierte harte Maske oder eine strukturierte weiche Maske enthält, und irgendeines geeigneten Ätzprozesses, z. B. reaktives Ionenätzen, usw.), Dotieren (z. B. unter Verwendung irgendeines geeigneten Dotierungsprozesses, z. B. thermischer Diffusion und/oder Ionenimplantation, usw.), Planarisieren (z. B. unter Verwendung irgendeines geeigneten Planarisierungsprozesses, z. B. chemisch-mechanisches Polieren, usw.), Tempern und dergleichen.
  • 1 stellt ein schematisches Ablaufdiagramm eines Verfahrens 100 zum Bearbeiten eines Halbleiterwerkstücks, z. B. zum Herstellen einer elektronischen Vorrichtung, z. B. zum Herstellen einer Halbleitervorrichtung, gemäß verschiedenen Ausführungsformen dar.
  • Das Verfahren 100 kann Folgendes enthalten: in 110 Bilden einer Grabenstruktur in einem ersten Gebiet eines Halbleiterwerkstücks, wobei sich die Grabenstruktur von einer Oberfläche des Halbleiterwerkstücks in das Halbleiterwerkstück bis zu einer ersten Tiefe erstreckt; in 120 Bilden einer Aussparung in einem zweiten Gebiet des Halbleiterwerkstücks seitlich neben dem ersten Gebiet, wobei sich die Aussparung von der Oberfläche des Halbleiterwerkstücks in das Halbleiterwerkstück bis zu einer zweiten Tiefe kleiner als die erste Tiefe erstreckt; in 130 Bilden wenigstens einer Materialschicht über dem Halbleiterwerkstück, wobei die wenigstens eine Materialschicht die Grabenstruktur und die Aussparung füllt und die Oberfläche des Halbleiterwerkstücks in dem ersten Gebiet und in dem zweiten Gebiet bedeckt; und in 140 Planarisieren des Halbleiterwerkstücks, um die wenigstens eine Materialschicht in dem ersten Gebiet und in dem zweiten Gebiet teilweise zu entfernen, wobei die wenigstens eine Materialschicht in der Grabenstruktur und in der Aussparung verbleibt.
  • Im Folgenden ist das Verfahren 100 mit mehr Einzelheiten in verschiedenen Ausführungsformen beschrieben. 2A bis 2D zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung, z. B. während das Verfahren 100 ausgeführt wird.
  • 2A stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer initialen Bearbeitungsstufe, bevor das Verfahren 100 ausgeführt wird. Das Halbleiterwerkstück 202 kann wenigstens ein erstes Gebiet 202a und ein zweites Gebiet 202b enthalten, oder mit anderen Worten wenigstens zwei unterschiedliche Typen von Gebieten 202a, 202b. Das erste Gebiet 202a des Halbleiterwerkstücks 202 kann beispielsweise einen ersten Halbleiterabschnitt 212s enthalten. Der erste Halbleiterabschnitt 212s kann eine Oberseite (auch als Hauptbearbeitungsoberfläche bezeichnet) 202s des Halbleiterwerkstücks 202 definieren. Das zweite Gebiet 202b des Halbleiterwerkstücks 202 kann beispielsweise einen zweiten Halbleiterabschnitt 222s und einen Dielektrikumsabschnitt 222d, der über dem zweiten Halbleiterabschnitt 222s angeordnet ist, enthalten. Gemäß verschiedenen Ausführungsformen kann der erste Halbleiterabschnitt 212s, z. B. die Oberseite 202s, ein Planarisierungsniveau (siehe auch Bezugszeichen 205) definieren. Anschaulich kann die Oberfläche 202s des Halbleiterwerkstücks 202 eine ebene Oberfläche 202s sein, die durch den ersten Halbleiterabschnitt 212s des ersten Gebiets 202a und den Dielektrikumsabschnitt 222d des zweiten Gebiets 202b definiert ist.
  • Gemäß verschiedenen Ausführungsformen kann der Dielektrikumsabschnitt 222d durch einen LOCOS-Prozess gebildet sein. Alternativ kann der Dielektrikumsabschnitt 222d (auch als Dielektrikumschicht bezeichnet) durch irgendeinen anderen geeigneten Schichtaufbauprozess gebildet sein.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleiterwerkstück 202 ein Halbleiterwafer sein, der mehrere erste und zweite Bereiche 202a, 202b enthält. Anschaulich können wenigstens ein erstes Gebiet 202a und wenigstens ein zweites Gebiet 202b in jedem Chipgebiet des Wafers vorgesehen sein, wobei die Chipgebiete des Wafers seitlich durch Schnittfugengebiete voneinander getrennt sein können. Gemäß verschiedenen Ausführungsformen können das erste und das zweite Gebiet 202a, 202b seitlich nebeneinander angeordnet sein. Das erste und das zweite Gebiet 202a, 202b können einander direkt benachbart sein, oder alternativ kann ein weiteres Gebiet zwischen dem ersten Gebiet 202a und dem zweiten Gebiet 202b angeordnet sein (nicht dargestellt). Gemäß verschiedenen Ausführungsformen kann das Halbleiterwerkstück 202 eine Dicke (z. B. entlang der Höhenrichtung 105) im Bereich von etwa mehreren Mikrometern bis etwa einem Millimeter aufweisen. Gemäß verschiedenen Ausführungsformen kann das Halbleiterwerkstück 202 eine Breite (z. B. entlang der seitlichen Richtung 101) im Bereich von etwa einigen Millimetern bis etwa 50 cm oder sogar größer als 50 cm aufweisen. Gemäß verschiedenen Ausführungsformen kann das Halbleiterwerkstück 202 eine Halbleiterschicht enthalten, die die Halbleiterabschnitte 212s, 222s, die auf irgendeinem geeigneten Träger angeordnet sind, bereitstellt.
  • 2B stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem eine Grabenstruktur 214 in dem ersten Gebiet 202a gebildet worden ist (in 110) und nachdem eine Aussparung 224 in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet worden ist (in 120).
  • Gemäß verschiedenen Ausführungsformen kann sich die Grabenstruktur 214 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer ersten Tiefe 215 (mit anderen Worten bis zu einem ersten Tiefenniveau) erstrecken. Gemäß verschiedenen Ausführungsformen kann sich die Aussparung 224 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer zweiten Tiefe 225 (mit anderen Worten bis zu einem Tiefenniveau) kleiner als die erste Tiefe 215 erstrecken. Gemäß verschiedenen Ausführungsformen können das erste und das zweite Tiefenniveau unterhalb der Oberfläche 202s (mit anderen Worten unter dem Oberflächenniveau 205, siehe 2C) des Halbleiterwerkstücks 202 angeordnet sein.
  • Wie in 2B dargestellt, kann die Grabenstruktur 214 mehrere Gräben 214t enthalten. Jeder Graben 214t der Grabenstruktur 214 kann sich bis zu der ersten Tiefe 215 erstrecken. Die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a können ein erstes Seitenverhältnis aufweisen, das größer ist als ein zweites Seitenverhältnis der Aussparung 224 in dem zweiten Gebiet 202b. Das Seitenverhältnis eines Strukturelements (z. B. einer Aussparung oder eines Grabens) kann durch die Tiefe (z. B. die Ausdehnung entlang Richtung 105) dividiert durch die Breite (z. B. die Ausdehnung entlang der Richtung 101 senkrecht zur Richtung 105) definiert sein. Gemäß verschiedenen Ausführungsformen kann das erste Seitenverhältnis der Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a größer als 1 sein, z. B. größer als 5, z. B. größer als 10 oder sogar größer. Ferner kann das zweite Seitenverhältnis der Aussparungen 224 in dem zweiten Gebiet 202b kleiner als 1 sein, z. B. kleiner als 0,5, z. B. kleiner als 0,1 oder sogar kleiner.
  • Wie in 2B dargestellt, kann die Aussparung 224 in dem zweiten Gebiet 202b eine Bodenfläche 224s aufweisen (kann sie z. B. in dieser Bearbeitungsstufe freilegen). Gemäß verschiedenen Ausführungsformen kann die Tiefe 225 der Aussparung 224 in dem zweiten Gebiet 202b kleiner sein als die Dicke (z. B. die Ausdehnung entlang der Richtung 105) des Dielektrikumsabschnitts 222d. Deshalb ist die Bodenfläche durch dielektrisches Material des Dielektrikumsabschnitts 222d bereitgestellt.
  • Gemäß verschiedenen Ausführungsformen kann das dielektrische Material des Dielektrikumsabschnitts 222d ein Oxid (z. B. Siliziumoxid) und Nitrid (z. B. Siliziumnitrid), ein Oxinitrid (z. B. Siliziumoxinitrid) oder irgendein anderes geeignetes dielektrisches Material enthalten oder sein. Gemäß verschiedenen Ausführungsformen kann das Halbleitermaterial der Halbleiterabschnitte 212s, 222s Silizium oder irgendein anderes geeignetes Halbleitermaterial enthalten oder sein.
  • 2C stellt ein Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe nachdem wenigstens eine Materialschicht 230 über dem Halbleiterwerkstück 202 gebildet worden ist (in 130).
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 die Grabenstruktur 214 (oder mit anderen Worten die Gräben 214t der Grabenstruktur 214) (z. B. teilweise oder vollständig) füllen, und die wenigstens eine Materialschicht 230 kann die Aussparung 224 (z. B. teilweise oder vollständig) füllen. Ferner kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a und in dem zweiten Gebiet 202b bedecken. Anschaulich kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 außerhalb der Aussparung 224 und außerhalb der Gräben 214t der Grabenstruktur 214 bedecken. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch ein konformes Aufbringen gebildet sein, z. B. durch plasmaverstärke chemische Gasphasenabscheidung, Atomlagenabscheidung oder irgendeine andere geeignete konforme Aufbringtechnik.
  • Gemäß verschiedenen Ausführungsformen können sowohl die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a als auch die Aussparung 224 in dem zweiten Gebiet 202b mit derselben wenigstens einen Materialschicht 230 gefüllt sein, d. h. die wenigstens eine Materialschicht 230 kann zur gleichen Zeit über sowohl dem ersten als auch dem zweiten Gebiet 202a, 202b aufgebracht werden. Um die Gräben 214t der Grabenstruktur 214 vollständig zu füllen, z. B. über einen konformen Abscheidungsprozess, kann gemäß verschiedenen Ausführungsformen die Dicke der wenigstens einen Materialschicht 230 größer sein als die Hälfte der Breite der Gräben 214t. Ferner kann, um die Aussparung 224 in dem zweiten Gebiet 202b mit derselben wenigstens einen Materialschicht 230 wie die Gräben 214t in dem ersten Gebiet 202a vollständig zu füllen, die Tiefe 225 der Aussparung 224 kleiner sein als die Dicke der wenigstens einen Materialschicht 230, z. B. kleiner als die Hälfte der Breite der Gräben 214t. Alternativ können gemäß verschiedenen Ausführungsformen die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a und die Aussparung 224 in dem zweiten Gebiet 202b mit unterschiedlichen Materialien gefüllt sein, d. h. die wenigstens eine erste Materialschicht kann über dem ersten Gebiet 202a aufgebracht sein, und wenigstens eine zweite Materialschicht, die von der wenigstens einen ersten Materialschicht verschieden ist, kann über dem zweiten Gebiet 202b aufgebracht sein.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 eine einzelne Materialschicht sein, die nur ein Material enthält. Alternativ kann gemäß verschiedenen Ausführungsformen die wenigstens eine Materialschicht 230 zwei oder mehr Materialschichten enthalten, die zwei oder mehr unterschiedliche Materialien enthalten.
  • 2D stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem das Halbleiterwerkstück 202 planarisiert worden ist (in 140). Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch Planarisieren des Halbleiterwerkstücks 202 an einer ersten Seite 202f teilweise entfernt sein.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 in dem ersten Gebiet 202a und in dem zweiten Gebiet 202b teilweise entfernt sein, wobei erste Abschnitte 240a der wenigstens einen Materialschicht 230 in der Grabenstruktur 214 (oder mit anderen Worten in den Gräben 214t der Grabenstruktur 214) verbleiben und ein zweiter Abschnitt 240b der wenigstens einen Materialschicht 230 in der Aussparung 224 verbleibt.
  • Gemäß verschiedenen Ausführungsformen kann die Oberfläche 202s des Halbleiterwerkstücks 202 nach dem Planarisieren freigelegt sein. Die Oberfläche 202s des Halbleiterwerkstücks 202 kann in dem ersten Gebiet 202a durch den ersten Halbleiterabschnitt 212s und die gefüllte Grabenstruktur 214 und in dem zweiten Gebiet 202b durch den Dielektrikumsabschnitt 214 und die gefüllte Aussparung 224 bereitgestellt sein. Mit anderen Worten kann die ebene Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a durch den ersten Halbleiterabschnitt 212s und die ersten Abschnitte 240a der wenigstens einen Materialschicht 230, die in der Grabenstruktur 214 verbleibt, und in dem zweiten Gebiet 202b durch den Dielektrikumsabschnitt 222d und durch den zweiten Abschnitt 240b der wenigstens einen Materialschicht 230, die in der gefüllten Aussparung 224 verbleibt, bereitgestellt sein.
  • Gemäß verschiedenen Ausführungsformen kann der Planarisierungsprozess das gesamte Material aus Bereichen oberhalb des Oberflächenniveaus 205 des Halbleiterwerkstücks 202 entfernen. Gemäß verschiedenen Ausführungsformen können die Oberseite der wenigstens einen Materialschicht 230, die in der gefüllten Aussparung 224 verbleibt, und die Oberseite des ersten Halbleiterabschnitts 212s in dem ersten Bereich 202a des Halbleiterwerkstücks 202 komplanar sein.
  • Wie in 2D in einer schematischen Querschnittsansicht dargestellt ist, kann eine Halbleitervorrichtung 200 bereitgestellt sein. Gemäß verschiedenen Ausführungsformen kann die Halbleitervorrichtung 200 eine Grabenstruktur 214 in einem ersten Gebiet 202a eines Halbleiterwerkstücks 202 enthalten, wobei die Grabenstruktur 214 mehrere Gräben 214t enthält, sich jeder Graben der mehreren Gräben 214t von einer Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer ersten Tiefe 215 erstreckt und eine erste Breite 211 aufweist. Ferner kann die Halbleitervorrichtung 200 eine Aussparung 224 in einem zweiten Gebiet 202b des Halbleiterwerkstücks 202 aufweisen (wie beispielsweise in 2B dargestellt kann das zweite Gebiet 202b seitlich neben dem ersten Gebiet 202a angeordnet sein), wobei sich die Aussparung 224 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 mit einer zweiten Tiefe 225 kleiner als die erste Tiefe 215 und mit einer zweiten Breite 221 kleiner als die erste Breite 211 erstreckt. Ferner kann die Halbleitervorrichtung 200 wenigstens eine Materialschicht 230 enthalten, die in den mehreren Gräben 214t und in der Aussparung 224 angeordnet ist. Ferner ist ein Abschnitt der Oberfläche 202s seitlich außerhalb der Gräben 214t und außerhalb der Aussparung 224 frei von der wenigstens einen Materialschicht 230.
  • Gemäß verschiedenen Ausführungsformen kann die erste Breite 211 der Gräben 214t der Grabenstruktur 214 im Bereich von etwa 0,1 µm bis etwa 2 µm sein. Gemäß verschiedenen Ausführungsformen kann die zweite Breite 221 der Aussparung 224 im Bereich von etwa 2 µm bis etwa 20 µm oder sogar größer als 20 µm sein, z. B. im Bereich von etwa 10 µm bis etwa 100 µm. Gemäß verschiedenen Ausführungsformen kann die erste Tiefe 215 der Gräben 214t der Grabenstruktur 214 im Bereich von etwa 1 µm bis etwa 5 µm oder sogar größer als 5 µm oder kleiner als 1 µm sein. Gemäß verschiedenen Ausführungsformen kann die zweite Tiefe 225 der Aussparung 224 im Bereich von etwa 0,1 µm bis etwa 2 µm sein.
  • Gemäß verschiedenen Ausführungsformen kann der Abschnitt 240b der wenigstens einen Schicht 230, der in der Aussparung 224 verbleibt, ein Teil der Struktur hinzugefügter Funktionalität sein (z. B. kann der Abschnitt 240b ein Halbleitermaterial enthalten, um einen Bereich einer Diode, eines Transistors, eines Sensors, eines Widerstands oder dergleichen bereitzustellen, oder der Abschnitt 240b kann ein metallisches Material enthalten, um einen Teil eines Sensors, eines Widerstands oder dergleichen bereitzustellen), und die Grabenstruktur in dem ersten Gebiet kann Teil einer MOS-angesteuerten Vorrichtung oder irgendeiner anderen grabenbasierten Halbleitervorrichtung sein. Anschaulich kann gemäß verschiedenen Ausführungsformen das erste Gebiet 202a ein aktiver Zellenbereich sein, und das zweite Gebiet kann ein Bereich hinzugefügter Funktionalität sein.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 eine Gate-Polysiliziumschicht sein. Deshalb kann die Planarisierung eine Gate-Polysiliziumplanarisierung sein.
  • Gemäß verschiedenen Ausführungsformen kann eine erste Isolierschicht 214i in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet sein, um die wenigstens eine Materialschicht 240a, die in der Grabenstruktur 214 verbleibt, von dem ersten Halbleiterabschnitt 212s des Halbleiterwerkstücks 202 unterhalb der ersten Isolierschicht 214i zu trennen. Ferner kann der Dielektrikumsabschnitt 222d die wenigstens eine Materialschicht 240b, die in der Aussparung 224 verbleibt, von dem zweiten Halbleiterabschnitt 222s des Halbleiterwerkstücks 202 unterhalb des Dielektrikumsabschnitts 222d trennen. Mit anderen Worten kann der Dielektrikumsabschnitt 222d eine zweite Isolierschicht in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 sein.
  • Im Folgenden kann das mit Bezug auf die 2A bis 2D beschriebene Verfahren 200 in verschiedenen Ausführungsformen mit mehr Einzelheiten und/oder Modifikationen beschrieben sein. Die 3A bis 3C zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung, z. B. während des Bildens der Grabenstruktur 214 (in 110) und der Aussparung 224 (in 120), von Verfahren 100.
  • 3A stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, wobei eine Maskenmaterialschicht 302a, 302b über der Oberfläche 202s des Halbleiterwerkstücks 202 gebildet ist.
  • Gemäß verschiedenen Ausführungsformen kann eine einzelne Maskenmaterialschicht 302a, 302b verwendet werden, um die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a und in dem zweiten Gebiet 202b zu bedecken. Mit anderen Worten können der erste Halbleiterabschnitt 212s des ersten Gebiets 202a und der Dielektrikumsabschnitt 222d des zweiten Gebiets 202b durch eine einzige Maskenmaterialschicht 302a, 302b bedeckt sein. Alternativ kann eine erste Maskenmaterialschicht 302a über dem Halbleiterwerkstück 202 in dem ersten Gebiet 202a gebildet sein, z. B. über dem ersten Halbleiterabschnitt 212s des ersten Gebiets 202a; und eine zweite Maskenmaterialschicht 302b (verschieden von der ersten Maskenmaterialschicht 302a) kann über dem Halbleiterwerkstück 202 in dem zweiten Gebiet 202a gebildet sein, z. B. über dem Dielektrikumsabschnitt 222d des zweiten Gebiets 202b.
  • Die Maskenmaterialschicht kann gemäß verschiedenen Ausführungsformen strukturiert sein, um die Oberfläche 202s des Halbleiterwerkstücks 202 teilweise freizulegen, wie in 3B in einer schematischen Querschnittsansicht dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen können mehrere erste Öffnungen 312o in der Maskenmaterialschicht 302a vorgesehen sein, um Oberflächenbereiche des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a, wo die Gräben 214t der Grabenstruktur 214 gebildet werden sollen, freizulegen. Ferner kann eine zweite Öffnung 322o in der Maskenmaterialschicht 302b vorgesehen sein, um einen Oberflächenbereich des Halbleiterwerkstücks 202 in dem zweiten Gebiet 202b, wo die Aussparung 224 gebildet werden soll, freizulegen.
  • Die Maskenmaterialschicht kann gemäß verschiedenen Ausführungsformen verwendet werden, um Material des Halbleiterwerkstücks 202 teilweise zu entfernen, um die Grabenstruktur 214 in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 zu bilden und um die Aussparung 224 in dem zweiten Gebiet 202b der Halbleiterwerkstücks 202 zu bilden, wie in 3C in einer schematischen Querschnittsansicht dargestellt ist. Das dielektrische Material des Dielektrikumsabschnitts 222d kann beispielsweise Siliziumoxid sein, und das Halbleitermaterial des ersten Halbleiterabschnitts 212s kann beispielsweise Silizium (z. B. einkristallines Silizium) sein, so dass die Gräben 214t tiefer als die Aussparung 224 in das Halbleiterwerkstück 202 geätzt werden können. Das kann aufgrund einer unterschiedlichen Ätzgeschwindigkeit erreicht werden, die durch die unterschiedlichen zu ätzenden Materialien verursacht ist.
  • Ferner kann die verbleibende Maskenmaterialschicht 302a, 302b entfernt werden, nachdem die Grabenstruktur 214 und die Aussparung 224 gebildet worden sind, siehe 2B.
  • Das Maskenmaterial der Maskenmaterialschicht 302a, 302b kann ein weiches Maskenmaterial sein, z. B. ein resistbasiertes Material, das durch einen oder mehrere lithografische Prozesse strukturiert sein kann. Alternativ kann das Maskenmaterial der Maskenmaterialschicht 302a, 302b ein hartes Maskenmaterial sein, z. B. ein nitridbasiertes Material (z. B. Siliziumnitrid) oder irgendein anderes geeignetes hartes Maskenmaterial, das durch Verwenden einer strukturierten weichen Maskenschicht und eines Ätzprozesses strukturiert sein kann. Gemäß verschiedenen Ausführungsformen kann die weiche Maske eine Photoresistmaske sein.
  • Gemäß verschiedenen Ausführungsformen können die Grabenstruktur 214 und die Aussparung 224 gleichzeitig gebildet werden, wie beispielsweise in den 3A bis 3C dargestellt ist, z. B. durch Verwenden einer maskenstrukturierten Materialschicht und eines Ätzprozesses, z. B. eines Trockenätzprozesses wie z. B. reaktives Ionenätzen.
  • Als eine Alternative kann die Aussparung 224 gebildet werden, bevor die Grabenstruktur 214 gebildet wird, wie in den 4A bis 4C dargestellt ist.
  • 4A und 4B stellen das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, wobei die Maskenmaterialschicht 302a, 302b über der Oberfläche 202s des Halbleiterwerkstücks 202 gebildet wird, nachdem die Aussparung 224 gebildet worden ist. Deshalb kann die Maskenmaterialschicht 302a, 302b die Aussparung 224 wenigstens teilweise füllen. Wie in 4B dargestellt, kann die Maskenmaterialschicht 302a strukturiert sein, um die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a teilweise freizulegen, um die Gräben 214t der Grabenstruktur 214 zu bilden, wie vorstehend beschrieben und in 4C dargestellt ist. Während des Ätzens der Gräben 214t kann die Maskenmaterialschicht 302b das Halbleiterwerkstück 202 in dem zweiten Gebiet vollständig bedecken. Die Maskenmaterialschicht 302b kann außerdem die freigelegten Seitenwände und die Bodenfläche 224s der Aussparung 224 bedecken. Ferner kann die verbleibende Maskenmaterialschicht 302a, 302b (z. B. vollständig) entfernt werden, nachdem die Grabenstruktur 214 gebildet worden ist, siehe 2B.
  • Gemäß verschiedenen Ausführungsformen kann der Dielektrikumsabschnitt eine einzelne Schicht oder ein Schichtstapel mit mehreren Schichten sein oder enthalten. Gemäß verschiedenen Ausführungsformen kann das Bilden der harten Grabenmaske beispielsweise Aufbringen oder Wachsen (z. B. unter Verwendung eines Ofenprozesses wie z. B. Siliziumoxidation) der harten Maskenschicht enthalten. Ferner kann das Strukturieren (auch als mit Muster versehen bezeichnet) der harten Grabenmaske beispielsweise einen Fotolithografie- und Ätzprozess enthalten. Während des Ätzens der harten Maske können gemäß verschiedenen Ausführungsformen das Substrat und die dielektrische Schicht absichtlich oder unbeabsichtigt überätzt werden.
  • Gemäß verschiedenen Ausführungsformen kann die Fotoresistmaske durch Fotolithografie gebildet werden. Unter Verwendung der Fotoresistmaske können das Substrat und das Dielektrikum (z. B. das Halbleiterwerkstück 202) strukturiert werden, z. B. über einen Ätzprozess. Die Aussparung und die Grabenstruktur können beispielsweise in wenigstens einem gemeinsamen Ätzprozess gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine Ätzfolge verwendet werden, um die Aussparung und die Grabenstruktur zu bilden, wobei jeder Ätzprozess der Ätzfolge entweder ein selektiver Ätzprozess oder ein gemeinsamen Ätzprozess sei kann, beispielsweise eine Ätzfolge, die aus einem selektiven Nassätzprozess des Dielektrikums und einem gemeinsamen Trockenätzprozess zusammengesetzt ist.
  • Gemäß verschiedenen Ausführungsformen kann die Aussparung in dem Dielektrikumsabschnitt durch Fotolithografie und Ätzen gebildet werden, bevor die Grabenstruktur gebildet wird. Nachfolgend kann eine harte Grabenmaske beispielsweise unter Verwendung von Fotolithografie und Ätzen strukturiert werden. Während des Ätzens der harten Maske kann das Substrat absichtlich oder unbeabsichtigt überätzt werden. Alternativ kann eine weiche Maske verwendet werden, z. B. durch Fotolithografie strukturiert.
  • Im Folgenden ist das Verfahren 100 mit mehr Einzelheiten in verschiedenen Ausführungsformen beschrieben. 5A bis 5D zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung, z. B. während das Verfahren 100 ausgeführt wird, auf ähnliche Weise, wie mit Bezug auf die 2A bis 2D beschrieben ist.
  • 5A stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar während das Verfahren 100 ausgeführt wird. Das Halbleiterwerkstück 202 kann wenigstens ein erstes Gebiet 202a und ein zweites Gebiet 202b enthalten, oder mit anderen Worten wenigstens zwei unterschiedliche Typen von Gebieten 202a, 202b. Das erste Gebiet 202a des Halbleiterwerkstücks 202 kann beispielsweise einen ersten Halbleiterabschnitt 212s enthalten. Der erste Halbleiterabschnitt 212s kann eine Oberseite (auch als Hauptbearbeitungsoberfläche bezeichnet) 202s des Halbleiterwerkstücks 202 definieren. Das zweite Gebiet 202b des Halbleiterwerkstücks 202 kann beispielsweise einen zweiten Halbleiterabschnitt 222s enthalten. Im Vergleich mit den in den 2A bis 2D dargestellten Ausführungsformen kann gemäß verschiedenen Ausführungsformen ein Dielektrikumsabschnitt 222d in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden, nachdem die Aussparung 524 in dem zweiten Halbleiterabschnitt 222s gebildet worden ist, wie in 5B in einer schematischen Querschnittsansicht dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann der erste Halbleiterabschnitt 212s eine Oberseite (auch als Hauptbearbeitungsoberfläche bezeichnet) 202s des Halbleiterwerkstücks 202 definieren. Der erste Halbleiterabschnitt 212s kann ein Planarisierungsniveau definieren.
  • Anschaulich kann zuerst die Oberfläche 202s des Halbleiterwerkstücks 202 eine ebene Oberfläche 202s sein, die durch den ersten Halbleiterabschnitt 212s des ersten Gebiets 202a und den zweiten Halbleiterabschnitt 222s des zweiten Gebiets 202b definiert ist, wie in 5A dargestellt ist. Nachdem die Aussparung 524 und der Dielektrikumsabschnitt 222d gebildet worden sind, kann die Oberfläche 202s des Halbleiterwerkstücks 202 eine ebene Oberfläche 202s sein, die durch den ersten Halbleiterabschnitt 212s des ersten Gebiets 202a und den Dielektrikumsabschnitt 222d des zweiten Gebiets 202b definiert ist, ähnlich den vorstehend mit Bezug auf die 2A bis 2D beschriebenen Ausführungsformen. Die Aussparung 524 und der Dielektrikumsabschnitt 222d können durch Strukturieren und Schichtaufbau gebildet werden.
  • 5C stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem eine Grabenstruktur 214 in dem ersten Gebiet 202a gebildet worden ist (in 110), nachdem die Aussparung 524 in dem zweiten Gebiet 202b gebildet worden ist (in 120) und nachdem wenigstens eine Materialschicht 230 über dem Halbleiterwerkstück 202 an einer ersten Seite 202f gebildet worden ist (in 130).
  • Gemäß verschiedenen Ausführungsformen kann sich die Grabenstruktur 214 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer ersten Tiefe 215 erstrecken, und die Aussparung 524 kann sich von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer zweiten Tiefe 225 erstrecken, wie vorstehend beschrieben.
  • Wie in 5C dargestellt, kann die Grabenstruktur 214 mehrere Gräben 214t enthalten. Jeder Graben 214t der Grabenstruktur 214 kann sich bis zu der ersten Tiefe 215 erstrecken. Die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a können ein erstes Seitenverhältnis aufweisen, das größer ist als ein zweites Seitenverhältnis der Aussparung 524 in dem zweiten Gebiet 202b, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann das dielektrische Material des Dielektrikumsabschnitts 222d irgendein geeignetes dielektrisches Material enthalten oder sein, wie vorstehend beschrieben. Gemäß verschiedenen Ausführungsformen kann das Halbleitermaterial der Halbleiterabschnitte 212s, 222s irgendein geeignetes Halbleitermaterial enthalten oder sein, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 die Grabenstruktur 214 (oder mit anderen Worten die Gräben 214t der Grabenstruktur 214) (z. B. teilweise oder vollständig) füllen, und die wenigstens eine Materialschicht 230 kann die Aussparung 524 (z. B. teilweise oder vollständig) füllen, wie vorstehend beschrieben. Ferner kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a und in dem zweiten Gebiet 202b bedecken. Anschaulich kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 außerhalb der Aussparung 524 und außerhalb der Gräben 214t der Grabenstruktur 214 bedecken. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch irgendeine geeignete konforme Abscheidetechnik gebildet werden, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen, können die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a und die Aussparung 524 in dem zweiten Gebiet 202b mit derselben wenigstens einen Materialschicht 230 gefüllt sein, d. h. die wenigstens eine Materialschicht 230 kann zur gleichen Zeit über sowohl dem ersten als auch dem zweiten Gebiet 202a, 202b aufgebracht werden, wie vorstehend beschrieben. Alternativ können die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a und die Aussparung 524 in dem zweiten Gebiet 202b mit unterschiedlichen Materialien gefüllt sein, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 eine einzelne Materialschicht sein, die nur ein Material enthält, wie vorstehend beschrieben. Alternativ kann gemäß verschiedenen Ausführungsformen die wenigstens eine Materialschicht 230 zwei oder mehr Materialschichten enthalten, die zwei oder mehr unterschiedliche Materialien enthalten, wie vorstehend beschrieben.
  • 5D stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem das Halbleiterwerkstück 202 planarisiert worden ist (in 140). Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch Planarisieren des Halbleiterwerkstücks 202 an einer ersten Seite 202f teilweise entfernt werden, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die ebene Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a durch den ersten Halbleiterabschnitt 212s und die ersten Abschnitte 240a der wenigstens einen Materialschicht 230, die in der Grabenstruktur 214 verbleibt, und in dem zweiten Gebiet 202b durch den Dielektrikumsabschnitt 222d und durch den zweiten Abschnitt 240b der wenigstens einen Materialschicht 230, die in der gefüllten Aussparung 524 verbleibt, bereitgestellt sein, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann der Planarisierungsprozess das gesamte Material aus Bereichen oberhalb des Oberflächenniveaus 205 des Halbleiterwerkstücks 202 entfernen.
  • Wie in 5D in einer schematischen Querschnittsansicht dargestellt kann eine Halbleitervorrichtung 200 ähnlich der mit Bezug auf 2D beschriebenen Halbleitervorrichtung 200 bereitgestellt sein.
  • Im Folgenden kann das mit Bezug auf die 5A bis 5D beschriebene Verfahren 100 in verschiedenen Ausführungsformen mit mehr Einzelheiten beschrieben sein. Die 6A und 6B zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung, z. B. während des Bildens der Grabenstruktur 214 (in 110) und Bildens der Aussparung (in 120) von Verfahren 100.
  • 6A und 6B stellen das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, wobei die Maskenmaterialschicht 302a, 302b über der Oberfläche 202s des Halbleiterwerkstücks 202 gebildet wird, nachdem die Aussparung 524 gebildet worden ist. Deshalb kann die Maskenmaterialschicht 302a, 302b die Aussparung 524 wenigstens teilweise füllen. Wie in 6A dargestellt kann die Maskenmaterialschicht 302a strukturiert sein, um die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet teilweise freizulegen, um die Gräben 214t der Grabenstruktur 214 zu bilden, wie vorstehend beschrieben. Während des Ätzens der Gräben 214t kann die Maskenmaterialschicht 302b das Halbleiterwerkstück 202 in dem zweiten Gebiet vollständig bedecken. Die Maskenmaterialschicht 302b kann außerdem die freigelegten Seitenwände und die Bodenfläche 524s der Aussparung 524 bedecken. Ferner kann die verbleibende Maskenmaterialschicht 302a, 302b (z. B. vollständig) entfernt werden, nachdem die Grabenstruktur 214 gebildet worden ist.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 100 Bilden des Dielektrikumsabschnitts 222d in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 enthalten, wie in 5B dargestellt ist. Der Dielektrikumsabschnitt 222d kann durch Oxidationsprozesse oder durch Strukturieren (was z. B. Ätzen enthält) und Schichtaufbauprozesse (z. B. Aufbringen eines dielektrischen Materials) gebildet werden.
  • Im Folgenden ist das Verfahren 100 mit mehr Einzelheiten in verschiedenen Ausführungsformen beschrieben. 7A bis 7D zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung, z. B. während das Verfahren 100 ausgeführt wird, auf ähnliche Weise, wie mit Bezug auf die 2A bis 2D beschrieben ist.
  • 7A stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, während das Verfahren 100 ausgeführt wird. Das Halbleiterwerkstück 202 kann wenigstens ein erstes Gebiet 202a und ein zweites Gebiet 202b enthalten, oder mit anderen Worten wenigstens zwei unterschiedliche Typen von Gebieten 202a, 202b. Das erste Gebiet 202a des Halbleiterwerkstücks 202 kann beispielsweise einen ersten Halbleiterabschnitt 212s enthalten. Der erste Halbleiterabschnitt 212s kann eine Oberseite (auch als Hauptbearbeitungsoberfläche bezeichnet) 202s des Halbleiterwerkstücks 202 definieren. Das zweite Gebiet 202b des Halbleiterwerkstücks 202 kann beispielsweise einen zweiten Halbleiterabschnitt 222s enthalten. Im Vergleich zu den in den 2A bis 2D und 5A bis 5D dargestellten Ausführungsformen wird gemäß verschiedenen Ausführungsformen die Grabenstruktur 214 in dem ersten Halbleiterabschnitt 212s in dem ersten Gebiet gebildet, und die Aussparung 524 wird in dem zweiten Halbleiterabschnitt 222s in dem zweiten Gebiet gebildet, wie in 7B in einer schematischen Querschnittsansicht dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann der erste Halbleiterabschnitt 212s eine Oberseite (auch als Hauptbearbeitungsoberfläche bezeichnet) 202s des Halbleiterwerkstücks 202 definieren. Der erste Halbleiterabschnitt 212s kann ein Planarisierungsniveau definieren.
  • Anschaulich kann zuerst die Oberfläche 202s des Halbleiterwerkstücks 202 eine ebene Oberfläche 202s sein, die durch den ersten Halbleiterabschnitt 212s des ersten Gebiets 202a und den zweiten Halbleiterabschnitt 222s des zweiten Gebiets 202b definiert ist, wie in 7A dargestellt ist.
  • 7C stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem eine Grabenstruktur 214 in dem ersten Gebiet 202a gebildet worden ist (in 110), nachdem die Aussparung 524 in dem zweiten Gebiet 202b gebildet worden ist (in 120) und nachdem wenigstens eine Materialschicht 230 über dem Halbleiterwerkstück 202 an einer ersten Seite 202f gebildet worden ist (in 130).
  • Gemäß verschiedenen Ausführungsformen kann sich die Grabenstruktur 214 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer ersten Tiefe 215 erstrecken, und die Aussparung 524 kann sich von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück 202 bis zu einer zweiten Tiefe 225 erstrecken, wie in 7B dargestellt und vorstehend beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann das dielektrische Material der ersten Dielektrikumschicht 214i und der zweiten Dielektrikumschicht 724i irgendein geeignetes dielektrisches Material, z. B. ein Oxid oder ein Nitrid, enthalten oder sein. Gemäß verschiedenen Ausführungsformen kann ein Oxid/Nitrid-Schichtstapel als Dielektrikumschicht verwendet werden, z. B. ein Siliziumoxid-/Siliziumnitrid-Schichtstapel.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleitermaterial der Halbleiterabschnitte 212s, 222s irgendein geeignetes Halbleitermaterial enthalten oder sein, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 die Grabenstruktur 214 (oder mit anderen Worten die Gräben 214t der Grabenstruktur 214) (z. B. teilweise oder vollständig) füllen, und die wenigstens eine Materialschicht 230 kann die Aussparung 524 (z. B. teilweise oder vollständig) füllen, wie vorstehend beschrieben. Ferner kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a und in dem zweiten Gebiet 202b bedecken. Anschaulich kann die wenigstens eine Materialschicht 230 die Oberfläche 202s des Halbleiterwerkstücks 202 außerhalb der Aussparung 524 und außerhalb der Gräben 214t der Grabenstruktur 214 bedecken. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch irgendeine geeignete konforme Abscheidetechnik gebildet werden, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen, können die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a und die Aussparung 524 in dem zweiten Gebiet 202b mit derselben wenigstens einen Materialschicht 230 gefüllt sein, d. h. die wenigstens eine Materialschicht 230 kann zur gleichen Zeit über sowohl dem ersten als auch dem zweiten Gebiet 202a, 202b aufgebracht werden, wie vorstehend beschrieben. Alternativ können die Gräben 214t der Grabenstruktur 214 in dem ersten Gebiet 202a und die Aussparung 224 in dem zweiten Gebiet 202b mit unterschiedlichen Materialien gefüllt sein, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 eine einzelne Materialschicht sein, die nur ein Material enthält, wie vorstehend beschrieben. Alternativ kann gemäß verschiedenen Ausführungsformen die wenigstens eine Materialschicht 230 zwei oder mehr Materialschichten enthalten, die zwei oder mehr unterschiedliche Materialien enthalten, wie vorstehend beschrieben.
  • 7D stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem das Halbleiterwerkstück 202 planarisiert worden ist (in 140). Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 durch Planarisieren des Halbleiterwerkstücks 202 an einer ersten Seite 202f teilweise entfernt werden, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die ebene Oberfläche 202s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a durch die ersten Halbleiterabschnitte 212s und die ersten Abschnitte der wenigstens einen Materialschicht 230, die in der Grabenstruktur 214 verbleiben, und in dem zweiten Gebiet 202b durch den Dielektrikumsabschnitt und durch den zweiten Abschnitt 240b der wenigstens einen Materialschicht 230, die in der gefüllten Aussparung 524 verbleibt, bereitgestellt sein, wie vorstehend beschrieben. Gemäß verschiedenen Ausführungsformen kann der Planarisierungsprozess das gesamte Material aus Bereichen oberhalb des Oberflächenniveaus 205 des Halbleiterwerkstücks 202 entfernen.
  • Wie in 7D in einer schematischen Querschnittsansicht dargestellt kann eine Halbleitervorrichtung 200 bereitgestellt sein, ähnlich der mit Bezug auf 2D und 5D beschriebenen Halbleitervorrichtung 200.
  • In diesem Fall kann eine Dielektrikumschicht 214i, z. B. optional, über dem Halbleiterwerkstück 202 von der ersten Seite 202f gebildet werden, nachdem die Grabenstruktur 214 und die Aussparung 524 gebildet worden sind, siehe 7C, und bevor die Grabenstruktur 214 und die Aussparung 524 mit der wenigstens einen Materialschicht 230 gefüllt werden. Gemäß verschiedenen Ausführungsformen kann eine erste Isolierschicht 214i in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, um die wenigstens eine Materialschicht 240a, die in der Grabenstruktur 214 verbleibt, von dem ersten Halbleiterabschnitt 212s des Halbleiterwerkstücks 202 unterhalb der ersten Isolierschicht 214i zu trennen. Ferner kann gemäß verschiedenen Ausführungsformen eine zweite Isolierschicht 724i (ähnlich dem vorstehend beschriebenen Dielektrikumsabschnitt 222d) in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden, um die wenigstens eine Materialschicht 240b, die in der Aussparung 524 verbleibt, von dem zweiten Halbleiterabschnitt 222s des Halbleiterwerkstücks 202 unterhalb der zweiten Isolierschicht 724i zu trennen, wie in 7D gezeigt ist.
  • Anschaulich kann der beispielsweise in den 2D und 5D gezeigte Dielektrikumsabschnitt 222d eine Dielektrikumschicht 724i sein, oder mit anderen Worten es kann eine Dielektrikumschicht 724i anstelle des Dielektrikumsabschnitts 222d verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann die Dielektrikumschicht 214i in den Gräben 214t eine Dicke im Bereich von etwa 1 nm bis etwa 10 nm oder sogar mehr als 10 nm aufweisen, z. B. im Bereich von etwa 1 nm bis etwa 100 nm. Die Dielektrikumschicht 724i in der Aussparung 524 kann eine Dicke im Bereich von etwa 1 nm bis etwa 10 nm oder sogar mehr als 10 nm aufweisen, z. B. im Bereich von etwa 1 nm bis etwa 100 nm. Gemäß verschiedenen Ausführungsformen können die Dielektrikumschichten 214i, 724i in den Gräben 214t und in der Aussparung 524 durch denselben Schichtaufbauprozess gebildet werden, z. B. durch thermische Oxidation des Halbleitermaterials in dem ersten Gebiet und in dem zweiten Gebiet. Es können jedoch auch andere Schichtaufbauprozesse verwendet werden, z. B. chemische oder physikalische Gasphasenabscheidung.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Materialschicht 230 wenigstens zwei Materialschichten enthalten, z. B. eine erste Materialschicht und eine zweite Materialschicht. Die erste Materialschicht kann eine Halbleiterschicht, die mit einem Dotanden eines ersten Dotierungstyps (z. B. n-Typ oder p-Typ) und einer ersten Dotandenkonzentration (z. B. sehr gering dotiert (n, p), dotiert (n+, p+), hoch dotiert (n++, p++)) dotiert ist oder entartet dotiert ist, enthalten oder sein, und eine zweite Materialschicht kann eine Halbleiterschicht enthalten oder sein, die mit einem Dotanden des ersten Dotierungstyps (z. B. n-Typ oder p-Typ) oder eines zweiten Dotierungstyps entgegengesetzt dem ersten Dotierungstyp und der ersten Dotandenkonzentration oder einer zweiten Dotandenkonzentration, die von der ersten Dotandenkonzentration verschieden ist, dotiert ist.
  • Im Folgenden kann das mit Bezug auf die 2A bis 7D beschriebene Verfahren 100 in verschiedenen Ausführungsformen mit mehr Einzelheiten beschrieben sein. Die 8A bis 8D zeigen ein Halbleiterwerkstück 202 an verschiedenen Stufen während der Bearbeitung.
  • 8A stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einem Startpunkt nachdem die Grabenstruktur 214 und die Aussparung 224 gebildet worden sind und bevor die Grabenstruktur 214 und die Aussparung 224 mit der wenigstens einen Materialschicht 230 gefüllt werden, wie vorstehend beschrieben.
  • 8B stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. nachdem wenigstens zwei Materialschichten 830a, 830b über dem Halbleiterwerkstück 202 von der ersten Seite 202f gebildet worden sind. Gemäß verschiedenen Ausführungsformen können die Grabenstruktur 214 und die Aussparung 524 mit einem oder zwei Materialien der wenigstens zwei Materialschichten 803a, 830b gefüllt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verwenden von mehr als einer Materialschicht mit angepasster Dicke relativ zueinander erlauben, beispielsweise die Aussparung mit einem ersten Halbleitermaterial, das eine erste Dotandenkonzentration aufweist, zu füllen und Füllen der Gräben 214t der Grabenstruktur 214 mit einem zweiten Halbleitermaterial, das eine zweite Dotandenkonzentration verschieden von der ersten Dotandenkonzentration (z. B. höher als die erste Dotandenkonzentration) aufweist.
  • Wie in 8B dargestellt kann die erste Materialschicht 830a die Aussparung 224 vollständig und die Gräben 214t nur teilweise füllen. Die zweite Materialschicht 830b kann über der ersten Materialschicht 830a aufgebracht werden und einen verbleibenden Raum in den Gräben 214t füllen. Deshalb können die Gräben 214t mit sowohl der ersten Materialschicht 830a als auch der zweiten Materialschicht 830b gefüllt sein.
  • 8C stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem das Halbleiterwerkstück 202 planarisiert worden ist (in 140). Gemäß verschiedenen Ausführungsformen können die wenigstens zwei Materialschichten 830a, 830b durch Planarisieren des Halbleiterwerkstücks 830 an einer ersten Seite 202f teilweise entfernt werden, wie vorstehend beschrieben.
  • Nach dem Planarisieren kann nur ein Abschnitt 840a der ersten Materialschicht 830a in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 angeordnet sein, z. B. die Aussparung 224 füllen. Ferner können ein Abschnitt 840b der ersten Materialschicht 830a und ein Abschnitt 840c der zweiten Materialschicht 830b in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 angeordnet sein, z. B. die Gräben 214t der Grabenstruktur 214 füllen.
  • 8D stellt das Halbleiterwerkstück 202 in einer schematischen Querschnittsansicht dar, z. B. an einer Bearbeitungsstufe, nachdem das Halbleiterwerkstück 202 getempert worden ist. Gemäß verschiedenen Ausführungsformen kann das Tempern schnelles thermisches Tempern unter Verwendung eines Lasers, einer Lampe oder irgendeiner anderen geeigneten Heizelementstruktur enthalten. Das Tempern kann sowohl den Dotanden in dem Halbleitermaterial, das die Aussparung 224 und die Gräben 214t füllt, aktivieren, als auch den Dotanden in dem Halbleitermaterial, das die Gräben 214t füllt, homogen verteilen. Deshalb kann, falls die erste Materialschicht 830a Halbleitermaterial mit einer geringeren Dotandenkonzentration als die zweite Materialschicht 830b enthält, das Halbleitermaterial 850a, das die Gräben 214t füllt, schließlich eine höhere Dotandenkonzentration aufweisen als das Halbleitermaterial 850b, das die Aussparung 224 füllt. Das erlaubt beispielsweise das Bilden eines niedrig dotierten Polysiliziumabschnitts 850b in der Aussparung 224 und Bilden eines höher dotierten Polysiliziumabschnitts 850a in den Gräben 214t. Dementsprechend kann eine MOS-angesteuerte Vorrichtung in dem ersten (z. B. aktivierten Zellen-) Gebiet 202a gebildet werden, und eine Randabschlussstruktur, ein Sensor oder eine Struktur zusätzlicher Funktionalität kann in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die Gate-Materialschicht (z. B. eine Gate-Polysiliziumschicht) 240a, 850a in-situ während des Aufbringens oder ex-situ nach dem Aufbringen dotiert werden. Die Gate-Materialschicht kann auch mit Dotierungstyp- und/oder Dotierungsgradvariation über ihre Dicke aufgebracht werden. Wie in den 8A bis 8D als ein Beispiel dargestellt, kann die Gate-Materialschicht mit Dotierungsgrad- und/oder Dotierungstypvariationen aufgebracht werden. Nach dem Planarisieren der Gate-Materialschicht kann ein Eintreiben des Dotanden ausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann eine Randabschlussstruktur in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden, wobei beispielsweise eine Halbleiterleistungsstruktur (z. B. ein grabenangesteuerter Feldeffekttransistor oder ein grabenangesteuerter Bipolartransistor mit isoliertem Gate usw.) in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet wird, wie nachstehend genauer beschrieben ist.
  • 9A zeigt eine Halbleitervorrichtung 900, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine Randabschlussstruktur 900b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein.
  • Die Randabschlussstruktur 900b kann sich entlang eines Transistorumfangs oder eines Chiprands für einen grabenbasierten MOSFET oder eine anderen Halbleiterstruktur 900a befinden. Die Randabschlussstruktur 900b kann eine oder mehrere Polysiliziumfeldplatten 940b enthalten. Die Polysiliziumfeldplatten 940b der Randabschlussstruktur 900b können wie vorstehend mit Bezug auf den Abschnitt 240b, 850b der wenigstens einen Materialschicht 230, 830a, 830b, der in der Aussparung 224 verbleibt, beschrieben, in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden. Deshalb können mehrere Aussparungen seitlich nebeneinander gebildet werden, oder alternativ kann der Abschnitt 240b, 850b der wenigstens einen Materialschicht 230, 830a, 830b, der in der Aussparung 224 verbleibt, strukturiert und wieder mit dielektrischem Material aufgefüllt werden.
  • Die Halbleitervorrichtung 900 kann einen oder mehrere Metallkontakte 940m zum Kontaktieren der Polysiliziumfeldplatten 940b enthalten. Ferner kann eine zusätzliche Grabenstruktur 902a seitlich neben der Randabschlussstruktur 900b vorgesehen sein. Die zusätzliche Grabenstruktur 902a kann auf dieselbe Weise oder auf eine ähnliche Weise, wie vorstehend für die Grabenstruktur 214 in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 beschrieben ist, gebildet werden.
  • Gemäß verschiedenen Ausführungsformen können der eine oder die mehreren Gräben auch Teil der Randabschlussstruktur 900b sein, z. B. ein oder mehrere Gräben, die mit einer Dielektrikumschicht ausgekleidet und mit Polysilizium gefüllt sind.
  • Gemäß verschiedenen Ausführungsformen kann die Randabschlussstruktur 900b dotierte Gebiete 970 enthalten, die in dem Halbleiterabschnitt 222s in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet sind. Die dotierten Gebiete 970 können Feldringe 970 der Randabschlussstruktur 900b sein. Jede der Polysiliziumfeldplatten 940b kann mit dem entsprechenden Feldring 970, der sich unterhalb der jeweiligen Polysiliziumfeldplatte 904b befindet, verbunden sein (z. B. in der dritten Dimension, die nicht dargestellt ist). Die Polysiliziumfeldplatten 940b und die Feldringe 970 können durch ein Metall miteinander verbunden sein.
  • Gemäß verschiedenen Ausführungsformen kann eine weitere Dielektrikumschicht 960 zwischen den Polysiliziumfeldplatten 940b und dem einen oder den mehreren Metallkontakten 940m angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann eine Standardbearbeitung einer MOS-angesteuerten Leistungsvorrichtung, wie sie beispielsweise in den 2A bis 6B beschrieben ist, ohne zusätzliche Bearbeitungsschritte eingesetzt werden. Nur Layout-Modifikationen können ausgeführt werden, um die gewünschten Strukturen während der Standardbearbeitung zu bilden.
  • 9B zeigt eine Halbleitervorrichtung 900, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine Randabschlussstruktur 900b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend z. B. mit Bezug auf 9A beschrieben ist.
  • Wie in 9B dargestellt kann eine Randabschlussstruktur 900b Feldringe 970 und Polysiliziumfeldplatten 940b enthalten, wie vorstehend beschrieben. Ferner können die Polysiliziumfeldplatten 940b seitlich durch eine Randabschluss-Polysiliziumschicht 240b umgeben sein. Die Randabschluss-Polysiliziumschicht 240b kann niedriger dotiert sein als die Polysiliziumfeldplatten 940b. Die Polysiliziumfeldplatten 940b und die Randabschluss-Polysiliziumschicht 240b können wie vorstehend mit Bezug auf den Abschnitt 240b, 850b der wenigstens einen Materialschicht 230, 830a, 830b, die in der Aussparung 224 verbleibt, beschrieben, in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 gebildet werden. Deshalb kann der Abschnitt 240b, 850b der wenigstens einen Materialschicht 230, 830a, 830b dotiert sein (z. B. unter Verwendung einer strukturierten Dotierungsmaske), um die Polysiliziumfeldplatten 940b in der Randabschluss-Polysiliziumschicht 240b zu bilden.
  • Gemäß verschiedenen Ausführungsformen kann die Randabschluss-Polysiliziumschicht 240b über einen zusätzlichen Metallkontakt 940c elektrisch kontaktiert sein.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung (siehe auch Bezugszeichen 900a) in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der oder gleich dem Dotierungsgrad des Randabschluss-Polysiliziums der Randabschluss-Polysiliziumschicht 240b ist. Die Randabschluss-Polysiliziumschicht 240b kann während des Dotierens des Gate-Polysiliziums und des Dotierens des Polysiliziums der Feldplatten 940b geschützt werden (beide, das Gate-Polysilizium und das Feldplatten-Polysilizium, können während desselben Dotierungsprozesses dotiert werden). Das Randabschluss-Polysilizium kann ohne Maskierung in einem oder mehreren dedizierten Prozessen mit dem gewünschten Dotierungstyp und Dotierungsgrad in dem Fall, dass der aufgebrachte Polysilizium-Dotierungstyp und/oder -Dotierungsgrad nicht geeignet sind, dotiert werden (entgegengesetztes Dotieren des Feldplatten-Polysiliziums und des Randabschluss-Polysiliziums kann ermöglichen, Leckstrom bei niedrigen Temperaturen zu reduzieren). Mit anderen Worten kann das Feldplatten-Polysilizium der Feldplatten 940b entgegengesetzt dem Randabschluss-Polysilizium der Randabschluss-Polysiliziumschicht 240b dotiert sein.
  • Gemäß verschiedenen Ausführungsformen kann das Randabschluss-Polysilizium dieselbe Funktion aufweisen wie ein amorphes Randabschluss-Silizium, das auf einem Metall aufgebracht sein kann und nur durch einen Passivierungsstapel geschützt sein kann. Das vorgeschlagene Randabschluss-Polysilizium kann jedoch, da es durch das Zwischenschichtdielektrikum der Dielektrikumschicht 960 geschützt ist, eine verbesserte Robustheit aufweisen.
  • 9C zeigt eine Halbleitervorrichtung 900, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine Randabschlussstruktur 900b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend z. B. mit Bezug auf 9A oder 9B beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann die Randabschlussstruktur 900b Feldringe 970, Metallfeldplatten 944 und eine Randabschluss-Polysiliziumschicht 240b enthalten. Die Randabschluss-Polysiliziumschicht 240b kann einen höheren Widerstandswert (z. B. eine niedrigere Dotierungskonzentration) als das Gate-Polysilizium aufweisen. Jede der Metallfeldplatten kann mit sowohl dem jeweiligen Feldring 970 als auch dem Randabschluss-Polysilizium 240b verbunden sein (z. B. in der dritten Dimension, die in 9B nicht dargestellt ist).
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a), kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der oder gleich dem Dotierungsgrad des Randabschluss-Polysiliziums der Randabschluss-Polysiliziumschicht 240b ist. Die Randabschluss-Polysiliziumschicht 240b kann während des Dotierens des Gate-Polysiliziums geschützt werden. Das Randabschluss-Polysilizium kann ohne Maskierung in einem oder mehreren dedizierten Prozessen in dem gewünschten Dotierungstyp und Dotierungsgrad dotiert werden in dem Fall, dass der aufgebrachte Polysilizium-Dotierungstyp und/oder Dotierungsgrad nicht geeignet ist. Beispielsweise kann das Randabschluss-Polysilizium mit dem Dotierungstyp und Dotierungsgrad dotiert sein, für den die Schottky-Barriere zu dem Kontaktmetall 940c höher ist, was es ermöglichen kann, einen Leckstrom bei niedriger Temperatur zu reduzieren.
  • Gemäß verschiedenen Ausführungsformen können das Randabschluss-Polysilizium und das Gate-Polysilizium wie mit Bezug auf die 8A bis 8D beschrieben gebildet und dotiert werden.
  • Gemäß verschiedenen Ausführungsformen kann das Randabschluss-Polysilizium dieselbe Funktion aufweisen wie ein amorphes Randabschluss-Silizium, das auf einem Metall aufgebracht sein kann und nur durch einen Passivierungsstapel geschützt sein kann. Das vorgeschlagene Randabschluss-Polysilizium kann jedoch, da es durch das Zwischenschichtdielektrikum der Dielektrikumschicht 960 geschützt ist, eine verbesserte Robustheit aufweisen.
  • 9D zeigt eine Halbleitervorrichtung 900, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine Randabschlussstruktur 900b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend z. B. mit Bezug auf 9A bis 9C beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann die Randabschlussstruktur 900b eine variable seitliche Dotierung (VLD) 972 oder eine Übergangsabschlusserweiterung (JTE) 972 enthalten. Ferner kann die Randabschlussstruktur 900b eine Randabschluss-Polysiliziumschicht 240b enthalten. Die Randabschluss-Polysiliziumschicht 240b kann einen höheren Widerstandswert (z. B. eine niedrigere Dotierung) als das Gate-Polysilizium aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der oder gleich dem Dotierungsgrad des Randabschluss-Polysiliziums der Randabschluss-Polysiliziumschicht 240b ist. Die Randabschluss-Polysiliziumschicht 240b kann während des Dotierens des Gate-Polysiliziums geschützt werden. Das Randabschluss-Polysilizium kann ohne Maskierung in einem oder mehreren dedizierten Prozessen in dem gewünschten Dotierungstyp und Dotierungsgrad dotiert werden in dem Fall, dass der aufgebrachte Polysilizium-Dotierungstyp und/oder Dotierungsgrad nicht geeignet ist. Beispielsweise kann das Randabschluss-Polysilizium mit dem Dotierungstyp und Dotierungsgrad dotiert sein, für den die Schottky-Barriere zu dem Kontaktmetall 940c höher ist, was es ermöglichen kann, einen Leckstrom bei niedriger Temperatur zu reduzieren.
  • Gemäß verschiedenen Ausführungsformen können das Randabschluss-Polysilizium und das Gate-Polysilizium wie mit Bezug auf die 8A bis 8D beschrieben gebildet und dotiert werden.
  • Gemäß verschiedenen Ausführungsformen kann das Randabschluss-Polysilizium dieselbe Funktion aufweisen wie ein amorphes Randabschluss-Silizium, das auf einem Metall aufgebracht sein kann und nur durch einen Passivierungsstapel geschützt sein kann. Das vorgeschlagene Randabschluss-Polysilizium kann jedoch, da es durch das Zwischenschichtdielektrikum der Dielektrikumschicht 960 geschützt ist, eine verbesserte Robustheit aufweisen.
  • 9E zeigt eine MOS-angesteuerte Leistungsstruktur 900a einer Halbleitervorrichtung 900, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Die Grabenstruktur 214 kann wie vorstehend beschrieben gebildet sein. Die Gräben der Grabenstruktur 214 können mit Gate-Polysilizium 240a gefüllt sein, wie vorstehend beschrieben. Gemäß verschiedenen Ausführungsformen kann eine Gate-Dielektrikumschicht 214i zwischen dem Gate-Polysilizium 240a und dem Halbleitermaterial 212s, das das Gate-Polysilizium 240a umgibt, vorgesehen sein. Gemäß verschiedenen Ausführungsformen kann das Halbleitermaterial 212s (z. B. der erste Halbleiterabschnitt 212s des Halbleiterwerkstücks 202) denselben Dotierungstyp wie ein erstes dotiertes Gebiet 900s und entgegengesetzt dem Dotierungstyp eines zweiten dotierten Gebiets 900c, das zwischen dem ersten dotierten Gebiet 900s und dem Halbleitermaterial 212s angeordnet ist, aufweisen. Deshalb ist eine vertikale Transistorstruktur bereitgestellt, die ein Graben-Gate enthält. Auf eine ähnliche Weise kann irgendeine andere geeignete Transistorstruktur bereitgestellt sein, z. B. eine vertikale IGBT-Struktur. Die vertikale Transistorstruktur kann durch einen Metallkontakt 900m durch eine Dielektrikumschicht 960 oder durch irgendeine andere geeignete Kontaktstruktur elektrisch kontaktiert sein.
  • Gemäß verschiedenen Ausführungsformen kann anstelle einer Randabschlussstruktur 900b oder zusätzlich zu einer Randabschlussstruktur 900b, wie vorstehend beschrieben, irgendeine andere funktionale Struktur in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein.
  • Gemäß verschiedenen Ausführungsformen, wie im Einzelnen in 9E dargestellt, ist eine Gate-Isolierschicht 214i (auch als Gate-Dielektrikumschicht bezeichnet) in den Gräben 214t der Grabenstruktur 214 angeordnet, die die Innenwände der Gräben 214t wenigstens teilweise (z. B. teilweise oder vollständig) bedeckt. Die Gate-Isolierschicht 214i kann zwischen dem Halbleitermaterial 212s und dem Gate-Polysilizium 240a angeordnet sein. Auf dieselbe Weise kann jede gewünschte Isolierschicht 214i mit Bezug auf die vorstehend beschriebenen Ausführungsformen verwendet sein (z. B. um wenigstens teilweise die Innenwände eines oder mehrerer Gräben 214i der Grabenstruktur 214 zu bedecken).
  • 10A zeigt eine Halbleitervorrichtung 1000, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a kann wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine funktionale Struktur 1000b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend beschrieben.
  • Wie in 10A dargestellt kann gemäß verschiedenen Ausführungsformen die funktionale Struktur 1000b eine Diodenstruktur (z. B. eine PN-Diode) enthalten. Die Diodenstruktur kann beispielsweise zwei entgegengesetzt dotierte Gebiete 240b-1, 240b-2 enthalten, die in dem Materialabschnitt 240b vorgesehen sind, der in der Aussparung 242 in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 verbleibt, wie vorstehend beschrieben. Die zwei entgegengesetzt dotierten Gebiete 240b-1, 240b-2 können elektrisch kontaktiert sein, z. B. durch wenigstens zwei Metallkontakte 1040m über eine Dielektrikumschicht 1040d oder durch irgendeine andere geeignete Kontaktstruktur. Die PN-Diode kann beispielsweise als ein Temperatursensor oder als eine Schutzdiode (z. B. als eine ESD-Schutzdiode) verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der oder gleich dem Dotierungsgrad des Dioden-Polysiliziums der PN-Diode ist. Das Dioden-Polysilizium kann teilweise oder vollständig während des Dotierens des Gate-Polysiliziums geschützt werden. Das Dotieren des Dioden-Polysiliziums vom entgegengesetzten Dotierungstyp in Bezug auf das Gate-Polysilizium kann ohne Maskieren ausgeführt werden. Der hier beschriebene Diodenherstellungsprozess kann weniger aufwändig sein als anlagebedingt verwendete Herstellungsprozesse.
  • 10B zeigt eine Halbleitervorrichtung 1000, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine funktionale Struktur 1000b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend beschrieben.
  • Wie in 10B dargestellt kann gemäß verschiedenen Ausführungsformen die funktionale Struktur 1000b eine Transistorstruktur (z. B. einen NPN- oder PNP-Bipolartransistor) enthalten. Die Transistorstruktur kann beispielsweise ein erstes dotiertes Gebiet 240b-1 und ein drittes dotiertes Gebiet 240b-3 desselben Dotierungstyps und ein entgegengesetzt dotiertes zweites Gebiet 240b-2, das zwischen dem ersten dotierten Gebiet 240b-1 und dem dritten dotierten Gebiet 240b-3 angeordnet ist, enthalten. Die dotierten Gebiete 240b-1, 240b-2, 240b-3 der Transistorstruktur können in dem Materialabschnitt 240b, der in der Aussparung 242 des zweiten Gebiets 202b des Halbleiterwerkstücks 202 verbleibt, vorgesehen sein, wie vorstehend beschrieben. Die dotierten Gebiete 240b-1, 240b-2, 240b-3 der Transistorstruktur können elektrisch kontaktiert werden, z. B. durch mehrere Metallkontakte 1040m über eine Dielektrikumschicht 1040d oder durch irgendeine andere geeignete Kontaktstruktur. Die Transistorstruktur kann beispielsweise als ein Temperatursensor oder als ein Schutztransistor (z. B. als ein ESD-Schutztransistor) verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der oder gleich dem Dotierungsgrad des Polysiliziums der Transistorstruktur ist. Das Polysilizium der Transistorstruktur kann während des Dotierens des Gate-Polysiliziums teilweise oder vollständig geschützt werden. Das Dotieren des Transistorstruktur-Polysiliziums vom entgegengesetzten Dotierungstyp in Bezug auf das Gate-Polysilizium kann ohne Maskieren ausgeführt werden. Der hier beschriebene Transistorherstellungsprozess kann weniger aufwändig sein als anlagebedingt verwendete Herstellungsprozesse.
  • 10C zeigt eine Halbleitervorrichtung 1000, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine funktionale Struktur 1000b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend beschrieben.
  • Wie in 10C dargestellt kann gemäß verschiedenen Ausführungsformen die funktionale Struktur 1000b eine Tunneldiodenstruktur enthalten. Die Tunneldiodenstruktur kann beispielsweise ein erstes dotiertes Gebiet 240b-1 und ein zweites Gebiet 240b-2 des entgegengesetzten Dotierungstyps und ein drittes dotiertes Gebiet 240b-t, das zwischen dem ersten dotierten Gebiet 240b-1 und dem zweiten dotierten Gebiet 240b-2 angeordnet ist, enthalten. Das dritte dotierte Gebiet 240b-t kann mehrere alternierend dotierte Abschnitte enthalten. Die dotierten Gebiete 240b-1, 240b-2, 240b-t der Tunneldiodenstruktur können in dem Materialabschnitt 240b, der in der Aussparung 242 des zweiten Gebiets 202b des Halbleiterwerkstücks 202 verbleibt, vorgesehen sein, wie vorstehend beschrieben. Das erste dotierte Gebiet 240b-1 und das zweite dotierte Gebiet 240b-2 der Tunneldiodenstruktur können elektrisch kontaktiert sein, z. B. durch wenigstens zwei Metallkontakte 1040m über eine Dielektrikumschicht 1040d oder durch irgendeine andere geeignete Kontaktstruktur. Die Tunneldiodenstruktur kann beispielsweise als ein Temperatursensor oder als eine Schutzdiode verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a), kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher oder niedriger als der Dotierungsgrad des Polysiliziums der Transistorstruktur ist.
  • Falls der endgültige Dotierungsgrad des Gate-Polysiliziums höher ist als die Dotierung der Diode vom entgegengesetzten Typ, kann das Gate-Polysilizium mit einem Dotierungsgrad aufgebracht werden, der niedriger ist als der Dotierungsgrad des Dioden-Polysiliziums. Das Dioden-Polysilizium kann teilweise oder vollständig während des Dotierens des Gate-Polysiliziums geschützt werden. Das Dotieren der Diode vom entgegengesetzten Typ in Bezug auf das Gate-Polysilizium kann ohne Maskieren ausgeführt werden. In dem entgegengesetzten Fall, falls der Dotierungsgrad des endgültigen Gate-Polysiliziums niedriger ist als der gewünschte Diodendotierungsgrad des entgegengesetzten Typs, kann das Gate-Polysilizium während des Aufbringens in-situ dotiert werden. Das Gate-Polysilizium kann jedoch während des Dotierens der Diode vom entgegengesetzten Typ geschützt werden.
  • 10D zeigt eine Halbleitervorrichtung 1000, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine funktionale Struktur 1000b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend beschrieben.
  • Wie in 10D dargestellt kann gemäß verschiedenen Ausführungsformen die funktionale Struktur 1000b eine Feldeffekttransistorstruktur (z. B. eine MOS-Transistorstruktur) enthalten. Die Feldeffekttransistorstruktur kann beispielsweise ein erstes dotiertes Gebiet 240b-1 und ein zweites dotiertes Gebiet 240b-2 des gleichen Dotierungstyps und ein drittes dotiertes Gebiet 240b-3, das zwischen dem ersten dotierten Gebiet 240b-1 und dem zweiten dotierten Gebiet 240b-2 angeordnet ist, des entgegengesetzten Dotierungstyps enthalten. Gemäß verschiedenen Ausführungsformen kann das dritte dotierte Gebiet 240b-3 eine niedrigere Dotierungskonzentration aufweisen als das erste dotierte Gebiet 240b-1 und das zweite dotierte Gebiet 240b-2. Die dotierten Gebiete 240b-1, 240b-2, 240b-3 der Feldeffekttransistorstruktur können in dem Materialabschnitt 240b vorgesehen sein, der in der Aussparung 242 des zweiten Gebiets 202b des Halbleiterwerkstücks 202 verbleibt, wie vorstehend beschrieben. Das erste dotierte Gebiet 240b-1 und das zweite dotierte Gebiet 240b-2 der Feldeffekttransistorstruktur können elektrisch kontaktiert sein, z. B. durch wenigstens zwei Metallkontakte 1040m über eine Dielektrikumschicht 1040d oder durch irgendeine andere geeignete Kontaktstruktur. Ferner kann ein Gate-Abschnitt 1040g über dem dritten dotierten Gebiet 240b-3 von dem dritten dotierten Gebiet 240b-2 durch eine Gate-Dielektrikumschicht getrennt vorgesehen sein. Die Feldeffekttransistorstruktur kann beispielsweise als ein Temperatursensor oder als ein Schutztransistor verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet werden, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher (oder alternativ niedriger) als der Dotierungsgrad des Polysiliziums der Feldeffekttransistorstruktur ist. Das Polysilizium der Feldeffekttransistorstruktur kann während des Dotierens des Gate-Polysiliziums teilweise oder vollständig geschützt werden. Das Dotieren des Polysiliziums der Feldeffekttransistorstruktur vom entgegengesetzten Typ in Bezug auf das Gate-Polysilizium kann ohne Maskieren ausgeführt werden.
  • 10E zeigt eine Halbleitervorrichtung 1000, die ein Halbleiterwerkstück 202 enthält, in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine grabenbasierte Halbleiterstruktur 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 vorgesehen. Die Gräben 214t der grabenbasierten Halbleiterstruktur 900a können wie vorstehend gebildet sein. Ferner kann gemäß verschiedenen Ausführungsformen eine funktionale Struktur 1000b in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 vorgesehen sein, wie vorstehend beschrieben.
  • Wie in 10E gezeigt kann gemäß verschiedenen Ausführungsformen die funktionale Struktur 1000b eine Widerstandsstruktur enthalten. Die Widerstandsstruktur kann beispielsweise ein erstes dotiertes Gebiet 240b-1, ein zweites dotiertes Gebiet 240b-2 und ein drittes dotiertes Gebiet 240b-t, das zwischen dem ersten dotierte Gebiet 240b-1 derselben Dotierung angeordnet ist, enthalten. Gemäß verschiedenen Ausführungsformen kann das dritte dotierte Gebiet 240b-t mehrere voneinander getrennte Halbleiterabschnitte enthalten. Die dotierten Gebiete 240b-1, 240b-2, 240b-t der Widerstandsstruktur können in dem Materialabschnitt 240b, der in der Aussparung 242 des zweiten Gebiets 202b des Halbleiterwerkstücks 202 verbleibt, vorgesehen sein, wie vorstehend beschrieben. Das erste dotierte Gebiet 240b-1 und das zweite dotierte Gebiet 240b-2 der Widerstandsstruktur können elektrisch kontaktiert sein, z. B. durch wenigstens zwei Metallkontakte 1040m über eine Dielektrikumschicht 1040d oder durch irgendeine andere geeignete Kontaktstruktur. Die Widerstandsstruktur kann beispielsweise als ein Temperatursensor oder als ein Gate-Widerstand verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine MOS-angesteuerte Leistungsvorrichtung 900a in dem ersten Gebiet 202a des Halbleiterwerkstücks 202 gebildet sein, z. B. mit Layout-Modifikationen und einigen Bearbeitungsmodifikationen. Das Gate-Polysilizium, das die Gräben der MOS-angesteuerten Leistungsvorrichtung 900a füllt (z. B. das Gate-Material der MOS-angesteuerten Leistungsvorrichtung 900a) kann mit einem Dotierungsgrad gebildet (z. B. aufgebracht) werden, der höher oder niedriger als der (oder gleich dem) Dotierungsgrad des Polysiliziums der Widerstandsstruktur ist.
  • Gemäß verschiedenen Ausführungsformen können, falls der gewünschte Dotierungsgrad und Dotierungstyp des Polysiliziums der Widerstandsstruktur von denjenigen des Gate-Polysiliziums verschieden ist, Bearbeitungsmodifikationen implementiert werden. In diesem Fall kann das Gate-Polysilizium mit einem Dotierungsgrad, der niedriger ist als derjenige des Polysiliziums der Widerstandsstruktur, aufgebracht werden. Das Polysilizium der Widerstandsstruktur kann während des Dotierens des Gate-Polysiliziums teilweise oder vollständig geschützt werden. Das Polysilizium der Widerstandsstrukturdotierung vom entgegengesetzten Typ in Bezug auf das Gate-Polysilizium kann ohne Maskieren ausgeführt werden, falls der Dotierungsgrad niedriger ist. Im Vergleich mit einem Tiefgraben-Widerstand erfordert die hier bereitgestellte Widerstandsstruktur einen kleineren Bereich (z. B. etwa zehnmal kleiner).
  • Im Folgenden sind verschiedene Beispiele bereitgestellt, die sich auf eine oder mehrere der Ausführungsformen, wie sie vorstehend beschrieben sind, beziehen.
  • Beispiel 1 ist ein Verfahren 100 zum Bearbeiten eines Halbleiterwerkstücks 202, wobei das Verfahren Folgendes enthält: Bilden einer Grabenstruktur 214 in einem ersten Gebiet 202a eines Halbleiterwerkstücks, wobei sich die Grabenstruktur von einer Oberfläche 202s des Halbleiterwerkstücks in das Halbleiterwerkstück bis zu einer ersten Tiefe 215 erstreckt, Bilden wenigstens einer Aussparung 224 in einem zweiten Gebiet 202b des Halbleiterwerkstücks seitlich neben dem ersten Gebiet, wobei sich die wenigstens eine Aussparung von der Oberfläche 202s des Halbleiterwerkstücks in das Halbleiterwerkstück bis zu einer zweiten Tiefe 225 kleiner als die erste Tiefe erstreckt; Bilden wenigstens einer Materialschicht 230 über dem Halbleiterwerkstück, wobei die wenigstens eine Materialschicht die Grabenstruktur 214 und die wenigstens eine Aussparung 224 füllt und die Oberfläche 202s des Halbleiterwerkstücks in dem ersten Gebiet und in dem zweiten Gebiet bedeckt; und Planarisieren des Halbleiterwerkstücks 202, um die wenigstens eine Materialschicht 230 in dem ersten Gebiet und in dem zweiten Gebiet teilweise zu entfernen, wobei die wenigstens eine Materialschicht 240a, 240b in der Grabenstruktur 214 und in der wenigstens einen Aussparung 224 verbleibt.
  • In Beispiel 2 kann das Verfahren nach Beispiel 1 optional enthalten, dass Bilden der Grabenstruktur Bilden von mehreren Gräben 214t seitlich nebeneinander enthält Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Aussparung 224 während einer oder mehrerer Bearbeitungsstufen, die zum Bilden der Grabenstruktur 214 verwendet werden, gebildet werden.
  • In Beispiel 3 kann das Verfahren nach Beispiel 2 optional enthalten, dass jeder Graben der mehreren Gräben mit der ersten Tiefe und einer erste Breite 211 gebildet wird und dass die wenigstens eine Aussparung mit einer zweiten Breite 221 größer als die erste Breite gebildet wird.
  • In Beispiel 4 kann das Verfahren nach einem der Beispiele 1 bis 3 optional enthalten, dass die wenigstens eine Materialschicht ein Halbleitermaterial enthält oder daraus besteht.
  • In Beispiel 5 kann das Verfahren nach einem der Beispiele 1 bis 4 optional ferner Folgendes enthalten: Bilden einer ersten Isolierschicht 214i in dem ersten Gebiet des Halbleiterwerkstücks, um die wenigstens eine Materialschicht, die in der Grabenstruktur verbleibt, von einem ersten Abschnitt 212s des Halbleiterwerkstücks unterhalb der ersten Isolierschicht 214i zu trennen.
  • In Beispiel 6 kann das Verfahren nach Beispiel 5 optional ferner Folgendes enthalten: Bilden einer zweiten Isolierschicht 724i in dem zweiten Gebiet des Halbleiterwerkstücks, um die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung verbleibt, von einem zweiten Abschnitt 222s des Halbleiterwerkstücks unterhalb der zweiten Isolierschicht zu trennen.
  • In Beispiel 7 kann das Verfahren nach Beispiel 6 optional enthalten, dass die erste Isolierschicht 214i und die zweite Isolierschicht 724i so gebildet werden, dass sie die gleiche Dicke aufweisen.
  • In Beispiel 8 kann das Verfahren nach Beispiel 6 optional enthalten, dass die erste Isolierschicht 214i mit einer ersten Dicke gebildet wird, und wobei die zweite Isolierschicht 724i mit einer zweiten Dicke größer als die erste Dicke gebildet wird.
  • In Beispiel 9 kann das Verfahren nach einem der Beispiele 6 bis 8 optional enthalten, dass der erste Abschnitt des Halbleiterwerkstücks ein Halbleitermaterial enthält.
  • In Beispiel 10 kann das Verfahren nach einem der Beispiele 6 bis 9 optional enthalten, dass der zweite Abschnitt des Halbleiterwerkstücks ein Halbleitermaterial enthält.
  • In Beispiel 11 kann das Verfahren nach einem der Beispiele 1 bis 10 optional enthalten, dass das erste Gebiet ein Leistungsvorrichtungsgebiet ist, und wobei die Grabenstruktur Teil einer Leistungsvorrichtungsstruktur 900a ist.
  • In Beispiel 12 kann das Verfahren nach Beispiel 11 optional enthalten, dass die Leistungsvorrichtungsstruktur 900a eine Feldeffekttransistorstruktur enthält und dass die wenigstens eine Materialschicht, die in der Grabenstruktur 214 verbleibt, ein Teil der Gate-Struktur der Feldeffekttransistorstruktur ist.
  • In Beispiel 13 kann das Verfahren nach Beispiel 12 optional enthalten, dass die erste Isolierschicht 214i eine Gate-Dielektrikumschicht der Feldeffekttransistorstruktur ist.
  • In Beispiel 14 kann das Verfahren nach einem der Beispiele 1 bis 13 optional enthalten, dass das erste Gebiet 202a ein vertikales Vorrichtungsgebiet ist und dass die wenigstens eine Materialschicht, die in der Grabenstruktur verbleibt, Teil einer vertikalen Halbleiterstruktur ist.
  • In Beispiel 15 kann das Verfahren nach Beispiel 14 optional enthalten, dass die vertikale Halbleiterstruktur eine vertikale Diodenstruktur, eine vertikale Transistorstruktur oder eine vertikale Thyristorstruktur enthält.
  • In Beispiel 16 kann das Verfahren nach einem der Beispiele 1 bis 15 optional enthalten, dass das zweite Gebiet 202b ein funktionales Gebiet ist, und wobei die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung verbleibt, Teil einer funktionalen Struktur ist.
  • In Beispiel 17 kann das Verfahren nach Beispiel 16 optional enthalten, dass das zweite Gebiet ein Sensor- und/oder ein Schutzgebiet ist und dass die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung 224 verbleibt, Teil einer Sensor- und/oder einer Schutzstruktur 1000b ist.
  • In Beispiel 18 kann das Verfahren nach Beispiel 16 optional enthalten, dass das zweite Gebiet 202b ein Randabschlussgebiet für das erste Gebiet ist und dass die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung verbleibt, Teil einer Randabschlussstruktur 900b ist.
  • In Beispiel 19 kann das Verfahren nach einem der Beispiele 1 bis 15 optional enthalten, dass das zweite Gebiet 202b ein seitliches Vorrichtungsgebiet ist und dass die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung 242 verbleibt, Teil einer seitlichen Halbleiterstruktur 900b, 1000b ist. Gemäß verschiedenen Ausführungsformen kann die seitliche Halbleiterstruktur 900b, 1000b eine seitliche Diodenstruktur, eine seitliche Transistorstruktur, eine seitliche Thyristorstruktur und/oder eine seitliche Widerstandsstruktur enthalten.
  • In Beispiel 20 kann das Verfahren nach einem der Beispiele 1 bis 19 optional enthalten, dass die wenigstens eine Aussparung mehrere Aussparungen enthält, wobei jede der Aussparungen Teil einer oder mehrerer der folgenden Strukturen sein kann: einer Randabschlussstruktur, einer Sensorstruktur oder einer seitlichen Vorrichtung.
  • In Beispiel 21 kann das Verfahren nach einem der Beispiele 1 bis 20 optional enthalten, dass die wenigstens eine Materialschicht, die in der Grabenstruktur 214 verbleibt, ein Halbleitermaterial enthält, das mit einem ersten Dotandentyp und einer ersten Dotandenkonzentration dotiert ist; und dass die wenigstens eine Materialschicht, die in der wenigstens einen Aussparung 224 verbleibt, ein Halbleitermaterial enthält, das mit einem zweiten Dotandentyp und einer zweiten Dotandenkonzentration dotiert ist.
  • In Beispiel 22 kann das Verfahren nach Beispiel 21 optional enthalten, dass der erste Dotandentyp derselbe ist wie der zweite Dotandentyp.
  • In Beispiel 23 kann das Verfahren nach Beispiel 21 optional enthalten, dass der erste Dotandentyp von dem zweiten Dotandentyp verschieden ist.
  • In Beispiel 24 kann das Verfahren nach einem der Beispiele 21 bis 23 optional enthalten, dass die erste Dotandenkonzentration die gleiche ist wie die zweite Dotandenkonzentration.
  • In Beispiel 25 kann das Verfahren nach einem der Beispiele 21 bis 23 optional enthalten, dass die erste Dotandenkonzentration von der zweiten Dotandenkonzentration verschieden ist.
  • Beispiel 26 ist eine Halbleitervorrichtung 900, 1000, die Folgendes enthält: eine Grabenstruktur 214 in einem ersten Gebiet 202a eines Halbleiterwerkstücks 202, wobei die Grabenstruktur 214 mehrere Gräben 214t enthält, sich jeder Graben der mehreren Gräben 214t von einer Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück bis zu einer ersten Tiefe 215 erstreckt und eine erste Breite 211 aufweist, wenigstens eine Aussparung 224 in einem zweiten Gebiet 202b des Halbleiterwerkstücks 202 seitlich neben dem ersten Gebiet 202a, wobei sich die wenigstens eine Aussparung 224 von der Oberfläche 202s des Halbleiterwerkstücks 202 in das Halbleiterwerkstück mit einer zweiten Tiefe 225 kleiner als die erste Tiefe 215 und mit einer zweiten Breite 221, die größer ist als die erste Breite 211, erstreckt; und wenigstens eine Materialschicht 240a, 240b, 850a, 850b, die in den mehreren Gräben 214t und in der wenigstens einen Aussparung 224 angeordnet ist, wobei ein Abschnitt der Oberfläche 202s seitlich außerhalb der mehreren Gräben 214t und der wenigstens einen Aussparung 224 frei von der wenigstens einen Materialschicht 240a, 240b, 850a, 850b ist.
  • In Beispiel 27 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 26 optional enthalten, dass die Materialschicht 240a, 240b, 850a, 850b ein Halbleitermaterial enthält oder daraus besteht.
  • In Beispiel 28 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 27 optional enthalten, dass das Halbleitermaterial polykristallines Silizium ist.
  • In Beispiel 29 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 28 optional ferner Folgendes enthalten: eine erste Isolierschicht 214i in dem ersten Gebiet 202a des Halbleiterwerkstücks 202, die die Materialschicht 240a, 850a von einem ersten Abschnitt 212s des Halbleiterwerkstücks 202 unterhalb der ersten Isolierschicht 214i trennt.
  • In Beispiel 30 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 29 optional ferner Folgendes enthalten: eine zweite Isolierschicht 724i in dem zweiten Gebiet 202 des Halbleiterwerkstücks 202, die die Materialschicht 240b, 850b von einem zweiten Abschnitt 222s des Halbleiterwerkstücks 202 unterhalb der zweiten Isolierschicht trennt.
  • In Beispiel 31 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 30 optional enthalten, dass die erste Isolierschicht 214i und die zweite Isolierschicht 724i dieselbe Dicke aufweisen.
  • In Beispiel 32 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 31 optional enthalten, dass die erste Isolierschicht 214i eine erste Dicke aufweist, und wobei die zweite Isolierschicht 724i eine zweite Dicke größer als die erste Dicke aufweist.
  • In Beispiel 33 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 30 bis 32 optional enthalten, dass der erste Abschnitt 212s des Halbleiterwerkstücks 202 ein Halbleitermaterial enthält.
  • In Beispiel 34 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 30 bis 33 optional enthalten, dass der zweite Abschnitt 222s des Halbleiterwerkstücks 202 ein Halbleitermaterial enthält.
  • In Beispiel 35 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 35 optional enthalten, dass das erste Gebiet 202a ein Leistungsvorrichtungsgebiet ist und dass die Grabenstruktur 214 Teil einer Leistungsvorrichtungsstruktur 900a ist.
  • In Beispiel 36 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 35 optional enthalten, dass die Leistungsvorrichtungsstruktur 900a eine Feldeffekttransistorstruktur enthält und dass die Materialschicht 240a, 850a, die in der Grabenstruktur 214 angeordnet ist, ein Teil der Gate-Struktur der Feldeffekttransistorstruktur ist.
  • In Beispiel 37 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 36 optional enthalten, dass die erste Isolierschicht 214i eine Gate-Dielektrikumschicht der Feldeffekttransistorstruktur ist.
  • In Beispiel 38 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 37 optional enthalten, dass das erste Gebiet 202a ein vertikales Vorrichtungsgebiet ist, und wobei die Materialschicht 240a, 850a, die in der Grabenstruktur 214 angeordnet ist, Teil einer vertikalen Halbleiterstruktur 900a ist.
  • In Beispiel 39 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 38 optional enthalten, dass die vertikale Halbleiterstruktur 900a eine vertikale Diodenstruktur, eine vertikale Transistorstruktur oder eine vertikale Thyristorstruktur enthält.
  • In Beispiel 40 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 39 optional enthalten, dass das zweite Gebiet 202b ein funktionales Gebiet ist, und wobei die Materialschicht 240b, 850b, die in der wenigstens einen Aussparung 224 angeordnet ist, Teil einer funktionalen Struktur 900b, 1000b ist.
  • In Beispiel 41 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 40 optional enthalten, dass das zweite Gebiet 202b ein Sensorgebiet ist, und wobei die Materialschicht 240b, 850b, die in der wenigstens einen Aussparung 224 angeordnet ist, Teil einer Sensorstruktur 1000b ist.
  • In Beispiel 42 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 41 optional enthalten, dass das zweite Gebiet 202b ein Randabschlussgebiet für das erste Gebiet ist und dass die Materialschicht 240b, 850b, die in der wenigstens einen Aussparung 224 angeordnet ist, Teil einer Randabschlussstruktur 900b ist.
  • In Beispiel 44 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 43 optional enthalten, dass das zweite Gebiet 202b ein seitliches Vorrichtungsgebiet ist und dass die Materialschicht 240b, 850b, die in der wenigstens einen Aussparung 224 angeordnet ist, Teil einer seitlichen Halbleiterstruktur 900b, 1000b ist.
  • In Beispiel 44 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 43 optional enthalten, dass die seitliche Halbleiterstruktur 1000b eine seitliche Diodenstruktur, eine seitliche Transistorstruktur, eine seitliche Thyristorstruktur und/oder eine seitliche Widerstandsstruktur enthält.
  • In Beispiel 45 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 26 bis 45 optional enthalten, dass die Materialschicht 240a, 850a, die in der Grabenstruktur 214 angeordnet ist, ein Halbleitermaterial enthält, das mit einem ersten Dotandentyp und einer ersten Dotandenkonzentration dotiert ist; und dass die Materialschicht 240b, 850b, die in der wenigstens einen Aussparung 224 angeordnet ist, ein Halbleitermaterial enthält, das mit einem zweiten Dotandentyp und einer zweiten Dotandenkonzentration dotiert ist.
  • In Beispiel 46 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 45 optional enthalten, dass der erste Dotandentyp derselbe ist wie der zweite Dotandentyp.
  • In Beispiel 47 kann die Halbleitervorrichtung 900, 1000 nach Beispiel 45 optional enthalten, dass der erste Dotandentyp von dem zweiten Dotandentyp verschieden ist.
  • In Beispiel 48 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 45 bis 47 optional enthalten, dass die erste Dotandenkonzentration die gleiche ist wie die zweite Dotandenkonzentration.
  • In Beispiel 49 kann die Halbleitervorrichtung 900, 1000 nach einem der Beispiele 45 bis 47 optional enthalten, dass die erste Dotandenkonzentration von der zweiten Dotandenkonzentration verschieden ist.
  • Beispiel 50 ist eine Halbleitervorrichtung 900, die Folgendes enthält: ein erstes Gebiet 202a und ein zweites Gebiet 202b, das seitlich neben dem ersten Gebiet in einem Halbleiterwerkstück 202 angeordnet ist, wobei das erste Gebiet 202a ein ebenes Oberflächenniveau 205 des Halbleiterwerkstücks definiert; eine Leistungshalbleiterstruktur 900a, die in dem ersten Gebiet 202a angeordnet ist, wobei die Leistungshalbleiterstruktur 900a eine Grabenstruktur 214 enthält, die sich von dem ebenen Oberflächenniveau 205 des Halbleiterwerkstücks 202 in das Halbleiterwerkstück erstreckt, eine Randabschlussstruktur 900b, die in dem zweiten Gebiet 202b des Halbleiterwerkstücks 202 angeordnet ist, wobei die Randabschlussstruktur 900b einen Dielektrikumsabschnitt 222d, der in einem Oberflächengebiet des Halbleiterwerkstücks 202 angeordnet ist, und wenigstens eine Aussparung 224 in dem Dielektrikumsabschnitt 222d enthält, wobei sich die wenigstens eine Aussparung 224 von dem ebenen Oberflächenniveau 205 in das Halbleiterwerkstück 202 erstreckt; eine Materialschicht 240a, 240b, 850a, 850b, die die wenigstens eine Aussparung 224 und die Grabenstruktur 214 wenigstens teilweise füllt.
  • In Beispiel 51 kann die Halbleitervorrichtung 900 nach Beispiel 50 optional enthalten, dass das Halbleiterwerkstück 202 in Gebieten oberhalb des ebenen Oberflächenniveaus 205 frei von der Materialschicht 240a, 240b, 850a, 850b ist.
  • In Beispiel 52 kann die Halbleitervorrichtung 900 nach Beispiel 50 oder 51 optional enthalten, dass ein Abschnitt der Oberfläche 202s seitlich außerhalb der Grabenstruktur 214 und der wenigstens einen Aussparung 224 frei von der wenigstens einen Materialschicht 240a, 240b, 850a, 850b ist.
  • In Beispiel 53 kann die Halbleitervorrichtung 900 nach einem der Beispiele 50 bis 52 optional enthalten, dass eine Oberseite des Dielektrikumsabschnitts 222d in dem zweiten Gebiet 202b an demselben Niveau ist wie eine Oberseite eines Halbleiterabschnitts 212s des Halbleiterwerkstücks 202 in dem ersten Gebiet 202a.

Claims (16)

  1. Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist: Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt, Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225); Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt; Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt; Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; und Bilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei das funktionale Gebiet (202b) ein Sensor- und/oder ein Schutzgebiet ist, und wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, Teil einer Sensor- und/oder einer Schutzstruktur (1000b) ist.
  2. Verfahren nach Anspruch 1, wobei das Bilden der Grabenstruktur (214) Bilden von mehreren Gräben (214t) seitlich nebeneinander aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die wenigstens eine Aussparung (224) und die Grabenstruktur (214) während wenigstens einer gemeinsamen Bearbeitungsstufe gebildet werden.
  4. Verfahren nach Anspruch 2, wobei jeder Graben der mehreren Gräben (214t) mit der ersten Tiefe (215) und einer Breite (211) gebildet wird, wobei die jeweilige Breite (211) des jeweiligen Grabens der mehreren Gräben (214t) kleiner ist als die Breite (221) der wenigstens einen Aussparung (224).
  5. Verfahren nach einem der Ansprüche 1 bis 4, das ferner Folgendes aufweist: Bilden einer ersten Isolierschicht (214i) in dem Leistungsvorrichtungsgebiet (202a) des Halbleiterwerkstücks (202), um die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230), die in der Grabenstruktur (214) verbleiben, von einem ersten Abschnitt (212s) des Halbleiterwerkstücks (202) unterhalb der ersten Isolierschicht (214i) zu trennen.
  6. Verfahren nach Anspruch 5, das ferner Folgendes aufweist: Bilden einer zweiten Isolierschicht (222d, 724i) in dem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202), um den zweiten Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, von einem zweiten Abschnitt (222s) des Halbleiterwerkstücks (202) unterhalb der zweiten Isolierschicht (222d, 724i) zu trennen.
  7. Verfahren nach Anspruch 5 oder 6, wobei der erste Abschnitt (212s) des Halbleiterwerkstücks (202) ein Halbleitermaterial aufweist, und/oder wobei der zweite Abschnitt (222s) des Halbleiterwerkstücks (202) ein Halbleitermaterial aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Leistungsvorrichtungsstruktur (900a) eine Feldeffekttransistorstruktur aufweist und wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230), die in der Grabenstruktur (214) verbleiben, ein Teil der Gate-Struktur der Feldeffekttransistorstruktur sind, und wobei die erste Isolierschicht (214i) eine Gate-Dielektrikumschicht der Feldeffekttransistorstruktur ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Leistungsvorrichtungsgebiet (202a) ein vertikales Vorrichtungsgebiet ist und wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230), die in der Grabenstruktur (214) verbleiben, Teil einer vertikalen Halbleiterstruktur sind.
  10. Verfahren nach Anspruch 9, wobei die vertikale Halbleiterstruktur eine vertikale Diodenstruktur, eine vertikale Transistorstruktur oder eine vertikale Thyristorstruktur aufweist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230), die in der Grabenstruktur (214) verbleiben, ein Halbleitermaterial aufweisen, das mit einem ersten Dotandentyp und einer ersten Dotandenkonzentration dotiert ist; und wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, ein Halbleitermaterial aufweist, das mit einem zweiten Dotandentyp und einer zweiten Dotandenkonzentration dotiert ist.
  12. Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist: Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt, Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225); Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt; Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt; Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; und Bilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei die wenigstens eine Aussparung (224) mehrere Aussparungen aufweist, wobei jede der Aussparungen Teil einer oder mehrerer der folgenden Strukturen sein kann: einer Randabschlussstruktur, einer Sensorstruktur oder einer seitlichen Vorrichtung.
  13. Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist: Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt, Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225); Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt; Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt; Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; und Bilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei das funktionale Gebiet (202b) ein seitliches Vorrichtungsgebiet ist, und wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, Teil einer seitlichen Halbleiterstruktur (900b, 1000b) ist, und wobei die seitliche Halbleiterstruktur (900b, 1 000b) eine seitliche Diodenstruktur, eine seitliche Transistorstruktur, eine seitliche Thyristorstruktur und/oder eine seitliche Widerstandsstruktur aufweist.
  14. Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist: Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt, Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225); Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt; Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt; Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; und Bilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei die wenigstens eine Aussparung (224) und die Grabenstruktur (214) während wenigstens einer gemeinsamen Bearbeitungsstufe gebildet werden.
  15. Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks (202), wobei das Verfahren Folgendes aufweist: Bilden einer Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei sich die Grabenstruktur (214) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt, Bilden wenigstens einer Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) erstreckt, und wobei die wenigstens eine Aussparung (224) eine Breite (221) aufweist, die größer ist als die zweite Tiefe (225); Bilden wenigstens einer Materialschicht (230) über dem Halbleiterwerkstück (202), wobei die wenigstens eine Materialschicht (230) ein Halbleitermaterial aufweist oder daraus besteht und die Grabenstruktur (214) und die wenigstens eine Aussparung (224) füllt und die Oberfläche (202s) des Halbleiterwerkstücks (202) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) bedeckt; Planarisieren des Halbleiterwerkstücks (202), so dass die wenigstens eine Materialschicht (230) in dem Leistungsvorrichtungsgebiet (202a) und in dem funktionalen Gebiet (202b) teilweise entfernt wird, wobei erste Abschnitte (240a) der wenigstens einen Materialschicht (230) in der Grabenstruktur (214) verbleiben und wobei ein zweiter Abschnitt (240b) der wenigstens einen Materialschicht (230) in der wenigstens einen Aussparung (224) verbleibt; Bilden einer Leistungsvorrichtungsstruktur (900a) in dem Leistungsvorrichtungsgebiet (202a), wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230) Teil der Leistungsvorrichtungsstruktur (900a) sind; und Bilden einer funktionalen Struktur in dem funktionalen Gebiet (202b), wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230) Teil der funktionalen Struktur ist, wobei die ersten Abschnitte (240a) der wenigstens einen Materialschicht (230), die in der Grabenstruktur (214) verbleiben, ein Halbleitermaterial aufweisen, das mit einem ersten Dotandentyp und einer ersten Dotandenkonzentration dotiert ist; und wobei der zweite Abschnitt (240b) der wenigstens einen Materialschicht (230), der in der wenigstens einen Aussparung (224) verbleibt, ein Halbleitermaterial aufweist, das mit einem zweiten Dotandentyp und einer zweiten Dotandenkonzentration dotiert ist.
  16. Halbleitervorrichtung (900, 1000), die Folgendes aufweist: eine Grabenstruktur (214) in einem Leistungsvorrichtungsgebiet (202a) eines Halbleiterwerkstücks (202), wobei die Grabenstruktur (214) mehrere Gräben (214t) aufweist, sich jeder Graben der mehreren Gräben (214t) von einer Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) bis zu einer ersten Tiefe (215) erstreckt und eine erste Breite (211) aufweist, wenigstens eine Aussparung (224) in einem funktionalen Gebiet (202b) des Halbleiterwerkstücks (202) seitlich neben dem Leistungsvorrichtungsgebiet (202a), wobei sich die wenigstens eine Aussparung (224) von der Oberfläche (202s) des Halbleiterwerkstücks (202) in das Halbleiterwerkstück (202) mit einer zweiten Tiefe (225) kleiner als die erste Tiefe (215) und mit einer zweiten Breite (221) größer als die erste Breite (211) erstreckt, wobei die zweite Breite (221) der wenigstens einen Aussparung (224) größer ist als die zweite Tiefe (225); und mehrere Materialschichtabschnitte (240a, 240b, 850a, 850b), welche ein Halbleitermaterial aufweisen oder daraus bestehen, wobei jeweils ein erster Materialschichtabschnitt (240a, 850a) der mehreren Materialschichtabschnitte (240a, 240b, 850a, 850b) in jeweils einem Graben der mehreren Gräben (214t) angeordnet ist und Teil einer Leistungsvorrichtungsstruktur (908) ist, wobei ein zweiter Materialschichtabschnitt (240b, 850b) der mehreren Materialschichtabschnitte (240a, 240b, 850a, 850b) in der wenigstens einen Aussparung (224) angeordnet ist und Teil einer funktionalen Struktur ist, und wobei ein Abschnitt der Oberfläche (202s) seitlich außerhalb der mehreren Gräben (214t) und der wenigstens einen Aussparung (224) frei von den mehreren Materialschichtabschnitten (240a, 240b, 850a, 850b) ist, wobei das funktionale Gebiet (202b) ein seitliches Vorrichtungsgebiet ist, wobei der zweite Materialschichtabschnitt (240b, 850b), welcher in der wenigstens einen Aussparung (224) angeordnet ist, Teil einer seitlichen Halbleiterstruktur (900b, 1000b) ist, und wobei die seitliche Halbleiterstruktur (900b, 1000b) eine seitliche Diodenstruktur, eine seitliche Transistorstruktur, eine seitliche Thyristorstruktur und/oder eine seitliche Widerstandsstruktur aufweist.
DE102017106020.0A 2017-03-21 2017-03-21 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung Active DE102017106020B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017106020.0A DE102017106020B4 (de) 2017-03-21 2017-03-21 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung
US15/925,914 US10403725B2 (en) 2017-03-21 2018-03-20 Method for processing a semiconductor workpiece and semiconductor device
CN201810234748.6A CN108630525B (zh) 2017-03-21 2018-03-21 用于处理半导体工件的方法和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017106020.0A DE102017106020B4 (de) 2017-03-21 2017-03-21 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102017106020A1 DE102017106020A1 (de) 2018-09-27
DE102017106020B4 true DE102017106020B4 (de) 2021-06-17

Family

ID=63449879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017106020.0A Active DE102017106020B4 (de) 2017-03-21 2017-03-21 Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10403725B2 (de)
CN (1) CN108630525B (de)
DE (1) DE102017106020B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411530A (zh) * 2018-11-30 2019-03-01 中国振华集团永光电子有限公司（国营第八七三厂） 一种电力电子半导体芯片终端结构及其制造方法
US11869762B2 (en) * 2020-10-13 2024-01-09 Alpha Power Solutions Limited Semiconductor device with temperature sensing component
CN116387310B (zh) * 2023-04-01 2023-09-22 深圳市美浦森半导体有限公司 半导体芯片的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050112823A1 (en) * 2003-11-04 2005-05-26 Jianjun Cao Trench power MOSFET with reduced gate resistance
US20060014349A1 (en) * 2003-03-05 2006-01-19 Williams Richard K Planarized and silicided trench contact
DE112013000925T5 (de) * 2012-02-09 2014-10-23 Vishay-Siliconix MOSFET Abschlussgraben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
US7015086B2 (en) * 2004-02-05 2006-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology
US8003488B2 (en) * 2007-09-26 2011-08-23 International Business Machines Corporation Shallow trench isolation structure compatible with SOI embedded DRAM
US8679919B2 (en) * 2011-12-15 2014-03-25 Semiconductor Components Industries, Llc Electronic device comprising a conductive structure and an insulating layer within a trench and a process of forming the same
US8697560B2 (en) * 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
DE102014108963B4 (de) * 2014-06-26 2018-07-19 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
US9401353B2 (en) * 2014-08-08 2016-07-26 Qualcomm Incorporated Interposer integrated with 3D passive devices
US9397180B1 (en) * 2015-04-24 2016-07-19 Texas Instruments Incorporated Low resistance sinker contact
FR3070534A1 (fr) * 2017-08-28 2019-03-01 Stmicroelectronics (Rousset) Sas Procede de fabrication d'elements capacitifs dans des tranchees

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060014349A1 (en) * 2003-03-05 2006-01-19 Williams Richard K Planarized and silicided trench contact
US20050112823A1 (en) * 2003-11-04 2005-05-26 Jianjun Cao Trench power MOSFET with reduced gate resistance
DE112013000925T5 (de) * 2012-02-09 2014-10-23 Vishay-Siliconix MOSFET Abschlussgraben

Also Published As

Publication number Publication date
US20180277641A1 (en) 2018-09-27
CN108630525A (zh) 2018-10-09
US10403725B2 (en) 2019-09-03
CN108630525B (zh) 2023-04-07
DE102017106020A1 (de) 2018-09-27

Similar Documents

Publication Publication Date Title
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE102007052097B4 (de) Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112011100605B4 (de) Integriertes Hall-Effekt-Element mit Germanium-Hall-Platte und Verfahren zu deren Herstellung
DE19632110A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
AT505175A2 (de) Leitungsvorrichtung unter nutzung der chemisch-mechanischen planarisierung
DE102019200781A1 (de) Hochspannungs-Metall-Oxid-Halbleitertransistor mit niedrigem Ein-Widerstand
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE102017106020B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009031114B4 (de) Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021336000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative