JPH04241431A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH04241431A JPH04241431A JP3002792A JP279291A JPH04241431A JP H04241431 A JPH04241431 A JP H04241431A JP 3002792 A JP3002792 A JP 3002792A JP 279291 A JP279291 A JP 279291A JP H04241431 A JPH04241431 A JP H04241431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- channel
- gaas
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 14
- 230000005684 electric field Effects 0.000 description 10
- 238000011979 disease modifying therapy Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 125000002103 4,4'-dimethoxytriphenylmethyl group Chemical class [H]C1=C([H])C([H])=C(C([H])=C1[H])C(*)(C1=C([H])C([H])=C(OC([H])([H])[H])C([H])=C1[H])C1=C([H])C([H])=C(OC([H])([H])[H])C([H])=C1[H] 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005428 wave function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、超高速動作を要する電
界効果トランジスタ(FET)の構造に関するものであ
る。
界効果トランジスタ(FET)の構造に関するものであ
る。
【0002】
【従来の技術】従来、この種の超高速デバイスとしては
、例えば、図4に示される構造をしたHEMT(高電子
移動度トランジスタ)がある。GaAs半導体基板1上
にはアンドープGaAs層2が形成され、このアンドー
プGaAs層2上にはAlGaAsにドナーが選択的に
添加されたn−AlGaAs層3が形成されている。 さらに、このn−AlGaAs層3上にはn+ −Ga
As層4が形成されており、中央部に形成されたリセス
に露出するn−AlGaAs層3にショットキ接触して
ゲート電極5、n+ −GaAs層4上にオーミック電
極6,7が形成されている。
、例えば、図4に示される構造をしたHEMT(高電子
移動度トランジスタ)がある。GaAs半導体基板1上
にはアンドープGaAs層2が形成され、このアンドー
プGaAs層2上にはAlGaAsにドナーが選択的に
添加されたn−AlGaAs層3が形成されている。 さらに、このn−AlGaAs層3上にはn+ −Ga
As層4が形成されており、中央部に形成されたリセス
に露出するn−AlGaAs層3にショットキ接触して
ゲート電極5、n+ −GaAs層4上にオーミック電
極6,7が形成されている。
【0003】また、この他の超高速デバイスとしては、
例えば、図5に示される構造をしたDMT(Doped
−channel hetero MIS−FET)が
開発されている。GaAs半導体基板11上にはアンド
ープGaAs層12が形成され、このアンドープGaA
s層12上にはチャネルになるn+ −GaAs層13
が形成されている。さらに、このn+ −GaAs層1
3上にはアンドープAlGaAs層14、n+ −Ga
As層15が形成されている。また、リセスに露出した
アンドープAlGaAs層14にショットキ接触してゲ
ート電極16が形成されており、n+ −GaAs層1
5上にはオーミック電極17,18が形成されている。
例えば、図5に示される構造をしたDMT(Doped
−channel hetero MIS−FET)が
開発されている。GaAs半導体基板11上にはアンド
ープGaAs層12が形成され、このアンドープGaA
s層12上にはチャネルになるn+ −GaAs層13
が形成されている。さらに、このn+ −GaAs層1
3上にはアンドープAlGaAs層14、n+ −Ga
As層15が形成されている。また、リセスに露出した
アンドープAlGaAs層14にショットキ接触してゲ
ート電極16が形成されており、n+ −GaAs層1
5上にはオーミック電極17,18が形成されている。
【0004】
【発明が解決しようとする課題】図4に示される上記従
来のHEMTは、アンドープGaAs層2とn−AlG
aAs層3とのヘテロ接合界面に生じる2次元電子ガス
層8をチャネルとしている。HEMTの最大電流密度は
この2次元電子ガス濃度の上限で決定されるが、チャネ
ル層が2次元状になっているため、電子ガス濃度を高め
ることには限界が有った。このため、十分に高い出力を
有する高周波デバイスを得ることが出来なかった。
来のHEMTは、アンドープGaAs層2とn−AlG
aAs層3とのヘテロ接合界面に生じる2次元電子ガス
層8をチャネルとしている。HEMTの最大電流密度は
この2次元電子ガス濃度の上限で決定されるが、チャネ
ル層が2次元状になっているため、電子ガス濃度を高め
ることには限界が有った。このため、十分に高い出力を
有する高周波デバイスを得ることが出来なかった。
【0005】一方、図5に示される上記従来のDMTは
、チャネル層として高濃度薄層化されたn+ −GaA
s層13を用いているため、十分に高い出力を得ること
が可能になっている。また、この上層にあるAlGaA
s層14はアンドープになっているため、ショットキ耐
圧が向上されている。しかしながら、このDMTにおい
ては、チャネル層に不純物が大量に含まれているため、
チャネル層を走行する電子の速度はHEMTに比較して
低下する。この結果、DMTの高周波動作性能はHEM
Tよりも劣っていた。
、チャネル層として高濃度薄層化されたn+ −GaA
s層13を用いているため、十分に高い出力を得ること
が可能になっている。また、この上層にあるAlGaA
s層14はアンドープになっているため、ショットキ耐
圧が向上されている。しかしながら、このDMTにおい
ては、チャネル層に不純物が大量に含まれているため、
チャネル層を走行する電子の速度はHEMTに比較して
低下する。この結果、DMTの高周波動作性能はHEM
Tよりも劣っていた。
【0006】また、このようなHEMTやDMTのよう
にAlGaAs/GaAsのヘテロ接合を用いた系にお
いては、チャネルになるGaAs層中を走行する電子が
この上層にあるAlGaAs層に遷移する実空間遷移を
生じる場合がある。例えば、上記従来のHEMTにあっ
てはこれを次のように説明することが出来る。n−Al
GaAs層3とアンドープGaAs2とのヘテロ接合部
には図6に示されるエネルギバンドが形成され、図示の
斜線部に2次元電子ガスが蓄積される。しかし、ドレイ
ン・ソース間に高電界が印加されて2次元電子ガスの持
つエネルギが高くなると、2次元電子ガス中の電子はn
−AlGaAs層3側に図示の矢印のように遷移する。
にAlGaAs/GaAsのヘテロ接合を用いた系にお
いては、チャネルになるGaAs層中を走行する電子が
この上層にあるAlGaAs層に遷移する実空間遷移を
生じる場合がある。例えば、上記従来のHEMTにあっ
てはこれを次のように説明することが出来る。n−Al
GaAs層3とアンドープGaAs2とのヘテロ接合部
には図6に示されるエネルギバンドが形成され、図示の
斜線部に2次元電子ガスが蓄積される。しかし、ドレイ
ン・ソース間に高電界が印加されて2次元電子ガスの持
つエネルギが高くなると、2次元電子ガス中の電子はn
−AlGaAs層3側に図示の矢印のように遷移する。
【0007】ドレイン・ソース間には動作時に一般的に
高電界が印加され、また、AlGaAs層ではGaAs
層よりも電子の輸送特性が劣るため、この実空間遷移が
起こるとFETの高周波特性は劣化してしまう。
高電界が印加され、また、AlGaAs層ではGaAs
層よりも電子の輸送特性が劣るため、この実空間遷移が
起こるとFETの高周波特性は劣化してしまう。
【0008】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、不純物を全く含まな
いまたは低濃度に含む第1の半導体層と、この第1の半
導体層にほぼ格子整合する結晶構造を有しかつn型の不
純物を高い濃度に含んで薄く形成されたGaAsからな
るチャネル層と、このチャネル層にほぼ格子整合する結
晶構造を有しかつこのチャネル層よりも電子輸送特性の
優れた材質からなる不純物を全く含まないまたは低濃度
に含む第2の半導体層と、この第2の半導体層とヘテロ
接合を形成しかつゲート電極にショットキ接触するAl
X Ga1−X As(0<X≦0.3)からなる不純
物を全く含まないまたは低濃度に含む第3の半導体層と
を備えてFETが形成されたものである。
を解消するためになされたもので、不純物を全く含まな
いまたは低濃度に含む第1の半導体層と、この第1の半
導体層にほぼ格子整合する結晶構造を有しかつn型の不
純物を高い濃度に含んで薄く形成されたGaAsからな
るチャネル層と、このチャネル層にほぼ格子整合する結
晶構造を有しかつこのチャネル層よりも電子輸送特性の
優れた材質からなる不純物を全く含まないまたは低濃度
に含む第2の半導体層と、この第2の半導体層とヘテロ
接合を形成しかつゲート電極にショットキ接触するAl
X Ga1−X As(0<X≦0.3)からなる不純
物を全く含まないまたは低濃度に含む第3の半導体層と
を備えてFETが形成されたものである。
【0009】
【作用】ドレイン・ソース間に高い電界が印加されると
、不純物を高濃度に含むチャネル層中を走行する電子は
エネルギを得、チャネル層を挟んでいる第1の半導体層
および第2の半導体層に飛び出し、主に電子輸送特性の
優れた第2の半導体層を走行するようになる。
、不純物を高濃度に含むチャネル層中を走行する電子は
エネルギを得、チャネル層を挟んでいる第1の半導体層
および第2の半導体層に飛び出し、主に電子輸送特性の
優れた第2の半導体層を走行するようになる。
【0010】また、チャネル層には高い濃度に不純物を
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
【0011】
【実施例】図1は本発明の一実施例によるFETの構造
を示しており、その製造方法は図2の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のGaAs半導体基板21上に、第1の半導体層
22,チャネル層23,第2の半導体層24,第3の半
導体層25,およびコンタクト層26を順次エピタキシ
ャル成長する(図2(a)参照)。このエピタキシャル
成長は、MBE(分子線エピタクシー)法またはOMV
PE(有機金属気相エピタクシー)法によって行われる
。
を示しており、その製造方法は図2の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のGaAs半導体基板21上に、第1の半導体層
22,チャネル層23,第2の半導体層24,第3の半
導体層25,およびコンタクト層26を順次エピタキシ
ャル成長する(図2(a)参照)。このエピタキシャル
成長は、MBE(分子線エピタクシー)法またはOMV
PE(有機金属気相エピタクシー)法によって行われる
。
【0012】第1の半導体層22はp− 型のほぼアン
ドープ状態のGaAsからなり、厚さは1μmである。 チャネル層23は2×1018/cm3 の濃度にSi
がドープされたn+ 型のGaAsからなり、厚さは1
00オングストロームである。第2の半導体層24はチ
ャネル層23よりも電子輸送特性の優れたn− 型のほ
ぼアンドープ状態のGaAsからなり、厚さは200オ
ングストロームである。第3の半導体層25はAlの組
成比Xが0を越え0.3以下(0<X≦0.3)のn−
型のほぼアンドープ状態のAlx Ga1−x As
からなり、厚さは200オングストロームである。コン
タクト層26は4×1018/cm3 の濃度にドナー
がドープされたn+型のGaAsからなり、厚さは50
0オングストロームである。
ドープ状態のGaAsからなり、厚さは1μmである。 チャネル層23は2×1018/cm3 の濃度にSi
がドープされたn+ 型のGaAsからなり、厚さは1
00オングストロームである。第2の半導体層24はチ
ャネル層23よりも電子輸送特性の優れたn− 型のほ
ぼアンドープ状態のGaAsからなり、厚さは200オ
ングストロームである。第3の半導体層25はAlの組
成比Xが0を越え0.3以下(0<X≦0.3)のn−
型のほぼアンドープ状態のAlx Ga1−x As
からなり、厚さは200オングストロームである。コン
タクト層26は4×1018/cm3 の濃度にドナー
がドープされたn+型のGaAsからなり、厚さは50
0オングストロームである。
【0013】ここで、チャネル層23のキャリア濃度お
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層23中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層23の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層23上にある第2の半導体層
24の厚さは、電子のこの拡がった領域が第3の半導体
層25に達しない厚さになっている。
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層23中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層23の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層23上にある第2の半導体層
24の厚さは、電子のこの拡がった領域が第3の半導体
層25に達しない厚さになっている。
【0014】つまり、第1の半導体層22,チャネル層
23および第2の半導体層24のチャネル付近のエネル
ギバンドは図3に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層2
3の両側は半導体層22,24に挟まれ、その厚さは1
00オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてV形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層23の厚
さは100オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例えば
、200オングストローム以下の薄さであれば良い。
23および第2の半導体層24のチャネル付近のエネル
ギバンドは図3に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層2
3の両側は半導体層22,24に挟まれ、その厚さは1
00オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてV形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層23の厚
さは100オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例えば
、200オングストローム以下の薄さであれば良い。
【0015】また、チャネル中の電子は基底状態におい
ては一番下のサブバンドEA にあり、電界が印加され
てエネルギを得ることによって電子はこの上にある二番
目のサブバンドEB および三番目のサブバンドEc
に移り、順次エネルギ準位の高いサブバンドに移行する
。そして、電子の存在確率は、各サブバンドにおいて図
示の波動関数の拡がりを呈し、チャネル層23の厚さよ
りも僅かに拡がった部分で零に近付く。基板表面側のア
ンドープGaAs層、つまり、第2の半導体層24の厚
さは、この拡がった領域に存在する上記電子が第3の半
導体層25に達しない厚さになっている。
ては一番下のサブバンドEA にあり、電界が印加され
てエネルギを得ることによって電子はこの上にある二番
目のサブバンドEB および三番目のサブバンドEc
に移り、順次エネルギ準位の高いサブバンドに移行する
。そして、電子の存在確率は、各サブバンドにおいて図
示の波動関数の拡がりを呈し、チャネル層23の厚さよ
りも僅かに拡がった部分で零に近付く。基板表面側のア
ンドープGaAs層、つまり、第2の半導体層24の厚
さは、この拡がった領域に存在する上記電子が第3の半
導体層25に達しない厚さになっている。
【0016】また、第3の半導体層25には後述するゲ
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第3の半導体層
25,第2の半導体層24およびチャネル層23の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがFETの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
26は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第3の半導体層
25,第2の半導体層24およびチャネル層23の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがFETの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
26は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
【0017】次に、上記のように、各層を順次半導体基
板21上に形成した後、最上層のコンタクト層26上に
AuGe/Ni金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層26にオーミック接触したドレイン
電極27およびソース電極28を形成する(図2(b)
参照)。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極27およびソース電
極28間の中央部にあるコンタクト層26をエッチング
により選択的に除去し、リセス29を形成する(同図(
c)参照)。
板21上に形成した後、最上層のコンタクト層26上に
AuGe/Ni金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層26にオーミック接触したドレイン
電極27およびソース電極28を形成する(図2(b)
参照)。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極27およびソース電
極28間の中央部にあるコンタクト層26をエッチング
により選択的に除去し、リセス29を形成する(同図(
c)参照)。
【0018】次に、このリセス29において露出してい
る第3の半導体層25にショットキ接触したTi/Pt
/Au金属からなるゲート電極30を形成する。この結
果、図1に示される構造をしたFETが完成される。
る第3の半導体層25にショットキ接触したTi/Pt
/Au金属からなるゲート電極30を形成する。この結
果、図1に示される構造をしたFETが完成される。
【0019】このような構造において、ドレイン電極2
7およびソース電極28間に電圧が印加されると、チャ
ネル層23中の電子には電界が加えられる。このため、
サブバンドEA に分布していた電子は、この電界印加
により供与されたエネルギによって、エネルギ準位の高
いサブバンドEB に移動する。一番下のサブバンドE
A では電子の存在確率は、図3の波動関数の拡がりに
示されるように、チャネル層23の中心部が高いため、
不純物の散乱の影響を大きく受けて電子速度は低くなっ
ている。しかし、この上のサブバンドEB およびEc
では電子の存在確率のピークは中心部から図示のよう
にずれるため、不純物の散乱の影響を受け難くなる。こ
のため、エネルギ準位の高いサブバンドEB およびE
c に分布するチャネル層23中の電子は走行速度が高
くなる。
7およびソース電極28間に電圧が印加されると、チャ
ネル層23中の電子には電界が加えられる。このため、
サブバンドEA に分布していた電子は、この電界印加
により供与されたエネルギによって、エネルギ準位の高
いサブバンドEB に移動する。一番下のサブバンドE
A では電子の存在確率は、図3の波動関数の拡がりに
示されるように、チャネル層23の中心部が高いため、
不純物の散乱の影響を大きく受けて電子速度は低くなっ
ている。しかし、この上のサブバンドEB およびEc
では電子の存在確率のピークは中心部から図示のよう
にずれるため、不純物の散乱の影響を受け難くなる。こ
のため、エネルギ準位の高いサブバンドEB およびE
c に分布するチャネル層23中の電子は走行速度が高
くなる。
【0020】ドレイン・ソース間に印加される電圧を上
げると、チャネル層23中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはV形ポテンシャルからチャネル層2
3を挟む第1の半導体層22および第2の半導体層24
へ飛び出す。この際、飛び出す電子量はチャネル層23
上にある第2の半導体層24の方が圧倒的に多く、電子
は主としてこの第2の半導体層24中を走行するように
なる。チャネル層23を挟む各層22,24はほぼアン
ドープ状態であり、しかも、電子が主として走行する第
2の半導体層24は電子輸送特性が優れているため、電
子は高速で走行するようになる。このため、不純物散乱
の影響を受け易い高ドープのチャネル層23を用いても
、低電界での電子移動度は従来のHEMTに比較して低
いが、実際にデバイスが動作する高電界の下では、HE
MTと同等かもしくはそれ以上の高周波特性を示すよう
になる。
げると、チャネル層23中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはV形ポテンシャルからチャネル層2
3を挟む第1の半導体層22および第2の半導体層24
へ飛び出す。この際、飛び出す電子量はチャネル層23
上にある第2の半導体層24の方が圧倒的に多く、電子
は主としてこの第2の半導体層24中を走行するように
なる。チャネル層23を挟む各層22,24はほぼアン
ドープ状態であり、しかも、電子が主として走行する第
2の半導体層24は電子輸送特性が優れているため、電
子は高速で走行するようになる。このため、不純物散乱
の影響を受け易い高ドープのチャネル層23を用いても
、低電界での電子移動度は従来のHEMTに比較して低
いが、実際にデバイスが動作する高電界の下では、HE
MTと同等かもしくはそれ以上の高周波特性を示すよう
になる。
【0021】また、本実施例によるFETにおいては、
AlGaAsからなる第3の半導体層25とチャネル層
23とは、前述のようにチャネル層23中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るAlGaAs層とチャネル
層とが近接した構造を有する従来のHEMTやDMTの
ように、実空間遷移による高周波特性の劣化は生じなく
なる。また、これら従来の各FETにおける、ゲート電
圧Vg変化に対する相互コンダクタンスgm 特性は、
ある特定のゲート電圧値に対してgm 値がピークを持
つ特性を有していた。しかし、本実施例による相互コン
ダクタンス特性においては、ある範囲を持つゲート電圧
変化に対してgm 値のピークが維持される特性を有し
ている。従って、本実施例によればFETの設計は容易
になり、また、得られるFETの特性が安定して常に高
い利得を確保することが可能になり、歪みのない出力が
得られるようになる。
AlGaAsからなる第3の半導体層25とチャネル層
23とは、前述のようにチャネル層23中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るAlGaAs層とチャネル
層とが近接した構造を有する従来のHEMTやDMTの
ように、実空間遷移による高周波特性の劣化は生じなく
なる。また、これら従来の各FETにおける、ゲート電
圧Vg変化に対する相互コンダクタンスgm 特性は、
ある特定のゲート電圧値に対してgm 値がピークを持
つ特性を有していた。しかし、本実施例による相互コン
ダクタンス特性においては、ある範囲を持つゲート電圧
変化に対してgm 値のピークが維持される特性を有し
ている。従って、本実施例によればFETの設計は容易
になり、また、得られるFETの特性が安定して常に高
い利得を確保することが可能になり、歪みのない出力が
得られるようになる。
【0022】また、チャネル層23はある程度の厚さを
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、2次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のHEMTに比較し、遥かに
優れた電流駆動能力が得られる。
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、2次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のHEMTに比較し、遥かに
優れた電流駆動能力が得られる。
【0023】また、ゲート電極30はほぼアンドープ状
態のAlGaAsからなる第3の半導体層25とショッ
トキ接触を形成しているため、ショットキ障壁は高くな
る。このため、高バイアス条件でデバイスを動作させる
ことが可能になり、出力特性は向上する。しかも、チャ
ネル中を走行する電子速度が高くなって雑音性能は向上
する。
態のAlGaAsからなる第3の半導体層25とショッ
トキ接触を形成しているため、ショットキ障壁は高くな
る。このため、高バイアス条件でデバイスを動作させる
ことが可能になり、出力特性は向上する。しかも、チャ
ネル中を走行する電子速度が高くなって雑音性能は向上
する。
【0024】従って、本実施例によるFETは、超高周
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
【0025】なお、上記実施例の説明では、チャネル層
23を挟む第1および第2の各半導体層22,24をア
ンドープGaAsとして説明したが、必ずしもこの材料
に限定されない。チャネル層23にほぼ格子整合する結
晶構造を有し、電子輸送特性に優れた例えばアンドープ
InGaAsであっても良く、上記実施例と同様な効果
を奏する。また、チャネルを形成する電子は主として第
2の半導体層24を走行するため、第1の半導体層22
は第2の半導体層24と必ず同じ材料でなくても良く、
半導体基板21およびチャネル層23にほぼ格子整合す
る結晶構造を持つものであれば良い。
23を挟む第1および第2の各半導体層22,24をア
ンドープGaAsとして説明したが、必ずしもこの材料
に限定されない。チャネル層23にほぼ格子整合する結
晶構造を有し、電子輸送特性に優れた例えばアンドープ
InGaAsであっても良く、上記実施例と同様な効果
を奏する。また、チャネルを形成する電子は主として第
2の半導体層24を走行するため、第1の半導体層22
は第2の半導体層24と必ず同じ材料でなくても良く、
半導体基板21およびチャネル層23にほぼ格子整合す
る結晶構造を持つものであれば良い。
【0026】
【発明の効果】以上説明したように本発明によれば、ド
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第1の半導体層および第2
の半導体層に飛び出し、主に電子輸送特性の優れた第2
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第1の半導体層および第2
の半導体層に飛び出し、主に電子輸送特性の優れた第2
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
【0027】このため、チャネル中を走行する電子速度
を低下させることなく、電流駆動能力の優れたFETを
提供することが可能になる。
を低下させることなく、電流駆動能力の優れたFETを
提供することが可能になる。
【図1】本発明の一実施例によるFETの構造を示す断
面図である。
面図である。
【図2】図1に示された本実施例によるFETの製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図3】本実施例によるFETのチャネル付近のエネル
ギバンド図である。
ギバンド図である。
【図4】従来のHEMTの構造を示す断面図である。
【図5】従来のDMTの構造を示す断面図である。
【図6】従来のAlGaAs/GaAs系ヘテロ接合に
おける実空間遷移を説明するためのエネルギバンド図で
ある。
おける実空間遷移を説明するためのエネルギバンド図で
ある。
21…半絶縁性GaAs半導体基板
22…第1の半導体層(p− 型アンドープGaAs)
23…チャネル層(SiドープGaAs)24…第2の
半導体層(n− 型アンドープGaAs)25…第3の
半導体層(n− 型アンドープAlx Ga1−x A
s) 26…コンタクト層(n+ 型GaAs)27…ドレイ
ン電極 28…ソース電極 30…ゲート電極
23…チャネル層(SiドープGaAs)24…第2の
半導体層(n− 型アンドープGaAs)25…第3の
半導体層(n− 型アンドープAlx Ga1−x A
s) 26…コンタクト層(n+ 型GaAs)27…ドレイ
ン電極 28…ソース電極 30…ゲート電極
Claims (1)
- 【請求項1】 不純物を全く含まないまたは低濃度に
含む第1の半導体層と、この第1の半導体層にほぼ格子
整合する結晶構造を有しかつn型の不純物を高い濃度に
含んで薄く形成されたGaAsからなるチャネル層と、
このチャネル層にほぼ格子整合する結晶構造を有しかつ
このチャネル層よりも電子輸送特性の優れた材質からな
る不純物を全く含まないまたは低濃度に含む第2の半導
体層と、この第2の半導体層とヘテロ接合を形成しかつ
ゲート電極にショットキ接触するAlの組成比Xが0を
越え0.3以下のAlX Ga1−X Asからなる不
純物を全く含まないまたは低濃度に含む第3の半導体層
とを備えて形成されたことを特徴とする電界効果トラン
ジスタ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03002792A JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
US07/818,537 US5436470A (en) | 1991-01-14 | 1992-01-09 | Field effect transistor |
CA002059232A CA2059232A1 (en) | 1991-01-14 | 1992-01-13 | Field effect transistor |
KR1019920000324A KR960000385B1 (ko) | 1991-01-14 | 1992-01-13 | 전계효과트랜지스터 |
EP19920100502 EP0495452A3 (en) | 1991-01-14 | 1992-01-14 | Field effect transistor |
US08/370,427 US5508530A (en) | 1991-01-14 | 1995-01-09 | Field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03002792A JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04241431A true JPH04241431A (ja) | 1992-08-28 |
JP3122474B2 JP3122474B2 (ja) | 2001-01-09 |
Family
ID=11539219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03002792A Expired - Fee Related JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3122474B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194670A (ja) * | 2007-04-19 | 2007-08-02 | Oki Electric Ind Co Ltd | 化合物半導体素子 |
-
1991
- 1991-01-14 JP JP03002792A patent/JP3122474B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194670A (ja) * | 2007-04-19 | 2007-08-02 | Oki Electric Ind Co Ltd | 化合物半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
JP3122474B2 (ja) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6429467B1 (en) | Heterojunction field effect transistor | |
US6177685B1 (en) | Nitride-type III-V HEMT having an InN 2DEG channel layer | |
JPH0547798A (ja) | 抵抗性AlGaAsを有するGaAs FET | |
JPH0815213B2 (ja) | 電界効果トランジスタ | |
JPH0812916B2 (ja) | 電界効果トランジスタ | |
KR960000385B1 (ko) | 전계효과트랜지스터 | |
JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
JPH06188271A (ja) | 電界効果トランジスタ | |
JP2964637B2 (ja) | 電界効果トランジスタ | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JP3122474B2 (ja) | 電界効果トランジスタ | |
JP3122471B2 (ja) | 電界効果トランジスタ | |
US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
JP3122472B2 (ja) | 電界効果トランジスタ | |
JPH04245645A (ja) | 電界効果トランジスタ | |
JP3122473B2 (ja) | 電界効果トランジスタ | |
JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH04245648A (ja) | 電界効果トランジスタ | |
JPH04245646A (ja) | 電界効果トランジスタ | |
JP2917719B2 (ja) | 電界効果トランジスタ | |
CA2055665C (en) | Field effect transistor | |
JPH04245647A (ja) | 電界効果トランジスタ | |
JPH04245649A (ja) | 電界効果トランジスタ | |
JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |