JP2973225B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2973225B2 JP2973225B2 JP2246597A JP24659790A JP2973225B2 JP 2973225 B2 JP2973225 B2 JP 2973225B2 JP 2246597 A JP2246597 A JP 2246597A JP 24659790 A JP24659790 A JP 24659790A JP 2973225 B2 JP2973225 B2 JP 2973225B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum well
- semiconductor device
- quantum
- minute
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置及び、その製造方法に関し、特
に共鳴トンネル効果を利用した半導体装置及び、その製
造方法に関する。
に共鳴トンネル効果を利用した半導体装置及び、その製
造方法に関する。
（従来の技術） 共鳴トンネル効果は顕著な微分負性抵抗を有する事か
ら、新機能三端子素子への応用が極めて有望であり、各
所で研究が行われている。従来の共鳴トンネル効果を利
用した三端子素子の一例としては、横山らによるジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
（Jpn.J.Appl.Phys.）第24巻、L853頁−L854頁、1985年
に報告された共鳴トンネリング・ホットエレクトロン・
トランジスタ（RHET:Ｒesonant−Tunneling Ｈot Ｅlec
tron Ｔransistor）がある。この具体的な構造の平面図
を第２図（ａ）に示した。又、この平面図のＣ−Ｄに沿
った断面図を第２図（ｂ）に示した。通常の素子構造は
分子線エピタキシャル成長法（MBE）あるいは、有機金
属化学蒸着法（MOCVD）により、ｎ−GaAs基板12上にノ
ンドープAlGaAs層13、ｎ−GaAsペース層14、量子井戸層
を形成するAlGaAsポテンシャルバリア層15、17及び、Ga
Asサンドイッチ層16、さらにｎ−GaAsエミッタ層18を第
２図（ｂ）のように積層し、ベース電極を取るために、
図の様に、一部をベース層までエッチングし、エミッタ
電極19、ベース電極20、コレクタ電極21をそれぞれ図の
様に形成している。
ら、新機能三端子素子への応用が極めて有望であり、各
所で研究が行われている。従来の共鳴トンネル効果を利
用した三端子素子の一例としては、横山らによるジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
（Jpn.J.Appl.Phys.）第24巻、L853頁−L854頁、1985年
に報告された共鳴トンネリング・ホットエレクトロン・
トランジスタ（RHET:Ｒesonant−Tunneling Ｈot Ｅlec
tron Ｔransistor）がある。この具体的な構造の平面図
を第２図（ａ）に示した。又、この平面図のＣ−Ｄに沿
った断面図を第２図（ｂ）に示した。通常の素子構造は
分子線エピタキシャル成長法（MBE）あるいは、有機金
属化学蒸着法（MOCVD）により、ｎ−GaAs基板12上にノ
ンドープAlGaAs層13、ｎ−GaAsペース層14、量子井戸層
を形成するAlGaAsポテンシャルバリア層15、17及び、Ga
Asサンドイッチ層16、さらにｎ−GaAsエミッタ層18を第
２図（ｂ）のように積層し、ベース電極を取るために、
図の様に、一部をベース層までエッチングし、エミッタ
電極19、ベース電極20、コレクタ電極21をそれぞれ図の
様に形成している。
素子の典型的なエミッタ・ベース電圧に対するコレク
タ電流を第２図（ｃ）に示した。この図に示された様
に、負性伝達コンダクタンスが明瞭に見られている。
タ電流を第２図（ｃ）に示した。この図に示された様
に、負性伝達コンダクタンスが明瞭に見られている。
（発明が解決しようとする課題） 以上の説明から解るように、確かに従来例により負性
伝達コンダクタンスが得られ、論理演算等の新機能素子
が実現できる可能性がある。しかしながら、更に多値論
理演算や多進数数値演算・メモリに応用する事を考えた
場合、一素子に二個以上の負性伝達コンダクタンスが得
られる事が望まれる。従来のRHETのような素子において
も、励起準位Ei（ｉ＝２、３…）における共鳴トンネル
効果を利用し、複数の負性伝達コンダクタンスを得る事
が原理的には可能である。しかしながら、従来のRHETで
得られる負性抵抗は高々一個である。これは、ｉ≧２の
励起準位においては電子の閉じ込めが充分でない事が原
因である。本発明の目的は、この様な問題点を解決し
た、複数の負性伝達コンダクタンスが得られる半導体装
置及び、その製造方法を提供するものである。
伝達コンダクタンスが得られ、論理演算等の新機能素子
が実現できる可能性がある。しかしながら、更に多値論
理演算や多進数数値演算・メモリに応用する事を考えた
場合、一素子に二個以上の負性伝達コンダクタンスが得
られる事が望まれる。従来のRHETのような素子において
も、励起準位Ei（ｉ＝２、３…）における共鳴トンネル
効果を利用し、複数の負性伝達コンダクタンスを得る事
が原理的には可能である。しかしながら、従来のRHETで
得られる負性抵抗は高々一個である。これは、ｉ≧２の
励起準位においては電子の閉じ込めが充分でない事が原
因である。本発明の目的は、この様な問題点を解決し
た、複数の負性伝達コンダクタンスが得られる半導体装
置及び、その製造方法を提供するものである。
（課題を解決するための手段） 本発明は、キャリアの量子準位が生成される量子井戸
構造が形成され、この量子井戸の共鳴トンネル現象を利
用する半導体装置であって、形成された微小量子井戸が
量子井戸を形成する層構造に垂直な複数の面で素子分離
された多重細線を形成することで微小量子井戸間で互い
にトンネル現象を起こさないように量子井戸構造の集合
体が形成され複数の負性コンダクタンス有することを特
徴としている。また、素子分離が量子井戸を形成する層
構造を混晶化した層であることを特徴とする。
構造が形成され、この量子井戸の共鳴トンネル現象を利
用する半導体装置であって、形成された微小量子井戸が
量子井戸を形成する層構造に垂直な複数の面で素子分離
された多重細線を形成することで微小量子井戸間で互い
にトンネル現象を起こさないように量子井戸構造の集合
体が形成され複数の負性コンダクタンス有することを特
徴としている。また、素子分離が量子井戸を形成する層
構造を混晶化した層であることを特徴とする。
また、本発明は、キャリアの量子準位が生成される量
子井戸構造が形成され、この量子井戸の共鳴トンネル現
象を利用する半導体装置であって、形成された微小量子
井戸が量子井戸を形成する層構造に垂直な複数の面で素
子分離された多重細線を形成することで微小量子井戸間
で互いにトンネル現象を起こさないように量子井戸構造
の集合体が形成されたことで複数の負性コンダクタンス
有する半導体装置の製造方法であり、微小量子井戸分離
のための素子分離が量子井戸を形成する層構造をイオン
注入により混晶化したことを特徴とする。
子井戸構造が形成され、この量子井戸の共鳴トンネル現
象を利用する半導体装置であって、形成された微小量子
井戸が量子井戸を形成する層構造に垂直な複数の面で素
子分離された多重細線を形成することで微小量子井戸間
で互いにトンネル現象を起こさないように量子井戸構造
の集合体が形成されたことで複数の負性コンダクタンス
有する半導体装置の製造方法であり、微小量子井戸分離
のための素子分離が量子井戸を形成する層構造をイオン
注入により混晶化したことを特徴とする。
また、キャリアの量子準位が生成される量子井戸構造
が形成され、この量子井戸の共鳴トンネル現象を利用す
る半導体装置であって、形成された微小量子井戸が前記
量子井戸を形成する層構造に垂直な複数の面で素子分離
された多重細線を形成することで微小量子井戸間で互い
にトンネル現象を起こさないように量子井戸構造の集合
体が形成されたことで複数の負性コンダクタンス有する
半導体装置の製造方法であって、微小量子井戸分離のた
めの素子分離が量子井戸を形成する層構造を選択エッチ
ングにより行うことを特徴とする半導体装置の製造方法
である。更に、エッチングに引き続いて選択エピタキシ
ャル成長を行って素子分離を行うことも可能である。
が形成され、この量子井戸の共鳴トンネル現象を利用す
る半導体装置であって、形成された微小量子井戸が前記
量子井戸を形成する層構造に垂直な複数の面で素子分離
された多重細線を形成することで微小量子井戸間で互い
にトンネル現象を起こさないように量子井戸構造の集合
体が形成されたことで複数の負性コンダクタンス有する
半導体装置の製造方法であって、微小量子井戸分離のた
めの素子分離が量子井戸を形成する層構造を選択エッチ
ングにより行うことを特徴とする半導体装置の製造方法
である。更に、エッチングに引き続いて選択エピタキシ
ャル成長を行って素子分離を行うことも可能である。
（作用） 本発明の作用を以下に説明する。
一方向（ｚ方向とする）に積層したバリア層により形
成した量子井戸をさらにｘ、ｙ方向にも狭窄する事によ
って、擬０次元状態の形成が実現可能となり、この擬０
次元状態に伴い、元の量子井戸によるエネルギー準位は
さらにサブレベルに分裂する事が知られている。このサ
ブレベルの間隔はｘ、ｙ方向を狭窄するディメンジョン
に依存し、より微細に狭窄されるほど広くなる為、ｘ、
ｙ方向の加工幅により、サブレベル間隔の制御が可能と
なる。更に、元の準位と同様にこのサブレベルを介した
共鳴トンネルも可能となるので、これまで一つの負の微
分コンダクタンスしか得られなかった量子井戸に、制御
された間隔で複数個の負の微分コンダクタンスが得られ
るようになることが解る。またこの負の微分コンダクタ
ンスの強度を稼ぐ為に、多数個の擬０次元量子井戸を集
めた形で用いることは有用である。
成した量子井戸をさらにｘ、ｙ方向にも狭窄する事によ
って、擬０次元状態の形成が実現可能となり、この擬０
次元状態に伴い、元の量子井戸によるエネルギー準位は
さらにサブレベルに分裂する事が知られている。このサ
ブレベルの間隔はｘ、ｙ方向を狭窄するディメンジョン
に依存し、より微細に狭窄されるほど広くなる為、ｘ、
ｙ方向の加工幅により、サブレベル間隔の制御が可能と
なる。更に、元の準位と同様にこのサブレベルを介した
共鳴トンネルも可能となるので、これまで一つの負の微
分コンダクタンスしか得られなかった量子井戸に、制御
された間隔で複数個の負の微分コンダクタンスが得られ
るようになることが解る。またこの負の微分コンダクタ
ンスの強度を稼ぐ為に、多数個の擬０次元量子井戸を集
めた形で用いることは有用である。
またこの擬０次元状態の実現に当たっては、量子井戸
の層構造形成後、イオン注入などによる素子分離やヘテ
ロ界面の混晶化による手法が用いることができるが、本
発明によるｘ、ｙ方向の狭窄により、電子は必然的にｚ
方向に擬１次元的な運動を強いられる事となり、榊によ
りジャバニーズ・ジャーナル・オブ・アプライド・フィ
ジックス（Jpn.J.Appl.Phys.）、第19巻、L735頁、1980
年に指摘されているような電子の移動度の増大、従っ
て、デバイスの高速化も副次的な効果として期待でき
る。
の層構造形成後、イオン注入などによる素子分離やヘテ
ロ界面の混晶化による手法が用いることができるが、本
発明によるｘ、ｙ方向の狭窄により、電子は必然的にｚ
方向に擬１次元的な運動を強いられる事となり、榊によ
りジャバニーズ・ジャーナル・オブ・アプライド・フィ
ジックス（Jpn.J.Appl.Phys.）、第19巻、L735頁、1980
年に指摘されているような電子の移動度の増大、従っ
て、デバイスの高速化も副次的な効果として期待でき
る。
（実施例） 以下、図面を参照して本発明を詳細に説明する。
第１図（ａ）は本発明の一実施例の半導体装置におけ
る要部の平面図、第１図（ｂ）は（ａ）図のＡ−Ｂにお
いて切断した構造断面図である。第１図（ａ）、（ｂ）
を参照して本発明の半導体装置の製造方法の実施例を説
明する。
る要部の平面図、第１図（ｂ）は（ａ）図のＡ−Ｂにお
いて切断した構造断面図である。第１図（ａ）、（ｂ）
を参照して本発明の半導体装置の製造方法の実施例を説
明する。
分子線エピタキシャル成長法（MBE）あるいは、有機
金属化学蒸着法（MOCVD）により、ｎ−GaAs基板１上に
ノンドープAlGaAs層２、ｎ−GaAsベース層３、量子井戸
層を形成する厚さ100ÅのAlGaAsポテンシャルバリア層
４、６及び、厚さ60ÅのGaAsサンドイッチ層５、さらに
ｎ−GaAsエミッタ層７を第１図（ｂ）に示したように堆
積した後、ベース電極を取るために、この図の様に、ベ
ース層までエッチングする。その後、本発明の効果を得
る為に、この図において素子分離領域11をガリウム集束
イオンビーム（FIB）による混晶化を用いて作成するべ
く、第１図（ａ）のように90度異なる方向に各線幅0.1
μｍの多重細線を形成するように注入する。この時、第
１図（ｂ）で示したようにAlGaAs層４まで素子分離し、
ベース層はなるべく素子分離しないように注意してイオ
ンのエネルギを制御する。こうして一辺0.1μｍの矩形
の微小量子井戸の集合体が形成される。この素子分離の
プロセスは選択エッチングによっても実現できる。例え
ばエミッタ層７を形成した後、EB露光法により素子分離
領域11をパターニングし、エッチングを行って、第１図
（ｂ）の素子分離領域を削り取ればよい。この際、選択
エピ成長により、エッチング領域を埋め戻してもよい。
このプロセスによれば、素子分離領域を下側の量子井戸
層４で、正確に止める事ができ、有利な点がある。以上
のプロセスを終了した後、エミッタ電極８、ベース電極
９、コレクタ電極10を第１図（ｂ）の様に被着して素子
が完成する。
金属化学蒸着法（MOCVD）により、ｎ−GaAs基板１上に
ノンドープAlGaAs層２、ｎ−GaAsベース層３、量子井戸
層を形成する厚さ100ÅのAlGaAsポテンシャルバリア層
４、６及び、厚さ60ÅのGaAsサンドイッチ層５、さらに
ｎ−GaAsエミッタ層７を第１図（ｂ）に示したように堆
積した後、ベース電極を取るために、この図の様に、ベ
ース層までエッチングする。その後、本発明の効果を得
る為に、この図において素子分離領域11をガリウム集束
イオンビーム（FIB）による混晶化を用いて作成するべ
く、第１図（ａ）のように90度異なる方向に各線幅0.1
μｍの多重細線を形成するように注入する。この時、第
１図（ｂ）で示したようにAlGaAs層４まで素子分離し、
ベース層はなるべく素子分離しないように注意してイオ
ンのエネルギを制御する。こうして一辺0.1μｍの矩形
の微小量子井戸の集合体が形成される。この素子分離の
プロセスは選択エッチングによっても実現できる。例え
ばエミッタ層７を形成した後、EB露光法により素子分離
領域11をパターニングし、エッチングを行って、第１図
（ｂ）の素子分離領域を削り取ればよい。この際、選択
エピ成長により、エッチング領域を埋め戻してもよい。
このプロセスによれば、素子分離領域を下側の量子井戸
層４で、正確に止める事ができ、有利な点がある。以上
のプロセスを終了した後、エミッタ電極８、ベース電極
９、コレクタ電極10を第１図（ｂ）の様に被着して素子
が完成する。
完成した素子のエミッタ・ベース電圧に対するコレク
タ電流を第１図（ｃ）に示した。この図に示された様
に、複数のピークが明瞭に見られており、多値論理回路
の構成が可能となる。実際、本素子を用いて作製した多
値論理回路の動作速度（ベース走行時間）を評価する
と、一素子当たり、1psの値が求められ、通常のRHETの
値2psに比べて倍の速度であることがわかった。これは
作用の項で指摘した、電子の進行方向が１次元的になっ
ている事から生じる効果であると考えられる。
タ電流を第１図（ｃ）に示した。この図に示された様
に、複数のピークが明瞭に見られており、多値論理回路
の構成が可能となる。実際、本素子を用いて作製した多
値論理回路の動作速度（ベース走行時間）を評価する
と、一素子当たり、1psの値が求められ、通常のRHETの
値2psに比べて倍の速度であることがわかった。これは
作用の項で指摘した、電子の進行方向が１次元的になっ
ている事から生じる効果であると考えられる。
本実施例では微小量子井戸を述べてきたが、もちろん
単一の量子井戸も、ほぼ同様のプロセスで形成できる。
また本実施例では微小量子井戸を一辺0.1μｍの矩形と
したが更に小さくしてもよい。
単一の量子井戸も、ほぼ同様のプロセスで形成できる。
また本実施例では微小量子井戸を一辺0.1μｍの矩形と
したが更に小さくしてもよい。
本発明は微小量子井戸、１個でも有効であるが、本実
施例のように集合体とした方がより顕著に効果がある。
また本実施例では素子分離あるいは混晶化を90度異なる
２方向で行ったがこれに限る必要はなく、円形や多角形
の形状でもよい。
施例のように集合体とした方がより顕著に効果がある。
また本実施例では素子分離あるいは混晶化を90度異なる
２方向で行ったがこれに限る必要はなく、円形や多角形
の形状でもよい。
又、本実施例ではRHETへの応用を示したが、共鳴トン
ネルダイオードを有するヘテロバイポーラトランジスタ
（HBT）いわゆるRBT等の他の素子に応用する事も当然可
能である。
ネルダイオードを有するヘテロバイポーラトランジスタ
（HBT）いわゆるRBT等の他の素子に応用する事も当然可
能である。
（発明の効果） 以上、説明したように、本発明は量子準位が生成され
る量子井戸構造を有し、この量子準位の共鳴トンネル現
象を利用する半導体装置において、量子井戸が微小量子
井戸あるいはその集合体として形成されている事を特徴
としている。この様な微小量子井戸は擬０次元系と見な
すことが出来、この擬０次元系に伴うサブバンドの形成
により出現する、複数の負性伝達コンダクタンスを多値
論理回路等に応用するものである。一つの典型的な例と
してRHETへの応用を実施例では述べたが、従来では複数
のRHET素子を組み合せて作る必要のあった回路を単一の
素子により実現できる等、集積化に対しても有利である
事がわかる。
る量子井戸構造を有し、この量子準位の共鳴トンネル現
象を利用する半導体装置において、量子井戸が微小量子
井戸あるいはその集合体として形成されている事を特徴
としている。この様な微小量子井戸は擬０次元系と見な
すことが出来、この擬０次元系に伴うサブバンドの形成
により出現する、複数の負性伝達コンダクタンスを多値
論理回路等に応用するものである。一つの典型的な例と
してRHETへの応用を実施例では述べたが、従来では複数
のRHET素子を組み合せて作る必要のあった回路を単一の
素子により実現できる等、集積化に対しても有利である
事がわかる。
第１図は本発明を説明する図であり、第１図（ａ）は本
発明の一実施例の半導体装置の平面図であり、第１図
（ｂ）は、実施例を平面図で示したＡ−Ｂで切断した時
の断面図である。第１図（ｃ）は、実施例のエミッタ・
ベース電圧に対するコレクタ電流の関係を表す図であ
る。第２図は従来例を説明する図であり、第２図（ａ）
は従来例の素子の平面図、第２図（ｂ）は平面図のＣ−
Ｄでの断面図である。第２図（ｃ）は従来例のエミッタ
・ベース電圧に対するコレクタ電流の関係を示す図であ
る。 各図において １……ｎ−GaAs基板、２……ノンドープAlGaAs層、３…
…ｎ−GaAsベース層、４及び６……量子井戸層を形成す
るAlGaAsポテンシャルバリア層、５……GaAsサンドイッ
チ層、７……ｎ−GaAsエミッタ層、11……素子分離領
域、８……エミッタ電極、９……ベース電極、10……コ
レクタ電極、12……ｎ−GaAs基板、13……ノンドープAl
GaAs層、14……ｎ−GaAsベース層、15及び17……量子井
戸層を形成するAlGaAsポテンシャルバリア層、16……Ga
Asサンドイッチ層、18……ｎ−GaAsエミッタ層、19……
エミッタ電極、20……ベース電極、21……コレクタ電極
発明の一実施例の半導体装置の平面図であり、第１図
（ｂ）は、実施例を平面図で示したＡ−Ｂで切断した時
の断面図である。第１図（ｃ）は、実施例のエミッタ・
ベース電圧に対するコレクタ電流の関係を表す図であ
る。第２図は従来例を説明する図であり、第２図（ａ）
は従来例の素子の平面図、第２図（ｂ）は平面図のＣ−
Ｄでの断面図である。第２図（ｃ）は従来例のエミッタ
・ベース電圧に対するコレクタ電流の関係を示す図であ
る。 各図において １……ｎ−GaAs基板、２……ノンドープAlGaAs層、３…
…ｎ−GaAsベース層、４及び６……量子井戸層を形成す
るAlGaAsポテンシャルバリア層、５……GaAsサンドイッ
チ層、７……ｎ−GaAsエミッタ層、11……素子分離領
域、８……エミッタ電極、９……ベース電極、10……コ
レクタ電極、12……ｎ−GaAs基板、13……ノンドープAl
GaAs層、14……ｎ−GaAsベース層、15及び17……量子井
戸層を形成するAlGaAsポテンシャルバリア層、16……Ga
Asサンドイッチ層、18……ｎ−GaAsエミッタ層、19……
エミッタ電極、20……ベース電極、21……コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 29/88 - 29/96
Claims (5)
- 【請求項１】キャリアの量子準位が生成される量子井戸
構造が形成され、この量子井戸の共鳴トンネル現象を利
用する半導体装置であって、形成された微小量子井戸が
前記量子井戸を形成する層構造に垂直な複数の面で素子
分離された多重細線を形成することで前記微小量子井戸
間で互いにトンネル現象を起こさないように前記量子井
戸構造の集合体が形成され複数の負性コンダクタンス有
することを特徴とする半導体装置。 - 【請求項２】前記素子分離が前記量子井戸を形成する層
構造を混晶化した層であることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】キャリアの量子準位が生成される量子井戸
構造が形成され、この量子井戸の共鳴トンネル現象を利
用する半導体装置であって、形成された微小量子井戸が
前記量子井戸を形成する層構造に垂直な複数の面で素子
分離された多重細線を形成することで微小量子井戸間で
互いにトンネル現象を起こさないように前記量子井戸構
造の集合体が形成されたことで複数の負性コンダクタン
ス有する半導体装置の製造方法であって、前記微小量子
井戸分離のための素子分離が前記量子井戸を形成する層
構造をイオン注入により混晶化したことを特徴とする半
導体装置の製造方法。 - 【請求項４】キャリアの量子準位が生成される量子井戸
構造が形成され、この量子井戸の共鳴トンネル現象を利
用する半導体装置であって、形成された微小量子井戸が
前記量子井戸を形成する層構造に垂直な複数の面で素子
分離された多重細線を形成することで微小量子井戸間で
互いにトンネル現象を起こさないように前記量子井戸構
造の集合体が形成されたことで複数の負性コンダクタン
ス有する半導体装置の製造方法であって、前記微小量子
井戸分離のための素子分離が前記量子井戸を形成する層
構造を選択エッチングにより行うことを特徴とする半導
体装置の製造方法。 - 【請求項５】前記選択エッチングに引き続いて選択エピ
タキシャル成長を行って素子分離を行う請求項４記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246597A JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246597A JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04125966A JPH04125966A (ja) | 1992-04-27 |
| JP2973225B2 true JP2973225B2 (ja) | 1999-11-08 |
Family
ID=17150786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246597A Expired - Lifetime JP2973225B2 (ja) | 1990-09-17 | 1990-09-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973225B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3271201B2 (ja) * | 1992-10-31 | 2002-04-02 | ソニー株式会社 | 量子干渉半導体装置及び量子干渉制御方法 |
| GB9311111D0 (en) * | 1993-05-28 | 1993-07-14 | Hitachi Europ Ltd | Quantum structure devices |
| JP2576417B2 (ja) * | 1994-08-30 | 1997-01-29 | 日本電気株式会社 | 共鳴トンネルバイポーラトランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032877A (en) * | 1984-07-02 | 1991-07-16 | Texas Instruments Incorporated | Quantum-coupled ROM |
| JPS61222216A (ja) * | 1985-03-28 | 1986-10-02 | Canon Inc | 超格子半導体の作製方法 |
| JP2680086B2 (ja) * | 1988-12-14 | 1997-11-19 | 富士通株式会社 | 半導体装置 |
-
1990
- 1990-09-17 JP JP2246597A patent/JP2973225B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04125966A (ja) | 1992-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5447873A (en) | Method of making a universal quantum dot logic cell | |
| JPH05251713A (ja) | 横型共鳴トンネリングトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3255661B2 (ja) | 電子遷移効果装置及びその製造方法 | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2973225B2 (ja) | 半導体装置およびその製造方法 | |
| TW202329463A (zh) | 具有水平限制通道的半導體超導體混合裝置及其形成方法 | |
| JP2527060B2 (ja) | 半導体装置 | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| EP0545255B1 (en) | Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation | |
| JPH06283708A (ja) | シャノン・セル回路 | |
| JPH0459786B2 (ja) | ||
| JPH0496274A (ja) | 高速半導体装置 | |
| JPS59181060A (ja) | 半導体装置 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2504785B2 (ja) | 半導体集積回路およびその製造方法 | |
| TW202329220A (zh) | 形成具有水平受限通道的半導體超導體混合裝置 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0239440A (ja) | 高速度トランジスタ | |
| JPS63232374A (ja) | 半導体装置 | |
| JP2510864B2 (ja) | 電界効果半導体装置 | |
| JPS6372166A (ja) | 半導体装置の製造方法 | |
| JPH05102198A (ja) | 擬１次元電界効果トランジスタとその製造方法 | |
| JPH11288947A (ja) | 半導体装置及びその製造方法 |