JPH07302886A - 量子メモリおよびそれに用いられる針状電極 - Google Patents

Abstract

(57)【要約】 【目的】 従来の半導体メモリと全く異なる動作原理に
基づく、超高集積度の量子メモリを実現し、また、それ
に用いる針状電極を提供する。 【構成】 順次積層された三段の量子ドットＱＤ_j-1 、
ＱＤ_j-2 、ＱＤ_j-3 により一つのメモリセルを構成し、
このメモリセルを二次元的に複数配列してメモリセルア
レーを構成する。量子ドットＱＤ_j-1 、ＱＤ_j-2 、ＱＤ
_j-3 は化合物半導体ヘテロ接合により形成する。また、
メモリセルアレーの量子ドットＱＤ_j-1側の主面にバッ
クゲートＢＧを設け、針状電極により印加される外部電
場を局所化する。針状電極は、中心電極の周囲に絶縁体
を介して外部電極を設けた構造とする。書き込みや読み
出しは、書き込みや読み出しを行うべきメモリセルを含
む領域にレーザー光を照射しながら、そのメモリセルに
針状電極を接近させて外部電場を印加することにより行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、量子メモリおよびそ
れに用いられる針状電極に関し、特に、量子箱（量子ド
ットとも呼ばれる）を用いた量子メモリおよびその書き
込み、読み出しまたは初期化を行うために用いられる針
状電極に関する。

【０００２】

【従来の技術】近年、ダイナミックＲＡＭやスタティッ
クＲＡＭなどの半導体メモリの集積度は益々増大してい
るが、これらの半導体メモリは、トランジスタやキャパ
シタなどによりメモリセルを構成し、これらのメモリセ
ル間を配線で接続し、メモリセルに対する書き込みや読
み出しも同じく配線を介して行う点で本質的に同一であ
る。

【０００３】

【発明が解決しようとする課題】上述の従来の半導体メ
モリにおいては、より一層の集積度の向上を図るべく引
き続き研究努力が払われているが、メモリセルの基本構
造が変わらず、メモリセル間を接続する配線なども不可
欠であるため、集積度に限界が来ることは明白である。

【０００４】したがって、この発明の目的は、従来の半
導体メモリとは全く異なる動作原理に基づく、超高集積
度の量子メモリを提供することにある。この発明の他の
目的は、量子メモリのメモリセルに対する書き込み、読
み出しまたは初期化を行うために用いられる針状電極を
提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、この発明による量子メモリは、順次積層された第１
の量子箱（ＱＤ_j-1 ）、第２の量子箱（ＱＤ_j-2 ）およ
び第３の量子箱（ＱＤ_j-3 ）によりメモリセルが構成さ
れ、第１の量子箱（ＱＤ_j-1 ）および第２の量子箱（Ｑ
Ｄ_j-2 ）の間の結合の強さと第２の量子箱（ＱＤ_j-2 ）
および第３の量子箱（ＱＤ_j-3 ）の間の結合の強さとが
互いに異なり、針状電極（ＮＥ）を用いてメモリセルに
対する書き込み、読み出しまたは初期化が行われる側の
主面と反対側の主面に、針状電極（ＮＥ）により印加さ
れる外部電場を書き込み、読み出しまたは初期化が行わ
れるメモリセルの近傍に局所化するための電極（ＢＧ）
が設けられていることを特徴とするものである。

【０００６】この発明による量子メモリの一実施形態に
おいては、第１の量子箱（ＱＤ_j-1）および第２の量子
箱（ＱＤ_j-2 ）の間の結合の強さよりも第２の量子箱
（ＱＤ_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の間の結
合の強さの方が大きい。

【０００７】ここで、量子箱間の結合の強さは、量子箱
間の障壁に対する電子または正孔のトンネリングしやす
さを示し、トンネリングしやすいほど結合の強さは大き
くなる。

【０００８】この発明による量子メモリの好適な一実施
形態においては、第１の量子箱（ＱＤ_j-1 ）、第２の量
子箱（ＱＤ_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の電
子の基底状態のエネルギー準位をそれぞれＥ₀ ^(j-1) 、
Ｅ₀ ^(j-2) およびＥ₀ ^(j-3)とし、第１の量子箱（ＱＤ
_j-1 ）、第２の量子箱（ＱＤ_j-2 ）および第３の量子箱
（ＱＤ_j-3 ）の電子の第１励起状態のエネルギー準位を
それぞれＥ₁ ^(j-1) 、Ｅ₁ ^(j-2) およびＥ₁ ^(j-3) と
し、第１の量子箱（ＱＤ_j-1 ）、第２の量子箱（ＱＤ
_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の正孔の基底状
態のエネルギー準位をそれぞれＨ₀ ^(j-1) 、Ｈ₀ ^(j-2)
およびＨ₀ ^(j-3) とし、第１の量子箱（ＱＤ_j-1 ）、第
２の量子箱（ＱＤ_j-2 ）および第３の量子箱（Ｑ
Ｄ_j-3 ）の電子の第１励起状態のエネルギー準位をそれ
ぞれＨ₁ ^(j-1) 、Ｈ₁ ^(j-2) およびＨ₁ ^(j-3) としたと
き、 Ｅ₀ ^(j-1) ＜Ｅ₀ ^(j-2) (1) Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) (2) ［Ｅ₁ ^(j-1) −Ｅ₀ ^(j-1) ］＞［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］ (3) ［Ｅ₁ ^(j-3) −Ｅ₀ ^(j-3) ］＞［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］ (4) ［Ｅ₀ ^(j-1) −Ｈ₀ ^(j-1) ］≠［Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) ］ (5) ［Ｅ₀ ^(j-3) −Ｈ₀ ^(j-3) ］≠［Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) ］ (6) が成立するように、第１の量子箱（ＱＤ_j-1 ）、第２の
量子箱（ＱＤ_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の
設計が行われる。

【０００９】この発明による量子メモリの好適な他の一
実施形態においては、 Ｅ₀ ^(j-1) ＜Ｅ₀ ^(j-2) (7) Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) (8) が成立するように、第１の量子箱（ＱＤ_j-1 ）、第２の
量子箱（ＱＤ_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の
設計が行われる。

【００１０】この発明による量子メモリにおいては、好
適には、書き込み時には、書き込みを行うべきメモリセ
ルに第１の光を照射しながら、書き込みを行うべきメモ
リセルに第１の量子箱（ＱＤ_j-1 ）、第２の量子箱（Ｑ
Ｄ_j-2 ）および第３の量子箱（ＱＤ_j-3 ）の積層方向の
第１の外部電場を印加する。ここで、第１の光として
は、外部電場が印加されていないときの第２の量子箱
（ＱＤ_j-2 ）における電子−正孔対生成エネルギーより
もその光子エネルギーが少し小さい単色光が好適に用い
られる。また、第１の外部電場の強さは、シュタルク・
シフトにより第２の量子箱（ＱＤ_j-2 ）における電子−
正孔対生成エネルギーが実効的に減少して第１の光が共
鳴吸収され、第２の量子箱（ＱＤ_j-2 ）内に電子−正孔
対が生成されるような強さに選ばれる。

【００１１】一方、この発明による量子メモリの読み出
し時には、読み出しを行うべきメモリセルに第２の光を
照射しながら、第１の外部電場と逆方向の第２の外部電
場を印加する。ここで、第２の光としては、第２の量子
箱（ＱＤ_j-2 ）の電子の基底状態のエネルギー準位Ｅ₀
^(j-2) と第１励起状態のエネルギー準位Ｅ₁ ^(j-2) との
差［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］に等しい光子エネルギー
を有する単色光が好適に用いられる。また、第２の外部
電場の強さは、エネルギーバンドの傾斜により第３の量
子箱（ＱＤ_j-3 ）の電子の基底状態のエネルギー準位Ｅ
₀ ^(j-3) と第２の量子箱（ＱＤ_j-2 ）の電子の基底状態
のエネルギー準位Ｅ₀ ^(j-2) とが一致するような強さに
選ばれる。

【００１２】この発明による量子メモリにおいては、好
適には、所定電圧が印加された針状電極を書き込みを行
うべきメモリセルまたは読み出しを行うべきメモリセル
に接近させることにより第１の外部電場または第２の外
部電場を印加する。

【００１３】また、この発明による量子メモリにおいて
は、特定のメモリセルの初期化（または消去）を行う場
合には、初期化を行うべきメモリセルに第２の外部電場
よりも大きい第３の外部電場を印加するかまたは第２の
外部電場を読み出し時よりも長時間印加して初期化を行
うべきメモリセル内で電子−正孔再結合を起こさせるこ
とにより初期化を行う。

【００１４】さらに、全てのメモリセルの初期化を一括
して行う場合には、量子メモリの温度を高くするかまた
は量子メモリに第３の光を照射して全てのメモリセル内
で電子−正孔再結合を起こさせる。

【００１５】この発明による量子メモリにおいて、典型
的には、第１の量子箱（ＱＤ_j-1 ）側の主面に電極（Ｂ
Ｇ）が設けられる。より具体的には、複数のメモリセル
から成るメモリセルアレーを構成するメモリセルの第１
の量子箱（ＱＤ_j-1 ）側の主面に電極（ＢＧ）が設けら
れる。この電極（ＢＧ）は通常、接地される。

【００１６】この発明による量子メモリにおいて、典型
的には、電極（ＢＧ）は導電性を有する半導体から成
る。この半導体は、具体的には、例えば、ｎ型ＧａＡ
ｓ、あるいは、ｎ型ＡｌＧａＡｓとｉ型ＧａＡｓとのヘ
テロ接合においてｎ型ＡｌＧａＡｓから供給される電子
から成る二次元電子ガスを有するｉ型ＧａＡｓである。

【００１７】この発明による量子メモリにおいては、第
１の量子箱、第２の量子箱および第３の量子箱は化合物
半導体ヘテロ接合により形成される。この化合物半導体
ヘテロ接合は、典型的には、タイプＩのヘテロ接合超格
子であり、具体的には、例えばＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接
合である。この化合物半導体ヘテロ接合はタイプＩＩの
ヘテロ接合超格子であってもよく、具体的には、例えば
ＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘ
テロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合であって
もよい。

【００１８】また、この発明は、順次積層された第１の
量子箱（ＱＤ_j-1 ）、第２の量子箱（ＱＤ_j-2 ）および
第３の量子箱（ＱＤ_j-3 ）によりメモリセルが構成さ
れ、第１の量子箱（ＱＤ_j-1 ）および第２の量子箱（Ｑ
Ｄ_j-2 ）の間の結合の強さと第２の量子箱（ＱＤ_j-2 ）
および第３の量子箱（ＱＤ_j-3 ）の間の結合の強さとが
互いに異なる量子メモリのメモリセルに対する書き込
み、読み出しまたは初期化を行うために用いられる針状
電極（ＮＥ）であって、第１の導電体から成る円柱状の
中心電極（３１）と、中心電極（３１）の周囲を覆うよ
うに設けられた絶縁体（３２）と、絶縁体（３２）の周
囲を覆うように設けられた第２の導電体から成る外部電
極（３３）とを有することを特徴とするものである。

【００１９】この発明による針状電極においては、典型
的には、外部電極（３３）が接地され、中心電極（３
１）に所定の電圧が印加される。この発明による針状電
極において、第１の導電体は例えばＩｎＡｓまたはＷ、
絶縁体はＳｉＯ₂ 、第２の導電体は金属、例えばＡｌで
ある。

【００２０】

【作用】上述のように構成されたこの発明による量子メ
モリによれば、従来の半導体メモリのメモリセルとは全
く異なり、順次積層された第１の量子箱、第２の量子箱
および第３の量子箱により一つのメモリセルが構成さ
れ、メモリセルに対する書き込みや読み出しは、光照射
や針状電極による外部電場の印加などを併用することに
より行うことができる。この場合、メモリセル間を接続
する配線は不要であり、書き込みや読み出しも配線なし
で行うことができる。このため、配線に起因するメモリ
セルの集積度の限界がなく、集積度の限界は、もっぱら
メモリセル１個当たりの実効的な占有面積から来るもの
だけである。さらに、この場合、針状電極を用いてメモ
リセルに対する書き込み、読み出しまたは初期化が行わ
れる側の主面と反対側の主面に、針状電極により印加さ
れる外部電場を書き込み、読み出しまたは初期化が行わ
れるメモリセルの近傍に局所化するための電極が設けら
れているので、例えばこの電極を接地し、針状電極に所
定電圧を印加してそのメモリセルに接近させたときに
は、そのメモリセルの近傍にだけ書き込み、読み出しま
たは初期化に必要な外部電場を印加することができる。
このため、隣接するメモリセル間の間隔を小さくするこ
とができ、その分だけメモリセルの高集積密度化を図る
ことができる。以上により、超高集積度を達成すること
ができる。具体的には、メモリセル１個当たりの実効的
な占有面積を、例えば５０ｎｍ×５０ｎｍ＝２５×１０
^-16 ｍ² 程度以下と従来の半導体メモリにおけるメモリ
セル１個当たりの実効的な占有面積に比べて極めて小さ
くすることができ、例えばメモリセルアレーのサイズが
６ｍｍ×６ｍｍである場合、１６ギガ・ビット以上もの
超高集積度を達成することができる。

【００２１】また、この発明による針状電極によれば、
中心電極の周囲に絶縁体を介して外部電極が設けられた
構造となっていることにより、例えば、外部電極を接地
し、中心電極に所定電圧を印加したとき、それにより発
生する外部電場は、この針状電極の先端部の近傍の空間
に局所化される。そして、書き込み、読み出しまたは初
期化を行うメモリセルにこの針状電極を用いて外部電場
を印加したときに量子メモリの表面に印加される電場も
局所化される。これによって、隣接するメモリセル間の
間隔を小さくすることができ、その分だけメモリセルの
高集積密度化を図ることができる。

【００２２】

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明の第１実施例による
量子メモリを概念的に示したものである。図１に示すよ
うに、この第１実施例による量子メモリにおいては、ｘ
方向およびｙ方向にメモリセルが配列されており、これ
らのメモリセルによりメモリセルアレーが構成されてい
る。この場合、ｘ方向にメモリセルがＭ個配列され、ｙ
方向にメモリセルがＮ個配列されており、メモリセルの
総数はＭＮ個である。これらのメモリセルに順番に１か
らＭＮまで番号を付ける。後述のように、各メモリセル
は三段の量子ドットから成る。図２はこの第１実施例に
よる量子メモリを示す斜視図であり、メモリセルアレー
の一部を示したものである。

【００２３】図２において、符号１は障壁層としてのＡ
ｌＧａＡｓ層を示す。この場合、ｘ−ｙ面に平行な第１
の面内に量子井戸層としての箱状のＩｎＧａＡｓ層２が
所定の配列パターンでアレー状に配列され、ｘ−ｙ面に
平行な第２の面内に量子井戸層としての箱状のＧａＡｓ
層３がその下段のＩｎＧａＡｓ層２に対応してアレー状
に配列され、ｘ−ｙ面に平行な第３の面内に量子井戸層
としての箱状のＩｎＧａＡｓ層４がその下段のＧａＡｓ
層３およびＩｎＧａＡｓ層２に対応してアレー状に配列
されている。これらのＩｎＧａＡｓ層２、ＧａＡｓ層３
およびＩｎＧａＡｓ層４は、障壁層としてのＡｌＧａＡ
ｓ層１内に埋め込まれている。

【００２４】この場合、量子井戸層としてのＩｎＧａＡ
ｓ層２が障壁層としてのＡｌＧａＡｓ層１で囲まれた構
造により図２中下段、すなわち第１段目の量子ドットが
形成され、量子井戸層としてのＧａＡｓ層３が障壁層と
してのＡｌＧａＡｓ層１で囲まれた構造により図２中中
段、すなわち第２段目の量子ドットが形成され、量子井
戸層としてのＩｎＧａＡｓ層４が障壁層としてのＡｌＧ
ａＡｓ層１で囲まれた構造により図２中上段、すなわち
第３段目の量子ドットが形成されている。そして、ｚ方
向に順次積層されたこれらの第１段目の量子ドット、第
２段目の量子ドットおよび第３段目の量子ドットにより
一つのメモリセルが構成されている。ここでは、ｊ番目
のメモリセル（以下「メモリセルｊ」と書く）を構成す
る第１段目の量子ドットをＱＤ_j-1 、第２段目の量子ド
ットをＱＤ_j-2 、第３段目の量子ドットをＱＤ_j-3 と書
く。

【００２５】ここで、第１段目の量子ドットＱＤ_j-1 お
よび第３段目の量子ドットＱＤ_j-3を構成するＡｌＧａ
Ａｓ／ＩｎＧａＡｓヘテロ接合と、第２段目の量子ドッ
トＱＤ_j-2 を構成するＡｌＧａＡｓ／ＧａＡｓヘテロ接
合とは、いずれもいわゆるタイプＩのヘテロ接合超格子
である。

【００２６】いま、量子ドットＱＤ_j-1 の量子井戸層と
してのＩｎＧａＡｓ層２のｚ方向の幅をＷ₁ 、量子ドッ
トＱＤ_j-2 の量子井戸層としてのＧａＡｓ層３のｚ方向
の幅をＷ₂ 、量子ドットＱＤ_j-3 の量子井戸層としての
ＩｎＧａＡｓ層４のｚ方向の幅をＷ₃ とし、量子ドット
ＱＤ_j-1 の量子井戸層としてのＩｎＧａＡｓ層２の伝導
帯におけるポテンシャル井戸の深さをＶ₁ 、量子ドット
ＱＤ_j-2 の量子井戸層としてのＧａＡｓ層３の伝導帯に
おけるポテンシャル井戸の深さをＶ₂ 、量子ドットＱＤ
_j-3 の量子井戸層としてのＩｎＧａＡｓ層４の伝導帯に
おけるポテンシャル井戸の深さをＶ₃ とする。また、量
子ドットＱＤ_j-1 の量子井戸層としてのＩｎＧａＡｓ層
２および量子ドットＱＤ_j-2 の量子井戸層としてのＧａ
Ａｓ層３の間にある障壁層としてのＡｌＧａＡｓ層１の
ｚ方向の幅をＢ₁₂、量子ドットＱＤ_j-2 の量子井戸層と
してのＧａＡｓ層３および量子ドットＱＤ_j-3 の量子井
戸層としてのＩｎＧａＡｓ層４の間にある障壁層として
のＡｌＧａＡｓ層１のｚ方向の幅をＢ₂₃とする。さらに
また、量子ドットＱＤ_j-k （ｋ＝１、２、３）の電子の
基底状態のエネルギー準位および第１励起状態のエネル
ギー準位をそれぞれＥ₀ ^(j-k) およびＥ₁ ^(j-k) と書
き、量子ドットＱＤ_j-k （ｋ＝１、２、３）の正孔の基
底状態のエネルギー準位および第１励起状態のエネルギ
ー準位をそれぞれＨ₀ ^(j-k) およびＨ₁ ^(j-k) と書く。

【００２７】さて、この第１実施例による量子メモリに
おいては、メモリセルｊを構成する量子ドットＱ
Ｄ_j-1 、ＱＤ_j-2 およびＱＤ_j-3 は下記の式を満たすよ
うに設計されている。 Ｗ₂ ＞Ｗ₁ 〜Ｗ₃ (9) Ｖ₂ ＜Ｖ₁ 〜Ｖ₃ (10) Ｂ₁₂＞Ｂ₂₃ (11) Ｅ₀ ^(j-1) 〜Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) (12) ［Ｅ₁ ^(j-1) −Ｅ₀ ^(j-1) ］〜［Ｅ₁ ^(j-3) −Ｅ₀ ^(j-3) ］ ＞［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］ (13) ［Ｅ₀ ^(j-1) −Ｈ₀ ^(j-1) ］〜［Ｅ₀ ^(j-3) −Ｈ₀ ^(j-3) ］ ≠［Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) ］ (14)

【００２８】Ｗ₁ 、Ｗ₂ 、Ｗ₃ 、Ｂ₁₂、Ｂ₂₃などの値の
一例を挙げると、Ｗ₁ 〜１０ｎｍ、Ｗ₂ 〜（１０〜１
５）ｎｍ、Ｗ₃ 〜１０ｎｍ、Ｂ₁₂〜１２ｎｍ、Ｂ₂₃〜８
ｎｍである。一方、ｘ−ｙ面に平行な面内の量子ドット
ＱＤ_j-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎ
ｍであり、その間隔は例えば〜５０ｎｍである。

【００２９】量子ドットＱＤ_j-k の積層方向に沿っての
メモリセルｊのエネルギーバンド図を図３に示す。図３
中のＥ_c およびＥ_v はそれぞれ伝導帯の底のエネルギー
および価電子帯の頂上のエネルギーを示す（以下同
様）。

【００３０】この第１実施例による量子メモリにおいて
は、上述の構成に加えて、後述のように針状電極により
外部電場が印加される側の主面とは反対側の主面、すな
わちメモリセルアレーの第１段目の量子ドット側の主面
に、導電性材料から成るバックゲートＢＧが設けられて
いる。後に詳細に説明するように、このバックゲートＢ
Ｇは、針状電極により印加される外部電場を空間的に局
所化するためのものであり、通常接地される。

【００３１】次に、上述のように構成されたこの第１実
施例による量子メモリの動作原理について説明する。こ
こで、後述のように、書き込み時や読み出し時には、書
き込みや読み出しを行うべきメモリセルに単色光、具体
的にはレーザー光を照射するが、このレーザー光は、量
子ドットのバンド間の電子のエネルギー準位間隔（１ｅ
Ｖ程度）やサブバンド間の電子のエネルギー準位間隔
（０．３ｅＶ程度）に対応する光子エネルギーを有する
必要があるので、この程度の光子エネルギーを有するレ
ーザー光のスポットサイズは数μｍ以上になり、必然的
に、書き込みや読み出しを行うべきメモリセル以外に多
数のメモリセルが含まれる広い領域に照射される。そこ
で、このレーザー光が照射された多数のメモリセルから
特定のメモリセルを選択して書き込みや読み出しを行う
ために、走査型トンネル顕微鏡の走査針と同様な針状電
極を用いてその特定のメモリセルに外部電場を印加す
る。

【００３２】まず、この第１実施例による量子メモリに
書き込みを行う場合には、図４に示すように、書き込み
を行うべきメモリセルｊを含む領域にレーザー光Ｌを照
射しておく。この状態においては、いずれのメモリセル
にも外部電場が印加されていない。このレーザー光Ｌと
しては、後述の針状電極ＮＥにより外部電場が印加され
ていないときの第２段目の量子ドットＱＤ_j-2 における
電子−正孔対生成エネルギーをＥ_ehとしたとき、これよ
り少し光子エネルギーの小さい（波長の長い）レーザー
光を用いる。すなわち、レーザー光Ｌの光子エネルギー
をｈν＝Ｅ_inとすると、Ｅ_in＜Ｅ_ehである。このとき、
レーザー光Ｌの照射により量子ドットＱＤ_j-2 に電子−
正孔対は生成されず、光吸収は起こらない（図５）。

【００３３】上述のように書き込みを行うべきメモリセ
ルｊを含む領域にレーザー光Ｌを照射した状態におい
て、図６に示すように、量子メモリに対して正の電圧が
印加された針状電極ＮＥを、書き込みを行うべきメモリ
セルｊに接近させ、外部電場を印加する。このときのメ
モリセルｊのエネルギーバンド図は図７に示すようにな
る。このように外部電場が印加されたときには、シュタ
ルク・シフトにより ΔＥ＝Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) (15) は減少する。そして、この外部電場の強さがΔＥ＝Ｅ_in
となる程度であれば、共鳴的にレーザー光Ｌの吸収が起
こり、量子ドットＱＤ_j-2 内に電子−正孔対が生成され
る（図７）。このシュタルク・シフトは、量子ドットＱ
Ｄ_j-2 の上下の量子ドットＱＤ_j-1 、ＱＤ_j-3 の存在に
より、量子ドットＱＤ_j-2 単独の場合に比べて大きく、
好都合である。

【００３４】ｚ方向に印加された上述の外部電場によっ
て、図８に示すように、上述のようにして量子ドットＱ
Ｄ_j-2 内に生成された電子−正孔対のうち電子は量子ド
ットＱＤ_j-3 内に、正孔は量子ドットＱＤ_j-1 内に速や
かに移動する。そして、量子ドットＱＤ_j-3 内に移動し
た電子はよりエネルギーの低い基底状態のエネルギー準
位Ｅ₀ ^(j-3) に、量子ドットＱＤ_j-1 内に移動した正孔
はよりエネルギーの低い基底状態のエネルギー準位Ｈ₀
^(j-1) にそれぞれ緩和し、空間的に互いに分離される。

【００３５】この後、針状電極ＮＥをメモリセルｊから
遠ざけて外部電場の印加をなくす。このとき、メモリセ
ルｊ内の電子および正孔は互いに空間的に分離されてい
ることから、これらの電子および正孔は再結合すること
なく、安定に保持される（図９）。この図９に示すよう
に、量子ドットＱＤ_j-3 内に電子が入り、量子ドットＱ
Ｄ_j-1 内に正孔が入った状態をもって１ビットの記憶と
する。

【００３６】一方、レーザー光Ｌが照射された多数のメ
モリセルのうちメモリセルｊ以外のメモリセルでは、針
状電極ＮＥにより印加される外部電場の強さが小さく、
十分な大きさのシュタルク・シフトが得られないので、
光吸収は起きず、したがってこれらのメモリセルにおい
ては電子−正孔対は生成されない。すなわち、メモリセ
ルｊ内にのみ電子−正孔対が生成され、それによって１
ビットの情報が記憶されることになる。

【００３７】次に、この第１実施例による量子メモリの
読み出しを行う場合について説明する。ここでは、メモ
リセルｊの量子ドットＱＤ_j-3 の電子の基底状態のエネ
ルギー準位Ｅ₀ ^(j-3) に電子が入っており、量子ドット
ＱＤ_j-1 の正孔の基底状態のエネルギー準位Ｈ₀ ^(j-1)
に正孔が入っているとする（図１０）。

【００３８】この読み出し時には、図４に示すと同様
に、読み出しを行うべきメモリセルｊを含む領域にレー
ザー光Ｌを照射しておく。この場合、このレーザー光Ｌ
としては、その光子エネルギーｈνが、量子ドットＱＤ
_j-2 の電子の基底状態のエネルギー準位Ｅ₀ ^(j-2) と第
１励起状態のエネルギー準位Ｅ₁ ^(j-2) との差 Ｅ_out ＝Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) (16) に等しいものを用いる。このような光子エネルギーｈν
がＥ_out に等しいレーザー光Ｌがメモリセルｊに照射さ
れたとき、メモリセルｊ内に電子が存在してもそれは量
子ドットＱＤ_j-3 内に存在するので、光吸収は起こらな
い。そこで、図６に示すと同様に、書き込み時とは逆に
量子メモリに対して負の電圧が印加された針状電極ＮＥ
を読み出しを行うべきメモリセルｊに接近させ、外部電
場を印加する。このときのメモリセルｊのエネルギーバ
ンド図を図１１に示す。

【００３９】この外部電場の強さが、Ｅ₀ ^(j-3) とＥ₀
^(j-2) とがほぼ一致するような強さであると、電子は共
鳴的に第２段目の量子ドットＱＤ_j-2 に移る確率を有
し、このとき初めてｈν＝Ｅ_out のレーザー光Ｌが吸収
される。この場合、量子ドットＱＤ_j-1 および量子ドッ
トＱＤ_j-2 の間にある障壁層としてのＡｌＧａＡｓ層１
の幅Ｂ₁₂と量子ドットＱＤ_j-2 および量子ドットＱＤ
_j-3 の間にある障壁層としてのＡｌＧａＡｓ層１の幅Ｂ
₂₃とが互いに異なり、 Ｂ₁₂＞Ｂ₂₃ (17) であることから、量子ドットＱＤ_j-3 から量子ドットＱ
Ｄ_j-2 に移動した電子は量子ドットＱＤ_j-1 まで移動す
ることはない。また、量子ドットＱＤ_j-1 内の正孔は移
動せず、その量子ドットＱＤ_j-1 内にとどまっている。
この量子ドットＱＤ_j-1 内の正孔が移動しないのは、幅
Ｂ₂₃の障壁層としてのＡｌＧａＡｓ層１を電子がトンネ
ルするために必要な時間に比べて、幅Ｂ₁₂の障壁層とし
てのＡｌＧａＡｓ層１を正孔がトンネルするために必要
な時間の方が圧倒的に大きいためであるが、それは、Ｂ
₁₂とＢ₂₃との違いとともに、正孔の有効質量の方が電子
の有効質量よりも大きいことにもよっている。

【００４０】メモリセルｊ内に電子および正孔が存在し
なければ、レーザー光Ｌを照射しても光吸収は起きない
ので、光吸収の有無によりメモリセルのビット情報の読
み出しを行うことができることになる。

【００４１】書き込み時と同様に、レーザー光Ｌが照射
された多数のメモリセルのうちメモリセルｊ以外のメモ
リセルでは、針状電極ＮＥにより印加される外部電場の
強さが小さく、そのメモリセル内に電子が存在するとし
てもそれは第２段目の量子ドットに移動することができ
ないので、光吸収はなく、メモリセルｊだけの情報を読
み出すことができることがわかる。

【００４２】次に、この第１実施例による量子メモリの
初期化（または消去）を行う方法について説明する。ま
ず、特定のメモリセルの初期化を行う方法としては、二
つの方法がある。一つの方法は、初期化を行うべきメモ
リセルｊに、読み出し時に印加する電圧よりも大きい負
の電圧が印加された針状電極ＮＥを接近させて外部電場
を印加することによりそのメモリセルｊ内で電子−正孔
再結合を起こさせる方法であり、もう一つの方法は、例
えば読み出し時と同様な外部電場をより長時間印加する
ことによりそのメモリセルｊ内で電子−正孔再結合を起
こさせる方法である。なお、場合によっては、針状電極
ＮＥにより交流電場を印加することにより特定のメモリ
セルの初期化を行うことも可能である。

【００４３】また、全てのメモリセルの初期化を一括し
て行う方法としては、量子メモリの温度を高くし、フォ
ノンの吸収により電子−正孔再結合を促進する方法があ
る。このときの量子メモリの温度Ｔの目安は、図１２に
示すように、量子ドットＱＤ_j-1 の正孔の基底状態のエ
ネルギー準位Ｈ₀ ^(j-1) にある正孔を量子ドットＱＤ
_j-2 の正孔の基底状態のエネルギー準位Ｈ₀ ^(j-2) に、
量子ドットＱＤ_j-3 の電子の基底状態のエネルギー準位
Ｅ₀ ^(j-3) にある電子を量子ドットＱＤ_j-2 の電子の基
底状態のエネルギー準位Ｅ₀ ^(j-2) にそれぞれ熱的に励
起することができるような温度であり、具体的には、ボ
ルツマン定数をｋ_B とすると、 ［Ｈ₀ ^(j-2) −Ｈ₀ ^(j-1) ］〜［Ｅ₀ ^(j-2) −Ｅ₀ ^(j-3) ］〜ｋ_B Ｔ (18) となる程度の温度である。

【００４４】全てのメモリセルの初期化を一括して行う
もう一つの方法は、(18)式で与えられる光子エネルギー
を有する単色光を量子メモリ全体に照射し、全てのメモ
リセルの第３段目の量子ドット内の電子および第１段目
の量子ドット内の正孔を第２段目の量子ドット内に励起
して、電子−正孔再結合を起こさせる方法である。

【００４５】次に、上述のように構成されたこの第１実
施例による量子メモリの製造方法について説明する。

【００４６】まず、図１３に示すように、図示省略した
化合物半導体基板（例えば、ＧａＡｓ基板）上に、例え
ば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピ
タキシー（ＭＢＥ）法により、十分に厚いＡｌＧａＡｓ
層１ａ、厚さＷ₁ のＩｎＧａＡｓ層２、厚さＢ₁₂のＡｌ
ＧａＡｓ層１ｂ、厚さＷ₂ のＧａＡｓ層３、厚さＢ₂₃の
ＡｌＧａＡｓ層１ｃ、厚さＷ₃ のＩｎＧａＡｓ層４およ
び所定の厚さのＡｌＧａＡｓ層１ｄを順次エピタキシャ
ル成長させる。ただし、バックゲートは、後述するその
構造の種類に応じて、使用する化合物半導体基板自身に
より形成されるかまたはその化合物半導体基板上にあら
かじめ形成されているものとする。ここで、現在のＭＯ
ＣＶＤ法やＭＢＥ法によれば、Ｗ₁ 、Ｗ₂ 、Ｗ₃ 、
Ｂ₁₂、Ｂ₂₃が(9)式および(11)式を満たすように制御し
てエピタキシャル成長を行うことは容易である。また、
ＩｎＧａＡｓ層２およびＩｎＧａＡｓ層４のＩｎ組成比
やＡｌＧａＡｓ層１ａ、１ｂ、１ｃ、１ｄのＡｌ組成比
を制御することにより、量子ドットＱＤ_j-1 の量子井戸
層となるＩｎＧａＡｓ層２の伝導帯におけるポテンシャ
ル井戸の深さＶ₁ 、量子ドットＱＤ_j-2 の量子井戸層と
なるＧａＡｓ層３の伝導帯におけるポテンシャル井戸の
深さＶ₂ 、量子ドットＱＤ_j-3 の量子井戸層となるＩｎ
ＧａＡｓ層４の伝導帯におけるポテンシャル井戸の深さ
Ｖ₃ が(10)式を満たすように制御してエピタキシャル成
長を行うことができる。

【００４７】次に、図１４に示すように、ＡｌＧａＡｓ
層１ｄ上に電子ビームリソグラフィー法などによりメモ
リセルに対応した形状のレジストパターン５を形成す
る。

【００４８】次に、このレジストパターン５をマスクと
して、例えば反応性イオンエッチング（ＲＩＥ）法によ
り、ＡｌＧａＡｓ層１ｄ、ＩｎＧａＡｓ層４、ＡｌＧａ
Ａｓ層１ｃ、ＧａＡｓ層３およびＡｌＧａＡｓ層１ｂお
よびＩｎＧａＡｓ層２を基板表面に対して垂直な方向に
順次エッチングする。このエッチングは、ＩｎＧａＡｓ
層２が互いに分離するようにオーバーエッチング気味に
行う。これによって、図１５に示すように、ＩｎＧａＡ
ｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層３、ＡｌＧａ
Ａｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌＧａＡｓ層１
ｄが四角柱状にパターニングされる。

【００４９】次に、レジストパターン５を除去した後、
図１６に示すように、例えばＭＯＣＶＤ法により、基板
表面に対して垂直な側壁上に成長が起きない条件でＡｌ
ＧａＡｓ層１ｅをエピタキシャル成長させて、四角柱状
のＩｎＧａＡｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層
３、ＡｌＧａＡｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌ
ＧａＡｓ層１ｄの間の部分を埋める。ここで、ＡｌＧａ
Ａｓ層１ａ、１ｂ、１ｃ、１ｄ、１ｅの全体が図２に示
すＡｌＧａＡｓ層１に対応する。以上のようにして、図
２に示す量子メモリが完成される。

【００５０】ところで、この第１実施例においては、書
き込み時や読み出し時に、書き込みや読み出しを行うべ
きメモリセルを含む領域に所定の光子エネルギーを有す
るレーザー光Ｌを照射しながら、針状電極ＮＥによりそ
のメモリセルに外部電場を印加している。そして、この
外部電場の印加によって、メモリセルの量子ドットの内
部量子状態が変化し、レーザー光Ｌを共鳴的に吸収する
ことができるようになり、書き込みや読み出しを行うこ
とができる。図１７に示す光吸収強度曲線において、こ
の共鳴吸収が起こる光エネルギーを、外部電場を印加し
たときの量子メモリの表面電位φの関数でＥ（φ）と書
く。また、この光吸収強度曲線についての半値幅をΔＷ
とする。

【００５１】いま、バックゲートＢＧがない場合を考え
ると、通常の走査型トンネル顕微鏡の走査針と同様な針
状電極ＮＥにより外部電場を印加したときの空間電位分
布は図１８に示すようになっている。この場合、金属な
どの材料により形成されている針状電極ＮＥの外部は真
空であり、その誘電率は小さい。この結果、針状電極Ｎ
Ｅにより量子メモリに印加される外部電場はかなり広が
っている。このときの量子メモリの表面の電位分布φ
（ｘ）は図１９に示すようになめらかな変化をしてい
る。したがって、針状電極ＮＥ直下のメモリセルｊでの
み共鳴吸収を起こさせ、隣接するメモリセルでは吸収を
起こさせないようにするためには、メモリセル間の間隔
を十分に大きくしなければならない。すなわち、メモリ
セルｊの位置座標をｘ_j 、隣接するメモリセルｊ−１の
それをｘ_j-1 とすると、 Ｅ（φ（ｘ_j-1 ））＜Ｅ（φ（ｘ_j ））−ΔＷ (19) または Ｅ（φ（ｘ_j ））＋ΔＷ＜Ｅ（φ（ｘ_j-1 ）） (20) が成立しないと、メモリセルｊと隣接するメモリセルｊ
−１とを区別することができない。

【００５２】上述のようにメモリセル間の間隔を十分に
大きくしなければならないことは、量子メモリの集積度
の向上を図る上で好ましくない。この問題は、この第１
実施例による量子メモリにおけるように、針状電極ＮＥ
により外部電場が印加される側の主面と反対側の主面に
バックゲートＢＧを設けることにより解決することがで
きる。

【００５３】すなわち、このバックゲートＢＧを設ける
と、針状電極ＮＥによって印加された外部電場はバック
ゲートＢＧ内の電荷によってスクリーニングされ、量子
メモリ内ではこの外部電場は狭い領域に閉じ込められ
る。この結果、量子メモリの表面に針状電極ＮＥを接近
させたときにこの針状電極ＮＥによって印加される外部
電場は図２０に示すように局所化される。

【００５４】このスクリーニングについてもう少し詳し
く説明すると次の通りである。一般に、真空を含め、誘
電体中では、クーロン力の逆二乗則は変わらないが、自
由に動ける電荷があると、外部電場が印加されたときに
その電荷が外部電場を打ち消すように移動することによ
って、スクリーニングが起こる。すなわち、導体（ここ
ではバックゲート）の外部にある電荷によって、導体内
に誘導電荷が生じ、クーロン・ポテンシャルの距離に対
する減衰率が大きくなるのである。図２１に示すよう
に、最も単純な導体平板と単一電荷（ｑ）とから成る系
の場合、導体表面付近の外部電場は、（ｒ² ＋ａ² ）
^-3/2〜ｒ^-3（ｒ→∞）で変化し、導体のない場合の（ｒ
² ＋ａ² ）^-1〜ｒ^-2（ｒ→∞）に比べて、減衰の次数は
１次高いことがわかる。この減衰がバックゲートによっ
て引き起こされ、この電位変化に引きずられて誘電体部
分の電場も局所化するのである。

【００５５】次に、上述のバックゲートを有する量子メ
モリの具体例について説明する。

【００５６】図２２に示す第１の例においては、量子メ
モリを製造する際の基板としてｎ型ＧａＡｓ基板１１を
用い、このｎ型ＧａＡｓ基板１１上に図２に示すと同様
な三段の量子ドットアレーを形成する。このｎ型ＧａＡ
ｓ基板１１の裏面にはこのｎ型ＧａＡｓ基板１１とオー
ミック接触するように電極１２を形成する。そして、こ
の電極１２を接地し、ｎ型ＧａＡｓ基板１１を接地す
る。この場合、ｎ型ＧａＡｓ基板１１がバックゲートと
なり、ＡｌＧａＡｓ層１がこのバックゲートと量子ドッ
トアレーとを分離する層となる。

【００５７】図２３に示す第２の例においては、量子メ
モリを製造する際の基板として半絶縁性ＧａＡｓ基板１
３を用い、この半絶縁性ＧａＡｓ基板１３上にｎ型Ｇａ
Ａｓ層１４をエピタキシャル成長させた後、このｎ型Ｇ
ａＡｓ層１４上に図２に示すと同様な三段の量子ドット
アレーを形成する。この後、量子ドットアレーの一部を
エッチング除去してその部分にｎ型ＧａＡｓ層１４を露
出させ、この露出したｎ型ＧａＡｓ層１４上に電極１２
を形成する。そして、この電極１２を接地し、ｎ型Ｇａ
Ａｓ層１４を接地する。この場合、ｎ型ＧａＡｓ層１３
がバックゲートとなる。

【００５８】図２４に示す第３の例においては、量子メ
モリを製造する際の基板として半絶縁性ＧａＡｓ基板１
３を用い、この半絶縁性ＧａＡｓ基板１３上にｎ型Ａｌ
ＧａＡｓ層１５およびｉ型ＧａＡｓ層１６を順次エピタ
キシャル成長させた後、ｉ型ＧａＡｓ層１６上に図２に
示すと同様な三段の量子ドットアレーを形成する。この
後、量子ドットアレーの一部をエッチング除去してその
部分にｉ型ＧａＡｓ層１６を露出させ、この露出したｉ
型ＧａＡｓ層１６上に電極１２を形成する。そして、こ
の電極１２を接地する。この場合、ｎ型ＡｌＧａＡｓ層
１５とｉ型ＧａＡｓ層１６とのヘテロ接合の界面におけ
るｉ型ＧａＡｓ層１６中にｎ型ＡｌＧａＡｓ層１５から
電子が供給され、二次元電子ガス（２ＤＥＧ）が形成さ
れる。それによって、このｉ型ＧａＡｓ層１６と電極１
２とがオーミック接触する。この場合、この２ＤＥＧが
存在するｉ型ＧａＡｓ層１６がバックゲートとなる。

【００５９】以上のように、この第１実施例による量子
メモリによれば、各メモリセルの大きさが１０ｎｍ×１
０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度
以下とすることができるので、メモリセル１個当たりの
実効的な占有面積、言い換えれば１ビット当たり必要な
面積は５０ｎｍ×５０ｎｍ＝２５×１０^-16 ｍ² 程度以
下と、従来の半導体メモリに比べて極めて小さくするこ
とができる。したがって、例えばメモリセルアレーのサ
イズが６ｍｍ×６ｍｍであるとすれば、この量子メモリ
は、１６ギガ・ビット以上もの情報を記憶することがで
きる。また、この量子メモリにおいては、１ビット当た
り単一の電子−正孔対しか使用しないので、極めて低消
費電力である。

【００６０】次に、この発明の第２実施例による量子メ
モリについて説明する。この第２実施例による量子メモ
リの全体構成は図１に示すと同様である。図２５はこの
第２実施例による量子メモリを示す斜視図であり、メモ
リセルアレーの一部を示したものである。

【００６１】図２５において、符号２１は障壁層として
のＡｌＧａＡｓ層を示す。この場合には、ｘ−ｙ面に平
行な第１の面内に量子井戸層としての箱状のＧａＡｓ層
２２が所定の配列パターンでアレー状に配列され、ｘ−
ｙ面に平行な第２の面内に量子井戸層としての箱状のＧ
ａＡｓ層２３がその下段のＧａＡｓ層２２に対応してア
レー状に配列され、ｘ−ｙ面に平行な第３の面内に量子
井戸層としての箱状のＧａＡｓ層２４がその下段のＧａ
Ａｓ層２３およびＧａＡｓ層２２に対応してアレー状に
配列されている。これらのＧａＡｓ層２２、ＧａＡｓ層
２３およびＧａＡｓ層２４は、障壁層としてのＡｌＧａ
Ａｓ層２１に埋め込まれている。

【００６２】この場合、量子井戸層としてのＧａＡｓ層
２２が障壁層としてのＡｌＧａＡｓ層２１で囲まれた構
造により図２５中下段、すなわち第１段目の量子ドット
が形成され、量子井戸層としてのＧａＡｓ層２３が障壁
層としてのＡｌＧａＡｓ層２１で囲まれた構造により図
２５中中段、すなわち第２段目の量子ドットが形成さ
れ、量子井戸層としてのＧａＡｓ層２４が障壁層として
のＡｌＧａＡｓ層２１で囲まれた構造により図２５中上
段、すなわち第３段目の量子ドットが形成されている。
そして、ｚ方向に順次積層されたこれらの第１段目の量
子ドット、第２段目の量子ドットおよび第３段目の量子
ドットにより一つのメモリセルが構成されている。ここ
では、第１実施例と同様に、メモリセルｊを構成する第
１段目の量子ドットをＱＤ_j-1 、第２段目の量子ドット
をＱＤ_j-2 、第３段目の量子ドットをＱＤ_j-3 と書く。

【００６３】すなわち、第１実施例による量子メモリに
おいては、メモリセルｊの第１段目の量子ドットＱＤ
_j-1 および第３段目の量子ドットＱＤ_j-3 はＡｌＧａＡ
ｓ／ＩｎＧａＡｓヘテロ接合により構成され、第２段目
の量子ドットＱＤ_j-2 はＡｌＧａＡｓ／ＧａＡｓヘテロ
接合により構成されているのに対して、この第２実施例
による量子メモリにおいては、メモリセルｊの第１段目
の量子ドットＱＤ_j-1 、第２段目の量子ドットＱＤ_j-2
および第３段目の量子ドットＱＤ_j-3 ともただ一種類の
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されてい
る。

【００６４】いま、第１実施例と同様に、量子ドットＱ
Ｄ_j-1 の量子井戸層としてのＧａＡｓ層２２のｚ方向の
幅をＷ₁ 、量子ドットＱＤ_j-2 の量子井戸層としてのＧ
ａＡｓ層２３のｚ方向の幅をＷ₂ 、量子ドットＱＤ_j-3
の量子井戸層としてのＧａＡｓ層２４のｚ方向の幅をＷ
₃ とし、量子ドットＱＤ_j-1 の量子井戸層としてのＧａ
Ａｓ層２２の伝導帯におけるポテンシャル井戸の深さを
Ｖ₁ 、量子ドットＱＤ_j-2 の量子井戸層としてのＧａＡ
ｓ層２３の伝導帯におけるポテンシャル井戸の深さをＶ
₂ 、量子ドットＱＤ_j-3 の量子井戸層としてのＧａＡｓ
層２４の伝導帯におけるポテンシャル井戸の深さをＶ₃
とする。また、量子ドットＱＤ_j-1 の量子井戸層として
のＧａＡｓ層２２および量子ドットＱＤ_j-2 の量子井戸
層としてのＧａＡｓ層２３の間にある障壁層としてのＡ
ｌＧａＡｓ層２１のｚ方向の幅をＢ₁₂、量子ドットＱＤ
_j-2 の量子井戸層としてのＧａＡｓ層２３および量子ド
ットＱＤ_j-3 の量子井戸層としてのＧａＡｓ層２４の間
にある障壁層としてのＡｌＧａＡｓ層２１のｚ方向の幅
をＢ₂₃とする。さらに、量子ドットＱＤ_j-k （ｋ＝１、
２、３）の電子の基底状態のエネルギー準位および第１
励起状態のエネルギー準位をそれぞれＥ₀ ^(j-k) および
Ｅ₁ ^(j-k) と書き、量子ドットＱＤ_j-k （ｋ＝１、２、
３）の正孔の基底状態のエネルギー準位および第１励起
状態のエネルギー準位をそれぞれＨ₀ ^(j-k) およびＨ₁
^(j-k) と書く。

【００６５】さて、この第２実施例による量子メモリに
おいては、メモリセルｊを構成する量子ドットＱ
Ｄ_j-1 、ＱＤ_j-2 およびＱＤ_j-3 は下記の式を満たすよ
うに設計されている。 Ｂ₁₂＞Ｂ₂₃ (21) Ｅ₀ ^(j-1) 〜Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) (22) ここで、(22)式の条件は、 Ｗ₂ ＜Ｗ₁ 〜Ｗ₃ (23) とすることによって実現することが可能である。

【００６６】これらの条件は、第１実施例による量子メ
モリの条件((9)〜(14)式）に比べて単純になっている。
特に、Ｖ₂ ＜Ｖ₁ 〜Ｖ₃ （(10)式）の条件が不要である
ことから、 Ｖ₁ ＝Ｖ₂ ＝Ｖ₃ (24) でもよく、上述のように量子ドットＱＤ_j-k の量子井戸
層の材料をいずれもＧａＡｓ層とすることができるので
ある。

【００６７】Ｗ₁ 、Ｗ₂ 、Ｗ₃ 、Ｂ₁₂、Ｂ₂₃などの値の
一例を挙げると、Ｗ₁ 〜１０ｎｍ、Ｗ₂ 〜５ｎｍ、Ｗ₃
〜１０ｎｍ、Ｂ₁₂ 〜（１０〜１５）ｎｍ、Ｂ₂₃〜５ｎ
ｍである。一方、ｘ−ｙ面に平行な面内の量子ドットＱ
Ｄ_j-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎｍ
であり、その間隔は例えば〜５０ｎｍである。

【００６８】量子ドットＱＤ_j-k の積層方向に沿っての
メモリセルｊのエネルギーバンド図を図２６に示す。

【００６９】この第２実施例による量子メモリにおいて
は、第１実施例による量子メモリと同様に、上述の構成
に加えて、後述のように針状電極により外部電場が印加
される側の主面とは反対側の主面、すなわちメモリセル
アレーの第１段目の量子ドット側の主面に、導電性材料
から成るバックゲートＢＧが設けられている。このバッ
クゲートＢＧは通常、接地される。このバックゲートＢ
Ｇの具体的な構造は、図２２、図２３および図２４に示
すと同様である。

【００７０】次に、上述のように構成されたこの第２実
施例による量子メモリの動作原理について説明する。

【００７１】まず、この第２実施例による量子メモリに
書き込みを行う場合には、図４に示すと同様に、書き込
みを行うべきメモリセルｊを含む領域にレーザー光Ｌを
照射しておく。この状態においては、いずれのメモリセ
ルにも外部電場が印加されていない。レーザー光Ｌとし
ては、針状電極ＮＥにより外部電場が印加されていない
ときの第２段目の量子ドットＱＤ_j-2 における電子−正
孔対生成エネルギーをＥ_ehとしたとき、これより少し光
子エネルギーの小さい（波長の長い）レーザー光を用い
る。すなわち、レーザー光Ｌの光子エネルギーをｈν＝
Ｅ_inとすると、Ｅ_in＜Ｅ_ehである。このとき、レーザー
光Ｌの照射により量子ドットＱＤ_j-2 内に電子−正孔対
は生成されず、光吸収は起こらない（図２７）。

【００７２】上述のように書き込みを行うべきメモリセ
ルｊを含む領域にレーザー光Ｌを照射した状態におい
て、図６に示すと同様に、量子メモリに対して正の電圧
が印加された針状電極ＮＥを、書き込みを行うべきメモ
リセルｊに接近させ、外部電場を印加する。このときの
メモリセルｊのエネルギーバンド図を図２８に示す。こ
のように外部電場が印加されたときには、シュタルク・
シフトにより ΔＥ＝Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) (25) は減少する。そして、この外部電場の強さがΔＥ＝Ｅ_in
となる程度であれば、共鳴的にレーザー光Ｌの吸収が起
こり、量子ドットＱＤ_j-2 内に電子−正孔対が生成され
る（図２８）。このシュタルク・シフトは、量子ドット
ＱＤ_j-2 の上下の量子ドットＱＤ_j-1 、ＱＤ_j-3 の存在
により、量子ドットＱＤ_j-2 単独の場合に比べて大き
く、好都合である。

【００７３】ｚ方向に印加された上述の外部電場によっ
て、図２９に示すように、上述のようにして量子ドット
ＱＤ_j-2 内に生成された電子−正孔対のうち電子は量子
ドットＱＤ_j-3 内に、正孔は量子ドットＱＤ_j-1 内に速
やかに移動する。そして、量子ドットＱＤ_j-3 内に移動
した電子はよりエネルギーの低い基底状態のエネルギー
準位Ｅ₀ ^(j-3) に、量子ドットＱＤ_j-1 内に移動した正
孔はよりエネルギーの低い基底状態のエネルギー準位Ｈ
₀ ^(j-1) にそれぞれ緩和し、空間的に互いに分離され
る。

【００７４】この後、針状電極ＮＥをメモリセルｊから
遠ざけて外部電場の印加をなくす。このとき、メモリセ
ルｊ内の電子および正孔は互いに空間的に分離されてい
ることから、これらの電子および正孔は再結合すること
なく、安定に保持される（図３０）。この場合、第１実
施例と同様に、この図３０に示すように、量子ドットＱ
Ｄ_j-3 内に電子が入り、量子ドットＱＤ_j-1 内に正孔が
入った状態をもって１ビットの記憶とする。

【００７５】一方、レーザー光Ｌが照射された多数のメ
モリセルのうちメモリセルｊ以外のメモリセルでは、針
状電極ＮＥにより印加される外部電場の強さが小さく、
十分な大きさのシュタルク・シフトが得られないので、
光吸収は起きず、したがってこれらのメモリセルにおい
ては電子−正孔対は生成されない。すなわち、メモリセ
ルｊ内にのみ電子−正孔対が生成され、それによって１
ビットの情報が記憶される。

【００７６】次に、この第２実施例による量子メモリの
読み出しを行う場合について説明する。いま、メモリセ
ルｊの第２段目の量子ドットＱＤ_j-2 および第３段目の
量子ドットＱＤ_j-3 がそれぞれ単独に存在していたとす
るときの電子の基底状態およびそのエネルギーをそれぞ
れ｜ψ₀ ^(j-k) 〉およびε₀ ^(j-k) （ｋ＝２、３）と書
くと、 ε₀ ^(j-2) ＞ε₀ ^(j-3) (26) である。

【００７７】この第２実施例による量子メモリにおいて
は、二つの量子ドットＱＤ_j-2 および量子ドットＱＤ
_j-3 は互いに結合しており、それらの間の障壁の幅Ｂ₂₃
は小さいが、エネルギーε₀ ^(j-2) およびε₀ ^(j-3) が
違うので、状態｜ψ₀ ^(j-2) 〉および｜ψ₀ ^(j-3) 〉は
あまり混じり合わない。したがって、この結合量子ドッ
ト系の電子の基底状態｜Ψ₀ ^(j) 〉および第１励起状態
｜Ψ₁ ^(j) 〉は、 ｜Ψ₀ ^(j) 〉〜｜ψ₀ ^(j-3) 〉 (27) ｜Ψ₁ ^(j) 〉〜｜ψ₀ ^(j-2) 〉 (28) である。これらの基底状態｜Ψ₀ ^(j) 〉および第１励起
状態｜Ψ₁ ^(j) 〉の波動関数を図２６と同様な図３１に
対応して示すと、それぞれ図３２および図３３のように
なる。図３２および図３３に示すように、これらの状態
｜Ψ₀ ^(j) 〉および｜ψ₀ ^(j-3) 〉は空間的に互いに分
離されているので、もし光が入射してもそれを吸収する
確率は非常に小さい。

【００７８】さて、この結合量子ドット系に外部電場を
印加すると、メモリセルｊのエネルギーバンド図は図３
４に示すようになる。この外部電場の印加によって量子
状態は変化し、それぞれ単独で存在しているとしたとき
の量子ドットＱＤ_j-2 および量子ドットＱＤ_j-3 のエネ
ルギー準位が互いに近づくと、共鳴的に両状態が混じり
合う。このときのこの結合量子ドット系の量子状態は、 ｜Ψ₀ ^(j) 〉〜［｜ψ₀ ^(j-2) 〉＋｜ψ₀ ^(j-3) 〉］ (29) ｜Ψ₁ ^(j) 〉〜［｜ψ₀ ^(j-2) 〉−｜ψ₀ ^(j-3) 〉］ (30) のようになり、結合状態｜Ψ₀ ^(j) 〉と反結合状態｜Ψ
₁ ^(j) 〉とに分裂する。このときのエネルギーの分裂幅
を２ΔＥと書く。これらの結合状態｜Ψ₀ ^(j) 〉および
反結合状態｜Ψ₁ ^(j) 〉の波動関数を図３４に対応して
示すと、それぞれ図３５および図３６に示すようにな
る。図３５および図３６からわかるように、これらの二
状態は空間的に互いに大きく重なっており、光入射に対
してその吸収確率は大きい。

【００７９】したがって、例えば、走査型トンネル顕微
鏡で用いられる走査針と同様な針状電極によって特定の
メモリセルのみに外部電場を印加することにより、その
印加されたメモリセル内に電子が存在するときにのみエ
ネルギー２ΔＥの光吸収が起こり、それ以外のときには
光吸収が起こり得ないことになる。

【００８０】以上の原理を利用して、メモリセルに記憶
された１ビットの情報を読み出す方法について説明す
る。まず、図４に示すと同様にして、読み出しを行うべ
きメモリセルｊを含む領域に、２ΔＥ＝ｈνの光子エネ
ルギーを有するレーザー光Ｌを照射しておく。上述のよ
うに、このメモリセルｊに外部電場が印加されていない
とき（図３７）には、光吸収は起こり得ない。次に、図
６に示すと同様に、量子メモリに対して負の電圧が印加
された針状電極ＮＥを、読み出しを行うべきメモリセル
ｊに接近させる。このとき、メモリセルｊのエネルギー
バンド図は図３８に示すようになる。ここで、もしその
メモリセルｊの量子ドットＱＤ_j-3 内に電子が存在する
ときには、共鳴的にレーザー光Ｌの吸収が起こる。一
方、そのメモリセルｊに電子が存在しないならば光吸収
は起こらない。したがって、この光吸収の有無によりメ
モリセルｊの情報を読み出すことができる。

【００８１】メモリセルｊの量子ドットＱＤ_j-3 内に電
子が存在する場合、同時にその量子ドットＱＤ_j-1 内に
正孔が存在している。量子ドットＱＤ_j-1 および量子ド
ットＱＤ_j-2 の間の障壁層の幅Ｂ₁₂と量子ドットＱＤ
_j-2 および量子ドットＱＤ_j-3の間の障壁層の幅Ｂ₂₃と
が互いに異なり、 Ｂ₁₂＞Ｂ₂₃ (31) であるので、量子ドットＱＤ_j-1 内の正孔は量子ドット
ＱＤ_j-2 の状態と共鳴もしないし、トンネル障壁の幅Ｂ
₁₂が大きいので、量子ドットＱＤ_j-1 および量子ドット
ＱＤ_j-2 間の結合の強さも小さい。このため、量子ドッ
トＱＤ_j-1 内の正孔は量子ドットＱＤ_j-2 に移動せず、
量子ドットＱＤ_j-1 内にとどまっている。また、同様の
理由で、量子ドットＱＤ_j-3 内の電子は量子ドットＱＤ
_j-1 に移動することもない。幅Ｂ₂₃の障壁を介する電子
状態の結合に比べて幅Ｂ₁₂の障壁を介する正孔状態の結
合の方が圧倒的に強いのは、Ｂ₁₂とＢ₂₃との違いととも
に、正孔の有効質量が電子のそれよりも大きいことにも
よっている。

【００８２】書き込み時と同様に、レーザー光Ｌが照射
された多数のメモリセルのうちメモリセルｊ以外のメモ
リセルでは、針状電極Ｅにより印加される外部電場の強
さが小さく、そのメモリセル内に電子が存在するとして
もそれは第２段目の量子ドットに移動することができな
いので、光吸収はなく、したがってメモリセルｊだけの
情報を読み出すことができる。

【００８３】次に、この第２実施例による量子メモリの
初期化（または消去）を行う方法について説明する。ま
ず、特定のメモリセルの初期化を行う方法としては、二
つの方法がある。一つの方法は、初期化を行うべきメモ
リセルｊに、読み出し時に印加する電圧よりも大きい負
の電圧が印加された針状電極ＮＥを接近させて外部電場
を印加することによりそのメモリセル内で電子−正孔再
結合を起こさせる方法であり、もう一つの方法は、例え
ば読み出し時と同様な外部電場をより長時間印加するこ
とにより電子−正孔再結合を起こさせる方法である。

【００８４】また、全てのメモリセルの初期化を一括し
て行う方法としては、量子メモリの温度を高くし、フォ
ノンの吸収により電子−正孔再結合を促進する方法があ
る。このときの量子メモリの温度Ｔの目安は、図３９に
示すように、量子ドットＱＤ_j-1 の正孔の基底状態のエ
ネルギー準位Ｈ₀ ^(j-1) にある正孔を量子ドットＱＤ
_j-2 の正孔の基底状態のエネルギー準位Ｈ₀ ^(j-2) に、
量子ドットＱＤ_j-3 の電子の基底状態のエネルギー準位
Ｅ₀ ^(j-3) にある電子を量子ドットＱＤ_j-2 の電子の基
底状態のエネルギー準位Ｅ₀ ^(j-2) にそれぞれ熱的に励
起することができるような温度であり、具体的には、 ［Ｈ₀ ^(j-2) −Ｈ₀ ^(j-1) ］〜［Ｅ₀ ^(j-2) −Ｅ₀ ^(j-3) ］〜ｋ_B Ｔ (32) となる程度の温度である。

【００８５】全てのメモリセルの初期化を一括して行う
もう一つの方法は、(32)式で与えられる光子エネルギー
を有する単色光を量子メモリ全体に照射し、全てのメモ
リセルの第３段目の量子ドット内の電子および第１段目
の量子ドット内の正孔を第２段目の量子ドット内に励起
して、電子−正孔再結合を起こさせる方法である。次
に、上述のように構成されたこの第２実施例による量子
メモリの製造方法について説明する。

【００８６】まず、図４０に示すように、図示省略した
化合物半導体基板（例えば、ＧａＡｓ基板）上に、例え
ばＭＯＣＶＤ法やＭＢＥ法により、十分に厚いＡｌＧａ
Ａｓ層２１ａ、厚さＷ₁ のＧａＡｓ層２２、厚さＢ₁₂の
ＡｌＧａＡｓ層２１ｂ、厚さＷ₂ のＧａＡｓ層２３、厚
さＢ₂₃のＡｌＧａＡｓ層２１ｃ、厚さＷ₃ のＧａＡｓ層
２４および所定の厚さのＡｌＧａＡｓ層２１ｄを順次エ
ピタキシャル成長させる。ただし、第１実施例と同様
に、バックゲートは、その構造の種類に応じて、使用す
る化合物半導体基板自身により形成されるかまたはその
化合物半導体基板上にあらかじめ形成されているものと
する。

【００８７】次に、図４１に示すように、ＡｌＧａＡｓ
層２１ｄ上に電子ビームリソグラフィー法などによりメ
モリセルに対応した形状のレジストパターン２５を形成
する。

【００８８】次に、このレジストパターン２５をマスク
として、例えばＲＩＥ法により、ＡｌＧａＡｓ層２１
ｄ、ＧａＡｓ層２４、ＡｌＧａＡｓ層２１ｃ、ＧａＡｓ
層２３、ＡｌＧａＡｓ層２１ｂおよびＧａＡｓ層２２を
基板表面に対して垂直な方向に順次エッチングする。こ
のエッチングは、ＧａＡｓ層２２が互いに分離するよう
にオーバーエッチング気味に行う。このようにして、図
４２に示すように、ＧａＡｓ層２２、ＡｌＧａＡｓ層２
１ｂ、ＧａＡｓ層２３、ＡｌＧａＡｓ層２１ｃ、ＧａＡ
ｓ層２４およびＡｌＧａＡｓ層２１ｄが四角柱状にパタ
ーニングされる。

【００８９】次に、レジストパターン２５を除去した
後、図４３に示すように、ＭＯＣＶＤ法やＭＢＥ法によ
り、基板表面に対して垂直な側壁上に成長が起きない条
件でＡｌＧａＡｓ層２１ｅをエピタキシャル成長させ
て、四角柱状のＧａＡｓ層２２、ＡｌＧａＡｓ層２１
ｂ、ＧａＡｓ層２３、ＡｌＧａＡｓ層２１ｃ、ＧａＡｓ
層２４およびＡｌＧａＡｓ層２１ｄの間の部分を埋め
る。ここで、ＡｌＧａＡｓ層２１ａ、２１ｂ、２１ｃ、
２１ｄ、２１ｅの全体が図２５に示すＡｌＧａＡｓ層２
１に対応する。以上のようにして、図２５に示す量子メ
モリが完成される。

【００９０】以上のように、この第２実施例による量子
メモリによれば、各メモリセルの大きさが１０ｎｍ×１
０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度
以下とすることができるので、１ビット当たり必要な面
積は５０ｎｍ×５０ｎｍ＝２５×１０^-16 ｍ² 程度以下
と極めて小さくすることができる。したがって、例えば
メモリセルアレーのサイズが６ｍｍ×６ｍｍであるとす
れば、この量子メモリは、１６ギガ・ビット以上もの情
報を記憶することができる。また、この量子メモリにお
いては、１ビット当たり単一の電子−正孔対しか使用し
ないので、極めて低消費電力である。

【００９１】また、この第２実施例によれば、第１実施
例と同様な上記利点に加えて、ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合のみで量子メモリを構成することができるの
で、構造が単純であり、製造も簡単であるという利点も
ある。

【００９２】針状電極ＮＥにより印加される外部電場を
空間的に局所化するためには、上述のようなバックゲー
トＢＧを設けることのほかに、次のような構造の針状電
極ＮＥを使用することも有効である。そこで、次に、外
部電場の空間的な局所化が可能な針状電極ＮＥについて
説明する。

【００９３】図４４はその針状電極ＮＥを示す。図４４
に示すように、この針状電極ＮＥにおいては、円柱状の
導電体から成る中心電極３１の周囲が絶縁体３２で覆わ
れ、この絶縁体３２の周囲に金属などの導電体から成る
外部電極３３が設けられている。ここで、中心電極３１
の直径は例えば〜１０ｎｍである。中心電極３１の材料
としてはＩｎＡｓやＷなどが用いられ、絶縁体３２の材
料としてはＳｉＯ₂ などが用いられ、外部電極３３の材
料としてはＡｌなどが用いられる。

【００９４】この図４４に示す針状電極ＮＥの外部電極
３３を接地して電位０とすれば、中心電極３１に所定の
電圧を印加したときのこの針状電極ＮＥの先端部の周囲
の電位分布は図４５に示すようになり、この針状電極Ｎ
Ｅにより印加される外部電場は空間的に局所化される。
したがって、この針状電極ＮＥを用いて量子メモリのメ
モリセルに外部電場を印加するときに量子メモリの表面
に印加される電場も局所化される（図４６）。このた
め、隣接するメモリセル間の間隔を小さくすることがで
き、その分だけメモリセルの高集積密度化を図ることが
できる。

【００９５】図４４および図４５に示す針状電極ＮＥ
は、例えば次のような方法により製造することができ
る。まず、図４７に示すように、ＩｎＡｓ基板４１上
に、形成すべき中心電極３１と同一の直径、具体的には
例えば〜１０ｎｍの直径を有する円形のレジストパター
ン４２を形成する。

【００９６】次に、図４８に示すように、このレジスト
パターン４２をマスクとしてＩｎＡｓ基板４１を例えば
ＲＩＥ法により基板表面に対して垂直方向に所定深さエ
ッチングし、ＩｎＡｓから成る円柱状の中心電極３１を
形成する。ここで、ＩｎＡｓは表面空乏化が起きないの
で、〜１０ｎｍ程度の直径にパターニングしても導電性
は失われない。

【００９７】次に、図４９に示すように、例えばＣＶＤ
法などにより例えばＳｉＯ₂ 膜４３を全面に形成した
後、引き続いて例えばＡｌ膜４４を真空蒸着法などによ
り全面に形成する。

【００９８】次に、図５０に示すように、例えば有機レ
ジスト４５を厚く塗布して表面を平坦化した後、少なく
とも中心電極３１の先端部が露出する深さまで、例えば
ＲＩＥ法により基板表面に対して垂直方向にエッチバッ
クする。このエッチバック後の状態を図５１に示す。

【００９９】この後、不要な有機レジスト４５を除去
し、図５２に示すように、目的とする針状電極ＮＥを完
成させる。

【０１００】すでに述べたように、この針状電極ＮＥの
使用時には、外部電極としてのＡｌ膜４４を接地し、Ｉ
ｎＡｓ基板４１に所定の電圧を印加する。図４４に示す
針状電極ＮＥは、次のような方法によっても製造するこ
とができる。

【０１０１】すなわち、ＩｎＡｓ基板４１の代わりに例
えばＳｉ基板を用い、このＳｉ基板上にその表面に対し
て垂直方向に例えばＷを円柱の棒状に選択成長させ、こ
れを中心電極とする。このＷの選択成長は、具体的に
は、真空排気された所定の成長室内にＳｉ基板を入れた
後、成長室内に例えばＷＦ₆ ガスを導入し、Ｓｉ基板表
面にビーム径を十分に細く絞った電子ビームを照射する
ことによりＷＦ₆ の分解を起こさせ、ビーム照射部のＳ
ｉ基板表面にＷを堆積させることにより行う。その後、
図４９〜図５１に示すと同様に工程を進め、目的とする
針状電極ＮＥを完成させる。

【０１０２】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。

【０１０３】例えば、上述の第１実施例および第２実施
例においては、量子ドットがＡｌＧａＡｓ／ＧａＡｓヘ
テロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合
により形成されているが、タイプＩＩのヘテロ接合超格
子であるＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／Ｉ
ｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合
によって量子ドットを形成してもよい。参考のため、Ａ
ｌＳｂ／ＩｎＡｓヘテロ接合およびＧａＳｂ／ＩｎＡｓ
ヘテロ接合のエネルギーバンド図をそれぞれ図５３およ
び図５４に示す。

【０１０４】

【発明の効果】以上説明したように、この発明による量
子メモリによれば、従来の半導体メモリと全く異なり、
順次積層された第１の量子箱、第２の量子箱および第３
の量子箱によりメモリセルが構成され、書き込みや読み
出しはレーザー光などの光照射と針状電極などによる外
部電場の印加とを併用して行うことができる。この量子
メモリによれば、従来の半導体メモリで必要であった配
線が不要となるばかりでなく、メモリセルの大きさも極
めて小さくすることができるので、超高集積度を達成す
ることができる。

【０１０５】また、この発明による針状電極によれば、
この針状電極により印加される外部電場を空間的に局所
化することができるので、量子メモリのメモリセル間の
間隔を小さくすることができ、その分だけメモリセルの
高集積密度化を図ることができる。

【図面の簡単な説明】

【図１】この発明の第１実施例による量子メモリを概念
的に示す略線図である。

【図２】この発明の第１実施例による量子メモリを示す
斜視図である。

【図３】この発明の第１実施例による量子メモリのエネ
ルギーバンド図である。

【図４】この発明の第１実施例による量子メモリに書き
込みを行う方法を説明するための斜視図である。

【図５】この発明の第１実施例による量子メモリに書き
込みを行う方法を説明するためのエネルギーバンド図で
ある。

【図６】この発明の第１実施例による量子メモリに書き
込みを行う方法を説明するための斜視図である。

【図７】この発明の第１実施例による量子メモリに書き
込みを行う方法を説明するためのエネルギーバンド図で
ある。

【図８】この発明の第１実施例による量子メモリに書き
込みを行う方法を説明するためのエネルギーバンド図で
ある。

【図９】この発明の第１実施例による量子メモリに書き
込みを行った後のエネルギーバンド図である。

【図１０】この発明の第１実施例による量子メモリの読
み出しを行う方法を説明するためのエネルギーバンド図
である。

【図１１】この発明の第１実施例による量子メモリの読
み出しを行う方法を説明するためのエネルギーバンド図
である。

【図１２】この発明の第１実施例による量子メモリの初
期化を行う方法を説明するためのエネルギーバンド図で
ある。

【図１３】この発明の第１実施例による量子メモリの製
造方法を説明するための斜視図である。

【図１４】この発明の第１実施例による量子メモリの製
造方法を説明するための斜視図である。

【図１５】この発明の第１実施例による量子メモリの製
造方法を説明するための斜視図である。

【図１６】この発明の第１実施例による量子メモリの製
造方法を説明するための斜視図である。

【図１７】量子メモリにレーザー光を照射しながら針状
電極により外部電場を印加するときの光吸収強度曲線を
示す略線図である。

【図１８】バックゲートが設けられていない量子メモリ
の表面に針状電極を接近させて外部電場を印加したとき
の電位分布を示す略線図である。

【図１９】バックゲートが設けられていない量子メモリ
の表面電位の空間的分布を示す略線図である。

【図２０】この発明の第１実施例による量子メモリの表
面に針状電極を接近させて外部電場を印加したときの電
位分布を示す略線図である。

【図２１】図２０に示される電位分布が得られる理由を
説明するための略線図である。

【図２２】針状電極により印加される外部電場の局所化
のためのバックゲートを有する量子メモリの第１の例を
示す斜視図である。

【図２３】針状電極により印加される外部電場の局所化
のためのバックゲートを有する量子メモリの第２の例を
示す斜視図である。

【図２４】針状電極により印加される外部電場の局所化
のためのバックゲートを有する量子メモリの第３の例を
示す斜視図である。

【図２５】この発明の第２実施例による量子メモリを示
す斜視図である。

【図２６】この発明の第２実施例による量子メモリのエ
ネルギーバンド図である。

【図２７】この発明の第２実施例による量子メモリに書
き込みを行う方法を説明するためのエネルギーバンド図
である。

【図２８】この発明の第２実施例による量子メモリに書
き込みを行う方法を説明するためのエネルギーバンド図
である。

【図２９】この発明の第２実施例による量子メモリに書
き込みを行う方法を説明するためのエネルギーバンド図
である。

【図３０】この発明の第２実施例による量子メモリに書
き込みを行った後のエネルギーバンド図である。

【図３１】この発明の第２実施例による量子メモリのエ
ネルギーバンド図である。

【図３２】この発明の第２実施例による量子メモリのメ
モリセルを構成する結合量子ドット系における基底状態
の波動関数を図３１に対応させて示す略線図である。

【図３３】この発明の第２実施例による量子メモリのメ
モリセルを構成する結合量子ドット系における第１励起
状態の波動関数を図３１に対応させて示す略線図であ
る。

【図３４】この発明の第２実施例による量子メモリの読
み出しを行う方法を説明するためのエネルギーバンド図
である。

【図３５】この発明の第２実施例による量子メモリのメ
モリセルを構成する結合量子ドット系における結合状態
の波動関数を図３４に対応させて示す略線図である。

【図３６】この発明の第２実施例による量子メモリのメ
モリセルを構成する結合量子ドット系における反結合状
態の波動関数を図３４に対応させて示す略線図である。

【図３７】この発明の第２実施例による量子メモリの読
み出しを行う方法を説明するためのエネルギーバンド図
である。

【図３８】この発明の第２実施例による量子メモリの読
み出しを行う方法を説明するためのエネルギーバンド図
である。

【図３９】この発明の第２実施例による量子メモリの初
期化を行う方法を説明するためのエネルギーバンド図で
ある。

【図４０】この発明の第２実施例による量子メモリの製
造方法を説明するための斜視図である。

【図４１】この発明の第２実施例による量子メモリの製
造方法を説明するための斜視図である。

【図４２】この発明の第２実施例による量子メモリの製
造方法を説明するための斜視図である。

【図４３】この発明の第２実施例による量子メモリの製
造方法を説明するための斜視図である。

【図４４】針状電極の好適な構造例を示す斜視図であ
る。

【図４５】針状電極の好適な構造例を示す断面図であ
る。

【図４６】図４４および図４５に示す針状電極を用いて
外部電場を印加したときの量子メモリの表面電位の空間
的分布を示す略線図である。

【図４７】図４４および図４５に示す針状電極の製造方
法の一例を説明するための断面図である。

【図４８】図４４および図４５に示す針状電極の製造方
法の一例を説明するための断面図である。

【図４９】図４４および図４５に示す針状電極の製造方
法の一例を説明するための断面図である。

【図５０】図４４および図４５に示す針状電極の製造方
法の一例を説明するための断面図である。

【図５１】図４４および図４５に示す針状電極の製造方
法の一例を説明するための断面図である。

【図５２】図４７〜図５１に示す針状電極の製造方法に
より製造された針状電極を示す斜視図である。

【図５３】ＡｌＳｂ／ＩｎＡｓヘテロ接合のエネルギー
バンド図である。

【図５４】ＧａＳｂ／ＩｎＡｓヘテロ接合のエネルギー
バンド図である。

【符号の説明】

１、２１ ＡｌＧａＡｓ層 ２、４ ＩｎＧａＡｓ層 ３、２２、２３、２４ ＧａＡｓ層 １１ ｎ型ＧａＡｓ基板 １２ 電極 １３ 半絶縁性ＧａＡｓ基板 １４ ｎ型ＧａＡｓ層 ３１ 中心電極 ３２ 絶縁体 ３３ 外部電極 ＱＤ_j-1 、ＱＤ_j-2 、ＱＤ_j-3 量子ドット Ｌ レーザー光 ＮＥ 針状電極 ＢＧ バックゲート

Claims (25)

【特許請求の範囲】
1. 【請求項１】 順次積層された第１の量子箱、第２の量
   子箱および第３の量子箱によりメモリセルが構成され、 上記第１の量子箱および上記第２の量子箱の間の結合の
   強さと上記第２の量子箱および上記第３の量子箱の間の
   結合の強さとが互いに異なり、 針状電極を用いて上記メモリセルに対する書き込み、読
   み出しまたは初期化が行われる側の主面と反対側の主面
   に、上記針状電極により印加される外部電場を上記書き
   込み、読み出しまたは初期化が行われる上記メモリセル
   の近傍に局所化するための電極が設けられていることを
   特徴とする量子メモリ。
2. 【請求項２】 上記第１の量子箱および上記第２の量子
   箱の間の結合の強さよりも上記第２の量子箱および上記
   第３の量子箱の間の結合の強さの方が大きいことを特徴
   とする請求項１記載の量子メモリ。
3. 【請求項３】 上記第１の量子箱、上記第２の量子箱お
   よび上記第３の量子箱の電子の基底状態のエネルギー準
   位をそれぞれＥ₀ ^(j-1) 、Ｅ₀ ^(j-2) およびＥ₀ ^(j-3)
   とし、上記第１の量子箱、上記第２の量子箱および上記
   第３の量子箱の電子の第１励起状態のエネルギー準位を
   それぞれＥ₁ ^(j-1) 、Ｅ₁ ^(j-2) およびＥ₁ ^(j-3) と
   し、上記第１の量子箱、上記第２の量子箱および上記第
   ３の量子箱の正孔の基底状態のエネルギー準位をそれぞ
   れＨ₀ ^(j-1) 、Ｈ₀ ^(j-2) およびＨ₀ ^(j-3) とし、上記
   第１の量子箱、上記第２の量子箱および上記第３の量子
   箱の正孔の第１励起状態のエネルギー準位をそれぞれＨ
   ₁ ^(j-1) 、Ｈ₁ ^(j-2) およびＨ₁ ^(j-3) としたとき、 Ｅ₀ ^(j-1) ＜Ｅ₀ ^(j-2) Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) ［Ｅ₁ ^(j-1) −Ｅ₀ ^(j-1) ］＞［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］ ［Ｅ₁ ^(j-3) −Ｅ₀ ^(j-3) ］＞［Ｅ₁ ^(j-2) −Ｅ₀ ^(j-2) ］ ［Ｅ₀ ^(j-1) −Ｈ₀ ^(j-1) ］≠［Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) ］ ［Ｅ₀ ^(j-3) −Ｈ₀ ^(j-3) ］≠［Ｅ₀ ^(j-2) −Ｈ₀ ^(j-2) ］ が成立することを特徴とする請求項１または２記載の量
   子メモリ。
4. 【請求項４】 上記第１の量子箱、上記第２の量子箱お
   よび上記第３の量子箱の電子の基底状態のエネルギー準
   位をそれぞれＥ₀ ^(j-1) 、Ｅ₀ ^(j-2) およびＥ₀ ^(j-3)
   としたとき、 Ｅ₀ ^(j-1) ＜Ｅ₀ ^(j-2) Ｅ₀ ^(j-3) ＜Ｅ₀ ^(j-2) が成立することを特徴とする請求項１または２記載の量
   子メモリ。
5. 【請求項５】 書き込み時には、書き込みを行うべきメ
   モリセルに第１の光を照射しながら、上記書き込みを行
   うべきメモリセルに上記針状電極により上記第１の量子
   箱、上記第２の量子箱および上記第３の量子箱の積層方
   向の第１の外部電場を印加し、 読み出し時には、読み出しを行うべきメモリセルに第２
   の光を照射しながら、上記読み出しを行うべきメモリセ
   ルに上記針状電極により上記第１の外部電場と逆方向の
   第２の外部電場を印加するようにしたことを特徴とする
   請求項１〜４のいずれか一項記載の量子メモリ。
6. 【請求項６】 所定電圧が印加された上記針状電極を上
   記書き込みを行うべきメモリセルまたは上記読み出しを
   行うべきメモリセルに接近させることにより上記第１の
   外部電場または上記第２の外部電場を印加するようにし
   たことを特徴とする請求項５記載の量子メモリ。
7. 【請求項７】 初期化を行うべきメモリセルに上記針状
   電極により上記第２の外部電場よりも大きい第３の外部
   電場を印加するかまたは上記第２の外部電場を上記読み
   出し時よりも長時間印加して上記初期化を行うべきメモ
   リセル内で電子−正孔再結合を起こさせることにより初
   期化を行うようにしたことを特徴とする請求項１〜５の
   いずれか一項記載の量子メモリ。
8. 【請求項８】 上記量子メモリの温度を高くするかまた
   は上記量子メモリに第３の光を照射して全てのメモリセ
   ル内で電子−正孔再結合を起こさせることにより上記全
   てのメモリセルの初期化を一括して行うようにしたこと
   を特徴とする請求項１〜５のいずれか一項記載の量子メ
   モリ。
9. 【請求項９】 上記第１の量子箱側の主面に上記電極が
   設けられていることを特徴とする請求項２記載の量子メ
   モリ。
10. 【請求項１０】 複数の上記メモリセルから成るメモリ
    セルアレーを構成する上記メモリセルの上記第１の量子
    箱側の主面に上記電極が設けられていることを特徴とす
    る請求項２記載の量子メモリ。
11. 【請求項１１】 上記電極が接地されることを特徴とす
    る請求項１、２、９または１０記載の量子メモリ。
12. 【請求項１２】 上記電極が導電性を有する半導体から
    成ることを特徴とする請求項１、２、９または１０記載
    の量子メモリ。
13. 【請求項１３】 上記半導体がｎ型ＧａＡｓであること
    を特徴とする請求項１２記載の量子メモリ。
14. 【請求項１４】 上記半導体が、ｎ型ＡｌＧａＡｓとｉ
    型ＧａＡｓとのヘテロ接合において上記ｎ型ＡｌＧａＡ
    ｓから供給される電子から成る二次元電子ガスを有する
    上記ｉ型ＧａＡｓであることを特徴とする請求項１２記
    載の量子メモリ。
15. 【請求項１５】 上記第１の量子箱、上記第２の量子箱
    および上記第３の量子箱が化合物半導体ヘテロ接合によ
    り形成されていることを特徴とする請求項１〜１４のい
    ずれか一項記載の量子メモリ。
16. 【請求項１６】 上記化合物半導体ヘテロ接合がタイプ
    Ｉのヘテロ接合超格子であることを特徴とする請求項１
    ５記載の量子メモリ。
17. 【請求項１７】 上記化合物半導体ヘテロ接合がＡｌＧ
    ａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／Ｉｎ
    ＧａＡｓヘテロ接合であることを特徴とする請求項１５
    記載の量子メモリ。
18. 【請求項１８】 上記化合物半導体ヘテロ接合がタイプ
    ＩＩのヘテロ接合超格子であることを特徴とする請求項
    １５記載の量子メモリ。
19. 【請求項１９】 上記化合物半導体ヘテロ接合がＡｌＳ
    ｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接
    合またはＡｌＳｂ／ＧａＳｂヘテロ接合であることを特
    徴とする請求項１５記載の量子メモリ。
20. 【請求項２０】 順次積層された第１の量子箱、第２の
    量子箱および第３の量子箱によりメモリセルが構成さ
    れ、上記第１の量子箱および上記第２の量子箱の間の結
    合の強さと上記第２の量子箱および上記第３の量子箱の
    間の結合の強さとが互いに異なる量子メモリの上記メモ
    リセルに対する書き込み、読み出しまたは初期化を行う
    ために用いられる針状電極であって、 第１の導電体から成る円柱状の中心電極と、 上記中心電極の周囲を覆うように設けられた絶縁体と、 上記絶縁体の周囲を覆うように設けられた第２の導電体
    から成る外部電極とを有することを特徴とする針状電
    極。
21. 【請求項２１】 上記外部電極が接地され、上記中心電
    極に所定の電圧が印加されることを特徴とする請求項２
    ０記載の針状電極。
22. 【請求項２２】 上記第１の導電体がＩｎＡｓまたはＷ
    であることを特徴とする請求項２０または２１記載の針
    状電極。
23. 【請求項２３】 上記絶縁体がＳｉＯ₂ であることを特
    徴とする請求項２０または２１記載の針状電極。
24. 【請求項２４】 上記第２の導電体が金属であることを
    特徴とする請求項２０または２１記載の針状電極。
25. 【請求項２５】 上記金属がＡｌであることを特徴とす
    る請求項２４記載の針状電極。