JP3541425B2 - 量子メモリおよびその動作方法 - Google Patents
量子メモリおよびその動作方法 Download PDFInfo
- Publication number
- JP3541425B2 JP3541425B2 JP10613294A JP10613294A JP3541425B2 JP 3541425 B2 JP3541425 B2 JP 3541425B2 JP 10613294 A JP10613294 A JP 10613294A JP 10613294 A JP10613294 A JP 10613294A JP 3541425 B2 JP3541425 B2 JP 3541425B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- memory
- box
- memory cell
- quantum box
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 284
- 238000000034 method Methods 0.000 title claims description 62
- 230000005684 electric field Effects 0.000 claims description 81
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 80
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 69
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 31
- 230000005283 ground state Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 17
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 230000006798 recombination Effects 0.000 claims description 13
- 238000005215 recombination Methods 0.000 claims description 13
- 230000005281 excited state Effects 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 10
- 229910017115 AlSb Inorganic materials 0.000 claims description 8
- 229910005542 GaSb Inorganic materials 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 239000002096 quantum dot Substances 0.000 description 152
- 238000010586 diagram Methods 0.000 description 39
- 239000000758 substrate Substances 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 20
- 230000031700 light absorption Effects 0.000 description 17
- 230000010354 integration Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005428 wave function Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000011017 operating method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Description
【０００１】
【産業上の利用分野】
この発明は、量子メモリおよびその動作方法に関し、特に、量子箱（量子ドットとも呼ばれる）を用いた量子メモリおよびその動作方法に関する。
【０００２】
【従来の技術】
近年、ダイナミックＲＡＭやスタティックＲＡＭなどの半導体メモリの集積度は益々増大しているが、これらの半導体メモリは、トランジスタやキャパシタなどによりメモリセルを構成し、これらのメモリセル間を配線で接続し、メモリセルに対する書き込みや読み出しも同じく配線を介して行う点で本質的に同一である。
【０００３】
【発明が解決しようとする課題】
上述の従来の半導体メモリにおいては、より一層の集積度の向上を図るべく引き続き研究努力が払われているが、メモリセルの基本構造が変わらず、メモリセル間を接続する配線なども不可欠であるため、集積度に限界が来ることは明白である。
【０００４】
したがって、この発明の目的は、従来の半導体メモリとは全く異なる動作原理に基づく、超高集積度の量子メモリおよびその動作方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、この発明による量子メモリは、
順次積層された第１の量子箱（ＱＤj-1 ）、第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）によりメモリセルが構成され、
第１の量子箱（ＱＤj-1 ）および第２の量子箱（ＱＤj-2 ）の間の結合の強さと第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の間の結合の強さとが互いに異なり、
第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の基底状態のエネルギー準位をそれぞれＥ 0 (j-1) 、Ｅ 0 (j-2) およびＥ 0 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の第１励起状態のエネルギー準位をそれぞれＥ 1 (j-1) 、Ｅ 1 (j-2) およびＥ 1 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の正孔の基底状態のエネルギー準位をそれぞれＨ 0 (j-1) 、Ｈ 0 (j-2) およびＨ 0 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の第１励起状態のエネルギー準位をそれぞれＨ 1 (j-1) 、Ｈ 1 (j-2) およびＨ 1 (j-3) としたとき、
Ｅ 0 (j-1) ＜Ｅ 0 (j-2) (1)
Ｅ 0 (j-3) ＜Ｅ 0 (j-2) (2)
［Ｅ 1 (j-1) −Ｅ 0 (j-1) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］ (3)
［Ｅ 1 (j-3) −Ｅ 0 (j-3) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］ (4)
［Ｅ 0 (j-1) −Ｈ 0 (j-1) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］ (5)
［Ｅ 0 (j-3) −Ｈ 0 (j-3) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］ (6)
が成立することを特徴とするものである。
【０００６】
この発明の一実施形態においては、第１の量子箱（ＱＤj-1 ）および第２の量子箱（ＱＤj-2 ）の間の結合の強さよりも第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の間の結合の強さの方が大きい。
【０００７】
ここで、量子箱間の結合の強さは、量子箱間の障壁に対する電子または正孔のトンネリングしやすさを示し、トンネリングしやすいほど結合の強さは大きくなる。
【００１０】
この発明による量子メモリの動作方法は、
順次積層された第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）によりメモリセルが構成され、
第１の量子箱（ＱＤ j-1 ）および第２の量子箱（ＱＤ j-2 ）の間の結合の強さと第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の間の結合の強さとが互いに異なる量子メモリの動作方法であって、
書き込み時には、書き込みを行うべきメモリセルに第１の光を照射しながら、書き込みを行うべきメモリセルに第１の量子箱（ＱＤj-1 ）、第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の積層方向の第１の外部電場を印加し、
読み出し時には、読み出しを行うべきメモリセルに第２の光を照射しながら、読み出しを行うべきメモリセルに第１の外部電場と逆方向の第２の外部電場を印加するようにしたことを特徴とするものである。
ここで、第１の光としては、外部電場が印加されていないときの第２の量子箱（ＱＤj-2 ）における電子−正孔対生成エネルギーよりもその光子エネルギーが少し小さい単色光が好適に用いられる。また、第１の外部電場の強さは、シュタルク・シフトにより第２の量子箱（ＱＤj-2 ）における電子−正孔対生成エネルギーが実効的に減少して第１の光が共鳴吸収され、第２の量子箱（ＱＤj-2 ）内に電子−正孔対が生成されるような強さに選ばれる。
【００１１】
第２の光としては、第２の量子箱（ＱＤj-2 ）の電子の基底状態のエネルギー準位Ｅ0 (j-2) と第１励起状態のエネルギー準位Ｅ1 (j-2) との差［Ｅ1 (j-2) −Ｅ0 (j-2) ］に等しい光子エネルギーを有する単色光が好適に用いられる。また、第２の外部電場の強さは、エネルギーバンドの傾斜により第３の量子箱（ＱＤj-3 ）の電子の基底状態のエネルギー準位Ｅ0 (j-3) と第２の量子箱（ＱＤj-2 ）の電子の基底状態のエネルギー準位Ｅ0 (j-2) とが一致するような強さに選ばれる。
【００１２】
この発明による量子メモリの動作方法においては、好適には、所定電圧が印加された針状電極を書き込みを行うべきメモリセルまたは読み出しを行うべきメモリセルに接近させることにより第１の外部電場または第２の外部電場を印加する。
【００１３】
また、この発明による量子メモリの動作方法においては、特定のメモリセルの初期化（または消去）を行う場合には、初期化を行うべきメモリセルに第２の外部電場よりも大きい第３の外部電場を印加するかまたは第２の外部電場を読み出し時よりも長時間印加して初期化を行うべきメモリセル内で電子−正孔再結合を起こさせることにより初期化を行う。
【００１４】
さらに、全てのメモリセルの初期化を一括して行う場合には、量子メモリの温度を高くするかまたは量子メモリに第３の光を照射して全てのメモリセル内で電子−正孔再結合を起こさせる。
【００１５】
この発明による量子メモリにおいては、第１の量子箱、第２の量子箱および第３の量子箱は化合物半導体ヘテロ接合により形成される。この化合物半導体ヘテロ接合は、典型的には、タイプＩのヘテロ接合超格子であり、具体的には、例えばＡｌＧａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合である。この化合物半導体ヘテロ接合はタイプＩＩのヘテロ接合超格子であってもよく、具体的には、例えばＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合であってもよい。
【００１６】
【作用】
上述のように構成されたこの発明による量子メモリによれば、従来の半導体メモリのメモリセルとは全く異なり、順次積層された第１の量子箱、第２の量子箱および第３の量子箱により一つのメモリセルが構成され、メモリセルに対する書き込みや読み出しは、光照射や針状電極による外部電場の印加などを併用することにより行うことができる。この場合、メモリセル間を接続する配線は不要であり、書き込みや読み出しも配線なしで行うことができる。このため、配線に起因するメモリセルの集積度の限界がなく、集積度の限界は、もっぱらメモリセル１個当たりの実効的な占有面積から来るものだけである。そして、この場合、メモリセル１個当たりの実効的な占有面積は、例えば５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度と従来の半導体メモリにおけるメモリセル１個当たりの実効的な占有面積に比べて極めて小さくすることができるので、超高集積度を達成することができる。
【００１７】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。
図１はこの発明の第１実施例による量子メモリを概念的に示したものである。図１に示すように、この第１実施例による量子メモリにおいては、ｘ方向およびｙ方向にメモリセルが配列されており、これらのメモリセルによりメモリセルアレーが構成されている。この場合、ｘ方向にメモリセルがＭ個配列され、ｙ方向にメモリセルがＮ個配列されており、メモリセルの総数はＭＮ個である。これらのメモリセルに順番に１からＭＮまで番号を付ける。後述のように、各メモリセルは三段の量子ドットから成る。
図２はこの第１実施例による量子メモリを示す斜視図であり、メモリセルアレーの一部を示したものである。
【００１８】
図２において、符号１は障壁層としてのＡｌＧａＡｓ層を示す。この場合、ｘ−ｙ面に平行な第１の面内に量子井戸層としての箱状のＩｎＧａＡｓ層２が所定の配列パターンでアレー状に配列され、ｘ−ｙ面に平行な第２の面内に量子井戸層としての箱状のＧａＡｓ層３がその下段のＩｎＧａＡｓ層２に対応してアレー状に配列され、ｘ−ｙ面に平行な第３の面内に量子井戸層としての箱状のＩｎＧａＡｓ層４がその下段のＧａＡｓ層３およびＩｎＧａＡｓ層２に対応してアレー状に配列されている。これらのＩｎＧａＡｓ層２、ＧａＡｓ層３およびＩｎＧａＡｓ層４は、障壁層としてのＡｌＧａＡｓ層１内に埋め込まれている。
【００１９】
この場合、量子井戸層としてのＩｎＧａＡｓ層２が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中下段、すなわち第１段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層３が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中中段、すなわち第２段目の量子ドットが形成され、量子井戸層としてのＩｎＧａＡｓ層４が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中上段、すなわち第３段目の量子ドットが形成されている。そして、ｚ方向に順次積層されたこれらの第１段目の量子ドット、第２段目の量子ドットおよび第３段目の量子ドットにより一つのメモリセルが構成されている。ここでは、ｊ番目のメモリセル（以下「メモリセルｊ」と書く）を構成する第１段目の量子ドットをＱＤj-1 、第２段目の量子ドットをＱＤj-2 、第３段目の量子ドットをＱＤj-3 と書く。
【００２０】
ここで、第１段目の量子ドットＱＤj-1 および第３段目の量子ドットＱＤj-3 を構成するＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合と、第２段目の量子ドットＱＤj-2 を構成するＡｌＧａＡｓ／ＧａＡｓヘテロ接合とは、いずれもいわゆるタイプＩのヘテロ接合超格子である。
【００２１】
いま、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２のｚ方向の幅をＷ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３のｚ方向の幅をＷ2 、量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４のｚ方向の幅をＷ3 とし、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２の伝導帯におけるポテンシャル井戸の深さをＶ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３の伝導帯におけるポテンシャル井戸の深さをＶ2 、量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４の伝導帯におけるポテンシャル井戸の深さをＶ3 とする。また、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２および量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３の間にある障壁層としてのＡｌＧａＡｓ層１のｚ方向の幅をＢ12、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３および量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４の間にある障壁層としてのＡｌＧａＡｓ層１のｚ方向の幅をＢ23とする。さらにまた、量子ドットＱＤj-k （ｋ＝１、２、３）の電子の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＥ0 (j-k) およびＥ1 (j-k) と書き、量子ドットＱＤj-k （ｋ＝１、２、３）の正孔の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＨ0 (j-k) およびＨ1 (j-k) と書く。
【００２２】
さて、この第１実施例による量子メモリにおいては、メモリセルｊを構成する量子ドットＱＤj-1 、ＱＤj-2 およびＱＤj-3 は下記の式を満たすように設計されている。
【００２３】
Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23などの値の一例を挙げると、Ｗ1 〜１０ｎｍ、Ｗ2 〜（１０〜１５）ｎｍ、Ｗ3 〜１０ｎｍ、Ｂ12〜１２ｎｍ、Ｂ23〜８ｎｍである。一方、ｘ−ｙ面に平行な面内の量子ドットＱＤj-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎｍであり、その間隔は例えば〜５０ｎｍである。
【００２４】
量子ドットＱＤj-k の積層方向に沿ってのメモリセルｊのエネルギーバンド図を図３に示す。図３中のＥc およびＥv はそれぞれ伝導帯の底のエネルギーおよび価電子帯の頂上のエネルギーを示す（以下同様）。
【００２５】
次に、上述のように構成されたこの第１実施例による量子メモリの動作原理について説明する。ここで、後述のように、書き込み時や読み出し時には、書き込みや読み出しを行うべきメモリセルに単色光、具体的にはレーザー光を照射するが、このレーザー光は、量子ドットのバンド間の電子のエネルギー準位間隔（１ｅＶ程度）やサブバンド間の電子のエネルギー準位間隔（０．３ｅＶ程度）に対応する光子エネルギーを有する必要があるので、この程度の光子エネルギーを有するレーザー光のスポットサイズは数μｍ以上になり、必然的に、書き込みや読み出しを行うべきメモリセル以外に多数のメモリセルが含まれる広い領域に照射される。そこで、このレーザー光が照射された多数のメモリセルから特定のメモリセルを選択して書き込みや読み出しを行うために、走査型トンネル顕微鏡の走査針と同様な針状電極を用いてその特定のメモリセルに外部電場を印加する。
【００２６】
まず、この第１実施例による量子メモリに書き込みを行う場合には、図４に示すように、書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この状態においては、いずれのメモリセルにも外部電場が印加されていない。このレーザー光Ｌとしては、後述の針状電極ＮＥにより外部電場が印加されていないときの第２段目の量子ドットＱＤj-2 における電子−正孔対生成エネルギーをＥehとしたとき、これより少し光子エネルギーの小さい（波長の長い）レーザー光を用いる。すなわち、レーザー光Ｌの光子エネルギーをｈν＝Ｅinとすると、Ｅin＜Ｅehである。このとき、レーザー光Ｌの照射により量子ドットＱＤj-2 に電子−正孔対は生成されず、光吸収は起こらない（図５）。
【００２７】
上述のように書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射した状態において、図６に示すように、量子メモリに対して正の電圧が印加された針状電極ＮＥを、書き込みを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図は図７に示すようになる。このように外部電場が印加されたときには、シュタルク・シフトにより
ΔＥ＝Ｅ0 (j-2) −Ｈ0 (j-2) (15)
は減少する。そして、この外部電場の強さがΔＥ＝Ｅinとなる程度であれば、共鳴的にレーザー光Ｌの吸収が起こり、量子ドットＱＤj-2 内に電子−正孔対が生成される（図７）。このシュタルク・シフトは、量子ドットＱＤj-2 の上下の量子ドットＱＤj-1 、ＱＤj-3 の存在により、量子ドットＱＤj-2 単独の場合に比べて大きく、好都合である。
【００２８】
ｚ方向に印加された上述の外部電場によって、図８に示すように、上述のようにして量子ドットＱＤj-2 内に生成された電子−正孔対のうち電子は量子ドットＱＤj-3 内に、正孔は量子ドットＱＤj-1 内に速やかに移動する。そして、量子ドットＱＤj-3 内に移動した電子はよりエネルギーの低い基底状態のエネルギー準位Ｅ0 (j-3) に、量子ドットＱＤj-1 内に移動した正孔はよりエネルギーの低い基底状態のエネルギー準位Ｈ0 (j-1) にそれぞれ緩和し、空間的に互いに分離される。
【００２９】
この後、針状電極ＮＥをメモリセルｊから遠ざけて外部電場の印加をなくす。このとき、メモリセルｊ内の電子および正孔は互いに空間的に分離されていることから、これらの電子および正孔は再結合することなく、安定に保持される（図９）。この図９に示すように、量子ドットＱＤj-3 内に電子が入り、量子ドットＱＤj-1 内に正孔が入った状態をもって１ビットの記憶とする。
【００３０】
一方、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、十分な大きさのシュタルク・シフトが得られないので、光吸収は起きず、したがってこれらのメモリセルにおいては電子−正孔対は生成されない。すなわち、メモリセルｊ内にのみ電子−正孔対が生成され、それによって１ビットの情報が記憶されることになる。
【００３１】
次に、この第１実施例による量子メモリの読み出しを行う場合について説明する。ここでは、メモリセルｊの量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) に電子が入っており、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) に正孔が入っているとする（図１０）。
【００３２】
この読み出し時には、図４に示すと同様に、読み出しを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この場合、このレーザー光Ｌとしては、その光子エネルギーｈνが、量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) と第１励起状態のエネルギー準位Ｅ1 (j-2) との差
Ｅout ＝Ｅ1 (j-2) −Ｅ0 (j-2) (16)
に等しいものを用いる。このような光子エネルギーｈνがＥout に等しいレーザー光Ｌがメモリセルｊに照射されたとき、メモリセルｊ内に電子が存在してもそれは量子ドットＱＤj-3 内に存在するので、光吸収は起こらない。そこで、図６に示すと同様に、書き込み時とは逆に量子メモリに対して負の電圧が印加された針状電極ＮＥを読み出しを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図を図１１に示す。
【００３３】
この外部電場の強さが、Ｅ0 (j-3) とＥ0 (j-2) とがほぼ一致するような強さであると、電子は共鳴的に第２段目の量子ドットＱＤj-2 に移る確率を有し、このとき初めてｈν＝Ｅout のレーザー光Ｌが吸収される。この場合、量子ドットＱＤj-1 および量子ドットＱＤj-2 の間にある障壁層としてのＡｌＧａＡｓ層１の幅Ｂ12と量子ドットＱＤj-2 および量子ドットＱＤj-3 の間にある障壁層としてのＡｌＧａＡｓ層１の幅Ｂ23とが互いに異なり、
Ｂ12＞Ｂ23 (17)
であることから、量子ドットＱＤj-3 から量子ドットＱＤj-2 に移動した電子は量子ドットＱＤj-1 まで移動することはない。また、量子ドットＱＤj-1 内の正孔は移動せず、その量子ドットＱＤj-1 内にとどまっている。この量子ドットＱＤj-1 内の正孔が移動しないのは、幅Ｂ23の障壁層としてのＡｌＧａＡｓ層１を電子がトンネルするために必要な時間に比べて、幅Ｂ12の障壁層としてのＡｌＧａＡｓ層１を正孔がトンネルするために必要な時間の方が圧倒的に大きいためであるが、それは、Ｂ12とＢ23との違いとともに、正孔の有効質量の方が電子の有効質量よりも大きいことにもよっている。
【００３４】
メモリセルｊ内に電子および正孔が存在しなければ、レーザー光Ｌを照射しても光吸収は起きないので、光吸収の有無によりメモリセルのビット情報の読み出しを行うことができることになる。
書き込み時と同様に、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、そのメモリセル内に電子が存在するとしてもそれは第２段目の量子ドットに移動することができないので、光吸収はなく、メモリセルｊだけの情報を読み出すことができることがわかる。
【００３５】
次に、この第１実施例による量子メモリの初期化（または消去）を行う方法について説明する。まず、特定のメモリセルの初期化を行う方法としては、二つの方法がある。一つの方法は、初期化を行うべきメモリセルｊに、読み出し時に印加する電圧よりも大きい負の電圧が印加された針状電極ＮＥを接近させて外部電場を印加することによりそのメモリセルｊ内で電子−正孔再結合を起こさせる方法であり、もう一つの方法は、例えば読み出し時と同様な外部電場をより長時間印加することによりそのメモリセルｊ内で電子−正孔再結合を起こさせる方法である。なお、場合によっては、針状電極ＮＥにより交流電場を印加することにより特定のメモリセルの初期化を行うことも可能である。
【００３６】
また、全てのメモリセルの初期化を一括して行う方法としては、量子メモリの温度を高くし、フォノンの吸収により電子−正孔再結合を促進する方法がある。このときの量子メモリの温度Ｔの目安は、図１２に示すように、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) にある正孔を量子ドットＱＤj-2 の正孔の基底状態のエネルギー準位Ｈ0 (j-2) に、量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) にある電子を量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) にそれぞれ熱的に励起することができるような温度であり、具体的には、ボルツマン定数をｋB とすると、
［Ｈ0 (j-2) −Ｈ0 (j-1) ］〜［Ｅ0 (j-2) −Ｅ0 (j-3) ］〜ｋB Ｔ (18)
となる程度の温度である。
【００３７】
全てのメモリセルの初期化を一括して行うもう一つの方法は、(18)式で与えられる光子エネルギーを有する単色光を量子メモリ全体に照射し、全てのメモリセルの第３段目の量子ドット内の電子および第１段目の量子ドット内の正孔を第２段目の量子ドット内に励起して、電子−正孔再結合を起こさせる方法である。
【００３８】
次に、上述のように構成されたこの第１実施例による量子メモリの製造方法について説明する。
【００３９】
まず、図１３に示すように、図示省略した化合物半導体基板（例えば、ＧａＡｓ基板）上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法により、十分に厚いＡｌＧａＡｓ層１ａ、厚さＷ1 のＩｎＧａＡｓ層２、厚さＢ12のＡｌＧａＡｓ層１ｂ、厚さＷ2 のＧａＡｓ層３、厚さＢ23のＡｌＧａＡｓ層１ｃ、厚さＷ3 のＩｎＧａＡｓ層４および所定の厚さのＡｌＧａＡｓ層１ｄを順次エピタキシャル成長させる。ここで、現在のＭＯＣＶＤ法やＭＢＥ法によれば、Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23が (9)式および(11)式を満たすように制御してエピタキシャル成長を行うことは容易である。また、ＩｎＧａＡｓ層２およびＩｎＧａＡｓ層４のＩｎ組成比やＡｌＧａＡｓ層１ａ、１ｂ、１ｃ、１ｄのＡｌ組成比を制御することにより、量子ドットＱＤj-1 の量子井戸層となるＩｎＧａＡｓ層２の伝導帯におけるポテンシャル井戸の深さＶ1 、量子ドットＱＤj-2 の量子井戸層となるＧａＡｓ層３の伝導帯におけるポテンシャル井戸の深さＶ2 、量子ドットＱＤj-3 の量子井戸層となるＩｎＧａＡｓ層４の伝導帯におけるポテンシャル井戸の深さＶ3 が(10)式を満たすように制御してエピタキシャル成長を行うことができる。
【００４０】
次に、図１４に示すように、ＡｌＧａＡｓ層１ｄ上に電子ビームリソグラフィー法などによりメモリセルに対応した形状のレジストパターン５を形成する。
【００４１】
次に、このレジストパターン５をマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法により、ＡｌＧａＡｓ層１ｄ、ＩｎＧａＡｓ層４、ＡｌＧａＡｓ層１ｃ、ＧａＡｓ層３およびＡｌＧａＡｓ層１ｂおよびＩｎＧａＡｓ層２を基板表面に対して垂直な方向に順次エッチングする。このエッチングは、ＩｎＧａＡｓ層２が互いに分離するようにオーバーエッチング気味に行う。これによって、図１５に示すように、ＩｎＧａＡｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層３、ＡｌＧａＡｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌＧａＡｓ層１ｄが四角柱状にパターニングされる。
【００４２】
次に、レジストパターン５を除去した後、図１６に示すように、例えばＭＯＣＶＤ法により、基板表面に対して垂直な側壁上に成長が起きない条件でＡｌＧａＡｓ層１ｅをエピタキシャル成長させて、四角柱状のＩｎＧａＡｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層３、ＡｌＧａＡｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌＧａＡｓ層１ｄの間の部分を埋める。ここで、ＡｌＧａＡｓ層１ａ、１ｂ、１ｃ、１ｄ、１ｅの全体が図２に示すＡｌＧａＡｓ層１に対応する。
以上のようにして、図２に示す量子メモリが完成される。
【００４３】
以上のように、この第１実施例による量子メモリによれば、各メモリセルの大きさが１０ｎｍ×１０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度であるので、メモリセル１個当たりの実効的な占有面積、言い換えれば１ビット当たり必要な面積は５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度である。したがって、例えばメモリセルアレーのサイズが６ｍｍ×６ｍｍであるとすれば、この量子メモリは、１６ギガ・ビットもの情報を記憶することができる。また、この量子メモリにおいては、１ビット当たり単一の電子−正孔対しか使用しないので、極めて低消費電力である。
【００４４】
次に、この発明の第２実施例による量子メモリについて説明する。
この第２実施例による量子メモリの全体構成は図１に示すと同様である。
図１７はこの第２実施例による量子メモリを示す斜視図であり、メモリセルアレーの一部を示したものである。
【００４５】
図１７において、符号１１は障壁層としてのＡｌＧａＡｓ層を示す。この場合には、ｘ−ｙ面に平行な第１の面内に量子井戸層としての箱状のＧａＡｓ層１２が所定の配列パターンでアレー状に配列され、ｘ−ｙ面に平行な第２の面内に量子井戸層としての箱状のＧａＡｓ層１３がその下段のＧａＡｓ層１２に対応してアレー状に配列され、ｘ−ｙ面に平行な第３の面内に量子井戸層としての箱状のＧａＡｓ層１４がその下段のＧａＡｓ層１３およびＧａＡｓ層１２に対応してアレー状に配列されている。これらのＧａＡｓ層１２、ＧａＡｓ層１３およびＧａＡｓ層１４は、障壁層としてのＡｌＧａＡｓ層１１に埋め込まれている。
【００４６】
この場合、量子井戸層としてのＧａＡｓ層１２が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中下段、すなわち第１段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層１３が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中中段、すなわち第２段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層１４が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中上段、すなわち第３段目の量子ドットが形成されている。そして、ｚ方向に順次積層されたこれらの第１段目の量子ドット、第２段目の量子ドットおよび第３段目の量子ドットにより一つのメモリセルが構成されている。ここでは、第１実施例と同様に、メモリセルｊを構成する第１段目の量子ドットをＱＤj-1 、第２段目の量子ドットをＱＤj-2 、第３段目の量子ドットをＱＤj-3 と書く。
【００４７】
すなわち、第１実施例による量子メモリにおいては、メモリセルｊの第１段目の量子ドットＱＤj-1 および第３段目の量子ドットＱＤj-3 はＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合により構成され、第２段目の量子ドットＱＤj-2 はＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されているのに対して、この第２実施例による量子メモリにおいては、メモリセルｊの第１段目の量子ドットＱＤj-1 、第２段目の量子ドットＱＤj-2 および第３段目の量子ドットＱＤj-3 ともただ一種類のＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されている。
【００４８】
いま、第１実施例と同様に、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２のｚ方向の幅をＷ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３のｚ方向の幅をＷ2 、量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４のｚ方向の幅をＷ3 とし、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２の伝導帯におけるポテンシャル井戸の深さをＶ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３の伝導帯におけるポテンシャル井戸の深さをＶ2 、量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４の伝導帯におけるポテンシャル井戸の深さをＶ3 とする。また、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２および量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３の間にある障壁層としてのＡｌＧａＡｓ層１１のｚ方向の幅をＢ12、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３および量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４の間にある障壁層としてのＡｌＧａＡｓ層１１のｚ方向の幅をＢ23とする。さらに、量子ドットＱＤj-k （ｋ＝１、２、３）の電子の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＥ0 (j-k) およびＥ1 (j-k) と書き、量子ドットＱＤj-k （ｋ＝１、２、３）の正孔の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＨ0 (j-k) およびＨ1 (j-k) と書く。
【００４９】
さて、この第２実施例による量子メモリにおいては、メモリセルｊを構成する量子ドットＱＤj-1 、ＱＤj-2 およびＱＤj-3 は下記の式を満たすように設計されている。
Ｂ12＞Ｂ23 (19)
Ｅ0 (j-1) 〜Ｅ0 (j-3) ＜Ｅ0 (j-2) (20)
ここで、(20)式の条件は、
Ｗ2 ＜Ｗ1 〜Ｗ3 (21)
とすることによって実現することが可能である。
【００５０】
これらの条件は、第１実施例による量子メモリの条件((9)〜(14)式）に比べて単純になっている。特に、Ｖ2 ＜Ｖ1 〜Ｖ3 （(10)式）の条件が不要であることから、
Ｖ1 ＝Ｖ2 ＝Ｖ3 (22)
でもよく、上述のように量子ドットＱＤj-k の量子井戸層の材料をいずれもＧａＡｓ層とすることができるのである。
【００５１】
Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23などの値の一例を挙げると、Ｗ1 〜１０ｎｍ、Ｗ2 〜５ｎｍ、Ｗ3 〜１０ｎｍ、Ｂ12 〜（１０〜１５）ｎｍ、Ｂ23〜５ｎｍである。一方、ｘ−ｙ面に平行な面内の量子ドットＱＤj-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎｍであり、その間隔は例えば〜５０ｎｍである。
【００５２】
量子ドットＱＤj-k の積層方向に沿ってのメモリセルｊのエネルギーバンド図を図１８に示す。
次に、上述のように構成されたこの第２実施例による量子メモリの動作原理について説明する。
【００５３】
まず、この第２実施例による量子メモリに書き込みを行う場合には、図４に示すと同様に、書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この状態においては、いずれのメモリセルにも外部電場が印加されていない。レーザー光Ｌとしては、針状電極ＮＥにより外部電場が印加されていないときの第２段目の量子ドットＱＤj-2 における電子−正孔対生成エネルギーをＥehとしたとき、これより少し光子エネルギーの小さい（波長の長い）レーザー光を用いる。すなわち、レーザー光Ｌの光子エネルギーをｈν＝Ｅinとすると、Ｅin＜Ｅehである。このとき、レーザー光Ｌの照射により量子ドットＱＤj-2 内に電子−正孔対は生成されず、光吸収は起こらない（図１９）。
【００５４】
上述のように書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射した状態において、図６に示すと同様に、量子メモリに対して正の電圧が印加された針状電極ＮＥを、書き込みを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図を図２０に示す。このように外部電場が印加されたときには、シュタルク・シフトにより
ΔＥ＝Ｅ0 (j-2) −Ｈ0 (j-2) (23)
は減少する。そして、この外部電場の強さがΔＥ＝Ｅinとなる程度であれば、共鳴的にレーザー光Ｌの吸収が起こり、量子ドットＱＤj-2 内に電子−正孔対が生成される（図２０）。このシュタルク・シフトは、量子ドットＱＤj-2 の上下の量子ドットＱＤj-1 、ＱＤj-3 の存在により、量子ドットＱＤj-2 単独の場合に比べて大きく、好都合である。
【００５５】
ｚ方向に印加された上述の外部電場によって、図２１に示すように、上述のようにして量子ドットＱＤj-2 内に生成された電子−正孔対のうち電子は量子ドットＱＤj-3 内に、正孔は量子ドットＱＤj-1 内に速やかに移動する。そして、量子ドットＱＤj-3 内に移動した電子はよりエネルギーの低い基底状態のエネルギー準位Ｅ0 (j-3) に、量子ドットＱＤj-1 内に移動した正孔はよりエネルギーの低い基底状態のエネルギー準位Ｈ0 (j-1) にそれぞれ緩和し、空間的に互いに分離される。
【００５６】
この後、針状電極ＮＥをメモリセルｊから遠ざけて外部電場の印加をなくす。このとき、メモリセルｊ内の電子および正孔は互いに空間的に分離されていることから、これらの電子および正孔は再結合することなく、安定に保持される（図２２）。この場合、第１実施例と同様に、この図２２に示すように、量子ドットＱＤj-3 内に電子が入り、量子ドットＱＤj-1 内に正孔が入った状態をもって１ビットの記憶とする。
【００５７】
一方、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、十分な大きさのシュタルク・シフトが得られないので、光吸収は起きず、したがってこれらのメモリセルにおいては電子−正孔対は生成されない。すなわち、メモリセルｊ内にのみ電子−正孔対が生成され、それによって１ビットの情報が記憶される。
【００５８】
次に、この第２実施例による量子メモリの読み出しを行う場合について説明する。
いま、メモリセルｊの第２段目の量子ドットＱＤj-2 および第３段目の量子ドットＱＤj-3 がそれぞれ単独に存在していたとするときの電子の基底状態およびそのエネルギーをそれぞれ｜ψ0 (j-k) 〉およびε0 (j-k) （ｋ＝２、３）と書くと、
ε0 (j-2) ＞ε0 (j-3) (24)
である。
【００５９】
この第２実施例による量子メモリにおいては、二つの量子ドットＱＤj-2 および量子ドットＱＤj-3 は互いに結合しており、それらの間の障壁の幅Ｂ23は小さいが、エネルギーε0 (j-2) およびε0 (j-3) が違うので、状態｜ψ0 (j-2) 〉および｜ψ0 (j-3) 〉はあまり混じり合わない。したがって、この結合量子ドット系の電子の基底状態｜Ψ0 (j) 〉および第１励起状態｜Ψ1 (j) 〉は、
｜Ψ0 (j) 〉〜｜ψ0 (j-3) 〉 (25)
｜Ψ1 (j) 〉〜｜ψ0 (j-2) 〉 (26)
である。これらの基底状態｜Ψ0 (j) 〉および第１励起状態｜Ψ1 (j) 〉の波動関数を図１８と同様な図２３に対応して示すと、それぞれ図２４および図２５のようになる。図２４および図２５に示すように、これらの状態｜Ψ0 (j) 〉および｜ψ0 (j-3) 〉は空間的に互いに分離されているので、もし光が入射してもそれを吸収する確率は非常に小さい。
【００６０】
さて、この結合量子ドット系に外部電場を印加すると、メモリセルｊのエネルギーバンド図は図２６に示すようになる。この外部電場の印加によって量子状態は変化し、それぞれ単独で存在しているとしたときの量子ドットＱＤj-2 および量子ドットＱＤj-3 のエネルギー準位が互いに近づくと、共鳴的に両状態が混じり合う。このときのこの結合量子ドット系の量子状態は、
｜Ψ0 (j) 〉〜［｜ψ0 (j-2) 〉＋｜ψ0 (j-3) 〉］ (27)
｜Ψ1 (j) 〉〜［｜ψ0 (j-2) 〉−｜ψ0 (j-3) 〉］ (28)
のようになり、結合状態｜Ψ0 (j) 〉と反結合状態｜Ψ1 (j) 〉とに分裂する。このときのエネルギーの分裂幅を２ΔＥと書く。これらの結合状態｜Ψ0 (j) 〉および反結合状態｜Ψ1 (j) 〉の波動関数を図２６に対応して示すと、それぞれ図２７および図２８に示すようになる。図２７および図２８からわかるように、これらの二状態は空間的に互いに大きく重なっており、光入射に対してその吸収確率は大きい。
【００６１】
したがって、例えば、走査型トンネル顕微鏡で用いられる走査針と同様な針状電極によって特定のメモリセルのみに外部電場を印加することにより、その印加されたメモリセル内に電子が存在するときにのみエネルギー２ΔＥの光吸収が起こり、それ以外のときには光吸収が起こり得ないことになる。
【００６２】
以上の原理を利用して、メモリセルに記憶された１ビットの情報を読み出す方法について説明する。まず、図４に示すと同様にして、読み出しを行うべきメモリセルｊを含む領域に、２ΔＥ＝ｈνの光子エネルギーを有するレーザー光Ｌを照射しておく。上述のように、このメモリセルｊに外部電場が印加されていないとき（図２９）には、光吸収は起こり得ない。次に、図６に示すと同様に、量子メモリに対して負の電圧が印加された針状電極ＮＥを、読み出しを行うべきメモリセルｊに接近させる。このとき、メモリセルｊのエネルギーバンド図は図３０に示すようになる。ここで、もしそのメモリセルｊの量子ドットＱＤj-3 内に電子が存在するときには、共鳴的にレーザー光Ｌの吸収が起こる。一方、そのメモリセルｊに電子が存在しないならば光吸収は起こらない。したがって、この光吸収の有無によりメモリセルｊの情報を読み出すことができる。
【００６３】
メモリセルｊの量子ドットＱＤj-3 内に電子が存在する場合、同時にその量子ドットＱＤj-1 内に正孔が存在している。量子ドットＱＤj-1 および量子ドットＱＤj-2 の間の障壁層の幅Ｂ12と量子ドットＱＤj-2 および量子ドットＱＤj-3 の間の障壁層の幅Ｂ23とが互いに異なり、
Ｂ12＞Ｂ23 (29)
であるので、量子ドットＱＤj-1 内の正孔は量子ドットＱＤj-2 の状態と共鳴もしないし、トンネル障壁の幅Ｂ12が大きいので、量子ドットＱＤj-1 および量子ドットＱＤj-2 間の結合の強さも小さい。このため、量子ドットＱＤj-1 内の正孔は量子ドットＱＤj-2 に移動せず、量子ドットＱＤj-1 内にとどまっている。また、同様の理由で、量子ドットＱＤj-3 内の電子は量子ドットＱＤj-1 に移動することもない。幅Ｂ23の障壁を介する電子状態の結合に比べて幅Ｂ12の障壁を介する正孔状態の結合の方が圧倒的に強いのは、Ｂ12とＢ23との違いとともに、正孔の有効質量が電子のそれよりも大きいことにもよっている。
【００６４】
書き込み時と同様に、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極Ｅにより印加される外部電場の強さが小さく、そのメモリセル内に電子が存在するとしてもそれは第２段目の量子ドットに移動することができないので、光吸収はなく、したがってメモリセルｊだけの情報を読み出すことができる。
【００６５】
次に、この第２実施例による量子メモリの初期化（または消去）を行う方法について説明する。まず、特定のメモリセルの初期化を行う方法としては、二つの方法がある。一つの方法は、初期化を行うべきメモリセルｊに、読み出し時に印加する電圧よりも大きい負の電圧が印加された針状電極ＮＥを接近させて外部電場を印加することによりそのメモリセル内で電子−正孔再結合を起こさせる方法であり、もう一つの方法は、例えば読み出し時と同様な外部電場をより長時間印加することにより電子−正孔再結合を起こさせる方法である。
【００６６】
また、全てのメモリセルの初期化を一括して行う方法としては、量子メモリの温度を高くし、フォノンの吸収により電子−正孔再結合を促進する方法がある。このときの量子メモリの温度Ｔの目安は、図３１に示すように、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) にある正孔を量子ドットＱＤj-2 の正孔の基底状態のエネルギー準位Ｈ0 (j-2) に、量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) にある電子を量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) にそれぞれ熱的に励起することができるような温度であり、具体的には、
［Ｈ0 (j-2) −Ｈ0 (j-1) ］〜［Ｅ0 (j-2) −Ｅ0 (j-3) ］〜ｋB Ｔ (30)
となる程度の温度である。
【００６７】
全てのメモリセルの初期化を一括して行うもう一つの方法は、(30)式で与えられる光子エネルギーを有する単色光を量子メモリ全体に照射し、全てのメモリセルの第３段目の量子ドット内の電子および第１段目の量子ドット内の正孔を第２段目の量子ドット内に励起して、電子−正孔再結合を起こさせる方法である。
【００６８】
次に、上述のように構成されたこの第２実施例による量子メモリの製造方法について説明する。
【００６９】
まず、図３２に示すように、図示省略した化合物半導体基板（例えば、ＧａＡｓ基板）上に、例えばＭＯＣＶＤ法やＭＢＥ法により、十分に厚いＡｌＧａＡｓ層１１ａ、厚さＷ1 のＧａＡｓ層１２、厚さＢ12のＡｌＧａＡｓ層１１ｂ、厚さＷ2 のＧａＡｓ層１３、厚さＢ23のＡｌＧａＡｓ層１１ｃ、厚さＷ3 のＧａＡｓ層１４および所定の厚さのＡｌＧａＡｓ層１１ｄを順次エピタキシャル成長させる。
【００７０】
次に、図３３に示すように、ＡｌＧａＡｓ層１１ｄ上に電子ビームリソグラフィー法などによりメモリセルに対応した形状のレジストパターン１５を形成する。
【００７１】
次に、このレジストパターン１５をマスクとして、例えばＲＩＥ法により、ＡｌＧａＡｓ層１１ｄ、ＧａＡｓ層１４、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｂおよびＧａＡｓ層１２を基板表面に対して垂直な方向に順次エッチングする。このエッチングは、ＧａＡｓ層１２が互いに分離するようにオーバーエッチング気味に行う。このようにして、図３４に示すように、ＧａＡｓ層１２、ＡｌＧａＡｓ層１１ｂ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１４およびＡｌＧａＡｓ層１１ｄが四角柱状にパターニングされる。
【００７２】
次に、レジストパターン１５を除去した後、図３５に示すように、ＭＯＣＶＤ法やＭＢＥ法により、基板表面に対して垂直な側壁上に成長が起きない条件でＡｌＧａＡｓ層１１ｅをエピタキシャル成長させて、四角柱状のＧａＡｓ層１２、ＡｌＧａＡｓ層１１ｂ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１４およびＡｌＧａＡｓ層１１ｄの間の部分を埋める。ここで、ＡｌＧａＡｓ層１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの全体が図１７に示すＡｌＧａＡｓ層１１に対応する。
以上のようにして、図１７に示す量子メモリが完成される。
【００７３】
以上のように、この第２実施例による量子メモリによれば、各メモリセルの大きさが１０ｎｍ×１０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度であるので、１ビット当たり必要な面積は５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度である。したがって、例えばメモリセルアレーのサイズが６ｍｍ×６ｍｍであるとすれば、この量子メモリは、１６ギガ・ビットもの情報を記憶することができる。また、この量子メモリにおいては、１ビット当たり単一の電子−正孔対しか使用しないので、極めて低消費電力である。
【００７４】
また、この第２実施例によれば、第１実施例と同様な上記利点に加えて、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合のみで量子メモリを構成することができるので、構造が単純であり、製造も簡単であるという利点もある。
【００７５】
ところで、上述の第１実施例および第２実施例においては、書き込み時や読み出し時に、書き込みや読み出しを行うべきメモリセルを含む領域に所定の光子エネルギーを有するレーザー光Ｌを照射しながら、針状電極ＮＥによりそのメモリセルに外部電場を印加している。そして、この外部電場の印加によって、メモリセルの量子ドットの内部量子状態が変化し、レーザー光Ｌを共鳴的に吸収することができるようになり、書き込みや読み出しを行うことができる。図３６に示す光吸収強度曲線において、この共鳴吸収が起こる光エネルギーを、外部電場を印加したときの量子メモリの表面電位φの関数でＥ（φ）と書く。また、この光吸収強度曲線についての半値幅をΔＷとする。
【００７６】
通常の走査型トンネル顕微鏡の走査針と同様な針状電極ＮＥにより外部電場を印加したときの空間電位分布は図３７に示すようになっている。この場合、金属などの材料により形成されている針状電極ＮＥの外部は真空であり、その誘電率は小さい。この結果、針状電極ＮＥにより量子メモリに印加される外部電場はかなり広がっている。このときの量子メモリの表面の電位分布φ（ｘ）は図３８に示すようになめらかな変化をしている。したがって、針状電極ＮＥ直下のメモリセルｊでのみ共鳴吸収を起こさせ、隣接するメモリセルでは吸収を起こさせないようにするためには、メモリセル間の間隔を十分に大きくしなければならない。すなわち、メモリセルｊの位置座標をｘj 、隣接するメモリセルｊ−１のそれをｘj-1 とすると、
Ｅ（φ（ｘj-1 ））＜Ｅ（φ（ｘj ））−ΔＷ (31)
または
Ｅ（φ（ｘj ））＋ΔＷ＜Ｅ（φ（ｘj-1 ）） (32)
が成立しないと、メモリセルｊと隣接するメモリセルｊ−１とを区別することができない。
【００７７】
上述のようにメモリセル間の間隔を十分に大きくしなければならないことは、量子メモリの集積度の向上を図る上で好ましくない。この問題は、針状電極ＮＥにより印加される外部電場を空間的に局所化することができれば解決することができる。そこで、次に、外部電場の空間的な局所化が可能な針状電極ＮＥについて説明する。
【００７８】
図３９はその針状電極ＮＥを示す。図３９に示すように、この針状電極ＮＥにおいては、円柱状の導電体から成る中心電極２１の周囲が絶縁体２２で覆われ、この絶縁体２２の周囲に金属などの導電体から成る外部電極２３が設けられている。ここで、中心電極２１の直径は例えば〜１０ｎｍである。中心電極２１の材料としてはＩｎＡｓやＷなどが用いられ、絶縁体２２の材料としてはＳｉＯ2 などが用いられ、外部電極２３の材料としてはＡｌなどが用いられる。
【００７９】
この図３９に示す針状電極ＮＥの外部電極２３を接地して電位０とすれば、中心電極２１に所定の電圧を印加したときのこの針状電極ＮＥの先端部の周囲の電位分布は図４０に示すようになり、この針状電極ＮＥにより印加される外部電場は空間的に局所化される。したがって、この針状電極ＮＥを用いて量子メモリのメモリセルに外部電場を印加するときに量子メモリの表面に印加される電場も局所化される（図４１）。このため、隣接するメモリセル間の間隔を小さくすることができ、その分だけメモリセルの高集積密度化を図ることができる。
【００８０】
図３９および図４０に示す針状電極ＮＥは、例えば次のような方法により製造することができる。
まず、図４２に示すように、ＩｎＡｓ基板３１上に、形成すべき中心電極２１と同一の直径、具体的には例えば〜１０ｎｍの直径を有する円形のレジストパターン３２を形成する。
【００８１】
次に、図４３に示すように、このレジストパターン３２をマスクとしてＩｎＡｓ基板３１を例えばＲＩＥ法により基板表面に対して垂直方向に所定深さエッチングし、ＩｎＡｓから成る円柱状の中心電極２１を形成する。ここで、ＩｎＡｓは表面空乏化が起きないので、〜１０ｎｍ程度の直径にパターニングしても導電性は失われない。
【００８２】
次に、図４４に示すように、例えばＣＶＤ法などにより例えばＳｉＯ2 膜３３を全面に形成した後、引き続いて例えばＡｌ膜３４を真空蒸着法などにより全面に形成する。
【００８３】
次に、図４５に示すように、例えば有機レジスト３５を厚く塗布して表面を平坦化した後、少なくとも中心電極２１の先端部が露出する深さまで、例えばＲＩＥ法により基板表面に対して垂直方向にエッチバックする。このエッチバック後の状態を図４６に示す。
【００８４】
この後、不要な有機レジスト３５を除去し、図４７に示すように、目的とする針状電極ＮＥを完成させる。
【００８５】
すでに述べたように、この針状電極ＮＥの使用時には、外部電極としてのＡｌ膜３４を接地し、ＩｎＡｓ基板３１に所定の電圧を印加する。
図３９に示す針状電極ＮＥは、次のような方法によっても製造することができる。
【００８６】
すなわち、ＩｎＡｓ基板３１の代わりに例えばＳｉ基板を用い、このＳｉ基板上にその表面に対して垂直方向に例えばＷを円柱の棒状に選択成長させ、これを中心電極とする。このＷの選択成長は、具体的には、真空排気された所定の成長室内にＳｉ基板を入れた後、成長室内に例えばＷＦ6 ガスを導入し、Ｓｉ基板表面にビーム径を十分に細く絞った電子ビームを照射することによりＷＦ6 の分解を起こさせ、ビーム照射部のＳｉ基板表面にＷを堆積させることにより行う。その後、図４４〜図４６に示すと同様に工程を進め、目的とする針状電極ＮＥを完成させる。
【００８７】
針状電極ＮＥにより印加される外部電場を空間的に局所化するためには、上述の図３９および図４０に示すような針状電極ＮＥを使用することのほかに、量子メモリの、針状電極ＮＥにより外部電場が印加される側の面とは逆側の面に導電性材料から成るバックゲートを設けることも有効である。すなわち、例えば第１実施例による量子メモリに対してその裏面に図４８に示すようにバックゲートＢＧを設ける。このようなバックゲートＢＧを設けると、針状電極ＮＥによって印加された外部電場はバックゲートＢＧ内の電荷によってスクリーニングされ、量子メモリ内ではこの外部電場は狭い領域に閉じ込められる。この結果、量子メモリの表面に針状電極ＮＥを接近させたときにこの針状電極ＮＥによって印加される外部電場は図４９に示すように局所化される。
【００８８】
このスクリーニングについてもう少し詳しく説明すると次の通りである。一般に、真空を含め、誘電体中では、クーロン力の逆二乗則は変わらないが、自由に動ける電荷があると、外部電場が印加されたときにその電荷が外部電場を打ち消すように移動することによって、スクリーニングが起こる。すなわち、導体（ここではバックゲート）の外部にある電荷によって、導体内に誘導電荷が生じ、クーロン・ポテンシャルの距離に対する減衰率が大きくなるのである。図５０に示すように、最も単純な導体平板と単一電荷（ｑ）とから成る系の場合、導体表面付近の外部電場は、（ｒ2 ＋ａ2 ）-3/2〜ｒ-3（ｒ→∞）で変化し、導体のない場合の（ｒ2 ＋ａ2 ）-1〜ｒ-2（ｒ→∞）に比べて、減衰の次数は１次高いことがわかる。この減衰がバックゲートによって引き起こされ、この電位変化に引きずられて誘電体部分の電場も局所化するのである。
【００８９】
次に、上述のバックゲートを有する量子メモリの具体例について説明する。ここでは、第１実施例による量子メモリにバックゲートを設ける場合について説明するが、第２実施例による量子メモリにバックゲートを設ける場合についても同様である。
【００９０】
図５１に示す第１の例においては、量子メモリを製造する際の基板としてｎ型ＧａＡｓ基板４１を用い、このｎ型ＧａＡｓ基板４１上に図２に示すと同様な三段の量子ドットアレーを形成する。このｎ型ＧａＡｓ基板４１の裏面にはこのｎ型ＧａＡｓ基板４１とオーミック接触するように電極４２を形成する。そして、この電極４２を接地し、ｎ型ＧａＡｓ基板４１を接地する。この場合、ｎ型ＧａＡｓ基板４１がバックゲートとなり、ＡｌＧａＡｓ層１がこのバックゲートと量子ドットアレーとを分離する層となる。
【００９１】
図５２に示す第２の例においては、量子メモリを製造する際の基板として半絶縁性ＧａＡｓ基板４３を用い、この半絶縁性ＧａＡｓ基板４３上にｎ型ＧａＡｓ層４４をエピタキシャル成長させた後、このｎ型ＧａＡｓ層４４上に図２に示すと同様な三段の量子ドットアレーを形成する。この後、量子ドットアレーの一部をエッチング除去してその部分にｎ型ＧａＡｓ層４４を露出させ、この露出したｎ型ＧａＡｓ層４４上に電極４２を形成する。そして、この電極４２を接地し、ｎ型ＧａＡｓ層４４を接地する。この場合、ｎ型ＧａＡｓ層４３がバックゲートとなる。
【００９２】
図５３に示す第３の例においては、量子メモリを製造する際の基板として半絶縁性ＧａＡｓ基板４３を用い、この半絶縁性ＧａＡｓ基板４３上にｎ型ＡｌＧａＡｓ層４５およびｉ型ＧａＡｓ層４６を順次エピタキシャル成長させた後、ｉ型ＧａＡｓ層４６上に図２に示すと同様な三段の量子ドットアレーを形成する。この後、量子ドットアレーの一部をエッチング除去してその部分にｉ型ＧａＡｓ層４６を露出させ、この露出したｉ型ＧａＡｓ層４６上に電極４２を形成する。そして、この電極４２を接地する。この場合、ｎ型ＡｌＧａＡｓ層４５とｉ型ＧａＡｓ層４６とのヘテロ接合の界面におけるｉ型ＧａＡｓ層４６中にｎ型ＡｌＧａＡｓ層４５から電子が供給され、二次元電子ガス（２ＤＥＧ）が形成される。それによって、このｉ型ＧａＡｓ層４６と電極４２とがオーミック接触する。この場合、この２ＤＥＧが存在するｉ型ＧａＡｓ層４６がバックゲートとなる。
【００９３】
以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００９４】
例えば、上述の第１実施例および第２実施例においては、量子ドットがＡｌＧａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合により形成されているが、タイプＩＩのヘテロ接合超格子であるＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合によって量子ドットを形成してもよい。参考のため、ＡｌＳｂ／ＩｎＡｓヘテロ接合およびＧａＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図をそれぞれ図５４および図５５に示す。
【００９５】
【発明の効果】
以上説明したように、この発明による量子メモリによれば、従来の半導体メモリと全く異なり、順次積層された第１の量子箱、第２の量子箱および第３の量子箱によりメモリセルが構成され、書き込みや読み出しはレーザー光などの光照射と針状電極などによる外部電場の印加とを併用して行うことができる。この量子メモリによれば、従来の半導体メモリで必要であった配線が不要となるばかりでなく、メモリセルの大きさも極めて小さくすることができるので、超高集積度を達成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による量子メモリを概念的に示す略線図である。
【図２】この発明の第１実施例による量子メモリを示す斜視図である。
【図３】この発明の第１実施例による量子メモリのエネルギーバンド図である。
【図４】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するための斜視図である。
【図５】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図６】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するための斜視図である。
【図７】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図８】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図９】この発明の第１実施例による量子メモリに書き込みを行った後のエネルギーバンド図である。
【図１０】この発明の第１実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図１１】この発明の第１実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図１２】この発明の第１実施例による量子メモリの初期化を行う方法を説明するためのエネルギーバンド図である。
【図１３】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１４】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１５】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１６】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１７】この発明の第２実施例による量子メモリを示す斜視図である。
【図１８】この発明の第２実施例による量子メモリのエネルギーバンド図である。
【図１９】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２０】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２１】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２２】この発明の第２実施例による量子メモリに書き込みを行った後のエネルギーバンド図である。
【図２３】この発明の第２実施例による量子メモリのエネルギーバンド図である。
【図２４】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における基底状態の波動関数を図２３に対応させて示す略線図である。
【図２５】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における第１励起状態の波動関数を図２３に対応させて示す略線図である。
【図２６】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図２７】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における結合状態の波動関数を図２６に対応させて示す略線図である。
【図２８】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における反結合状態の波動関数を図２６に対応させて示す略線図である。
【図２９】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図３０】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図３１】この発明の第２実施例による量子メモリの初期化を行う方法を説明するためのエネルギーバンド図である。
【図３２】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３３】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３４】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３５】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３６】量子メモリにレーザー光を照射しながら針状電極により外部電場を印加するときの光吸収強度曲線を示す略線図である。
【図３７】量子メモリの表面に針状電極を接近させて外部電場を印加したときの電位分布を示す略線図である。
【図３８】量子メモリの表面電位の空間的分布を示す略線図である。
【図３９】針状電極の好適な構造例を示す斜視図である。
【図４０】針状電極の好適な構造例を示す断面図である。
【図４１】図３９および図４０に示す針状電極を用いて外部電場を印加したときの量子メモリの表面電位の空間的分布を示す略線図である。
【図４２】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４３】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４４】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４５】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４６】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４７】図４２〜図４６に示す針状電極の製造方法により製造された針状電極を示す斜視図である。
【図４８】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの一例を示す斜視図である。
【図４９】図４８に示す量子メモリの表面に針状電極を接近させて外部電場を印加したときの電位分布を示す略線図である。
【図５０】図４９に示される電位分布が得られる理由を説明するための略線図である。
【図５１】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第１の例を示す斜視図である。
【図５２】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第２の例を示す斜視図である。
【図５３】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第３の例を示す斜視図である。
【図５４】ＡｌＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図である。
【図５５】ＧａＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図である。
【符号の説明】
１、１１ ＡｌＧａＡｓ層
２、４ ＩｎＧａＡｓ層
３、１２、１３、１４ ＧａＡｓ層
ＱＤj-1 、ＱＤj-2 、ＱＤj-3 量子ドット
Ｌ レーザー光
ＮＥ 針状電極
ＢＧ バックゲート
【産業上の利用分野】
この発明は、量子メモリおよびその動作方法に関し、特に、量子箱（量子ドットとも呼ばれる）を用いた量子メモリおよびその動作方法に関する。
【０００２】
【従来の技術】
近年、ダイナミックＲＡＭやスタティックＲＡＭなどの半導体メモリの集積度は益々増大しているが、これらの半導体メモリは、トランジスタやキャパシタなどによりメモリセルを構成し、これらのメモリセル間を配線で接続し、メモリセルに対する書き込みや読み出しも同じく配線を介して行う点で本質的に同一である。
【０００３】
【発明が解決しようとする課題】
上述の従来の半導体メモリにおいては、より一層の集積度の向上を図るべく引き続き研究努力が払われているが、メモリセルの基本構造が変わらず、メモリセル間を接続する配線なども不可欠であるため、集積度に限界が来ることは明白である。
【０００４】
したがって、この発明の目的は、従来の半導体メモリとは全く異なる動作原理に基づく、超高集積度の量子メモリおよびその動作方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、この発明による量子メモリは、
順次積層された第１の量子箱（ＱＤj-1 ）、第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）によりメモリセルが構成され、
第１の量子箱（ＱＤj-1 ）および第２の量子箱（ＱＤj-2 ）の間の結合の強さと第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の間の結合の強さとが互いに異なり、
第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の基底状態のエネルギー準位をそれぞれＥ 0 (j-1) 、Ｅ 0 (j-2) およびＥ 0 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の第１励起状態のエネルギー準位をそれぞれＥ 1 (j-1) 、Ｅ 1 (j-2) およびＥ 1 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の正孔の基底状態のエネルギー準位をそれぞれＨ 0 (j-1) 、Ｈ 0 (j-2) およびＨ 0 (j-3) とし、第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の電子の第１励起状態のエネルギー準位をそれぞれＨ 1 (j-1) 、Ｈ 1 (j-2) およびＨ 1 (j-3) としたとき、
Ｅ 0 (j-1) ＜Ｅ 0 (j-2) (1)
Ｅ 0 (j-3) ＜Ｅ 0 (j-2) (2)
［Ｅ 1 (j-1) −Ｅ 0 (j-1) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］ (3)
［Ｅ 1 (j-3) −Ｅ 0 (j-3) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］ (4)
［Ｅ 0 (j-1) −Ｈ 0 (j-1) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］ (5)
［Ｅ 0 (j-3) −Ｈ 0 (j-3) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］ (6)
が成立することを特徴とするものである。
【０００６】
この発明の一実施形態においては、第１の量子箱（ＱＤj-1 ）および第２の量子箱（ＱＤj-2 ）の間の結合の強さよりも第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の間の結合の強さの方が大きい。
【０００７】
ここで、量子箱間の結合の強さは、量子箱間の障壁に対する電子または正孔のトンネリングしやすさを示し、トンネリングしやすいほど結合の強さは大きくなる。
【００１０】
この発明による量子メモリの動作方法は、
順次積層された第１の量子箱（ＱＤ j-1 ）、第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）によりメモリセルが構成され、
第１の量子箱（ＱＤ j-1 ）および第２の量子箱（ＱＤ j-2 ）の間の結合の強さと第２の量子箱（ＱＤ j-2 ）および第３の量子箱（ＱＤ j-3 ）の間の結合の強さとが互いに異なる量子メモリの動作方法であって、
書き込み時には、書き込みを行うべきメモリセルに第１の光を照射しながら、書き込みを行うべきメモリセルに第１の量子箱（ＱＤj-1 ）、第２の量子箱（ＱＤj-2 ）および第３の量子箱（ＱＤj-3 ）の積層方向の第１の外部電場を印加し、
読み出し時には、読み出しを行うべきメモリセルに第２の光を照射しながら、読み出しを行うべきメモリセルに第１の外部電場と逆方向の第２の外部電場を印加するようにしたことを特徴とするものである。
ここで、第１の光としては、外部電場が印加されていないときの第２の量子箱（ＱＤj-2 ）における電子−正孔対生成エネルギーよりもその光子エネルギーが少し小さい単色光が好適に用いられる。また、第１の外部電場の強さは、シュタルク・シフトにより第２の量子箱（ＱＤj-2 ）における電子−正孔対生成エネルギーが実効的に減少して第１の光が共鳴吸収され、第２の量子箱（ＱＤj-2 ）内に電子−正孔対が生成されるような強さに選ばれる。
【００１１】
第２の光としては、第２の量子箱（ＱＤj-2 ）の電子の基底状態のエネルギー準位Ｅ0 (j-2) と第１励起状態のエネルギー準位Ｅ1 (j-2) との差［Ｅ1 (j-2) −Ｅ0 (j-2) ］に等しい光子エネルギーを有する単色光が好適に用いられる。また、第２の外部電場の強さは、エネルギーバンドの傾斜により第３の量子箱（ＱＤj-3 ）の電子の基底状態のエネルギー準位Ｅ0 (j-3) と第２の量子箱（ＱＤj-2 ）の電子の基底状態のエネルギー準位Ｅ0 (j-2) とが一致するような強さに選ばれる。
【００１２】
この発明による量子メモリの動作方法においては、好適には、所定電圧が印加された針状電極を書き込みを行うべきメモリセルまたは読み出しを行うべきメモリセルに接近させることにより第１の外部電場または第２の外部電場を印加する。
【００１３】
また、この発明による量子メモリの動作方法においては、特定のメモリセルの初期化（または消去）を行う場合には、初期化を行うべきメモリセルに第２の外部電場よりも大きい第３の外部電場を印加するかまたは第２の外部電場を読み出し時よりも長時間印加して初期化を行うべきメモリセル内で電子−正孔再結合を起こさせることにより初期化を行う。
【００１４】
さらに、全てのメモリセルの初期化を一括して行う場合には、量子メモリの温度を高くするかまたは量子メモリに第３の光を照射して全てのメモリセル内で電子−正孔再結合を起こさせる。
【００１５】
この発明による量子メモリにおいては、第１の量子箱、第２の量子箱および第３の量子箱は化合物半導体ヘテロ接合により形成される。この化合物半導体ヘテロ接合は、典型的には、タイプＩのヘテロ接合超格子であり、具体的には、例えばＡｌＧａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合である。この化合物半導体ヘテロ接合はタイプＩＩのヘテロ接合超格子であってもよく、具体的には、例えばＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合であってもよい。
【００１６】
【作用】
上述のように構成されたこの発明による量子メモリによれば、従来の半導体メモリのメモリセルとは全く異なり、順次積層された第１の量子箱、第２の量子箱および第３の量子箱により一つのメモリセルが構成され、メモリセルに対する書き込みや読み出しは、光照射や針状電極による外部電場の印加などを併用することにより行うことができる。この場合、メモリセル間を接続する配線は不要であり、書き込みや読み出しも配線なしで行うことができる。このため、配線に起因するメモリセルの集積度の限界がなく、集積度の限界は、もっぱらメモリセル１個当たりの実効的な占有面積から来るものだけである。そして、この場合、メモリセル１個当たりの実効的な占有面積は、例えば５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度と従来の半導体メモリにおけるメモリセル１個当たりの実効的な占有面積に比べて極めて小さくすることができるので、超高集積度を達成することができる。
【００１７】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。
図１はこの発明の第１実施例による量子メモリを概念的に示したものである。図１に示すように、この第１実施例による量子メモリにおいては、ｘ方向およびｙ方向にメモリセルが配列されており、これらのメモリセルによりメモリセルアレーが構成されている。この場合、ｘ方向にメモリセルがＭ個配列され、ｙ方向にメモリセルがＮ個配列されており、メモリセルの総数はＭＮ個である。これらのメモリセルに順番に１からＭＮまで番号を付ける。後述のように、各メモリセルは三段の量子ドットから成る。
図２はこの第１実施例による量子メモリを示す斜視図であり、メモリセルアレーの一部を示したものである。
【００１８】
図２において、符号１は障壁層としてのＡｌＧａＡｓ層を示す。この場合、ｘ−ｙ面に平行な第１の面内に量子井戸層としての箱状のＩｎＧａＡｓ層２が所定の配列パターンでアレー状に配列され、ｘ−ｙ面に平行な第２の面内に量子井戸層としての箱状のＧａＡｓ層３がその下段のＩｎＧａＡｓ層２に対応してアレー状に配列され、ｘ−ｙ面に平行な第３の面内に量子井戸層としての箱状のＩｎＧａＡｓ層４がその下段のＧａＡｓ層３およびＩｎＧａＡｓ層２に対応してアレー状に配列されている。これらのＩｎＧａＡｓ層２、ＧａＡｓ層３およびＩｎＧａＡｓ層４は、障壁層としてのＡｌＧａＡｓ層１内に埋め込まれている。
【００１９】
この場合、量子井戸層としてのＩｎＧａＡｓ層２が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中下段、すなわち第１段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層３が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中中段、すなわち第２段目の量子ドットが形成され、量子井戸層としてのＩｎＧａＡｓ層４が障壁層としてのＡｌＧａＡｓ層１で囲まれた構造により図２中上段、すなわち第３段目の量子ドットが形成されている。そして、ｚ方向に順次積層されたこれらの第１段目の量子ドット、第２段目の量子ドットおよび第３段目の量子ドットにより一つのメモリセルが構成されている。ここでは、ｊ番目のメモリセル（以下「メモリセルｊ」と書く）を構成する第１段目の量子ドットをＱＤj-1 、第２段目の量子ドットをＱＤj-2 、第３段目の量子ドットをＱＤj-3 と書く。
【００２０】
ここで、第１段目の量子ドットＱＤj-1 および第３段目の量子ドットＱＤj-3 を構成するＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合と、第２段目の量子ドットＱＤj-2 を構成するＡｌＧａＡｓ／ＧａＡｓヘテロ接合とは、いずれもいわゆるタイプＩのヘテロ接合超格子である。
【００２１】
いま、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２のｚ方向の幅をＷ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３のｚ方向の幅をＷ2 、量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４のｚ方向の幅をＷ3 とし、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２の伝導帯におけるポテンシャル井戸の深さをＶ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３の伝導帯におけるポテンシャル井戸の深さをＶ2 、量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４の伝導帯におけるポテンシャル井戸の深さをＶ3 とする。また、量子ドットＱＤj-1 の量子井戸層としてのＩｎＧａＡｓ層２および量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３の間にある障壁層としてのＡｌＧａＡｓ層１のｚ方向の幅をＢ12、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層３および量子ドットＱＤj-3 の量子井戸層としてのＩｎＧａＡｓ層４の間にある障壁層としてのＡｌＧａＡｓ層１のｚ方向の幅をＢ23とする。さらにまた、量子ドットＱＤj-k （ｋ＝１、２、３）の電子の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＥ0 (j-k) およびＥ1 (j-k) と書き、量子ドットＱＤj-k （ｋ＝１、２、３）の正孔の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＨ0 (j-k) およびＨ1 (j-k) と書く。
【００２２】
さて、この第１実施例による量子メモリにおいては、メモリセルｊを構成する量子ドットＱＤj-1 、ＱＤj-2 およびＱＤj-3 は下記の式を満たすように設計されている。
Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23などの値の一例を挙げると、Ｗ1 〜１０ｎｍ、Ｗ2 〜（１０〜１５）ｎｍ、Ｗ3 〜１０ｎｍ、Ｂ12〜１２ｎｍ、Ｂ23〜８ｎｍである。一方、ｘ−ｙ面に平行な面内の量子ドットＱＤj-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎｍであり、その間隔は例えば〜５０ｎｍである。
【００２４】
量子ドットＱＤj-k の積層方向に沿ってのメモリセルｊのエネルギーバンド図を図３に示す。図３中のＥc およびＥv はそれぞれ伝導帯の底のエネルギーおよび価電子帯の頂上のエネルギーを示す（以下同様）。
【００２５】
次に、上述のように構成されたこの第１実施例による量子メモリの動作原理について説明する。ここで、後述のように、書き込み時や読み出し時には、書き込みや読み出しを行うべきメモリセルに単色光、具体的にはレーザー光を照射するが、このレーザー光は、量子ドットのバンド間の電子のエネルギー準位間隔（１ｅＶ程度）やサブバンド間の電子のエネルギー準位間隔（０．３ｅＶ程度）に対応する光子エネルギーを有する必要があるので、この程度の光子エネルギーを有するレーザー光のスポットサイズは数μｍ以上になり、必然的に、書き込みや読み出しを行うべきメモリセル以外に多数のメモリセルが含まれる広い領域に照射される。そこで、このレーザー光が照射された多数のメモリセルから特定のメモリセルを選択して書き込みや読み出しを行うために、走査型トンネル顕微鏡の走査針と同様な針状電極を用いてその特定のメモリセルに外部電場を印加する。
【００２６】
まず、この第１実施例による量子メモリに書き込みを行う場合には、図４に示すように、書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この状態においては、いずれのメモリセルにも外部電場が印加されていない。このレーザー光Ｌとしては、後述の針状電極ＮＥにより外部電場が印加されていないときの第２段目の量子ドットＱＤj-2 における電子−正孔対生成エネルギーをＥehとしたとき、これより少し光子エネルギーの小さい（波長の長い）レーザー光を用いる。すなわち、レーザー光Ｌの光子エネルギーをｈν＝Ｅinとすると、Ｅin＜Ｅehである。このとき、レーザー光Ｌの照射により量子ドットＱＤj-2 に電子−正孔対は生成されず、光吸収は起こらない（図５）。
【００２７】
上述のように書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射した状態において、図６に示すように、量子メモリに対して正の電圧が印加された針状電極ＮＥを、書き込みを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図は図７に示すようになる。このように外部電場が印加されたときには、シュタルク・シフトにより
ΔＥ＝Ｅ0 (j-2) −Ｈ0 (j-2) (15)
は減少する。そして、この外部電場の強さがΔＥ＝Ｅinとなる程度であれば、共鳴的にレーザー光Ｌの吸収が起こり、量子ドットＱＤj-2 内に電子−正孔対が生成される（図７）。このシュタルク・シフトは、量子ドットＱＤj-2 の上下の量子ドットＱＤj-1 、ＱＤj-3 の存在により、量子ドットＱＤj-2 単独の場合に比べて大きく、好都合である。
【００２８】
ｚ方向に印加された上述の外部電場によって、図８に示すように、上述のようにして量子ドットＱＤj-2 内に生成された電子−正孔対のうち電子は量子ドットＱＤj-3 内に、正孔は量子ドットＱＤj-1 内に速やかに移動する。そして、量子ドットＱＤj-3 内に移動した電子はよりエネルギーの低い基底状態のエネルギー準位Ｅ0 (j-3) に、量子ドットＱＤj-1 内に移動した正孔はよりエネルギーの低い基底状態のエネルギー準位Ｈ0 (j-1) にそれぞれ緩和し、空間的に互いに分離される。
【００２９】
この後、針状電極ＮＥをメモリセルｊから遠ざけて外部電場の印加をなくす。このとき、メモリセルｊ内の電子および正孔は互いに空間的に分離されていることから、これらの電子および正孔は再結合することなく、安定に保持される（図９）。この図９に示すように、量子ドットＱＤj-3 内に電子が入り、量子ドットＱＤj-1 内に正孔が入った状態をもって１ビットの記憶とする。
【００３０】
一方、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、十分な大きさのシュタルク・シフトが得られないので、光吸収は起きず、したがってこれらのメモリセルにおいては電子−正孔対は生成されない。すなわち、メモリセルｊ内にのみ電子−正孔対が生成され、それによって１ビットの情報が記憶されることになる。
【００３１】
次に、この第１実施例による量子メモリの読み出しを行う場合について説明する。ここでは、メモリセルｊの量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) に電子が入っており、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) に正孔が入っているとする（図１０）。
【００３２】
この読み出し時には、図４に示すと同様に、読み出しを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この場合、このレーザー光Ｌとしては、その光子エネルギーｈνが、量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) と第１励起状態のエネルギー準位Ｅ1 (j-2) との差
Ｅout ＝Ｅ1 (j-2) −Ｅ0 (j-2) (16)
に等しいものを用いる。このような光子エネルギーｈνがＥout に等しいレーザー光Ｌがメモリセルｊに照射されたとき、メモリセルｊ内に電子が存在してもそれは量子ドットＱＤj-3 内に存在するので、光吸収は起こらない。そこで、図６に示すと同様に、書き込み時とは逆に量子メモリに対して負の電圧が印加された針状電極ＮＥを読み出しを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図を図１１に示す。
【００３３】
この外部電場の強さが、Ｅ0 (j-3) とＥ0 (j-2) とがほぼ一致するような強さであると、電子は共鳴的に第２段目の量子ドットＱＤj-2 に移る確率を有し、このとき初めてｈν＝Ｅout のレーザー光Ｌが吸収される。この場合、量子ドットＱＤj-1 および量子ドットＱＤj-2 の間にある障壁層としてのＡｌＧａＡｓ層１の幅Ｂ12と量子ドットＱＤj-2 および量子ドットＱＤj-3 の間にある障壁層としてのＡｌＧａＡｓ層１の幅Ｂ23とが互いに異なり、
Ｂ12＞Ｂ23 (17)
であることから、量子ドットＱＤj-3 から量子ドットＱＤj-2 に移動した電子は量子ドットＱＤj-1 まで移動することはない。また、量子ドットＱＤj-1 内の正孔は移動せず、その量子ドットＱＤj-1 内にとどまっている。この量子ドットＱＤj-1 内の正孔が移動しないのは、幅Ｂ23の障壁層としてのＡｌＧａＡｓ層１を電子がトンネルするために必要な時間に比べて、幅Ｂ12の障壁層としてのＡｌＧａＡｓ層１を正孔がトンネルするために必要な時間の方が圧倒的に大きいためであるが、それは、Ｂ12とＢ23との違いとともに、正孔の有効質量の方が電子の有効質量よりも大きいことにもよっている。
【００３４】
メモリセルｊ内に電子および正孔が存在しなければ、レーザー光Ｌを照射しても光吸収は起きないので、光吸収の有無によりメモリセルのビット情報の読み出しを行うことができることになる。
書き込み時と同様に、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、そのメモリセル内に電子が存在するとしてもそれは第２段目の量子ドットに移動することができないので、光吸収はなく、メモリセルｊだけの情報を読み出すことができることがわかる。
【００３５】
次に、この第１実施例による量子メモリの初期化（または消去）を行う方法について説明する。まず、特定のメモリセルの初期化を行う方法としては、二つの方法がある。一つの方法は、初期化を行うべきメモリセルｊに、読み出し時に印加する電圧よりも大きい負の電圧が印加された針状電極ＮＥを接近させて外部電場を印加することによりそのメモリセルｊ内で電子−正孔再結合を起こさせる方法であり、もう一つの方法は、例えば読み出し時と同様な外部電場をより長時間印加することによりそのメモリセルｊ内で電子−正孔再結合を起こさせる方法である。なお、場合によっては、針状電極ＮＥにより交流電場を印加することにより特定のメモリセルの初期化を行うことも可能である。
【００３６】
また、全てのメモリセルの初期化を一括して行う方法としては、量子メモリの温度を高くし、フォノンの吸収により電子−正孔再結合を促進する方法がある。このときの量子メモリの温度Ｔの目安は、図１２に示すように、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) にある正孔を量子ドットＱＤj-2 の正孔の基底状態のエネルギー準位Ｈ0 (j-2) に、量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) にある電子を量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) にそれぞれ熱的に励起することができるような温度であり、具体的には、ボルツマン定数をｋB とすると、
［Ｈ0 (j-2) −Ｈ0 (j-1) ］〜［Ｅ0 (j-2) −Ｅ0 (j-3) ］〜ｋB Ｔ (18)
となる程度の温度である。
【００３７】
全てのメモリセルの初期化を一括して行うもう一つの方法は、(18)式で与えられる光子エネルギーを有する単色光を量子メモリ全体に照射し、全てのメモリセルの第３段目の量子ドット内の電子および第１段目の量子ドット内の正孔を第２段目の量子ドット内に励起して、電子−正孔再結合を起こさせる方法である。
【００３８】
次に、上述のように構成されたこの第１実施例による量子メモリの製造方法について説明する。
【００３９】
まず、図１３に示すように、図示省略した化合物半導体基板（例えば、ＧａＡｓ基板）上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法により、十分に厚いＡｌＧａＡｓ層１ａ、厚さＷ1 のＩｎＧａＡｓ層２、厚さＢ12のＡｌＧａＡｓ層１ｂ、厚さＷ2 のＧａＡｓ層３、厚さＢ23のＡｌＧａＡｓ層１ｃ、厚さＷ3 のＩｎＧａＡｓ層４および所定の厚さのＡｌＧａＡｓ層１ｄを順次エピタキシャル成長させる。ここで、現在のＭＯＣＶＤ法やＭＢＥ法によれば、Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23が (9)式および(11)式を満たすように制御してエピタキシャル成長を行うことは容易である。また、ＩｎＧａＡｓ層２およびＩｎＧａＡｓ層４のＩｎ組成比やＡｌＧａＡｓ層１ａ、１ｂ、１ｃ、１ｄのＡｌ組成比を制御することにより、量子ドットＱＤj-1 の量子井戸層となるＩｎＧａＡｓ層２の伝導帯におけるポテンシャル井戸の深さＶ1 、量子ドットＱＤj-2 の量子井戸層となるＧａＡｓ層３の伝導帯におけるポテンシャル井戸の深さＶ2 、量子ドットＱＤj-3 の量子井戸層となるＩｎＧａＡｓ層４の伝導帯におけるポテンシャル井戸の深さＶ3 が(10)式を満たすように制御してエピタキシャル成長を行うことができる。
【００４０】
次に、図１４に示すように、ＡｌＧａＡｓ層１ｄ上に電子ビームリソグラフィー法などによりメモリセルに対応した形状のレジストパターン５を形成する。
【００４１】
次に、このレジストパターン５をマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法により、ＡｌＧａＡｓ層１ｄ、ＩｎＧａＡｓ層４、ＡｌＧａＡｓ層１ｃ、ＧａＡｓ層３およびＡｌＧａＡｓ層１ｂおよびＩｎＧａＡｓ層２を基板表面に対して垂直な方向に順次エッチングする。このエッチングは、ＩｎＧａＡｓ層２が互いに分離するようにオーバーエッチング気味に行う。これによって、図１５に示すように、ＩｎＧａＡｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層３、ＡｌＧａＡｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌＧａＡｓ層１ｄが四角柱状にパターニングされる。
【００４２】
次に、レジストパターン５を除去した後、図１６に示すように、例えばＭＯＣＶＤ法により、基板表面に対して垂直な側壁上に成長が起きない条件でＡｌＧａＡｓ層１ｅをエピタキシャル成長させて、四角柱状のＩｎＧａＡｓ層２、ＡｌＧａＡｓ層１ｂ、ＧａＡｓ層３、ＡｌＧａＡｓ層１ｃ、ＩｎＧａＡｓ層４およびＡｌＧａＡｓ層１ｄの間の部分を埋める。ここで、ＡｌＧａＡｓ層１ａ、１ｂ、１ｃ、１ｄ、１ｅの全体が図２に示すＡｌＧａＡｓ層１に対応する。
以上のようにして、図２に示す量子メモリが完成される。
【００４３】
以上のように、この第１実施例による量子メモリによれば、各メモリセルの大きさが１０ｎｍ×１０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度であるので、メモリセル１個当たりの実効的な占有面積、言い換えれば１ビット当たり必要な面積は５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度である。したがって、例えばメモリセルアレーのサイズが６ｍｍ×６ｍｍであるとすれば、この量子メモリは、１６ギガ・ビットもの情報を記憶することができる。また、この量子メモリにおいては、１ビット当たり単一の電子−正孔対しか使用しないので、極めて低消費電力である。
【００４４】
次に、この発明の第２実施例による量子メモリについて説明する。
この第２実施例による量子メモリの全体構成は図１に示すと同様である。
図１７はこの第２実施例による量子メモリを示す斜視図であり、メモリセルアレーの一部を示したものである。
【００４５】
図１７において、符号１１は障壁層としてのＡｌＧａＡｓ層を示す。この場合には、ｘ−ｙ面に平行な第１の面内に量子井戸層としての箱状のＧａＡｓ層１２が所定の配列パターンでアレー状に配列され、ｘ−ｙ面に平行な第２の面内に量子井戸層としての箱状のＧａＡｓ層１３がその下段のＧａＡｓ層１２に対応してアレー状に配列され、ｘ−ｙ面に平行な第３の面内に量子井戸層としての箱状のＧａＡｓ層１４がその下段のＧａＡｓ層１３およびＧａＡｓ層１２に対応してアレー状に配列されている。これらのＧａＡｓ層１２、ＧａＡｓ層１３およびＧａＡｓ層１４は、障壁層としてのＡｌＧａＡｓ層１１に埋め込まれている。
【００４６】
この場合、量子井戸層としてのＧａＡｓ層１２が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中下段、すなわち第１段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層１３が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中中段、すなわち第２段目の量子ドットが形成され、量子井戸層としてのＧａＡｓ層１４が障壁層としてのＡｌＧａＡｓ層１１で囲まれた構造により図１７中上段、すなわち第３段目の量子ドットが形成されている。そして、ｚ方向に順次積層されたこれらの第１段目の量子ドット、第２段目の量子ドットおよび第３段目の量子ドットにより一つのメモリセルが構成されている。ここでは、第１実施例と同様に、メモリセルｊを構成する第１段目の量子ドットをＱＤj-1 、第２段目の量子ドットをＱＤj-2 、第３段目の量子ドットをＱＤj-3 と書く。
【００４７】
すなわち、第１実施例による量子メモリにおいては、メモリセルｊの第１段目の量子ドットＱＤj-1 および第３段目の量子ドットＱＤj-3 はＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合により構成され、第２段目の量子ドットＱＤj-2 はＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されているのに対して、この第２実施例による量子メモリにおいては、メモリセルｊの第１段目の量子ドットＱＤj-1 、第２段目の量子ドットＱＤj-2 および第３段目の量子ドットＱＤj-3 ともただ一種類のＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されている。
【００４８】
いま、第１実施例と同様に、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２のｚ方向の幅をＷ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３のｚ方向の幅をＷ2 、量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４のｚ方向の幅をＷ3 とし、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２の伝導帯におけるポテンシャル井戸の深さをＶ1 、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３の伝導帯におけるポテンシャル井戸の深さをＶ2 、量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４の伝導帯におけるポテンシャル井戸の深さをＶ3 とする。また、量子ドットＱＤj-1 の量子井戸層としてのＧａＡｓ層１２および量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３の間にある障壁層としてのＡｌＧａＡｓ層１１のｚ方向の幅をＢ12、量子ドットＱＤj-2 の量子井戸層としてのＧａＡｓ層１３および量子ドットＱＤj-3 の量子井戸層としてのＧａＡｓ層１４の間にある障壁層としてのＡｌＧａＡｓ層１１のｚ方向の幅をＢ23とする。さらに、量子ドットＱＤj-k （ｋ＝１、２、３）の電子の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＥ0 (j-k) およびＥ1 (j-k) と書き、量子ドットＱＤj-k （ｋ＝１、２、３）の正孔の基底状態のエネルギー準位および第１励起状態のエネルギー準位をそれぞれＨ0 (j-k) およびＨ1 (j-k) と書く。
【００４９】
さて、この第２実施例による量子メモリにおいては、メモリセルｊを構成する量子ドットＱＤj-1 、ＱＤj-2 およびＱＤj-3 は下記の式を満たすように設計されている。
Ｂ12＞Ｂ23 (19)
Ｅ0 (j-1) 〜Ｅ0 (j-3) ＜Ｅ0 (j-2) (20)
ここで、(20)式の条件は、
Ｗ2 ＜Ｗ1 〜Ｗ3 (21)
とすることによって実現することが可能である。
【００５０】
これらの条件は、第１実施例による量子メモリの条件((9)〜(14)式）に比べて単純になっている。特に、Ｖ2 ＜Ｖ1 〜Ｖ3 （(10)式）の条件が不要であることから、
Ｖ1 ＝Ｖ2 ＝Ｖ3 (22)
でもよく、上述のように量子ドットＱＤj-k の量子井戸層の材料をいずれもＧａＡｓ層とすることができるのである。
【００５１】
Ｗ1 、Ｗ2 、Ｗ3 、Ｂ12、Ｂ23などの値の一例を挙げると、Ｗ1 〜１０ｎｍ、Ｗ2 〜５ｎｍ、Ｗ3 〜１０ｎｍ、Ｂ12 〜（１０〜１５）ｎｍ、Ｂ23〜５ｎｍである。一方、ｘ−ｙ面に平行な面内の量子ドットＱＤj-k （ｋ＝１、２、３）の大きさは例えば〜１０ｎｍであり、その間隔は例えば〜５０ｎｍである。
【００５２】
量子ドットＱＤj-k の積層方向に沿ってのメモリセルｊのエネルギーバンド図を図１８に示す。
次に、上述のように構成されたこの第２実施例による量子メモリの動作原理について説明する。
【００５３】
まず、この第２実施例による量子メモリに書き込みを行う場合には、図４に示すと同様に、書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射しておく。この状態においては、いずれのメモリセルにも外部電場が印加されていない。レーザー光Ｌとしては、針状電極ＮＥにより外部電場が印加されていないときの第２段目の量子ドットＱＤj-2 における電子−正孔対生成エネルギーをＥehとしたとき、これより少し光子エネルギーの小さい（波長の長い）レーザー光を用いる。すなわち、レーザー光Ｌの光子エネルギーをｈν＝Ｅinとすると、Ｅin＜Ｅehである。このとき、レーザー光Ｌの照射により量子ドットＱＤj-2 内に電子−正孔対は生成されず、光吸収は起こらない（図１９）。
【００５４】
上述のように書き込みを行うべきメモリセルｊを含む領域にレーザー光Ｌを照射した状態において、図６に示すと同様に、量子メモリに対して正の電圧が印加された針状電極ＮＥを、書き込みを行うべきメモリセルｊに接近させ、外部電場を印加する。このときのメモリセルｊのエネルギーバンド図を図２０に示す。このように外部電場が印加されたときには、シュタルク・シフトにより
ΔＥ＝Ｅ0 (j-2) −Ｈ0 (j-2) (23)
は減少する。そして、この外部電場の強さがΔＥ＝Ｅinとなる程度であれば、共鳴的にレーザー光Ｌの吸収が起こり、量子ドットＱＤj-2 内に電子−正孔対が生成される（図２０）。このシュタルク・シフトは、量子ドットＱＤj-2 の上下の量子ドットＱＤj-1 、ＱＤj-3 の存在により、量子ドットＱＤj-2 単独の場合に比べて大きく、好都合である。
【００５５】
ｚ方向に印加された上述の外部電場によって、図２１に示すように、上述のようにして量子ドットＱＤj-2 内に生成された電子−正孔対のうち電子は量子ドットＱＤj-3 内に、正孔は量子ドットＱＤj-1 内に速やかに移動する。そして、量子ドットＱＤj-3 内に移動した電子はよりエネルギーの低い基底状態のエネルギー準位Ｅ0 (j-3) に、量子ドットＱＤj-1 内に移動した正孔はよりエネルギーの低い基底状態のエネルギー準位Ｈ0 (j-1) にそれぞれ緩和し、空間的に互いに分離される。
【００５６】
この後、針状電極ＮＥをメモリセルｊから遠ざけて外部電場の印加をなくす。このとき、メモリセルｊ内の電子および正孔は互いに空間的に分離されていることから、これらの電子および正孔は再結合することなく、安定に保持される（図２２）。この場合、第１実施例と同様に、この図２２に示すように、量子ドットＱＤj-3 内に電子が入り、量子ドットＱＤj-1 内に正孔が入った状態をもって１ビットの記憶とする。
【００５７】
一方、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極ＮＥにより印加される外部電場の強さが小さく、十分な大きさのシュタルク・シフトが得られないので、光吸収は起きず、したがってこれらのメモリセルにおいては電子−正孔対は生成されない。すなわち、メモリセルｊ内にのみ電子−正孔対が生成され、それによって１ビットの情報が記憶される。
【００５８】
次に、この第２実施例による量子メモリの読み出しを行う場合について説明する。
いま、メモリセルｊの第２段目の量子ドットＱＤj-2 および第３段目の量子ドットＱＤj-3 がそれぞれ単独に存在していたとするときの電子の基底状態およびそのエネルギーをそれぞれ｜ψ0 (j-k) 〉およびε0 (j-k) （ｋ＝２、３）と書くと、
ε0 (j-2) ＞ε0 (j-3) (24)
である。
【００５９】
この第２実施例による量子メモリにおいては、二つの量子ドットＱＤj-2 および量子ドットＱＤj-3 は互いに結合しており、それらの間の障壁の幅Ｂ23は小さいが、エネルギーε0 (j-2) およびε0 (j-3) が違うので、状態｜ψ0 (j-2) 〉および｜ψ0 (j-3) 〉はあまり混じり合わない。したがって、この結合量子ドット系の電子の基底状態｜Ψ0 (j) 〉および第１励起状態｜Ψ1 (j) 〉は、
｜Ψ0 (j) 〉〜｜ψ0 (j-3) 〉 (25)
｜Ψ1 (j) 〉〜｜ψ0 (j-2) 〉 (26)
である。これらの基底状態｜Ψ0 (j) 〉および第１励起状態｜Ψ1 (j) 〉の波動関数を図１８と同様な図２３に対応して示すと、それぞれ図２４および図２５のようになる。図２４および図２５に示すように、これらの状態｜Ψ0 (j) 〉および｜ψ0 (j-3) 〉は空間的に互いに分離されているので、もし光が入射してもそれを吸収する確率は非常に小さい。
【００６０】
さて、この結合量子ドット系に外部電場を印加すると、メモリセルｊのエネルギーバンド図は図２６に示すようになる。この外部電場の印加によって量子状態は変化し、それぞれ単独で存在しているとしたときの量子ドットＱＤj-2 および量子ドットＱＤj-3 のエネルギー準位が互いに近づくと、共鳴的に両状態が混じり合う。このときのこの結合量子ドット系の量子状態は、
｜Ψ0 (j) 〉〜［｜ψ0 (j-2) 〉＋｜ψ0 (j-3) 〉］ (27)
｜Ψ1 (j) 〉〜［｜ψ0 (j-2) 〉−｜ψ0 (j-3) 〉］ (28)
のようになり、結合状態｜Ψ0 (j) 〉と反結合状態｜Ψ1 (j) 〉とに分裂する。このときのエネルギーの分裂幅を２ΔＥと書く。これらの結合状態｜Ψ0 (j) 〉および反結合状態｜Ψ1 (j) 〉の波動関数を図２６に対応して示すと、それぞれ図２７および図２８に示すようになる。図２７および図２８からわかるように、これらの二状態は空間的に互いに大きく重なっており、光入射に対してその吸収確率は大きい。
【００６１】
したがって、例えば、走査型トンネル顕微鏡で用いられる走査針と同様な針状電極によって特定のメモリセルのみに外部電場を印加することにより、その印加されたメモリセル内に電子が存在するときにのみエネルギー２ΔＥの光吸収が起こり、それ以外のときには光吸収が起こり得ないことになる。
【００６２】
以上の原理を利用して、メモリセルに記憶された１ビットの情報を読み出す方法について説明する。まず、図４に示すと同様にして、読み出しを行うべきメモリセルｊを含む領域に、２ΔＥ＝ｈνの光子エネルギーを有するレーザー光Ｌを照射しておく。上述のように、このメモリセルｊに外部電場が印加されていないとき（図２９）には、光吸収は起こり得ない。次に、図６に示すと同様に、量子メモリに対して負の電圧が印加された針状電極ＮＥを、読み出しを行うべきメモリセルｊに接近させる。このとき、メモリセルｊのエネルギーバンド図は図３０に示すようになる。ここで、もしそのメモリセルｊの量子ドットＱＤj-3 内に電子が存在するときには、共鳴的にレーザー光Ｌの吸収が起こる。一方、そのメモリセルｊに電子が存在しないならば光吸収は起こらない。したがって、この光吸収の有無によりメモリセルｊの情報を読み出すことができる。
【００６３】
メモリセルｊの量子ドットＱＤj-3 内に電子が存在する場合、同時にその量子ドットＱＤj-1 内に正孔が存在している。量子ドットＱＤj-1 および量子ドットＱＤj-2 の間の障壁層の幅Ｂ12と量子ドットＱＤj-2 および量子ドットＱＤj-3 の間の障壁層の幅Ｂ23とが互いに異なり、
Ｂ12＞Ｂ23 (29)
であるので、量子ドットＱＤj-1 内の正孔は量子ドットＱＤj-2 の状態と共鳴もしないし、トンネル障壁の幅Ｂ12が大きいので、量子ドットＱＤj-1 および量子ドットＱＤj-2 間の結合の強さも小さい。このため、量子ドットＱＤj-1 内の正孔は量子ドットＱＤj-2 に移動せず、量子ドットＱＤj-1 内にとどまっている。また、同様の理由で、量子ドットＱＤj-3 内の電子は量子ドットＱＤj-1 に移動することもない。幅Ｂ23の障壁を介する電子状態の結合に比べて幅Ｂ12の障壁を介する正孔状態の結合の方が圧倒的に強いのは、Ｂ12とＢ23との違いとともに、正孔の有効質量が電子のそれよりも大きいことにもよっている。
【００６４】
書き込み時と同様に、レーザー光Ｌが照射された多数のメモリセルのうちメモリセルｊ以外のメモリセルでは、針状電極Ｅにより印加される外部電場の強さが小さく、そのメモリセル内に電子が存在するとしてもそれは第２段目の量子ドットに移動することができないので、光吸収はなく、したがってメモリセルｊだけの情報を読み出すことができる。
【００６５】
次に、この第２実施例による量子メモリの初期化（または消去）を行う方法について説明する。まず、特定のメモリセルの初期化を行う方法としては、二つの方法がある。一つの方法は、初期化を行うべきメモリセルｊに、読み出し時に印加する電圧よりも大きい負の電圧が印加された針状電極ＮＥを接近させて外部電場を印加することによりそのメモリセル内で電子−正孔再結合を起こさせる方法であり、もう一つの方法は、例えば読み出し時と同様な外部電場をより長時間印加することにより電子−正孔再結合を起こさせる方法である。
【００６６】
また、全てのメモリセルの初期化を一括して行う方法としては、量子メモリの温度を高くし、フォノンの吸収により電子−正孔再結合を促進する方法がある。このときの量子メモリの温度Ｔの目安は、図３１に示すように、量子ドットＱＤj-1 の正孔の基底状態のエネルギー準位Ｈ0 (j-1) にある正孔を量子ドットＱＤj-2 の正孔の基底状態のエネルギー準位Ｈ0 (j-2) に、量子ドットＱＤj-3 の電子の基底状態のエネルギー準位Ｅ0 (j-3) にある電子を量子ドットＱＤj-2 の電子の基底状態のエネルギー準位Ｅ0 (j-2) にそれぞれ熱的に励起することができるような温度であり、具体的には、
［Ｈ0 (j-2) −Ｈ0 (j-1) ］〜［Ｅ0 (j-2) −Ｅ0 (j-3) ］〜ｋB Ｔ (30)
となる程度の温度である。
【００６７】
全てのメモリセルの初期化を一括して行うもう一つの方法は、(30)式で与えられる光子エネルギーを有する単色光を量子メモリ全体に照射し、全てのメモリセルの第３段目の量子ドット内の電子および第１段目の量子ドット内の正孔を第２段目の量子ドット内に励起して、電子−正孔再結合を起こさせる方法である。
【００６８】
次に、上述のように構成されたこの第２実施例による量子メモリの製造方法について説明する。
【００６９】
まず、図３２に示すように、図示省略した化合物半導体基板（例えば、ＧａＡｓ基板）上に、例えばＭＯＣＶＤ法やＭＢＥ法により、十分に厚いＡｌＧａＡｓ層１１ａ、厚さＷ1 のＧａＡｓ層１２、厚さＢ12のＡｌＧａＡｓ層１１ｂ、厚さＷ2 のＧａＡｓ層１３、厚さＢ23のＡｌＧａＡｓ層１１ｃ、厚さＷ3 のＧａＡｓ層１４および所定の厚さのＡｌＧａＡｓ層１１ｄを順次エピタキシャル成長させる。
【００７０】
次に、図３３に示すように、ＡｌＧａＡｓ層１１ｄ上に電子ビームリソグラフィー法などによりメモリセルに対応した形状のレジストパターン１５を形成する。
【００７１】
次に、このレジストパターン１５をマスクとして、例えばＲＩＥ法により、ＡｌＧａＡｓ層１１ｄ、ＧａＡｓ層１４、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｂおよびＧａＡｓ層１２を基板表面に対して垂直な方向に順次エッチングする。このエッチングは、ＧａＡｓ層１２が互いに分離するようにオーバーエッチング気味に行う。このようにして、図３４に示すように、ＧａＡｓ層１２、ＡｌＧａＡｓ層１１ｂ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１４およびＡｌＧａＡｓ層１１ｄが四角柱状にパターニングされる。
【００７２】
次に、レジストパターン１５を除去した後、図３５に示すように、ＭＯＣＶＤ法やＭＢＥ法により、基板表面に対して垂直な側壁上に成長が起きない条件でＡｌＧａＡｓ層１１ｅをエピタキシャル成長させて、四角柱状のＧａＡｓ層１２、ＡｌＧａＡｓ層１１ｂ、ＧａＡｓ層１３、ＡｌＧａＡｓ層１１ｃ、ＧａＡｓ層１４およびＡｌＧａＡｓ層１１ｄの間の部分を埋める。ここで、ＡｌＧａＡｓ層１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅの全体が図１７に示すＡｌＧａＡｓ層１１に対応する。
以上のようにして、図１７に示す量子メモリが完成される。
【００７３】
以上のように、この第２実施例による量子メモリによれば、各メモリセルの大きさが１０ｎｍ×１０ｎｍ程度であり、メモリセル間の間隔も５０ｎｍ程度であるので、１ビット当たり必要な面積は５０ｎｍ×５０ｎｍ＝２５×１０-16 ｍ2 程度である。したがって、例えばメモリセルアレーのサイズが６ｍｍ×６ｍｍであるとすれば、この量子メモリは、１６ギガ・ビットもの情報を記憶することができる。また、この量子メモリにおいては、１ビット当たり単一の電子−正孔対しか使用しないので、極めて低消費電力である。
【００７４】
また、この第２実施例によれば、第１実施例と同様な上記利点に加えて、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合のみで量子メモリを構成することができるので、構造が単純であり、製造も簡単であるという利点もある。
【００７５】
ところで、上述の第１実施例および第２実施例においては、書き込み時や読み出し時に、書き込みや読み出しを行うべきメモリセルを含む領域に所定の光子エネルギーを有するレーザー光Ｌを照射しながら、針状電極ＮＥによりそのメモリセルに外部電場を印加している。そして、この外部電場の印加によって、メモリセルの量子ドットの内部量子状態が変化し、レーザー光Ｌを共鳴的に吸収することができるようになり、書き込みや読み出しを行うことができる。図３６に示す光吸収強度曲線において、この共鳴吸収が起こる光エネルギーを、外部電場を印加したときの量子メモリの表面電位φの関数でＥ（φ）と書く。また、この光吸収強度曲線についての半値幅をΔＷとする。
【００７６】
通常の走査型トンネル顕微鏡の走査針と同様な針状電極ＮＥにより外部電場を印加したときの空間電位分布は図３７に示すようになっている。この場合、金属などの材料により形成されている針状電極ＮＥの外部は真空であり、その誘電率は小さい。この結果、針状電極ＮＥにより量子メモリに印加される外部電場はかなり広がっている。このときの量子メモリの表面の電位分布φ（ｘ）は図３８に示すようになめらかな変化をしている。したがって、針状電極ＮＥ直下のメモリセルｊでのみ共鳴吸収を起こさせ、隣接するメモリセルでは吸収を起こさせないようにするためには、メモリセル間の間隔を十分に大きくしなければならない。すなわち、メモリセルｊの位置座標をｘj 、隣接するメモリセルｊ−１のそれをｘj-1 とすると、
Ｅ（φ（ｘj-1 ））＜Ｅ（φ（ｘj ））−ΔＷ (31)
または
Ｅ（φ（ｘj ））＋ΔＷ＜Ｅ（φ（ｘj-1 ）） (32)
が成立しないと、メモリセルｊと隣接するメモリセルｊ−１とを区別することができない。
【００７７】
上述のようにメモリセル間の間隔を十分に大きくしなければならないことは、量子メモリの集積度の向上を図る上で好ましくない。この問題は、針状電極ＮＥにより印加される外部電場を空間的に局所化することができれば解決することができる。そこで、次に、外部電場の空間的な局所化が可能な針状電極ＮＥについて説明する。
【００７８】
図３９はその針状電極ＮＥを示す。図３９に示すように、この針状電極ＮＥにおいては、円柱状の導電体から成る中心電極２１の周囲が絶縁体２２で覆われ、この絶縁体２２の周囲に金属などの導電体から成る外部電極２３が設けられている。ここで、中心電極２１の直径は例えば〜１０ｎｍである。中心電極２１の材料としてはＩｎＡｓやＷなどが用いられ、絶縁体２２の材料としてはＳｉＯ2 などが用いられ、外部電極２３の材料としてはＡｌなどが用いられる。
【００７９】
この図３９に示す針状電極ＮＥの外部電極２３を接地して電位０とすれば、中心電極２１に所定の電圧を印加したときのこの針状電極ＮＥの先端部の周囲の電位分布は図４０に示すようになり、この針状電極ＮＥにより印加される外部電場は空間的に局所化される。したがって、この針状電極ＮＥを用いて量子メモリのメモリセルに外部電場を印加するときに量子メモリの表面に印加される電場も局所化される（図４１）。このため、隣接するメモリセル間の間隔を小さくすることができ、その分だけメモリセルの高集積密度化を図ることができる。
【００８０】
図３９および図４０に示す針状電極ＮＥは、例えば次のような方法により製造することができる。
まず、図４２に示すように、ＩｎＡｓ基板３１上に、形成すべき中心電極２１と同一の直径、具体的には例えば〜１０ｎｍの直径を有する円形のレジストパターン３２を形成する。
【００８１】
次に、図４３に示すように、このレジストパターン３２をマスクとしてＩｎＡｓ基板３１を例えばＲＩＥ法により基板表面に対して垂直方向に所定深さエッチングし、ＩｎＡｓから成る円柱状の中心電極２１を形成する。ここで、ＩｎＡｓは表面空乏化が起きないので、〜１０ｎｍ程度の直径にパターニングしても導電性は失われない。
【００８２】
次に、図４４に示すように、例えばＣＶＤ法などにより例えばＳｉＯ2 膜３３を全面に形成した後、引き続いて例えばＡｌ膜３４を真空蒸着法などにより全面に形成する。
【００８３】
次に、図４５に示すように、例えば有機レジスト３５を厚く塗布して表面を平坦化した後、少なくとも中心電極２１の先端部が露出する深さまで、例えばＲＩＥ法により基板表面に対して垂直方向にエッチバックする。このエッチバック後の状態を図４６に示す。
【００８４】
この後、不要な有機レジスト３５を除去し、図４７に示すように、目的とする針状電極ＮＥを完成させる。
【００８５】
すでに述べたように、この針状電極ＮＥの使用時には、外部電極としてのＡｌ膜３４を接地し、ＩｎＡｓ基板３１に所定の電圧を印加する。
図３９に示す針状電極ＮＥは、次のような方法によっても製造することができる。
【００８６】
すなわち、ＩｎＡｓ基板３１の代わりに例えばＳｉ基板を用い、このＳｉ基板上にその表面に対して垂直方向に例えばＷを円柱の棒状に選択成長させ、これを中心電極とする。このＷの選択成長は、具体的には、真空排気された所定の成長室内にＳｉ基板を入れた後、成長室内に例えばＷＦ6 ガスを導入し、Ｓｉ基板表面にビーム径を十分に細く絞った電子ビームを照射することによりＷＦ6 の分解を起こさせ、ビーム照射部のＳｉ基板表面にＷを堆積させることにより行う。その後、図４４〜図４６に示すと同様に工程を進め、目的とする針状電極ＮＥを完成させる。
【００８７】
針状電極ＮＥにより印加される外部電場を空間的に局所化するためには、上述の図３９および図４０に示すような針状電極ＮＥを使用することのほかに、量子メモリの、針状電極ＮＥにより外部電場が印加される側の面とは逆側の面に導電性材料から成るバックゲートを設けることも有効である。すなわち、例えば第１実施例による量子メモリに対してその裏面に図４８に示すようにバックゲートＢＧを設ける。このようなバックゲートＢＧを設けると、針状電極ＮＥによって印加された外部電場はバックゲートＢＧ内の電荷によってスクリーニングされ、量子メモリ内ではこの外部電場は狭い領域に閉じ込められる。この結果、量子メモリの表面に針状電極ＮＥを接近させたときにこの針状電極ＮＥによって印加される外部電場は図４９に示すように局所化される。
【００８８】
このスクリーニングについてもう少し詳しく説明すると次の通りである。一般に、真空を含め、誘電体中では、クーロン力の逆二乗則は変わらないが、自由に動ける電荷があると、外部電場が印加されたときにその電荷が外部電場を打ち消すように移動することによって、スクリーニングが起こる。すなわち、導体（ここではバックゲート）の外部にある電荷によって、導体内に誘導電荷が生じ、クーロン・ポテンシャルの距離に対する減衰率が大きくなるのである。図５０に示すように、最も単純な導体平板と単一電荷（ｑ）とから成る系の場合、導体表面付近の外部電場は、（ｒ2 ＋ａ2 ）-3/2〜ｒ-3（ｒ→∞）で変化し、導体のない場合の（ｒ2 ＋ａ2 ）-1〜ｒ-2（ｒ→∞）に比べて、減衰の次数は１次高いことがわかる。この減衰がバックゲートによって引き起こされ、この電位変化に引きずられて誘電体部分の電場も局所化するのである。
【００８９】
次に、上述のバックゲートを有する量子メモリの具体例について説明する。ここでは、第１実施例による量子メモリにバックゲートを設ける場合について説明するが、第２実施例による量子メモリにバックゲートを設ける場合についても同様である。
【００９０】
図５１に示す第１の例においては、量子メモリを製造する際の基板としてｎ型ＧａＡｓ基板４１を用い、このｎ型ＧａＡｓ基板４１上に図２に示すと同様な三段の量子ドットアレーを形成する。このｎ型ＧａＡｓ基板４１の裏面にはこのｎ型ＧａＡｓ基板４１とオーミック接触するように電極４２を形成する。そして、この電極４２を接地し、ｎ型ＧａＡｓ基板４１を接地する。この場合、ｎ型ＧａＡｓ基板４１がバックゲートとなり、ＡｌＧａＡｓ層１がこのバックゲートと量子ドットアレーとを分離する層となる。
【００９１】
図５２に示す第２の例においては、量子メモリを製造する際の基板として半絶縁性ＧａＡｓ基板４３を用い、この半絶縁性ＧａＡｓ基板４３上にｎ型ＧａＡｓ層４４をエピタキシャル成長させた後、このｎ型ＧａＡｓ層４４上に図２に示すと同様な三段の量子ドットアレーを形成する。この後、量子ドットアレーの一部をエッチング除去してその部分にｎ型ＧａＡｓ層４４を露出させ、この露出したｎ型ＧａＡｓ層４４上に電極４２を形成する。そして、この電極４２を接地し、ｎ型ＧａＡｓ層４４を接地する。この場合、ｎ型ＧａＡｓ層４３がバックゲートとなる。
【００９２】
図５３に示す第３の例においては、量子メモリを製造する際の基板として半絶縁性ＧａＡｓ基板４３を用い、この半絶縁性ＧａＡｓ基板４３上にｎ型ＡｌＧａＡｓ層４５およびｉ型ＧａＡｓ層４６を順次エピタキシャル成長させた後、ｉ型ＧａＡｓ層４６上に図２に示すと同様な三段の量子ドットアレーを形成する。この後、量子ドットアレーの一部をエッチング除去してその部分にｉ型ＧａＡｓ層４６を露出させ、この露出したｉ型ＧａＡｓ層４６上に電極４２を形成する。そして、この電極４２を接地する。この場合、ｎ型ＡｌＧａＡｓ層４５とｉ型ＧａＡｓ層４６とのヘテロ接合の界面におけるｉ型ＧａＡｓ層４６中にｎ型ＡｌＧａＡｓ層４５から電子が供給され、二次元電子ガス（２ＤＥＧ）が形成される。それによって、このｉ型ＧａＡｓ層４６と電極４２とがオーミック接触する。この場合、この２ＤＥＧが存在するｉ型ＧａＡｓ層４６がバックゲートとなる。
【００９３】
以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００９４】
例えば、上述の第１実施例および第２実施例においては、量子ドットがＡｌＧａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合により形成されているが、タイプＩＩのヘテロ接合超格子であるＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合によって量子ドットを形成してもよい。参考のため、ＡｌＳｂ／ＩｎＡｓヘテロ接合およびＧａＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図をそれぞれ図５４および図５５に示す。
【００９５】
【発明の効果】
以上説明したように、この発明による量子メモリによれば、従来の半導体メモリと全く異なり、順次積層された第１の量子箱、第２の量子箱および第３の量子箱によりメモリセルが構成され、書き込みや読み出しはレーザー光などの光照射と針状電極などによる外部電場の印加とを併用して行うことができる。この量子メモリによれば、従来の半導体メモリで必要であった配線が不要となるばかりでなく、メモリセルの大きさも極めて小さくすることができるので、超高集積度を達成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による量子メモリを概念的に示す略線図である。
【図２】この発明の第１実施例による量子メモリを示す斜視図である。
【図３】この発明の第１実施例による量子メモリのエネルギーバンド図である。
【図４】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するための斜視図である。
【図５】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図６】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するための斜視図である。
【図７】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図８】この発明の第１実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図９】この発明の第１実施例による量子メモリに書き込みを行った後のエネルギーバンド図である。
【図１０】この発明の第１実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図１１】この発明の第１実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図１２】この発明の第１実施例による量子メモリの初期化を行う方法を説明するためのエネルギーバンド図である。
【図１３】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１４】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１５】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１６】この発明の第１実施例による量子メモリの製造方法を説明するための斜視図である。
【図１７】この発明の第２実施例による量子メモリを示す斜視図である。
【図１８】この発明の第２実施例による量子メモリのエネルギーバンド図である。
【図１９】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２０】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２１】この発明の第２実施例による量子メモリに書き込みを行う方法を説明するためのエネルギーバンド図である。
【図２２】この発明の第２実施例による量子メモリに書き込みを行った後のエネルギーバンド図である。
【図２３】この発明の第２実施例による量子メモリのエネルギーバンド図である。
【図２４】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における基底状態の波動関数を図２３に対応させて示す略線図である。
【図２５】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における第１励起状態の波動関数を図２３に対応させて示す略線図である。
【図２６】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図２７】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における結合状態の波動関数を図２６に対応させて示す略線図である。
【図２８】この発明の第２実施例による量子メモリのメモリセルを構成する結合量子ドット系における反結合状態の波動関数を図２６に対応させて示す略線図である。
【図２９】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図３０】この発明の第２実施例による量子メモリの読み出しを行う方法を説明するためのエネルギーバンド図である。
【図３１】この発明の第２実施例による量子メモリの初期化を行う方法を説明するためのエネルギーバンド図である。
【図３２】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３３】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３４】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３５】この発明の第２実施例による量子メモリの製造方法を説明するための斜視図である。
【図３６】量子メモリにレーザー光を照射しながら針状電極により外部電場を印加するときの光吸収強度曲線を示す略線図である。
【図３７】量子メモリの表面に針状電極を接近させて外部電場を印加したときの電位分布を示す略線図である。
【図３８】量子メモリの表面電位の空間的分布を示す略線図である。
【図３９】針状電極の好適な構造例を示す斜視図である。
【図４０】針状電極の好適な構造例を示す断面図である。
【図４１】図３９および図４０に示す針状電極を用いて外部電場を印加したときの量子メモリの表面電位の空間的分布を示す略線図である。
【図４２】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４３】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４４】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４５】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４６】図３９および図４０に示す針状電極の製造方法の一例を説明するための断面図である。
【図４７】図４２〜図４６に示す針状電極の製造方法により製造された針状電極を示す斜視図である。
【図４８】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの一例を示す斜視図である。
【図４９】図４８に示す量子メモリの表面に針状電極を接近させて外部電場を印加したときの電位分布を示す略線図である。
【図５０】図４９に示される電位分布が得られる理由を説明するための略線図である。
【図５１】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第１の例を示す斜視図である。
【図５２】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第２の例を示す斜視図である。
【図５３】針状電極により印加される外部電場の局所化のためのバックゲートを有する量子メモリの第３の例を示す斜視図である。
【図５４】ＡｌＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図である。
【図５５】ＧａＳｂ／ＩｎＡｓヘテロ接合のエネルギーバンド図である。
【符号の説明】
１、１１ ＡｌＧａＡｓ層
２、４ ＩｎＧａＡｓ層
３、１２、１３、１４ ＧａＡｓ層
ＱＤj-1 、ＱＤj-2 、ＱＤj-3 量子ドット
Ｌ レーザー光
ＮＥ 針状電極
ＢＧ バックゲート
Claims (11)
- 順次積層された第１の量子箱、第２の量子箱および第３の量子箱によりメモリセルが構成され、
上記第１の量子箱および上記第２の量子箱の間の結合の強さと上記第２の量子箱および上記第３の量子箱の間の結合の強さとが互いに異なり、
上記第１の量子箱、上記第２の量子箱および上記第３の量子箱の電子の基底状態のエネルギー準位をそれぞれＥ 0 (j-1) 、Ｅ 0 (j-2) およびＥ 0 (j-3) とし、上記第１の量子箱、上記第２の量子箱および上記第３の量子箱の電子の第１励起状態のエネルギー準位をそれぞれＥ 1 (j-1) 、Ｅ 1 (j-2) およびＥ 1 (j-3) とし、上記第１の量子箱、上記第２の量子箱および上記第３の量子箱の正孔の基底状態のエネルギー準位をそれぞれＨ 0 (j-1) 、Ｈ 0 (j-2) およびＨ 0 (j-3) とし、上記第１の量子箱、上記第２の量子箱および上記第３の量子箱の正孔の第１励起状態のエネルギー準位をそれぞれＨ 1 (j-1) 、Ｈ 1 (j-2) およびＨ 1 (j-3) としたとき、
Ｅ 0 (j-1) ＜Ｅ 0 (j-2)
Ｅ 0 (j-3) ＜Ｅ 0 (j-2)
［Ｅ 1 (j-1) −Ｅ 0 (j-1) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］
［Ｅ 1 (j-3) −Ｅ 0 (j-3) ］＞［Ｅ 1 (j-2) −Ｅ 0 (j-2) ］
［Ｅ 0 (j-1) −Ｈ 0 (j-1) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］
［Ｅ 0 (j-3) −Ｈ 0 (j-3) ］≠［Ｅ 0 (j-2) −Ｈ 0 (j-2) ］
が成立することを特徴とする量子メモリ。 - 上記第１の量子箱および上記第２の量子箱の間の結合の強さよりも上記第２の量子箱および上記第３の量子箱の間の結合の強さの方が大きいことを特徴とする請求項１記載の量子メモリ。
- 上記第１の量子箱、上記第２の量子箱および上記第３の量子箱が化合物半導体ヘテロ接合により形成されていることを特徴とする請求項１または２記載の量子メモリ。
- 上記化合物半導体ヘテロ接合がタイプＩのヘテロ接合超格子であることを特徴とする請求項３記載の量子メモリ。
- 上記化合物半導体ヘテロ接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合またはＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合であることを特徴とする請求項３記載の量子メモリ。
- 上記化合物半導体ヘテロ接合がタイプＩＩのヘテロ接合超格子であることを特徴とする請求項３記載の量子メモリ。
- 上記化合物半導体ヘテロ接合がＡｌＳｂ／ＩｎＡｓヘテロ接合、ＧａＳｂ／ＩｎＡｓヘテロ接合またはＡｌＳｂ／ＧａＳｂヘテロ接合であることを特徴とする請求項３記載の量子メモリ。
- 順次積層された第１の量子箱、第２の量子箱および第３の量子箱によりメモリセルが構成され、
上記第１の量子箱および上記第２の量子箱の間の結合の強さと上記第２の量子箱および上記第３の量子箱の間の結合の強さとが互いに異なる量子メモリの動作方法であって、
書き込み時には、書き込みを行うべきメモリセルに第１の光を照射しながら、上記書き込みを行うべきメモリセルに上記第１の量子箱、上記第２の量子箱および上記第３の量子箱の積層方向の第１の外部電場を印加し、
読み出し時には、読み出しを行うべきメモリセルに第２の光を照射しながら、上記読み出しを行うべきメモリセルに上記第１の外部電場と逆方向の第２の外部電場を印加するようにしたことを特徴とする量子メモリの動作方法。 - 所定電圧が印加された針状電極を上記書き込みを行うべきメモリセルまたは上記読み出しを行うべきメモリセルに接近させることにより上記第１の外部電場または上記第２の外部電場を印加するようにしたことを特徴とする請求項８記載の量子メモリの動作方法。
- 初期化を行うべきメモリセルに上記第２の外部電場よりも大きい第３の外部電場を印加するかまたは上記第２の外部電場を上記読み出し時よりも長時間印加して上記初期化を行うべきメモリセル内で電子−正孔再結合を起こさせることにより初期化を行うようにしたことを特徴とする請求項８記載の量子メモリの動作方法。
- 上記量子メモリの温度を高くするかまたは上記量子メモリに第３の光を照射して全てのメモリセル内で電子−正孔再結合を起こさせることにより上記全てのメモリセルの初期化を一括して行うようにしたことを特徴とする請求項８記載の量子メモリの動作方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10613294A JP3541425B2 (ja) | 1994-04-21 | 1994-04-21 | 量子メモリおよびその動作方法 |
| US08/424,024 US5663571A (en) | 1994-04-21 | 1995-04-18 | Quantum memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10613294A JP3541425B2 (ja) | 1994-04-21 | 1994-04-21 | 量子メモリおよびその動作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297381A JPH07297381A (ja) | 1995-11-10 |
| JP3541425B2 true JP3541425B2 (ja) | 2004-07-14 |
Family
ID=14425878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10613294A Expired - Fee Related JP3541425B2 (ja) | 1994-04-21 | 1994-04-21 | 量子メモリおよびその動作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5663571A (ja) |
| JP (1) | JP3541425B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| JPH09260598A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 光半導体記憶装置 |
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| KR100294691B1 (ko) * | 1998-06-29 | 2001-07-12 | 김영환 | 다중층양자점을이용한메모리소자및제조방법 |
| GB2353635B (en) * | 1999-07-10 | 2002-03-20 | Toshiba Res Europ Ltd | Optical device |
| US6720589B1 (en) | 1998-09-16 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4961650B2 (ja) * | 2001-09-18 | 2012-06-27 | 富士通株式会社 | 量子回路装置 |
| US7105425B1 (en) | 2002-05-16 | 2006-09-12 | Advanced Micro Devices, Inc. | Single electron devices formed by laser thermal annealing |
| EP1507293A4 (en) | 2002-05-22 | 2008-10-15 | Fujitsu Ltd | METHOD OF QUANTUM DOT FORMATION, QUANTUM SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| JP4044453B2 (ja) * | 2003-02-06 | 2008-02-06 | 株式会社東芝 | 量子メモリおよび量子メモリを用いた情報処理方法 |
| AU2003904256A0 (en) * | 2003-08-11 | 2003-08-28 | Unisearch Limited | Qubit readout |
| AU2004263910B2 (en) * | 2003-08-11 | 2011-02-10 | Qucor Pty Ltd | Qubit readout via controlled coherent tunnelling to probe state |
| JP4688868B2 (ja) * | 2005-03-11 | 2011-05-25 | 富士通株式会社 | 量子デバイス、その制御方法及びその製造方法 |
| WO2009153669A2 (en) | 2008-06-17 | 2009-12-23 | National Research Council Of Canada | Atomistic quantum dots |
| GB2495994B (en) * | 2011-10-28 | 2014-03-12 | Toshiba Res Europ Ltd | Quantum memory |
| KR102553538B1 (ko) | 2016-08-10 | 2023-07-10 | 인텔 코포레이션 | 양자 점 어레이 디바이스들 |
| CN109791946B (zh) | 2016-09-24 | 2022-11-22 | 英特尔公司 | 双侧面量子点器件 |
| RU195646U1 (ru) * | 2018-12-20 | 2020-02-03 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Высшая школа экономики" | Ячейка квантовой памяти на основе сверхпроводниковой наноструктуры |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229170A (en) * | 1988-06-21 | 1993-07-20 | Matsushita Electric Industrial Co., Ltd. | Method for electrostatically transporting ultrafine particles by use of a needle electrode |
| JP2854607B2 (ja) * | 1989-06-29 | 1999-02-03 | 株式会社日立製作所 | 半導体装置及び半導体レーザ装置 |
| US5347140A (en) * | 1991-08-27 | 1994-09-13 | Matsushita Electric Industrial Co., Ltd. | Resonant electron transfer device |
| JP2956304B2 (ja) * | 1991-09-11 | 1999-10-04 | 三菱電機株式会社 | 非線形光学素子および非線形光学用構造体 |
| JP3517897B2 (ja) * | 1993-04-16 | 2004-04-12 | ソニー株式会社 | 量子演算素子およびその使用方法 |
-
1994
- 1994-04-21 JP JP10613294A patent/JP3541425B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-18 US US08/424,024 patent/US5663571A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297381A (ja) | 1995-11-10 |
| US5663571A (en) | 1997-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541425B2 (ja) | 量子メモリおよびその動作方法 | |
| Ferry et al. | Transport in nanostructures | |
| JP4961650B2 (ja) | 量子回路装置 | |
| US5989947A (en) | Method for the manufacture of quantum structures, in particular quantum dots and tunnel barriers as well as components with such quantum structures | |
| JP3455987B2 (ja) | 量子箱集合素子および情報処理方法 | |
| US5440148A (en) | Quantum operational device | |
| Pearsall | Quantum semiconductor devices and technologies | |
| Dvurechenskii et al. | Silicon-based nanoheterostructures with quantum dots | |
| JPH10173181A (ja) | 電子素子 | |
| JP3564726B2 (ja) | 量子メモリおよびそれに用いられる針状電極 | |
| US4802181A (en) | Semiconductor superlattice light emitting sevice | |
| JP3443856B2 (ja) | 量子箱集合素子およびその動作方法 | |
| JPH0794806A (ja) | 量子箱集合素子及び光入出力方法 | |
| JP2000030467A (ja) | 記憶方法および記憶装置ならびに情報処理方法および情報処理装置 | |
| Iikawa et al. | Optical properties of type-I and II quantum dots | |
| JP3435793B2 (ja) | 量子素子 | |
| JPH07302892A (ja) | 量子素子 | |
| JPH06334177A (ja) | マイクロエレクトロニック回路構造及びその製造方法 | |
| JP3653868B2 (ja) | 量子演算素子 | |
| JP3735386B2 (ja) | 量子効果装置 | |
| Chen et al. | Quantum dot computing gates | |
| Balandin et al. | Implementation of quantum controlled-NOT gates using asymmetric semiconductor quantum dots | |
| Sattler | 21st Century Nanoscience–A Handbook: Nanophotonics, Nanoelectronics, and Nanoplasmonics (Volume Six) | |
| JPH09326474A (ja) | 量子箱メモリ | |
| Templeton et al. | Focused‐ion‐beam damage‐etch patterning for isolation of quantum structures in AlGaAs/GaAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| LAPS | Cancellation because of no payment of annual fees |