JP3517897B2 - 量子演算素子およびその使用方法 - Google Patents
量子演算素子およびその使用方法Info
- Publication number
- JP3517897B2 JP3517897B2 JP11414193A JP11414193A JP3517897B2 JP 3517897 B2 JP3517897 B2 JP 3517897B2 JP 11414193 A JP11414193 A JP 11414193A JP 11414193 A JP11414193 A JP 11414193A JP 3517897 B2 JP3517897 B2 JP 3517897B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- box
- stage
- electron
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000005641 tunneling Effects 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000031700 light absorption Effects 0.000 claims description 4
- 230000006798 recombination Effects 0.000 claims description 4
- 238000005215 recombination Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 claims 1
- 239000002096 quantum dot Substances 0.000 description 99
- 230000004888 barrier function Effects 0.000 description 27
- 239000000126 substance Substances 0.000 description 25
- 229910000673 Indium arsenide Inorganic materials 0.000 description 12
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 229910005542 GaSb Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910017115 AlSb Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
- G02F1/01716—Optically controlled superlattice or quantum well devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Evolutionary Computation (AREA)
- Biophysics (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、量子演算素子および
その使用方法に関し、特に、いわゆる量子箱（量子ドッ
トとも呼ばれる）を用いた量子演算素子およびその使用
方法に関する。
その使用方法に関し、特に、いわゆる量子箱（量子ドッ
トとも呼ばれる）を用いた量子演算素子およびその使用
方法に関する。
【０００２】
【従来の技術】近年の高集積の半導体メモリにおいて
は、メモリセルのキャパシターに蓄積された１０4 個程
度の電子により１ビットを表している。このような半導
体メモリにおいてビット間の演算を行う際には、あるメ
モリセルのキャパシターに蓄積された１０4 個程度の電
子を別のメモリセルのキャパシターに移す必要がある。
は、メモリセルのキャパシターに蓄積された１０4 個程
度の電子により１ビットを表している。このような半導
体メモリにおいてビット間の演算を行う際には、あるメ
モリセルのキャパシターに蓄積された１０4 個程度の電
子を別のメモリセルのキャパシターに移す必要がある。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ようにあるメモリセルのキャパシターから別のメモリセ
ルのキャパシターに１０4 個程度の電子を移すために
は、１電子当たり数ｅＶのエネルギーが必要であること
により、１ビットの演算を行うだけでも少なくとも１０
4 ｅＶ以上のエネルギーが消費されてしまう。すなわ
ち、従来の半導体メモリは、消費電力が高くならざるを
得なかった。
ようにあるメモリセルのキャパシターから別のメモリセ
ルのキャパシターに１０4 個程度の電子を移すために
は、１電子当たり数ｅＶのエネルギーが必要であること
により、１ビットの演算を行うだけでも少なくとも１０
4 ｅＶ以上のエネルギーが消費されてしまう。すなわ
ち、従来の半導体メモリは、消費電力が高くならざるを
得なかった。
【０００４】特に、パターン処理などを行う場合には、
極めて多数のビット間の演算を行わなければならないの
で、消費電力は極めて高くなる。また、従来のパターン
間の演算は、半導体メモリ上にある一つ一つのメモリセ
ルに逐次アクセスして行わなければならないので、非常
に多数のトランジスタを配線で接続した複雑な回路が必
要となり、これが処理速度の遅延の原因となっている。
さらに、このような複雑な回路を実現するためには、非
常に複雑な製造プロセスが必要である。
極めて多数のビット間の演算を行わなければならないの
で、消費電力は極めて高くなる。また、従来のパターン
間の演算は、半導体メモリ上にある一つ一つのメモリセ
ルに逐次アクセスして行わなければならないので、非常
に多数のトランジスタを配線で接続した複雑な回路が必
要となり、これが処理速度の遅延の原因となっている。
さらに、このような複雑な回路を実現するためには、非
常に複雑な製造プロセスが必要である。
【０００５】従って、この発明の目的は、消費電力が極
めて低い量子演算素子およびその使用方法を提供するこ
とにある。
めて低い量子演算素子およびその使用方法を提供するこ
とにある。
【０００６】この発明の他の目的は、構造が簡単である
ために簡単な製造プロセスにより製造することができる
量子演算素子およびその使用方法を提供することにあ
る。
ために簡単な製造プロセスにより製造することができる
量子演算素子およびその使用方法を提供することにあ
る。
【０００７】この発明の他の目的は、演算を極めて高速
で行うことができる量子演算素子およびその使用方法を
提供することにある。
で行うことができる量子演算素子およびその使用方法を
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の発明は、互いに電子または正孔の
トンネリングが可能な間隔で縦方向に順次配置された複
数段の量子箱（ＱＤ1 〜ＱＤn ）を有し、複数段の量子
箱（ＱＤ 1 〜ＱＤ n ）の上下にバイアス電圧印加用の上
部電極（ＥＬ U ）および下部電極（ＥＬ L ）を有し、上
部電極（ＥＬ U ）および下部電極（ＥＬ L ）の少なくと
も一方が光入出力用の開口を有し、量子箱（ＱＤ1 〜Ｑ
Ｄn ）内の電子または正孔の有無をビット情報とし、任
意の段の量子箱（ＱＤ1 〜ＱＤn ）内に電子または正孔
が存在するときには任意の段に隣接する段の量子箱（Ｑ
Ｄ1 〜ＱＤn ）から任意の段の量子箱（ＱＤ1 〜Ｑ
Ｄn ）への電子または正孔のトンネリングが禁止される
ことを特徴とする量子演算素子である。
め、この発明の第１の発明は、互いに電子または正孔の
トンネリングが可能な間隔で縦方向に順次配置された複
数段の量子箱（ＱＤ1 〜ＱＤn ）を有し、複数段の量子
箱（ＱＤ 1 〜ＱＤ n ）の上下にバイアス電圧印加用の上
部電極（ＥＬ U ）および下部電極（ＥＬ L ）を有し、上
部電極（ＥＬ U ）および下部電極（ＥＬ L ）の少なくと
も一方が光入出力用の開口を有し、量子箱（ＱＤ1 〜Ｑ
Ｄn ）内の電子または正孔の有無をビット情報とし、任
意の段の量子箱（ＱＤ1 〜ＱＤn ）内に電子または正孔
が存在するときには任意の段に隣接する段の量子箱（Ｑ
Ｄ1 〜ＱＤn ）から任意の段の量子箱（ＱＤ1 〜Ｑ
Ｄn ）への電子または正孔のトンネリングが禁止される
ことを特徴とする量子演算素子である。
【０００９】この発明の第２の発明は、互いに電子また
は正孔のトンネリングが可能な間隔で縦方向に順次配置
された複数段の量子箱（ＱＤ1 〜ＱＤn ）が２次元アレ
ー状に複数配列された構造を有し、複数段の量子箱（Ｑ
Ｄ 1 〜ＱＤ n ）の上下にバイアス電圧印加用の上部電極
（ＥＬ U ）および下部電極（ＥＬ L ）を有し、上部電極
（ＥＬ U ）および下部電極（ＥＬ L ）の少なくとも一方
が光入出力用の開口を有し、量子箱（ＱＤ1 〜ＱＤn ）
内の電子または正孔の有無をビット情報とし、任意の段
の量子箱（ＱＤ1 〜ＱＤn ）内に電子または正孔が存在
するときには任意の段に隣接する段の量子箱（ＱＤ1 〜
ＱＤn ）から任意の段の量子箱（ＱＤ1 〜ＱＤn ）への
電子または正孔のトンネリングが禁止されることを特徴
とする量子演算素子である。
は正孔のトンネリングが可能な間隔で縦方向に順次配置
された複数段の量子箱（ＱＤ1 〜ＱＤn ）が２次元アレ
ー状に複数配列された構造を有し、複数段の量子箱（Ｑ
Ｄ 1 〜ＱＤ n ）の上下にバイアス電圧印加用の上部電極
（ＥＬ U ）および下部電極（ＥＬ L ）を有し、上部電極
（ＥＬ U ）および下部電極（ＥＬ L ）の少なくとも一方
が光入出力用の開口を有し、量子箱（ＱＤ1 〜ＱＤn ）
内の電子または正孔の有無をビット情報とし、任意の段
の量子箱（ＱＤ1 〜ＱＤn ）内に電子または正孔が存在
するときには任意の段に隣接する段の量子箱（ＱＤ1 〜
ＱＤn ）から任意の段の量子箱（ＱＤ1 〜ＱＤn ）への
電子または正孔のトンネリングが禁止されることを特徴
とする量子演算素子である。
【００１０】この発明の第３の発明は、互いに電子また
は正孔のトンネリングが可能な間隔で縦方向に順次配置
された複数段の量子箱（ＱＤ 1 〜ＱＤ n ）を有し、 量子
箱（ＱＤ 1 〜ＱＤ n ）内の電子または正孔の有無をビッ
ト情報とし、 任意の段の量子箱（ＱＤ 1 〜ＱＤ n ）内に
電子または正孔が存在するときには任意の段に隣接する
段の量子箱（ＱＤ 1 〜ＱＤ n ）から任意の段の量子箱
（ＱＤ 1 〜ＱＤ n ）への電子または正孔のトンネリング
が禁止される量子演算素子の使用方法であって、 最上段
の量子箱（ＱＤn ）側が最下段の量子箱（ＱＤ1 ）側よ
りも低い電位になるようにバイアス電圧を印加した状態
で、最上段の量子箱（ＱＤn ）の電子−正孔対生成エネ
ルギーに共鳴する波長の光を最上段の量子箱（ＱＤn ）
に照射して電子−正孔対を生成することにより最上段の
量子箱（ＱＤn ）への電子の入力を行い、第１の出力モ
ードにおいては、それぞれの段の量子箱（ＱＤ1 〜ＱＤ
n ）のサブバンド間のエネルギー差に共鳴する波長の光
をそれぞれの段の量子箱（ＱＤ1〜ＱＤn ）に照射して
光吸収を測定し、第２の出力モードにおいては、それぞ
れの段の量子箱（ＱＤ1 〜ＱＤn ）内の電子を正孔と再
結合させることにより生じる発光を測定するようにした
ことを特徴とするものである。 この発明の第４の発明
は、互いに電子または正孔のトンネリングが可能な間隔
で縦方向に順次配置された複数段の量子箱（ＱＤ 1 〜Ｑ
Ｄ n ）が２次元アレー状に複数配列された構造を有し、
量子箱（ＱＤ 1 〜ＱＤ n ）内の電子または正孔の有無を
ビット情報とし、 任意の段の量子箱（ＱＤ 1 〜ＱＤ n ）
内に電子または正孔が存在するときには任意の段に隣接
する段の量子箱（ＱＤ 1 〜ＱＤ n ）から任意の段の量子
箱（ＱＤ 1 〜ＱＤ n ）への電子または正孔のトンネリン
グが禁止される量子演算素子の使用方法であって、 最上
段の量子箱（ＱＤ n ）側が最下段の量子箱（ＱＤ 1 ）側
よりも低い電位になるようにバイアス電圧を印加した状
態で、最上段の量子箱（ＱＤ n ）の電子− 正孔対生成エ
ネルギーに共鳴する波長の光を最上段の量子箱（Ｑ
Ｄ n ）に照射して電子−正孔対を生成することにより最
上段の量子箱（ＱＤ n ）への電子の入力を行い、 第１の
出力モードにおいては、それぞれの段の量子箱（ＱＤ 1
〜ＱＤ n ）のサブバンド間のエネルギー差に共鳴する波
長の光をそれぞれの段の量子箱（ＱＤ 1 〜ＱＤ n ）に照
射して光吸収を測定し、 第２の出力モードにおいては、
それぞれの段の量子箱（ＱＤ 1 〜ＱＤ n ）内の電子を正
孔と再結合させることにより生じる発光を測定するよう
にしたことを特徴とするものである。
は正孔のトンネリングが可能な間隔で縦方向に順次配置
された複数段の量子箱（ＱＤ 1 〜ＱＤ n ）を有し、 量子
箱（ＱＤ 1 〜ＱＤ n ）内の電子または正孔の有無をビッ
ト情報とし、 任意の段の量子箱（ＱＤ 1 〜ＱＤ n ）内に
電子または正孔が存在するときには任意の段に隣接する
段の量子箱（ＱＤ 1 〜ＱＤ n ）から任意の段の量子箱
（ＱＤ 1 〜ＱＤ n ）への電子または正孔のトンネリング
が禁止される量子演算素子の使用方法であって、 最上段
の量子箱（ＱＤn ）側が最下段の量子箱（ＱＤ1 ）側よ
りも低い電位になるようにバイアス電圧を印加した状態
で、最上段の量子箱（ＱＤn ）の電子−正孔対生成エネ
ルギーに共鳴する波長の光を最上段の量子箱（ＱＤn ）
に照射して電子−正孔対を生成することにより最上段の
量子箱（ＱＤn ）への電子の入力を行い、第１の出力モ
ードにおいては、それぞれの段の量子箱（ＱＤ1 〜ＱＤ
n ）のサブバンド間のエネルギー差に共鳴する波長の光
をそれぞれの段の量子箱（ＱＤ1〜ＱＤn ）に照射して
光吸収を測定し、第２の出力モードにおいては、それぞ
れの段の量子箱（ＱＤ1 〜ＱＤn ）内の電子を正孔と再
結合させることにより生じる発光を測定するようにした
ことを特徴とするものである。 この発明の第４の発明
は、互いに電子または正孔のトンネリングが可能な間隔
で縦方向に順次配置された複数段の量子箱（ＱＤ 1 〜Ｑ
Ｄ n ）が２次元アレー状に複数配列された構造を有し、
量子箱（ＱＤ 1 〜ＱＤ n ）内の電子または正孔の有無を
ビット情報とし、 任意の段の量子箱（ＱＤ 1 〜ＱＤ n ）
内に電子または正孔が存在するときには任意の段に隣接
する段の量子箱（ＱＤ 1 〜ＱＤ n ）から任意の段の量子
箱（ＱＤ 1 〜ＱＤ n ）への電子または正孔のトンネリン
グが禁止される量子演算素子の使用方法であって、 最上
段の量子箱（ＱＤ n ）側が最下段の量子箱（ＱＤ 1 ）側
よりも低い電位になるようにバイアス電圧を印加した状
態で、最上段の量子箱（ＱＤ n ）の電子− 正孔対生成エ
ネルギーに共鳴する波長の光を最上段の量子箱（Ｑ
Ｄ n ）に照射して電子−正孔対を生成することにより最
上段の量子箱（ＱＤ n ）への電子の入力を行い、 第１の
出力モードにおいては、それぞれの段の量子箱（ＱＤ 1
〜ＱＤ n ）のサブバンド間のエネルギー差に共鳴する波
長の光をそれぞれの段の量子箱（ＱＤ 1 〜ＱＤ n ）に照
射して光吸収を測定し、 第２の出力モードにおいては、
それぞれの段の量子箱（ＱＤ 1 〜ＱＤ n ）内の電子を正
孔と再結合させることにより生じる発光を測定するよう
にしたことを特徴とするものである。
【００１１】この発明の第５の発明は、この発明の第３
または第４の発明において、バイアス電圧を実質的に除
去するかまたはバイアス電圧と逆極性のバイアス電圧を
印加してそれぞれの段の量子箱（ＱＤ1 〜ＱＤn ）内の
電子を正孔と再結合させることにより消去を行うように
したことを特徴とする量子演算素子の使用方法である。
または第４の発明において、バイアス電圧を実質的に除
去するかまたはバイアス電圧と逆極性のバイアス電圧を
印加してそれぞれの段の量子箱（ＱＤ1 〜ＱＤn ）内の
電子を正孔と再結合させることにより消去を行うように
したことを特徴とする量子演算素子の使用方法である。
【００１２】この発明の第６の発明は、この発明の第１
または第２の発明において、量子箱（ＱＤ1 〜ＱＤn ）
はタイプＩＩのヘテロ接合超格子により形成されている
ことを特徴とする量子演算素子である。
または第２の発明において、量子箱（ＱＤ1 〜ＱＤn ）
はタイプＩＩのヘテロ接合超格子により形成されている
ことを特徴とする量子演算素子である。
【００１３】
【作用】上述のように構成された第１の発明による量子
演算素子および第２の発明による量子演算素子によれ
ば、光の照射などにより最上段の量子箱内に電子または
正孔を入力し、複数段の量子箱間でのこの電子または正
孔のトンネリングを利用することにより、ビット間のＡ
ＮＤ演算、ＯＲ演算またはＡＮＤ演算とＯＲ演算とを組
み合わせた演算、あるいは、ＮＡＮＤ演算、ＮＯＲ演算
またはＮＡＮＤ演算とＮＯＲ演算とを組み合わせた演算
を行うことができる。この場合、１ビットの演算を行う
際に消費するエネルギーは極めて小さいため、この量子
演算素子は極めて低消費電力である。また、この量子演
算素子は構造が簡単であるため、簡単な製造プロセスに
より製造することができる。
演算素子および第２の発明による量子演算素子によれ
ば、光の照射などにより最上段の量子箱内に電子または
正孔を入力し、複数段の量子箱間でのこの電子または正
孔のトンネリングを利用することにより、ビット間のＡ
ＮＤ演算、ＯＲ演算またはＡＮＤ演算とＯＲ演算とを組
み合わせた演算、あるいは、ＮＡＮＤ演算、ＮＯＲ演算
またはＮＡＮＤ演算とＮＯＲ演算とを組み合わせた演算
を行うことができる。この場合、１ビットの演算を行う
際に消費するエネルギーは極めて小さいため、この量子
演算素子は極めて低消費電力である。また、この量子演
算素子は構造が簡単であるため、簡単な製造プロセスに
より製造することができる。
【００１４】また、第２の発明による量子演算素子によ
れば、複数段の量子箱（ＱＤ1 〜ＱＤn ）が２次元アレ
ー状に複数配列された構造を有することにより、全ビッ
ト間の演算を並列的に行うことができる。このため、演
算を極めて高速で行うことができ、例えばパターン処理
を極めて高速で行うことができる。
れば、複数段の量子箱（ＱＤ1 〜ＱＤn ）が２次元アレ
ー状に複数配列された構造を有することにより、全ビッ
ト間の演算を並列的に行うことができる。このため、演
算を極めて高速で行うことができ、例えばパターン処理
を極めて高速で行うことができる。
【００１５】第３または第４の発明による量子演算素子
の使用方法によれば、光照射により入力を行い、光吸収
または発光により出力を行う量子演算素子を実現するこ
とができる。
の使用方法によれば、光照射により入力を行い、光吸収
または発光により出力を行う量子演算素子を実現するこ
とができる。
【００１６】第５の発明による量子演算素子の使用方法
によれば、バイアス電圧を実質的に除去するかまたは逆
極性のバイアス電圧を印加することにより、簡単に情報
の消去を行うことができる。
によれば、バイアス電圧を実質的に除去するかまたは逆
極性のバイアス電圧を印加することにより、簡単に情報
の消去を行うことができる。
【００１７】第６の発明による量子演算素子によれば、
ヘテロエピタキシャル成長により容易に形成可能なＡｌ
ＧａＳｂ／ＩｎＡｓヘテロ接合などのタイプＩＩのヘテ
ロ接合超格子により量子箱（ＱＤ1 〜ＱＤn ）が形成さ
れることから、量子演算素子の製造を容易に行うことが
できる。
ヘテロエピタキシャル成長により容易に形成可能なＡｌ
ＧａＳｂ／ＩｎＡｓヘテロ接合などのタイプＩＩのヘテ
ロ接合超格子により量子箱（ＱＤ1 〜ＱＤn ）が形成さ
れることから、量子演算素子の製造を容易に行うことが
できる。
【００１８】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。また、以下
の実施例においては、量子箱のことを量子ドットと呼
ぶ。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。また、以下
の実施例においては、量子箱のことを量子ドットと呼
ぶ。
【００１９】まず、この発明の第１実施例による量子演
算素子について説明する。
算素子について説明する。
【００２０】図１はこの第１実施例による量子演算素子
の斜視図を示し、図２は図１の線ＩＩ−ＩＩに沿う方向
の断面図を示す。なお、図１の線ＩＩＩ−ＩＩＩに沿う
方向の断面図も図２と同様である。
の斜視図を示し、図２は図１の線ＩＩ−ＩＩに沿う方向
の断面図を示す。なお、図１の線ＩＩＩ−ＩＩＩに沿う
方向の断面図も図２と同様である。
【００２１】図１および図２において、符号Ｗ1 、Ｗ2
はそれぞれ第１の物質および第２の物質により形成され
た箱状の井戸層を示し、Ｂは第３の物質により形成され
た障壁層を示す。この場合、ｚ方向に関して、井戸層Ｗ
1 と井戸層Ｗ2 とは同軸上にある。第１の物質および第
２の物質としては例えばＩｎＡｓが用いられ、第３の物
質としては例えばＡｌＧａＳｂが用いられる。ただし、
第１の物質および第２の物質として互いに異なるものを
用いてもよい。
はそれぞれ第１の物質および第２の物質により形成され
た箱状の井戸層を示し、Ｂは第３の物質により形成され
た障壁層を示す。この場合、ｚ方向に関して、井戸層Ｗ
1 と井戸層Ｗ2 とは同軸上にある。第１の物質および第
２の物質としては例えばＩｎＡｓが用いられ、第３の物
質としては例えばＡｌＧａＳｂが用いられる。ただし、
第１の物質および第２の物質として互いに異なるものを
用いてもよい。
【００２２】この場合、井戸層Ｗ1 が障壁層Ｂで囲まれ
た構造により図２中下段、すなわち１段目の量子ドット
ＱＤ1 が形成され、井戸層Ｗ2 が障壁層Ｂで囲まれた構
造により図１中上段、すなわち２段目の量子ドットＱＤ
2 が形成されている。上述のように第１の物質および第
２の物質としてＩｎＡｓを用い、第３の物質としてＡｌ
ＧａＳｂを用いた場合、これらの量子ドットＱＤ1 およ
び量子ドットＱＤ2 を構成するＡｌＧａＳｂ／ＩｎＡｓ
ヘテロ接合は、いわゆるタイプＩＩのヘテロ接合超格子
である。
た構造により図２中下段、すなわち１段目の量子ドット
ＱＤ1 が形成され、井戸層Ｗ2 が障壁層Ｂで囲まれた構
造により図１中上段、すなわち２段目の量子ドットＱＤ
2 が形成されている。上述のように第１の物質および第
２の物質としてＩｎＡｓを用い、第３の物質としてＡｌ
ＧａＳｂを用いた場合、これらの量子ドットＱＤ1 およ
び量子ドットＱＤ2 を構成するＡｌＧａＳｂ／ＩｎＡｓ
ヘテロ接合は、いわゆるタイプＩＩのヘテロ接合超格子
である。
【００２３】障壁層Ｂの上面および下面には金属から成
る上部電極ＥＬU および下部電極ＥＬL がそれぞれ形成
されている。これらの上部電極ＥＬU および下部電極Ｅ
ＬLは、量子ドットＱＤ1 および量子ドットＱＤ2 に対
応する部分に、それぞれ開口Ｏ1 、Ｏ2 を有する。後述
のように、これらの開口Ｏ1 、Ｏ2 は光入出力を行うた
めに用いられる。
る上部電極ＥＬU および下部電極ＥＬL がそれぞれ形成
されている。これらの上部電極ＥＬU および下部電極Ｅ
ＬLは、量子ドットＱＤ1 および量子ドットＱＤ2 に対
応する部分に、それぞれ開口Ｏ1 、Ｏ2 を有する。後述
のように、これらの開口Ｏ1 、Ｏ2 は光入出力を行うた
めに用いられる。
【００２４】図２の線α−αに沿う方向のエネルギーバ
ンド図を図３に示す。図３中、Ｅc1およびＥv1はそれぞ
れ第１の物質の伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、Ｅc2およびＥv2はそれぞれ第２
の物質の伝導帯の下端のエネルギーおよび価電子帯の上
端のエネルギー、Ｅc3およびＥv3はそれぞれ第３の物質
の伝導帯の下端のエネルギーおよび価電子帯の上端のエ
ネルギー、ＥF はフェルミエネルギーを示す。また、φ
1 、φ2 、φ3 はそれぞれ第１の物質、第２の物質およ
び第３の物質の電子親和力を示し、これらは次式を満足
している。
ンド図を図３に示す。図３中、Ｅc1およびＥv1はそれぞ
れ第１の物質の伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、Ｅc2およびＥv2はそれぞれ第２
の物質の伝導帯の下端のエネルギーおよび価電子帯の上
端のエネルギー、Ｅc3およびＥv3はそれぞれ第３の物質
の伝導帯の下端のエネルギーおよび価電子帯の上端のエ
ネルギー、ＥF はフェルミエネルギーを示す。また、φ
1 、φ2 、φ3 はそれぞれ第１の物質、第２の物質およ
び第３の物質の電子親和力を示し、これらは次式を満足
している。
【００２５】
φ1 、φ2 ＞φ3 （１）
【００２６】上述のように第１の物質および第２の物質
としてＩｎＡｓを用い、第３の物質としてＡｌＧａＳｂ
を用いた場合には、（１）式は満足されている。この場
合には、φ1 ＝φ2 となる。
としてＩｎＡｓを用い、第３の物質としてＡｌＧａＳｂ
を用いた場合には、（１）式は満足されている。この場
合には、φ1 ＝φ2 となる。
【００２７】また、Ｅ10、Ｅ11はそれぞれ、第１の物質
により井戸層Ｗ1 が形成された量子ドットＱＤ1 内にお
ける１電子状態に対する基底エネルギー準位および第１
励起エネルギー準位である。同様に、Ｅ20、Ｅ21はそれ
ぞれ、第２の物質により井戸層Ｗ2 が形成された量子ド
ットＱＤ2 内における１電子状態に対する基底エネルギ
ー準位および第１励起エネルギー準位である。また、Ｕ
は、量子ドットＱＤ1内に電子が２個入ったときに生じ
るこの量子ドットＱＤ1 内での電子間クーロン相互作用
による１電子状態のエネルギー上昇分を表す。
により井戸層Ｗ1 が形成された量子ドットＱＤ1 内にお
ける１電子状態に対する基底エネルギー準位および第１
励起エネルギー準位である。同様に、Ｅ20、Ｅ21はそれ
ぞれ、第２の物質により井戸層Ｗ2 が形成された量子ド
ットＱＤ2 内における１電子状態に対する基底エネルギ
ー準位および第１励起エネルギー準位である。また、Ｕ
は、量子ドットＱＤ1内に電子が２個入ったときに生じ
るこの量子ドットＱＤ1 内での電子間クーロン相互作用
による１電子状態のエネルギー上昇分を表す。
【００２８】後述のように、光励起により量子ドットＱ
Ｄ1 または量子ドットＱＤ2 に選択的に電子の入力を行
うためには、 Ｅ10−Ｅv1≠Ｅ20−Ｅv2 （２） でなければならない。
Ｄ1 または量子ドットＱＤ2 に選択的に電子の入力を行
うためには、 Ｅ10−Ｅv1≠Ｅ20−Ｅv2 （２） でなければならない。
【００２９】この第１実施例による量子演算素子を温度
Ｔにおいて動作させるときには、量子ドットＱＤ1 およ
び量子ドットＱＤ2 の基底状態にある電子がフォノンな
どによって励起状態に励起されないようにするために、
これらの量子ドットＱＤ1 および量子ドットＱＤ2 の大
きさは、Ｅ10、Ｅ11、Ｅ20、Ｅ21、Ｕが次の三つの条件
をすべて満足するように選ばれる。
Ｔにおいて動作させるときには、量子ドットＱＤ1 およ
び量子ドットＱＤ2 の基底状態にある電子がフォノンな
どによって励起状態に励起されないようにするために、
これらの量子ドットＱＤ1 および量子ドットＱＤ2 の大
きさは、Ｅ10、Ｅ11、Ｅ20、Ｅ21、Ｕが次の三つの条件
をすべて満足するように選ばれる。
【００３０】
Ｅ11−Ｅ10＞ｋB Ｔ （３）
Ｅ21−Ｅ20＞ｋB Ｔ （４）
Ｕ＞ｋB Ｔ （５）
ただし、ｋB はボルツマン定数（１．３８０６６×１０
-23 ［Ｊ／Ｋ］）である。
-23 ［Ｊ／Ｋ］）である。
【００３１】例えば、量子ドットＱＤ1 および量子ドッ
トＱＤ2 の形状をそれぞれ一辺の長さがｄ1 、ｄ2 の立
方体とすると、ｄ1 、ｄ2 は次の三つの条件を満足する
必要がある。
トＱＤ2 の形状をそれぞれ一辺の長さがｄ1 、ｄ2 の立
方体とすると、ｄ1 、ｄ2 は次の三つの条件を満足する
必要がある。
【００３２】
ｄ2 ＜｛３（ｈ／２π）2 ／８ｍ0 ｍeff ｋB Ｔ｝1/2 （６）
ｄ1 ＜ｍｉｎ［｛３（ｈ／２π）2 ／８ｍ0 ｍeff ｋB Ｔ｝1/2 、
ｅ2 ／４πε0 εｋB Ｔ］ （７）
ここで、ｈはプランク定数（６．６２６１７×１０-34
［Ｊ・ｓ］）、ｍ0 は電子の静止質量（９．１０９５×
１０-31 ［ｋｇ］）、ｍeff は量子ドットＱＤ1および
量子ドットＱＤ2 内における電子の有効質量、ε0 は真
空の誘電率（８．８５４１８×１０-14 ［Ｆ／ｃ
ｍ］）、εは量子ドットＱＤ1 および量子ドットＱＤ2
内における比誘電率、ｅは単位電荷（１．６０２１８×
１０-19 ［Ｃ］）である。なお、（６）式は（４）式が
成立するための条件に対応し、（７）式は（３）式およ
び（５）式がともに成立するための条件に対応する。
［Ｊ・ｓ］）、ｍ0 は電子の静止質量（９．１０９５×
１０-31 ［ｋｇ］）、ｍeff は量子ドットＱＤ1および
量子ドットＱＤ2 内における電子の有効質量、ε0 は真
空の誘電率（８．８５４１８×１０-14 ［Ｆ／ｃ
ｍ］）、εは量子ドットＱＤ1 および量子ドットＱＤ2
内における比誘電率、ｅは単位電荷（１．６０２１８×
１０-19 ［Ｃ］）である。なお、（６）式は（４）式が
成立するための条件に対応し、（７）式は（３）式およ
び（５）式がともに成立するための条件に対応する。
【００３３】（６）式および（７）式にｈ、ｍ0 、
ｋB 、ｅ、ε0 などの数値を入れて計算すると、それぞ
れ（８）式および（９）式のようになる。
ｋB 、ｅ、ε0 などの数値を入れて計算すると、それぞ
れ（８）式および（９）式のようになる。
【００３４】
ｄ2 ＜１．１４×１０-7［Ｋ1/2 ］／（ｍeff Ｔ［Ｋ］）1/2 ［ｍ］（８）
ｄ1 ＜ｍｉｎ［１．１４×１０-7［Ｋ1/2 ］／（ｍeff Ｔ［Ｋ］）1/2 、
１．６７×１０-5／εＴ［Ｋ］］［ｍ］ （９）
【００３５】さらに、第１の物質および第２の物質とし
てともにＩｎＡｓ（ｍeff ＝０．０２３ｍ0 、ε＝１
４．６）を用いるとすると、（８）式および（９）式は
それぞれ（10）式および（11）式のようになる。
てともにＩｎＡｓ（ｍeff ＝０．０２３ｍ0 、ε＝１
４．６）を用いるとすると、（８）式および（９）式は
それぞれ（10）式および（11）式のようになる。
【００３６】
ｄ2 ＜７．５４×１０-7［Ｋ1/2 ］／（Ｔ［Ｋ］）1/2 ［ｍ］ （10）
ｄ1 ＜ｍｉｎ［７．５４×１０-7［Ｋ1/2 ］／（Ｔ［Ｋ］）1/2 、
１．１４×１０-6［Ｋ］／Ｔ［Ｋ］］［ｍ］ （11）
【００３７】従って、この第１実施例による量子演算素
子を室温（Ｔ＝３００［Ｋ］）で動作させるためには、
量子ドットＱＤ1 および量子ドットＱＤ2 のそれぞれの
一辺の長さｄ1 、ｄ2 を ｄ2 ＜７．５４×１０-7／３００［ｍ］ （12） ＝４３．５［ｎｍ］ ｄ1 ＜ｍｉｎ［７．５４×１０-7／３００、 １．１４×１０-6／３００］［ｍ］ ＝３．８［ｎｍ］ （13） とすればよい。同様にして、液体窒素温度（Ｔ＝７７
［Ｋ］）で動作させるためには、 ｄ2 ＜８５．９［ｎｍ］ ｄ1 ＜１４．８［ｎｍ］ とすればよく、液体ヘリウム温度（Ｔ＝４．２［Ｋ］）
で動作させるためには、 ｄ2 ＜３６７［ｎｍ］ ｄ1 ＜２７０［ｎｍ］ とすればよい。
子を室温（Ｔ＝３００［Ｋ］）で動作させるためには、
量子ドットＱＤ1 および量子ドットＱＤ2 のそれぞれの
一辺の長さｄ1 、ｄ2 を ｄ2 ＜７．５４×１０-7／３００［ｍ］ （12） ＝４３．５［ｎｍ］ ｄ1 ＜ｍｉｎ［７．５４×１０-7／３００、 １．１４×１０-6／３００］［ｍ］ ＝３．８［ｎｍ］ （13） とすればよい。同様にして、液体窒素温度（Ｔ＝７７
［Ｋ］）で動作させるためには、 ｄ2 ＜８５．９［ｎｍ］ ｄ1 ＜１４．８［ｎｍ］ とすればよく、液体ヘリウム温度（Ｔ＝４．２［Ｋ］）
で動作させるためには、 ｄ2 ＜３６７［ｎｍ］ ｄ1 ＜２７０［ｎｍ］ とすればよい。
【００３８】一方、量子ドットＱＤ1 および量子ドット
ＱＤ2 の間隔ａは、これらの量子ドットＱＤ1 および量
子ドットＱＤ2 の間を電子がトンネリング可能なように
選ばれ、具体的には例えば数ｎｍに選ばれる。
ＱＤ2 の間隔ａは、これらの量子ドットＱＤ1 および量
子ドットＱＤ2 の間を電子がトンネリング可能なように
選ばれ、具体的には例えば数ｎｍに選ばれる。
【００３９】次に、上述のように構成されたこの第１実
施例による量子演算素子の動作原理について説明する。
施例による量子演算素子の動作原理について説明する。
【００４０】この第１実施例による量子演算素子への入
力は次のようにして行う。なお、ここでは、下部電極Ｅ
ＬL を接地し、上部電極ＥＬU にバイアス電圧Ｖg を印
加するものとする。
力は次のようにして行う。なお、ここでは、下部電極Ｅ
ＬL を接地し、上部電極ＥＬU にバイアス電圧Ｖg を印
加するものとする。
【００４１】まず、
Ｅ10＜Ｅ20＜Ｅ10＋Ｕ （14）
の条件が成立するように負のバイアス電圧Ｖg を上部電
極ＥＬU に印加する。この状態における図２の線α−α
に沿う方向のエネルギーバンド図を図４に示す。この状
態で、 νin＝（Ｅ20−Ｅv2）／ｈ （15） を満足する振動数νinを有する単色光を例えば上部電極
ＥＬU の開口Ｏ1 の部分に照射する。すると、この単色
光の照射によって、量子ドットＱＤ2 内のみに選択的に
電子−正孔対が生成される。この電子−正孔対のうちの
正孔は上部電極ＥＬU に吸い取られる（図４参照）。こ
の結果、量子ドットＱＤ2 内には電子だけが残される。
これによって、量子ドットＱＤ2 内への電子の入力を行
うことができる。
極ＥＬU に印加する。この状態における図２の線α−α
に沿う方向のエネルギーバンド図を図４に示す。この状
態で、 νin＝（Ｅ20−Ｅv2）／ｈ （15） を満足する振動数νinを有する単色光を例えば上部電極
ＥＬU の開口Ｏ1 の部分に照射する。すると、この単色
光の照射によって、量子ドットＱＤ2 内のみに選択的に
電子−正孔対が生成される。この電子−正孔対のうちの
正孔は上部電極ＥＬU に吸い取られる（図４参照）。こ
の結果、量子ドットＱＤ2 内には電子だけが残される。
これによって、量子ドットＱＤ2 内への電子の入力を行
うことができる。
【００４２】これと同時に、この量子ドットＱＤ2 内の
電子は、図５に示すように、この量子ドットＱＤ2 と量
子ドットＱＤ1 との間の障壁層Ｂをトンネリングにより
透過し、フォノンや光子を放出して、よりエネルギーの
低い量子ドットＱＤ1 の基底エネルギー準位Ｅ10に入
る。これによって、量子ドットＱＤ1 内に電子が入力さ
れる。この量子ドットＱＤ1 内に電子が入力された状態
を第１のビット情報Ａ1とする。
電子は、図５に示すように、この量子ドットＱＤ2 と量
子ドットＱＤ1 との間の障壁層Ｂをトンネリングにより
透過し、フォノンや光子を放出して、よりエネルギーの
低い量子ドットＱＤ1 の基底エネルギー準位Ｅ10に入
る。これによって、量子ドットＱＤ1 内に電子が入力さ
れる。この量子ドットＱＤ1 内に電子が入力された状態
を第１のビット情報Ａ1とする。
【００４３】次に、この状態で、振動数νinを有する単
色光を上部電極ＥＬU の開口Ｏ1 の部分に再び照射す
る。すると、上述と同様にして量子ドットＱＤ2 内の基
底エネルギー準位Ｅ20に電子が入力される。この量子ド
ットＱＤ2 内に電子が入力された状態を第２のビット情
報Ａ2 とする。
色光を上部電極ＥＬU の開口Ｏ1 の部分に再び照射す
る。すると、上述と同様にして量子ドットＱＤ2 内の基
底エネルギー準位Ｅ20に電子が入力される。この量子ド
ットＱＤ2 内に電子が入力された状態を第２のビット情
報Ａ2 とする。
【００４４】次に、この第１実施例による量子演算素子
は次のようにして演算を行う。
は次のようにして演算を行う。
【００４５】第１のビット情報Ａ1 として量子ドットＱ
Ｄ1 内に電子が入力されている場合には、次にこの量子
ドットＱＤ1 内に入る電子は、エネルギーＥ10＋Ｕを有
していなければならない。（14）式に示したように、こ
こでは、Ｅ20＜Ｅ10＋Ｕの条件が成立している。従っ
て、量子ドットＱＤ2 内の電子は量子ドットＱＤ1 内に
トンネリングすることができず、この量子ドットＱＤ2
内にとどまる（図６参照）。
Ｄ1 内に電子が入力されている場合には、次にこの量子
ドットＱＤ1 内に入る電子は、エネルギーＥ10＋Ｕを有
していなければならない。（14）式に示したように、こ
こでは、Ｅ20＜Ｅ10＋Ｕの条件が成立している。従っ
て、量子ドットＱＤ2 内の電子は量子ドットＱＤ1 内に
トンネリングすることができず、この量子ドットＱＤ2
内にとどまる（図６参照）。
【００４６】なお、第１のビット情報Ａ1 として量子ド
ットＱＤ1 内に電子が入力されていない場合には、第２
のビット情報Ａ2 として量子ドットＱＤ2 内に入力され
た電子は、量子ドットＱＤ1 内にトンネリングにより入
ることになる。
ットＱＤ1 内に電子が入力されていない場合には、第２
のビット情報Ａ2 として量子ドットＱＤ2 内に入力され
た電子は、量子ドットＱＤ1 内にトンネリングにより入
ることになる。
【００４７】以上のように、量子ドットＱＤ1 および量
子ドットＱＤ2 の間の電子のトンネリングを、これらの
量子ドットＱＤ1 および量子ドットＱＤ2 内の電子間ク
ーロン相互作用により制御することができる。
子ドットＱＤ2 の間の電子のトンネリングを、これらの
量子ドットＱＤ1 および量子ドットＱＤ2 内の電子間ク
ーロン相互作用により制御することができる。
【００４８】すなわち、この第１実施例による量子演算
素子においては、最初、すなわち１回目に電子を入力す
る（＝１）、しない（＝０）をビット情報Ａ1 とし、２
回目に電子を入力する（＝１）、しない（＝０）をビッ
ト情報Ａ2 とする。また、ビット情報Ａ2 が入力された
後の、終状態における量子ドットＱＤ1 内の電子のある
（＝１）、なし（＝０）をビット情報Ｂ1 、量子ドット
ＱＤ2 内の電子のある（＝１）、なし（＝０）をビット
情報Ｂ2 とする。これらを表にして表すと、表１に示す
ようになる。
素子においては、最初、すなわち１回目に電子を入力す
る（＝１）、しない（＝０）をビット情報Ａ1 とし、２
回目に電子を入力する（＝１）、しない（＝０）をビッ
ト情報Ａ2 とする。また、ビット情報Ａ2 が入力された
後の、終状態における量子ドットＱＤ1 内の電子のある
（＝１）、なし（＝０）をビット情報Ｂ1 、量子ドット
ＱＤ2 内の電子のある（＝１）、なし（＝０）をビット
情報Ｂ2 とする。これらを表にして表すと、表１に示す
ようになる。
【００４９】
表１
─────────────────
Ａ1 Ａ2 Ｂ1 Ｂ2
─────────────────
０ ０ ０ ０
０ １ １ ０
１ ０ １ ０
１ １ １ １
─────────────────
【００５０】この表１（真理値表）から、明らかに
Ｂ1 ＝Ａ1 OR Ａ2
Ｂ2 ＝Ａ1 AND Ａ2
の演算が行われていることがわかる。すなわち、電子間
クーロン相互作用で量子ドットＱＤ1 および量子ドット
ＱＤ2 の間の電子のトンネリングを制御することによ
り、ＡＮＤ演算およびＯＲ演算を行うことができる。
クーロン相互作用で量子ドットＱＤ1 および量子ドット
ＱＤ2 の間の電子のトンネリングを制御することによ
り、ＡＮＤ演算およびＯＲ演算を行うことができる。
【００５１】また、上述と逆に、量子ドットＱＤ1 内の
電子のある（＝０）、なし（＝１）をビット情報Ｂ1 、
量子ドットＱＤ2 内の電子のある（＝０）、なし（＝
１）をビット情報Ｂ2 とすると、 Ｂ1 ＝Ａ1 NOR Ａ2 Ｂ2 ＝Ａ1 NAND Ａ2 の演算が行われることになる。すなわち、この場合に
は、ＮＡＮＤ演算およびＮＯＲ演算を行うことができ
る。
電子のある（＝０）、なし（＝１）をビット情報Ｂ1 、
量子ドットＱＤ2 内の電子のある（＝０）、なし（＝
１）をビット情報Ｂ2 とすると、 Ｂ1 ＝Ａ1 NOR Ａ2 Ｂ2 ＝Ａ1 NAND Ａ2 の演算が行われることになる。すなわち、この場合に
は、ＮＡＮＤ演算およびＮＯＲ演算を行うことができ
る。
【００５２】以上のように、ビット情報Ｂ1 、Ｂ2 の
（０、１）の定義を交換することにより、いつでも ＡＮＤ⇔ＮＡＮＤ、ＯＲ⇔ＮＯＲ などの変換が可能である。
（０、１）の定義を交換することにより、いつでも ＡＮＤ⇔ＮＡＮＤ、ＯＲ⇔ＮＯＲ などの変換が可能である。
【００５３】次に、この第１実施例による量子演算素子
の出力は次のようにして行う。
の出力は次のようにして行う。
【００５４】すなわち、出力時には、入力時と同様に、
（14）式が成立するように上部電極ＥＬU にバイアス電
圧Ｖg を印加したままの状態にしておく。この状態で、
図７に示すように、振動数ν2 ＝（Ｅ21−Ｅ20）／ｈの
単色光を照射する。すると、量子ドットＱＤ2 内の基底
エネルギー準位Ｅ20に電子があるときは、量子ドットＱ
Ｄ2 内のサブバンド間のエネルギー差に共鳴して光子ｈ
ν2 が吸収され、電子は励起エネルギー準位Ｅ21に励起
される。量子ドットＱＤ2 内の基底エネルギー準位Ｅ20
に電子がないときは光子ｈν2 の吸収は起こらない。こ
のとき、条件式（２）から、量子ドットＱＤ1 内の電子
には全く影響が生じない。
（14）式が成立するように上部電極ＥＬU にバイアス電
圧Ｖg を印加したままの状態にしておく。この状態で、
図７に示すように、振動数ν2 ＝（Ｅ21−Ｅ20）／ｈの
単色光を照射する。すると、量子ドットＱＤ2 内の基底
エネルギー準位Ｅ20に電子があるときは、量子ドットＱ
Ｄ2 内のサブバンド間のエネルギー差に共鳴して光子ｈ
ν2 が吸収され、電子は励起エネルギー準位Ｅ21に励起
される。量子ドットＱＤ2 内の基底エネルギー準位Ｅ20
に電子がないときは光子ｈν2 の吸収は起こらない。こ
のとき、条件式（２）から、量子ドットＱＤ1 内の電子
には全く影響が生じない。
【００５５】以上より、振動数ν2 ＝（Ｅ21−Ｅ20）／
ｈの単色光の吸収を測定することにより、量子ドットＱ
Ｄ2 内のビット情報を読み出すことができる。同様にし
て、振動数ν1 ＝（Ｅ11−Ｅ10）／ｈの単色光の吸収を
測定することにより、量子ドットＱＤ1 内のビット情報
を読み出すことができる。
ｈの単色光の吸収を測定することにより、量子ドットＱ
Ｄ2 内のビット情報を読み出すことができる。同様にし
て、振動数ν1 ＝（Ｅ11−Ｅ10）／ｈの単色光の吸収を
測定することにより、量子ドットＱＤ1 内のビット情報
を読み出すことができる。
【００５６】なお、これらの測定においては、量子ドッ
トＱＤ1 および量子ドットＱＤ2 内のビット情報が破壊
されることがないので、何度でも測定可能であることに
注意すべきである。
トＱＤ1 および量子ドットＱＤ2 内のビット情報が破壊
されることがないので、何度でも測定可能であることに
注意すべきである。
【００５７】次に、この第１実施例による量子演算素子
の消去（クリア）は次のようにして行われる。
の消去（クリア）は次のようにして行われる。
【００５８】すなわち、量子ドットＱＤ1 および量子ド
ットＱＤ2 内のビット情報の消去を行うためには、上部
電極ＥＬU に印加するバイアス電圧Ｖg ＝０とすればよ
い。このときの図２の線α−αに沿う方向のエネルギー
バンド図を図８に示す。このようにバイアス電圧Ｖg ＝
０としたときには、上部電極ＥＬU から障壁層Ｂ内に正
孔が注入され、この正孔が量子ドットＱＤ1 および量子
ドットＱＤ2 内の電子と再結合して光子ｈν1 ´、ｈν
2 ´が放出される。これによって、量子ドットＱＤ1 お
よび量子ドットＱＤ2 内の電子を消去することができ
る。
ットＱＤ2 内のビット情報の消去を行うためには、上部
電極ＥＬU に印加するバイアス電圧Ｖg ＝０とすればよ
い。このときの図２の線α−αに沿う方向のエネルギー
バンド図を図８に示す。このようにバイアス電圧Ｖg ＝
０としたときには、上部電極ＥＬU から障壁層Ｂ内に正
孔が注入され、この正孔が量子ドットＱＤ1 および量子
ドットＱＤ2 内の電子と再結合して光子ｈν1 ´、ｈν
2 ´が放出される。これによって、量子ドットＱＤ1 お
よび量子ドットＱＤ2 内の電子を消去することができ
る。
【００５９】このときの光子ｈν1 ´、ｈν2 ´の放出
（＝１）、非放出（＝０）をビット情報Ｃとする。これ
を表にして表すと、表２に示すようになる。
（＝１）、非放出（＝０）をビット情報Ｃとする。これ
を表にして表すと、表２に示すようになる。
【００６０】
【００６１】この表２（真理値表）から、バイアス電圧
Ｖg ＝０とする操作は、量子ドットＱＤ1 および量子ド
ットＱＤ2 内の電子を消去すると同時に、 Ｃ＝Ａ1 OR Ａ2 の演算を行っていることがわかる。この演算結果Ｃは、
電子−正孔再結合により放出された光子ｈν1 ´、ｈν
2 ´を光検出器（図示せず）で測定することにより得る
ことができる。
Ｖg ＝０とする操作は、量子ドットＱＤ1 および量子ド
ットＱＤ2 内の電子を消去すると同時に、 Ｃ＝Ａ1 OR Ａ2 の演算を行っていることがわかる。この演算結果Ｃは、
電子−正孔再結合により放出された光子ｈν1 ´、ｈν
2 ´を光検出器（図示せず）で測定することにより得る
ことができる。
【００６２】次に、この第１実施例による量子演算素子
の製造方法について図９を参照しながら説明する。ここ
では、井戸層Ｗ1 、Ｗ2 を形成する物質としてＩｎＡｓ
を用い、障壁層Ｂを形成する物質としてＡｌＧａＳｂを
用いるものとする。
の製造方法について図９を参照しながら説明する。ここ
では、井戸層Ｗ1 、Ｗ2 を形成する物質としてＩｎＡｓ
を用い、障壁層Ｂを形成する物質としてＡｌＧａＳｂを
用いるものとする。
【００６３】すなわち、まず、図９Ａに示すように、例
えばＧａＳｂ基板Ｓ上に、例えば分子線エピタキシー
（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）
法、有機金属分子線エピタキシー（ＭＯＭＢＥ）法など
により、ＡｌＧａＳｂ層から成る障壁層Ｂａ、厚さｄ1
のＩｎＡｓ層から成る井戸層Ｗ1 、厚さａのＡｌＧａＳ
ｂ層から成る障壁層Ｂｂ、厚さｄ2 のＩｎＡｓ層から成
る井戸層Ｗ2 、ＡｌＧａＳｂ層から成る障壁層Ｂｃを順
次エピタキシャル成長させる。ここで、ＡｌＧａＳｂ層
から成る障壁層Ｂａの厚さは例えば数十ｎｍ以上とし、
ＡｌＧａＳｂ層から成る障壁層Ｂｃの厚さは例えば数ｎ
ｍ以上とする。
えばＧａＳｂ基板Ｓ上に、例えば分子線エピタキシー
（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）
法、有機金属分子線エピタキシー（ＭＯＭＢＥ）法など
により、ＡｌＧａＳｂ層から成る障壁層Ｂａ、厚さｄ1
のＩｎＡｓ層から成る井戸層Ｗ1 、厚さａのＡｌＧａＳ
ｂ層から成る障壁層Ｂｂ、厚さｄ2 のＩｎＡｓ層から成
る井戸層Ｗ2 、ＡｌＧａＳｂ層から成る障壁層Ｂｃを順
次エピタキシャル成長させる。ここで、ＡｌＧａＳｂ層
から成る障壁層Ｂａの厚さは例えば数十ｎｍ以上とし、
ＡｌＧａＳｂ層から成る障壁層Ｂｃの厚さは例えば数ｎ
ｍ以上とする。
【００６４】次に、図９Ｂに示すように、例えば電子線
リソグラフィー法や走査型トンネル顕微鏡（ＳＴＭ）に
よるリソグラフィー法などを用いて、耐ドライエッチン
グ性を有するマスクＭを障壁層Ｂｃ上に形成する。具体
的には、このマスクＭは、例えばＳｉＯ2 やＳｉ3 Ｎ4
などにより形成される。
リソグラフィー法や走査型トンネル顕微鏡（ＳＴＭ）に
よるリソグラフィー法などを用いて、耐ドライエッチン
グ性を有するマスクＭを障壁層Ｂｃ上に形成する。具体
的には、このマスクＭは、例えばＳｉＯ2 やＳｉ3 Ｎ4
などにより形成される。
【００６５】次に、マスクＭを用いて、異方性の強いド
ライエッチング法、例えばエッチングガスとしてＣＨ4
＋ＨｅやＳｉＣｌ4 ＋Ｈｅなどを用いた反応性イオンエ
ッチング（ＲＩＥ）法や電子サイクロトロン共鳴（ＥＣ
Ｒ）を用いた反応性イオンビームエッチング（ＥＣＲ−
ＲＩＢＥ）法などにより、障壁層Ｂｃ、井戸層Ｗ2 、障
壁層Ｂｂ、井戸層Ｗ1 および障壁層Ｂａを基板表面に対
して垂直方向に順次エッチングする。このエッチング
は、ＧａＳｂ基板Ｓが露出する直前まで行う。これによ
って、図９Ｃに示すように、障壁層Ｂｃ、井戸層Ｗ2 、
障壁層Ｂｂ、井戸層Ｗ1 および障壁層Ｂａがロッド状の
形状にエッチングされる。
ライエッチング法、例えばエッチングガスとしてＣＨ4
＋ＨｅやＳｉＣｌ4 ＋Ｈｅなどを用いた反応性イオンエ
ッチング（ＲＩＥ）法や電子サイクロトロン共鳴（ＥＣ
Ｒ）を用いた反応性イオンビームエッチング（ＥＣＲ−
ＲＩＢＥ）法などにより、障壁層Ｂｃ、井戸層Ｗ2 、障
壁層Ｂｂ、井戸層Ｗ1 および障壁層Ｂａを基板表面に対
して垂直方向に順次エッチングする。このエッチング
は、ＧａＳｂ基板Ｓが露出する直前まで行う。これによ
って、図９Ｃに示すように、障壁層Ｂｃ、井戸層Ｗ2 、
障壁層Ｂｂ、井戸層Ｗ1 および障壁層Ｂａがロッド状の
形状にエッチングされる。
【００６６】次に、図９Ｄに示すように、上述のエッチ
ングにより除去された部分にＡｌＧａＳｂ層から成る障
壁層Ｂｄをエピタキシャル成長させて埋める。なお、障
壁層Ｂａ、Ｂｂ、Ｂｃ、Ｂｄと、同じく障壁層となるＧ
ａＳｂ基板Ｓとの全体が図１および図２の障壁層Ｂに対
応する。
ングにより除去された部分にＡｌＧａＳｂ層から成る障
壁層Ｂｄをエピタキシャル成長させて埋める。なお、障
壁層Ｂａ、Ｂｂ、Ｂｃ、Ｂｄと、同じく障壁層となるＧ
ａＳｂ基板Ｓとの全体が図１および図２の障壁層Ｂに対
応する。
【００６７】次に、マスクＭを除去した後、上部電極Ｅ
ＬU に対応する形状のレジストパターン（図示せず）を
障壁層Ｂｃ、Ｂｄ上に形成する。次に、例えば真空蒸着
法により例えばＡｌ膜やＡｕ膜のような金属膜（図示せ
ず）を全面に形成した後、このレジストパターンをその
上に形成された金属膜とともに除去する（リフトオ
フ）。これによって、図１および図２に示すように、上
部電極ＥＬU が形成される。なお、この上部電極ＥＬU
は、障壁層Ｂｃ、Ｂｄ上に金属膜を形成した後、この金
属膜をエッチングによりパターニングすることによって
も形成することができる。
ＬU に対応する形状のレジストパターン（図示せず）を
障壁層Ｂｃ、Ｂｄ上に形成する。次に、例えば真空蒸着
法により例えばＡｌ膜やＡｕ膜のような金属膜（図示せ
ず）を全面に形成した後、このレジストパターンをその
上に形成された金属膜とともに除去する（リフトオ
フ）。これによって、図１および図２に示すように、上
部電極ＥＬU が形成される。なお、この上部電極ＥＬU
は、障壁層Ｂｃ、Ｂｄ上に金属膜を形成した後、この金
属膜をエッチングによりパターニングすることによって
も形成することができる。
【００６８】この後、上部電極ＥＬU と同様にしてＧａ
Ｓｂ基板Ｓの裏面に下部電極ＥＬLを形成して、目的と
する量子演算素子を完成させる。
Ｓｂ基板Ｓの裏面に下部電極ＥＬLを形成して、目的と
する量子演算素子を完成させる。
【００６９】以上のように、この第１実施例による量子
演算素子によれば、１ビットの情報を量子ドットＱＤ1
および量子ドットＱＤ2 内の１個の電子の有無により表
し、これらの量子ドットＱＤ1 および量子ドットＱＤ2
の間でのこの１個の電子のトンネリングを利用すること
により、ＡＮＤ演算、ＯＲ演算またはＯＲ演算とＡＮＤ
演算とを組み合わせた演算、あるいは、ＮＡＮＤ演算、
ＮＯＲ演算またはＮＡＮＤ演算とＮＯＲ演算とを組み合
わせた演算を行うことができる。この場合、これらの演
算は１個の電子のトンネリングを利用して行っているこ
とから、この第１実施例による量子演算素子は極めて低
消費電力である。具体的には、この第１実施例による量
子演算素子によれば、１ビットの演算当たりの消費エネ
ルギーはｋB Ｔ（約２４ｍｅＶ）程度であり、すでに述
べた従来の半導体メモリに比べて１／１０4 程度であ
る。
演算素子によれば、１ビットの情報を量子ドットＱＤ1
および量子ドットＱＤ2 内の１個の電子の有無により表
し、これらの量子ドットＱＤ1 および量子ドットＱＤ2
の間でのこの１個の電子のトンネリングを利用すること
により、ＡＮＤ演算、ＯＲ演算またはＯＲ演算とＡＮＤ
演算とを組み合わせた演算、あるいは、ＮＡＮＤ演算、
ＮＯＲ演算またはＮＡＮＤ演算とＮＯＲ演算とを組み合
わせた演算を行うことができる。この場合、これらの演
算は１個の電子のトンネリングを利用して行っているこ
とから、この第１実施例による量子演算素子は極めて低
消費電力である。具体的には、この第１実施例による量
子演算素子によれば、１ビットの演算当たりの消費エネ
ルギーはｋB Ｔ（約２４ｍｅＶ）程度であり、すでに述
べた従来の半導体メモリに比べて１／１０4 程度であ
る。
【００７０】次に、この発明の第２実施例による量子演
算素子について説明する。
算素子について説明する。
【００７１】図１０はこの第２実施例による量子演算素
子の断面図であり、図２に対応するものである。
子の断面図であり、図２に対応するものである。
【００７２】図１０に示すように、この第２実施例によ
る量子演算素子は、量子ドットがｎ段（ｎ≧３）形成さ
れていることを除いて、第１実施例による量子演算素子
と同様な構造を有する。すなわち、この第２実施例によ
る量子演算素子においては、ｎ段の量子ドットＱＤ1 、
…、ＱＤn-2 、ＱＤn-1 、ＱＤn が形成されている。こ
れらの量子ドットＱＤ1 、…、ＱＤn-2 、ＱＤn-1 、Ｑ
Ｄn のそれぞれの井戸層を符号Ｗ1 、…、Ｗn-2 、Ｗ
n-1 、Ｗn で表す。
る量子演算素子は、量子ドットがｎ段（ｎ≧３）形成さ
れていることを除いて、第１実施例による量子演算素子
と同様な構造を有する。すなわち、この第２実施例によ
る量子演算素子においては、ｎ段の量子ドットＱＤ1 、
…、ＱＤn-2 、ＱＤn-1 、ＱＤn が形成されている。こ
れらの量子ドットＱＤ1 、…、ＱＤn-2 、ＱＤn-1 、Ｑ
Ｄn のそれぞれの井戸層を符号Ｗ1 、…、Ｗn-2 、Ｗ
n-1 、Ｗn で表す。
【００７３】上部電極ＥＬU に印加するバイアス電圧Ｖ
g ＝０のときの図１０の線β−βに沿う方向のエネルギ
ーバンド図を図１１に示す。
g ＝０のときの図１０の線β−βに沿う方向のエネルギ
ーバンド図を図１１に示す。
【００７４】この第２実施例による量子演算素子におい
ては、次の条件（ａ）、（ｂ）および（ｃ）が満足され
ている。
ては、次の条件（ａ）、（ｂ）および（ｃ）が満足され
ている。
【００７５】
（ａ）量子ドットＱＤi （ｉ＝１、…、ｎ）内に電子が閉じ込められる条件
（井戸層Ｗk を形成する物質の電子親和力）
＜（障壁層Ｂを形成する物質の電子親和力） （16）
（ｂ）各量子ドットＱＤi 内のビット情報を選択的に出力可能な条件
Ｅi1−Ｅi0≠Ｅj1−Ｅj0 (17)
ここで、Ｅinはｉ段目の量子ドットＱＤi のｎ番目のエ
ネルギー準位である。 （ｃ）温度Ｔの環境で動作する条件 Ｅi1−Ｅi0＞ｋB Ｔ、 Ｕi ＞ｋB Ｔ (18) ここで、Ｕi はｉ段目の量子ドットＱＤi 内に電子が２
個入ったときに生じるこの量子ドットＱＤi 内での電子
間クーロン相互作用による１電子状態のエネルギー上昇
分を表す。
ネルギー準位である。 （ｃ）温度Ｔの環境で動作する条件 Ｅi1−Ｅi0＞ｋB Ｔ、 Ｕi ＞ｋB Ｔ (18) ここで、Ｕi はｉ段目の量子ドットＱＤi 内に電子が２
個入ったときに生じるこの量子ドットＱＤi 内での電子
間クーロン相互作用による１電子状態のエネルギー上昇
分を表す。
【００７６】この第２実施例による量子演算素子の入
力、演算および出力の一連の動作を行う間は、第１実施
例による量子演算素子と同様にして、次式が成立するよ
うに上部電極ＥＬU にバイアス電圧Ｖg を印加してお
く。
力、演算および出力の一連の動作を行う間は、第１実施
例による量子演算素子と同様にして、次式が成立するよ
うに上部電極ＥＬU にバイアス電圧Ｖg を印加してお
く。
【００７７】
Ｅi0＜Ｅ(i+1)0 ＜Ｅi0＋Ｕi (19)
【００７８】この第２実施例による量子演算素子への入
力は次のようにして行う。
力は次のようにして行う。
【００７９】すなわち、入力を行うためには、（19）式
の条件を満足するように上部電極ＥＬU にバイアス電圧
Ｖg を印加しておき、振動数νn ＝（Ｅn1−Ｅn0）／ｈ
を有する単色光を例えば上部電極ＥＬU の開口Ｏ1 の部
分に照射して量子ドットＱＤn 内に電子−正孔対を生成
する。この電子−正孔対のうちの正孔は、次の瞬間に上
部電極ＥＬU に吸い取られるので、結果的に電子を量子
ドットＱＤn 内に入力することができる。これは第１実
施例による量子演算素子と同様である。
の条件を満足するように上部電極ＥＬU にバイアス電圧
Ｖg を印加しておき、振動数νn ＝（Ｅn1−Ｅn0）／ｈ
を有する単色光を例えば上部電極ＥＬU の開口Ｏ1 の部
分に照射して量子ドットＱＤn 内に電子−正孔対を生成
する。この電子−正孔対のうちの正孔は、次の瞬間に上
部電極ＥＬU に吸い取られるので、結果的に電子を量子
ドットＱＤn 内に入力することができる。これは第１実
施例による量子演算素子と同様である。
【００８０】次に、この第２実施例による量子演算素子
の演算は次のようにして行う。
の演算は次のようにして行う。
【００８１】上述の入力によって最も低電位側にある量
子ドットＱＤn 内に入力された電子は、下段の量子ドッ
トＱＤn-1 、ＱＤn-2 、…に次々にトンネリングしてい
く。ただし、すでに電子がｉ段目の量子ドットＱＤi ま
で入力されている場合には、電子間クーロン相互作用に
より、電子はそれよりも下段の量子ドットにはトンネリ
ングすることができなくなり、ｉ＋１段目の量子ドット
ＱＤi+1 内に閉じ込められる。
子ドットＱＤn 内に入力された電子は、下段の量子ドッ
トＱＤn-1 、ＱＤn-2 、…に次々にトンネリングしてい
く。ただし、すでに電子がｉ段目の量子ドットＱＤi ま
で入力されている場合には、電子間クーロン相互作用に
より、電子はそれよりも下段の量子ドットにはトンネリ
ングすることができなくなり、ｉ＋１段目の量子ドット
ＱＤi+1 内に閉じ込められる。
【００８２】ｎ段の量子ドットＱＤ1 〜ＱＤn があると
きは、これらの量子ドットＱＤ1 〜ＱＤn に最大ｎ個の
電子を入れることができるので、ｎ回のビット情報の入
力が可能である。
きは、これらの量子ドットＱＤ1 〜ＱＤn に最大ｎ個の
電子を入れることができるので、ｎ回のビット情報の入
力が可能である。
【００８３】いま、ｉ回目に電子を入力する（＝１）、
しない（＝０）をビット情報Ａi とすると、低電位側か
らｍ番目の量子ドットＱＤm 内の電子のある（＝１）、
なし（＝０）を表すビット情報Ｂm は、 Ｂm ＝∪（∩Ａk ） で与えられる。ここで、∪はｉ1 、…、ｉm について取
り、∩はｋ≠ｉ1 、…、ｉm について取る。
しない（＝０）をビット情報Ａi とすると、低電位側か
らｍ番目の量子ドットＱＤm 内の電子のある（＝１）、
なし（＝０）を表すビット情報Ｂm は、 Ｂm ＝∪（∩Ａk ） で与えられる。ここで、∪はｉ1 、…、ｉm について取
り、∩はｋ≠ｉ1 、…、ｉm について取る。
【００８４】具体的には、例えばｎ＝４、すなわち４段
の量子ドットＱＤ1 〜ＱＤ4 を有する場合、真理値表は
表３に示すようになる。
の量子ドットＱＤ1 〜ＱＤ4 を有する場合、真理値表は
表３に示すようになる。
【００８５】
表３
───────────────────────────
Ａ1 Ａ2 Ａ3 Ａ4 Ｂ1 Ｂ2 Ｂ3 Ｂ4
───────────────────────────
０ ０ ０ ０ ０ ０ ０ ０
０ ０ ０ １ １ ０ ０ ０
０ ０ １ ０ １ ０ ０ ０
０ ０ １ １ １ １ ０ ０
０ １ ０ ０ １ ０ ０ ０
０ １ ０ １ １ １ ０ ０
０ １ １ ０ １ １ ０ ０
０ １ １ １ １ １ １ ０
１ ０ ０ ０ １ ０ ０ ０
１ ０ ０ １ １ １ ０ ０
１ ０ １ ０ １ １ ０ ０
１ ０ １ １ １ １ １ ０
１ １ ０ ０ １ １ ０ ０
１ １ ０ １ １ １ １ ０
１ １ １ ０ １ １ １ ０
１ １ １ １ １ １ １ １
───────────────────────────
【００８６】すなわち、表３からわかるように、この場
合には、 Ｂ1 ＝Ａ1 OR Ａ2 OR Ａ3 OR Ａ4 Ｂ2 ＝ （Ａ1 AND Ａ2 ）OR（Ａ1 AND Ａ3 ）OR（Ａ1
AND Ａ4 ）OR（Ａ2 AND Ａ3 ）OR（Ａ2 AND Ａ4 ）OR
（Ａ3 AND Ａ4 ） Ｂ3 ＝ （Ａ1 AND Ａ2 AND Ａ3 ）OR（Ａ1 AND Ａ2 AN
D Ａ4 ）OR（Ａ1 AND Ａ3 AND Ａ4 ）OR（Ａ2 AND Ａ3
AND Ａ4 ） Ｂ4 ＝Ａ1 AND Ａ2 AND Ａ3 AND Ａ4 の演算が行われる。
合には、 Ｂ1 ＝Ａ1 OR Ａ2 OR Ａ3 OR Ａ4 Ｂ2 ＝ （Ａ1 AND Ａ2 ）OR（Ａ1 AND Ａ3 ）OR（Ａ1
AND Ａ4 ）OR（Ａ2 AND Ａ3 ）OR（Ａ2 AND Ａ4 ）OR
（Ａ3 AND Ａ4 ） Ｂ3 ＝ （Ａ1 AND Ａ2 AND Ａ3 ）OR（Ａ1 AND Ａ2 AN
D Ａ4 ）OR（Ａ1 AND Ａ3 AND Ａ4 ）OR（Ａ2 AND Ａ3
AND Ａ4 ） Ｂ4 ＝Ａ1 AND Ａ2 AND Ａ3 AND Ａ4 の演算が行われる。
【００８７】次に、この第２実施例による量子演算素子
の出力は次のようにして行う。
の出力は次のようにして行う。
【００８８】すなわち、この第２実施例による量子演算
素子においては、ｉ段目の量子ドットＱＤi 内のビット
情報は、振動数νi ＝（Ｅi1−Ｅi0）／ｈを有する単色
光の吸収を測定することにより読み出すことができる。
この場合も、この測定、すなわち読み出しによりビット
情報は失われず、従って何度でも情報の読み出しが可能
であることに注意すべきである。
素子においては、ｉ段目の量子ドットＱＤi 内のビット
情報は、振動数νi ＝（Ｅi1−Ｅi0）／ｈを有する単色
光の吸収を測定することにより読み出すことができる。
この場合も、この測定、すなわち読み出しによりビット
情報は失われず、従って何度でも情報の読み出しが可能
であることに注意すべきである。
【００８９】この第２実施例による量子演算素子の消去
は、第１実施例による量子演算素子と同様に、上部電極
ＥＬU に印加するバイアス電圧Ｖg ＝０とすることによ
り行うことができる。
は、第１実施例による量子演算素子と同様に、上部電極
ＥＬU に印加するバイアス電圧Ｖg ＝０とすることによ
り行うことができる。
【００９０】この第２実施例による量子演算素子の製造
方法は第１実施例による量子演算素子と同様であるの
で、説明を省略する。
方法は第１実施例による量子演算素子と同様であるの
で、説明を省略する。
【００９１】次に、この発明の第３実施例による量子演
算素子について説明する。
算素子について説明する。
【００９２】図１２はこの第３実施例による量子演算素
子を示す断面図であり、図２または図１０に対応するも
のである。
子を示す断面図であり、図２または図１０に対応するも
のである。
【００９３】図１２に示すように、この第３実施例によ
る量子演算素子は、第１実施例による２段の量子ドット
ＱＤ1 およびＱＤ2 を有する量子演算素子が２次元アレ
イ状に複数配列された構造を有する。
る量子演算素子は、第１実施例による２段の量子ドット
ＱＤ1 およびＱＤ2 を有する量子演算素子が２次元アレ
イ状に複数配列された構造を有する。
【００９４】この第３実施例による量子演算素子の入
力、演算、出力および消去は、第１実施例による量子演
算素子と同様にして行うことができる。この場合、出力
時に必要な光子の測定は、例えばＣＣＤ（電荷結合素
子）のような２次元光センサーを用いることにより行う
ことができる。
力、演算、出力および消去は、第１実施例による量子演
算素子と同様にして行うことができる。この場合、出力
時に必要な光子の測定は、例えばＣＣＤ（電荷結合素
子）のような２次元光センサーを用いることにより行う
ことができる。
【００９５】この第３実施例による量子演算素子によれ
ば、第１実施例による量子演算素子と同様に極めて低消
費電力であることに加えて、演算を並列的に行うことが
できることにより高速演算が可能である。
ば、第１実施例による量子演算素子と同様に極めて低消
費電力であることに加えて、演算を並列的に行うことが
できることにより高速演算が可能である。
【００９６】ところで、従来のディジタルパターン処理
の最大の欠点は、処理に時間がかかることである。すな
わち、従来のディジタルパターン処理においては、膨大
な情報量があるパターンの各画素を１画素ずつ直列的に
処理するため、処理に膨大な時間がかかる。この問題
は、この第３実施例による量子演算素子を用いてパター
ン処理を行うことにより解決することができる。そこ
で、次にこの第３実施例による量子演算素子によりパタ
ーン処理を行う方法について説明する。
の最大の欠点は、処理に時間がかかることである。すな
わち、従来のディジタルパターン処理においては、膨大
な情報量があるパターンの各画素を１画素ずつ直列的に
処理するため、処理に膨大な時間がかかる。この問題
は、この第３実施例による量子演算素子を用いてパター
ン処理を行うことにより解決することができる。そこ
で、次にこの第３実施例による量子演算素子によりパタ
ーン処理を行う方法について説明する。
【００９７】いま、第１実施例による量子演算素子への
入力時と同じ条件下で、この第３実施例による量子演算
素子に、図１３Ａに示すように、まずパターン｛Ａ1 ｝
を入力する。すなわち、パターン｛Ａ1 ｝の形状に光を
照射する（光照射部に斜線を施す）。この例において
は、このパターン｛Ａ1 ｝は十字型の形状を有する。こ
の結果、２次元アレー状に配列された複数の１段目の量
子ドットＱＤ1 のうちのパターン｛Ａ1 ｝に対応する部
分に含まれるものだけに電子が入力される。
入力時と同じ条件下で、この第３実施例による量子演算
素子に、図１３Ａに示すように、まずパターン｛Ａ1 ｝
を入力する。すなわち、パターン｛Ａ1 ｝の形状に光を
照射する（光照射部に斜線を施す）。この例において
は、このパターン｛Ａ1 ｝は十字型の形状を有する。こ
の結果、２次元アレー状に配列された複数の１段目の量
子ドットＱＤ1 のうちのパターン｛Ａ1 ｝に対応する部
分に含まれるものだけに電子が入力される。
【００９８】次に、図１３Ｂに示すように、上述と同様
にして、別のパターン｛Ａ2 ｝を入力する。この例にお
いては、このパターン｛Ａ2 ｝は円環状の形状を有す
る。この２回目の光照射により、２次元アレー状に配列
された複数の１段目の量子ドットＱＤ1 のうちのパター
ン｛Ａ2 ｝とパターン｛Ａ1 ｝との「和」に対応する部
分に含まれるものだけに電子が入力された状態が実現さ
れる。これによって、２次元アレー状に配列された複数
の１段目の量子ドットＱＤ1 に、｛Ｂ2 ｝＝｛Ａ1 ｝OR
｛Ａ2 ｝のパターンが入力されたことになる。一方、こ
の２回目の光照射により、２次元アレー状に配列された
複数の２段目の量子ドットＱＤ2 のうちのパターン｛Ａ
2 ｝とパターン｛Ａ1 ｝との共通部、すなわち「積」に
対応する部分に含まれるものだけに電子が入力される。
すなわち、２次元アレー状に配列された複数の２段目の
量子ドットＱＤ2 に、｛Ｂ1 ｝＝｛Ａ1 ｝AND ｛Ａ2 ｝
のパターンが入力されたことになる。
にして、別のパターン｛Ａ2 ｝を入力する。この例にお
いては、このパターン｛Ａ2 ｝は円環状の形状を有す
る。この２回目の光照射により、２次元アレー状に配列
された複数の１段目の量子ドットＱＤ1 のうちのパター
ン｛Ａ2 ｝とパターン｛Ａ1 ｝との「和」に対応する部
分に含まれるものだけに電子が入力された状態が実現さ
れる。これによって、２次元アレー状に配列された複数
の１段目の量子ドットＱＤ1 に、｛Ｂ2 ｝＝｛Ａ1 ｝OR
｛Ａ2 ｝のパターンが入力されたことになる。一方、こ
の２回目の光照射により、２次元アレー状に配列された
複数の２段目の量子ドットＱＤ2 のうちのパターン｛Ａ
2 ｝とパターン｛Ａ1 ｝との共通部、すなわち「積」に
対応する部分に含まれるものだけに電子が入力される。
すなわち、２次元アレー状に配列された複数の２段目の
量子ドットＱＤ2 に、｛Ｂ1 ｝＝｛Ａ1 ｝AND ｛Ａ2 ｝
のパターンが入力されたことになる。
【００９９】そして、出力時には、２次元アレー状に配
列された複数の１段目の量子ドットＱＤ1 内のビット情
報を読み出すことにより、図１４Ａに示すような出力パ
ターン｛Ｂ2 ｝＝｛Ａ1 ｝OR｛Ａ2 ｝が得られる（光吸
収が起きる部分に斜線を施す）。一方、２次元アレー状
に配列された複数の２段目の量子ドットＱＤ2 内のビッ
ト情報を読み出すことにより、図１４Ｂに示すような出
力パターン｛Ｂ1 ｝＝｛Ａ1 ｝AND ｛Ａ2 ｝が得られ
る。
列された複数の１段目の量子ドットＱＤ1 内のビット情
報を読み出すことにより、図１４Ａに示すような出力パ
ターン｛Ｂ2 ｝＝｛Ａ1 ｝OR｛Ａ2 ｝が得られる（光吸
収が起きる部分に斜線を施す）。一方、２次元アレー状
に配列された複数の２段目の量子ドットＱＤ2 内のビッ
ト情報を読み出すことにより、図１４Ｂに示すような出
力パターン｛Ｂ1 ｝＝｛Ａ1 ｝AND ｛Ａ2 ｝が得られ
る。
【０１００】これらのパターンの入力、演算、出力など
は高速かつ低消費電力で行うことができる。
は高速かつ低消費電力で行うことができる。
【０１０１】以上のようにして実現されるパターン間の
「和」および「積」は、パターン処理における基本演算
であり、ＣＡＤやコンピュータ・グラフィックスなどに
おいて不可欠なものである。従って、この第３実施例に
よる量子演算素子は、これらのＣＡＤやコンピュータ・
グラフィックスにおける高速プロセッサに適用すること
ができる。
「和」および「積」は、パターン処理における基本演算
であり、ＣＡＤやコンピュータ・グラフィックスなどに
おいて不可欠なものである。従って、この第３実施例に
よる量子演算素子は、これらのＣＡＤやコンピュータ・
グラフィックスにおける高速プロセッサに適用すること
ができる。
【０１０２】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【０１０３】例えば、上述の第１実施例、第２実施例お
よび第３実施例においては、上部電極ＥＬU および下部
電極ＥＬL を金属により形成しているが、これらの上部
電極ＥＬU および下部電極ＥＬL は例えばＩＴＯ（Indi
um-Tin Oxide）のような透明電極材料により形成しても
よい。このようにすれば、これらの上部電極ＥＬU およ
び下部電極ＥＬL を通しての光入出力が可能となるの
で、上述の第１実施例、第２実施例および第３実施例の
ようにこれらの上部電極ＥＬU および下部電極ＥＬL に
開口Ｏ1 、Ｏ2 を形成する必要がなくなる。
よび第３実施例においては、上部電極ＥＬU および下部
電極ＥＬL を金属により形成しているが、これらの上部
電極ＥＬU および下部電極ＥＬL は例えばＩＴＯ（Indi
um-Tin Oxide）のような透明電極材料により形成しても
よい。このようにすれば、これらの上部電極ＥＬU およ
び下部電極ＥＬL を通しての光入出力が可能となるの
で、上述の第１実施例、第２実施例および第３実施例の
ようにこれらの上部電極ＥＬU および下部電極ＥＬL に
開口Ｏ1 、Ｏ2 を形成する必要がなくなる。
【０１０４】また、上述の第１実施例において説明した
量子演算素子の製造方法は一例に過ぎず、他の製造方法
を用いてもよいことは言うまでもない。
量子演算素子の製造方法は一例に過ぎず、他の製造方法
を用いてもよいことは言うまでもない。
【０１０５】また、上述の第１実施例、第２実施例およ
び第３実施例においては、量子ドットをタイプＩＩのヘ
テロ接合超格子により形成しているが、例えばＡｌＧａ
Ａｓ／ＧａＡｓ接合のようないわゆるタイプＩのヘテロ
接合超格子によりこれらの量子ドットを形成することも
可能である。
び第３実施例においては、量子ドットをタイプＩＩのヘ
テロ接合超格子により形成しているが、例えばＡｌＧａ
Ａｓ／ＧａＡｓ接合のようないわゆるタイプＩのヘテロ
接合超格子によりこれらの量子ドットを形成することも
可能である。
【０１０６】さらに、上述の第１実施例、第２実施例お
よび第３実施例においては、量子ドットに電子を入力
し、この電子を量子ドット間でトンネリングさせている
が、量子ドットに正孔を入力し、この正孔を量子ドット
間でトンネリングさせるようにしてもよい。
よび第３実施例においては、量子ドットに電子を入力
し、この電子を量子ドット間でトンネリングさせている
が、量子ドットに正孔を入力し、この正孔を量子ドット
間でトンネリングさせるようにしてもよい。
【０１０７】
【発明の効果】以上説明したように、この発明によれ
ば、消費電力が極めて低く、しかも簡単な製造プロセス
により製造することができる量子演算素子を実現するこ
とができる。また、この発明によれば、演算を極めて高
速で行うことができ、消費電力が極めて低く、しかも簡
単な製造プロセスにより製造することができる量子演算
素子を実現することができる。
ば、消費電力が極めて低く、しかも簡単な製造プロセス
により製造することができる量子演算素子を実現するこ
とができる。また、この発明によれば、演算を極めて高
速で行うことができ、消費電力が極めて低く、しかも簡
単な製造プロセスにより製造することができる量子演算
素子を実現することができる。
【図１】この発明の第１実施例による量子演算素子を示
す斜視図である。
す斜視図である。
【図２】図１の線ＩＩ−ＩＩに沿う方向の断面図であ
る。
る。
【図３】図２の線α−αに沿う方向のエネルギーバンド
図である。
図である。
【図４】この発明の第１実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。
力方法を説明するためのエネルギーバンド図である。
【図５】この発明の第１実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。
力方法を説明するためのエネルギーバンド図である。
【図６】この発明の第１実施例による量子演算素子の演
算方法を説明するためのエネルギーバンド図である。
算方法を説明するためのエネルギーバンド図である。
【図７】この発明の第１実施例による量子演算素子の出
力方法を説明するためのエネルギーバンド図である。
力方法を説明するためのエネルギーバンド図である。
【図８】この発明の第１実施例による量子演算素子の消
去方法を説明するためのエネルギーバンド図である。
去方法を説明するためのエネルギーバンド図である。
【図９】この発明の第１実施例による量子演算素子の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１０】この発明の第２実施例による量子演算素子を
示す断面図である。
示す断面図である。
【図１１】図１０の線β−βに沿う方向のエネルギーバ
ンド図である。
ンド図である。
【図１２】この発明の第３実施例による量子演算素子を
示す断面図である。
示す断面図である。
【図１３】この発明の第３実施例による量子演算素子を
パターン処理に適用した例を説明するための斜視図であ
る。
パターン処理に適用した例を説明するための斜視図であ
る。
【図１４】この発明の第３実施例による量子演算素子を
パターン処理に適用した例を説明するための斜視図であ
る。
パターン処理に適用した例を説明するための斜視図であ
る。
Ｗ1 〜Ｗn 井戸層
Ｂ 障壁層
ＱＤ1 〜ＱＤn 量子ドット
ＥＬU 上部電極
ＥＬL 下部電極
フロントページの続き
(56)参考文献 英国特許出願公開2256313（ＧＢ，Ａ)
Ｋ． Ｆ． Ｌｏｎｇｅｎｂａｃｈ,
Ｌ． Ｆ． Ｌｕｏ， Ｗ． Ｉ．
Ｗａｎｇ，”Ｒｅｓｏｎａｎｔ ｉｎｔ
ｅｒｂａｎｄ ｔｕｎｎｅｌｉｎｇ ｉ
ｎ ＩｎＡｓ／ＧａＳｂ／ＡｌＳｂ／Ｉ
ｎＡｓ ａｎｄ ＧａＳｂ／ＩｎＡｓ
／ＡｌＳｂ／ＧａＳｂ ｈｅｔｅｒｏｓ
ｔｒｕｃｔｕｒｅｓ”，Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ,
1990年10月 ８日，Ｖｏｌ． 57， Ｎ
ｏ． 15，ｐｐ． 1554−1556
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/06
H01L 29/66
H01L 29/80
H01L 21/20
Claims (5)
- 【請求項１】 互いに電子または正孔のトンネリングが
可能な間隔で縦方向に順次配置された複数段の量子箱を
有し、上記複数段の量子箱の上下にバイアス電圧印加用の上部
電極および下部電極を有し、 上記上部電極および上記下部電極の少なくとも一方が光
入出力用の開口を有し、 上記量子箱内の上記電子または正孔の有無をビット情報
とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
るときには上記任意の段に隣接する段の上記量子箱から
上記任意の段の上記量子箱への上記電子または正孔のト
ンネリングが禁止されることを特徴とする量子演算素
子。 - 【請求項２】 互いに電子または正孔のトンネリングが
可能な間隔で縦方向に順次配置された複数段の量子箱が
２次元アレー状に複数配列された構造を有し、上記複数段の量子箱の上下にバイアス電圧印加用の上部
電極および下部電極を有し、 上記上部電極および上記下部電極の少なくとも一方が光
入出力用の開口を有し、 上記量子箱内の上記電子または正孔の有無をビット情報
とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
るときには上記任意の段に隣接する段の上記量子箱から
上記任意の段の上記量子箱への上記電子または正孔のト
ンネリングが禁止されることを特徴とする量子演算素
子。 - 【請求項３】 互いに電子または正孔のトンネリングが
可能な間隔で縦方向に順次配置された複数段の量子箱を
有し、 上記量子箱内の上記電子または正孔の有無をビット情報
とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
るときには上記任意の段に隣接する段の上記量子箱から
上記任意の段の上記量子箱への上記電子または正孔のト
ンネリングが禁止される量子演算素子の使用方法であっ
て、 最上段の上記量子箱側が最下段の上記量子箱側よりも低
い電位になるようにバイアス電圧を印加した状態で、上
記最上段の上記量子箱の電子−正孔対生成エネルギーに
共鳴する波長の光を上記最上段の上記量子箱に照射して
電子−正孔対を生成することにより上記最上段の上記量
子箱への電子の入力を行い、 第１の出力モードにおいては、それぞれの段の上記量子
箱のサブバンド間のエネルギー差に共鳴する波長の光を
上記それぞれの段の上記量子箱に照射して光吸収を測定
し、 第２の出力モードにおいては、それぞれの段の上記量子
箱内の電子を正孔と再結合させることにより生じる発光
を測定するようにしたことを特徴とする量子演算素子の
使用方法。 - 【請求項４】 互いに電子または正孔のトンネリングが
可能な間隔で縦方向に順次配置された複数段の量子箱が
２次元アレー状に複数配列された構造を有し、 上記量子箱内の上記電子または正孔の有無をビット情報
とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
るときには上記任意の段に隣接する段の上記量子箱から
上記任意の段の上記量子箱への上記電子または正孔のト
ンネリングが禁止される量子演算素子の使用方法であっ
て、 最上段の上記量子箱側が最下段の上記量子箱側よりも低
い電位になるようにバイアス電圧を印加した状態で、上
記最上段の上記量子箱の電子−正孔対生成エネルギーに
共鳴する波長の光を上記最上段の上記量子箱に照射して
電子−正孔対を生成することにより上記最上段の上記量
子箱への電子の入力を行い、 第１の出力モードにおいては、それぞれの段の上記量子
箱のサブバンド間のエネルギー差に共鳴する波長の光を
上記それぞれの段の上記量子箱に照射して光吸収を測定
し、 第２の出力モードにおいては、それぞれの段の上記量子
箱内の電子を正孔と再結合させることにより生じる発光
を測定するようにしたことを特徴とする量子演算素子の
使用方法。 - 【請求項５】 上記バイアス電圧を実質的に除去するか
または上記バイアス電圧と逆極性のバイアス電圧を印加
して上記それぞれの段の上記量子箱内の電子を正孔と再
結合させることにより消去を行うようにしたことを特徴
とする請求項３または４記載の量子 演算素子の使用方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11414193A JP3517897B2 (ja) | 1993-04-16 | 1993-04-16 | 量子演算素子およびその使用方法 |
| US08/229,303 US5440148A (en) | 1993-04-16 | 1994-04-18 | Quantum operational device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11414193A JP3517897B2 (ja) | 1993-04-16 | 1993-04-16 | 量子演算素子およびその使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302804A JPH06302804A (ja) | 1994-10-28 |
| JP3517897B2 true JP3517897B2 (ja) | 2004-04-12 |
Family
ID=14630175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11414193A Expired - Fee Related JP3517897B2 (ja) | 1993-04-16 | 1993-04-16 | 量子演算素子およびその使用方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5440148A (ja) |
| JP (1) | JP3517897B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3361135B2 (ja) * | 1991-12-20 | 2003-01-07 | テキサス インスツルメンツ インコーポレイテツド | 量子効果論理ユニットとその製造方法 |
| JP3541425B2 (ja) * | 1994-04-21 | 2004-07-14 | ソニー株式会社 | 量子メモリおよびその動作方法 |
| US5679961A (en) * | 1994-09-13 | 1997-10-21 | Kabushiki Kaisha Toshiba | Correlation tunnel device |
| JP3697730B2 (ja) * | 1994-11-04 | 2005-09-21 | ソニー株式会社 | 電荷移動素子およびその動作方法 |
| US5936258A (en) * | 1995-04-28 | 1999-08-10 | Fujitsu Limited | Optical semiconductor memory device and read/write method therefor |
| JP4854975B2 (ja) * | 1995-04-28 | 2012-01-18 | 富士通株式会社 | 光半導体記憶装置の書込み読出し方法 |
| US5559822A (en) * | 1995-06-07 | 1996-09-24 | The Regents Of The University Of Colorado | Silicon quantum dot laser |
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| JP3866836B2 (ja) * | 1997-08-14 | 2007-01-10 | 富士通株式会社 | 非線形光学装置 |
| KR100294691B1 (ko) * | 1998-06-29 | 2001-07-12 | 김영환 | 다중층양자점을이용한메모리소자및제조방법 |
| GB2353635B (en) * | 1999-07-10 | 2002-03-20 | Toshiba Res Europ Ltd | Optical device |
| US6720589B1 (en) | 1998-09-16 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4029420B2 (ja) * | 1999-07-15 | 2008-01-09 | 独立行政法人科学技術振興機構 | ミリ波・遠赤外光検出器 |
| FR2820517B1 (fr) * | 2001-02-02 | 2003-05-16 | Cit Alcatel | Absorbant optique saturable et application a la regeneration d'un signal multiplexe en longueur d'onde |
| JP4688868B2 (ja) * | 2005-03-11 | 2011-05-25 | 富士通株式会社 | 量子デバイス、その制御方法及びその製造方法 |
| US20110116441A1 (en) * | 2008-05-16 | 2011-05-19 | O3B Limited | Systems and methods for satellite communication |
| GB2495994B (en) * | 2011-10-28 | 2014-03-12 | Toshiba Res Europ Ltd | Quantum memory |
| US9619754B2 (en) * | 2014-08-13 | 2017-04-11 | The United States Of America, As Represented By The Secretary Of The Navy | Single photon source based on a quantum dot molecule in an optical cavity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2256313A (en) | 1991-01-04 | 1992-12-02 | Hitachi Europ Ltd | Semiconductor dot logic/memory device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170044A (ja) * | 1985-01-23 | 1986-07-31 | Toshiba Ceramics Co Ltd | ウェハ用キャリヤ |
| US5047810A (en) * | 1989-01-09 | 1991-09-10 | At&T Bell Laboratories | Optically controlled resonant tunneling electronic devices |
| GB9125727D0 (en) * | 1991-12-03 | 1992-01-29 | Hitachi Europ Ltd | Non-linear optical device |
-
1993
- 1993-04-16 JP JP11414193A patent/JP3517897B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-18 US US08/229,303 patent/US5440148A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2256313A (en) | 1991-01-04 | 1992-12-02 | Hitachi Europ Ltd | Semiconductor dot logic/memory device |
Non-Patent Citations (1)
| Title |
|---|
| Ｋ． Ｆ． Ｌｏｎｇｅｎｂａｃｈ， Ｌ． Ｆ． Ｌｕｏ， Ｗ． Ｉ． Ｗａｎｇ，"Ｒｅｓｏｎａｎｔ ｉｎｔｅｒｂａｎｄ ｔｕｎｎｅｌｉｎｇ ｉｎ ＩｎＡｓ／ＧａＳｂ／ＡｌＳｂ／ＩｎＡｓ ａｎｄ ＧａＳｂ／ＩｎＡｓ／ＡｌＳｂ／ＧａＳｂ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，１９９０年１０月 ８日，Ｖｏｌ． ５７， Ｎｏ． １５，ｐｐ． １５５４−１５５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302804A (ja) | 1994-10-28 |
| US5440148A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517897B2 (ja) | 量子演算素子およびその使用方法 | |
| JP4213892B2 (ja) | 量子コンピュータ | |
| Zajac et al. | A reconfigurable gate architecture for Si/SiGe quantum dots | |
| US10467545B2 (en) | Systems and methods for creating and using higher degree interactions between quantum devices | |
| US9713199B2 (en) | Topological qubit fusion | |
| US6787794B2 (en) | Quantum computer | |
| JP3455987B2 (ja) | 量子箱集合素子および情報処理方法 | |
| US6988058B1 (en) | Quantum computation with quantum dots and terahertz cavity quantum electrodynamics | |
| Neyens et al. | Measurements of capacitive coupling within a quadruple-quantum-dot array | |
| Mittelstädt et al. | Modeling electronic and optical properties of III–V quantum dots—selected recent developments | |
| US7135697B2 (en) | Spin readout and initialization in semiconductor quantum dots | |
| Baugh et al. | Building a spin quantum bit register using semiconductor nanowires | |
| Chan et al. | Few-electron double quantum dots | |
| Khordad et al. | Absorption threshold frequency of silicon nanowires: Effect of cross section shape | |
| JP3395378B2 (ja) | 量子演算素子 | |
| JP3653868B2 (ja) | 量子演算素子 | |
| Korkusinski et al. | Atomistic simulations of long-range strain and spatial asymmetry molecular states of seven quantum dots | |
| JPH0778961A (ja) | 量子演算素子 | |
| JP3564726B2 (ja) | 量子メモリおよびそれに用いられる針状電極 | |
| Tsukanov et al. | Simulation of the spectroscopic response and electron dynamics in a double quantum dot | |
| De Rinaldis et al. | Intrinsic dipole–dipole excitonic coupling in GaN quantum dots: application to quantum information processing | |
| Prati | Single electron effects in silicon quantum devices | |
| Razali | Semiconductor Heterostructure Design For Non-linear Optical Process For Quantum Information Technologies | |
| Vinet | Enabling full fault tolerant quantum computing with silicon based VLSI technologies | |
| Kürtössy et al. | Heteroatomic Andreev molecule in a superconducting island-double quantum dot hybrid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| LAPS | Cancellation because of no payment of annual fees |