JP4688868B2 - 量子デバイス、その制御方法及びその製造方法 - Google Patents

量子デバイス、その制御方法及びその製造方法 Download PDF

Info

Publication number
JP4688868B2
JP4688868B2 JP2007507948A JP2007507948A JP4688868B2 JP 4688868 B2 JP4688868 B2 JP 4688868B2 JP 2007507948 A JP2007507948 A JP 2007507948A JP 2007507948 A JP2007507948 A JP 2007507948A JP 4688868 B2 JP4688868 B2 JP 4688868B2
Authority
JP
Japan
Prior art keywords
quantum
barrier layer
quantum structure
electrons
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007507948A
Other languages
English (en)
Other versions
JPWO2006097976A1 (ja
Inventor
海智 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006097976A1 publication Critical patent/JPWO2006097976A1/ja
Application granted granted Critical
Publication of JP4688868B2 publication Critical patent/JP4688868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/773Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937Single electron transistor

Description

本発明は、量子ドットを備えた量子デバイス、その制御方法及びその製造方法に関する。
量子ドットを備えた量子コンピュータにおいては、量子ドットに取り込まれている電子のスピンの状態を読み出す必要がある。これまで、単一電子トランジスタを用いて読み出す方法(非特許文献1及び2)及び量子ドットに光を照射して偏光発光強度から読み出す方法(非特許文献3)等が提案されている。
しかしながら、単一電子トランジスタを用いる方法では、コヒーレンス寿命が短いだけでなく、複雑な構造が必要とされるという問題点がある。更に、単一電子トランジスタ自体のサイズも大きなものとなる。
また、量子ドットに光を照射する方法では、量子ドットに直接光を照射するため、量子ドット内で励起子と電子との相互作用が生じてしまう。このため、電子のスピンの状態が変化して正確な情報を読み出せない虞がある。
特開2004−103952号公報 特開2000−68495号公報 特開2003−86788号公報 特開2003−338618号公報 J.M. Elzerman et al., Nature 430, 431 (2004). M. Friesen et al., Phys. Rev. Lett. 92,037901 (2004) A. Shabaev et al., Phys. Rev. B 68, 201305R (2003) J. M. Garcia et al. Appl. Phys. Lett.71, 2014 (1997).
本発明の目的は、簡易な構造で量子ドットからの情報の読み出しを正確に行うことができる量子デバイス、その制御方法及びその製造方法を提供することにある。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る量子デバイスには、単一の電子を含む第1の量子構造体と、発光が可能な第2の量子構造体と、前記第1及び第2の量子構造体の間に形成されたバリア層と、が設けられている。そして、前記第1の量子構造体は量子リングであり、前記第2の量子構造体は量子ドットである。前記第2の量子構造体内の電子の基底レベルは、前記第1の量子構造体内の電子の基底レベルよりも高い。また、前記バリア層のバンドギャップは、前記第1及び第2の量子構造体のバンドギャップよりも大きい。
本発明に係る量子デバイスの制御方法は、単一の電子を含む第1の量子構造体と、発光が可能な第2の量子構造体と、前記第1及び第2の量子構造体の間に形成されたバリア層と、を有する量子デバイスの制御方法を対象とする。但し、前記第2の量子構造体内の電子の基底レベルが前記第1の量子構造体内の電子の基底レベルよりも高い。また、前記バリア層のバンドギャップが前記第1及び第2の量子構造体のバンドギャップよりも大きい。そして、本制御方法では、前記量子デバイスに磁場及びマイクロ波を印加し、前記第2の量子構造体にレーザを照射する。そして、前記第2の量子構造体からの偏光発光の共鳴ピークを検出する。
本発明に係る量子デバイスの製造方法では、第1の量子構造体を形成した後、前記第1の量子構造体の上又は上方に、バリア層を形成する。次に、前記バリア層上に第2の量子構造体を形成する。前記第1の量子構造体は量子リングであり、前記第2の量子構造体は量子ドットである。前記第2の量子構造体内の電子の基底レベルは、前記第1の量子構造体内の電子の基底レベルよりも高いものとする。また、前記バリア層のバンドギャップは、前記第1及び第2の量子構造体のバンドギャップよりも大きいものとする。
図1Aは、本発明の第1の実施形態に係る量子デバイスの製造方法を工程順に示す断面図である。 図1Bは、図1Aに引き続き、量子デバイスの製造方法を工程順に示す断面図である。 図1Cは、図1Bに引き続き、量子デバイスの製造方法を工程順に示す断面図である。 図1Dは、図1Cに引き続き、量子デバイスの製造方法を工程順に示す断面図である。 図1Eは、図1Dに引き続き、量子デバイスの製造方法を工程順に示す断面図である。 図2は、第1の実施形態に係る量子デバイスのエネルギバンドを示すバンド図である。 図3は、第1の実施形態に係る量子デバイスの動作を示す図である。 図4は、スピン状態の変化を示すバンド図である。 図5Aは、スピン分裂がない場合の外部磁場と発光強度との関係を示すグラフである。 図5Bは、upスピンが存在する場合の外部磁場と発光強度との関係を示すグラフである。 図5Cは、downスピンが存在する場合の外部磁場と発光強度との関係を示すグラフである。 図6は、本実施形態で採用する光検出磁気共鳴(ODMR)の原理を示す図である。 図7Aは、本発明の第2の実施形態に係る量子デバイスの構造を示す断面図である。 図7Bは、第2の実施形態に係る量子デバイスの構造を示す平面図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。但し、ここでは、便宜上、量子デバイスの断面構造については、その製造方法と共に説明する。図1A乃至図1Eは、本発明の第1の実施形態に係る量子デバイスの製造方法を工程順に示す断面図である。
第1の実施形態では、図1Aに示すように、先ず、GaAs基板20上に、InAs層をS−K(Stranski-Krastanow)成長モードで成長させることにより、自己形成量子ドット22を形成する。量子ドット22の高さは、例えば1〜2nm程度とする。なお、量子ドット22の形成方法はこれに限定されず、例えば特許文献4に記載されている方法を採用してもよい。即ち、GaAs基板20にドット状の酸化膜を形成した後に、この酸化膜を除去することにより、窪みを形成する。次いで、この窪み内に半導体層を成長させる。この形成方法によれば、位置の制御が容易である。
次に、図1Bに示すように、量子ドット22の周囲にキャップ層26を形成する。キャップ層26としては、例えばGaAs層又はAlGaAs層を形成する。キャップ層26の厚さは、量子ドット22の高さとほぼ同程度とする。但し、全くの同一である必要はなく、量子ドット22がキャップ層26から露出してもよく、量子ドット22がキャップ層26により覆われてもよい。
次いで、図1Cに示すように、全面にバリア層28を形成する。バリア層28としては、例えばAlAs層又はAlGaAs層を形成する。バリア層28の組成は、量子ドット22のエネルギが低レベルとなっていれば、キャップ層26の組成と同一としてもよい。バリア層28の厚さは、例えば1〜2nm程度とする。
その後、図1Dに示すように、バリア層28上に、InAlAs層をS−K成長モードで成長させることにより、検出用の量子ドット30を形成する。量子ドット30は、量子ドット22の上方に形成する。また、量子ドット30の高さは、量子ドット22の電子スピン磁場が量子ドット30に十分に影響するように、低めにすることが好ましい。例えばこれらの間の実効距離(effective distance)は5nm以下とすることが好ましい。
また、量子ドット30の材料は特定のものに限定されないが、そのエネルギ準位が量子ドット22のものとは大きく相違していると共に、その励起子寿命が長いことが必要である。励起子寿命は、例えば10ns以上であることが好ましい。長い励起子寿命は、例えば高いAl含有量に伴う間接型のバンドギャップを起因として得ることができる。
続いて、図1Eに示すように、量子ドット30を覆うキャップ層34を形成する。キャップ層34としては、例えばGaAs層又はAlGaAs層を形成する。
このように構成された量子デバイスにおけるバンド図は図2に示すようなものとなる。なお、量子ドット22と検出用の量子ドット30との間のエネルギ差は100meV以上であることが好ましい。
次に、第1の実施形態に係る量子デバイスの動作について説明する。図3は、第1の実施形態に係る量子デバイスの動作を示す図である。
量子ドット22の電子スピンの操作は、電子スピン磁気共鳴(ESR:Electron Spin Resonance)により行う。即ち、量子デバイスに磁場を印加した状態でマイクロ波を照射することにより、量子ドット22の電子スピンの操作を行うことができる。
量子ドット22の電子スピンの状態を読み出すに当たっては、図3に示すように、先ず、量子デバイスに磁場を印加すると共に、検出用量子ドット30に対して円偏光レーザを照射する。
磁場の大きさは、検出用の量子ドット30内の電子のg因子及び後に印加するマイクロ波の周波数にも依存するが、例えば0.1テスラ程度〜数テスラ程度とする。量子ドット22内では、磁場の印加により、図4に示すように、スピンの分裂が生じる。この結果生じるエネルギ差は数10μeV程度である。
円偏光レーザについては、検出用の量子ドット30を形成する際に、バリア層28の全面上に初期層として成長したウェッティング層30aと共鳴するか、又は量子ドット30のより低エネルギの電子スピンレベルと共鳴するように、エネルギを調整することが好ましい。但し、ウェッティング層と共鳴する場合には、図4に示すように、励起子(電子−正孔対)が検出用の量子ドット30の低エネルギの電子スピンレベル及びホールレベルへ遷移する緩和が生じる。そして、励起子が、低エネルギの電子スピンレベル及びホールレベルを占めることとなる。
なお、円偏光レーザとしては、量子ドット22を励起させないものを用い、更に、量子デバイス内の他の部分も励起させないものを用いることが好ましい。また、円偏光レーザの照射の際のナノレベルでの精細な位置制御は、例えば近接場光学顕微鏡を用いて行うことができる。
そして、磁場を印加した状態のまま、円偏光レーザの照射の直後に、電子スピンレベルとホールレベルとの再結合が生じる前に、パルス状のマイクロ波を量子デバイスに印加する。この印加時間は、例えばスピンフリップ(スピンの反転)と同程度(10nsのオーダー)とする。マイクロ波の周波数は検出用の量子ドット30内の電子スピンの分裂と共鳴するものとする。例えば、Xバンド〜10GHz程度とし、より好ましくはWバンド〜95GHzとする。マイクロ波のパワー及びパルス幅を適切に調節することにより、電子スピン磁気共鳴(ESR)と同様に、図4に示すように、低エネルギレベルにある電子スピンをスピンフリップに伴って高エネルギレベルに遷移させることができる。
この結果、図4に示すように、低電子スピンレベルに対応する偏光発光が生じる。但し、磁気共鳴が生じると、ホールのスピンフリップが生じないため、偏光発光強度は弱くなる。
図5A乃至図5Cは、検出用の量子ドット30におけるスピン状態と偏光発光の強度との関係を示すグラフである。図5Aは、スピン分裂が生じていない場合に、外部から印加する外部磁場Bの大きさを変化させたときの発光強度の変化を示している。また、図5Bは、upスピンが存在する場合に外部磁場Bの大きさを変化させたときの発光強度の変化を示しており、図5Cは、downスピンが存在する場合に外部磁場Bの大きさを変化させたときの発光強度の変化を示している。但し、マイクロ波の周波数は一定値に固定している。
図5B及び図5Cに示すように、upスピンが存在する場合とdownスピンが存在する場合とで、磁気共鳴による発光強度のピークが生じる外部磁場Bの大きさが相違している。従って、円偏光レーザを照射し、また、マイクロ波の周波数を一定値に固定した状態で、外部から印加する磁場の大きさを変化させれば、ピークが生じる磁場の大きさに応じてスピン状態を読み出すことができる。
そして、スピン状態の読み出しを行った後には、次の読み出しのために一旦外部磁場の印加を停止する。
図6は、本実施形態で採用する光検出磁気共鳴(ODMR)の原理を示す図である。量子ドット22内のスピンにより生じる双極子モーメントをmとすると、このスピンから距離rだけ離れた位置における磁場Bs(ベクトル)は、数1及び数2で表わされる。但し、μは真空の透磁率であり、gはスピンのg因子であり、μはボーア磁子である。
Figure 0004688868
Figure 0004688868
このように、スピンから距離rだけ離れた位置における磁場Bsの向きはスピンの状態により変化する。そして、本実施形態では、このような位置に検出用の量子ドット30を配置している。なお、距離rが1nm程度の場合、磁場Bsの大きさは2mT程度となり、距離rが10nm程度の場合、磁場Bsの大きさは0.002mT程度となる。この磁場Bsの大きさは、図5B及び図5C中のピークの遷移量と等しい。従って、距離rが小さいほど、ピークの遷移量が大きくなり、読み出し解像度が高くなるので好ましい。
このような第1の実施形態によれば、簡単な構造で量子ドット22中のスピンの状態を読み出すことができる。また、円偏光レーザの照射対象は検出用の量子ドット30であって、量子ドット22に円偏光レーザを照射する必要はないため、照射に伴ってスピン状態が変化することもない。従って、正確なスピン状態を読み出すことができる。
なお、上述の実施形態の説明では、スピン状態の読み出しを行う際にマイクロ波の周波数を固定した状態で外部磁場の大きさを変化させているが、外部磁場の大きさを固定した状態でマイクロ波の周波数を変化させてもよい。また、発光強度のピークがどのような状態で得られたのか識別することができれば、必ずしもこれらの一方をスキャンする必要はない。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図7Aは、本発明の第2の実施形態に係る量子デバイスの構造を示す断面図であり、図7Bは、第2の実施形態に係る量子デバイスの構造を示す平面図である。
第2の実施形態では、GaAs基板20上に量子リング22aが形成されている。量子リング22aは、例えばInAsから構成されている。量子リング22a内には単一の電子が存在している。また、量子リング22a及びGaAs基板20を覆うバリア層28が形成されている。更に、バリア層28上には、量子リング22aの中心の上方の位置に検出用の量子ドット30が形成されている。そして、量子ドット30等を覆うキャップ層34が形成されている。
このような第2の実施形態では、スピン状態の読み出し対象である量子リング22aと検出用の量子ドット30との実効距離を第1の実施形態よりも短くすることができる。このため、より高い解像度で読み出しを行うことができる。
なお、量子リング22aの形成方法は特に限定されない。例えば、次のような2種類の方法を採用することができる。第1の方法では、GaAs基板20上に量子ドットを形成した後、薄いキャップ層を形成する。そして、アニールを行うことにより、量子ドットをリング状に変形させる。第2の方法では、原子間力顕微鏡(AFM)の先端(チップ)をGaAs基板20に接触させながらGaAs基板20の表面をリング状に酸化させて酸化膜を形成した後、この酸化膜を除去することにより、リング状の溝を形成する。次に、リング状の溝内に半導体層(例えば、InAs層)を成長させる。
なお、量子デバイスを構成する各部の材料は第1の実施形態及び第2の実施形態に記載されたものに限定されない。例えば、検出用の量子ドットとこれを覆うキャップ層(母相)との間にタイプII型のバンドオフセットが存在するようなヘテロ接合構造を採用してもよい。この例(量子ドット/母相)としては、Ga(In)AlAs/AlAs、In(Ga、Al)As/Ga(In、Al)Sb(As)、In(Ga)P/Al(In)As等が挙げられる。検出用の量子ドットについては、ODMR読み出しが可能であればよい。また、量子ドット等中には、不純物のドーピング、光学的な注入又は電気的な注入等により電子を存在させることができる。
また、第2の実施形態では、量子リングと検出用の量子ドットとの組み合わせを採用しているが、スピン状態の読み出し対象を量子ドットとし、検出用の量子リングを用いるようにしてもよい。
以上詳述したように、本発明によれば、簡易な構造で量子ドット等内のスピン状態を読み出すことができる。また、この読み出しの際にスピン状態を変化させる虞がないため、正確な状態を検出することができる。

Claims (7)

  1. 単一の電子を含む第1の量子構造体と、
    発光が可能な第2の量子構造体と、
    前記第1及び第2の量子構造体の間に形成されたバリア層と、
    を有し、
    前記第1の量子構造体は量子リングであり、
    前記第2の量子構造体は量子ドットであり、
    前記第2の量子構造体内の電子の基底レベルは、前記第1の量子構造体内の電子の基底レベルよりも高く、
    前記バリア層のバンドギャップは、前記第1及び第2の量子構造体のバンドギャップよりも大きいことを特徴とする量子デバイス。
  2. 前記第1及び第2の量子構造体の間の実効距離は5nm以下であることを特徴とする請求項1に記載の量子デバイス。
  3. 単一の電子を含む第1の量子構造体と、発光が可能な第2の量子構造体と、前記第1及び第2の量子構造体の間に形成されたバリア層と、を有し、前記第2の量子構造体内の電子の基底レベルが前記第1の量子構造体内の電子の基底レベルよりも高く、前記バリア層のバンドギャップが前記第1及び第2の量子構造体のバンドギャップよりも大きい量子デバイスの制御方法であって、
    前記量子デバイスに磁場及びマイクロ波を印加する工程と、
    前記第2の量子構造体にレーザを照射する工程と、
    前記第2の量子構造体からの偏光発光の共鳴ピークを検出する工程と、
    を有することを特徴とする量子デバイスの制御方法。
  4. 前記レーザを照射する工程の後に、前記磁場の大きさを走査する工程を有することを特徴とする請求項に記載の量子デバイスの制御方法。
  5. 前記レーザを照射する工程の後に、前記マイクロ波の周波数を走査する工程を有することを特徴とする請求項に記載の量子デバイスの制御方法。
  6. 前記レーザを照射する工程において、前記第1の量子構造体を励起させずに安定な状態に保つことを特徴とする請求項に記載の量子デバイスの制御方法。
  7. 第1の量子構造体を形成する工程と、
    前記第1の量子構造体の上又は上方に、バリア層を形成する工程と、
    前記バリア層上に第2の量子構造体を形成する工程と、
    を有し、
    前記第1の量子構造体は量子リングであり、
    前記第2の量子構造体は量子ドットであり、
    前記第2の量子構造体内の電子の基底レベルは、前記第1の量子構造体内の電子の基底レベルよりも高く、
    前記バリア層のバンドギャップは、前記第1及び第2の量子構造体のバンドギャップよりも大きいことを特徴とする量子デバイスの製造方法。
JP2007507948A 2005-03-11 2005-03-11 量子デバイス、その制御方法及びその製造方法 Expired - Fee Related JP4688868B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/004307 WO2006097976A1 (ja) 2005-03-11 2005-03-11 量子デバイス、その制御方法及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006097976A1 JPWO2006097976A1 (ja) 2008-08-21
JP4688868B2 true JP4688868B2 (ja) 2011-05-25

Family

ID=36991337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507948A Expired - Fee Related JP4688868B2 (ja) 2005-03-11 2005-03-11 量子デバイス、その制御方法及びその製造方法

Country Status (3)

Country Link
US (1) US7880162B2 (ja)
JP (1) JP4688868B2 (ja)
WO (1) WO2006097976A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2460666A (en) * 2008-06-04 2009-12-09 Sharp Kk Exciton spin control in AlGaInN quantum dots
WO2009153669A2 (en) 2008-06-17 2009-12-23 National Research Council Of Canada Atomistic quantum dots
JP5531581B2 (ja) * 2009-11-27 2014-06-25 富士通株式会社 光検知器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104181A (ja) * 1996-09-27 1998-04-24 Yamagata Pref Gov Technopolis Zaidan 電子スピン共鳴の測定法および電子スピン共鳴測定装置
JPH1154715A (ja) * 1997-08-06 1999-02-26 Fujitsu Ltd 半導体フォト・ホール・バーニング・メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3517897B2 (ja) * 1993-04-16 2004-04-12 ソニー株式会社 量子演算素子およびその使用方法
JP3541425B2 (ja) * 1994-04-21 2004-07-14 ソニー株式会社 量子メモリおよびその動作方法
JP3672678B2 (ja) * 1996-04-05 2005-07-20 富士通株式会社 量子半導体装置およびその製造方法
US6281519B1 (en) * 1997-08-13 2001-08-28 Fujitsu Limited Quantum semiconductor memory device including quantum dots
JP3656152B2 (ja) 1998-08-19 2005-06-08 独立行政法人理化学研究所 量子コンピュータにおける量子ビット素子構造および量子相関ゲート素子構造
US6541788B2 (en) * 1998-10-27 2003-04-01 The Regents Of The University Of California Mid infrared and near infrared light upconverter using self-assembled quantum dots
US6507042B1 (en) * 1998-12-25 2003-01-14 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6768754B1 (en) * 2000-09-13 2004-07-27 National Research Council Of Canada Quantum dot tunable external cavity lasers (QD-TEC lasers)
EP1262911A1 (en) 2001-05-30 2002-12-04 Hitachi Europe Limited Quantum computer
JP4961650B2 (ja) * 2001-09-18 2012-06-27 富士通株式会社 量子回路装置
JP2004103952A (ja) 2002-09-11 2004-04-02 National Institute Of Advanced Industrial & Technology 励起子を用いた量子論理素子および量子論理演算方法
JP3977142B2 (ja) 2002-05-22 2007-09-19 富士通株式会社 量子ドットの形成方法
US7042004B2 (en) * 2002-06-21 2006-05-09 Interuniversitair Microelektronica Centrum (Imec) Method of forming quantum-mechanical memory and computational devices and devices obtained thereof
TW559087U (en) * 2002-08-21 2003-10-21 Via Tech Inc Virtual-reality running machine with ladder-like pedals
TWI233697B (en) * 2003-08-28 2005-06-01 Genesis Photonics Inc AlInGaN light-emitting diode with wide spectrum and solid-state white light device
CA2551123A1 (en) * 2004-01-20 2005-07-28 Cyrium Technologies Incorporated Solar cell with epitaxially grown quantum dot material
TWI229465B (en) * 2004-03-02 2005-03-11 Genesis Photonics Inc Single chip white light component
TWI243489B (en) * 2004-04-14 2005-11-11 Genesis Photonics Inc Single chip light emitting diode with red, blue and green three wavelength light emitting spectra

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104181A (ja) * 1996-09-27 1998-04-24 Yamagata Pref Gov Technopolis Zaidan 電子スピン共鳴の測定法および電子スピン共鳴測定装置
JPH1154715A (ja) * 1997-08-06 1999-02-26 Fujitsu Ltd 半導体フォト・ホール・バーニング・メモリ

Also Published As

Publication number Publication date
JPWO2006097976A1 (ja) 2008-08-21
US7880162B2 (en) 2011-02-01
US20080012003A1 (en) 2008-01-17
WO2006097976A1 (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
Gschrey et al. In situ electron-beam lithography of deterministic single-quantum-dot mesa-structures using low-temperature cathodoluminescence spectroscopy
Brehm et al. Site-controlled and advanced epitaxial Ge/Si quantum dots: Fabrication, properties, and applications
Krenner et al. Recent advances in exciton-based quantum information processing in quantum dot nanostructures
Sun et al. Optical investigations of the dynamic behavior of GaSb/GaAs quantum dots
Ramesh et al. Strain relaxation effect by nanotexturing InGaN/GaN multiple quantum well
Ishikawa et al. Site-controlled InAs single quantum-dot structures on GaAs surfaces patterned by in situ electron-beam lithography
Chye et al. Spin injection from (Ga, Mn) As into InAs quantum dots
De La Giroday et al. Exciton-spin memory with a semiconductor quantum dot molecule
Urbaszek et al. Temperature-dependent linewidth of charged excitons in semiconductor quantum dots: Strongly broadened ground state transitions due to acoustic phonon scattering
JP4688868B2 (ja) 量子デバイス、その制御方法及びその製造方法
Heyn et al. Excited-state indirect excitons in GaAs quantum dot molecules
Kuroyama et al. Photogeneration of a single electron from a single Zeeman-resolved light-hole exciton with preserved angular momentum
Heyn et al. Droplet etched GaAs quantum dots close to surfaces and metallic interfaces
Mehta et al. An intentionally positioned (In, Ga) As quantum dot in a micron sized light emitting diode
Stavarache et al. Control of quantum dot excitons by lateral electric fields
Gustafsson et al. Locating nanowire heterostructures by electron beam induced current
CN108028294A (zh) 具有内场防护有源区的半导体器件
US8193525B2 (en) Method for producing planar transporting resonance heterostructures
Carron et al. Dilute-nitride GaInAsN/GaAs site-controlled pyramidal quantum dots
De Vittorio et al. Nano-island fabrication by electron beam lithography and selective oxidation of Al-rich AlGaAs layers for single electron device application
Nakaoka et al. Manipulation of electronic states in single quantum dots by micromachined air-bridge
JP5554627B2 (ja) 半導体電子スピン操作方法および装置
Reuter et al. Influence of a lateral electric field on the optical properties of InAs quantum dots
Fasching et al. Single InAs/GaAs quantum dots: Photocurrent and cross-sectional AFM analysis
Agafonov et al. Quantum confinement effects in Si/Ge heterostructures with spatially ordered arrays of self-assembled quantum dots

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees