JPH06302804A - 量子演算素子 - Google Patents

量子演算素子

Info

Publication number
JPH06302804A
JPH06302804A JP5114141A JP11414193A JPH06302804A JP H06302804 A JPH06302804 A JP H06302804A JP 5114141 A JP5114141 A JP 5114141A JP 11414193 A JP11414193 A JP 11414193A JP H06302804 A JPH06302804 A JP H06302804A
Authority
JP
Japan
Prior art keywords
quantum
electrons
stage
electron
quantum box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5114141A
Other languages
English (en)
Other versions
JP3517897B2 (ja
Inventor
Kazumasa Nomoto
和正 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11414193A priority Critical patent/JP3517897B2/ja
Priority to US08/229,303 priority patent/US5440148A/en
Publication of JPH06302804A publication Critical patent/JPH06302804A/ja
Application granted granted Critical
Publication of JP3517897B2 publication Critical patent/JP3517897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01716Optically controlled superlattice or quantum well devices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00Optical logic elements; Optical bistable devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 消費電力が極めて低く、演算を高速で行うこ
とができ、しかも簡単な製造プロセスにより製造するこ
とができる量子演算素子を実現する。 【構成】 互いに電子がトンネリング可能な間隔で2段
の量子ドットQD1 および量子ドットQD2 を配置す
る。これらの量子ドットQD1 および量子ドットQD2
内にビット情報として電子を入力し、これらの量子ドッ
トQD1 および量子ドットQD2 の間の電子のトンネリ
ングを利用してビット間の演算を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、量子演算素子に関
し、特に、いわゆる量子箱(量子ドットとも呼ばれる)
を用いた量子演算素子に関する。
【0002】
【従来の技術】近年の高集積の半導体メモリにおいて
は、メモリセルのキャパシターに蓄積された104 個程
度の電子により1ビットを表している。このような半導
体メモリにおいてビット間の演算を行う際には、あるメ
モリセルのキャパシターに蓄積された104 個程度の電
子を別のメモリセルのキャパシターに移す必要がある。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
ようにあるメモリセルのキャパシターから別のメモリセ
ルのキャパシターに104 個程度の電子を移すために
は、1電子当たり数eVのエネルギーが必要であること
により、1ビットの演算を行うだけでも少なくとも10
4 eV以上のエネルギーが消費されてしまう。すなわ
ち、従来の半導体メモリは、消費電力が高くならざるを
得なかった。
【0004】特に、パターン処理などを行う場合には、
極めて多数のビット間の演算を行わなければならないの
で、消費電力は極めて高くなる。また、従来のパターン
間の演算は、半導体メモリ上にある一つ一つのメモリセ
ルに逐次アクセスして行わなければならないので、非常
に多数のトランジスタを配線で接続した複雑な回路が必
要となり、これが処理速度の遅延の原因となっている。
さらに、このような複雑な回路を実現するためには、非
常に複雑な製造プロセスが必要である。
【0005】従って、この発明の目的は、消費電力が極
めて低い量子演算素子を提供することにある。
【0006】この発明の他の目的は、構造が簡単である
ために簡単な製造プロセスにより製造することができる
量子演算素子を提供することにある。
【0007】この発明の他の目的は、演算を極めて高速
で行うことができる量子演算素子を提供することにあ
る。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の発明は、互いに電子または正孔の
トンネリングが可能な間隔で順次配置された複数段の量
子箱(QD1 〜QDn )を有し、量子箱(QD1 〜QD
n )内の電子または正孔の有無をビット情報とし、任意
の段の量子箱(QD1 〜QDn )内に電子または正孔が
存在するときには任意の段に隣接する段の量子箱(QD
1 〜QDn )から任意の段の量子箱(QD1 〜QDn
への電子または正孔のトンネリングが禁止されることを
特徴とする量子演算素子である。
【0009】この発明の第2の発明は、互いに電子また
は正孔のトンネリングが可能な間隔で順次配置された複
数段の量子箱(QD1 〜QDn )が2次元アレー状に複
数配列された構造を有し、量子箱(QD1 〜QDn )内
の電子または正孔の有無をビット情報とし、任意の段の
量子箱(QD1 〜QDn )内に電子または正孔が存在す
るときには任意の段に隣接する段の量子箱(QD1 〜Q
n )から任意の段の量子箱(QD1 〜QDn )への電
子または正孔のトンネリングが禁止されることを特徴と
する量子演算素子である。
【0010】この発明の第3の発明は、この発明の第1
の発明または第2の発明による量子演算素子において、
最上段の量子箱(QDn )側が最下段の量子箱(Q
1 )側よりも低い電位になるようにバイアス電圧を印
加した状態で、最上段の量子箱(QDn )の電子−正孔
対生成エネルギーに共鳴する波長の光を最上段の量子箱
(QDn )に照射して電子−正孔対を生成することによ
り最上段の量子箱(QDn)への電子の入力を行い、第
1の出力モードにおいては、それぞれの段の量子箱(Q
1 〜QDn )のサブバンド間のエネルギー差に共鳴す
る波長の光をそれぞれの段の量子箱(QD1〜QDn
に照射して光吸収を測定し、第2の出力モードにおいて
は、それぞれの段の量子箱(QD1 〜QDn )内の電子
を正孔と再結合させることにより生じる発光を測定する
ようにした量子演算素子である。
【0011】この発明の第4の発明は、この発明の第3
の発明による量子演算素子において、バイアス電圧を実
質的に除去するかまたはバイアス電圧と逆極性のバイア
ス電圧を印加してそれぞれの段の量子箱(QD1 〜QD
n )内の電子を正孔と再結合させることにより消去を行
うようにしたことを特徴とする量子演算素子である。
【0012】この発明の第5の発明は、この発明の第1
の発明、第2の発明、第3の発明または第4の発明によ
る量子演算素子において、量子箱(QD1 〜QDn )は
タイプIIのヘテロ接合超格子により形成されているこ
とを特徴とする量子演算素子である。
【0013】
【作用】上述のように構成された第1の発明による量子
演算素子および第2の発明による量子演算素子によれ
ば、光の照射などにより最上段の量子箱内に電子または
正孔を入力し、複数段の量子箱間でのこの電子または正
孔のトンネリングを利用することにより、ビット間のA
ND演算、OR演算またはAND演算とOR演算とを組
み合わせた演算、あるいは、NAND演算、NOR演算
またはNAND演算とNOR演算とを組み合わせた演算
を行うことができる。この場合、1ビットの演算を行う
際に消費するエネルギーは極めて小さいため、この量子
演算素子は極めて低消費電力である。また、この量子演
算素子は構造が簡単であるため、簡単な製造プロセスに
より製造することができる。
【0014】また、第2の発明による量子演算素子によ
れば、複数段の量子箱(QD1 〜QDn )が2次元アレ
ー状に複数配列された構造を有することにより、全ビッ
ト間の演算を並列的に行うことができる。このため、演
算を極めて高速で行うことができ、例えばパターン処理
を極めて高速で行うことができる。
【0015】第3の発明による量子演算素子によれば、
光照射により入力を行い、光吸収または発光により出力
を行う量子演算素子を実現することができる。
【0016】第4の発明による量子演算素子によれば、
バイアス電圧を実質的に除去するかまたは逆極性のバイ
アス電圧を印加することにより、簡単に情報の消去を行
うことができる。
【0017】第5の発明による量子演算素子によれば、
ヘテロエピタキシャル成長により容易に形成可能なAl
GaSb/InAsヘテロ接合などのタイプIIのヘテ
ロ接合超格子により量子箱(QD1 〜QDn )が形成さ
れることから、量子演算素子の製造を容易に行うことが
できる。
【0018】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。また、以下
の実施例においては、量子箱のことを量子ドットと呼
ぶ。
【0019】まず、この発明の第1実施例による量子演
算素子について説明する。
【0020】図1はこの第1実施例による量子演算素子
の斜視図を示し、図2は図1の線II−IIに沿う方向
の断面図を示す。なお、図1の線III−IIIに沿う
方向の断面図も図2と同様である。
【0021】図1および図2において、符号W1 、W2
はそれぞれ第1の物質および第2の物質により形成され
た箱状の井戸層を示し、Bは第3の物質により形成され
た障壁層を示す。この場合、z方向に関して、井戸層W
1 と井戸層W2 とは同軸上にある。第1の物質および第
2の物質としては例えばInAsが用いられ、第3の物
質としては例えばAlGaSbが用いられる。ただし、
第1の物質および第2の物質として互いに異なるものを
用いてもよい。
【0022】この場合、井戸層W1 が障壁層Bで囲まれ
た構造により図2中下段、すなわち1段目の量子ドット
QD1 が形成され、井戸層W2 が障壁層Bで囲まれた構
造により図1中上段、すなわち2段目の量子ドットQD
2 が形成されている。上述のように第1の物質および第
2の物質としてInAsを用い、第3の物質としてAl
GaSbを用いた場合、これらの量子ドットQD1 およ
び量子ドットQD2 を構成するAlGaSb/InAs
ヘテロ接合は、いわゆるタイプIIのヘテロ接合超格子
である。
【0023】障壁層Bの上面および下面には金属から成
る上部電極ELU および下部電極ELL がそれぞれ形成
されている。これらの上部電極ELU および下部電極E
Lは、量子ドットQD1 および量子ドットQD2 に対
応する部分に、それぞれ開口O1 、O2 を有する。後述
のように、これらの開口O1 、O2 は光入出力を行うた
めに用いられる。
【0024】図2の線α−αに沿う方向のエネルギーバ
ンド図を図3に示す。図3中、Ec1およびEv1はそれぞ
れ第1の物質の伝導帯の下端のエネルギーおよび価電子
帯の上端のエネルギー、Ec2およびEv2はそれぞれ第2
の物質の伝導帯の下端のエネルギーおよび価電子帯の上
端のエネルギー、Ec3およびEv3はそれぞれ第3の物質
の伝導帯の下端のエネルギーおよび価電子帯の上端のエ
ネルギー、EF はフェルミエネルギーを示す。また、φ
1 、φ2 、φ3 はそれぞれ第1の物質、第2の物質およ
び第3の物質の電子親和力を示し、これらは次式を満足
している。
【0025】 φ1 、φ2 >φ3 (1)
【0026】上述のように第1の物質および第2の物質
としてInAsを用い、第3の物質としてAlGaSb
を用いた場合には、(1)式は満足されている。この場
合には、φ1 =φ2 となる。
【0027】また、E10、E11はそれぞれ、第1の物質
により井戸層W1 が形成された量子ドットQD1 内にお
ける1電子状態に対する基底エネルギー準位および第1
励起エネルギー準位である。同様に、E20、E21はそれ
ぞれ、第2の物質により井戸層W2 が形成された量子ド
ットQD2 内における1電子状態に対する基底エネルギ
ー準位および第1励起エネルギー準位である。また、U
は、量子ドットQD1内に電子が2個入ったときに生じ
るこの量子ドットQD1 内での電子間クーロン相互作用
による1電子状態のエネルギー上昇分を表す。
【0028】後述のように、光励起により量子ドットQ
1 または量子ドットQD2 に選択的に電子の入力を行
うためには、 E10−Ev1≠E20−Ev2 (2) でなければならない。
【0029】この第1実施例による量子演算素子を温度
Tにおいて動作させるときには、量子ドットQD1 およ
び量子ドットQD2 の基底状態にある電子がフォノンな
どによって励起状態に励起されないようにするために、
これらの量子ドットQD1 および量子ドットQD2 の大
きさは、E10、E11、E20、E21、Uが次の三つの条件
をすべて満足するように選ばれる。
【0030】 E11−E10>kB T (3) E21−E20>kB T (4) U>kB T (5) ただし、kB はボルツマン定数(1.38066×10
-23 [J/K])である。
【0031】例えば、量子ドットQD1 および量子ドッ
トQD2 の形状をそれぞれ一辺の長さがd1 、d2 の立
方体とすると、d1 、d2 は次の三つの条件を満足する
必要がある。
【0032】 d2 <{3(h/2π)2 /8m0 eff B T}1/2 (6) d1 <min[{3(h/2π)2 /8m0 eff B T}1/2 、 e2 /4πε0 εkB T] (7) ここで、hはプランク定数(6.62617×10-34
[J・s])、m0 は電子の静止質量(9.1095×
10-31 [kg])、meff は量子ドットQD1および
量子ドットQD2 内における電子の有効質量、ε0 は真
空の誘電率(8.85418×10-14 [F/c
m])、εは量子ドットQD1 および量子ドットQD2
内における比誘電率、eは単位電荷(1.60218×
10-19 [C])である。なお、(6)式は(4)式が
成立するための条件に対応し、(7)式は(3)式およ
び(5)式がともに成立するための条件に対応する。
【0033】(6)式および(7)式にh、m0
B 、e、ε0 などの数値を入れて計算すると、それぞ
れ(8)式および(9)式のようになる。
【0034】 d2 <1.14×10-7[K1/2 ]/(meff T[K])1/2 [m](8) d1 <min[1.14×10-7[K1/2 ]/(meff T[K])1/2 、 1.67×10-5/εT[K]][m] (9)
【0035】さらに、第1の物質および第2の物質とし
てともにInAs(meff =0.023m0 、ε=1
4.6)を用いるとすると、(8)式および(9)式は
それぞれ(10)式および(11)式のようになる。
【0036】 d2 <7.54×10-7[K1/2 ]/(T[K])1/2 [m] (10) d1 <min[7.54×10-7[K1/2 ]/(T[K])1/2 、 1.14×10-6[K]/T[K]][m] (11)
【0037】従って、この第1実施例による量子演算素
子を室温(T=300[K])で動作させるためには、
量子ドットQD1 および量子ドットQD2 のそれぞれの
一辺の長さd1 、d2 を d2 <7.54×10-7/300[m] (12) =43.5[nm] d1 <min[7.54×10-7/300、 1.14×10-6/300][m] =3.8[nm] (13) とすればよい。同様にして、液体窒素温度(T=77
[K])で動作させるためには、 d2 <85.9[nm] d1 <14.8[nm] とすればよく、液体ヘリウム温度(T=4.2[K])
で動作させるためには、 d2 <367[nm] d1 <270[nm] とすればよい。
【0038】一方、量子ドットQD1 および量子ドット
QD2 の間隔aは、これらの量子ドットQD1 および量
子ドットQD2 の間を電子がトンネリング可能なように
選ばれ、具体的には例えば数nmに選ばれる。
【0039】次に、上述のように構成されたこの第1実
施例による量子演算素子の動作原理について説明する。
【0040】この第1実施例による量子演算素子への入
力は次のようにして行う。なお、ここでは、下部電極E
L を接地し、上部電極ELU にバイアス電圧Vg を印
加するものとする。
【0041】まず、 E10<E20<E10+U (14) の条件が成立するように負のバイアス電圧Vg を上部電
極ELU に印加する。この状態における図2の線α−α
に沿う方向のエネルギーバンド図を図4に示す。この状
態で、 νin=(E20−Ev2)/h (15) を満足する振動数νinを有する単色光を例えば上部電極
ELU の開口O1 の部分に照射する。すると、この単色
光の照射によって、量子ドットQD2 内のみに選択的に
電子−正孔対が生成される。この電子−正孔対のうちの
正孔は上部電極ELU に吸い取られる(図4参照)。こ
の結果、量子ドットQD2 内には電子だけが残される。
これによって、量子ドットQD2 内への電子の入力を行
うことができる。
【0042】これと同時に、この量子ドットQD2 内の
電子は、図5に示すように、この量子ドットQD2 と量
子ドットQD1 との間の障壁層Bをトンネリングにより
透過し、フォノンや光子を放出して、よりエネルギーの
低い量子ドットQD1 の基底エネルギー準位E10に入
る。これによって、量子ドットQD1 内に電子が入力さ
れる。この量子ドットQD1 内に電子が入力された状態
を第1のビット情報A1とする。
【0043】次に、この状態で、振動数νinを有する単
色光を上部電極ELU の開口O1 の部分に再び照射す
る。すると、上述と同様にして量子ドットQD2 内の基
底エネルギー準位E20に電子が入力される。この量子ド
ットQD2 内に電子が入力された状態を第2のビット情
報A2 とする。
【0044】次に、この第1実施例による量子演算素子
は次のようにして演算を行う。
【0045】第1のビット情報A1 として量子ドットQ
1 内に電子が入力されている場合には、次にこの量子
ドットQD1 内に入る電子は、エネルギーE10+Uを有
していなければならない。(14)式に示したように、こ
こでは、E20<E10+Uの条件が成立している。従っ
て、量子ドットQD2 内の電子は量子ドットQD1 内に
トンネリングすることができず、この量子ドットQD2
内にとどまる(図6参照)。
【0046】なお、第1のビット情報A1 として量子ド
ットQD1 内に電子が入力されていない場合には、第2
のビット情報A2 として量子ドットQD2 内に入力され
た電子は、量子ドットQD1 内にトンネリングにより入
ることになる。
【0047】以上のように、量子ドットQD1 および量
子ドットQD2 の間の電子のトンネリングを、これらの
量子ドットQD1 および量子ドットQD2 内の電子間ク
ーロン相互作用により制御することができる。
【0048】すなわち、この第1実施例による量子演算
素子においては、最初、すなわち1回目に電子を入力す
る(=1)、しない(=0)をビット情報A1 とし、2
回目に電子を入力する(=1)、しない(=0)をビッ
ト情報A2 とする。また、ビット情報A2 が入力された
後の、終状態における量子ドットQD1 内の電子のある
(=1)、なし(=0)をビット情報B1 、量子ドット
QD2 内の電子のある(=1)、なし(=0)をビット
情報B2 とする。これらを表にして表すと、表1に示す
ようになる。
【0049】 表1 ───────────────── A1 2 1 2 ───────────────── 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 ─────────────────
【0050】この表1(真理値表)から、明らかに B1 =A1 OR A22 =A1 AND A2 の演算が行われていることがわかる。すなわち、電子間
クーロン相互作用で量子ドットQD1 および量子ドット
QD2 の間の電子のトンネリングを制御することによ
り、AND演算およびOR演算を行うことができる。
【0051】また、上述と逆に、量子ドットQD1 内の
電子のある(=0)、なし(=1)をビット情報B1
量子ドットQD2 内の電子のある(=0)、なし(=
1)をビット情報B2 とすると、 B1 =A1 NOR A22 =A1 NAND A2 の演算が行われることになる。すなわち、この場合に
は、NAND演算およびNOR演算を行うことができ
る。
【0052】以上のように、ビット情報B1 、B2
(0、1)の定義を交換することにより、いつでも AND⇔NAND、OR⇔NOR などの変換が可能である。
【0053】次に、この第1実施例による量子演算素子
の出力は次のようにして行う。
【0054】すなわち、出力時には、入力時と同様に、
(14)式が成立するように上部電極ELU にバイアス電
圧Vg を印加したままの状態にしておく。この状態で、
図7に示すように、振動数ν2 =(E21−E20)/hの
単色光を照射する。すると、量子ドットQD2 内の基底
エネルギー準位E20に電子があるときは、量子ドットQ
2 内のサブバンド間のエネルギー差に共鳴して光子h
ν2 が吸収され、電子は励起エネルギー準位E21に励起
される。量子ドットQD2 内の基底エネルギー準位E20
に電子がないときは光子hν2 の吸収は起こらない。こ
のとき、条件式(2)から、量子ドットQD1 内の電子
には全く影響が生じない。
【0055】以上より、振動数ν2 =(E21−E20)/
hの単色光の吸収を測定することにより、量子ドットQ
2 内のビット情報を読み出すことができる。同様にし
て、振動数ν1 =(E11−E10)/hの単色光の吸収を
測定することにより、量子ドットQD1 内のビット情報
を読み出すことができる。
【0056】なお、これらの測定においては、量子ドッ
トQD1 および量子ドットQD2 内のビット情報が破壊
されることがないので、何度でも測定可能であることに
注意すべきである。
【0057】次に、この第1実施例による量子演算素子
の消去(クリア)は次のようにして行われる。
【0058】すなわち、量子ドットQD1 および量子ド
ットQD2 内のビット情報の消去を行うためには、上部
電極ELU に印加するバイアス電圧Vg =0とすればよ
い。このときの図2の線α−αに沿う方向のエネルギー
バンド図を図8に示す。このようにバイアス電圧Vg
0としたときには、上部電極ELU から障壁層B内に正
孔が注入され、この正孔が量子ドットQD1 および量子
ドットQD2 内の電子と再結合して光子hν1 ´、hν
2 ´が放出される。これによって、量子ドットQD1
よび量子ドットQD2 内の電子を消去することができ
る。
【0059】このときの光子hν1 ´、hν2 ´の放出
(=1)、非放出(=0)をビット情報Cとする。これ
を表にして表すと、表2に示すようになる。
【0060】
【0061】この表2(真理値表)から、バイアス電圧
g =0とする操作は、量子ドットQD1 および量子ド
ットQD2 内の電子を消去すると同時に、 C=A1 OR A2 の演算を行っていることがわかる。この演算結果Cは、
電子−正孔再結合により放出された光子hν1 ´、hν
2 ´を光検出器(図示せず)で測定することにより得る
ことができる。
【0062】次に、この第1実施例による量子演算素子
の製造方法について図9を参照しながら説明する。ここ
では、井戸層W1 、W2 を形成する物質としてInAs
を用い、障壁層Bを形成する物質としてAlGaSbを
用いるものとする。
【0063】すなわち、まず、図9Aに示すように、例
えばGaSb基板S上に、例えば分子線エピタキシー
(MBE)法、有機金属化学気相成長(MOCVD)
法、有機金属分子線エピタキシー(MOMBE)法など
により、AlGaSb層から成る障壁層Ba、厚さd1
のInAs層から成る井戸層W1 、厚さaのAlGaS
b層から成る障壁層Bb、厚さd2 のInAs層から成
る井戸層W2 、AlGaSb層から成る障壁層Bcを順
次エピタキシャル成長させる。ここで、AlGaSb層
から成る障壁層Baの厚さは例えば数十nm以上とし、
AlGaSb層から成る障壁層Bcの厚さは例えば数n
m以上とする。
【0064】次に、図9Bに示すように、例えば電子線
リソグラフィー法や走査型トンネル顕微鏡(STM)に
よるリソグラフィー法などを用いて、耐ドライエッチン
グ性を有するマスクMを障壁層Bc上に形成する。具体
的には、このマスクMは、例えばSiO2 やSi3 4
などにより形成される。
【0065】次に、マスクMを用いて、異方性の強いド
ライエッチング法、例えばエッチングガスとしてCH4
+HeやSiCl4 +Heなどを用いた反応性イオンエ
ッチング(RIE)法や電子サイクロトロン共鳴(EC
R)を用いた反応性イオンビームエッチング(ECR−
RIBE)法などにより、障壁層Bc、井戸層W2 、障
壁層Bb、井戸層W1 および障壁層Baを基板表面に対
して垂直方向に順次エッチングする。このエッチング
は、GaSb基板Sが露出する直前まで行う。これによ
って、図9Cに示すように、障壁層Bc、井戸層W2
障壁層Bb、井戸層W1 および障壁層Baがロッド状の
形状にエッチングされる。
【0066】次に、図9Dに示すように、上述のエッチ
ングにより除去された部分にAlGaSb層から成る障
壁層Bdをエピタキシャル成長させて埋める。なお、障
壁層Ba、Bb、Bc、Bdと、同じく障壁層となるG
aSb基板Sとの全体が図1および図2の障壁層Bに対
応する。
【0067】次に、マスクMを除去した後、上部電極E
U に対応する形状のレジストパターン(図示せず)を
障壁層Bc、Bd上に形成する。次に、例えば真空蒸着
法により例えばAl膜やAu膜のような金属膜(図示せ
ず)を全面に形成した後、このレジストパターンをその
上に形成された金属膜とともに除去する(リフトオ
フ)。これによって、図1および図2に示すように、上
部電極ELU が形成される。なお、この上部電極ELU
は、障壁層Bc、Bd上に金属膜を形成した後、この金
属膜をエッチングによりパターニングすることによって
も形成することができる。
【0068】この後、上部電極ELU と同様にしてGa
Sb基板Sの裏面に下部電極ELLを形成して、目的と
する量子演算素子を完成させる。
【0069】以上のように、この第1実施例による量子
演算素子によれば、1ビットの情報を量子ドットQD1
および量子ドットQD2 内の1個の電子の有無により表
し、これらの量子ドットQD1 および量子ドットQD2
の間でのこの1個の電子のトンネリングを利用すること
により、AND演算、OR演算またはOR演算とAND
演算とを組み合わせた演算、あるいは、NAND演算、
NOR演算またはNAND演算とNOR演算とを組み合
わせた演算を行うことができる。この場合、これらの演
算は1個の電子のトンネリングを利用して行っているこ
とから、この第1実施例による量子演算素子は極めて低
消費電力である。具体的には、この第1実施例による量
子演算素子によれば、1ビットの演算当たりの消費エネ
ルギーはkB T(約24meV)程度であり、すでに述
べた従来の半導体メモリに比べて1/104 程度であ
る。
【0070】次に、この発明の第2実施例による量子演
算素子について説明する。
【0071】図10はこの第2実施例による量子演算素
子の断面図であり、図2に対応するものである。
【0072】図10に示すように、この第2実施例によ
る量子演算素子は、量子ドットがn段(n≧3)形成さ
れていることを除いて、第1実施例による量子演算素子
と同様な構造を有する。すなわち、この第2実施例によ
る量子演算素子においては、n段の量子ドットQD1
…、QDn-2 、QDn-1 、QDn が形成されている。こ
れらの量子ドットQD1 、…、QDn-2 、QDn-1 、Q
n のそれぞれの井戸層を符号W1 、…、Wn-2 、W
n-1 、Wn で表す。
【0073】上部電極ELU に印加するバイアス電圧V
g =0のときの図10の線β−βに沿う方向のエネルギ
ーバンド図を図11に示す。
【0074】この第2実施例による量子演算素子におい
ては、次の条件(a)、(b)および(c)が満足され
ている。
【0075】 (a)量子ドットQDi (i=1、…、n)内に電子が閉じ込められる条件 (井戸層Wk を形成する物質の電子親和力) <(障壁層Bを形成する物質の電子親和力) (16) (b)各量子ドットQDi 内のビット情報を選択的に出力可能な条件 Ei1−Ei0≠Ej1−Ej0 (17) ここで、Einはi段目の量子ドットQDi のn番目のエ
ネルギー準位である。 (c)温度Tの環境で動作する条件 Ei1−Ei0>kB T、 Ui >kB T (18) ここで、Ui はi段目の量子ドットQDi 内に電子が2
個入ったときに生じるこの量子ドットQDi 内での電子
間クーロン相互作用による1電子状態のエネルギー上昇
分を表す。
【0076】この第2実施例による量子演算素子の入
力、演算および出力の一連の動作を行う間は、第1実施
例による量子演算素子と同様にして、次式が成立するよ
うに上部電極ELU にバイアス電圧Vg を印加してお
く。
【0077】 Ei0<E(i+1)0 <Ei0+Ui (19)
【0078】この第2実施例による量子演算素子への入
力は次のようにして行う。
【0079】すなわち、入力を行うためには、(19)式
の条件を満足するように上部電極ELU にバイアス電圧
g を印加しておき、振動数νn =(En1−En0)/h
を有する単色光を例えば上部電極ELU の開口O1 の部
分に照射して量子ドットQDn 内に電子−正孔対を生成
する。この電子−正孔対のうちの正孔は、次の瞬間に上
部電極ELU に吸い取られるので、結果的に電子を量子
ドットQDn 内に入力することができる。これは第1実
施例による量子演算素子と同様である。
【0080】次に、この第2実施例による量子演算素子
の演算は次のようにして行う。
【0081】上述の入力によって最も低電位側にある量
子ドットQDn 内に入力された電子は、下段の量子ドッ
トQDn-1 、QDn-2 、…に次々にトンネリングしてい
く。ただし、すでに電子がi段目の量子ドットQDi
で入力されている場合には、電子間クーロン相互作用に
より、電子はそれよりも下段の量子ドットにはトンネリ
ングすることができなくなり、i+1段目の量子ドット
QDi+1 内に閉じ込められる。
【0082】n段の量子ドットQD1 〜QDn があると
きは、これらの量子ドットQD1 〜QDn に最大n個の
電子を入れることができるので、n回のビット情報の入
力が可能である。
【0083】いま、i回目に電子を入力する(=1)、
しない(=0)をビット情報Ai とすると、低電位側か
らm番目の量子ドットQDm 内の電子のある(=1)、
なし(=0)を表すビット情報Bm は、 Bm =∪(∩Ak ) で与えられる。ここで、∪はi1 、…、im について取
り、∩はk≠i1 、…、im について取る。
【0084】具体的には、例えばn=4、すなわち4段
の量子ドットQD1 〜QD4 を有する場合、真理値表は
表3に示すようになる。
【0085】 表3 ─────────────────────────── A1 2 3 4 1 2 3 4 ─────────────────────────── 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 ───────────────────────────
【0086】すなわち、表3からわかるように、この場
合には、 B1 =A1 OR A2 OR A3 OR A42 = (A1 AND A2 )OR(A1 AND A3 )OR(A1
AND A4 )OR(A2 AND A3 )OR(A2 AND A4 )OR
(A3 AND A4 ) B3 = (A1 AND A2 AND A3 )OR(A1 AND A2 AN
D A4 )OR(A1 AND A3 AND A4 )OR(A2 AND A3
AND A4 ) B4 =A1 AND A2 AND A3 AND A4 の演算が行われる。
【0087】次に、この第2実施例による量子演算素子
の出力は次のようにして行う。
【0088】すなわち、この第2実施例による量子演算
素子においては、i段目の量子ドットQDi 内のビット
情報は、振動数νi =(Ei1−Ei0)/hを有する単色
光の吸収を測定することにより読み出すことができる。
この場合も、この測定、すなわち読み出しによりビット
情報は失われず、従って何度でも情報の読み出しが可能
であることに注意すべきである。
【0089】この第2実施例による量子演算素子の消去
は、第1実施例による量子演算素子と同様に、上部電極
ELU に印加するバイアス電圧Vg =0とすることによ
り行うことができる。
【0090】この第2実施例による量子演算素子の製造
方法は第1実施例による量子演算素子と同様であるの
で、説明を省略する。
【0091】次に、この発明の第3実施例による量子演
算素子について説明する。
【0092】図12はこの第3実施例による量子演算素
子を示す断面図であり、図2または図10に対応するも
のである。
【0093】図12に示すように、この第3実施例によ
る量子演算素子は、第1実施例による2段の量子ドット
QD1 およびQD2 を有する量子演算素子が2次元アレ
イ状に複数配列された構造を有する。
【0094】この第3実施例による量子演算素子の入
力、演算、出力および消去は、第1実施例による量子演
算素子と同様にして行うことができる。この場合、出力
時に必要な光子の測定は、例えばCCD(電荷結合素
子)のような2次元光センサーを用いることにより行う
ことができる。
【0095】この第3実施例による量子演算素子によれ
ば、第1実施例による量子演算素子と同様に極めて低消
費電力であることに加えて、演算を並列的に行うことが
できることにより高速演算が可能である。
【0096】ところで、従来のディジタルパターン処理
の最大の欠点は、処理に時間がかかることである。すな
わち、従来のディジタルパターン処理においては、膨大
な情報量があるパターンの各画素を1画素ずつ直列的に
処理するため、処理に膨大な時間がかかる。この問題
は、この第3実施例による量子演算素子を用いてパター
ン処理を行うことにより解決することができる。そこ
で、次にこの第3実施例による量子演算素子によりパタ
ーン処理を行う方法について説明する。
【0097】いま、第1実施例による量子演算素子への
入力時と同じ条件下で、この第3実施例による量子演算
素子に、図13Aに示すように、まずパターン{A1
を入力する。すなわち、パターン{A1 }の形状に光を
照射する(光照射部に斜線を施す)。この例において
は、このパターン{A1 }は十字型の形状を有する。こ
の結果、2次元アレー状に配列された複数の1段目の量
子ドットQD1 のうちのパターン{A1 }に対応する部
分に含まれるものだけに電子が入力される。
【0098】次に、図13Bに示すように、上述と同様
にして、別のパターン{A2 }を入力する。この例にお
いては、このパターン{A2 }は円環状の形状を有す
る。この2回目の光照射により、2次元アレー状に配列
された複数の1段目の量子ドットQD1 のうちのパター
ン{A2 }とパターン{A1 }との「和」に対応する部
分に含まれるものだけに電子が入力された状態が実現さ
れる。これによって、2次元アレー状に配列された複数
の1段目の量子ドットQD1 に、{B2 }={A1 }OR
{A2 }のパターンが入力されたことになる。一方、こ
の2回目の光照射により、2次元アレー状に配列された
複数の2段目の量子ドットQD2 のうちのパターン{A
2 }とパターン{A1 }との共通部、すなわち「積」に
対応する部分に含まれるものだけに電子が入力される。
すなわち、2次元アレー状に配列された複数の2段目の
量子ドットQD2 に、{B1 }={A1 }AND {A2
のパターンが入力されたことになる。
【0099】そして、出力時には、2次元アレー状に配
列された複数の1段目の量子ドットQD1 内のビット情
報を読み出すことにより、図14Aに示すような出力パ
ターン{B2 }={A1 }OR{A2 }が得られる(光吸
収が起きる部分に斜線を施す)。一方、2次元アレー状
に配列された複数の2段目の量子ドットQD2 内のビッ
ト情報を読み出すことにより、図14Bに示すような出
力パターン{B1 }={A1 }AND {A2 }が得られ
る。
【0100】これらのパターンの入力、演算、出力など
は高速かつ低消費電力で行うことができる。
【0101】以上のようにして実現されるパターン間の
「和」および「積」は、パターン処理における基本演算
であり、CADやコンピュータ・グラフィックスなどに
おいて不可欠なものである。従って、この第3実施例に
よる量子演算素子は、これらのCADやコンピュータ・
グラフィックスにおける高速プロセッサに適用すること
ができる。
【0102】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【0103】例えば、上述の第1実施例、第2実施例お
よび第3実施例においては、上部電極ELU および下部
電極ELL を金属により形成しているが、これらの上部
電極ELU および下部電極ELL は例えばITO(Indi
um-Tin Oxide)のような透明電極材料により形成しても
よい。このようにすれば、これらの上部電極ELU およ
び下部電極ELL を通しての光入出力が可能となるの
で、上述の第1実施例、第2実施例および第3実施例の
ようにこれらの上部電極ELU および下部電極ELL
開口O1 、O2 を形成する必要がなくなる。
【0104】また、上述の第1実施例において説明した
量子演算素子の製造方法は一例に過ぎず、他の製造方法
を用いてもよいことは言うまでもない。
【0105】また、上述の第1実施例、第2実施例およ
び第3実施例においては、量子ドットをタイプIIのヘ
テロ接合超格子により形成しているが、例えばAlGa
As/GaAs接合のようないわゆるタイプIのヘテロ
接合超格子によりこれらの量子ドットを形成することも
可能である。
【0106】さらに、上述の第1実施例、第2実施例お
よび第3実施例においては、量子ドットに電子を入力
し、この電子を量子ドット間でトンネリングさせている
が、量子ドットに正孔を入力し、この正孔を量子ドット
間でトンネリングさせるようにしてもよい。
【0107】
【発明の効果】以上説明したように、この発明によれ
ば、消費電力が極めて低く、しかも簡単な製造プロセス
により製造することができる量子演算素子を実現するこ
とができる。また、この発明によれば、演算を極めて高
速で行うことができ、消費電力が極めて低く、しかも簡
単な製造プロセスにより製造することができる量子演算
素子を実現することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例による量子演算素子を示
す斜視図である。
【図2】図1の線II−IIに沿う方向の断面図であ
る。
【図3】図2の線α−αに沿う方向のエネルギーバンド
図である。
【図4】この発明の第1実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。
【図5】この発明の第1実施例による量子演算素子の入
力方法を説明するためのエネルギーバンド図である。
【図6】この発明の第1実施例による量子演算素子の演
算方法を説明するためのエネルギーバンド図である。
【図7】この発明の第1実施例による量子演算素子の出
力方法を説明するためのエネルギーバンド図である。
【図8】この発明の第1実施例による量子演算素子の消
去方法を説明するためのエネルギーバンド図である。
【図9】この発明の第1実施例による量子演算素子の製
造方法を説明するための断面図である。
【図10】この発明の第2実施例による量子演算素子を
示す断面図である。
【図11】図10の線β−βに沿う方向のエネルギーバ
ンド図である。
【図12】この発明の第3実施例による量子演算素子を
示す断面図である。
【図13】この発明の第3実施例による量子演算素子を
パターン処理に適用した例を説明するための斜視図であ
る。
【図14】この発明の第3実施例による量子演算素子を
パターン処理に適用した例を説明するための斜視図であ
る。
【符号の説明】
1 〜Wn 井戸層 B 障壁層 QD1 〜QDn 量子ドット ELU 上部電極 ELL 下部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73 29/804

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 互いに電子または正孔のトンネリングが
    可能な間隔で順次配置された複数段の量子箱を有し、 上記量子箱内の上記電子または正孔の有無をビット情報
    とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
    るときには上記任意の段に隣接する段の上記量子箱から
    上記任意の段の上記量子箱への上記電子または正孔のト
    ンネリングが禁止されることを特徴とする量子演算素
    子。
  2. 【請求項2】 互いに電子または正孔のトンネリングが
    可能な間隔で順次配置された複数段の量子箱が2次元ア
    レー状に複数配列された構造を有し、 上記量子箱内の上記電子または正孔の有無をビット情報
    とし、 任意の段の上記量子箱内に上記電子または正孔が存在す
    るときには上記任意の段に隣接する段の上記量子箱から
    上記任意の段の上記量子箱への上記電子または正孔のト
    ンネリングが禁止されることを特徴とする量子演算素
    子。
  3. 【請求項3】 最上段の上記量子箱側が最下段の上記量
    子箱側よりも低い電位になるようにバイアス電圧を印加
    した状態で、上記最上段の上記量子箱の電子−正孔対生
    成エネルギーに共鳴する波長の光を上記最上段の上記量
    子箱に照射して電子−正孔対を生成することにより上記
    最上段の上記量子箱への電子の入力を行い、 第1の出力モードにおいては、それぞれの段の上記量子
    箱のサブバンド間のエネルギー差に共鳴する波長の光を
    上記それぞれの段の上記量子箱に照射して光吸収を測定
    し、 第2の出力モードにおいては、それぞれの段の上記量子
    箱内の電子を正孔と再結合させることにより生じる発光
    を測定するようにしたことを特徴とする請求項1または
    2記載の量子演算素子。
  4. 【請求項4】 上記バイアス電圧を実質的に除去するか
    または上記バイアス電圧と逆極性のバイアス電圧を印加
    して上記それぞれの段の上記量子箱内の電子を正孔と再
    結合させることにより消去を行うようにしたことを特徴
    とする請求項3記載の量子演算素子。
  5. 【請求項5】 上記量子箱はタイプIIのヘテロ接合超
    格子により形成されていることを特徴とする請求項1、
    2、3または4記載の量子演算素子。
JP11414193A 1993-04-16 1993-04-16 量子演算素子およびその使用方法 Expired - Fee Related JP3517897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11414193A JP3517897B2 (ja) 1993-04-16 1993-04-16 量子演算素子およびその使用方法
US08/229,303 US5440148A (en) 1993-04-16 1994-04-18 Quantum operational device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11414193A JP3517897B2 (ja) 1993-04-16 1993-04-16 量子演算素子およびその使用方法

Publications (2)

Publication Number Publication Date
JPH06302804A true JPH06302804A (ja) 1994-10-28
JP3517897B2 JP3517897B2 (ja) 2004-04-12

Family

ID=14630175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11414193A Expired - Fee Related JP3517897B2 (ja) 1993-04-16 1993-04-16 量子演算素子およびその使用方法

Country Status (2)

Country Link
US (1) US5440148A (ja)
JP (1) JP3517897B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244248A (ja) * 1995-04-28 2005-09-08 Fujitsu Ltd 光半導体記憶装置の書込み読出し方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361135B2 (ja) * 1991-12-20 2003-01-07 テキサス インスツルメンツ インコーポレイテツド 量子効果論理ユニットとその製造方法
JP3541425B2 (ja) * 1994-04-21 2004-07-14 ソニー株式会社 量子メモリおよびその動作方法
US5679961A (en) * 1994-09-13 1997-10-21 Kabushiki Kaisha Toshiba Correlation tunnel device
JP3697730B2 (ja) * 1994-11-04 2005-09-21 ソニー株式会社 電荷移動素子およびその動作方法
US5936258A (en) * 1995-04-28 1999-08-10 Fujitsu Limited Optical semiconductor memory device and read/write method therefor
US5559822A (en) * 1995-06-07 1996-09-24 The Regents Of The University Of Colorado Silicon quantum dot laser
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
JP3866836B2 (ja) * 1997-08-14 2007-01-10 富士通株式会社 非線形光学装置
KR100294691B1 (ko) * 1998-06-29 2001-07-12 김영환 다중층양자점을이용한메모리소자및제조방법
US6720589B1 (en) 1998-09-16 2004-04-13 Kabushiki Kaisha Toshiba Semiconductor device
GB2353635B (en) * 1999-07-10 2002-03-20 Toshiba Res Europ Ltd Optical device
JP4029420B2 (ja) * 1999-07-15 2008-01-09 独立行政法人科学技術振興機構 ミリ波・遠赤外光検出器
FR2820517B1 (fr) * 2001-02-02 2003-05-16 Cit Alcatel Absorbant optique saturable et application a la regeneration d'un signal multiplexe en longueur d'onde
JP4688868B2 (ja) * 2005-03-11 2011-05-25 富士通株式会社 量子デバイス、その制御方法及びその製造方法
US20110116441A1 (en) * 2008-05-16 2011-05-19 O3B Limited Systems and methods for satellite communication
GB2495994B (en) * 2011-10-28 2014-03-12 Toshiba Res Europ Ltd Quantum memory
US9619754B2 (en) * 2014-08-13 2017-04-11 The United States Of America, As Represented By The Secretary Of The Navy Single photon source based on a quantum dot molecule in an optical cavity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170044A (ja) * 1985-01-23 1986-07-31 Toshiba Ceramics Co Ltd ウェハ用キャリヤ
US5047810A (en) * 1989-01-09 1991-09-10 At&T Bell Laboratories Optically controlled resonant tunneling electronic devices
GB2256313B (en) 1991-01-04 1995-03-29 Hitachi Europ Ltd Semiconductor device
GB9125727D0 (en) * 1991-12-03 1992-01-29 Hitachi Europ Ltd Non-linear optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244248A (ja) * 1995-04-28 2005-09-08 Fujitsu Ltd 光半導体記憶装置の書込み読出し方法

Also Published As

Publication number Publication date
JP3517897B2 (ja) 2004-04-12
US5440148A (en) 1995-08-08

Similar Documents

Publication Publication Date Title
JP3517897B2 (ja) 量子演算素子およびその使用方法
US6635898B2 (en) Quantum computer
Porod Quantum-dot devices and quantum-dot cellular automata
US7639035B2 (en) Qubit state copying
US6787794B2 (en) Quantum computer
US8148715B2 (en) Solid state charge qubit device
US8190548B2 (en) Systems, devices, and methods for analog processing
US9713199B2 (en) Topological qubit fusion
Mittelstädt et al. Modeling electronic and optical properties of III–V quantum dots—selected recent developments
Neyens et al. Measurements of capacitive coupling within a quadruple-quantum-dot array
US6988058B1 (en) Quantum computation with quantum dots and terahertz cavity quantum electrodynamics
US7135697B2 (en) Spin readout and initialization in semiconductor quantum dots
Kolawole Electronics: From classical to quantum
US10387792B1 (en) Etched spin-qubit for high temperature operation
Yilmaz Domain wall solutions in the nonstatic and stationary Gödel universes<? format?> with a cosmological constant
Chan et al. Few-electron double quantum dots
Baugh et al. Building a spin quantum bit register using semiconductor nanowires
Michniewicz et al. Leveraging Off-the-Shelf Silicon Chips for Quantum Computing
Khordad et al. Absorption threshold frequency of silicon nanowires: Effect of cross section shape
JP3395378B2 (ja) 量子演算素子
JP3653868B2 (ja) 量子演算素子
JPH0778961A (ja) 量子演算素子
Korkusinski et al. Atomistic simulations of long-range strain and spatial asymmetry molecular states of seven quantum dots
Kürtössy et al. Heteroatomic Andreev molecule in a superconducting island-double quantum dot hybrid
De Rinaldis et al. Intrinsic dipole–dipole excitonic coupling in GaN quantum dots: application to quantum information processing

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

LAPS Cancellation because of no payment of annual fees