WO2021040110A1 - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
WO2021040110A1
WO2021040110A1 PCT/KR2019/011276 KR2019011276W WO2021040110A1 WO 2021040110 A1 WO2021040110 A1 WO 2021040110A1 KR 2019011276 W KR2019011276 W KR 2019011276W WO 2021040110 A1 WO2021040110 A1 WO 2021040110A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
electrode
emitting device
electrodes
Prior art date
Application number
PCT/KR2019/011276
Other languages
English (en)
French (fr)
Inventor
김도희
김건호
신용일
심봉주
조현우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/632,058 priority Critical patent/US20220278082A1/en
Priority to EP19943479.6A priority patent/EP4020569A4/en
Publication of WO2021040110A1 publication Critical patent/WO2021040110A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device using a semiconductor light emitting device and a method for manufacturing the same, and more particularly, to a display device using a semiconductor light emitting device having a size of several to tens of ⁇ m and a method of manufacturing the same.
  • LCDs liquid crystal displays
  • OLED organic light-emitting device
  • micro LED displays are competing in the field of display technology to implement large-area displays.
  • micro LED semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less
  • the display does not absorb light using a polarizing plate or the like, very high efficiency can be provided.
  • a large display requires millions of semiconductor light emitting devices, it is difficult to transfer devices compared to other technologies.
  • the self-assembly method is a method in which the semiconductor light emitting device locates itself in a fluid, and is the most advantageous method for realizing a large-screen display device.
  • the self-assembly method includes a method of directly assembling a semiconductor light emitting device to a final substrate to be used in a product, and a method of assembling the semiconductor light emitting device to an assembled substrate and then transferring it to a final substrate through an additional transfer process.
  • the method of assembling directly on the final substrate is efficient in terms of the process, and in the case of using the assembled substrate, there is an advantage in that a structure for self-assembly can be added without limitation, so two methods are selectively used.
  • An object of the present invention is to provide a display device and a method of manufacturing the same, in which a structure capable of using an assembled substrate as a final substrate is implemented.
  • An object of the present invention is to provide a display device in which a structure is implemented and a method of manufacturing the same.
  • a display device includes: a base; Assembly electrodes extending in one direction and formed at predetermined intervals on the base portion; A first dielectric layer stacked on the base portion to cover the assembly electrodes; Seed metals extending in the same direction as the assembly electrodes and formed on the first dielectric layer; A partition wall formed on the first dielectric layer to cover at least a portion of the seed metals while forming cells at predetermined intervals to overlap at least a portion of the assembly electrode along an extension direction of the seed metals; And a semiconductor light emitting device mounted on the cell formed by the partition wall, wherein at least a portion of a bottom surface of the cell is connected to the semiconductor light emitting device mounted on the cell and the seed metal exposed to the inside of the cell It characterized in that the solder portion is formed.
  • the semiconductor light emitting device includes: a first conductivity type electrode; A first conductivity type semiconductor layer formed on the first conductivity type electrode; An active layer formed on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer formed on the active layer; And a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, wherein the solder portion is connected to a first conductivity-type electrode of the semiconductor light emitting device.
  • a first electrode connecting the first conductivity-type electrodes of the semiconductor light emitting devices arranged in a first direction under the base portion is included, and the first direction is the seed electrodes extending therefrom. It is characterized in that it is a direction.
  • it is formed to penetrate the first dielectric layer and the base portion, one side in contact with the solder portion, the other side in contact with the first electrode, characterized in that it comprises an electrode hole filled with a conductive material. It is done.
  • a second electrode extending in a second direction on the partition wall and connecting the second conductivity-type electrodes of the semiconductor light emitting devices arranged in the second direction is included, and the second electrode The direction is characterized in that it is a direction crossing the first direction.
  • a method of manufacturing a display device includes forming assembly electrodes extending in one direction on a base portion at predetermined intervals; Forming a first dielectric layer on the base portion to cover the assembly electrodes; Forming seed metals extending in the same direction as the assembly electrodes on the first dielectric layer; Forming cells on the first dielectric layer at predetermined intervals so as to overlap the assembly electrodes along the extension direction of the seed metals, and forming a partition wall to cover at least a portion of the seed metals; Applying a voltage to the seed metals to form a metal plating layer on one surface of the seed metals exposed inside the cell; Mounting semiconductor light emitting devices in the cell; And melting the seed electrode and the metal plating layer through heat treatment to form a solder part connected to the semiconductor light emitting device seated in the cell.
  • the semiconductor light emitting device includes: a first conductivity type electrode; A first conductivity type semiconductor layer formed on the first conductivity type electrode; An active layer formed on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer formed on the active layer; And a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, wherein the solder portion is connected to a first conductivity-type electrode of the semiconductor light emitting device.
  • the forming of the solder part includes an annealing process.
  • the method includes forming a first electrode connecting the first conductivity type electrodes of the semiconductor light emitting devices arranged in a first direction under the base part, wherein the first direction is the It is characterized in that the seed electrodes are in an extended direction.
  • the method includes forming an electrode hole penetrating the base portion and the first dielectric layer by etching the base portion and the first dielectric layer, wherein one side of the electrode hole is connected to the solder portion. The other side is connected to the first electrode, and the inside is filled with a conductive material.
  • the present embodiment comprising the step of forming a second electrode extending along the second direction on the partition wall and connecting the second conductive type electrodes of the semiconductor light emitting devices arranged along the second direction, and ,
  • the second direction is a direction crossing the first direction.
  • the semiconductor light emitting devices are mounted in the cell using an electric field and a magnetic field after being introduced into a fluid.
  • the self-assembled assembly board of the vertical semiconductor light emitting devices is additionally transferred. There is an effect that can be used directly as a final substrate without a process.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of portion A of the display device of FIG. 1.
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2.
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • 5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • FIG. 6 is a conceptual diagram showing an example of a self-assembly device of a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a block diagram of the self-assembly device of FIG. 6.
  • 8A to 8E are conceptual diagrams illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly device of FIG. 6.
  • FIGS. 8A to 8E are conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8E.
  • FIG. 10 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 11 is an enlarged view of portion A of FIG. 10.
  • FIG. 12 is a cross-sectional view of a display device to which an upper wiring is added according to an embodiment of the present invention.
  • FIG. 13 is a cross-sectional view of a display device to which a lower wiring and an electrode hole are added according to an exemplary embodiment of the present invention.
  • FIGS. 14A to 14K are views sequentially showing steps of a method of manufacturing a display device according to an exemplary embodiment of the present invention.
  • Display devices described herein include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • tablet PC tablet PC
  • ultra book ultra book
  • digital TV digital TV
  • desktop computer desktop computer
  • the configuration according to the embodiment described in the present specification may be applied even if a new product type to be developed later can include a display.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is a partial enlarged view of part A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG.
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • information processed by the controller of the display device 100 may be output from the display module 140.
  • a case 101 in a closed loop shape surrounding an edge of the display module may form a bezel of the display device.
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a micro-sized semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted. It can be provided.
  • a wiring is formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as an individual pixel that emits light.
  • the image displayed on the panel 141 is visual information, and is implemented by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • the micro LED may be a light emitting diode formed in a small size of 100 microns or less.
  • blue, red, and green are respectively provided in the emission region, and a unit pixel may be implemented by a combination thereof. That is, the unit pixel means a minimum unit for implementing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high-power light emitting device that emits various light including blue. Can be.
  • GaN gallium nitride
  • Al aluminum
  • Such a vertical semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 formed on the p-type electrode 156, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer 154. And an n-type semiconductor layer 153 formed thereon, and an n-type electrode 152 formed on the n-type semiconductor layer 153.
  • the p-type electrode 156 located at the bottom may be electrically connected to the p electrode of the wiring board
  • the n-type electrode 152 located at the top may be electrically connected to the n electrode at the top of the semiconductor light emitting device.
  • the vertical semiconductor light emitting device 150 has a great advantage of reducing a chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 250 includes a p-type electrode 256, a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255 , An n-type semiconductor layer 253 formed on the active layer 254, and an n-type electrode 252 disposed horizontally apart from the p-type electrode 256 on the n-type semiconductor layer 253.
  • both the p-type electrode 256 and the n-type electrode 152 may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • Each of the vertical semiconductor light emitting device and the horizontal semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device.
  • gallium nitride GaN
  • indium (In) and/or aluminum (Al) are added together to embody green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, and specifically, the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs
  • the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg at the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si at the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • unit pixels that emit light may be arranged in a high-definition manner in the display panel, thereby implementing a high-definition display device.
  • a semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 must be transferred to a wafer to a predetermined position on the substrate of the display panel. There is pick and place as such transfer technology, but the success rate is low and very long time is required.
  • there is a technique of transferring several elements at once using a stamp or a roll but there is a limit to the yield, so it is not suitable for a large screen display.
  • a new manufacturing method and manufacturing apparatus for a display device capable of solving this problem are proposed.
  • 5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • a method of self-assembling a horizontal type semiconductor light emitting device is illustrated, but this is applicable to a method of self-assembling a vertical type semiconductor light emitting device.
  • a first conductive type semiconductor layer 153, an active layer 154, and a second conductive type semiconductor layer 155 are respectively grown on the growth substrate 159 (FIG. 5A).
  • the first conductive type semiconductor layer 153 When the first conductive type semiconductor layer 153 is grown, next, an active layer 154 is grown on the first conductive type semiconductor layer 153, and then a second conductive type semiconductor is formed on the active layer 154.
  • the layer 155 is grown. In this way, when the first conductive type semiconductor layer 153, the active layer 154, and the second conductive type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductive type semiconductor layer 153 , The active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductive type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductive type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and an example in which the first conductivity type is n-type and the second conductivity type is p-type is also possible.
  • the present embodiment illustrates a case in which the active layer is present, as described above, a structure without the active layer may be possible depending on the case.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO, but is not limited thereto.
  • the growth substrate 1059 may be formed of a material suitable for growth of semiconductor materials or a carrier wafer. It can be formed of a material having excellent thermal conductivity, including a conductive substrate or an insulating substrate, for example, a SiC substrate having a higher thermal conductivity than a sapphire (Al2O3) substrate, or at least one of Si, GaAs, GaP, InP, and Ga2O3. Can be used.
  • isolation is performed so that a plurality of light emitting devices form a light emitting device array. That is, the first conductive type semiconductor layer 153, the active layer 154, and the second conductive type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductive type semiconductor layer 155 are partially removed in the vertical direction, so that the first conductive type semiconductor layer 153 goes to the outside.
  • the exposed mesa process and the isolation of forming a plurality of semiconductor light emitting device arrays by etching the first conductive type semiconductor layer thereafter may be performed.
  • a second conductive type electrode 156 (or a p-type electrode) is formed on one surface of the second conductive type semiconductor layer 155 (FIG. 5C).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto.
  • the first conductive semiconductor layer and the second conductive semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductive type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 1059 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO) (FIG. 5D).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • the semiconductor light emitting devices 150 and a substrate are placed in a chamber filled with a fluid, and the semiconductor light emitting devices are self-assembled to the substrate 1061 using flow, gravity, and surface tension.
  • the substrate may be an assembled substrate 161.
  • the substrate may be a wiring substrate.
  • the present invention illustrates that the substrate is provided as the assembly substrate 161 and the semiconductor light emitting devices 1050 are mounted thereon.
  • Cells into which the semiconductor light emitting devices 150 are inserted may be provided on the assembly substrate 161 to facilitate mounting of the semiconductor light emitting devices 150 on the assembly substrate 161. Specifically, cells in which the semiconductor light emitting devices 150 are mounted are formed on the assembly substrate 161 at a position where the semiconductor light emitting devices 150 are aligned with a wiring electrode. The semiconductor light emitting devices 150 are assembled in the cells while moving in the fluid.
  • the assembled substrate 161 After a plurality of semiconductor light emitting elements are arrayed on the assembled substrate 161, when the semiconductor light emitting elements of the assembled substrate 161 are transferred to a wiring board, a large area can be transferred. Accordingly, the assembled substrate 161 may be referred to as a temporary substrate.
  • the present invention proposes a method and apparatus for minimizing the influence of gravity or friction and preventing non-specific binding in order to increase the transfer yield.
  • a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and the semiconductor light emitting device is seated at a predetermined position using an electric field during the moving process.
  • FIGS. 8A to 8D are conceptual diagrams illustrating a process of self-assembling a semiconductor light emitting device using the self-assembling device of FIG. 6, and FIG. 9 is a conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8D.
  • the self-assembly device 160 of the present invention may include a fluid chamber 162, a magnet 163, and a position control unit 164.
  • the fluid chamber 162 has a space for accommodating a plurality of semiconductor light emitting devices.
  • the space may be filled with a fluid, and the fluid may contain water or the like as an assembly solution.
  • the fluid chamber 162 may be a water tank, and may be configured in an open type.
  • the present invention is not limited thereto, and the fluid chamber 162 may be a closed type in which the space is a closed space.
  • a substrate 161 may be disposed such that an assembly surface on which the semiconductor light emitting devices 150 are assembled faces downward.
  • the substrate 161 is transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted.
  • the stage 165 is positioned by a control unit, through which the substrate 161 may be transferred to the assembly position.
  • the assembly surface of the substrate 161 faces the bottom of the fluid chamber 150 at the assembly position. As illustrated, the assembly surface of the substrate 161 is disposed to be immersed in the fluid in the fluid chamber 162. Accordingly, the semiconductor light emitting device 150 moves to the assembly surface in the fluid.
  • the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
  • the base portion 161a is made of an insulating material, and the plurality of electrodes 161c may be a thin film or thick bi-planar electrode patterned on one surface of the base portion 161a.
  • the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, and ITO.
  • the dielectric layer 161b may be made of an inorganic material such as SiO2, SiNx, SiON, Al2O3, TiO2, and HfO2. Alternatively, the dielectric layer 161b may be formed of a single layer or a multilayer as an organic insulator. The dielectric layer 161b may have a thickness of several tens of nm to several ⁇ m.
  • the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by a partition wall.
  • the cells 161d are sequentially disposed in one direction, and may be made of a polymer material.
  • the partition wall 161e constituting the cells 161d is made to be shared with the neighboring cells 161d.
  • the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially disposed in one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in column and row directions, respectively, and may have a matrix structure.
  • a groove for accommodating the semiconductor light emitting device 150 may be provided, and the groove may be a space defined by the partition wall 161e.
  • the shape of the groove may be the same or similar to the shape of the semiconductor light emitting device. For example, when the semiconductor light emitting device has a square shape, the groove may have a square shape. Further, although not shown, when the semiconductor light emitting device is circular, grooves formed inside the cells may be circular. Furthermore, each of the cells is made to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting device is accommodated in one cell.
  • the plurality of electrodes 161c may include a plurality of electrode lines disposed on the bottom of each of the cells 161d, and the plurality of electrode lines may extend to neighboring cells.
  • the plurality of electrodes 161c are disposed under the cells 161d, and different polarities are respectively applied to generate an electric field in the cells 161d.
  • the dielectric layer may form the bottom of the cells 161d while the dielectric layer covers the plurality of electrodes 161c.
  • the electrodes of the substrate 161 are electrically connected to the power supply unit 171.
  • the power supply unit 171 performs a function of generating the electric field by applying power to the plurality of electrodes.
  • the self-assembly device may include a magnet 163 for applying magnetic force to the semiconductor light emitting devices.
  • the magnet 163 is disposed to be spaced apart from the fluid chamber 162 to apply a magnetic force to the semiconductor light emitting devices 150.
  • the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161, and the position of the magnet is controlled by a position control unit 164 connected to the magnet 163.
  • the semiconductor light emitting device 1050 may include a magnetic material to move in the fluid by the magnetic field of the magnet 163.
  • a semiconductor light emitting device including a magnetic material includes a first conductive type electrode 1052 and a second conductive type electrode 1056, and a first conductive type semiconductor layer on which the first conductive type electrode 1052 is disposed. (1053), a second conductive type semiconductor layer 1055 overlapping with the first conductive type semiconductor layer 1052 and on which the second conductive type electrode 1056 is disposed, and the first and second conductive type semiconductors An active layer 1054 disposed between the layers 1053 and 1055 may be included.
  • the first conductivity type is p-type
  • the second conductivity type may be n-type, and vice versa.
  • it may be a semiconductor light emitting device without the active layer.
  • the first conductive type electrode 1052 may be generated after the semiconductor light emitting device is assembled to the wiring board by self-assembly of the semiconductor light emitting device.
  • the second conductive type electrode 1056 may include the magnetic material.
  • the magnetic material may mean a metal exhibiting magnetism.
  • the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd-based, La-based, and Mn-based.
  • the magnetic material may be provided on the second conductive electrode 1056 in the form of particles.
  • one layer of the conductive type electrode may be formed of a magnetic material.
  • the second conductive type electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b.
  • the first layer 1056a may be formed to include a magnetic material
  • the second layer 1056b may include a metal material other than a magnetic material.
  • the first layer 1056a including a magnetic material may be disposed to contact the second conductivity type semiconductor layer 1055.
  • the first layer 1056a is disposed between the second layer 1056b and the second conductive semiconductor layer 1055.
  • the second layer 1056b may be a contact metal connected to the second electrode of the wiring board.
  • the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductive type semiconductor layer.
  • the self-assembly device includes a magnetic handler that can be automatically or manually moved in the x, y, z axis on the top of the fluid chamber, or the magnet 163 It may be provided with a motor capable of rotating.
  • the magnet handler and the motor may constitute the position control unit 164. Through this, the magnet 163 rotates in a horizontal direction, a clockwise direction, or a counterclockwise direction with the substrate 161.
  • a light-transmitting bottom plate 166 is formed in the fluid chamber 162, and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161.
  • the image sensor 167 may be disposed to face the bottom plate 166 so as to monitor the inside of the fluid chamber 162 through the bottom plate 166.
  • the image sensor 167 is controlled by the control unit 172 and may include an inverted type lens and a CCD so that the assembly surface of the substrate 161 can be observed.
  • the self-assembly device described above is made to use a combination of a magnetic field and an electric field, and if this is used, the semiconductor light emitting devices are seated at a predetermined position on the substrate by the electric field in the process of moving by the position change of the magnet. I can.
  • the assembly process using the self-assembly device described above will be described in more detail.
  • a plurality of semiconductor light emitting devices 1050 including magnetic materials are formed through the process described in FIGS. 5A to 5C.
  • a magnetic material may be deposited on the semiconductor light emitting device.
  • the substrate 161 is transferred to the assembly position, and the semiconductor light emitting devices 1050 are put into the fluid chamber 162 (FIG. 8A).
  • the assembly position of the substrate 161 may be a position disposed in the fluid chamber 162 such that the assembly surface on which the semiconductor light emitting devices 1050 of the substrate 161 are assembled faces downward. I can.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom plate 166.
  • the semiconductor light emitting devices 1050 rise in the fluid toward the substrate 161.
  • the original position may be a position away from the fluid chamber 162.
  • the magnet 163 may be composed of an electromagnet. In this case, electricity is supplied to the electromagnet to generate an initial magnetic force.
  • a separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting devices 1050 may be controlled.
  • the separation distance is controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting devices 1050.
  • the separation distance may be several millimeters to tens of micrometers from the outermost surface of the substrate.
  • magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 move in one direction within the fluid chamber 162.
  • the magnet 163 is moved in a direction horizontal to the substrate, in a clockwise direction, or in a counterclockwise direction (FIG. 8C).
  • the semiconductor light emitting devices 1050 move in a direction horizontal to the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
  • the semiconductor light emitting devices 1050 are moving in a direction horizontal to the substrate 161, they are moved in a direction perpendicular to the substrate 161 by the electric field. It is seated in the set position.
  • the semiconductor light emitting devices 1050 are self-assembled to the assembly position of the substrate 161.
  • cells to which the semiconductor light emitting devices 1050 are inserted may be provided on the substrate 161.
  • a post-process for implementing a display device may be performed by transferring the arranged semiconductor light emitting devices to a wiring board as described above.
  • the magnets so that the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162.
  • the 163 may be moved in a direction away from the substrate 161 (FIG. 8D).
  • the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162.
  • the recovered semiconductor light emitting devices 1050 can be reused.
  • the self-assembly device and method described above focuses distant parts near a predetermined assembly site using a magnetic field to increase assembly yield in a fluidic assembly, and applies a separate electric field to the assembly site to selectively select parts only at the assembly site. Let it be assembled. At this time, the assembly board is placed on the top of the water tank and the assembly surface faces down, minimizing the effect of gravity caused by the weight of the parts, and preventing non-specific binding to eliminate defects. That is, in order to increase the transfer yield, the assembly substrate is placed on the top to minimize the effect of gravity or friction, and to prevent non-specific binding.
  • the present invention it is possible to pixelate a semiconductor light emitting device in a large amount on a small-sized wafer and then transfer it to a large-area substrate. Through this, it is possible to manufacture a large-area display device at low cost.
  • the transfer step may be omitted during the post-process of self-assembly, and a wiring process that electrically connects the electrodes of the substrate and the electrodes of the semiconductor light emitting device may be performed.
  • wiring forming an electrode for wiring on the substrate or connecting a preformed electrode to the electrode of the semiconductor light emitting element
  • the present invention relates to a display device having a structure in which an assembly substrate can be used as a final substrate even when self-assembly of a vertical semiconductor light emitting device in which electrodes are arranged vertically.
  • the present invention relates to a display device. The examples will be described in detail.
  • FIG. 10 is a cross-sectional view of a display device according to an embodiment of the present invention
  • FIG. 11 is an enlarged view of portion A of FIG. 10
  • FIG. 12 is a display device to which an upper wiring is added according to an embodiment of the present invention
  • 13 is a cross-sectional view of a display device to which a lower wiring and an electrode hole are added according to an exemplary embodiment of the present invention.
  • assembly electrodes 1020 for forming an electric field may be formed on the base portion 1010 when self-assembling.
  • the base portion 1010 may be formed of an insulating material, and the assembly electrodes 1020 may extend in one direction and may be formed on the base portion 1010 at predetermined intervals.
  • the assembly electrodes 1020 may be patterned on the base portion 1010.
  • the adjacent assembled electrodes 1020 form a pair electrode, and voltages of different polarities are applied to the pair electrodes, so that an electric field may be formed between the pair electrodes.
  • a first dielectric layer 1030 covering the assembly electrodes 1020 may be formed on the base portion 1010.
  • the first dielectric layer 1030 may be made of an inorganic material such as SiO 2 , SiN x , Al 2 O 3 , TiO 2 , and HfO 2.
  • Seed metals 1040 may be formed on the first dielectric layer 1030.
  • the seed metals 1040 may extend in the same direction as the assembly electrodes 1020 and may be formed on the first dielectric layer 1030 at predetermined intervals.
  • the seed metals 1040 may be formed to a thickness of several tens to several hundreds of nm, and the spacing between the seed metals 1040 may be the same as or narrower than the width of the cell 1060 formed by the partition wall 1050 to be described later. .
  • the seed metals 1040 are
  • a partition wall 1050 may be formed on the first dielectric layer 1030 to cover at least a portion of the seed metals 1040 while forming the cell 1060 along the extension direction of the seed metals 1040.
  • the partition wall 1050 may be formed to cover the entire upper surface or a part of the upper surface of the seed metals 1040, whereby at least side surfaces of the seed metals 1040 may be exposed inside the cell 1060. .
  • the cell 1060 is a region in which the semiconductor light emitting devices 1100, which will be described later, are seated, and may be formed to overlap the assembly electrodes 1020 and, in detail, a part of the pair electrode forming an electric field.
  • the vertical semiconductor light emitting device 1100 of FIG. 9 may be mounted on the cell 1060.
  • the vertical semiconductor light emitting device 1100 is formed on the first conductivity type electrode 1110 and the first conductivity type semiconductor layer 1120 and the first conductivity type semiconductor layer 1120 formed on the first conductivity type electrode 1110.
  • the formed active layer 1130 may include a second conductivity type semiconductor layer 1140 formed on the active layer 1130, and a second conductivity type electrode 1150 formed on the second conductivity type semiconductor layer 1140.
  • a magnetic material for self-assembly may be included in the layer of the first conductivity type electrode 1110.
  • At least a part of the bottom surface of the cell 1060 includes a solder portion connected to the above-described semiconductor light emitting device 1110 and the seed metal 1040 exposed inside the cell 1060 ( 1070) may be formed.
  • the solder part 1070 may be connected to the first conductivity type electrode 1110 of the semiconductor light emitting device 1100 and the seed metal 1040 exposed inside the cell 1060.
  • the solder part 1070 is formed of a metal material to electrically connect the first conductivity type electrode 1110 of the semiconductor light emitting device 1100 and the seed metal 1040 exposed to the inside of the cell 1060.
  • the seed metals 1040 may serve as wiring electrodes.
  • a first electrode 1080 connected to the semiconductor light emitting devices 1100 mounted on the cell 1060 by supplementing the thin seed metals 1040 may be further included. I can.
  • the first electrode 1080 may connect the first conductivity-type electrodes 1110 of the semiconductor light emitting devices 1100 arranged in the first direction under the base portion 1010.
  • the first direction may be a direction in which the seed electrodes 1040 extend.
  • an electrode hole 1031 for connecting the semiconductor light emitting device 1100 and the first electrode 1080 may be further included.
  • the electrode hole 1031 may be formed to penetrate the first dielectric layer 1030 and the base portion 1010, and the inside may be filled with a conductive material.
  • Such an electrode hole 1031 may have one side in contact with the solder portion 1070 formed on the bottom surface of the cell 1060 and the other side with the first electrode 1080, whereby the semiconductor light emitting device 1110 and the first The electrode 1080 can be connected.
  • a second dielectric layer 1200 covering the first electrodes 1080 may be formed under the base portion 1010 on which the first electrode 1080 is formed, and the base portion 1010 is formed by the second dielectric layer 1200.
  • the lower part can be flattened.
  • the second conductivity type electrodes 1150 of the semiconductor light emitting device 1100 arranged along the second direction may be connected by the second electrode 1090.
  • the second electrode 1090 may extend along the second direction on the partition wall 1050, and in this case, the second direction may be a direction crossing the above-described first direction.
  • the semiconductor light emitting devices 1110 may be arranged in a matrix form consisting of a plurality of columns and rows, and a first direction may refer to a row direction, and a second direction may refer to a column direction intersecting the row direction. have.
  • the first direction may mean a column direction
  • the second direction may mean a row direction.
  • FIGS. 14A to 14K are views sequentially showing steps of a method of manufacturing a display device according to an exemplary embodiment of the present invention.
  • a step of forming assembly electrodes 1020 extending in one direction on the base portion 1010 at predetermined intervals may be performed.
  • the assembly electrodes 1020 may be patterned on the base portion 1010 by a photolithography process.
  • the first dielectric layer 1030 may be formed of an insulating and dielectric inorganic material (eg , SiO 2 , SiN x, etc.).
  • the seed metals 1040 may be formed to a thickness of several tens to several hundred nm by deposition.
  • the partition wall 1050 may be formed of an inorganic material (eg , SiO 2 , SiN x emd) or an organic material (eg, a photosensitive polymer), and may have a thickness of several to tens of ⁇ m.
  • an inorganic material eg , SiO 2 , SiN x emd
  • an organic material eg, a photosensitive polymer
  • the partition wall 1050 may form cells 1060 at predetermined intervals along the extension direction of the seed metals 1040, and the cells 1060 may overlap the assembly electrodes 1020. In this case, a part of the seed metal 1040 may be exposed inside the cell 1060.
  • the metal plating layer 1041 may be formed by applying a voltage to the seed metals 1040 to perform electroplating, and one surface of the seed metal 1040 exposed to the inside of the cell 1060, that is, the seed metal 1040 ) May be formed on the side surface of the seed metal 1040 or on a portion of the side surface and the upper surface of the seed metal 1040, and may be formed entirely along the perimeter of the cell 1060.
  • the metal plating layer 1041 may not be formed on at least a part of the bottom surface of the cell 1060, and is preferably May not be formed in the center of the bottom surface of the cell 1060.
  • the material forming the seed metal 1040 may be formed of a material having a lower reactivity than the material forming the metal plating layer 1041, for example, Ti, Al, Ag, Au, Pd, Ni, Cu, etc. Likewise, among the metals forming the electrode, it may be selected and used according to the corresponding conditions.
  • a step of mounting the semiconductor light emitting devices 1100 on the cell 1060 by applying a voltage to the assembly electrodes 1020 may be performed.
  • the semiconductor light emitting devices 1100 may be placed in a fluid and then mounted on the cell 1060 by a self-assembly method using an electric field and a magnetic field.
  • the semiconductor light emitting devices 1100 used for self-assembly may be vertical semiconductor light emitting devices 1100, and detailed information related thereto will be omitted.
  • solder portion 1070 connecting the seed electrode 1040 and the semiconductor light emitting devices 1100 mounted on the cell 1060 through heat treatment.
  • the solder portion 1070 may be formed by melting the seed electrode 1040 and the metal plating layer 1041 during heat treatment, and may be formed to fill the bottom surface of the cell 1060.
  • the heat treatment for forming the solder portion 1070 may include an annealing process.
  • the seed metal 1040 connected to the semiconductor light emitting device 1100 by the solder portion 1070 may serve as a wiring electrode.
  • the first electrode 1080 may be selectively included as an additional lower wiring to compensate. In this case, the following steps are performed. It may contain more.
  • the step of forming the first electrode 1080 extending in the first direction under the base portion 1010 may be further included. Since the first electrode 1080 is formed to extend along the first direction, the first conductivity type electrodes 1110 of the semiconductor light emitting devices 1100 arranged along the first direction can be connected.
  • the first direction may be the same direction as the direction in which the seed metals 1040 extend.
  • a second dielectric layer 1200 may be formed to planarize the lower portion of the base portion 1010 while covering the first electrode 1080.
  • a step of forming an electrode hole 1031 for connecting the first electrode 1080 and the semiconductor light emitting devices 1100 may be performed prior to forming the first electrode 1080.
  • the electrode hole 1031 may be formed by etching the base portion 1010 and the first dielectric layer 1030 and then filling the inside with a conductive material. One side of the electrode hole 1031 may be connected to the solder part 1070 formed on the bottom surface of the cell 1060, and the other side may be connected to the first electrode 1080 formed under the base part 1010.
  • the step of forming the second electrode 1090 connected to the second conductivity type electrode 1150 of the semiconductor light emitting device 1100 may also be performed.
  • the second electrode 1090 may be formed on the partition wall 1050 and extends along a second direction, and second conductivity-type electrodes 1150 of the semiconductor light emitting devices 1100 are arranged along the second direction. ) Can be connected.
  • the second direction may mean a direction crossing the first direction.
  • a layer made of an insulating material may be additionally formed on the second electrode 1090, and a black insulator may be included to improve the contrast ratio.
  • a phosphor layer for implementing a unit pixel may be formed on the semiconductor light emitting device 1100 or a functional layer such as a light transmitting layer may be selectively formed.
  • the assembled semiconductor light emitting devices 1100 may be formed when the assembled semiconductor light emitting devices 1100 are made of only a single color, for example, a blue semiconductor light emitting device.
  • the first conductivity type electrode 1110 of the vertical semiconductor light emitting device 1100 and the seed metal 1040 used as the wiring electrode are connected by the solder part 1070.
  • the self-assembled assembly substrate of the vertical semiconductor light emitting devices 1110 can be used directly as a final substrate without an additional transfer process.

Abstract

본 발명은 자가조립이 진행된 조립 기판을 최종 기판으로 활용할 수 있는 구조가 구현된 디스플레이 장치 및 이의 제조방법에 관한 것으로, 본 발명의 실시예에 따르면, 솔더부에 의해 수직형 반도체 발광소자의 제1 도전형 전극과 배선 전극으로 사용되는 시드 금속이 연결될 수 있어, 수직형 반도체 발광소자들이 자가조립 된 조립 기판을 추가 전사 공정 없이 곧바로 최종 기판으로 활용할 수 있는 효과가 있다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것으로, 특히, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
그러나, LCD의 경우 빠르지 않은 반응 시간과, 백라이트에 의해 생성된 광의 낮은 효율 등의 문제점이 존재하고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 효율이 낮은 취약점이 존재한다.
이에 반해, 디스플레이에 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
한편, 자가조립 방식에는 반도체 발광소자를 제품에 사용될 최종 기판에 직접 조립하는 방식 및 반도체 발광소자를 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식이 있다. 최종 기판에 직접 조립하는 방식은 공정 측면에서 효율적이며, 조립 기판을 이용하는 경우에는 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어 두 방식이 선택적으로 사용되고 있다.
본 발명의 일 목적은, 조립 기판을 최종 기판으로 활용할 수 있는 구조가 구현된 디스플레이 장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
특히, 반도체 발광소자가 조립되는 셀 내부에 솔더부를 형성하여, 전극이 상하로 배치된 수직형 반도체 발광소자가 조립되더라도, 솔더부를 통해 반도체 발광소자와 조립 기판에 형성된 배선 전극이 전기적으로 연결될 수 있는 구조가 구현된 디스플레이 장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 디스플레이 장치는, 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 소정 간격으로 형성되는 조립 전극들; 상기 조립 전극들을 덮도록 상기 베이스부 상에 적층되는 제1 유전체층; 상기 조립 전극들과 동일한 방향으로 연장되며, 상기 제1 유전체층 상에 형성되는 시드 금속들; 상기 제1 유전체층 상에 상기 시드 금속들의 연장 방향을 따라 상기 조립 전극의 적어도 일부와 오버랩 되도록 소정 간격으로 셀을 형성하면서, 상기 시드 금속들의 적어도 일부를 덮도록 형성되는 격벽; 및 상기 격벽에 의해 형성된 상기 셀에 안착되는 반도체 발광소자들을 포함하며, 상기 셀의 바닥면의 적어도 일부에는, 상기 셀에 안착되는 상기 반도체 발광소자 및 상기 셀의 내측에 노출된 상기 시드 금속과 연결되는 솔더부가 형성된 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자는, 제1 도전형 전극; 상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며, 상기 솔더부는, 상기 반도체 발광소자의 제1 도전형 전극과 연결되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 베이스부 하부에 제1 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제1 도전형 전극들을 연결하는 제1 전극을 포함하며, 상기 제1 방향은 상기 시드 전극들이 연장된 방향인 것을 특징으로 한다.
본 실시예에 있어서, 상기 제1 유전체층 및 상기 베이스부를 관통하도록 형성되어, 일측은 상기 솔더부와 접하고, 타측은 상기 제1 전극과 접하며, 내부가 도전성 물질로 충진된 전극홀을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 격벽 상에 제2 방향을 따라 연장되어, 상기 제2 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제2 도전형 전극들을 연결하는 제2 전극을 포함하며, 상기 제2 방향은 상기 제1 방향과 교차하는 방향인 것을 특징으로 한다.
본 발명의 실시예에 따른 디스플레이 장치의 제조방법은, 베이스부 상에 일 방향으로 연장되는 조립 전극들을 소정 간격으로 형성하는 단계; 상기 베이스부 상에 상기 조립 전극들을 덮도록 제1 유전체층을 형성하는 단계; 상기 제1 유전체층 상에 상기 조립 전극들과 동일한 방향으로 연장되는 시드 금속들을 형성하는 단계; 상기 제1 유전체층 상에 상기 시드 금속들의 연장 방향을 따라 상기 조립 전극들과 오버랩 되도록 소정 간격으로 셀을 형성하면서, 상기 시드 금속들의 적어도 일부를 덮도록 격벽을 형성하는 단계; 상기 시드 금속들에 전압을 인가하여, 상기 셀의 내측에 노출된 상기 시드 금속들의 일면에 금속 도금층을 형성하는 단계; 상기 셀에 반도체 발광소자들을 안착시키는 단계; 및 열처리를 통해 상기 시드 전극 및 상기 금속 도금층을 용융시켜 상기 셀에 안착된 상기 반도체 발광소자와 연결되는 솔더부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자는, 제1 도전형 전극; 상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며, 상기 솔더부는, 상기 반도체 발광소자의 제1 도전형 전극과 연결되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 솔더부를 형성하는 단계는, 어닐링(annealing) 과정을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 베이스부 하부에 제1 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제1 도전형 전극들을 연결하는 제1 전극을 형성하는 단계를 포함하며, 상기 제1 방향은, 상기 시드 전극들이 연장된 방향인 것을 특징으로 한다.
본 실시예에 있어서, 상기 베이스부 및 상기 제1 유전체층을 식각하여 상기 베이스부 및 상기 제1 유전체층을 관통하는 전극홀을 형성하는 단계를 포함하며, 상기 전극홀은, 일측은 상기 솔더부와 연결되고, 타측은 상기 제1 전극과 연결되며, 내부는 도전성 물질로 충진된 것을 특징으로 한다.
본 실시예에 있어서, 상기 격벽 상에 제2 방향을 따라 연장되어, 상기 제2 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제2 도전형 전극들을 연결하는 제2 전극을 형성하는 단계를 포함하며, 상기 제2 방향은, 상기 제1 방향과 교차하는 방향인 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자들은, 유체 내 투입된 후 전기장 및 자기장을 이용하여 상기 셀에 안착되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 솔더부에 의해 수직형 반도체 발광소자의 제1 도전형 전극과 배선 전극으로 사용되는 시드 금속이 연결될 수 있어, 수직형 반도체 발광소자들이 자가조립 된 조립 기판을 추가 전사 공정 없이 곧바로 최종 기판으로 활용할 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 11은 도 10의 A부분을 확대하여 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 상부 배선이 추가된 디스플레이 장치의 단면도이다.
도 13은 본 발명의 일 실시예에 따른 하부 배선 및 전극홀이 추가된 디스플레이 장치의 단면도이다.
도 14a 내지 도 14k는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 각 단계들을 순서대로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultra book), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립 하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립 하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층 (153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μ￥μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 반도체 발광소자들이 조립된 기판을 최종 기판으로 활용하는 경우, 자가조립의 후공정 중 전사 단계는 생략될 수 있으며, 기판의 전극과 반도체 발광소자의 전극들을 전기적으로 연결하는 배선 공정이 진행될 수 있다. 즉, 조립 기판을 곧바로 최종 기판으로 활용하기 위해서는, 반도체 발광 소자들이 조립된 상태에서 배선 작업(기판에 배선을 위한 전극을 형성하거나 미리 형성된 전극과 반도체 발광소자의 전극을 연결하는 작업)이 가능해야 한다.
이 때, 도 4와 같이 전극이 동일한 방향에 배치된 플립 칩 타입의 반도체 발광소자의 경우에는, 반도체 발광소자들을 조립한 후 기판의 상부에 전극을 형성한 후 배선 작업을 진행하는 것이 가능하나, 도 3과 같이 전극이 상하로 배치된 수직형 반도체 발광 소자의 경우에는, 기판 하부를 향하여 조립된 반도체 발광소자의 전극을 기판의 전극과 연결시키기 위해서 다른 기판으로 반도체 발광 소자들을 전사하는 과정을 거쳐야 했으며, 이 과정에서 공정 추가에 따른 비용 발생 문제, 반도체 발광소자들의 이탈 등에 따른 수율 감소 문제 등이 발생하게 된다.
본 발명은 전극이 상하로 배치된 수직형 반도체 발광소자를 자가조립 하는 경우에도 조립 기판을 최종 기판으로 사용할 수 있는 구조가 구현된 디스플레이 장치에 관한 것으로, 이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대해 자세하게 설명한다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이고, 도 11은 도 10의 A부분을 확대하여 나타낸 도면이고, 도 12는 본 발명의 일 실시예에 따른 상부 배선이 추가된 디스플레이 장치의 단면도이고, 도 13은 본 발명의 일 실시예에 따른 하부 배선 및 전극홀이 추가된 디스플레이 장치의 단면도이다.
본 발명의 실시예에 따른 디스플레이 장치(1000)는 베이스부(1010) 상에 자가조립 시 전기장 형성을 위한 조립 전극들(1020)이 형성될 수 있다.
베이스부(1010)는 절연성 있는 재질로 형성될 수 있으며, 조립 전극들 (1020)은 일 방향으로 연장되어, 베이스부(1010) 상에 소정 간격으로 형성될 수 있다. 예를 들어, 조립 전극들(1020)은 베이스부(1010) 상에 패턴화 된 것일 수 있다. 인접한 조립 전극들(1020)은 페어 전극을 이루며, 페어 전극에는 서로 다른 극성의 전압이 인가되어 페어 전극 사이에 전기장이 형성될 수 있다.
베이스부(1010) 상에는 조립 전극들(1020)을 덮는 제1 유전체층(1030)이 형성될 수 있다. 제1 유전체층(1030)은 SiO 2, SiN x, Al 2O 3, TiO 2, HfO 2 등의 무기 물질로 이루어질 수 있다.
제1 유전체층(1030) 상에는 시드 금속들(1040)이 형성될 수 있다. 시드 금속들(1040)은 조립 전극들(1020)과 동일한 방향으로 연장되어, 제1 유전체층 (1030) 상에 소정 간격으로 형성될 수 있다.
시드 금속들(1040)은 수십 내지 수백 nm두께로 형성될 수 있으며, 시드 금속들(1040) 사이의 간격은 후술할 격벽(1050)에 의해 형성되는 셀(1060)의 폭과 동일하거나 좁을 수 있다. 또한, 시드 금속들(1040)은
또한, 제1 유전체층(1030) 상에는 시드 금속들(1040)의 연장 방향을 따라 셀(1060)을 형성하면서 시드 금속들(1040)의 적어도 일부를 덮는 격벽(1050)이 형성될 수 있다. 예를 들어, 격벽(1050)은 시드 금속들(1040)의 상면 전체 또는 상면 일부를 덮도록 형성될 수 있으며, 이로써 셀(1060)의 내측에는 적어도 시드 금속들(1040)의 측면이 드러날 수 있다.
한편, 셀(1060)은 후술할 반도체 발광소자들(1100)이 안착되는 영역으로, 조립 전극들(1020), 자세하게는 전기장을 형성하는 페어 전극의 일부와 오버랩 되도록 형성될 수 있다.
본 발명의 실시예에 따르면, 셀(1060)에는 도 9에 따른 수직형 반도체 발광소자(1100)가 안착될 수 있다. 수직형 반도체 발광소자(1100)는 제1 도전형 전극(1110), 제1 도전형 전극(1110) 상에 형성된 제1 도전형 반도체층(1120), 제1 도전형 반도체층(1120) 상에 형성된 활성층(1130), 활성층(1130) 상에 형성된 제2 도전형 반도체층(1140) 및 제2 도전형 반도체층(1140) 상에 형성된 제2 도전형 전극(1150)을 포함할 수 있다. 또한, 제1 도전형 전극(1110) 층에는 자가조립을 위한 자성체가 포함될 수 있다.
또한, 본 발명의 실시예에 따르면, 셀(1060)의 바닥면의 적어도 일부에는 전술한 반도체 발광소자(1110) 및 셀(1060)의 내측에 노출된 시드 금속(1040)과 연결되는 솔더부(1070)가 형성될 수 있다.
구체적으로, 솔더부(1070)는 반도체 발광소자(1100)의 제1 도전형 전극(1110) 및 셀(1060)의 내측에 노출된 시드 금속(1040)과 연결될 수 있다. 더욱 자세하게는, 솔더부(1070)는 금속 물질로 형성되어 반도체 발광소자 (1100)의 제1 도전형 전극(1110)과 셀(1060)의 내측에 노출된 시드 금속 (1040)을 전기적으로 연결할 수 있다. 즉, 본 발명에 따르면, 시드 금속들 (1040)은 배선 전극의 역할을 수행할 수 있다.
한편, 본 발명의 다른 실시예에 따르면, 얇은 두께의 시드 금속들(1040)을 보완하여 셀(1060)에 안착된 반도체 발광소자들(1100)과 연결되는 제1 전극 (1080)을 더 포함할 수 있다.
제1 전극(1080)은 베이스부(1010) 하부에 제1 방향을 따라 배열된 반도체 발광소자들(1100)의 제1 도전형 전극들(1110)을 연결할 수 있다. 여기서, 제1 방향은 시드 전극들(1040)이 연장된 방향일 수 있다.
본 발명의 실시예에 따르면, 제1 전극(1080)이 형성된 경우, 반도체 발광 소자(1100)와 제1 전극(1080)을 연결하기 위한 전극홀(1031)을 더 포함할 수 있다. 전극홀(1031)은 제1 유전체층(1030) 및 베이스부(1010)를 관통하도록 형성될 수 있으며, 내부는 도전성 물질로 충진된 상태일 수 있다. 이와 같은 전극홀(1031)은 일측은 셀(1060)의 바닥면에 형성된 솔더부(1070)와 접하고, 타측은 제1 전극(1080)과 접할 수 있으며, 이로써 반도체 발광소자(1110)와 제1 전극(1080)을 연결할 수 있다.
또한, 제1 전극(1080)이 형성된 베이스부(1010)의 하부에는 제1 전극 (1080)들을 덮는 제2 유전체층(1200)이 형성될 수 있으며, 제2 유전체층 (1200)에 의해 베이스부(1010) 하부는 평탄화 될 수 있다.
한편, 제2 방향을 따라 배열된 반도체 발광소자(1100)의 제2 도전형 전극(1150)들은 제2 전극(1090)에 의해 연결될 수 있다. 제2 전극(1090)은 격벽 (1050) 상에 제2 방향을 따라 연장 형성될 수 있으며, 이 때 제2 방향은 전술한 제1 방향과 교차하는 방향일 수 있다.
예를 들어, 반도체 발광소자(1110)는 복수의 열과 행으로 이루어진 매트릭스 형태로 배열될 수 있으며, 제1 방향은 행 방향을 의미하고, 제2 방향은 행 방향과 교차하는 열 방향을 의미할 수 있다. 또는 제1 방향은 열 방향을 의미하고, 제2 방향은 행 방향을 의미할 수 있다.
이하에서는, 본 발명의 실시예에 따른 디스플레이 장치(1000)를 제조하는 방법에 대하여 설명한다.
도 14a 내지 도 14k는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 각 단계들을 순서대로 나타낸 도면이다.
먼저, 베이스부(1010) 상에 일 방향으로 연장되는 조립 전극들(1020)을 소정 간격으로 형성하는 단계가 수행될 수 있다. 예를 들어, 조립 전극들 (1020)은 포토리소그래피 공정에 의해 베이스부(1010) 상에 패턴화 된 것일 수 있다.
이후, 조립 전극들(1020)을 덮도록 베이스부(1010) 상에 제1 유전체층 (1030)을 형성하는 단계가 수행될 수 있다. 제1 유전체층(1030)은 절연성 및 유전성 있는 무기물질(예: SiO 2, SiN x 등)로 형성될 수 있다.
다음으로, 제1 유전체층(1030) 상에 조립 전극들(1020)과 동일한 방향으로 연장되는 시드 금속들(1040)을 소정 간격으로 형성하는 단계가 수행될 수 있다. 시드 금속들(1040)은 증착에 의해 수십 내지 수백 nm 두께로 형성될 수 있다.
다음으로, 시드 금속들(1040)의 적어도 일부를 덮도록 제1 유전체층 (1030) 상에 격벽(1050)을 적층하는 단계가 수행될 수 있다. 격벽(1050)은 무기물질(예: SiO 2, SiN x emd) 또는 유기물질(예: 감광성 폴리머)로 형성될 수 있으며, 수 내지 수십 ㎛ 두께로 형성될 수 있다.
또한, 격벽(1050)은 시드 금속들(1040)의 연장 방향을 따라 소정 간격으로 셀을(1060)을 형성할 수 있으며, 셀(1060)은 조립 전극들(1020)과 오버랩 될 수 있다. 이 때, 셀(1060)의 내측에는 시드 금속(1040)의 일부가 노출될 수 있다.
다음으로, 시드 금속들(1040)의 일면에 금속 도금층(1041)을 형성하는 단계가 수행될 수 있다. 금속 도금층(1041)은 시드 금속들(1040)에 전압을 인가하여 전기 도금을 실시함으로써 형성될 수 있으며, 셀(1060)의 내측에 노출된 시드 금속(1040)의 일면, 즉, 시드 금속(1040)의 측면 또는 시드 금속 (1040)의 측면 및 상면 일부 상에 형성되어, 전체적으로는 셀(1060)의 둘레를 따라 형성될 수 있다.
다만, 조립 전극(1020)에 의해 형성된 전기장이 금속 도금층(1041)에 의해 차폐되는 것을 방지하기 위해, 금속 도금층(1041)은 셀(1060) 바닥면의 적어도 일부에는 형성되지 않을 수 있으며, 바람직하게는 셀(1060)의 바닥면 중앙부에는 형성되지 않을 수 있다.
한편, 시드 금속(1040)을 형성하는 물질은 금속 도금층(1041)을 형성하는 물질보다 반응성이 낮은 물질로 형성될 수 있으며, 예를 들어, Ti, Al, Ag, Au, Pd, Ni, Cu 등과 같이 전극을 형성하는 금속 중에서 해당 조건에 맞게 선택되어 사용될 수 있다.
다음으로, 조립 전극들(1020)에 전압을 인가하여 셀(1060)에 반도체 발광 소자들(1100)을 안착시키는 단계가 수행될 수 있다. 여기서, 반도체 발광소자들 (1100)은 유체 내 투입된 후 전기장 및 자기장을 이용한 자가조립 방식에 의하여 셀(1060)에 안착될 수 있다.
또한, 자가조립에 사용되는 반도체 발광소자들(1100)은 수직형 반도체 발광소자들(1100)일 수 있으며, 이와 관련한 자세한 내용은 생략한다.
다음으로, 열처리를 통해 시드 전극(1040)과 셀(1060)에 안착된 반도체 발광소자들(1100)을 연결하는 솔더부(1070)를 형성하는 단계가 수행될 수 있다. 구체적으로, 솔더부(1070)는 열처리 시 시드 전극(1040) 및 금속 도금층(1041)이 용융되어 형성될 수 있으며, 셀(1060)의 바닥면을 채우도록 형성될 수 있다.
한편, 솔더부(1070)를 형성하기 위한 열처리에는 어닐링(annealing) 과정을 포함할 수 있다.
이와 같이, 솔더부(1070)에 의해 반도체 발광소자(1100)와 연결된 시드 금속(1040)은 배선 전극의 역할을 수행할 수 있다.
그러나 시드 금속(1040)의 얇은 두께 등으로 인해 충분한 전류량이 확보되지 못할 수 있으므로, 이를 보완하기 위한 추가 하부 배선으로 제1 전극(1080)을 선택적으로 포함할 수 있으며, 이 때, 다음의 단계들을 더 포함할 수 있다.
구체적으로, 베이스부(1010) 하부에 제1 방향을 따라 연장되는 제1 전극 (1080)을 형성하는 단계를 더 포함할 수 있다. 제1 전극(1080)은 제1 방향을 따라 연장 형성되므로, 제1 방향을 따라 배열된 반도체 발광소자들(1100)의 제1 도전형 전극들(1110)을 연결할 수 있다. 여기서, 제1 방향은 시드 금속들 (1040)이 연장된 방향과 동일한 방향일 수 있다.
제1 전극(1080) 형성 후, 제1 전극(1080)을 덮으면서 베이스부(1010)의 하부를 평탄화하는 제2 유전체층(1200)이 형성될 수 있다.
이 때, 제1 전극(1080)을 형성하기에 앞서, 제1 전극(1080)과 반도체 발광소자들(1100)을 연결하기 위한 전극홀(1031)을 형성하는 단계가 수행될 수 있다.
전극홀(1031)은 베이스부(1010) 및 제1 유전체층(1030)을 식각한 후, 도전성 물질로 내부를 충진함으로써 형성될 수 있다. 전극홀(1031)의 일측은 셀 (1060) 바닥면에 형성된 솔더부(1070)와 연결되며, 타측은 베이스부(1010) 하부에 형성되는 제1 전극(1080)과 연결될 수 있다.
한편, 반도체 발광소자(1100)의 제2 도전형 전극(1150)과 연결되는 제2 전극(1090)을 형성하는 단계 또한 수행될 수 있다. 제2 전극(1090)은 격벽 (1050)의 상부에 형성될 수 있으며, 제2 방향을 따라 연장되어, 제2 방향을 따라 배열된 반도체 발광소자들(1100)의 제2 도전형 전극들(1150)을 연결할 수 있다. 이 때, 제2 방향은 제1 방향과 교차하는 방향을 의미할 수 있다.
또한, 도면에는 도시하지 않았으나, 제2 전극(1090)의 상부에도 절연성 있는 물질로 이루어진 층이 추가적으로 형성될 수 있으며, 대비비를 향상시키기 위해 블랙 절연체를 포함할 수 있다.
아울러, 반도체 발광소자(1100)의 상부에는 단위 화소를 구현하기 위한 형광체층이 형성되거나 광투과층과 같은 기능성층이 선택적으로 형성될 수 있다. 형광체층의 경우, 조립된 반도체 발광소자들(1100)이 단일 색상, 예를 들어, 청색 반도체 발광소자만으로 이루어진 경우에 형성될 수 있다.
이상에서 설명한 것과 같이 본 발명의 실시예에 따르면, 솔더부(1070)에 의해 수직형 반도체 발광소자(1100)의 제1 도전형 전극(1110)과 배선 전극으로 사용되는 시드 금속(1040)이 연결될 수 있어, 수직형 반도체 발광소자들(1110)이 자가조립 된 조립 기판을 추가 전사 공정 없이 곧바로 최종 기판으로 활용할 수 있는 효과가 있다.
전술한 본 발명은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (12)

  1. 베이스부;
    일 방향으로 연장되며, 상기 베이스부 상에 소정 간격으로 형성되는 조립 전극들;
    상기 조립 전극들을 덮도록 상기 베이스부 상에 적층되는 제1 유전체층;
    상기 조립 전극들과 동일한 방향으로 연장되며, 상기 제1 유전체층 상에 형성되는 시드 금속들;
    상기 제1 유전체층 상에 상기 시드 금속들의 연장 방향을 따라 상기 조립 전극의 적어도 일부와 오버랩 되도록 소정 간격으로 셀을 형성하면서, 상기 시드 금속들의 적어도 일부를 덮도록 형성되는 격벽; 및
    상기 격벽에 의해 형성된 상기 셀에 안착되는 반도체 발광소자들을 포함하며,
    상기 셀의 바닥면의 적어도 일부에는, 상기 셀에 안착되는 상기 반도체 발광소자 및 상기 셀의 내측에 노출된 상기 시드 금속과 연결되는 솔더부가 형성된 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자는, 제1 도전형 전극;
    상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며,
    상기 솔더부는, 상기 반도체 발광소자의 제1 도전형 전극과 연결되는 것을 특징으로 하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 베이스부 하부에 제1 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제1 도전형 전극들을 연결하는 제1 전극을 포함하며,
    상기 제1 방향은 상기 조립 전극들 및 상기 시드 전극들이 연장된 방향인 것을 특징으로 하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 유전체층 및 상기 베이스부를 관통하도록 형성되어, 일측은 상기 솔더부와 접하고, 타측은 상기 제1 전극과 접하며, 내부가 도전성 물질로 충진된 전극홀을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 격벽 상에 제2 방향을 따라 연장되어, 상기 제2 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제2 도전형 전극들을 연결하는 제2 전극을 포함하며,
    상기 제2 방향은 상기 제1 방향과 교차하는 방향인 것을 특징으로 하는, 디스플레이 장치.
  6. 베이스부 상에 일 방향으로 연장되는 조립 전극들을 소정 간격으로 형성하는 단계;
    상기 베이스부 상에 상기 조립 전극들을 덮도록 제1 유전체층을 형성하는 단계;
    상기 제1 유전체층 상에 상기 조립 전극들과 동일한 방향으로 연장되는 시드 금속들을 형성하는 단계;
    상기 제1 유전체층 상에 상기 시드 금속들의 연장 방향을 따라 상기 조립 전극들과 오버랩 되도록 소정 간격으로 셀을 형성하면서, 상기 시드 금속들의 적어도 일부를 덮도록 격벽을 형성하는 단계;
    상기 시드 금속들에 전압을 인가하여, 상기 셀의 내측에 노출된 상기 시드 금속들의 일면에 금속 도금층을 형성하는 단계;
    상기 셀에 반도체 발광소자들을 안착시키는 단계; 및
    열처리를 통해 상기 시드 전극 및 상기 금속 도금층을 용융시켜 상기 셀에 안착된 상기 반도체 발광소자와 연결되는 솔더부를 형성하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  7. 제6항에 있어서,
    상기 반도체 발광소자는, 제1 도전형 전극;
    상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며,
    상기 솔더부는, 상기 반도체 발광소자의 제1 도전형 전극과 연결되는 것을 특징으로 하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 솔더부를 형성하는 단계는, 어닐링(annealing) 과정을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  9. 제6항에 있어서,
    상기 베이스부 하부에 제1 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제1 도전형 전극들을 연결하는 제1 전극을 형성하는 단계를 포함하며,
    상기 제1 방향은, 상기 시드 전극들이 연장된 방향인 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  10. 제9항에 있어서,
    상기 베이스부 및 상기 제1 유전체층을 식각하여 상기 베이스부 및 상기 제1 유전체층을 관통하는 전극홀을 형성하는 단계를 포함하며,
    상기 전극홀은, 일측은 상기 솔더부와 연결되고, 타측은 상기 제1 전극과 연결되며, 내부는 도전성 물질로 충진된 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  11. 제6항에 있어서,
    상기 격벽 상에 제2 방향을 따라 연장되어, 상기 제2 방향을 따라 배열된 상기 반도체 발광소자들의 상기 제2 도전형 전극들을 연결하는 제2 전극을 형성하는 단계를 포함하며,
    상기 제2 방향은, 상기 제1 방향과 교차하는 방향인 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  12. 제6항에 있어서,
    상기 반도체 발광소자들은, 유체 내 투입된 후 전기장 및 자기장을 이용하여 상기 셀에 안착되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
PCT/KR2019/011276 2019-08-23 2019-09-03 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 WO2021040110A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/632,058 US20220278082A1 (en) 2019-08-23 2019-09-03 Display device using semiconductor light-emitting elements and manufacturing method therefor
EP19943479.6A EP4020569A4 (en) 2019-08-23 2019-09-03 DISPLAY DEVICE USING LIGHT-EMITTING SEMICONDUCTOR ELEMENTS AND PRODUCTION METHOD THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0103773 2019-08-23
KR1020190103773A KR102190064B1 (ko) 2019-08-23 2019-08-23 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2021040110A1 true WO2021040110A1 (ko) 2021-03-04

Family

ID=69809735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/011276 WO2021040110A1 (ko) 2019-08-23 2019-09-03 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20220278082A1 (ko)
EP (1) EP4020569A4 (ko)
KR (1) KR102190064B1 (ko)
WO (1) WO2021040110A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220190193A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display transfer structure and method of manufacturing the same
WO2022149633A1 (ko) * 2021-01-08 2022-07-14 엘지전자 주식회사 자가조립장치 및 자가조립방법
WO2023132385A1 (ko) * 2022-01-06 2023-07-13 엘지전자 주식회사 반도체 발광소자의 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
KR20190004136A (ko) * 2017-07-03 2019-01-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190092330A (ko) * 2019-07-19 2019-08-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190096474A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102111460B1 (ko) * 2018-01-18 2020-05-15 엘지전자 주식회사 반도체 발광소자를 이용한 차량용 램프
US20220415859A1 (en) * 2019-07-01 2022-12-29 Lg Electronics Inc. Display device using micro led, and manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
US20170236811A1 (en) * 2016-02-16 2017-08-17 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
KR20190004136A (ko) * 2017-07-03 2019-01-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190096474A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR20190092330A (ko) * 2019-07-19 2019-08-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR102190064B1 (ko) 2020-12-11
EP4020569A4 (en) 2023-10-04
US20220278082A1 (en) 2022-09-01
EP4020569A1 (en) 2022-06-29
KR20200026714A (ko) 2020-03-11

Similar Documents

Publication Publication Date Title
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020262752A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020235732A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162159A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020256203A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2019203403A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021145498A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021040111A1 (ko) 반도체 발광소자 수거 장치 및 수거 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19943479

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019943479

Country of ref document: EP

Effective date: 20220323