WO2021153833A1 - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
WO2021153833A1
WO2021153833A1 PCT/KR2020/001601 KR2020001601W WO2021153833A1 WO 2021153833 A1 WO2021153833 A1 WO 2021153833A1 KR 2020001601 W KR2020001601 W KR 2020001601W WO 2021153833 A1 WO2021153833 A1 WO 2021153833A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
semiconductor light
substrate
emitting device
Prior art date
Application number
PCT/KR2020/001601
Other languages
English (en)
French (fr)
Inventor
강병준
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP20916323.7A priority Critical patent/EP4099388A4/en
Priority to US17/759,631 priority patent/US20230081184A1/en
Publication of WO2021153833A1 publication Critical patent/WO2021153833A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device using a semiconductor light emitting device and a method for manufacturing the same, and more particularly, to a display device using a semiconductor light emitting device having a size of several to tens of ⁇ m and a method for manufacturing the same.
  • LCDs liquid crystal displays
  • OLED organic light emitting device
  • micro LED displays are competing to implement large-area displays in the display technology field.
  • micro LED semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less
  • very high efficiency can be provided because the display does not absorb light using a polarizing plate or the like.
  • a large display requires millions of semiconductor light emitting devices, it is difficult to transfer the devices compared to other technologies.
  • the self-assembly method is a method in which the semiconductor light emitting device finds its own position in a fluid, and is the most advantageous method for realizing a large-screen display device.
  • the self-assembly method includes a method of directly assembling the semiconductor light emitting device on the final substrate to be used in the product, and a method of assembling the semiconductor light emitting device on the assembly substrate and transferring the semiconductor light emitting device to the final substrate through an additional transfer process.
  • the direct assembly method on the final substrate is efficient in terms of process, and in the case of using the assembly substrate, there is an advantage in that a structure for self-assembly can be added without limitation, so the two methods are selectively used.
  • An object of the present invention is to provide a display device including a semiconductor light emitting device having a structure capable of minimizing a phenomenon in which a semiconductor light emitting device is adsorbed to a surface of a substrate other than a cell during self-assembly.
  • the semiconductor light emitting devices may include: a protective layer; and a pattern layer having one surface in contact with the protective layer, the other surface in contact with the substrate, and a concave-convex structure on the other surface.
  • the semiconductor light emitting devices the first conductivity type semiconductor layer formed on the protective layer; a first conductivity type electrode formed on the first conductivity type semiconductor layer; an active layer formed on the first conductivity-type semiconductor layer; a second conductivity-type semiconductor layer formed on the active layer; and a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, wherein the pattern layer is formed on a surface different from a surface of the protective layer on which the first conductivity-type semiconductor layer is formed.
  • the pattern layer a first layer formed to cover one surface of the protective layer; and a second layer formed on at least a partial region of the first layer.
  • the second layer is characterized in that it includes a plurality of holes formed convexly toward the first layer.
  • the first layer and the second layer are characterized in that they are formed of any one of a metal, an alloy in which two or more metals are mixed, and a dielectric material.
  • the method for manufacturing the above-described display device includes the steps of: (a) forming a plurality of semiconductor light emitting devices on a growth substrate; (b) sequentially forming a passivation layer and a sacrificial layer on the growth substrate to cover the plurality of semiconductor light emitting devices; (c) attaching a transfer substrate to which the plurality of semiconductor light emitting devices are to be transferred on the sacrificial layer and then separating the growth substrate; and (d) forming a pattern layer on one surface of the plurality of semiconductor light emitting devices using a plurality of metal beads.
  • the plurality of semiconductor light emitting devices includes a protective layer, and the pattern layer is formed on one surface of the protective layer.
  • the step (d) may include forming a first layer on one surface of the plurality of semiconductor light emitting devices and one surface of the sacrificial layer; coating the plurality of metal beads on the first layer; forming a second layer in an area on the first layer where the plurality of metal beads are not coated; and removing the plurality of metal beads.
  • the first layer and the second layer are characterized in that formed by a deposition process.
  • the pattern layer includes the first layer and the second layer, and the second layer is characterized in that it includes a plurality of holes convexly formed toward the first layer.
  • the display device includes a semiconductor light emitting device including a pattern layer having a concave-convex structure, it is possible to minimize the phenomenon in which the semiconductor light emitting device is adsorbed to a surface of a substrate other than a cell during self-assembly.
  • the display device can minimize a tailing phenomenon by including a semiconductor light emitting device including a pattern layer having a concave-convex structure, so that the magnet can be operated at a higher speed, and ultimately self-assembly It can contribute to speed improvement and tact time reduction.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of a portion A of the display device of FIG. 1 .
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
  • FIG. 4 is an enlarged view illustrating another embodiment of the semiconductor light emitting device of FIG. 2 .
  • 5A to 5E are conceptual views for explaining a new process for manufacturing the above-described semiconductor light emitting device.
  • FIG. 6 is a conceptual diagram illustrating an example of an apparatus for self-assembly of a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6 .
  • 8A to 8E are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly apparatus of FIG. 6 .
  • FIG. 9 is a conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8E .
  • FIG. 10 is a conceptual diagram of a display device including a semiconductor light emitting device according to the present invention.
  • FIG. 11 is a conceptual diagram of a semiconductor light emitting device according to the present invention.
  • 12A to 12H are conceptual views illustrating a process of manufacturing a semiconductor light emitting device included in the display device according to the present invention.
  • FIGS. 13A to 13D are conceptual views illustrating a process of forming a pattern layer of a semiconductor light emitting device included in a display device according to the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • tablet PC tablet PC
  • ultra book ultra book
  • digital TV digital TV
  • desktop computer desktop computer
  • the configuration according to the embodiment described in this specification can be applied as long as it can include a display even in a new product form to be developed later.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is a partially enlarged view of a portion A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
  • information processed by the control unit of the display apparatus 100 may be output from the display module 140 .
  • a closed-loop case 101 surrounding an edge of the display module may form a bezel of the display device.
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a micro-sized semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted. can be provided.
  • a wiring may be formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as an individual pixel that emits light.
  • the image displayed on the panel 141 is visual information and is realized by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • the micro LED may be a light emitting diode formed in a small size of 100 micro or less.
  • blue, red, and green colors are provided in the light emitting region, respectively, and a unit pixel may be realized by a combination thereof. That is, the unit pixel means a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high power light emitting device that emits various lights including blue.
  • GaN gallium nitride
  • Al aluminum
  • the vertical semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 formed on the p-type electrode 156 , an active layer 154 formed on the p-type semiconductor layer 155 , and an active layer 154 . It includes an n-type semiconductor layer 153 formed on the n-type semiconductor layer 153 , and an n-type electrode 152 formed on the n-type semiconductor layer 153 .
  • the lower p-type electrode 156 may be electrically connected to the p-electrode of the wiring board
  • the upper n-type electrode 152 may be electrically connected to the n-electrode at the upper side of the semiconductor light emitting device.
  • the vertical semiconductor light emitting device 150 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 250 includes a p-type electrode 256 , a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255 . , an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 spaced apart from the p-type electrode 256 in the horizontal direction on the n-type semiconductor layer 253 .
  • both the p-type electrode 256 and the n-type electrode 152 may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • the vertical semiconductor light emitting device and the horizontal semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively.
  • gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to implement a high power light emitting device that emits green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, etc.
  • the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg on the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • the light emitting diodes are very small, unit pixels that emit self-luminescence can be arranged in a high definition in the display panel, thereby realizing a high-definition display device.
  • the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 must be transferred to a predetermined position on the substrate of the display panel on the wafer.
  • There is a pick and place method as such a transfer technology but the success rate is low and a lot of time is required.
  • there is a technique of transferring several devices at a time using a stamp or a roll but it is not suitable for a large screen display due to a limitation in yield.
  • the present invention provides a new manufacturing method and manufacturing apparatus of a display device capable of solving these problems.
  • 5A to 5E are conceptual views for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • a method of self-assembling a horizontal semiconductor light emitting device is exemplified, it is also applicable to a method of self-assembling a vertical semiconductor light emitting device.
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are grown on the growth substrate 159 , respectively ( FIG. 5A ).
  • first conductivity type semiconductor layer 153 After the first conductivity type semiconductor layer 153 is grown, an active layer 154 is grown on the first conductivity type semiconductor layer 153 , and then a second conductivity type semiconductor is grown on the active layer 154 . Layer 155 is grown. In this way, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductivity type semiconductor layer 153 , the active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductivity type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductivity type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and examples in which the first conductivity type is n-type and the second conductivity type is p-type are also possible.
  • the present embodiment exemplifies the case in which the active layer is present, a structure in which the active layer is not present is also possible in some cases as described above.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO, but is not limited thereto.
  • the growth substrate 1059 may be formed of a material suitable for semiconductor material growth, a carrier wafer. It can be formed of a material having excellent thermal conductivity, and includes a conductive substrate or an insulating substrate, for example, a SiC substrate or Si, GaAs, GaP, InP, Ga2O3 that has higher thermal conductivity than a sapphire (Al2O3) substrate. Can be used.
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are removed to form a plurality of semiconductor light emitting devices ( FIG. 5B ).
  • isolation is performed so that a plurality of light emitting devices form a light emitting device array. That is, the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction so that the first conductivity type semiconductor layer 153 is exposed to the outside.
  • the exposed mesa process, and thereafter, the first conductive type semiconductor layer is etched to form a plurality of semiconductor light emitting device arrays by isolation (isolation) may be performed.
  • second conductivity type electrodes 156 are respectively formed on one surface of the second conductivity type semiconductor layer 155 ( FIG. 5C ).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto.
  • the first conductivity type semiconductor layer and the second conductivity type semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductivity type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 1059 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method ( FIG. 5D ).
  • FIG. 5E a step of seating the semiconductor light emitting devices 150 on a substrate in a chamber filled with a fluid is performed.
  • the semiconductor light emitting devices 150 and the substrate are put in a chamber filled with a fluid, and the semiconductor light emitting devices are self-assembled on the substrate 1061 using flow, gravity, surface tension, and the like.
  • the substrate may be the assembly substrate 161 .
  • the substrate may be a wiring substrate.
  • the substrate is provided as the assembly substrate 161 to exemplify that the semiconductor light emitting devices 1050 are mounted.
  • Cells in which the semiconductor light emitting devices 150 are inserted may be provided on the assembly substrate 161 to facilitate mounting of the semiconductor light emitting devices 150 on the assembly substrate 161 .
  • cells in which the semiconductor light emitting devices 150 are seated are formed on the assembly substrate 161 at positions where the semiconductor light emitting devices 150 are aligned with the wiring electrodes.
  • the semiconductor light emitting devices 150 are assembled to the cells while moving in the fluid.
  • the assembly substrate 161 may be referred to as a temporary substrate.
  • the present invention proposes a method and apparatus for minimizing the influence of gravity or frictional force and preventing non-specific binding in order to increase the transfer yield.
  • a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and the semiconductor light emitting device is seated at a preset position using an electric field during the movement process.
  • FIG. 6 is a conceptual diagram illustrating an example of a self-assembly apparatus for a semiconductor light emitting device according to the present invention
  • FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6
  • 8A to 8E are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly apparatus of FIG. 6
  • FIG. 9 is a conceptual diagram for explaining the semiconductor light emitting device of FIGS. 8A to 8E .
  • the self-assembly apparatus 160 of the present invention may include a fluid chamber 162 , a magnet 163 and a position control unit 164 .
  • the fluid chamber 162 has a space for accommodating a plurality of semiconductor light emitting devices.
  • the space may be filled with a fluid, and the fluid may include water as an assembly solution.
  • the fluid chamber 162 may be a water tank and may be configured as an open type.
  • the present invention is not limited thereto, and the fluid chamber 162 may be of a closed type in which the space is a closed space.
  • a substrate 161 may be disposed in the fluid chamber 162 so that an assembly surface on which the semiconductor light emitting devices 150 are assembled faces downward.
  • the substrate 161 may be transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted. The position of the stage 165 is adjusted by the controller, and through this, the substrate 161 can be transferred to the assembly position.
  • the assembly surface of the substrate 161 faces the bottom of the fluid chamber 150 .
  • the assembly surface of the substrate 161 is arranged to be immersed in the fluid in the fluid chamber 162 . Accordingly, the semiconductor light emitting device 150 moves to the assembly surface in the fluid.
  • the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
  • the base portion 161a may be made of an insulating material, and the plurality of electrodes 161c may be a thin film or a thick film bi-planar electrode patterned on one surface of the base portion 161a.
  • the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, ITO, or the like.
  • the dielectric layer 161b is made of an inorganic material such as SiO2, SiNx, SiON, Al2O3, TiO2, HfO2, or the like.
  • the dielectric layer 161b may be formed of a single layer or a multi-layer as an organic insulator.
  • the thickness of the dielectric layer 161b may be in the range of several tens of nm to several ⁇ m.
  • the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by barrier ribs.
  • the cells 161d are sequentially arranged in one direction and may be made of a polymer material.
  • the partition walls 161e forming the cells 161d are shared with the neighboring cells 161d.
  • the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially disposed along one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in the column and row directions, respectively, and may have a matrix structure.
  • a groove for accommodating the semiconductor light emitting device 150 is provided, and the groove may be a space defined by the partition wall 161e.
  • the shape of the groove may be the same as or similar to that of the semiconductor light emitting device.
  • the groove may have a rectangular shape.
  • the grooves formed in the cells may have a circular shape.
  • each of the cells is configured to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting device is accommodated in one cell.
  • the plurality of electrodes 161c may include a plurality of electrode lines disposed at the bottom of each of the cells 161d, and the plurality of electrode lines may extend to adjacent cells.
  • the plurality of electrodes 161c are disposed below the cells 161d, and different polarities are applied to each other to generate an electric field in the cells 161d.
  • the dielectric layer may form the bottom of the cells 161d while covering the plurality of electrodes 161c with the dielectric layer.
  • the electrodes of the substrate 161 are electrically connected to the power supply unit 171 .
  • the power supply unit 171 applies power to the plurality of electrodes to generate the electric field.
  • the self-assembly apparatus may include a magnet 163 for applying a magnetic force to the semiconductor light emitting devices.
  • the magnet 163 is spaced apart from the fluid chamber 162 to apply a magnetic force to the semiconductor light emitting devices 150 .
  • the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161 , and the position of the magnet is controlled by the position controller 164 connected to the magnet 163 .
  • the semiconductor light emitting device 1050 may include a magnetic material to move in the fluid by the magnetic field of the magnet 163 .
  • a semiconductor light emitting device including a magnetic material has a first conductivity type electrode 1052 , a second conductivity type electrode 1056 , and a first conductivity type semiconductor layer in which the first conductivity type electrode 1052 is disposed. (1053), a second conductivity type semiconductor layer 1055 overlapping the first conductivity type semiconductor layer 1052 and disposed with the second conductivity type electrode 1056, and the first and second conductivity type semiconductors an active layer 1054 disposed between the layers 1053 and 1055 .
  • the first conductivity type may be p-type
  • the second conductivity type may be n-type
  • the semiconductor light emitting device without the active layer may be used.
  • the first conductive electrode 1052 may be generated after the semiconductor light emitting device is assembled on the wiring board by self-assembly of the semiconductor light emitting device.
  • the second conductive electrode 1056 may include the magnetic material.
  • the magnetic material may mean a magnetic metal.
  • the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd-based, La-based, and Mn-based materials.
  • the magnetic material may be provided on the second conductive electrode 1056 in the form of particles.
  • a conductive electrode including a magnetic material one layer of the conductive electrode may be formed of a magnetic material.
  • the second conductive electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b.
  • the first layer 1056a may include a magnetic material
  • the second layer 1056b may include a metal material rather than a magnetic material.
  • the first layer 1056a including a magnetic material may be disposed to contact the second conductivity-type semiconductor layer 1055 .
  • the first layer 1056a is disposed between the second layer 1056b and the second conductivity type semiconductor layer 1055 .
  • the second layer 1056b may be a contact metal connected to the second electrode of the wiring board.
  • the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductivity type semiconductor layer.
  • the self-assembly device includes a magnet handler that can be moved automatically or manually in the x, y, and z axes on the upper portion of the fluid chamber, or the magnet 163 . It may be provided with a motor capable of rotating the. The magnet handler and the motor may constitute the position control unit 164 . Through this, the magnet 163 rotates in a horizontal direction, clockwise or counterclockwise with the substrate 161 .
  • a light-transmitting bottom plate 166 may be formed in the fluid chamber 162 , and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161 .
  • An image sensor 167 may be disposed to face the bottom plate 166 to monitor the inside of the fluid chamber 162 through the bottom plate 166 .
  • the image sensor 167 is controlled by the controller 172 and may include an inverted type lens and a CCD to observe the assembly surface of the substrate 161 .
  • the self-assembly apparatus described above is made to use a combination of a magnetic field and an electric field, and when using this, the semiconductor light emitting devices are seated at a predetermined position on the substrate by an electric field in the process of moving by a change in the position of the magnet.
  • the assembly process using the self-assembly apparatus described above will be described in more detail.
  • a plurality of semiconductor light emitting devices 1050 including a magnetic material are formed through the process described with reference to FIGS. 5A to 5C .
  • a magnetic material may be deposited on the semiconductor light emitting device.
  • the substrate 161 is transferred to an assembly position, and the semiconductor light emitting devices 1050 are put into the fluid chamber 162 ( FIG. 8A ).
  • the assembly position of the substrate 161 will be a position in which the fluid chamber 162 is disposed such that the assembly surface of the substrate 161 on which the semiconductor light emitting devices 1050 are assembled faces downward.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom plate 166 .
  • a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 vertically float in the fluid chamber 162 ( FIG. 8B ).
  • the semiconductor light emitting devices 1050 float toward the substrate 161 in the fluid.
  • the original position may be a position deviated from the fluid chamber 162 .
  • the magnet 163 may be configured as an electromagnet. In this case, electricity is supplied to the electromagnet to generate an initial magnetic force.
  • the separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting devices 1050 may be controlled.
  • the separation distance is controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting devices 1050 .
  • the separation distance may be several millimeters to several tens of micrometers from the outermost surface of the substrate.
  • a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 move in one direction in the fluid chamber 162 .
  • the magnet 163 moves in a direction parallel to the substrate, clockwise or counterclockwise ( FIG. 8C ).
  • the semiconductor light emitting devices 1050 move in a direction parallel to the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
  • an electric field is generated by supplying power to the bi-planar electrode of the substrate 161, and using this, assembly is induced only at a preset position. That is, the semiconductor light emitting devices 1050 are self-assembled at the assembly position of the substrate 161 by using the selectively generated electric field. To this end, cells in which the semiconductor light emitting devices 1050 are inserted may be provided on the substrate 161 .
  • the unloading process of the substrate 161 is performed, and the assembly process is completed.
  • the substrate 161 is an assembly substrate
  • a post-process for implementing a display device by transferring the semiconductor light emitting devices arranged as described above to a wiring board may be performed.
  • the magnets after guiding the semiconductor light emitting devices 1050 to the preset position, the magnets so that the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
  • the 163 may be moved in a direction away from the substrate 161 ( FIG. 8D ).
  • the magnet 163 is an electromagnet, the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
  • the recovered semiconductor light emitting devices 1050 can be reused.
  • the self-assembly apparatus and method described above uses a magnetic field to concentrate distant parts near a predetermined assembly site in order to increase the assembly yield in fluidic assembly, and applies a separate electric field to the assembly site so that the parts are selectively transferred only to the assembly site. to be assembled.
  • the assembly board is placed on the upper part of the water tank and the assembly surface is directed downward to minimize the effect of gravity due to the weight of the parts and prevent non-specific binding to eliminate defects. That is, to increase the transfer yield, the assembly substrate is placed on the upper part to minimize the influence of gravity or frictional force, and to prevent non-specific binding.
  • the present invention it is possible to pixelate a semiconductor light emitting device in a large amount on a small-sized wafer and then transfer it to a large-area substrate. Through this, it is possible to manufacture a large-area display device at a low cost.
  • the display device using the semiconductor light emitting device according to the present invention can be implemented in a passive matrix (PM) method or an active matrix (AM) method.
  • PM passive matrix
  • AM active matrix
  • the display device 2000 may include a substrate and semiconductor light emitting devices 2060 having a size of several to several tens of ⁇ m that can be mounted on the substrate through self-assembly.
  • the display device 2000 according to the present invention may consist of only blue semiconductor light emitting devices or may include two or more semiconductor light emitting devices among blue, green, and red semiconductor light emitting devices. That is, the structure of the semiconductor light emitting device 2060 described below can be applied to all of blue, green, and red semiconductor light emitting devices, and in particular, it is meaningful in that it can be applied to red semiconductor light emitting devices.
  • FIG. 10 is a conceptual diagram of a display device including a semiconductor light emitting device according to the present invention.
  • the display device 2000 includes an electrode 2020 assembled on a base portion 2010, a dielectric layer 2030, semiconductor light emitting devices 2060 assembled in a cell 2040, a barrier rib portion 2050, and planarization.
  • the layer 2070 and the wiring electrodes 2080 and 2090 may be formed.
  • the base part 2010 may be a rigid substrate or preferably a flexible substrate.
  • the base part 2010 may include a flexible and insulating polymer material for flexible implementation, and may include, for example, PI, PEN, PET, or the like.
  • the assembly electrodes 2020 extending in one direction may be formed in a plurality of rows on the base part 2010 .
  • a voltage for forming an electric field inducing the semiconductor light emitting device 2060 may be applied to the assembly electrode 2020 . Therefore, the assembled electrode 2020 may be formed of a resistive metal such as Al, Mo, Cu, Ag, Ti, or an alloy made of two or more resistive metals. In addition, the assembled electrode 2020 may be formed to a thickness of several tens to several hundreds of nm.
  • a dielectric layer 2030 may be formed on the base portion 2010 to cover the assembly electrode 2020 .
  • the dielectric layer 2030 may be formed of an inorganic insulating material such as SiO 2 , SiN x , SiON, Al 2 O 3 , TiO 2 , HfO 2 , or the like. However, materials forming the dielectric layer 2030 are not limited to the listed materials.
  • the barrier rib portion 2060 may be stacked on the dielectric layer 2030 to form the cell 2040 .
  • Cells 2040 may be formed in a matrix arrangement.
  • the semiconductor light emitting devices 2060 may be seated inside the cell 2040 .
  • the barrier rib portion 2050 may be formed of an inorganic or organic insulating material.
  • a planarization layer 2070 may be formed on the base portion 2010 to cover the barrier rib portion 2050 and the semiconductor light emitting devices 2060 seated in the cell 2040 .
  • the planarization layer 2070 may also be formed of an inorganic or organic insulating material.
  • Wire electrodes 2080 and 2090 electrically connected to the semiconductor light emitting devices 2060 may be formed on the planarization layer 2070 .
  • the wiring electrodes 2080 and 2090 are a first wiring electrode 2080 connected to the first conductivity type electrode 2065 of the semiconductor light emitting device 2060 and a second wiring electrode connected to the second conductivity type electrode 2066 ( 2090) may be included.
  • the planarization layer 2070 is a first conductive type electrode 2065 and a second conductive type electrode 2066 of the semiconductor light emitting device 2060 . It may include a portion exposing a portion of the.
  • the first wiring electrode 2080 and the second wiring electrode 2090 may be formed to cover the exposed portions of the first conductivity type electrode 2065 and the second conductivity type electrode 2066 of the semiconductor light emitting device 2060, respectively.
  • FIG. 11 is a conceptual diagram of a semiconductor light emitting device according to the present invention.
  • the display device 2000 may include a horizontal type semiconductor light emitting device 2060 having the structure shown in FIG. 11 .
  • the semiconductor light emitting device 2060 includes a passivation layer 2061 , a first conductivity type semiconductor layer 2062 formed on the passivation layer 2061 , and a first conductivity type semiconductor layer 2062 formed on the first conductivity type semiconductor layer 2062 .
  • a second conductivity type electrode 2066 formed thereon may be included.
  • the semiconductor light emitting device 2060 may include a pattern layer 2067 on a surface different from the surface on which the first conductivity type semiconductor layer 2062 of the protective layer 2061 is formed.
  • the first conductivity type semiconductor layer 2062 and the first conductivity type electrode 2065 may be an n-type semiconductor layer and an n-type electrode, respectively, and the second conductivity type semiconductor layer 2064 and the second conductivity type electrode 2066 ) may be a p-type semiconductor layer and a p-type electrode, respectively.
  • the present invention is not necessarily limited thereto, and examples in which the first conductivity type is p-type and the second conductivity type is n-type are also possible.
  • the first conductivity type electrode 2065 may be an electrode for ohmic contact
  • the second conductivity type electrode 2066 may be formed as a transparent electrode as a region in which light generated in the active layer 2063 is emitted.
  • the present invention is not limited thereto, and when the active layer 2063 is formed to overlap the first conductivity-type electrode 2065 , an opposite embodiment is also possible.
  • At least one of the first conductivity type electrode 2065 and the second conductivity type electrode 2066 includes a magnetic layer (not shown) so that the semiconductor light emitting device 2060 can be easily guided by a magnet during self-assembly. can do.
  • the magnetic layer 3012 may be a layer including a magnetic material (eg, Ni, Ti, etc.).
  • the semiconductor light emitting device 2060 may include a passivation layer 2068 formed along a side surface of the semiconductor light emitting device 2060 and an upper surface on which the first and second conductivity-type electrodes 2065 and 2066 are formed.
  • the protective layer 2061 may be a layer for preventing the semiconductor light emitting device 2060 from being damaged in the process of separating the semiconductor light emitting device 2060 from the growth substrate when the semiconductor light emitting device 2060 is manufactured.
  • it may be a layer for preventing the epi layer of the semiconductor light emitting device 2060 from being etched together when the growth substrate is separated by a wet etching method like the red semiconductor light emitting device 2060 .
  • the passivation layer 2061 may be an undoped semiconductor layer.
  • the pattern layer 2067 may have one surface in contact with the protective layer 2061 and the other surface in contact with the substrate. Specifically, the other surface of the pattern layer 2067 may be in contact with the dielectric layer 2030 forming the bottom surface of the cell 2040 in the substrate.
  • the pattern layer 2067 may include a concave-convex structure on the other surface in contact with the substrate.
  • the concave-convex structure reduces the area of the semiconductor light emitting device 2060 in contact with the substrate, thereby minimizing the Van der vaals force acting between the semiconductor light emitting device 2060 and the surface of the substrate, and self-assembly of the semiconductor light emitting device Adsorption to the surface of the substrate other than the cell 2040 by the force during the movement of the 2060 may be minimized.
  • the pattern layer 2067 includes a regular concave-convex structure (the shape, spacing, size/diameter, etc. of the concavities and convexities are the same or almost similar), but Accordingly, the pattern layer 2067 may include an irregular concavo-convex structure as shown in FIG. 11 .
  • the pattern layer 2067 may include a plurality of layers. Specifically, the pattern layer 2067 may include a first layer 2067a formed to cover one surface of the protective layer 2061 and a second layer 2067b formed on at least a partial region of the first layer 2067a. and the second layer 2067b may be a layer including a concave-convex structure.
  • the second layer 2067b may include a plurality of holes (eg, H1 and H2) in the form of a reverse circle convexly formed toward the first layer 2067a as shown in FIG. 11 .
  • the hole may have a concave-convex structure as a whole.
  • the plurality of holes may have different shapes and sizes/diameters, and spacing between the plurality of holes may also be different. Also, some of the plurality of holes may include an island-shaped pattern.
  • the first layer 2067a and the second layer 2067b may be formed of a material capable of a deposition process.
  • Each of the first layer 2067a and the second layer 2067b is a metal (eg, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu, etc.), an alloy in which two or more metals are mixed. and a dielectric material (eg, SiO 2 , SiN x , ZnO, Al 2 O 3 , WO x , MoO x , TiO 2 , NiO, CuO x , HfO x ), identical to each other, or It can be formed from different materials.
  • a metal eg, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu, etc.
  • a dielectric material eg, SiO 2 , SiN x , ZnO, Al 2 O 3 , WO x , MoO x , TiO 2 , NiO, Cu
  • the semiconductor light emitting device 2060 included in the display device 2000 according to the present invention includes a pattern layer 2067 having a concave-convex structure on the rear surface, so that the semiconductor light emitting device 2060 moves only under the influence of magnetic force and electric field during self-assembly. Accordingly, there is an effect that can minimize the phenomenon that the semiconductor light emitting device 2060 is adsorbed to the surface of the substrate other than the cell 2040.
  • the semiconductor light emitting device 2060 having the above-described structure can minimize the tailing phenomenon that occurs when moving by the magnet in the self-assembly process, thereby improving the moving speed of the magnet, thereby improving the self-assembly process speed and tact time. (tact time) can be reduced.
  • the semiconductor light emitting device 2060 which is one configuration of the display device 2000, will be mainly described.
  • 12A to 12H are conceptual views illustrating a process of manufacturing a semiconductor light emitting device included in the display device according to the present invention.
  • the step of (a) forming a plurality of semiconductor light emitting devices 2060 on the growth substrate 3000 may be performed first ( FIGS. 12A and 12B ) ).
  • a protective layer 2061 , a first conductivity type semiconductor layer 2062 , an active layer 2063 , a second conductivity type semiconductor layer 2064 , and a second conductivity type electrode 2066 are formed on the growth substrate 3000 .
  • a first conductivity type electrode 2065 on the first conductivity type semiconductor layer 2062 by mesa etching up to a portion of the first conductivity type semiconductor layer 2062, the bottom surface of the growth substrate 3000 An isolation etching process may be performed until this is revealed.
  • the semiconductor light emitting devices 2060 may be isolated from each other through isolation etching.
  • the growth substrate 3000 may be a sapphire substrate, a Si substrate, a SiC substrate, a GaP substrate, an InP substrate, or a GaAs substrate, but is not limited thereto.
  • the protective layer 2061 , the first conductivity type semiconductor layer 2062 , and the second conductivity type semiconductor layer 2064 may be formed by mainly using GaN and adding In and/or Al together.
  • the conductivity-type semiconductor layer 2062 and the second conductivity-type semiconductor layer 2064 may be doped with an n-type or p-type dopant, respectively.
  • the semiconductor light emitting device 2060 may emit green or blue light.
  • the protective layer 2061 , the first conductivity type semiconductor layer 2062 , and the second conductivity type semiconductor layer 2064 may be formed by using GaInP as a main component and adding Al together.
  • the semiconductor light emitting device 3000 . may emit red light.
  • a manufacturing method in which a GaInP-based semiconductor layer is grown on a GaAs substrate will be described.
  • the above-described mesa and isolation steps may be performed by dry etching, for example, after forming a PR mask pattern, etching may be performed using BCl 3 /Cl 2 /Ar gas. Also, in the corresponding step, the plurality of semiconductor light emitting devices 2060 may be etched so that the side surfaces thereof have a predetermined inclination.
  • the sacrificial layer 3010 may be a layer in which PR is applied on a plurality of layers made of a metal, an adhesive, and an organic film.
  • the transfer substrate 4000 may be a wafer-type rigid substrate such as glass or quartz, or a flexible film-type flexible substrate including a polymer material.
  • an adhesive may be applied to the surface of the transfer substrate 4000 , and the transfer substrate 4000 may be attached to the sacrificial layer 3010 by pressing the adhesive-coated surface to the sacrificial layer 3010 .
  • the growth substrate 3000 may be separated from the transfer substrate 4000 and the semiconductor light emitting devices 2060 by a chemical lift-off (CLO) method.
  • CLO chemical lift-off
  • the step of removing the passivation layer 2068 connecting the adjacent semiconductor light emitting devices 2060 to each other may be further performed.
  • the pattern layer 2067 may include the first layer 2067a and the second layer 2067b as described above.
  • a process of forming the pattern layer 2067 will be described with reference to FIG. 13 .
  • FIGS. 13A to 13D are conceptual views illustrating a process of forming a pattern layer of a semiconductor light emitting device included in a display device according to the present invention.
  • the step of forming the first layer 2067a on one surface of the plurality of semiconductor light emitting devices 2060 and one surface of the sacrificial layer 3010 may be performed ( FIG. 13A ).
  • the first layer 2067a may be formed by a deposition process (eg, sputtering or evaporation).
  • a step of coating or applying a plurality of metal beads b on the first layer 2067a may be performed ( FIG. 13B ).
  • the plurality of metal beads (b) may have a particle diameter of several nm.
  • the drawings show that the plurality of metal beads (b) are regularly distributed on the first layer 2067a through a coating process, they are actually applied by spin coating or the like and are on the first layer 2067a. can be randomly distributed.
  • the first layer 2067a may include a region on which the metal bead (b) is coated and a void region on which the metal bead (b) is not coated.
  • a step of forming a second layer 2067b in a region on the first layer 2067a on which the plurality of metal beads b is not coated may be performed ( FIG. 13C ).
  • the second layer 2067b may also be formed by a deposition process (eg, sputtering or evaporation).
  • the second layer 2067b is deposited on the entire surface of the first layer 2067a, but is not deposited on the coated region of the plurality of metal beads b among the regions of the first layer 2067a, so the second layer 2067b ) may be formed on at least a partial region of the first layer 2067a.
  • the first layer 2067a and the second layer 2067b may be formed of a material that can be deposited because of the deposition process.
  • the first layer 2067a and the second layer 2067b are each a metal (eg, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu, etc.), an alloy in which two or more metals are mixed and a dielectric material (eg, SiO 2 , SiN x , ZnO, Al 2 O 3 , WO x , MoO x , TiO 2 , NiO, CuO x , HfO x ), identical to each other, or It can be formed from different materials.
  • a metal eg, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu, etc.
  • a dielectric material eg, SiO 2 , SiN x , ZnO, Al 2 O 3 , WO x , MoO x , TiO 2 , NiO
  • a step of removing the plurality of metal beads b may be performed, whereby the pattern layer 2067 may be formed on one surface of the semiconductor light emitting device 2060 ( FIG. 13D ).
  • the plurality of metal beads (b) may be removed from the fluid using ultrasonic waves.
  • the step of removing the plurality of metal beads (b), which will be described later, may be performed in a fluid together with the step of removing the sacrificial layer 3010 .
  • the semiconductor light emitting devices 2060 may be separated from the transfer substrate 4000 by removing the sacrificial layer 3010 using an organic solvent ( FIG. 12H ). Meanwhile, the pattern layer 2067 formed on one surface of the sacrificial layer 3010 may be removed together with the sacrificial layer 3010 or removed separately from the sacrificial layer 3010 .
  • the semiconductor light emitting devices 2060 separated from the transfer substrate 4000 may be put into a fluid chamber containing DI after cleaning with an organic solvent and assembled on the substrate through self-assembly.
  • the above-described steps are formed of the pattern layer, except for some material/material changes and steps that are essentially changed according to material/material changes.
  • the forming process and the like may be applied in the same manner.
  • the semiconductor light emitting devices 2060 manufactured by the above manufacturing method may include a protective layer 2061 and a pattern layer 2067 formed on one surface of the protective layer 2061 and having an irregular concavo-convex structure.
  • the second layer 2067b may be a layer including a concave-convex structure, and the concave-convex structure is formed using the nano-beads b as a mask, and thus finally the second layer 2067b.
  • the first layer 2067a may have an overall concave-convex structure due to the plurality of holes convexly formed toward the first layer 2067a.
  • the pattern layer 2067 weakens the force acting between the semiconductor light emitting device 2060 and the surface of the substrate during self-assembly, thereby lowering the probability of erroneous assembly of the semiconductor light emitting device 2060, and tailing when moving by a magnet in the self-assembly process. This has the effect of minimizing the phenomenon.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따르면, 기판 및 상기 기판에 안착된 반도체 발광소자들을 포함하는 디스플레이 장치에 있어서, 상기 반도체 발광소자들은, 보호층; 및 일면은 상기 보호층과 접촉하고, 타면은 상기 기판과 접촉하며, 상기 타면에 요철 구조를 포함하는 패턴층을 포함하는 것을 특징으로 하며, 이러한 구조를 통해 반도체 발광 소자가 셀 이외의 기판 표면에 흡착되는 현상을 최소화할 수 있는 효과가 있다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것으로, 특히 수 내지 수십 ㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
한편, 디스플레이에 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립(Self-assembly) 등이 있다. 이 중에서 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
자가조립 방식에는 반도체 발광소자를 제품에 사용될 최종 기판에 직접 조립하는 방식 및 반도체 발광소자를 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식이 있다. 최종 기판에 직접 조립하는 방식은 공정 측면에서 효율적이며, 조립 기판을 이용하는 경우에는 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어 두 방식이 선택적으로 사용되고 있다.
본 발명은 자가조립 시 반도체 발광소자가 셀 이외의 기판 표면에 흡착되는 현상을 최소화할 수 있는 구조를 갖는 반도체 발광소자를 포함하는 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 기판 및 상기 기판에 안착된 반도체 발광소자들을 포함하는 디스플레이 장치에 있어서, 상기 반도체 발광소자들은, 보호층; 및 일면은 상기 보호층과 접촉하고, 타면은 상기 기판과 접촉하며, 상기 타면에 요철 구조를 포함하는 패턴층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자들은, 상기 보호층 상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 제1 도전형 전극; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며, 상기 패턴층은, 상기 보호층의 상기 제1 도전형 반도체층이 형성된 면과 다른 면에 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 패턴층은, 상기 보호층의 일면을 덮도록 형성된 제1층; 및 상기 제1층의 적어도 일부 영역 상에 형성된 제2층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제2층은, 상기 제1층을 향하여 볼록하게 형성된 복수의 홀들을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제1층 및 제2층은, 금속, 2 이상의 금속이 혼합된 합금 및 유전 물질 중 어느 하나로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 전술한 디스플레이 장치의 제조방법은 (a) 성장기판 상에 복수의 반도체 발광소자들을 형성하는 단계; (b) 상기 복수의 반도체 발광소자들을 덮도록 상기 성장기판 상에 패시베이션층 및 희생층을 차례로 형성하는 단계; (c) 상기 희생층 상에 상기 복수의 반도체 발광소자들을 전사시킬 전사 기판을 부착한 후, 상기 성장기판을 분리시키는 단계; 및 (d) 복수의 금속 비드를 이용하여 상기 복수의 반도체 발광소자들의 일면에 패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 복수의 반도체 발광소자들은, 보호층을 포함하며, 상기 패턴층은, 상기 보호층의 일면에 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 (d) 단계는, 상기 복수의 반도체 발광소자들의 일면 및 상기 희생층의 일면에 제1층을 형성하는 단계; 상기 제1층 상에 상기 복수의 금속 비드를 코팅하는 단계; 상기 복수의 금속 비드가 코팅되지 않은 상기 제1층 상의 영역에 제2층을 형성하는 단계; 및 상기 복수의 금속 비드를 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제1층 및 제2층은 증착 공정에 의해 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 패턴층은, 상기 제1층 및 제2층을 포함하며, 상기 제2층은, 상기 제1층을 향하여 볼록하게 형성된 복수의 홀들을 포함하는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치는 요철 구조의 패턴층을 포함하는 반도체 발광소자를 포함함으로써 자가조립 시 반도체 발광소자가 셀 이외의 기판 표면에 흡착되는 현상을 최소화할 수 있는 효과가 있다.
또한, 본 발명에 따른 디스플레이 장치는 요철 구조의 패턴층을 포함하는 반도체 발광소자를 포함함으로써 테일링(tailing) 현상을 최소화할 수 있고, 이에 자석을 보다 빠른 속도로 운용할 수 있으며, 궁극적으로 자가조립 속도 향상 및 택 타임(tact time) 저감에 기여할 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 본 발명에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 개념도이다.
도 11은 본 발명에 따른 반도체 발광소자의 개념도이다.
도 12a 내지 도 12h는 본 발명에 따른 디스플레이 장치에 포함되는 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다.
도 13a 내지 도 13d는 본 발명에 따른 디스플레이 장치에 포함되는 반도체 발광소자의 패턴층을 형성하는 공정을 나타내는 개념도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultra book), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립 하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립 하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층 (153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μ￥μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 대해 설명한다.
본 발명에 따른 반도체 발광소자를 이용한 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식 또는 액티브 매트릭스(Active Matrix, AM) 방식으로 구현 가능하다.
본 발명에 따른 디스플레이 장치(2000)는 기판 및 자가조립을 통해 기판에 안착될 수 있는 수 내지 수십 ㎛ 크기의 반도체 발광소자들(2060)을 포함할 수 있다.
본 발명에 따른 디스플레이 장치(2000)는 청색 반도체 발광소자들만으로 이루어지거나 또는 청색, 녹색 및 적색 반도체 발광소자들 중 2 이상의 반도체 발광소자들을 포함할 수 있다. 즉, 이하에서 설명하는 반도체 발광소자(2060)의 구조는 청색, 녹색 및 적색 반도체 발광소자들에 모두 적용될 수 있으며, 특히, 적색 반도체 발광소자들에 적용될 수 있는 점에 의의가 있다.
먼저, 도 10을 참조하여 본 발명에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 구조에 대해 설명한다.
도 10은 본 발명에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 개념도이다.
본 발명에 따른 디스플레이 장치(2000)는 베이스부(2010) 상에 조립 전극 (2020), 유전체층(2030), 셀(2040)에 조립된 반도체 발광소자들(2060), 격벽부 (2050), 평탄화층(2070) 및 배선 전극(2080, 2090) 등이 형성된 것일 수 있다.
베이스부(2010)는 리지드 기판 또는 바람직하게 플랙서블 기판일 수 있다. 베이스부(2010)는 플랙서블 구현을 위해 유연성 및 절연성 있는 폴리머(polymer) 재질을 포함할 수 있으며, 예를 들어, PI, PEN, PET 등을 포함할 수 있다.
베이스부(2010) 상에는 일 방향으로 연장되는 조립 전극(2020)이 복수의 열로 형성될 수 있다. 조립 전극(2020)에는 반도체 발광소자(2060)를 유도하는 전기장을 형성하기 위한 전압이 인가될 수 있다. 따라서 조립 전극(2020)은 Al, Mo, Cu, Ag, Ti 등과 같은 비저항 금속 또는 2 이상의 비저항 금속들로 이루어진 합금으로 형성될 수 있다. 또한, 조립 전극(2020)은 수십 내지 수백 nm의 두께로 형성될 수 있다.
또한, 베이스부(2010) 상에는 조립 전극(2020)을 덮도록 유전체층(2030)이 형성될 수 있다. 유전체층(2030)은 SiO 2, SiN x, SiON, Al 2O 3, TiO 2, HfO 2 등과 같은 무기 절연물질로 형성될 수 있다. 다만, 유전체층(2030)을 형성하는 물질은 나열된 물질들로 한정되지 않는다.
유전체층(2030) 상에는 격벽부(2060)가 셀(2040)을 형성하면서 적층될 수 있다. 셀(2040)은 매트릭스 배열로 형성될 수 있다. 셀(2040)의 내부에는 반도체 발광소자들(2060)이 안착될 수 있다. 격벽부(2050)는 무기 또는 유기 절연물질로 형성될 수 있다.
또한, 베이스부(2010) 상에는 격벽부(2050) 및 셀(2040)에 안착된 반도체 발광소자들(2060)을 덮도록 평탄화층(2070)이 형성될 수 있다. 평탄화층(2070) 또한 무기 또는 유기 절연물질로 형성될 수 있다.
평탄화층(2070) 상에는 반도체 발광소자들(2060)과 전기적으로 연결되는 배선 전극(2080, 2090)이 형성될 수 있다. 배선 전극(2080, 2090)은 반도체 발광 소자(2060)의 제1 도전형 전극(2065)과 연결되는 제1 배선 전극(2080) 및 제2 도전형 전극(2066)과 연결되는 제2 배선 전극(2090)을 포함할 수 있다.
반도체 발광소자들(2060)과 배선 전극(2080, 2090)의 전기적 연결을 위해 평탄화층(2070)은 반도체 발광소자(2060)의 제1 도전형 전극(2065) 및 제2 도전형 전극(2066)의 일부를 노출시키는 부분을 포함할 수 있다. 제1 배선 전극 (2080) 및 제2 배선 전극(2090)은 각각 반도체 발광소자(2060)의 제1 도전형 전극(2065) 및 제2 도전형 전극(2066)의 노출된 부분을 덮도록 형성될 수 있다.
다음으로는, 도 11을 참조하여, 본 발명에 따른 디스플레이 장치(2000)에 포함된 반도체 발광소자(2060)에 대하여 설명한다.
도 11은 본 발명에 따른 반도체 발광소자의 개념도이다.
본 발명에 따른 디스플레이 장치(2000)는 도 11과 같은 구조의 수평형 반도체 발광소자(2060)를 포함할 수 있다.
본 발명에 따르면, 반도체 발광소자(2060)는 보호층(2061), 보호층(2061) 상에 형성된 제1 도전형 반도체층(2062), 제1 도전형 반도체층(2062) 상에 형성된 제1 도전형 전극(2065), 제1 도전형 반도체층(2062) 상에 형성된 활성층 (2063), 활성층(2063) 상에 형성된 제2 도전형 반도체층(2064) 및 제2 도전형 반도체층(2064) 상에 형성된 제2 도전형 전극(2066)을 포함할 수 있다. 또한, 반도체 발광소자(2060)는 보호층(2061)의 제1 도전형 반도체층(2062)이 형성된 면과 다른 면에 패턴층(2067)을 포함할 수 있다.
제1 도전형 반도체층(2062) 및 제1 도전형 전극(2065)은 각각 n형 반도체층 및 n형 전극이 될 수 있으며, 제2 도전형 반도체층(2064) 및 제2 도전형 전극(2066)은 각각 p형 반도체층 및 p형 전극이 될 수 있다. 다만, 반드시 이에 한정되는 것은 아니고, 제1 도전형이 p형이 되고, 제2 도전형이 n형이 되는 예시도 가능하다.
도 11에서, 제1 도전형 전극(2065)은 오믹 컨택을 위한 전극일 수 있으며, 제2 도전형 전극(2066)은 활성층(2063)에서 생성된 광이 발광되는 영역으로 투명 전극으로 형성될 수 있다. 다만, 이에 한정되지 않고, 활성층(2063)이 제1 도전형 전극(2065)과 오버랩 되도록 형성되는 경우, 반대의 실시예도 가능하다.
또한, 자가조립 시 반도체 발광소자(2060)가 자석에 의해 용이하게 유도될 수 있도록 제1 도전형 전극(2065) 및 제2 도전형 전극(2066) 중 적어도 어느 하나는 자성층(미도시)을 포함할 수 있다. 자성층(3012)은 자성체(예를 들어, Ni, Ti 등)를 포함하는 층일 수 있다.
또한, 반도체 발광소자(2060)는 반도체 발광소자(2060)의 측면 및 제1 및 제2 도전형 전극(2065, 2066)이 형성된 상면을 따라 형성된 패시베이션층 (2068)을 포함할 수 있다.
본 발명에 따르면, 보호층(2061)은 반도체 발광소자(2060) 제작 시 성장 기판으로부터 반도체 발광소자(2060)를 분리시키는 과정에서 반도체 발광소자 (2060)가 손상되는 것을 방지하기 위한 층일 수 있다. 특히, 적색 반도체 발광 소자(2060)와 같이 습식 식각 방식으로 성장기판을 분리시킬 때 반도체 발광소자 (2060)의 에피층이 함께 식각되는 것을 방지하기 위한 층일 수 있다. 예를 들어, 보호층(2061)은 언도프드(undoped) 반도체층일 수 있다.
패턴층(2067)은 일면은 보호층(2061)과 접촉하고, 타면은 기판과 접촉할 수 있다. 구체적으로, 패턴층(2067)의 타면은 기판에서 셀(2040)의 바닥면을 형성하는 유전체층(2030)과 접촉할 수 있다.
패턴층(2067)은 기판과 접촉하는 타면에 요철 구조를 포함할 수 있다. 요철 구조는 기판과 접촉하는 반도체 발광소자(2060)의 면적을 줄여, 반도체 발광소자(2060)와 기판 표면 사이에 작용하는 반데르 발스(Van der vaals) 힘을 최소화하고, 자가조립 시 반도체 발광소자(2060)가 이동하는 과정에서 상기 힘에 의해 셀(2040) 이외의 기판 표면에 흡착되는 현상을 최소화할 수 있다.
본 명세서에 첨부된 도면들 중 일부는 패턴층(2067)이 규칙적인 요철 구조 (요철의 형상, 간격, 크기/직경 등이 동일하거나 거의 유사)를 포함하는 것으로 도시하고 있으나, 후술할 제조방법에 의하면 패턴층(2067)은 도 11과 같이 불규칙적인 요철 구조를 포함할 수 있다.
패턴층(2067)은 복수의 층으로 이루어질 수 있다. 구체적으로, 패턴층 (2067)은 보호층(2061)의 일면을 덮도록 형성된 제1층(2067a) 및 제1층 (2067a)의 적어도 일부 영역 상에 형성된 제2층(2067b)을 포함할 수 있으며, 제2층(2067b)은 요철 구조를 포함하는 층일 수 있다.
제2층(2067b)은 도 11과 같이 제1층(2067a)을 향하여 볼록하게 형성된 리버스 서클(reverse circle) 형태의 복수의 홀들(예를 들어, H1, H2)을 포함할 수 있으며, 복수의 홀들에 의해 전체적으로 요철 구조를 가질 수 있다. 복수의 홀들은 형상 및 크기/직경이 상이할 수 있으며, 복수의 홀들 사이의 간격 또한 상이할 수 있다. 또한, 복수의 홀들 중 일부는 아일랜드 형태의 패턴을 포함할 수 있다.
제1층(2067a) 및 제2층(2067b)은 증착 공정이 가능한 소재로 형성될 수 있다. 제1층(2067a) 및 제2층(2067b)은 각각 금속(예를 들어, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu 등), 2 이상의 금속이 혼합된 합금 및 유전 물질(예를 들어, SiO 2, SiN x, ZnO, Al 2O 3, WO x, MoO x, TiO 2, NiO, CuO x, HfO x) 중 어느 하나로 형성될 수 있으며, 서로 동일하거나 또는 상이한 소재로 형성될 수 있다.
본 발명에 따른 디스플레이 장치(2000)에 포함된 반도체 발광소자(2060)는 후면에 요철 구조의 패턴층(2067)을 포함함으로써 자가조립 시 반도체 발광소자 (2060)가 자기력 및 전기장의 영향에 의해서만 움직일 수 있도록 할 수 있으며, 이에 따라 반도체 발광소자(2060)가 셀(2040) 이외의 기판 표면에 흡착되는 현상을 최소화할 수 있는 효과가 있다.
또한, 전술한 구조의 반도체 발광소자(2060)는 자가조립 과정에서 자석에 의한 이동 시 발생하는 tailing 현상을 최소화할 수 있어 자석의 이동 속도를 향상시킬 수 있으며 이에 자가조립 공정 속도를 향상시키고 택 타임(tact time)을 저감할 수 있는 효과가 있다.
다음으로는, 도 12 및 도 13을 참조하여 전술한 반도체 발광소자(2060)를 포함하는 디스플레이 장치(2000)의 제조방법에 대해 설명한다.
특히, 이하에서는 디스플레이 장치(2000)의 일 구성인 반도체 발광소자 (2060)의 제작방법을 중심으로 설명한다.
도 12a 내지 도 12h는 본 발명에 따른 디스플레이 장치에 포함되는 반도체 발광소자를 제작하는 공정을 나타내는 개념도들이다.
본 발명에 따르면, 반도체 발광소자(2060)를 제작하기 위해 먼저 (a) 성장기판(3000) 상에 복수의 반도체 발광소자들(2060)을 형성하는 단계가 수행될 수 있다(도 12a 및 도 12b).
자세하게는, 성장기판(3000) 상에 보호층(2061), 제1 도전형 반도체층 (2062), 활성층(2063), 제2 도전형 반도체층(2064) 및 제2 도전형 전극(2066)을 형성하고, 제1 도전형 반도체층(2062)의 일부까지 메사 식각하여 제1 도전형 반도체층(2062) 상에 제1 도전형 전극(2065)을 형성한 후, 성장기판(3000)의 바닥면이 드러날 때까지 아이솔레이션 식각 공정이 진행될 수 있다. 반도체 발광소자들(2060)은 아이솔레이션 식각을 통해 서로 고립될 수 있다.
본 단계에서, 성장기판(3000)은 사파이어 기판, Si 기판, SiC 기판, GaP 기판, InP 기판 또는 GaAs 기판 등일 수 있으며, 이에 한정하지 않는다.
또한, 보호층(2061), 제1 도전형 반도체층(2062) 및 제2 도전형 반도체층 (2064)은 GaN을 주로 하여 In 및/또는 Al이 함께 첨가되어 형성될 수 있으며, 특히, 제1 도전형 반도체층(2062) 및 제2 도전형 반도체층(2064)은 각각 n형 또는 p형 도펀트(dopant)로 도핑될 수 있다. 이와 같이 반도체층이 GaN을 주로 하여 형성된 경우, 반도체 발광소자(2060)는 녹색 또는 청색 광을 발광할 수 있다.
또는, 보호층(2061), 제1 도전형 반도체층(2062) 및 제2 도전형 반도체층 (2064)은 GaInP를 주로 하여 Al이 함께 첨가되어 형성될 수 있으며, 이 경우 반도체 발광소자(3000)는 적색 광을 발광할 수 있다. 본 명세서에서는 GaAs 기판 상에 GaInP 계열의 반도체층을 성장시킨 제조방법에 대하여 설명한다.
전술한 메사 및 아이솔레이션 단계는 건식 식각에 의할 수 있으며, 예를 들어, PR 마스크 패턴을 형성한 후, BCl 3/Cl 2/Ar 가스를 이용하여 식각이 수행될 수 있다. 또한, 해당 단계에서, 복수의 반도체 발광소자들(2060)은 측면이 소정 기울기를 갖도록 식각될 수 있다.
다음으로, (b) 복수의 반도체 발광소자들(2060)을 덮도록 성장기판(3000) 상에 패시베이션층(2068) 및 희생층(3010)을 차례로 형성하는 단계가 수행될 수 있다(도 12b 및 도 12c). 예를 들어, 희생층(3010)은 메탈, 점착제, 유기 필름으로 이루어진 복수의 레이어 상에 PR이 도포된 층일 수 있다.
다음으로, (c) 희생층(3010) 상에 복수의 반도체 발광소자들(2060)을 전사시킬 전사기판(4000)을 부착한 후 성장기판(3000)을 분리시키는 단계가 수행될 수 있다(도 12d 내지 도 12f).
본 단계에서, 전사기판(4000)은 유리, 쿼츠 등과 같은 웨이퍼 타입의 리지드 기판이거나, 폴리머 재질을 포함하는 유연성 있는 필름 타입의 플랙서블 기판일 수 있다. 또한, 전사기판(4000)의 표면에는 점착제가 도포되어 있을 수 있으며, 점착제가 도포된 면을 희생층(3010)에 압착시켜 희생층(3010) 상에 전사 기판(4000)을 부착시킬 수 있다.
성장기판(3000)은 화학적 리프트 오프법(CLO, Chemical Lift-Off)에 의해 전사기판(4000) 및 반도체 발광소자들(2060)로부터 분리될 수 있다. 또한, 성장기판(3000)을 분리시킨 이후에 인접한 반도체 발광소자들(2060)을 서로 연결하는 패시베이션층(2068)을 제거하는 단계가 더 수행될 수 있다.
다음으로, (d) 복수의 금속 비드(b)를 이용하여 복수의 반도체 발광소자들 (2060)의 일면에 패턴층(2067)을 형성하는 단계가 수행될 수 있다(도 12g). 패턴층(2067)은 전술한 것과 같이 제1층(2067a) 및 제2층(2067b)으로 이루어질 수 있다. 이하에서는, 도 13을 참조하여 패턴층(2067)을 형성하는 공정에 대해 설명한다.
도 13a 내지 도 13d는 본 발명에 따른 디스플레이 장치에 포함되는 반도체 발광소자의 패턴층을 형성하는 공정을 나타내는 개념도들이다.
본 단계에서는 먼저 복수의 반도체 발광소자들(2060)의 일면 및 희생층 (3010)의 일면에 제1층(2067a)을 형성하는 단계가 수행될 수 있다(도 13a). 제1층(2067a)은 증착 공정(예를 들어, sputtering 또는 evaporation)에 의해 형성될 수 있다.
다음으로, 제1층(2067a) 상에 복수의 금속 비드(b)를 코팅 또는 도포하는 단계가 수행될 수 있다(도 13b). 복수의 금속 비드(b)는 수 nm의 입경을 갖는 것일 수 있다. 한편, 도면에는 코팅 공정을 통해 복수의 금속 비드(b)가 제1층(2067a) 상에 규칙적으로 분포하는 것으로 도시되었으나, 실제로는 스핀 코팅 등의 방식으로 도포되어 제1층(2067a) 상에 랜덤하게 분포할 수 있다. 본 단계에 의해 제1층(2067a)은 금속 비드(b)가 코팅된 영역과 금속 비드(b)가 코팅되지 않은 공극 영역을 포함할 수 있다.
다음으로, 복수의 금속 비드(b)가 코팅되지 않은 제1층(2067a) 상의 영역에 제2층(2067b)을 형성하는 단계가 수행될 수 있다(도 13c). 제2층 (2067b) 또한 증착 공정(예를 들어, sputtering 또는 evaporation)에 의해 형성될 수 있다.
제2층(2067b)은 제1층(2067a)의 전면에 대하여 증착되나, 제1층 (2067a)의 영역 중 복수의 금속 비드(b)가 코팅된 영역에는 증착되지 않으므로, 제2층(2067b)은 제1층(2067a)의 적어도 일부 영역 상에 형성될 수 있다.
한편, 제1층(2067a) 및 제2층(2067b)은 증착 공정에 의하므로 증착이 가능한 소재로 형성될 수 있다. 제1층(2067a) 및 제2층(2067b)은 각각 금속 (예를 들어, Al, Sn, W, Mo, Ti, Au, Zn, Ni, Fe, Cu 등), 2 이상의 금속이 혼합된 합금 및 유전 물질(예를 들어, SiO 2, SiN x, ZnO, Al 2O 3, WO x, MoO x, TiO 2, NiO, CuO x, HfO x) 중 어느 하나로 형성될 수 있으며, 서로 동일하거나 또는 상이한 소재로 형성될 수 있다.
다음으로, 복수의 금속 비드(b)를 제거하는 단계가 수행될 수 있으며, 이로써 반도체 발광소자(2060)의 일면에 패턴층(2067)이 형성될 수 있다(도 13d). 복수의 금속 비드(b)는 초음파를 이용하여 유체 중에서 제거될 수 있다. 일 실시예로, 후술할 복수의 금속 비드(b)를 제거하는 단계는 희생층(3010) 제거 단계와 함께 유체 중에서 수행될 수 있다.
마지막으로, 유기 용매를 이용하여 희생층(3010)을 제거함으로써 반도체 발광소자들(2060)을 전사기판(4000)으로부터 분리시킬 수 있다(도 12h). 한편, 희생층(3010)의 일면에 형성된 패턴층(2067)은 희생층(3010)과 함께 제거되거나 희생층(3010)과 별도로 제거될 수 있다. 전사기판(4000)으로부터 분리된 반도체 발광소자들(2060)은 유기 용매 세정 후 DI가 담긴 유체 챔버 내 투입되어 자가조립을 통해 기판에 조립될 수 있다.
한편, 녹색 또는 청색 광을 발광하는 반도체 발광소자들을 제작하는 방법의 실시예의 경우, 전술한 단계들은 일부 소재/재료의 변경 및 소재/재료의 변경에 따라 필수적으로 변경되는 단계를 제외하고 패턴층을 형성하는 공정 등은 동일하게 적용될 수 있다.
이와 같은 제조방법에 의해 제작된 반도체 발광소자들(2060)은 보호층 (2061) 및 보호층(2061)의 일면에 형성되며 불규칙한 요철 구조를 포함하는 패턴층(2067)을 포함할 수 있다. 특히, 패턴층(2067)을 형성하는 복수의 층들 중 제2층(2067b)이 요철 구조를 포함하는 층일 수 있으며, 요철 구조는 나노 비드(b)를 마스크(mask)로 하여 형성되므로 최종적으로 제1층(2067a)을 향하여 볼록하게 형성된 복수의 홀들에 의해 전체적으로 요철 구조를 가질 수 있다.
패턴층(2067)은 자가조립 시 반도체 발광소자(2060)와 기판의 표면 사이에 작용하는 힘을 약하게 하여 반도체 발광소자(2060)의 오조립 확률을 낮추고, 자가조립 과정에서 자석에 의한 이동 시 tailing 현상을 최소화할 수 있는 효과가 있다.
전술한 본 발명은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (10)

  1. 기판 및 상기 기판에 안착된 반도체 발광소자들을 포함하는 디스플레이 장치에 있어서,
    상기 반도체 발광소자들은, 보호층; 및
    일면은 상기 보호층과 접촉하고, 타면은 상기 기판과 접촉하며, 상기 타면에 요철 구조를 포함하는 패턴층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자들은,
    상기 보호층 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 제1 도전형 전극;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하며,
    상기 패턴층은, 상기 보호층의 상기 제1 도전형 반도체층이 형성된 면과 다른 면에 형성되는 것을 특징으로 하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 패턴층은, 상기 보호층의 일면을 덮도록 형성된 제1층; 및
    상기 제1층의 적어도 일부 영역 상에 형성된 제2층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2층은, 상기 제1층을 향하여 볼록하게 형성된 복수의 홀들을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 제1층 및 제2층은, 금속, 2 이상의 금속이 혼합된 합금 및 유전 물질 중 어느 하나로 형성되는 것을 특징으로 하는, 디스플레이 장치.
  6. (a) 성장기판 상에 복수의 반도체 발광소자들을 형성하는 단계;
    (b) 상기 복수의 반도체 발광소자들을 덮도록 상기 성장기판 상에 패시베이션층 및 희생층을 차례로 형성하는 단계;
    (c) 상기 희생층 상에 상기 복수의 반도체 발광소자들을 전사시킬 전사 기판을 부착한 후, 상기 성장기판을 분리시키는 단계; 및
    (d) 복수의 금속 비드를 이용하여 상기 복수의 반도체 발광소자들의 일면에 패턴층을 형성하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  7. 제6항에 있어서,
    상기 복수의 반도체 발광소자들은, 보호층을 포함하며,
    상기 패턴층은, 상기 보호층의 일면에 형성되는 것을 특징으로 하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 (d) 단계는,
    상기 복수의 반도체 발광소자들의 일면 및 상기 희생층의 일면에 제1층을 형성하는 단계;
    상기 제1층 상에 상기 복수의 금속 비드를 코팅하는 단계;
    상기 복수의 금속 비드가 코팅되지 않은 상기 제1층 상의 영역에 제2층을 형성하는 단계; 및
    상기 복수의 금속 비드를 제거하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1층 및 제2층은 증착 공정에 의해 형성되는 것을 특징으로 하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 패턴층은, 상기 제1층 및 제2층을 포함하며,
    상기 제2층은, 상기 제1층을 향하여 볼록하게 형성된 복수의 홀들을 포함하는 것을 특징으로 하는, 디스플레이 장치.
PCT/KR2020/001601 2020-01-30 2020-02-04 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 WO2021153833A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20916323.7A EP4099388A4 (en) 2020-01-30 2020-02-04 DISPLAY DEVICE USING A LIGHT-EMITTING SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THE SAME
US17/759,631 US20230081184A1 (en) 2020-01-30 2020-02-04 Display device using semiconductor light-emitting element, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0011274 2020-01-30
KR1020200011274A KR20200018521A (ko) 2020-01-30 2020-01-30 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2021153833A1 true WO2021153833A1 (ko) 2021-08-05

Family

ID=69670400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/001601 WO2021153833A1 (ko) 2020-01-30 2020-02-04 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20230081184A1 (ko)
EP (1) EP4099388A4 (ko)
KR (1) KR20200018521A (ko)
WO (1) WO2021153833A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116508166A (zh) * 2020-11-25 2023-07-28 Lg电子株式会社 发光元件及包括该发光元件的显示装置
EP4071836A4 (en) * 2021-02-03 2024-02-28 Samsung Electronics Co Ltd MICRO SEMICONDUCTOR CHIP TRANSMISSION SUBSTRATE, DISPLAY TRANSMISSION STRUCTURE THEREFROM, DISPLAY DEVICE AND METHOD FOR PRODUCING A DISPLAY DEVICE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123450A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 光学部品の製造方法及び発光素子
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20190082691A (ko) * 2019-06-21 2019-07-10 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054491A1 (ko) * 2019-09-18 2021-03-25 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123450A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Works Ltd 光学部品の製造方法及び発光素子
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20190029343A (ko) * 2017-09-12 2019-03-20 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20190082691A (ko) * 2019-06-21 2019-07-10 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4099388A4 *

Also Published As

Publication number Publication date
EP4099388A4 (en) 2024-02-28
KR20200018521A (ko) 2020-02-19
EP4099388A1 (en) 2022-12-07
US20230081184A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162159A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2021145498A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2019203403A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021040111A1 (ko) 반도체 발광소자 수거 장치 및 수거 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916323

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020916323

Country of ref document: EP

Effective date: 20220830