WO2021107271A1 - 마이크로 엘이디를 이용한 디스플레이 장치 - Google Patents

마이크로 엘이디를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2021107271A1
WO2021107271A1 PCT/KR2020/001814 KR2020001814W WO2021107271A1 WO 2021107271 A1 WO2021107271 A1 WO 2021107271A1 KR 2020001814 W KR2020001814 W KR 2020001814W WO 2021107271 A1 WO2021107271 A1 WO 2021107271A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
dielectric layer
concave
Prior art date
Application number
PCT/KR2020/001814
Other languages
English (en)
French (fr)
Inventor
강병준
김정훈
조병권
허미희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP20891570.2A priority Critical patent/EP4068366A4/en
Priority to US17/779,907 priority patent/US20230005886A1/en
Publication of WO2021107271A1 publication Critical patent/WO2021107271A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명은 베이스부, 상기 베이스부 상에서 배치되며, 전원이 인가되면 전기장을 생성하는 제1전극 및 제2전극을 구비하는 복수의 조립 전극들, 상기 조립 전극들을 덮도록 형성되는 유전체층 및 상기 유전체층 표면 상에 안착되는 복수의 반도체 발광소자들을 포함하고, 상기 유전체층을 향하는 상기 반도체 발광소자의 일면과 상기 반도체 발광소자를 향하는 상기 유전체층의 일면 각각에는 요철 구조가 형성되는 것을 특징으로 하는 디스플레이 장치를 제공한다.

Description

마이크로 엘이디를 이용한 디스플레이 장치
본 발명은 디스플레이 장치에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
한편, 디스플레이에 100 마이크론 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED (uLED))를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
최근에는 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로 LED 구조를 제시한 바 있으나, 아직 마이크로 LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다. 이에, 본 발명에서는 마이크로 LED가 자가조립될 수 있는 새로운 형태의 제조장치를 제시한다.
본 발명의 일 목적은 마이크로 크기의 반도체 발광소자를 사용한 대화면 디스플레이에서, 높은 신뢰성을 가지는 새로운 제조공정을 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자를 임시기판 또는 배선기판으로 자가조립할 때에, 중력으로 인한 기판의 휨 현상을 보정하기 위한 장치를 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자의 자가조립 후 공정 시 반도체 발광소자가 기판으로부터 이탈하지 않도록 할 수 있는 구조 및 제조 방법을 제공하기 위한 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 베이스부, 상기 베이스부 상에서 배치되며, 전원이 인가되면 전기장을 생성하는 제1전극 및 제2전극을 구비하는 복수의 조립 전극들, 상기 조립 전극들을 덮도록 형성되는 유전체층 및 상기 유전체층 표면 상에 안착되는 복수의 반도체 발광소자들을 포함하고, 상기 유전체층을 향하는 상기 반도체 발광소자의 일면과 상기 반도체 발광소자를 향하는 상기 유전체층의 일면 각각에는 요철 구조가 형성되는 것을 특징으로 하는 디스플레이 장치를 제공한다.
일 실시 예에 있어서, 상기 반도체 발광소자 및 상기 유전체층 각각에 형성되는 요철 구조는 서로 맞물리도록 배치될 수 있다.
일 실시 예에 있어서, 상기 유전체층 상에 배치되며, 복수의 셀을 구비하는 패시베이션층을 구비하고, 상기 반도체 발광소자들은 상기 셀 내부에 배치될 수 있다.
일 실시 예에 있어서, 상기 유전체층에 형성되는 요철 구조는 상기 셀과 오버랩되는 영역에만 형성될 수 있다.
일 실시 예에 있어서, 상기 유전체층에 형성되는 요철 구조는 상기 패시베이션층의 적어도 일부와 오버랩되도록 형성될 수 있다.
일 실시 예에 있어서, 상기 반도체 발광소자 및 상기 유전체층 각각에 형성되는 요철 구조는 소정 간격을 이루어 형성될 수 있다.
일 실시 예에 있어서, 상기 복수의 반도체 발광소자는 제1간격으로 형성되는 요철 구조를 포함하는 제1반도체 발광소자 및 제2간격으로 형성되는 요철 구조를 포함하는 제2반도체 발광소자를 포함할 수 있다.
일 실시 예에 있어서, 상기 유전체층은 상기 제1간격으로 형성되는 요철 구조 및 상기 제2간격으로 형성되는 요철 구조 각각을 구비할 수 있다.
일 실시 예에 있어서, 상기 반도체 발광소자에 형성되는 요철 구조는 Au, Ag, Al, Cu, Mo, Cr, Ti, Ni, W 및 Ge 중 어느 하나로 이루어지거나, 상기 금속들 중 적어도 일부가 혼합된 합금으로 이루어질 수 있다.
일 실시 예에 있어서, 상기 유전체층에 형성되는 요철 구조는 금속 산화물로 이루어지거나, 상기 유전체층과 동일한 소재로 이루어질 수 있다.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 마이크로 발광 다이오드로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
또한, 본 발명에 따르면, 용액 중에 자기장과 전기장을 이용하여 반도체 발광소자를 정위치에 동시 다발적으로 전사함으로, 부품의 크기나 개수, 전사 면적에 상관없이 저비용, 고효율, 고속 전사 구현이 가능하다.
또한, 본 발명에 따르면, 반도체 발광소자와 유전체층 간의 접촉 면적을 증가시킴으로써, 반도체 발광소자와 유전체층 사이에 작용하는 반데르발스 인력 및 반도체 발광소자에 작용하는 전기력의 크기를 증가시킨다. 이를 통해, 본 발명은 기 조립된 반도체 발광소자들이 기판으로부터 이탈하지 않도록 한다.
또한, 본 발명에 따르면, 상기 유전체층으로 향하는 빛을 반대 방향으로 난반사시킴으로써, 디스플레이 장치의 광량을 증가시킨다.
또한, 본 발명에 따르면, 반도체 발광소자와 유전체층 간의 접촉 면적을 증가시킴으로써, 반도체 발광소자에서 발생되는 열이 빠르게 유전체층으로 전달될 수 있도록 한다. 이를 통해, 본 발명은 디스플레이 장치의 방열 효율을 향상시킬 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 자가 조립 중 기 조립된 반도체 발광소자가 기판으로부터 이탈하는 모습을 나타내는 개념도이다.
도 11은 본 발명에 따른 디스플레이 장치의 단면을 나타내는 개념도이다.
도 12는 본 발명의 일 실시 예에 따른 반도체 발광소자의 단면을 나타내는 개념도이다.
도 13은 본 발명의 일 실시 예에 따른 기판의 단면을 나타내는 개념도이다.
도 14는 본 발명의 일 실시 예에 따른 기판의 상면도이다.
도 15는 본 발명의 일 실시 예에 따른 디스플레이 장치를 제조하는 모습을 나타내는 순서도이다.
도 16은 조립 기판의 변형 실시 예를 나타내는 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 디지털 사이니지, 헤드 마운팅 디스플레이(HMD), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(150')는 p형 전극(156'), p형 전극(156')이 형성되는 p형 반도체층(155'), p형 반도체층(155') 상에 형성된 활성층(154'), 활성층(154') 상에 형성된 n형 반도체층(153'), 및 n형 반도체층(153') 상에서 p형 전극(156')과 수평방향으로 이격 배치되는 n형 전극(152')을 포함한다. 이 경우, p형 전극(156')과 n형 전극(152')은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(161)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 조립 챔버내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립기판(161)에 안착하는 것이 용이하도록, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 조립 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 조립 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 조립 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 조립 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 조립 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 조립 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 조립 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti 의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 조립 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)은 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)은 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층(1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 조립 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 조립 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 조립 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 조립 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 조립 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 조립 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 조립 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 조립 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 조립 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 조립 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 조립 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 조립 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 조립 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 조립 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 조립 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
한편, 도 8a 내지 8e에서 설명한 바와 같이, 상술한 자가 조립 방법에서는 서로 다른 색을 발광하는 반도체 발광소자들이 순차적으로 기판 상에 배치될 수 있다. 서로 다른 색을 발광하는 반도체 발광소자들을 하나의 기판에 배치하기 위해서는 반도체 발광소자의 종류 수 만큼 자가 조립 과정을 수행하여야 한다. 예를 들어, 청색, 적색, 녹색을 발광하는 반도체 발광소자를 하나의 기판에 배치하기 위해서는 적어도 세 번의 자가 조립 과정이 필요하다.
본 명세서에서는 세 종류의 색을 발광하는 반도체 발광소자들을 하나의 기판에 조립하는 실시 예에 대하여 설명하나, 하나의 조립 기판에 조립되는 반도체 발광소자의 종류는 이에 한정되지 않는다. 이하, 서로 다른 색을 발광하는 반도체 발광소자들을 제1 내지 제3반도체 발광소자로 구분하여 칭하기로 하며, 조립 기판에는 제1 내지 제3반도체 발광소자가 순차적으로 조립된다.
상기 유체 챔버에 투입된 반도체 발광소자의 종류에 따라, 전압이 인가되는 전극이 달라진다. 이하, 상술한 전극(161c)를 조립 전극이라 칭한다. 구체적으로, 복수의 조립 전극들(161c)은 세 그룹으로 나누어진다. 이하, 복수의 조립 전극들을 제1 내지 제3그룹으로 구분한다.
자가 조립 시 제1반도체 발광소자들은 상기 제1그룹에 속한 조립 전극 중 어느 하나와 오버랩된다. 제2반도체 발광소자들은 상기 제2그룹에 속한 조립 전극 중 어느 하나와 오버랩된다. 제3반도체 발광소자들은 상기 제3그룹에 속한 조립 전극 중 어느 하나와 오버랩된다.
상기 유체 챔버에 제1반도체 발광소자가 투입된 상태에서 자가 조립을 수행하는 경우, 상기 제1그룹에 속한 조립 전극에는 반드시 전압이 인가되어야 하며, 상기 유체 챔버에 제2반도체 발광소자가 투입된 상태에서 자가 조립을 수행하는 경우, 상기 제2그룹에 속한 조립 전극에는 반드시 전압이 인가되어야 하며, 상기 유체 챔버에 제3반도체 발광소자가 투입된 상태에서 자가 조립을 수행하는 경우, 상기 제3그룹에 속한 조립 전극에는 반드시 전압이 인가되어야 한다.
다만, 유체 챔버에 특정 반도체 발광소자가 투입된 상태에서 상기 특정 반도체 발광소자에 대응하는 그룹의 조립 전극에만 전압이 인가되어야 하는 것은 아니다. 구체적으로, 유체 챔버에 제2반도체 발광소자가 투입된 상태에서 자가 조립을 수행하는 경우, 제1반도체 발광소자는 이미 기판에 결합된 상태이다. 이때, 제1그룹에 속하는 조립 전극에 인가된 전압을 차단하는 경우, 제1반도체 발광소자가 기판으로부터 이탈될 수 있다. 이를 방지하기 위해, 제2반도체 발광소자가 투입된 상태에서 자가조립을 수행하는 경우, 제1 및 제2그룹에 모두 전압이 인가되어야 한다. 이러한 경우, 제1그룹에 속한 조립 전극들과 적색 반도체 발광소자간에 인력이 작용할 수 있으나, 제1반도체 발광소자들은 이미 지정된 위치에 배치된 상태이기 때문에, 제2반도체 발광소자는 제1그룹에 속한 조립 전극들과 오버랩되도록 배치되지 않는다.
한편, 상기 제3반도체 발광소자를 자가조립하는 경우, 제3반도체 발광소자가 유체 챔버에 투입된 상태에서는 제1 내지 제3그룹에 모두 전압이 인가되어야 한다.
하지만, 기 조립된 반도체 발광소자가 전기장에 의해 고정된 상태에서도 기판으로부터 이탈할 수 있다. 예를 들어, 도 10을 참조하면, 제2반도체 발광소자(250b)에 대한 자가 조립을 완료한 후, 제3반도체 발광소자(250c)에 대한 자가조립을 수행하는 경우, 제3반도체 발광소자(250c)가 기 조립된 제2반도체 발광소자(250b)에 충돌할 수 있다. 이 과정에서 기 조립된 반도체 발광소자들이 기판으로부터 이탈할 수 있다.
그 밖에도, 기판에 기 조립된 반도체 발광소자는 자가 조립 후 공정을 수행하는 과정에서 기판으로부터 이탈할 수 있다.
본 발명은 기 조립된 반도체 발광소자들이 기판으로부터 이탈하는 것을 방지하기 위한 구조를 제공한다.
이를 위해, 본 발명은 베이스부, 복수의 조립 전극들, 유전체층 및 복수의 반도체 발광소자들을 포함한다. 상술한 구성요소들은 도 1 내지 9에서 설명한 내용으로 갈음한다.
도 11은 본 발명에 따른 디스플레이 장치의 단면을 나타내는 개념도이고, 도 12는 본 발명의 일 실시 예에 따른 반도체 발광소자의 단면을 나타내는 개념도이고, 도 13은 본 발명의 일 실시 예에 따른 기판의 단면을 나타내는 개념도이고, 도 14는 본 발명의 일 실시 예에 따른 기판의 상면도이다.
도 11을 참조하면, 상기 반도체 발광소자(350)들은 유전체층(161b) 표면 상에 안착된다. 이에 따라, 반도체 발광소자(350)의 일면은 유전체층(161b)을 향하도록 배치되고, 유전체층(161b)의 일면은 반도체층(350)을 향하도록 배치된다.
이하, 설명의 편의를 위하여 상기 유전체층(161b)을 향하도록 배치되는 반도체 발광소자(350)의 일면을 반도체 발광소자(350)의 하면이라 칭한다. 한편, 상기 반도체 발광소자(350)를 향하도록 배치되는 유전체층(161b)의 일면을 유전체층(161b)의 상면이라 칭한다.
반도체 발광소자(350)와 기판(161) 간의 결합력이 향상되도록, 반도체 발광소자(350)의 하면 및 유전체층(161b)의 상면 각각에는 요철 구조(353' 및 161b')가 형성된다. 상기 반도체 발광소자(350) 및 상기 유전체층(161b) 각각에 형성되는 요철 구조(353' 및 161b')는 서로 맞물리도록 배치될 수 있다. 구체적으로, 상기 반도체 발광소자에 형성되는 요철 구조(353')의 볼록한 부분이 상기 유전체층(161b)에 형성되는 요철 구조(161b')의 오목한 부분에 끼워지도록 배치된다. 또한, 상기 유전체층(161b)에 형성되는 요철 구조(161b')의 볼록한 부분은 상기 반도체 발광소자(350)에 형성되는 요철 구조(350')의 오목한 부분에 끼워지도록 배치된다.
상술한 구조에 따르면, 반도체 발광소자(350)와 유전체층(161b) 간의 접촉 면적이 증가한다. 이에 따라, 반도체 발광소자(350)와 유전체층(161b) 간에 형성되는 반데르발스 인력이 증가하여, 상기 반도체 발광소자(350)와 유전체층(161b) 간의 결합력이 향상된다.
한편, 상술한 구조는 반도체 발광소자(350)와 유전체층(161b) 간에 형성되는 반데르발스 인력 뿐아니라, 반도체 발광소자(350)에 작용하는 전기력의 크기에 영향을 준다. 구체적으로, 반도체 발광소자(350)와 유전체층(161b) 간의 접촉면적이 증가함에 따라, 반도체 발광소자(350)와 조립 전극(161c) 사이의 캐패시턴스가 증가한다. 이에 따라, 반도체 발광소자(350)에 작용하는 전기력의 크기가 증가한다.
상술한 바와 같이, 본 발명은 반도체 발광소자(350)와 유전체층(161b) 간의 접촉 면적을 증가시킴으로써, 반도체 발광소자(350)와 유전체층(161b) 사이에 작용하는 반데르발스 인력 및 반도체 발광소자(350)에 작용하는 전기력의 크기를 증가시킨다. 이를 통해, 본 발명은 기 조립된 반도체 발광소자들이 기판으로부터 이탈하지 않도록 한다.
상술한 효과 외에 상기 요철 구조들은 또 다른 효과를 발생시킨다. 구체적으로, 반도체 발광소자(350) 하면 및 유전체층(161b) 상면에 형성된 요철 구조는 빛의 난반사를 일으킨다. 본 발명에 따른 디스플레이 장치의 발광 방향은 유전체층의 상면이 향하는 방향이다. 따라서, 상기 유전체층의 상면으로 향하는 빛은 손실되는 빛이다. 본 발명은 상기 유전체층의 상면으로 향하는 빛을 반대 방향으로 난반사시킴으로써, 디스플레이 장치의 광량을 증가시킨다.
한편, 본 발명은 반도체 발광소자(350)와 유전체층(161b) 간의 접촉 면적을 증가시킴으로써, 반도체 발광소자(350)에서 발생되는 열이 빠르게 유전체층(161b)으로 전달될 수 있도록 한다. 이를 통해, 본 발명은 디스플레이 장치의 방열 효율을 향상시킬 수 있다.
한편, 상기 요철 구조는 다양한 소재로 이루어질 수 있다. 이하, 상기 요철 구조를 이루는 소재에 대하여 구체적으로 설명한다.
상기 반도체 발광소자의 하면에 형성되는 요철 구조는 GaAs, GaP, GaInP, AlInP, AlGaInP, GaN, AlGaN 외 Epi 성장이 가능한 III-V 화합물반도체 재료로 이루어질 수 있다. 이 경우, 상기 요철 구조는 웨이퍼 상에 반도체 발광소자를 제조할 때 형성될 수 있다.
한편, 도 11에 도시된 요철 구조와는 달리, 반도체 발광소자에 형성되는 요철 구조는 반도체 발광소자에 구비된 도전형 반도체층과는 별개의 층으로 이루어질 수 있가. 구체적으로, 상기 반도체 발광소자의 하면에 형성되는 요철 구조는 Au, Ag, Al, Cu, Mo, Cr, Ti, Ni, W 및 Ge 중 어느 하나로 이루어지거나, 상기 금속 중 적어도 일부가 혼합된 합금으로 이루어질 수 있다. 이와 달리, 상기 요철 구조는 금속 산화물, 예를 들어, ZnO, SiO2, Al2O3, WOx, MoOx, TiO2, NiO 및 CuOx 중 적어도 하나로 이루어질 수 있다.
상기 요철 구조가 Au, Ag, Al, Cu, Mo, Cr, Ti, Ni, W 및 Ge 중 어느 하나로 이루어지거나, 상기 금속 중 적어도 일부가 혼합된 합금으로 이루어지는 경우, 상기 반도체 발광소자에 작용하는 전기력의 크기를 극대화 할 수 있다.
한편, 상기 유전체층의 상면에 형성되는 요철 구조는 금속 산화물, 예를 들어, ZnO, SiO2, Al2O3, WOx, MoOx, TiO2, NiO 및 CuOx 중 적어도 하나로 이루어질 수 있다. 이와 달리, 상기 유전체층의 상면에 형성되는 요철 구조는 유전체층을 이루는 재료와 동일한 재료로 이루어질 수 있다. 일 실시 예에 있어서, 상기 유전체층의 상면에 형성되는 요철 구조는 실리콘 질화물로 이루어질 수 있다.
상기 반도체 발광소자의 하면 및 상기 유전체층 상면 각각에 형성되는 요철 구조는 비드(Bid)를 이용한 Wet etching, Dry etching 등을 통하여 형성될 수 있으나, 요철 구조의 형성 방법은 별도로 한정하지 않는다.
한편, 상기 요철 구조는 일정한 무작위로 형성되거나, 일정한 패턴으로 형성될 수 있다. 이하, 상기 요철 구조가 일정한 패턴으로 형성되는 일 실시 예에 대하여 설명한다.
도 12는 본 발명의 일 실시 예에 따른 반도체 발광소자의 단면을 나타내는 개념도이고, 도 13은 본 발명의 일 실시 예에 따른 기판의 단면을 나타내는 개념도이다.
상기 반도체 발광소자의 하면 및 상기 유전체층 상면 각각에 형성되는 요철 구조는 일정한 패턴으로 형성될 수 있다. 구체적으로, 상기 요철 구조는 볼록한 영역과 오목한 영역이 반복적으로 형성되는 구조이다. 상기 볼록한 영역 각각에는 상기 기판으로부터 가장 멀리 떨어진 지점(이하, 최고점)이 존재한다. 상기 요철 구조는 상기 최고점 간의 수평 거리가 일정하도록 형성될 수 있다. 여기서, 최고점 간의 수평거리는 상기 유전체층에 평행한 방향으로의 거리를 의미하고, 상기 최고점 간의 수평 거리가 일정하다 함은 상기 최고점 간의 수평 거리가 기 설정된 오차범위 내에서 일정함을 의미한다.
본 명세서에서 상기 최고점 간의 수평 거리가 기 설정된 오차범위 내에서 일정한 경우, 상기 요철 구조가 소정 간격으로 형성된다고 표현한다.
도 12를 참조하면, 복수의 반도체 발광소자는 제1간격(d1)으로 형성되는 요철 구조를 포함하는 제1반도체 발광소자(350a), 제2간격(d2)으로 형성되는 요철 구조를 포함하는 제2반도체 발광소자(350b) 및 제3간격(d3)으로 형성되는 요철 구조를 포함하는 제3반도체 발광소자(350c)를 포함할 수 있다. 즉, 본 발명에 따른 디스플레이 장치는 서로 다른 패턴의 요철 구조를 가지는 반도체 발광소자를 포함할 수 있다.
일 실시 예에 있어서, 반도체 발광소자의 발광 색상 별로 서로 다른 패턴의 요철 구조가 형성되도록 할 수 있다. 구체적으로, 제1색을 발광하는 반도체 발광소자들에는 제1간격으로 형성되는 요철 구조가 형성되고, 제2색을 발광하는 반도체 발광소자들에는 제2간격으로 형성되는 요철 구조가 형성되고, 제3색을 발광하는 반도체 발광소자들에는 제3간격으로 형성되는 요철 구조가 형성될 수 있다.
한편, 도 13 및 14를 참조하면, 상기 유전체층은 상기 제1간격(d1)으로 형성되는 요철 구조, 상기 제2간격(d2)으로 형성되는 요철 구조 및 제3간격(d3)으로 형성되는 요철 구조 각각을 구비할 수 있다. 즉, 본 발명에 따른 디스플레이 장치는 한면에 서로 다른 패턴의 요철 구조를 가지는 유전체층을 포함할 수 있다.
상기 유전층에는 반도체 발광소자에 형성되는 요철 구조에 대응하는 패턴의 요철 구조가 형성될 수 있다. 일 실시 예에 있어서, 상기 제1 내지 제3색을 발광하는 반도체 발광소자를 하나의 기판에 조립하는 경우, 상기 유전체층에는 세 종류의 요철 구조가 형성될 수 있다.
상기 반도체 발광소자 및 상기 유전층 각각에 동일한 간격의 요철 구조가 형성될 경우, 반도체 발광소자가 선택적으로 조립되도록 할 수 있다. 구체적으로, 제1간격으로 형성되는 요철 구조를 포함하는 반도체 발광소자는 유전체층의 전체 영역 중 제1간격으로 형성되는 요철 구조가 형성된 영역에만 선택적으로 조립될 수 있다.
이를 활용하면, 서로 다른 종류의 반도체 발광소자들을 하나의 기판에 조립할 때, 특정 색상의 반도체 발광소자가 원하지 않는 위치에 조립되는 것을 방지할 수 있다.
한편, 상기 유전체층에 형성되는 요철 구조는 한정된 영역에만 형성될 수 있다. 이에 대하여, 설명하기에 앞서 첨부된 도면을 참조하여 패시베이션층을 형성하는 과정에 대하여 구체적으로 설명한다.
도 15는 본 발명의 일 실시 예에 따른 디스플레이 장치를 제조하는 모습을 나타내는 순서도이고, 도 16은 조립 기판의 변형 실시 예를 나타내는 개념도이다.
도 15를 참조하면, 상기 복수의 반도체 발광소자들의 사이에는 패시베이션층(370)이 충전(도 15의 (b))될 수 있다. 보다 구체적으로, 전술한 바와 같이, 배선기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함하며, 상기 셀과 상기 반도체 발광소자 사이에는 갭이 존재하게 된다. 상기 패시베이션층(370)은 상기 격벽과 함께 상기 반도체 발광소자를 덮으면서 상기 갭을 채우게 된다.
이런 공정을 통하여, 디스플레이에서는 상기 반도체 발광소자를 패시베이션층(370)이 감싸는 구조가 형성될 수 있다. 이 경우에, 상기 패시베이션층(370)은 상기 격벽과 일체화되도록 폴리머(polymer) 재질로 이루어질 수 있다. 도 15에는 설명의 편의를 위하여 패시베이션층(370)과 격벽(261e)을 구분하여 도시하였지만, 실제로는 패시베이션층(370)과 격벽(261e)은 하나의 층을 이룰 수 있다. 즉, 패시베이션층(370)이 형성되는 경우, 격벽(261e)은 패시베이션층(370)의 일부가 된다.
도 15에 도시된 공정에 의하여 구현되는 디스플레이 장치에서, 상기 패시베이션층(370)은 복수의 셀들을 구비하고, 상기 복수의 반도체 발광소자(350)들은 상기 셀들에 수용될 수 있다. 즉, 최종 구조에서 자가 조립단계에서 구비되었던 셀들은 상기 패시베이션층(370)의 내부 공간으로 변하게 된다. 이 경우에, 전술한 바와 같이 도 12를 참조하여 설명한 페어 전극들(261c)에 의하여 생성되는 전기장은 상기 셀들의 내부에 형성될 수 있다. 또한, 상기 복수의 셀들은 매트릭스 구조로 배열되고, 상기 복수의 페어 전극들(261c)은 이웃한 셀들로 연장되는 구조가 된다.
이후에, 상기 패시베이션층(370)의 상면이 평탄화되도록, 평탄화 공정이 수행되고, 배선을 위하여 컨택홀(371, 372)이 형성(도 15의 (c))될 수 있다. 상기 컨택홀(371, 372)을 제1도전형 전극(352)과 제2도전형 전극(356) 각각에 형성될 수 있다.
마지막으로, 상기 컨택홀을 통하여 상기 복수의 반도체 발광소자들에 제1배선전극(381) 및 제2배선전극(382)을 연결(도 15의 (d))한다.
상기 제1배선전극(381) 및 제2배선전극(382)은 상기 패시베이션층(370)의 일면으로 연장된 수 있다. 이 때에, 상기 패시베이션층(370)의 일면은 상기 유전체층(261b)을 덮는 면의 반대면이 될 수 있다. 예를 들어, 상기 제1배선전극(381)은 상기 제1도전형 전극(352)의 상측에 형성되는 제1컨택홀(371)을 통하여, 상기 제1도전형 전극(352)에서 상기 패시베이션층(370)의 상면으로 연장된다. 상기 제2배선전극(382)은 상기 제2도전형 전극(356)의 상측에 형성되는 제2컨택홀(372)을 통하여, 상기 패시베이션층(370)의 상면으로 연장된다.
한편, 유전체층에 형성되는 요철 구조는 상술한 패시베이션층에 구비된 복수의 셀들과 오버랩되는 영역에만 형성될 수 있다. 즉, 상기 유전체층에 형성되는 요철 구조는 반도체 발광소자들이 안착되는 영역에만 선택적으로 형성될 수 있다.
이와 달리, 도 16을 참조하면, 상기 유전체층에 형성되는 요철 구조는 상기 패시베이션층의 적어도 일부와 오버랩되도록 형성될 수 있다. 예를 들어, 상기 유전체층(161b)에 형성되는 요철 구조는 상기 셀을 넘어 셀 주변에도 형성될 수 있다. 이 경우, 유전체층과 마주하는 패시베이션층(도 16에서는 격벽(261e)로 도시)의 일면에도 요철 구조(161e')가 형성될 수 있다. 상기 셀들 주변에 형성되는 요철 구조(161b'')는 반도체 발광소자 주변 빛을 난반사시켜 디스플레이의 광량을 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 반도체 발광소자와 유전체층 간의 결합력을 향상시킴으로써, 자가조립 후 반도체 발광소자가 기판으로부터 이탈하는 것을 방지한다.

Claims (10)

  1. 베이스부;
    상기 베이스부 상에서 배치되며, 전원이 인가되면 전기장을 생성하는 제1전극 및 제2전극을 구비하는 복수의 조립 전극들;
    상기 조립 전극들을 덮도록 형성되는 유전체층; 및
    상기 유전체층 표면 상에 안착되는 복수의 반도체 발광소자들을 포함하고,
    상기 유전체층을 향하는 상기 반도체 발광소자의 일면과 상기 반도체 발광소자를 향하는 상기 유전체층의 일면 각각에는 요철 구조가 형성되는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자 및 상기 유전체층 각각에 형성되는 요철 구조는 서로 맞물리도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 유전체층 상에 배치되며, 복수의 셀을 구비하는 패시베이션층을 구비하고,
    상기 반도체 발광소자들은 상기 셀 내부에 배치되는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 유전체층에 형성되는 요철 구조는,
    상기 셀과 오버랩되는 영역에만 형성되는 것을 특징으로 하는 디스플레이 장치.
  5. 제3항에 있어서,
    상기 유전체층에 형성되는 요철 구조는,
    상기 패시베이션층의 적어도 일부와 오버랩되도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 반도체 발광소자 및 상기 유전체층 각각에 형성되는 요철 구조는 소정 간격을 이루어 형성되는 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 복수의 반도체 발광소자는,
    제1간격으로 형성되는 요철 구조를 포함하는 제1반도체 발광소자; 및
    제2간격으로 형성되는 요철 구조를 포함하는 제2반도체 발광소자를 포함하는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 유전체층은,
    상기 제1간격으로 형성되는 요철 구조 및 상기 제2간격으로 형성되는 요철 구조 각각을 구비하는 것을 특징으로 하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 반도체 발광소자에 형성되는 요철 구조는,
    Au, Ag, Al, Cu, Mo, Cr, Ti, Ni, W 및 Ge 중 어느 하나로 이루어지거나, 상기 금속들 중 적어도 일부가 혼합된 합금으로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 유전체층에 형성되는 요철 구조는,
    금속 산화물로 이루어지거나, 상기 유전체층과 동일한 소재로 이루어지는 것을 특징으로 하는 디스플레이 장치.
PCT/KR2020/001814 2019-11-25 2020-02-10 마이크로 엘이디를 이용한 디스플레이 장치 WO2021107271A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20891570.2A EP4068366A4 (en) 2019-11-25 2020-02-10 DISPLAY DEVICE USING MICRO-LED
US17/779,907 US20230005886A1 (en) 2019-11-25 2020-02-10 Display device using micro led

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0152574 2019-11-25
KR1020190152574A KR20200026770A (ko) 2019-11-25 2019-11-25 마이크로 엘이디를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2021107271A1 true WO2021107271A1 (ko) 2021-06-03

Family

ID=69810032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/001814 WO2021107271A1 (ko) 2019-11-25 2020-02-10 마이크로 엘이디를 이용한 디스플레이 장치

Country Status (4)

Country Link
US (1) US20230005886A1 (ko)
EP (1) EP4068366A4 (ko)
KR (1) KR20200026770A (ko)
WO (1) WO2021107271A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033205A1 (ko) * 2021-09-02 2023-03-09 엘지전자 주식회사 디스플레이 패널용 반도체 발광소자, 디스플레이 패널용 기판구조 및 이를 포함하는 디스플레이 장치
CN117957660A (zh) * 2021-09-14 2024-04-30 Lg电子株式会社 利用半导体发光器件的显示装置及其制造方法
WO2023132385A1 (ko) * 2022-01-06 2023-07-13 엘지전자 주식회사 반도체 발광소자의 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
US20100096640A1 (en) * 2007-01-05 2010-04-22 Washington, University Of Self-assembled heterogeneous integrated optical analysis system
US20130214302A1 (en) * 2012-02-17 2013-08-22 Industrial Technology Research Institute Light emitting element and fabricating method thereof
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190122117A (ko) * 2018-04-19 2019-10-29 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088100A (ja) * 2005-09-20 2007-04-05 Matsushita Electric Works Ltd 照明器具
KR100999736B1 (ko) * 2010-02-17 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 라이트 유닛
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US10607515B2 (en) * 2018-04-19 2020-03-31 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
TWI668737B (zh) * 2018-09-14 2019-08-11 英屬開曼群島商錼創科技股份有限公司 顯示裝置、顯示裝置的製程方法及顯示裝置的基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
US20100096640A1 (en) * 2007-01-05 2010-04-22 Washington, University Of Self-assembled heterogeneous integrated optical analysis system
US20130214302A1 (en) * 2012-02-17 2013-08-22 Industrial Technology Research Institute Light emitting element and fabricating method thereof
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190122117A (ko) * 2018-04-19 2019-10-29 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4068366A4

Also Published As

Publication number Publication date
KR20200026770A (ko) 2020-03-11
EP4068366A1 (en) 2022-10-05
US20230005886A1 (en) 2023-01-05
EP4068366A4 (en) 2023-12-27

Similar Documents

Publication Publication Date Title
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020262752A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021162159A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145498A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20891570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020891570

Country of ref document: EP

Effective date: 20220627