KR20190096474A - 발광 장치 및 그의 제조 방법 - Google Patents

발광 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20190096474A
KR20190096474A KR1020180015888A KR20180015888A KR20190096474A KR 20190096474 A KR20190096474 A KR 20190096474A KR 1020180015888 A KR1020180015888 A KR 1020180015888A KR 20180015888 A KR20180015888 A KR 20180015888A KR 20190096474 A KR20190096474 A KR 20190096474A
Authority
KR
South Korea
Prior art keywords
bar
electrode
led
insulating film
cave
Prior art date
Application number
KR1020180015888A
Other languages
English (en)
Other versions
KR102448104B1 (ko
Inventor
임백현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180015888A priority Critical patent/KR102448104B1/ko
Priority to US16/144,731 priority patent/US10629791B2/en
Priority to CN201910030962.4A priority patent/CN110137327A/zh
Publication of KR20190096474A publication Critical patent/KR20190096474A/ko
Priority to US16/853,340 priority patent/US10971667B2/en
Priority to US17/222,845 priority patent/US20210226109A1/en
Priority to KR1020220120357A priority patent/KR102510456B1/ko
Application granted granted Critical
Publication of KR102448104B1 publication Critical patent/KR102448104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

본 발명에 의한 발광 장치는, 기판; 상기 기판 상에 제공된 제1 전극; 상기 제1 전극 상에 제공되며, 동굴부를 갖는 금속 부재; 상기 금속 부재 상에 제공되며, 상기 동굴부가 노출되도록 일부가 제거된 제1 절연막; 제1 단부가 상기 동굴부 안으로 삽입되어 상기 제1 전극과 전기적으로 연결되고, 제2 단부가 상기 동굴부 밖으로 돌출되는 적어도 하나의 막대형 LED; 및 상기 제1 절연막 상에 제공되고, 상기 막대형 LED의 제2 단부와 연결되는 제2 전극을 포함한다.

Description

발광 장치 및 그의 제조 방법{LIGHT EMITTING DEVICE AND FABRICATING METHOD THEREOF}
본 발명의 실시예들은 발광 장치 및 그의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 “LED”로 약기함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 발광 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일례로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일례로, 막대형 LED는 자발광 표시패널의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 막대형 LED를 포함하며 균일한 휘도 특성을 보유한 발광 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 의한 발광 장치는, 기판; 상기 기판 상에 제공된 제1 전극; 상기 제1 전극 상에 제공되며, 동굴부를 갖는 금속 부재; 상기 금속 부재 상에 제공되며, 상기 동굴부가 노출되도록 일부가 제거된 제1 절연막; 제1 단부가 상기 동굴부 안으로 삽입되어 상기 제1 전극과 전기적으로 연결되고, 제2 단부가 상기 동굴부 밖으로 돌출되는 적어도 하나의 막대형 LED; 및 상기 제1 절연막 상에 제공되고, 상기 막대형 LED의 제2 단부와 연결되는 제2 전극을 포함한다.
일 실시예에서, 상기 금속 부재의 동굴부는 입구의 너비보다 내부의 너비가 큰 형상일 수 있다.
일 실시예에서, 상기 금속 부재의 두께는 상기 막대형 LED의 길이보다 작을 수 있다.
일 실시예에서, 상기 금속 부재는 상기 동굴부를 통해 상기 제1 전극을 노출시킬 수 있다.
일 실시예에서, 상기 동굴부에 복수의 상기 막대형 LED들이 삽입될 수 있다.
일 실시예에서, 상기 제1 절연막은 상기 동굴부를 중심으로 단면이 경사진 경사면을 가지며, 상기 막대형 LED는 상기 제1 절연막의 상기 경사면에 비스듬히 기대어 배열될 수 있다.
일 실시예에서, 일 화소영역은 복수의 막대형 LED들을 포함하고, 상기 막대형 LED들은 동일한 방향으로 기울어져 배열될 수 있다.
일 실시예에서, 일 화소영역은 복수의 막대형 LED들을 포함하고, 상기 막대형 LED들은 서로 반대하는 방향으로 기울어져 배열될 수 있다.
일 실시예에서, 상기 동굴부 내로 삽입된 상기 막대형 LED의 제1 단부와 상기 제1 전극 사이에 제공되는 접속 부재를 더 포함할 수 있다.
일 실시예에서, 상기 제1 절연막과 상기 제2 전극 사이에 제공되며, 상기 막대형 LED의 제2 단부와 상기 제2 전극의 전기적 접속을 위한 컨택홀을 포함하는 제2 절연막을 더 포함할 수 있다.
일 실시예에서, 상기 제1 전극의 양 측에 제공되는 정렬 배선들을 더 포함할 수 있다.
본 발명의 실시예에 의한 발광 장치의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에, 금속 부재를 형성하는 단계; 상기 금속 부재 상에, 상기 금속 부재가 노출되도록 일부가 제거된 제1 절연막을 형성하는 단계; 상기 금속 부재에 동굴부를 형성하는 단계; 제1 단부가 상기 동굴부 안으로 삽입되어 상기 제1 전극과 전기적으로 연결되도록 적어도 하나의 막대형 LED를 배열하는 단계; 및 상기 제1 절연막 상에, 상기 막대형 LED의 제2 단부와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
일 실시예에서, 상기 금속 부재의 동굴부는 입구의 너비보다 내부의 너비가 큰 형상으로 형성될 수 있다.
일 실시예에서, 상기 동굴부는 등방성 식각으로 형성될 수 있다.
일 실시예에서, 상기 금속 부재의 두께는 상기 막대형 LED의 길이보다 작도록 형성될 수 있다.
일 실시예에서, 상기 제1 절연막은 상기 동굴부를 중심으로 단면이 경사진 경사면 경사면을 갖도록 형성되며, 상기 막대형 LED는 상기 제1 절연막의 상기 경사면에 비스듬히 기대어 배열될 수 있다.
일 실시예에서, 상기 막대형 LED를 배열하는 단계는, 상기 제1 절연막 상에, 상기 막대형 LED를 다수 포함하는 LED 용액을 제공하는 단계와, 상기 LED 용액이 제공된 기판을 일 방향으로 세정하는 단계를 포함할 수 있다.
일 실시예에서, 상기 동굴부 내로 삽입된 상기 막대형 LED의 제1 단부와 상기 제1 전극 사이에 제공되는 접속 부재를 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 접속 부재를 형성하는 단계는, 상기 제1 절연막 상에, 상기 동굴부 내부가 채워지도록 접속 부재층을 형성하는 단계와, 상기 동굴부 내부에 일부가 잔류하도록 상기 접속 부재층을 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 절연막 상에, 상기 막대형 LED의 제2 단부와 상기 제2 전극의 전기적 접속을 위한 컨택홀을 포함하는 제2 절연막을 형성하는 단계를 더 포함할 수 있다.
이와 같은 본 발명에 의하면, 제1 전극 상에 동굴부를 갖는 금속 부재를 제공하고, 상기 동굴부 안으로 막대형 LED의 일단부가 삽입되도록 구성함으로써, 보다 균일하게 막대형 LED를 배열할 수 있다. 그리고, 이에 의하여, 발광 장치의 발광 균일성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 막대형 LED를 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 구조도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 회로도로서, 특히 수동형 발광 표시패널을 구성하는 화소의 일례를 도시한 회로도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 회로도로서, 특히 능동형 발광 표시패널을 구성하는 화소의 일례를 도시한 회로도이다.
도 5a는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 평면도로서, 특히 개별 화소영역을 나타내는 평면도이다.
도 5b는 도 5a의 I-I’선에 따른 단면도이다.
도 6 및 도 7은 본 발명의 다른 실시예들에 의한 발광 장치의 화소영역을 나타내는 평면도들이다.
도 8a 내지 도 8k는 본 발명의 일 실시예에 의한 발광 장치의 제조 방법을 순차적으로 나타내는 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명의 일 실시예에 따르면, 막대형 LED(LD)를 포함한 발광 장치가 제공된다. 먼저 막대형 LED(LD)를 설명하고, 막대형 LED(LD)를 적용한 발광 장치에 대해서 설명한다.
도 1은 본 발명의 일 실시예에 의한 막대형 LED(LD)를 나타내는 사시도이다. 실시예에 따라, 도 1에서는 원기둥 형상의 막대형 LED(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 막대형 LED(LD)는 제1 및 제2 도전성 반도체층(11, 13)과, 제1 및 제2 도전성 반도체층(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일례로, 막대형 LED(LD)는 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다. 또한, 실시예에 따라, 막대형 LED(LD)는 절연피막(14)을 더 포함할 수 있으며,그 외에도 도시되지 않은 제1 전극 및 제2 전극을 추가적으로 더 포함할 수도 있다.
본 발명의 일 실시예에 있어서, 막대형 LED(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 막대형 LED(LD)의 연장 방향을 길이 방향이라고 하면, 막대형 LED(LD)는 길이 방향을 따라 제1 단부와 제2 단부를 가진다. 본 발명의 일 실시예에 있어서, 제1 단부에는 제1 및 제2 도전성 반도체층(11, 13) 중 하나가 배치되고, 제2 단부에는 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치된다.
실시예에 따라, 막대형 LED(LD)는 도 1에서와 같은 원기둥 형상으로 제공될 수 있으나, 막대형 LED(LD)의 형상이 이에 한정되지는 않는다. 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함한다. 예컨대, 막대형 LED(LD)의 길이는 그 직경보다 클 수 있다.
이러한 막대형 LED(LD)는 일례로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 다만, 본 발명의 실시예에 의한 막대형 LED(LD)의 크기가 반드시 이에 한정되는 것은 아니다. 예컨대, 막대형 LED(LD)가 적용되는 발광 장치의 요구 조건에 부합되도록 막대형 LED(LD)의 크기가 변경될 수도 있다.
제1 도전성 반도체층(11)은 일례로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 실시예에 따라, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일례로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음은 물론이다. 막대형 LED(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 막대형 LED(LD)가 발광하게 된다.
제2 도전성 반도체층(13)은 활성층(12) 상에 형성되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일례로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.
실시예에 따라, 막대형 LED(LD)는 절연피막(14)을 더 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연피막(14)은 생략될 수도 있다.
실시예에 따라, 절연피막(14)은 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13)의 적어도 일 영역을 덮도록 제공될 수 있다. 예를 들어, 절연피막(14)은 막대형 LED(LD)의 양 단부를 제외한 부분에 제공됨으로써 막대형 LED(LD)의 양 단부가 노출되도록 할 수 있다. 또한, 실시예에 따라서는 절연피막(14)이 제1 도전성 반도체층(11) 및/또는 제2 도전성 반도체층(13)의 측면 중 적어도 일 영역을 노출할 수도 있다.
절연피막(14)은 제1 도전성 반도체층(11), 활성층(12) 및/또는 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 형성된다. 일례로, 절연피막(14)은 적어도 활성층(12)의 외주면을 감싸도록 형성될 수 있다. 실시예에 따라, 절연피막(14)은 투명한 절연물질로 형성될 수 있다. 예컨대, 절연피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
전술한 막대형 LED(LD)는, 다양한 발광 장치의 발광원으로 이용될 수 있다. 일례로, 막대형 LED(LD)는, 조명장치나 자발광 표시패널의 발광원으로 이용될 수 있다.
도 2는 본 발명의 일 실시예에 의한 발광 장치를 나타내는 구조도이다. 실시예에 따라, 도 2에서는 막대형 LED(LD)를 이용한 발광 장치의 일례로서 발광 표시장치를 도시하였으나, 본 발명에 의한 발광 장치가 발광 표시장치로 한정되지는 않는다. 일례로, 본 발명에 의한 발광 장치는 조명장치 등과 같은 다른 형태의 발광 장치일 수도 있다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 발광 장치는, 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130) 및 발광부(140)를 포함한다. 본 실시예에서와 같이 발광 장치가 발광 표시장치인 경우, 발광부(140)는 표시패널 상에 구현되는 화소영역 전체를 의미할 수 있다.
타이밍 제어부(110)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 발광부(140)의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신한다. 이러한 타이밍 제어부(110)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(130)로 전송한다. 또한, 타이밍 제어부(110)는 주사 구동부(120) 및 데이터 구동부(130)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(120) 및 데이터 구동부(130)로 전송한다.
주사 구동부(120)는 타이밍 제어부(110)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호를 생성한다. 주사 구동부(120)에서 생성된 주사신호는 주사선들(S1 내지 Sn)을 통해 단위영역들(예컨대, 화소들)(142)로 공급된다.
데이터 구동부(130)는 타이밍 제어부(110)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호를 생성한다. 데이터 구동부(130)에서 생성된 데이터 신호는 데이터선들(D1 내지 Dm)로 출력된다. 데이터선들(D1 내지 Dm)로 출력된 데이터 신호는 주사신호에 의해 선택된 수평 화소 라인의 화소들(142)로 입력된다.
발광부(140)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 접속되는 다수의 화소들(142)을 구비할 수 있다. 실시예에 따라, 화소들(142) 각각은 도 1에 도시된 바와 같은 막대형 LED(LD)를 하나 이상 포함할 수 있다. 이러한 화소들(142)은 주사선들(S1 내지 Sn)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광한다. 일례로, 각 프레임 기간 동안 각각의 화소들(142)은 입력받은 데이터 신호에 상응하는 휘도로 발광한다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 화소(142)는 해당 프레임 기간 동안 비발광함으로써 블랙을 표시한다. 한편, 발광부(140)가 능동형 발광 표시패널의 화소부인 경우, 발광부(140)는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 회로도로서, 특히 수동형 발광 표시패널을 구성하는 화소의 일례를 도시한 회로도이다. 편의상, 도 3a 내지 도 3e에서는 제i(i는 자연수)번째 수평 화소라인 상의 제j(j는 자연수)번째 화소를 도시하기로 한다. 도 3a 내지 도 3e에 도시된 화소와 관련한 비제한적인 예로서, 화소는 적색, 녹색, 청색 및 백색 화소 중 하나일 수 있다.
도 3a를 참조하면, 화소(142)는 주사선(Si) 및 데이터선(Dj)의 사이에 접속되는 막대형 LED(LD)를 포함한다. 실시예에 따라, 막대형 LED(LD)의 제1 전극(예컨대, 애노드 전극)은 주사선(Si)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 데이터선(Dj)에 접속될 수 있다. 이러한 막대형 LED(LD)는, 제1 전극 및 제2 전극의 사이에 문턱전압 이상의 전압이 인가될 때, 인가된 전압의 크기에 상응하는 휘도로 발광한다. 즉, 주사선(Si)으로 인가되는 주사신호 및/또는 데이터선(Dj)으로 인가되는 데이터신호의 전압을 조절함에 의해 화소(142)의 발광을 제어할 수 있다.
도 3b를 참조하면, 실시예에 따라 화소(142)는 병렬 연결된 두 개 이상의 막대형 LED들(LD)을 포함할 수 있다. 이 경우, 화소(142)의 휘도는 이를 구성하는 복수의 막대형 LED들(LD)의 밝기 합에 대응될 수 있다. 이와 같이 화소(142)가 복수의 막대형 LED들(LD), 특히 많은 수의 막대형 LED들(LD)을 포함하게 되면, 일부의 막대형 LED들(LD)에 불량이 발생하더라도 이러한 불량이 화소(142) 자체의 결함으로 이어지는 것을 방지할 수 있다.
도 3c를 참조하면, 실시예에 따라 화소(142)에 구비된 막대형 LED(LD)의 연결방향은 변경될 수 있다. 일례로, 막대형 LED(LD)의 제1 전극(애노드 전극)은 데이터선(Dj)에 접속되고, 제2 전극(캐소드 전극)은 주사선(Si)에 접속될 수 있다. 도 3a의 실시예 및 도 3c의 실시예에서 주사선(Si) 및 데이터선(Dj) 사이에 인가되는 전압의 방향은 서로 반대일 수 있다.
도 3d를 참조하면, 도 3c의 실시예에 의한 화소(142)도 병렬 연결된 두 개 이상의 막대형 LED들(LD)을 포함할 수 있다.
도 3e를 참조하면, 실시예에 따라 화소(142)는 서로 다른 방향으로 연결된 복수의 막대형 LED들(LD)을 포함할 수 있다. 일례로, 화소(142)는 제1 전극(애노드 전극)이 주사선(Si)에 접속되고 제2 전극(캐소드 전극)이 데이터선(Dj)에 접속되는 하나 이상의 막대형 LED(LD)와, 제1 전극(애노드 전극)이 데이터선(Dj)에 접속되고 제2 전극(캐소드 전극)이 주사선(Si)에 접속되는 하나 이상의 막대형 LED(LD)를 포함할 수 있다.
실시예에 따라, 도 3e의 화소(142)는 직류 구동 또는 교류 구동될 수 있다. 도 3e의 화소(142)가 직류 구동되는 경우, 순방향으로 접속된 막대형 LED들(LD)은 발광하고, 역방향으로 접속된 막대형 LED들(LD)은 비발광할 수 있다. 한편, 도 3e의 화소(142)가 교류 구동되는 경우, 인가되는 전압의 방향에 따라 순방향이 되는 막대형 LED들(LD)이 발광한다. 즉, 교류 구동 시 도 3e의 화소(142)에 포함된 막대형 LED들(LD)은 전압 방향에 따라 교번적으로 발광할 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 회로도로서, 특히 능동형 발광 표시패널을 구성하는 화소의 일례를 도시한 회로도이다. 도 4a 내지 도 4c에서, 도 3a 내지 도 3e와 유사 또는 동일한 구성요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 4a를 참조하면, 화소(142)는 하나 이상의 막대형 LED(LD)와, 이에 접속되는 화소회로(144)를 포함한다.
막대형 LED(LD)의 제1 전극(예컨대, 애노드 전극)은 화소회로(144)를 경유하여 제1 화소전원(ELVDD)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 제2 화소전원(ELVSS)에 접속된다. 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일례로, 제2 화소전원(ELVSS)은 제1 화소전원(ELVDD)의 전위보다 막대형 LED(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다. 이러한 막대형 LED(LD) 각각은 화소회로(144)에 의해 제어되는 구동전류에 상응하는 휘도로 발광한다.
한편, 도 4a에서는 화소(142)에 하나의 막대형 LED(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소(142)는 서로 병렬 연결되는 복수의 막대형 LED들(LD)을 포함할 수 있다.
실시예에 따라, 화소회로(144)는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함한다. 다만, 화소회로(144)의 구조가 도 4a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(스위칭 트랜지스터)(M1)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 접속된다. 이와 같은 제1 트랜지스터(M1)는, 주사선(Si)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우 레벨의 게이트 온 전압)의 주사신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터선(Dj)으로는 해당 프레임의 데이터신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터신호가 전달된다. 제1 노드(N1)로 전달된 데이터신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(구동 트랜지스터)(M2)의 제1 전극은 제1 화소전원(ELVDD)에 접속되고, 제2 전극은 막대형 LED(LD)의 제1 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 막대형 LED(LD)로 공급되는 구동전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 화소전원(ELVDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 4a에서는 데이터신호를 화소(142) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터신호에 대응하는 구동전류를 막대형 LED(LD)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 화소회로(144)를 도시하였다. 하지만, 본 발명이 이에 한정되는 것은 아니며 화소회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일례로, 화소회로(144)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 적어도 하나의 트랜지스터 소자, 제1 노드(N1)의 전압 혹은 막대형 LED(LD)의 일 전극에 인가되는 전압을 초기화하기 위한 적어도 하나의 트랜지스터 소자, 및/또는 발광기간을 제어하기 위한 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음은 물론이다.
또한, 도 4a에서는 화소회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소회로(144)에 포함되는 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 4b를 참조하면, 실시예에 따라 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 4b에 도시된 화소회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속위치 변경을 제외하고는 그 구성이나 동작이 도 4a의 화소회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 4c를 참조하면, 실시예에 따라 화소(142)는 서로 다른 방향으로 연결되는 복수의 막대형 LED들(LD)을 포함할 수도 있다. 이 경우, 화소(142)는 직류 구동 또는 교류 구동될 수 있다. 이에 대해서는 앞서 도 3e에서 설명하였으므로, 상세한 설명은 생략하기로 한다.
도 5a는 본 발명의 일 실시예에 의한 발광 장치의 단위영역을 나타내는 평면도로서, 특히 개별 화소영역을 나타내는 평면도이다. 그리고, 도 5b는 도 5a의 I-I' 선에 따른 단면도이다.
본 발명의 일 실시예에 의한 단위영역은, 일례로 도 2에 도시된 바와 같은 발광부(140)를 구성하는 각각의 화소들(142)이 제공된 개별 화소영역(PXA)일 수 있다. 즉, 본 발명의 일 실시예에 의한 발광 장치는 도 5a에 도시된 화소영역(PXA)을 다수 포함하는 발광 표시장치일 수 있으며, 각각의 화소영역(PXA)에는 도 2 내지 도 4c 등에 도시된 화소(142)가 제공될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 본 발명은 발광 표시장치 이외의 다른 발광 장치에도 적용될 수 있음은 물론이다.
편의상, 도 5a에서는 5개의 막대형 LED(LD)들이 구비되는 실시예를 도시하였으나, 본 발명이 이에 한정되지 않는다. 화소영역(PXA) 내에 배치되는 막대형 LED(LD)의 개수와 배열 구조는 다양하게 변형될 수 있다.
일 화소영역(PXA)의 휘도는 제1 전극(EL1) 및 제2 전극(EL2)의 사이에 전기적으로 연결된 막대형 LED들(LD)의 수, 즉 화소영역(PXA) 내에 제공된 유효 막대형 LED들(LD)의 수에 따라 달라질 수 있다. 특히, 화소영역(PXA)에 포함된 유효 막대형 LED들(LD)의 개수 편차가 심한 경우, 발광 장치는 전반적으로 불균일한 휘도 특성을 나타낼 수 있다.
따라서, 본 발명의 실시예에서는 제1 전극(EL1) 상에 동굴부(OPN)를 갖는 금속 부재(MM)를 제공하고, 동굴부(OPN) 안으로 막대형 LED(LD)의 일단부가 삽입되도록 구성함으로써, 보다 균일하게 막대형 LED(LD)를 배열할 수 있다. 이러한 본 발명의 실시예에 의하면, 각각의 화소영역(PXA) 내에 배열되는 막대형 LED(LD)의 수량을 균일화(혹은 정량화)함으로써, 균일한 휘도 특성을 보유하는 발광 장치 및 그의 제조 방법을 제공할 수 있다.
도 5a 및 도 5b를 참조하면, 본 발명의 일 실시예에 따른 발광 장치는 기판(SUB), 제1 전극(EL1), 정렬 배선들(AW1, AW2), 금속 부재(MM), 제1 절연막(INS1), 막대형 LED(LD), 접속 부재(CM), 제2 절연막(INS2), 제2 전극(EL2)을 포함할 수 있다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
한편, 기판(SUB)은 전술된 화소회로의 트랜지스터들을 포함할 수 있다. 예컨대, 기판(SUB)은 박막 트랜지스터 어레이 기판(thin film transistor array substrate)일 수 있다. 그리고, 제1 전극(EL1)은 상기 트랜지스터의 소스/드레인 전극에 전기적으로 연결될 수 있다.
제1 전극(EL1)은 기판(SUB) 상에 제공된다. 제1 전극(EL1)은 금속으로 이루어질 수 있다. 예를 들어, 제1 전극(EL1)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 제1 전극(EL1)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
정렬 배선들(AW1, AW2)은 제1 전극(EL1)의 양 측에 제공된다. 정렬 배선들(AW1, AW2)은 제1 전극(EL1)과 동일 층에 제공될 수 있다. 정렬 배선들(AW1, AW2)은 제1 전극(EL1)을 중심으로 일 측에 제공되는 제1 정렬 배선(AW1)과, 타 측에 제공되는 제2 정렬 배선(AW2)을 포함할 수 있다. 막대형 LED(LD)의 정렬시, 제1 정렬 배선(AW1)과 제2 정렬 배선(AW2)에는 반대 극성의 전압이 인가되어 막대형 LED(LD)를 일 방향으로 편향시킬 수 있다.
정렬 배선들(AW1, AW2)은 금속 부재(MM)와 동일한 재료로 제공될 수 있다. 정렬 배선들(AW1, AW2)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 재질로 만들어질 수 있다.
금속 부재(MM)는 제1 전극(EL1) 상에 제공된다. 금속 부재(MM)는 막대형 LED(LD)를 수용하기 위한 동굴부(OPN)를 갖는다. 금속 부재(MM)는 개구된 형태의 동굴부(OPN)를 통해 하부의 제1 전극(EL1)을 노출시킬 수 있다. 다른 실시예에서, 동굴부(OPN)는 개구되지 않은 형태일 수 있다.
단면을 볼 때, 동굴부(OPN)는 입구의 너비보다 내부의 너비가 큰 형상인 것이 바람직하다. 이에 의하여, 막대형 LED(LD)를 금속 부재(MM) 내부로 보다 안정적으로 수용하고 이탈을 방지할 수 있다.
실시예에 따라, 동굴부(OPN)는 평면 상에서 볼 때 도 5a에 도시된 바와 같이 원 또는 타원 형상을 가질 수 있다. 하지만, 동굴부(OPN)의 형상이 이에 한정되지는 않으며, 동굴부(OPN)의 형상은 다양하게 변경될 수 있다.
또한, 금속 부재(MM)는 평면 상에서 볼 때 제1 전극(EL1)을 커버하도록 형성될 수 있으나, 금속 부재(MM)의 평면적 크기 및 형상은 특별히 한정되지 않는다.
다만, 금속 부재(MM)의 두께는 막대형 LED(LD)의 길이보다 작을 수 있다. 이는 막대형 LED(LD)의 제2 단부(LDb)를 외부로 노출하여 발광 영역을 확보하기 위함이다. 따라서, 막대형 LED(LD)의 제1 단부(LDa)만 삽입되고 제2 단부(LDb)는 외부로 노출되도록, 금속 부재(MM)의 두께와 동굴부(OPN)의 크기가 결정될 수 있다.
한편, 금속 부재(MM)는 도전성 금속 재질로 형성되되, 습식 식각(wet etch)이 용이한 물질일 수 있다. 금속 부재(MM)의 동굴부(OPN)는 화학 용액을 이용한 등방성 식각 공정으로 형성될 수 있기 때문이다. 동굴부(OPN)의 형성 방법은 후술하기로 한다.
금속 부재(MM)의 재질은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 재질로 만들어질 수 있다. 금속 부재(MM)와 정렬 배선들(AW1, AW2)이 동일한 재질인 경우, 금속 부재(MM)와 정렬 배선들(AW1, AW2)은 동시에 형성될 수 있다.
제1 절연막(INS1)은 금속 부재(MM) 상에 제공된다. 구체적으로, 제1 절연막(INS1)은 제1 전극(EL1), 정렬 배선들(AW1, AW2) 및 금속 부재(MM)가 형성된 기판(SUB)의 전면을 커버한다. 다만, 제1 절연막(INS1)은 금속 부재(MM)의 동굴부(OPN)가 노출되도록 일부가 제거된다.
제1 절연막(INS1)은 동굴부(OPN)를 중심으로 단면이 경사진 경사면(SLP)을 갖는다. 예컨대, 제1 절연막(INS1)은 동굴부(OPN) 주변 영역이, 단면 상에서 볼 때, 도 5b에 도시된 바와 같은 깔때기(funnel) 형태를 가질 수 있다. 경사면(SLP)의 경사 각도는 막대형 LED(LD)의 크기 및 금속 부재(MM)의 동굴부(OPN) 구조에 따라 다양하게 결정될 수 있을 것이다.
제1 절연막(INS1)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
막대형 LED(LD)는 제1 단부(LDa)가 동굴부(OPN) 안으로 삽입되어 제1 전극(EL1)과 전기적으로 연결된다. 그리고, 막대형 LED(LD)는 제2 단부(LDb)가 동굴부(OPN) 밖으로 돌출되어 막대형 LED(LD) 상에 제공되는 제2 전극(EL2)과 전기적으로 연결된다. 막대형 LED(LD)는 막대형 LED(LD)를 다수 포함하는 LED 용액을 제1 절연막(INS1)이 형성된 기판(SUB)에 분사하는 방식으로 동굴부(OPN)에 삽입될 수 있다. 막대형 LED(LD)의 제1 단부(LDa)는 절연피막의 일부가 미리 제거될 수 있다.
동굴부(OPN)에 삽입된 막대형 LED(LD)는 제1 절연막(INS1)의 경사면(SLP)에 비스듬히 기대어 배열될 수 있다. 여기서, 막대형 LED(LD)의 정렬 방향은 정렬 배선들(AW1, AW2)에 인가되는 전압의 극성에 의해 결정될 수 있다. 예를 들면, 제1 정렬 배선(AW1)에 정 극성(+)의 전압이 인가되고, 제2 정렬 배선(AW2)에 부 극성(-)의 전압이 인가된 경우, 막대형 LED(LD)의 제1 단부(LDa)는 제1 정렬 배선(AW1) 측으로 향하고, 제2 단부(LDb)는 제2 정렬 배선(AW2) 측으로 향할 수 있다. 여기서, 막대형 LED(LD)의 제1 단부(LDa)는 애노드 전극이고, 제2 단부(LDb)는 캐소드 전극일 수 있다.
본 실시예에서는 하나의 동굴부(OPN)에 하나의 막대형 LED(LD)가 삽입됨을 예시하고 있으나, 다른 실시예에서, 하나의 동굴부(OPN)에 복수의 막대형 LED들이 삽입될 수 있다.
접속 부재(CM)는 동굴부(OPN) 내로 삽입된 막대형 LED(LD)의 제1 단부(LDa)와 제1 전극(EL1) 사이에 제공된다. 접속 부재(CM)는 도전성 재료로 형성되며, 막대형 LED(LD)와 제1 전극(EL1)의 전기적 컨택 면적을 증가시키는 기능을 한다.
또한, 접속 부재(CM)는 막대형 LED(LD)의 출광 영역에 인접하므로, 투명 도전성 물질로 형성될 수 있다. 예를 들면, 접속 부재(CM)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide) 등의 투명한 도전 물질로 만들어질 수 있다. 막대형 LED(LD)의 제1 단부(LDa)로부터 출광된 광은 접속 부재(CM)를 투과하여 금속 부재(MM)의 동굴부(OPN) 내에서 반사될 수 있다.
접속 부재(CM)는 동굴부(OPN) 내부가 채워지도록 도전 물질을 기판(SUB)의 전면에 증착한 후, 동굴부(OPN) 내부에 일부가 잔류하도록 도전 물질을 습식 식각하는 방식으로 형성될 수 있다. 접속 부재(CM)의 형성 방법은 후술하기로 한다.
제2 절연막(INS2)은 제1 절연막(INS1) 상에 제공된다. 제2 절연막(INS2)은 막대형 LED(LD)의 제2 단부(LDb)와 제2 전극(EL2)의 전기적 접속을 위한 컨택홀(CNT)을 포함한다. 컨택홀(CNT) 형성을 위해 건식 식각(dry etch)을 진행하면서 막대형 LED(LD)의 절연피막 일부도 함께 제거될 수 있다.
제2 절연막(INS2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다.
제2 전극(EL2)은 제2 절연막(INS2) 상에 제공된다. 제2 전극(EL2)은 제2 절연막(INS2)을 관통하는 컨택홀(CNT)을 통해 막대형 LED(LD)의 제2 단부(LDb)에 연결된다. 제2 전극(EL2)은 금속으로 이루어질 수 있다. 예를 들어, 제2 전극(EL2)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 단, 제2 전극(EL2)이 금속 재료일 경우, 광투과를 위해 매우 얇은 두께로 형성되거나 메쉬 구조로 형성될 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예들에 의한 발광 장치의 화소영역을 나타내는 평면도들이다. 전술한 구성 요소와 동일한 참조 번호를 갖는 구성 요소에 관하여는 모순되지 않는 한 전술한 개시 사항을 참조할 수 있으며, 중복된 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 발광 장치의 금속 부재(MM)는 복수의 막대형 LED들(LD1~LD5)을 수용하기 위한 동굴부(OPNa)를 갖는다. 본 실시예의 동굴부(OPNa)는 평면 상에서 볼 때 막대형 LED들(LD1~LD5)이 일 방향으로 삽입 배열되도록 직사각 형상일 수 있다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 의한 발광 장치는 화소영역(PXA) 내의 막대형 LED들(LD1~LD5)이 서로 반대하는 방향으로 기울어져 배열될 수 있다. 막대형 LED들(LD1~LD5)의 정렬시, 제1 정렬 배선(AW1)과 제3 정렬 배선(AW3)에 정 극성(+)의 전압이 인가되고, 제2 정렬 배선(AW2)에 부 극성(-)의 전압이 인가된 경우, 제1 및 제2 막대형 LED들(LD1, LD2)과 제3, 제4 및 제5 막대형 LED들(LD3, LD4, LD5)을 서로 반대하는 방향으로 배열시킬 수 있다.
이와 같이, 일 화소영역(PXA) 내의 막대형 LED들(LD1~LD5)의 배열 방향을 서로 다르게 하는 교차 정렬 방식을 이용하여 발광 균일성을 개선할 수 있다.
도 8a 내지 도 8k는 본 발명의 일 실시예에 의한 발광 장치의 제조 방법을 순차적으로 나타내는 단면도들이다. 전술한 구성 요소와 동일한 참조 번호를 갖는 구성 요소에 관하여는 모순되지 않는 한 전술한 개시 사항을 참조할 수 있으며, 중복된 설명은 생략하기로 한다.
도 8a를 참조하면, 기판(SUB) 상에 제1 전극(EL1)을 형성한다. 기판(SUB) 상에 제1 전극(EL1)의 재료 물질을 증착한 후 이를 패터닝하여 제1 전극(EL1)을 형성할 수 있다. 제1 전극(EL1)의 패터닝에는 포토리소그래피 공정 및 식각 공정이 수행될 수 있다.
도 8b를 참조하면, 제1 전극(EL1)이 형성된 기판(SUB) 상에 금속 부재(MM)와 정렬 배선들(AW1, AW2)을 형성한다. 금속 부재(MM)는 제1 전극(EL1) 상에 형성하고, 제1 전극(EL1)을 중심으로 일 측에 제1 정렬 배선(AW1)과, 타 측에 제2 정렬 배선(AW2)을 형성한다. 막대형 LED(LD)의 일부만 수용할 수 있도록, 금속 부재(MM)의 두께는 막대형 LED(LD)의 길이보다 작도록 형성될 수 있다.
다만, 본 실시예에서는 금속 부재(MM)와 정렬 배선들(AW1, AW2)을 동일한 물질로 동시에 형성함을 예시하고 있으나, 금속 부재(MM)와 정렬 배선들(AW1, AW2)은 서로 다른 물질로 서로 다른 공정을 통해 형성될 수도 있다.
도 8c를 참조하면, 금속 부재(MM) 상에, 금속 부재(MM)가 노출되도록 일부가 제거된 제1 절연막(INS1)을 형성한다. 제1 절연막(INS1)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
여기서, 제1 절연막(INS1)은 금속 부재(MM)를 중심으로 단면이 경사진 경사면(SLP)을 갖도록 형성될 수 있다. 기판(SUB) 상에 제1 절연막(INS1)의 재료 물질을 증착한 후 이를 패터닝하여 경사면(SLP)을 형성할 수 있다. 경사면(SLP)의 패터닝에는 포토리소그래피 공정 및 식각 공정이 수행될 수 있다.
도 8d를 참조하면, 제1 절연막(INS1)이 형성된 후, 노출된 금속 부재(MM)에 동굴부(OPN)를 형성한다. 단면을 볼 때, 동굴부(OPN)는 입구의 너비보다 내부의 너비가 큰 형상인 것이 바람직하다. 왜냐하면, 막대형 LED(LD)를 금속 부재(MM) 내부로 수용하되 이탈이 쉽지 않도록 할 수 있기 때문이다.
이러한 동굴부(OPN)는 화학 용액을 이용한 습식 식각 공정으로 형성될 수 있다. 습식 식각은 등방성 식각으로, 동굴부(OPN)가 입구의 너비보다 내부의 너비가 큰 형상을 가지도록 할 수 있다.
도 8e 및 도 8f를 참조하면, 동굴부(OPN) 안으로 삽입되도록 막대형 LED(LD)를 배열한다. 구체적으로, 제1 절연막(INS1) 상에, 막대형 LED(LD)를 다수 포함하는 LED 용액을 도포한다. 그리고, LED 용액을 도포한 이후, 또는 LED 용액의 도포와 동시에, 정렬 배선들(AW1, AW2)에 전압을 인가하여 전계를 형성한다. 이에 따라, 랜덤하게 산포되어 있던 막대형 LED(LD)의 자가 정렬을 유도할 수 있다.
그리고, 도 8e에 도시된 바와 같이, 세정액(WT)을 이용해 LED 용액이 제공된 기판을 일 방향으로 세정하는 방식으로 막대형 LED(LD)를 동굴부(OPN) 안으로 삽입할 수 있다. 단, LED 용액 내 다수의 막대형 LED(LD)들 중 일부는 동굴부(OPN) 안으로 삽입되고, 동굴부(OPN) 안으로 삽입되지 못한 나머지는 세정에 의해 제거될 수 있다.
변형된 실시예로서, LED 용액을 단독으로 또는 세정액(WT)과 함께 분사하여 막대형 LED(LD)를 동굴부(OPN) 안으로 삽입할 수도 있다.
이에 의하여, 도 8f에 도시된 바와 같이, 막대형 LED(LD)는 제1 절연막(INS1)의 경사면(SLP)에 비스듬히 기대어 배열될 수 있다. 그리고, 막대형 LED(LD)의 제1 단부(LDa)는 동굴부(OPN) 안으로 삽입되어 제1 전극(EL1)과 전기적으로 연결된다.
도 8g 및 도 8h를 참조하면, 동굴부(OPN) 내로 삽입된 막대형 LED(LD)의 제1 단부(LDa)와 제1 전극(EL1) 사이에 제공되는 접속 부재(CM)를 형성할 수 있다. 접속 부재(CM)는 도전성 재료로 형성되며, 막대형 LED(LD)와 제1 전극(EL1)의 전기적 컨택 면적을 증가시키는 기능을 한다. 또한, 접속 부재(CM)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
구체적으로, 제1 절연막(INS1) 상에 접속 부재층(CML)을 형성한다. 이때, 접속 부재층(CML)은 동굴부(OPN) 내부가 채워지도록 기판(SUB)의 전면에 증착될 수 있다. 그리고, 동굴부(OPN) 내부에 일부가 잔류하도록 접속 부재층(CML)을 식각한다. 특히, 동굴부(OPN) 내부의 접속 부재층(CML)에서 막대형 LED(LD)에 중첩되는 부분이 잔류할 수 있다. 접속 부재층(CML)의 식각 공정에는 습식 식각 공정이 이용될 수 있다.
도 8i 및 도 8j를 참조하면, 제1 절연막(INS1) 상에 제2 절연막(INS2)을 형성한다. 제2 절연막(INS2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다.
구체적으로, 제1 절연막(INS1) 상에 제2 절연막(INS2)의 재료 물질을 증착한다. 그리고, 막대형 LED(LD)에 대응되는 위치에 컨택홀(CNT)을 패터닝한다. 컨택홀(CNT) 형성을 위해 건식 식각(dry etch)을 진행하면서 막대형 LED(LD)의 절연피막 일부도 함께 제거될 수 있다.
도 8k를 참조하면, 제2 절연막(INS2) 상에 제2 전극(EL2)을 형성한다. 제2 전극(EL2)은 제2 절연막(INS2)을 관통하는 컨택홀(CNT)을 통해 막대형 LED(LD)의 제2 단부(LDb)에 전기적으로 연결된다.
제2 전극(EL2)은 금속으로 이루어질 수 있다. 예를 들어, 제2 전극(EL2)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 제1 전극(EL1)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
이와 같은 본 발명에 의하면, 제1 전극(EL1) 상에 동굴부(OPN)를 갖는 금속 부재(MM)를 제공하고, 동굴부(OPN) 안으로 막대형 LED(LD)의 일단부가 삽입되도록 구성함으로써, 보다 균일하게 막대형 LED(LD)를 배열할 수 있다. 그리고, 이에 의하여, 발광 장치의 발광 균일성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
LD: 막대형 LED SUB: 기판
EL1: 제1 전극 EL2: 제2 전극
AW1, AW2: 정렬 배선들 MM: 금속 부재
INS1: 제1 절연막 INS2: 제2 절연막
CM: 접속 부재 OPN: 동굴부

Claims (20)

  1. 기판;
    상기 기판 상에 제공된 제1 전극;
    상기 제1 전극 상에 제공되며, 동굴부를 갖는 금속 부재;
    상기 금속 부재 상에 제공되며, 상기 동굴부가 노출되도록 일부가 제거된 제1 절연막;
    제1 단부가 상기 동굴부 안으로 삽입되어 상기 제1 전극과 전기적으로 연결되고, 제2 단부가 상기 동굴부 밖으로 돌출되는 적어도 하나의 막대형 LED; 및
    상기 제1 절연막 상에 제공되고, 상기 막대형 LED의 제2 단부와 연결되는 제2 전극을 포함하는 발광 장치.
  2. 제 1 항에 있어서,
    상기 금속 부재의 동굴부는 입구의 너비보다 내부의 너비가 큰 형상인 발광 장치.
  3. 제 1 항에 있어서,
    상기 금속 부재의 두께는 상기 막대형 LED의 길이보다 작은 발광 장치.
  4. 제 1 항에 있어서,
    상기 금속 부재는 상기 동굴부를 통해 상기 제1 전극을 노출시킨 발광 장치.
  5. 제 1 항에 있어서,
    상기 동굴부에 복수의 상기 막대형 LED들이 삽입된 발광 장치.
  6. 제 1 항에 있어서,
    상기 제1 절연막은 상기 동굴부를 중심으로 단면이 경사진 경사면을 가지며,
    상기 막대형 LED는 상기 제1 절연막의 상기 경사면에 비스듬히 기대어 배열되는 발광 장치.
  7. 제 6 항에 있어서,
    일 화소영역은 복수의 막대형 LED들을 포함하고, 상기 막대형 LED들은 동일한 방향으로 기울어져 배열되는 발광 장치.
  8. 제 6 항에 있어서,
    일 화소영역은 복수의 막대형 LED들을 포함하고, 상기 막대형 LED들은 서로 반대하는 방향으로 기울어져 배열되는 발광 장치.
  9. 제 1 항에 있어서,
    상기 동굴부 내로 삽입된 상기 막대형 LED의 제1 단부와 상기 제1 전극 사이에 제공되는 접속 부재를 더 포함하는 발광 장치.
  10. 제 1 항에 있어서,
    상기 제1 절연막과 상기 제2 전극 사이에 제공되며, 상기 막대형 LED의 제2 단부와 상기 제2 전극의 전기적 접속을 위한 컨택홀을 포함하는 제2 절연막을 더 포함하는 발광 장치.
  11. 제 1 항에 있어서,
    상기 제1 전극의 양 측에 제공되는 정렬 배선들을 더 포함하는 발광 장치.
  12. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에, 금속 부재를 형성하는 단계;
    상기 금속 부재 상에, 상기 금속 부재가 노출되도록 일부가 제거된 제1 절연막을 형성하는 단계;
    상기 금속 부재에 동굴부를 형성하는 단계;
    제1 단부가 상기 동굴부 안으로 삽입되어 상기 제1 전극과 전기적으로 연결되도록 적어도 하나의 막대형 LED를 배열하는 단계; 및
    상기 제1 절연막 상에, 상기 막대형 LED의 제2 단부와 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하는 발광 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 금속 부재의 동굴부는 입구의 너비보다 내부의 너비가 큰 형상으로 형성되는 발광 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 동굴부는 등방성 식각으로 형성되는 발광 장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 금속 부재의 두께는 상기 막대형 LED의 길이보다 작도록 형성되는 발광 장치의 제조 방법.
  16. 제 12 항에 있어서,
    상기 제1 절연막은 상기 동굴부를 중심으로 단면이 경사진 경사면 경사면을 갖도록 형성되며,
    상기 막대형 LED는 상기 제1 절연막의 상기 경사면에 비스듬히 기대어 배열되는 발광 장치의 제조 방법.
  17. 제 12 항에 있어서,
    상기 막대형 LED를 배열하는 단계는,
    상기 제1 절연막 상에, 상기 막대형 LED를 다수 포함하는 LED 용액을 제공하는 단계와,
    상기 LED 용액이 제공된 기판을 일 방향으로 세정하는 단계를 포함하는 발광 장치의 제조 방법.
  18. 제 12 항에 있어서,
    상기 동굴부 내로 삽입된 상기 막대형 LED의 제1 단부와 상기 제1 전극 사이에 제공되는 접속 부재를 형성하는 단계를 더 포함하는 발광 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 접속 부재를 형성하는 단계는,
    상기 제1 절연막 상에, 상기 동굴부 내부가 채워지도록 접속 부재층을 형성하는 단계와,
    상기 동굴부 내부에 일부가 잔류하도록 상기 접속 부재층을 식각하는 단계를 포함하는 발광 장치의 제조 방법.
  20. 제 12 항에 있어서,
    상기 제1 절연막 상에, 상기 막대형 LED의 제2 단부와 상기 제2 전극의 전기적 접속을 위한 컨택홀을 포함하는 제2 절연막을 형성하는 단계를 더 포함하는 발광 장치의 제조 방법.
KR1020180015888A 2018-02-08 2018-02-08 발광 장치 및 그의 제조 방법 KR102448104B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180015888A KR102448104B1 (ko) 2018-02-08 2018-02-08 발광 장치 및 그의 제조 방법
US16/144,731 US10629791B2 (en) 2018-02-08 2018-09-27 Light emitting device and fabricating method thereof
CN201910030962.4A CN110137327A (zh) 2018-02-08 2019-01-14 发光设备
US16/853,340 US10971667B2 (en) 2018-02-08 2020-04-20 Light emitting device and fabricating method thereof
US17/222,845 US20210226109A1 (en) 2018-02-08 2021-04-05 Light emitting device and fabricating method thereof
KR1020220120357A KR102510456B1 (ko) 2018-02-08 2022-09-22 발광 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015888A KR102448104B1 (ko) 2018-02-08 2018-02-08 발광 장치 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120357A Division KR102510456B1 (ko) 2018-02-08 2022-09-22 발광 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190096474A true KR20190096474A (ko) 2019-08-20
KR102448104B1 KR102448104B1 (ko) 2022-09-29

Family

ID=67476957

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180015888A KR102448104B1 (ko) 2018-02-08 2018-02-08 발광 장치 및 그의 제조 방법
KR1020220120357A KR102510456B1 (ko) 2018-02-08 2022-09-22 발광 장치 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220120357A KR102510456B1 (ko) 2018-02-08 2022-09-22 발광 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (3) US10629791B2 (ko)
KR (2) KR102448104B1 (ko)
CN (1) CN110137327A (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122695A3 (ko) * 2020-03-13 2021-01-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021040111A1 (ko) * 2019-08-28 2021-03-04 엘지전자 주식회사 반도체 발광소자 수거 장치 및 수거 방법
WO2021040102A1 (ko) * 2019-08-28 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) * 2019-08-26 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040110A1 (ko) * 2019-08-23 2021-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107237A1 (ko) * 2019-11-28 2021-06-03 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021162147A1 (ko) * 2020-02-10 2021-08-19 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이의 제조방법
WO2021167149A1 (ko) * 2020-02-20 2021-08-26 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2022005208A1 (ko) * 2020-07-02 2022-01-06 삼성디스플레이 주식회사 표시 장치
WO2022039308A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
WO2022169062A1 (ko) * 2021-02-05 2022-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230093906A (ko) * 2021-12-20 2023-06-27 고려대학교 산학협력단 Led 로드 수직 정렬 구조체, 및 led 로드 수직 정렬 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448104B1 (ko) * 2018-02-08 2022-09-29 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR20200124799A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN110690241B (zh) * 2019-09-20 2021-12-28 深圳市华星光电半导体显示技术有限公司 显示装置的制作方法及显示装置
CN110690245B (zh) * 2019-10-16 2022-03-25 福州大学 基于异形纳米led晶粒的发光显示器件
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
JP7326470B2 (ja) * 2019-11-29 2023-08-15 京セラ株式会社 表示装置
WO2021261191A1 (ja) * 2020-06-26 2021-12-30 京セラ株式会社 表示装置および複合型表示装置
KR20220007818A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20220125871A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802393B1 (ko) * 2007-02-15 2008-02-13 삼성전기주식회사 패키지 기판 및 그 제조방법
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
CN103560186B (zh) * 2013-10-30 2016-02-17 北京大学 一种倒装纳米led芯片及其制备方法
US9601659B2 (en) * 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR20180071465A (ko) 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102448104B1 (ko) * 2018-02-08 2022-09-29 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021040110A1 (ko) * 2019-08-23 2021-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021040066A1 (ko) * 2019-08-26 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040111A1 (ko) * 2019-08-28 2021-03-04 엘지전자 주식회사 반도체 발광소자 수거 장치 및 수거 방법
WO2021040102A1 (ko) * 2019-08-28 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021107237A1 (ko) * 2019-11-28 2021-06-03 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021162147A1 (ko) * 2020-02-10 2021-08-19 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이의 제조방법
WO2021167149A1 (ko) * 2020-02-20 2021-08-26 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2020122695A3 (ko) * 2020-03-13 2021-01-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022005208A1 (ko) * 2020-07-02 2022-01-06 삼성디스플레이 주식회사 표시 장치
US11798926B2 (en) 2020-07-02 2023-10-24 Samsung Display Co., Ltd. Display device
WO2022039308A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
WO2022169062A1 (ko) * 2021-02-05 2022-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11949044B2 (en) 2021-02-05 2024-04-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20230093906A (ko) * 2021-12-20 2023-06-27 고려대학교 산학협력단 Led 로드 수직 정렬 구조체, 및 led 로드 수직 정렬 방법

Also Published As

Publication number Publication date
CN110137327A (zh) 2019-08-16
US10971667B2 (en) 2021-04-06
US20210226109A1 (en) 2021-07-22
US20190245126A1 (en) 2019-08-08
KR20220136309A (ko) 2022-10-07
KR102448104B1 (ko) 2022-09-29
US20200251642A1 (en) 2020-08-06
KR102510456B1 (ko) 2023-03-20
US10629791B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
KR102510456B1 (ko) 발광 장치 및 그의 제조 방법
KR102493479B1 (ko) 표시 장치의 제조 방법
KR102568252B1 (ko) 발광 장치 및 그의 제조방법
EP3787027A1 (en) Light-emitting device, display device having same, and method for manufacturing same
EP3832740A1 (en) Light emitting device, manufacturing method thereof, and display device having same
EP3923336A1 (en) Display device
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20180072909A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20180071465A (ko) 발광장치 및 그의 제조방법
EP3843142A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
CN112543999A (zh) 显示装置及其制造方法
CN112840457A (zh) 发光器件、发光器件的制造方法及具有其的显示设备
CN113366641A (zh) 发光器件、包括其的显示设备以及制造显示设备的方法
CN113316849A (zh) 发光设备及包括其的显示设备
EP4027390A1 (en) Display device
CN112420763A (zh) 显示装置
CN113994472A (zh) 显示装置及其制造方法
CN113785400A (zh) 显示设备及其制造方法
TW202243234A (zh) 顯示裝置及其製造方法
CN110473890A (zh) 发光设备及包括发光设备的显示设备
CN115132773A (zh) 显示装置
KR20220063871A (ko) 표시 장치
CN115207181A (zh) 显示装置及其制造方法
CN116581140A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right