WO2022039308A1 - 반도체 발광소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2022039308A1
WO2022039308A1 PCT/KR2020/011158 KR2020011158W WO2022039308A1 WO 2022039308 A1 WO2022039308 A1 WO 2022039308A1 KR 2020011158 W KR2020011158 W KR 2020011158W WO 2022039308 A1 WO2022039308 A1 WO 2022039308A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrodes
light emitting
semiconductor light
electrode
assembly
Prior art date
Application number
PCT/KR2020/011158
Other languages
English (en)
French (fr)
Inventor
박성윤
김기수
김진성
정인도
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020227045893A priority Critical patent/KR20230051431A/ko
Priority to US18/021,130 priority patent/US20230307598A1/en
Priority to PCT/KR2020/011158 priority patent/WO2022039308A1/ko
Publication of WO2022039308A1 publication Critical patent/WO2022039308A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 디스플레이 장치는 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 소정 간격으로 형성된 제1전극들; 상기 제1전극들을 덮도록 상기 베이스부 상에 형성된 절연층; 상기 제1전극들과 동일한 방향으로 연장되며, 상기 제1전극들 사이에 배치되도록 상기 절연층 상에 형성된 제2전극들; 상기 제1전극들 및 제2전극들과 오버랩 되도록 조립 홀들을 형성하면서, 상기 절연층 및 제2전극들 상에 적층된 격벽부; 상기 조립 홀들에 안착되는 반도체 발광소자들; 및 상기 격벽부 상에 배치되는 제3전극들을 포함하고, 상기 반도체 발광소자들은, 상기 제1전극들과 전기적으로 연결되지 않고, 상기 제2전극들 및 제3전극들과 전기적으로 연결되는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치
본 발명은 반도체 발광소자를 이용한 디스플레이 장치에 관한 것으로, 특히, 10㎛ 이하의 크기를 갖는 초소형 반도체 발광소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
이들 중 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 이용한 디스플레이는 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다.
그러나 마이크로 LED 디스플레이의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술들에 비해 소자들을 전사하는 것이 어려운 문제가 있다.
마이크로 LED의 전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
본 발명의 일 목적은 초소형 반도체 발광소자의 직접 전사가 가능한 구조의 디스플레이 장치를 제공하는 것이다. 특히, 본 발명은 페어 전극 중 어느 하나의 전극이 조립 전극 및 배선 전극의 역할을 수행할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 자가조립 시 전기장을 넓은 면적에 강하게 형성할 수 있도록 구비된 조립 전극들을 포함하는 디스플레이 장치를 제공하는 것이다.
본 발명에 따른 디스플레이 장치는 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 소정 간격으로 형성된 제1전극들; 상기 제1전극들을 덮도록 상기 베이스부 상에 형성된 절연층; 상기 제1전극들과 동일한 방향으로 연장되며, 상기 제1전극들 사이에 배치되도록 상기 절연층 상에 형성된 제2전극들; 상기 제1전극들 및 제2전극들과 오버랩 되도록 조립 홀들을 형성하면서, 상기 절연층 및 제2전극들 상에 적층된 격벽부; 상기 조립 홀들에 안착되는 반도체 발광소자들; 및 상기 격벽부 상에 배치되는 제3전극들을 포함하고, 상기 반도체 발광소자들은, 상기 제1전극들과 전기적으로 연결되지 않고, 상기 제2전극들 및 제3전극들과 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따르면, 상기 제1전극들 및 제2전극들은, 상기 조립 홀들과 오버랩 되는 제1갭; 및 상기 격벽부와 오버랩 되는 제2갭을 포함하며, 상기 제1갭은 2㎛ 내지 6㎛인 것을 특징으로 한다.
본 발명에 따르면, 상기 제1전극들 및 제2전극들은 각각 상기 조립 홀을 향하여 돌출된 제1돌출부 및 제2돌출부를 포함하고, 상기 제1갭은, 상기 제1돌출부와 상기 제2돌출부 사이의 간격인 것을 특징으로 한다.
본 발명에 따르면, 상기 제2돌출부는, 상기 제1돌출부보다 상기 조립 홀과 오버랩 되는 면적이 더 넓은 것을 특징으로 한다.
본 발명에 따르면, 상기 절연층은, 상기 제1전극들을 덮는 부분과 상기 제1전극들을 덮지 않는 부분 사이에 높이 단차를 갖도록 상기 베이스부 상에 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 제2전극들은, 상기 조립 홀과 오버랩 되는 상기 제2전극들의 일단에서 상기 절연층 상으로 연장되어 상기 제1전극의 일부를 덮는 연장부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자들은, 제1도전형 전극; 상기 제1도전형 전극 상에 형성된 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2도전형 반도체층; 및 상기 제2도전형 반도체층 상에 형성된 제2도전형 전극을 포함하고, 상기 제1도전형 전극은 상기 제2전극과 전기적으로 연결되고, 상기 제2도전형 전극은 상기 제3전극과 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따르면, 상기 제2전극들은, Sn, Ag, Cu, Pb, Al, Cr, Bi, Cd, Fe, In, Ni, Sb, Zn, Co 및 Au 중 적어도 하나의 물질을 포함하도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 조립 홀의 내부를 채우면서 상기 격벽부 상에 형성되는 평탄화층을 더 포함하고, 상기 제3전극들은, 상기 평탄화층 상에 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 제3전극들은, 투명전극 재질인 것을 특징으로 한다.
본 발명에 따르면, 페어 전극이 수 ㎛ 이내의 간격으로 배치되므로, 수 ㎛ 크기의 초소형 반도체 발광소자를 조립할 수 있다.
또한, 본 발명에 따른 조립 전극의 배치 구조는 수평 및 수직 방향 전기장 구배를 가질 수 있으므로, 자가조립 시 전기장이 넓은 영역에 강한 세기로 형성되어 반도체 발광소자의 조립율이 향상될 수 있다.
또한, 본 발명에 따르면, 페어 전극 중 어느 하나의 전극은 조립 홀을 통해 노출되어 조립 홀에 안착된 반도체 발광소자의 배선 전극으로 활용될 수 있으므로, 반도체 발광소자의 직접 전사가 가능하다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이다.
도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자 자가조립 장치의 일 실시예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자들을 기판에 자가조립 하는 공정을 나타내는 개념도들이다.
도 9는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 10은 종래 수평형 반도체 발광소자 및 수직형 반도체 발광소자를 이용한 디스플레이 장치의 실시예들을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 도면이다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치를 나타낸 도면이다.
도 13은 종래 조립전극 구조에 따라 조립 홀 내부에 형성되는 전기장의 형태를 나타낸 도면이다.
도 14는 도 11 및 도 12에 따른 디스플레이 장치와 조립 홀 내부에 형성되는 전기장의 형태를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이고, 도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)는 상기 디스플레이 장치(100)의 베젤(bezel)을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100㎛ 이하의 작은 크기로 형성되는 발광다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되며, 이들의 조합으로 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극(111)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극(112)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 플립 칩 타입의 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위 화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되며, 메사 및 아이솔레이션을 통해 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에 형성된 마이크로 크기의 반도체 발광소자(150)는 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프(stamp)나 롤(roll)을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 본 명세서에서 설명하는 자가조립 방식은 수평형 반도체 발광소자 및 수직형 반도체 발광소자에 모두 적용될 수 있다.
먼저, 디스플레이 장치의 제조방법을 살펴보면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 n형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 p형이 되고 제2도전형이 n형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
본 발명은 반도체 발광소자, 자세하게는 마이크로 LED를 이용한 새로운 구조의 디스플레이 장치에 관한 것이다. 구체적으로, 본 발명에 따른 디스플레이 장치는 수 ㎛ 이하의 크기를 갖는 초소형 반도체 발광소자의 직접 전사가 가능한 구조를 갖는다. 이하에서는, 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 대해 설명한다.
도 10은 종래 수평형 반도체 발광소자 및 수직형 반도체 발광소자를 이용한 디스플레이 장치의 실시예들을 나타낸 도면이다. 먼저, 도 10을 참조하여, 종래 반도체 발광소자를 이용한 디스플레이 장치의 구조와 종래 구조의 한계에 대해 설명한다.
종래 디스플레이 장치는 수십 ㎛의 크기를 갖는 수평형 또는 수직형 반도체 발광소자들로 구성된다. 본 명세서에서 설명하는 반도체 발광소자는 원형, 타원형 등의 대칭형 구조의 반도체 발광소자로서, 상기 크기는 반도체 발광소자의 직경에 해당한다. 반도체 발광소자의 n전극 및 p전극의 배치 형태에 따라 수평형 및 수직형으로 구분될 수 있다. 구체적으로, 수평형 반도체 발광소자는 n전극 및 p전극이 에피층 상에서 동일한 방향을 향하도록 배치되고, 수직형 반도체 발광소자는 n전극 및 p전극이 에피층 상에서 반대 방향을 향하도록 배치된다. 수직형 반도체 발광소자는 n전극 및 p전극을 서로 다른 면 상에 배치할 수 있으므로, 반도체 발광소자의 소형화에 유리하다.
종래 디스플레이 장치가 수평형 반도체 발광소자로 구성되는 경우, 자가조립을 통해 반도체 발광소자들이 전사된 기판을 배선 기판으로 활용하기 위해서는, 디스플레이 장치는 도 10(a)와 같은 구조를 가질 수 있다.
도 10(a)에 따르면, 디스플레이 장치(300)는 베이스부(310) 상에 자가조립을 위한 조립전극들(320)과 조립전극들(320)을 덮도록 절연층(330)이 배치된다. 절연층(330) 상에는 격벽부(340)가 반도체 발광소자들(320)이 안착되는 조립 홀들(341)을 형성하면서 적층된다. 조립 홀들(341)은 조립전극들(320)과 오버랩 되어 조립 홀들(341) 내부에는 전기장이 형성되며, 반도체 발광소자들(350)은 유전영동에 의해 조립 홀들(341) 내부에 안착될 수 있다. 격벽부(340) 상에는 조립 홀들(341) 내부를 채우면서 평탄화층(360)이 적층되고, 평탄화층(360) 상에는 반도체 발광소자(350)의 n전극(351) 및 p전극(355)과 전기적으로 연결되는 배선 전극(370)(제1배선 전극(371), 제2배선 전극(372))이 배치될 수 있다.
도 10(a)와 같은 수평형 반도체 발광소자는 n전극 및 p전극이 에피층 상에서 동일한 방향을 향하도록 배치되므로, 배선공정이 유리한 장점은 있으나, 수 ㎛ 크기의 반도체 발광소자의 구조로는 적합하지 않다.
한편, 종래 디스플레이 장치가 수직형 반도체 발광소자로 구성되는 경우, 자가조립을 통해 반도체 발광소자들이 전사된 기판을 배선 기판으로 활용하기 위해서는, 디스플레이 장치는 도 10(b)와 같은 구조를 가질 수 있다.
수직형 반도체 발광소자는 전술한 것과 같이 n전극 및 p전극이 에피층의 서로 다른 면에 형성되므로 소형의 반도체 발광소자를 구현할 수 있으며, 나아가 수 ㎛의 반도체 발광소자를 제작하는 것이 가능하다.
그러나 수직형 반도체 발광소자의 구조적 특징에 의해, 도 10(b)와 같이, 배선전극(470) 또한 반도체 발광소자(450)의 상부 및 하부에 각각 배치되어야 한다. 구체적으로, 반도체 발광소자(450)의 n전극(451)과 전기적으로 연결되는 제1배선 전극(471)은 유전체층(430) 상에 배치되고, p전극(455)과 전기적으로 연결되는 제2배선 전극(472)은 평탄화층(460) 상에 배치된다. 특히, 제1배선 전극(471)은 자가조립 시 전기장이 차폐되지 않도록 조립전극들(420)과 겹쳐지지 않도록 배치된다.
이러한 구조에서, 수직형 반도체 발광소자를 수 ㎛의 크기로 제작하게 되면, 조립전극들(420)은 더 좁은 간격으로 패턴되어야 하며, n전극(451)과 전기적으로 연결되는 제1배선 전극(471)은 조립전극들(420)과 오버랩 되지 않도록 더 좁은 폭으로 패턴되어야 한다. 그러나 포토리소그래피 공정으로는 전극들의 패턴을 좁히는데 한계가 있다.
본 발명은 전술한 문제를 해결하기 위한 구조를 갖는 디스플레이 장치를 제공한다. 본 발명에 따르면, 일부 조립전극들은 자가조립 후 반도체 발광소자들과 전기적으로 연결되어 배선전극으로 활용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 도면이다. 이하에서는, 도 11을 참조하여, 본 발명에 따른 디스플레이 장치에 대해 설명한다.
본 발명에 따른 디스플레이 장치(1000)는 직경이 10㎛ 이하인 수직형 반도체 발광소자(이하, 반도체 발광소자(1500))를 이용한 것일 수 있다. 본 발명에 따르면, 반도체 발광소자(1500)는 제1도전형 전극(1510), 제1도전형 전극(1510) 상에 형성된 제1도전형 반도체층(1520), 제1도전형 반도체층(1520) 상에 형성된 활성층(1530), 활성층(1530) 상에 형성된 제2도전형 반도체층(1540) 및 제2도전형 반도체층(1540) 상에 형성된 제2도전형 전극(1550)을 포함할 수 있다. 본 실시예에서, 제1도전형은 n형이고, 제2도전형은 p형을 의미할 수 있다. 그러나 이에 한정하지 않고, 제1도전형이p형이 되고, 제2도전형이 n형이 되는 실시예도 가능하다.
본 발명에 따르면, 베이스부(1100)는 플랙서블을 구현할 수 있는 절연성 재질로 구비될 수 있다. 예를 들어, 폴리이미드(PI), 유리 등이 베이스부(1100)를 구성하는 소재가 될 수 있으나, 이에 한정하지 않는다.
베이스부(1100) 상에는 제1전극들(1200)이 배치될 수 있다. 제1전극들(1200)은 일 방향으로 연장된 바(bar) 형태의 전극일 수 있으며, 베이스부(1100) 상에 소정 간격으로 배치될 수 있다.
제1전극들(1200)은 자가조립 시 전기장을 형성하는 조립전극이 될 수 있다. 자세하게, 조립전극은 복수로 구비될 수 있으며, 인접 배치된 전극에는 서로 다른 전압신호가 인가될 수 있다. 이 때, 서로 다른 전압 신호가 인가되는 인접한 2개의 전극은 페어전극을 형성할 수 있다. 본 발명에서 제1전극들(1200)은 페어전극을 형성하는 2개의 전극 중 어느 하나의 전극일 수 있다.
제1전극들(1200)은 전압 전달을 위해 비저항 또는 저저항 금속 재질로 구비될 수 있으며, 싱글 또는 멀티 레이어로 구성될 수 있다. 예를 들어, 제1전극들(1200)은 Al 또는 Cu 재질의 싱글 레이어이거나 또는 Mo/Al/Mo, Ti/Al/Ti, Ti/Cu/Ti 등과 같이 Al 또는 Cu를 포함하는 멀티 레이어로 구성될 수 있다. 또한, 제1전극들(1200)은 50nm 내지 300nm의 두께로 형성될 수 있다.
베이스부(1100) 상에는 제1전극들(1200)을 덮도록 절연층(1300)이 형성될 수 있다. 절연층(1300)은 제1전극들(1200)과 후술할 제2전극들(1400)을 전기적으로 절연시킬 수 있다. 이를 위해, 절연층(1300)은 SiO 2, SiN x 또는 Al 2O 3과 같은 무기 절연물질로 구비될 수 있으며, 싱글 레이어 또는 멀티 레이어로 구성될 수 있다.
또한, 절연층(1300)은 적어도 제1전극(1200)과 제2전극(1400)이 통전되지 않는 두께를 갖도록 형성될 수 있다. 예를 들어, 절연층(1300)은 50 내지 3000 nm의 두께로 형성될 수 있으며, 바람직하게는, 수백 nm의 두께로 형성될 수 있다. 절연층(1300)의 두께가 너무 얇으면 제1전극들(1300) 및 제2전극들(1400)이 통전될 수 있고, 반대로 절연층(1300)의 두께가 너무 두꺼우면 유전영동력을 저하시킬 수 있다. 따라서 절연층(1300)은 전술한 범위에 해당하는 두께를 갖도록 형성될 수 있다.
절연층(1300)은 제1전극들(1200)을 덮는 부분과 제1전극들(1200)을 덮지 않는 부분 사이에 높이 단차(a)를 갖도록 형성될 수 있다. 제1전극들(1200)을 덮는 부분과 덮지 않는 부분 사이의 높이 단차(a)는 절연층(1300) 상에 배치되는 제2전극들(1400)의 두께와 대응될 수 있다.
절연층(1300) 상에는 제2전극들(1400)이 배치될 수 있다. 제2전극들(1400)은 일 방향으로 연장된 바(bar) 형태의 전극일 수 있으며, 절연층(1300) 상에 소정 간격으로 배치될 수 있다.
구체적으로, 제2전극들(1400)은 제1전극들(1200)과 동일한 방향으로 연장되며, 서로 다른 평면 상에서 제1전극들(1200)과 평행 또는 나란하게 배치될 수 있다. 제2전극들(1400)은 절연층(1300) 상에서 제1전극들(1200) 사이에 배치될 수 있다. 즉, 제2전극들(1400)은 제1전극들(1200)을 덮지 않는 절연층(1300)의 영역 상에 형성될 수 있으며, 제2전극들(1400)이 배치됨으로써 절연층(1300)의 높이 단차(a)는 해소될 수 있다.
제2전극들(1400)은 자가조립 시 전기장을 형성하는 조립전극이 될 수 있다. 즉, 제2전극들(1400)은 페어전극을 형성하는 2개의 전극 중 다른 하나의 전극일 수 있다. 또한, 본 발명에 따르면, 제2전극들(1400)은 반도체 발광소자(1500)와 전기적으로 연결되어 반도체 발광소자(1500)의 점등을 제어하는 배선전극이 될 수 있다. 이에 제2전극들(1400)은 Sn, Ag, Cu, Pb, Al, Cr, Bi, Cd, Fe, In, Ni, Sb, Zn, Co 및 Au 중 적어도 하나의 물질을 포함하도록 형성될 수 있다. 제2전극들(1400)은 상기 나열된 물질들 중 어느 하나로 이루어진 싱글 레이어이거나 또는 상기 나열된 2 이상의 물질들로 이루어져 멀티 레이어로 구성될 수 있다. 제2전극들(1400)이 멀티 레이어로 구성되는 경우, 적어도 반도체 발광소자(1500)와 접촉하는 부분은 솔더 형성이 용이한 Sn, In, Pb 등의 저융점 물질로 형성될 수 있다.
한편, 절연층(1300) 및 제2전극들(1400) 상에는 격벽부(1600)가 적층될 수 있다. 격벽부(1600)는 제1전극들(1200) 및 제2전극들(1400)과 오버랩 되도록 조립 홀들(1610)을 형성하면서 절연층(1300) 및 제2전극들(1400) 상에 적층될 수 있다. 조립 홀(1610)은 격벽부(1600)가 두께 방향으로 식각되어 형성된 것으로, 조립 홀(1610)을 통해 절연층(1300) 및 제2전극들(1400) 일부가 노출될 수 있다. 격벽부(1600)는 SiO 2, SiN x 등의 무기 절연물질로 형성될 수 있으며, 유기물로 형성되는 것도 가능하다. 또한, 격벽부는 수십 내지 수백 nm의 두께로 형성될 수 있다.
반도체 발광소자들(1500)은 자가조립을 통해 조립 홀들(1610)에 안착될 수 있다. 조립 홀들(1610)은 제1전극들(1200) 및 제2전극들(1400)과 오버랩 되므로, 제1전극들(1200) 및 제2전극들(1400)에 전압이 인가됨에 따라 조립 홀(1610) 내부에는 전기장이 형성되고, 반도체 발광소자(1500)는 유전영동에 의해 조립 홀(160) 내부에 안착될 수 있다.
본 발명에 따르면, 10㎛ 이하의 크기를 갖는 반도체 발광소자들(1500)을 조립하기 위해, 제1전극들(1200) 및 제2전극들(1400)은 수 ㎛의 간격으로 배치될 수 있다. 구체적으로, 도면을 참조하면, 제1전극들(1200) 간의 간격 및 제2전극들(1400) 간의 간격은 수십 ㎛일 수 있으나, 제1전극들(1200)과 제2전극들(1400) 사이의 수평 간격은 수 ㎛ 수준일 수 있다. 즉, 절연층(1300)에 의해 제1전극들(1200) 및 제2전극들(1400)이 분리되는 구조는 포토리소그래피 공정을 통한 전극 패턴 형성 공정이 갖는 문제점을 해결할 수 있다.
도 11을 참조하면, 제1전극들(1200) 및 제2전극들(1400)은 조립 홀들(1610)과 오버랩 되는 제1갭(G a)과, 격벽부(1600)와 오버랩 되는 제2갭(G b)을 포함할 수 있다. 이 때, 전술한 수 ㎛의 간격을 갖는 갭은 조립 홀들(1610)과 오버랩 되는 제1갭(G a)일 수 있으며, 제1갭(G a)은 2㎛ 내지 6㎛로 형성될 수 있다.
제1전극들(1200) 및 제2전극들(1400)은 각각 조립 홀(1610)을 향하여 돌출된 제1돌출부(1210) 및 제2돌출부(1410)를 포함할 수 있다. 제1전극들(1200) 및 제2전극들(1400)이 제1돌출부(1210) 및 제2돌출부(1410)를 포함하는 경우, 제1갭(G a)은 조립 홀(1610)과 오버랩 되는 제1돌출부(1210) 및 제2돌출부(1410) 사이의 간격일 수 있다.
한편, 반도체 발광소자(1500)는 조립 홀(1610)에 안착된 상태에서 조립 홀(1610)을 통해 노출된 제2전극(1400)과 접촉할 수 있으며, 열처리 등을 통해 제2전극(1400)과 전기적으로 연결될 수 있다. 자세하게는, 반도체 발광소자의 제1도전형 전극(1510)과 제2전극(1400)이 전기적으로 연결될 수 있다. 이에 제1도전형 전극(1510)과 오믹 컨택을 형성하는 제2전극(1400)은 제1전극(1200)보다 조립 홀(1610)과 오버랩 되는 면적이 더 넓을 수 있으며, 제1돌출부(1210) 및 제2돌출부(1410)를 포함하는 경우, 제2돌출부(1410)는 제1돌출부(1210)보다 조립 홀(1610)과 오버랩 되는 면적이 더 넓을 수 있다. 이러한 구조를 구현하기 위한 방식은 제한하지 않는다.
도 12는 본 발명의 다른 실시예에 따른 디스플레이 장치를 나타낸 도면이다. 도 12를 참조하면, 제2전극(1400)은 조립 홀(1610)과 오버랩 되는 제2전극(1400)의 일단에서 절연층(1300) 상으로 연장되어 제1전극(1200)의 일부를 덮는 연장부(1420)를 포함할 수 있다. 즉, 도 12의 실시예에 따르면, 제1전극(1200)과 제2전극(1400)은 상하로 오버랩 되는 부분을 포함할 수 있다. 이러한 구조는 자가조립 시 조립 홀(1610) 내 전기장을 보다 강하게 형성할 수 있으며, 이와 관련한 설명은 후술한다.
한편, 격벽부(1600) 상에는 평탄화층(1700)이 형성될 수 있다. 평탄화층(1700)은 반도체 발광소자들(1500)이 안착된 상태에서 조립 홀들(1610) 내부의 빈 공간을 채우면서 격벽부(1600) 상에 형성될 수 있다. 평탄화층(1700)은 반도체 발광소자들(1500)을 고정하면서, 반도체 발광소자들(1500)의 일면을 평탄화할 수 있다. 평탄화층(1700)은 유연성 및 절연성 있는 투명 폴리머 재질 또는 감광성 유기물질 등으로 형성될 수 있다.
평탄화층(1700) 상에는 제3전극들(1800)이 형성될 수 있다. 제3전극들(1800)은 반도체 발광소자(1500)의 점등을 제어하는 배선전극으로 자가조립 후 배선공정에 의해 형성될 수 있다. 제3전극들(1800)은 반도체 발광소자의 제2도전형 전극(1550)과 전기적으로 연결될 수 있다. 제3전극들(1800)은 전면 발광 구조의 디스플레이 장치(1000)를 구현하도록 투명전극 재질로 형성될 수 있으며, 제2도전형 전극(1550)도 투명전극 재질로 형성될 수 있다.
즉, 본 발명에 따른 디스플레이 장치(1000)는 제1전극들(1200), 제2전극들(1400) 및 제3전극들(1800)을 포함하며, 반도체 발광소자들(1500)은 제2전극들(1400) 및 제3전극들(1800)과 전기적으로 연결되고, 제1전극들(1200)과는 전기적으로 연결되지 않을 수 있다.
이하에서는, 본 발명에 따른 디스플레이 장치(1000)에서 조립 홀(1610) 내부에 형성되는 전기장의 형태에 대해 설명한다. 도 13은 종래 조립전극 구조에 따라 조립 홀 내부에 형성되는 전기장의 형태를 나타낸 도면이고, 도 14는 도 11 및 도 12에 따른 디스플레이 장치와 조립 홀 내부에 형성되는 전기장의 형태를 나타낸 도면이다.
도 13을 참조하면, 조립 홀(541) 내부에는 조립전극들(520)의 배치 구조에 대응하는 방향으로 전기장이 형성될 수 있다. 도 13(a)와 같이 조립전극들(520)이 수평 방향으로 배치된 경우에는 수평 방향으로 전기장 구배가 형성되고, 도 13(b)와 같이 조립전극들(520)이 수직 방향으로 배치된 경우에는 수직 방향으로 전기장 구배가 형성된다. 또한, 도 13을 통해 수평 방향의 전기장은 상대적으로 넓은 면적에 대해 약한 세기로 형성되는 반면, 수직 방향의 전기장은 상대적으로 좁은 면적에서 강하게 형성됨을 확인할 수 있다.
구체적으로, 도 13(a)의 구조에서는 조립 홀(541)의 둘레 부분에 전체적으로 전기장이 형성되지만 전기력선의 밀도가 낮아 반도체 발광소자들이 조립 홀(541) 주변으로 쉽게 유도될 수 있으나, 조립 홀(541)에 안착된 반도체 발광소자들을 붙잡아두는 힘이 약한 문제가 있다. 도 13(b)의 구조에서는 조립 홀(541)의 중앙 부분에 강한 전기장이 집중되어 형성되므로, 반도체 발광소자들을 조립 홀(541) 내 고정시키는 것은 도 13(a)의 구조보다 유리하지만, 조립 홀(541) 주변으로 반도체 발광소자들을 유도하는 것이 어려운 문제가 있다.
도 14(a)를 참조하면, 도 11에 따른 본 발명의 구조는 제1전극(1200) 및 제2전극(1400)에 의해 수평 방향의 전기장이 형성되나, 제1전극(1200)과 제2전극(1400)이 도 13(a)의 조립전극들(520)보다 좁은 간격으로 배치되므로, 보다 강한 세기의 전기장이 조립 홀(1610)의 둘레 영역에 형성될 수 있는 효과가 있다. 또한, 도 14(b)에 나타난 도 12에 따른 본 발명의 구조의 경우에는 제2전극(1400)의 연장부(1420)가 제1전극(1200)과 오버랩 되므로, 조립 홀(1610) 내부에 전기장이 수직 및 수평 방향으로 형성될 수 있다. 도 14(b)에 따르면, 조립 홀(1610)의 둘레 부분과 조립 홀(1610)의 내부에 모두 전기장이 형성되므로, 반도체 발광소자들을 조립 홀(1610) 주변으로 유도하는 것이 용이하며, 조립 홀(1610)에 안착된 반도체 발광소자들은 조립 홀(1610) 내부에 형성된 전기장에 의해 이탈되지 않고 고정될 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다.
본 발명의 보호범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 베이스부;
    일 방향으로 연장되며, 상기 베이스부 상에 소정 간격으로 형성된 제1전극들;
    상기 제1전극들을 덮도록 상기 베이스부 상에 형성된 절연층;
    상기 제1전극들과 동일한 방향으로 연장되며, 상기 제1전극들 사이에 배치되도록 상기 절연층 상에 형성된 제2전극들;
    상기 제1전극들 및 제2전극들과 오버랩 되도록 조립 홀들을 형성하면서, 상기 절연층 및 제2전극들 상에 적층된 격벽부;
    상기 조립 홀들에 안착되는 반도체 발광소자들; 및
    상기 격벽부 상에 배치되는 제3전극들을 포함하고,
    상기 반도체 발광소자들은, 상기 제1전극들과 전기적으로 연결되지 않고, 상기 제2전극들 및 제3전극들과 전기적으로 연결되는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1전극들 및 제2전극들은, 상기 조립 홀들과 오버랩 되는 제1갭; 및
    상기 격벽부와 오버랩 되는 제2갭을 포함하며,
    상기 제1갭은 2㎛ 내지 6㎛인 것을 특징으로 하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1전극들 및 제2전극들은 각각 상기 조립 홀을 향하여 돌출된 제1돌출부 및 제2돌출부를 포함하고,
    상기 제1갭은, 상기 제1돌출부와 제2돌출부 사이의 간격인 것을 특징으로 하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2돌출부는, 상기 제1돌출부보다 상기 조립 홀과 오버랩 되는 면적이 더 넓은 것을 특징으로 하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 절연층은, 상기 제1전극들을 덮는 부분과 상기 제1전극들을 덮지 않는 부분 사이에 높이 단차를 갖도록 상기 베이스부 상에 형성된 것을 특징으로 하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제2전극들은, 상기 조립 홀과 오버랩 되는 상기 제2전극들의 일단에서 상기 절연층 상으로 연장되어 상기 제1전극의 일부를 덮는 연장부를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 반도체 발광소자들은, 제1도전형 전극;
    상기 제1도전형 전극 상에 형성된 제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2도전형 반도체층;
    상기 제2도전형 반도체층 상에 형성된 제2도전형 전극을 포함하고,
    상기 제1도전형 전극은 상기 제2전극과 전기적으로 연결되고, 상기 제2도전형 전극은 상기 제3전극과 전기적으로 연결되는 것을 특징으로 하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제2전극들은, Sn, Ag, Cu, Pb, Al, Cr, Bi, Cd, Fe, In, Ni, Sb, Zn, Co 및 Au 중 적어도 하나의 물질을 포함하도록 형성된 것을 특징으로 하는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 조립 홀의 내부를 채우면서 상기 격벽부 상에 형성되는 평탄화층을 더 포함하고,
    상기 제3전극들은, 상기 평탄화층 상에 형성된 것을 특징으로 하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제3전극들은, 투명전극 재질인 것을 특징으로 하는, 디스플레이 장치.
PCT/KR2020/011158 2020-08-21 2020-08-21 반도체 발광소자를 이용한 디스플레이 장치 WO2022039308A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020227045893A KR20230051431A (ko) 2020-08-21 2020-08-21 반도체 발광소자를 이용한 디스플레이 장치
US18/021,130 US20230307598A1 (en) 2020-08-21 2020-08-21 Display device using semiconductor light-emitting element
PCT/KR2020/011158 WO2022039308A1 (ko) 2020-08-21 2020-08-21 반도체 발광소자를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/011158 WO2022039308A1 (ko) 2020-08-21 2020-08-21 반도체 발광소자를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2022039308A1 true WO2022039308A1 (ko) 2022-02-24

Family

ID=80323015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011158 WO2022039308A1 (ko) 2020-08-21 2020-08-21 반도체 발광소자를 이용한 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230307598A1 (ko)
KR (1) KR20230051431A (ko)
WO (1) WO2022039308A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080391A1 (ko) * 2022-10-11 2024-04-18 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026959A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20190067296A (ko) * 2017-12-06 2019-06-17 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR20190096474A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR20200024177A (ko) * 2020-02-17 2020-03-06 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026959A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20190067296A (ko) * 2017-12-06 2019-06-17 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR20190096474A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200024177A (ko) * 2020-02-17 2020-03-06 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080391A1 (ko) * 2022-10-11 2024-04-18 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR20230051431A (ko) 2023-04-18
US20230307598A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162159A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2019203403A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021145498A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021040111A1 (ko) 반도체 발광소자 수거 장치 및 수거 방법
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021125423A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20950389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20950389

Country of ref document: EP

Kind code of ref document: A1