CN103560186B - 一种倒装纳米led芯片及其制备方法 - Google Patents
一种倒装纳米led芯片及其制备方法 Download PDFInfo
- Publication number
- CN103560186B CN103560186B CN201310526518.4A CN201310526518A CN103560186B CN 103560186 B CN103560186 B CN 103560186B CN 201310526518 A CN201310526518 A CN 201310526518A CN 103560186 B CN103560186 B CN 103560186B
- Authority
- CN
- China
- Prior art keywords
- nano
- layer
- electrode
- discrete
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000002061 nanopillar Substances 0.000 claims abstract description 54
- 238000010894 electron beam technology Methods 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 21
- 230000006378 damage Effects 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000003292 glue Substances 0.000 claims description 30
- 238000002161 passivation Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 29
- 238000004528 spin coating Methods 0.000 claims description 14
- 238000001704 evaporation Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000003550 marker Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 238000000605 extraction Methods 0.000 abstract description 5
- 238000005401 electroluminescence Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000011160 research Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 208000027418 Wounds and injury Diseases 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 208000014674 injury Diseases 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000010023 transfer printing Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000005046 Chlorosilane Substances 0.000 description 2
- 229910000943 NiAl Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 2
- 229910010038 TiAl Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000003958 fumigation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种倒装纳米LED芯片及其制备方法。本发明的倒装纳米LED芯片包括:外延芯片部分、衬底和倒装焊接部分;位于衬底上的外延芯片部分倒扣在倒装焊接部分上。本发明采用“自上而下”的制备方法有效地控制了单根纳米柱的尺寸及位置,将纳米压印和电子束曝光结合起来,将模板重复运用有利于芯片的批量化生产;对纳米柱的侧壁实施去损伤处理,使侧壁损伤得到修复,减少了漏电流的产生,起到防止短路的作用;将纳米LED芯片与倒装结构相结合,使得器件具有更高的光提取效率,更好的散热效果以及更均匀的电流扩展,提高了器件的性能;分立的结构,实现了单个纳米LED的独立电致发光,改变了现有的纳米柱阵列一齐发光的研究现状。
Description
技术领域
本发明涉及倒装纳米柱LED,尤其涉及一种采用自上而下的方法制备的纳米LED芯片及其制备方法。
背景技术
相比于大尺寸发光二级管(LED),纳米柱LED具有很多突出的优点,比如位错密度低,通过生长的方法可以得到无位错的纳米柱阵列,通过纳米掩膜,干法或湿法刻蚀的纳米柱阵列位错密度也会降低两个数量级以上;应力释放减轻量子限制斯塔克效应,增加量子阱的辐射复合效应;注入效率提高,通过单根纳米柱把载流子限制在一维结构中传输,得到高的量子阱的注入效率;在大注入电流下可高效率工作,对于互联的纳米柱LED阵列,效率骤降在640A/cm2的大注入电流密度小几乎为0,分立的纳米柱LED可能承受更高的电流密度;消除导波模式,导波模式随纳米柱直径的减少而减少,纳米柱LED出光更有方向性;利于微纳集成或者组成纳米集成光源,50nm直径的纳米柱LED非常易于组装于微流体,能形成近场激发光源,同时可以组成局域的微纳图形光源(pattenedlight)。纳米LED独特的性能使得它在生物探测,生物成像,神经元调控,无掩模光刻,近场显微镜测量,光通讯,数据存储以及半导体照明等领域均有广阔的应用前景。
目前GaN基纳米柱LED的制备方法包括“自下而上”和“自上而下”两大类方法,“自下而上”的采用生长的方法开展的比较早,如VLS(气液固生长模式)、HVPE(氢化物气相外延)、MBE(分子束外延)等方法,这种方法得到的纳米柱使得位错密度大大减少,某些制备条件下几乎达到0位错的水平,有效地提高了晶体的质量。同时,由于纳米柱的应力减少以及柔韧性特点,很容易实现高In组分的InGaN量子阱的生长,从而为解决半导体照明领域“greengap”提供一条可能的途径。但是在“自下而上”的方法中,为了得到垂直衬底的一维生长,低温和低V/III比往往是必须的条件,这势必造成高的本征掺杂和点缺陷的产生,而且,对许多“自下而上”的方法,单根纳米柱的定位和操控是非常困难的事情。“自上而下”的方法则是在高质量的GaN基LED外延片上,利用纳米尺寸的掩膜,进行湿法和干法腐蚀得到纳米柱阵列。
“自上而下”的方法可以有效解决“自下而上”方法的不足,LED外延质量与现有的大面积外延LED质量相同,通过现有的纳米图形制备和转印技术,可以实现GaN基纳米阵列的定位和操控,该方法得到的纳米柱的位错密度也很低,但是制备纳米掩模存在困难,到目前为止,纳米压印是报道图形质量最好并有望批量生产的制备纳米掩模的手段。“自上而下”方法的另一个难点在于纳米柱LED具有较大的漏电流。
另外一方面,纳米柱LED的制备还存在电极制备的困难,这主要是电极尺寸小、图形化、镀膜、合金化等均存在问题。目前的纳米柱LED电致发光的结果基本上是电极互联的结果,或者利用SEM,AFM等微观检测手段和纳米探针进行,还不具实用化条件。
发明内容
本发明针对现有的“自下而上”制备纳米柱LED的方法中纳米柱的位置和尺寸难以有效控制的问题,以及“自上而下”方法中漏电严重问题及不能有效独立电致发光的问题,提供一种“自上而下”的通过电子束曝光和纳米压印制备纳米柱LED的方法。
本发明的一个目的在于提供一种倒装纳米LED芯片。
本发明的倒装纳米LED芯片包括:外延芯片部分、衬底和倒装焊接部分;外延芯片部分位于衬底上,外延芯片部分包括p型接触层、n型接触层、纳米柱阵列、未刻蚀n型层和钝化层;P型接触层包括p电极层、p焊盘层和P电极焊盘台;n型接触层包括n电极层和n焊盘层;其中,纳米柱阵列分布在未刻蚀n型层上;分立的P电极焊盘台分布在未刻蚀n型层上;纳米柱阵列和分立的P电极焊盘台交错排列;分立的p电极层与纳米柱阵列相对应,位于纳米柱阵列上;分立的p焊盘层与分立的p电极层相对应,位于p电极层上;在未刻蚀n型层和n电极层之上且在p焊盘层之下,纳米柱阵列与分立的P电极焊盘台之间充满钝化层;位于衬底上的外延芯片部分倒扣在倒装焊接部分上。
倒装焊接部分包括基板、分立的基板焊盘和底部填充材料;分立的基板焊盘与外延芯片部分的p焊盘层和n焊盘层相对应地位于基板上,倒扣的外延芯片部分通过凸点焊接在基板焊盘上,中间充满底部填充材料。倒装焊接部分的基板是一片制备了绝缘层以及静电保护电路ESD的Si片。基板焊盘是包含与LED芯片焊盘对应的部分及连接外电路的焊盘。凸点是连接外延芯片部分的p焊盘层和n焊盘层与对应的基板焊盘的金属球,一般采用金Au球,尺寸一般30~50微米。进一步包括导线,将倒装焊盘与外短路相连接,如果纳米柱阵列的排列较密,采用多层布线的方法。
p电极焊盘台从上之下依次包括焊盘台p型层、焊盘台多量子阱层和焊盘台n型层。
纳米柱阵列从上之下依次包括p型层、多量子阱层和被刻蚀了的n型层。
纳米柱阵列之间具有对刻蚀表面起钝化作用的钝化层,钝化层的材料包括SiO2、SU8和SOG等。分立的p电极层与纳米柱阵列相对应,位于纳米柱阵列上,具有欧姆接触和光反射等功能。分立的p焊盘层与分立的p电极层相对应,位于p电极层上,每一个分立的p电极焊盘台的横向尺度在50~80微米。
p电极层和n电极层的尺寸为微米量级。
本发明的另一个目的在于提供一种倒装纳米LED芯片的制备方法。
本发明的倒装纳米LED芯片的制备方法,包括以下步骤:
1)根据需求绘制电子束曝光的图形,利用电子束曝光制备纳米压印的模板;
2)通过纳米压印将模板上的图形转移到外延片上,外延片包括依次在衬底上的n型层、多量子阱层及p型层;
3)在外延片上制备金属掩膜,通过刻蚀得到纳米柱阵列和分立的p电极焊盘台;
4)对纳米柱的侧壁进行去损伤处理;
5)制备n电极层;
6)在纳米柱阵列与分立的P电极焊盘台之间填充钝化层;
7)与纳米柱阵列相对应,在纳米柱阵列上制备分立的p电极层;
8)在n电极层上制备n焊盘层,以及与分立的p电极层相对应,在p电极层上制备p焊盘层;
9)将上述在衬底上制备好的外延芯片部分倒扣过来,焊接在倒装焊接部分。
其中,在步骤1)中,在洁净的底板上通过普通光刻和镀膜的方法制备出金属图形,该金属主要用于电子束曝光的对版标记和p电极焊盘台的图形。然后在底板上个旋涂电子束曝光专用胶后,经过电子束曝光、显影得到纳米量级的圆孔阵列。然后用电子束蒸发的方法在上表面蒸镀金属掩膜,将电子束曝光胶剥离后就会得到带有金属纳米柱压印阵列、p电极焊盘台压印阵列及对版标记的底板,以金属为掩膜,刻蚀并做抗粘处理后得到纳米压印的模板。之所以以金属为掩膜,是因为金属比纳米压印胶更抗刻,可得到纳米柱深度在450nm左右,并且采用深刻蚀技术,得到纳米柱侧壁与刻蚀表面呈70~90度之间。底板的材料除了硅片以外,也可选用其他材料。抗粘处理一般采用氯硅烷的熏蒸工艺,不同的底板的材料使用不同的抗粘剂处理。
在步骤2)中,采用二次压印的方法,先将模板上的图形转印到中间聚合物模板IPS上,然后再将IPS上的图形转印到旋涂在外延片(蓝宝石衬底已被抛光过,便于蓝宝石面出光)表层的纳米压印胶上,避免将模板上的图形直接转印到外延片上旋涂的纳米压印胶上,导致模板碎裂。若采用柔韧性好的模板材料,也可采用一次压印的方法。
在步骤3)中,先去掉外延片的上表面的纳米压印胶经过压印后产生的残胶,采用的方法是O2等离子体刻蚀,根据残胶的厚度选择刻蚀时间,然后再以纳米压印胶为掩膜刻蚀外延片至n型层,除去掩膜,得到纳米柱阵列和p电极焊盘台。在刻蚀外延片的过程中,选择的条件要尽量减少对纳米柱的侧壁产生的刻蚀损伤,并保证柱的侧壁与外延片表面呈70°~90°之间。由于纳米压印胶的抗刻蚀性较差,可在步骤2)中旋涂纳米压印胶前先在外延片的表面蒸镀一层金属,去完残胶以后,以纳米压印胶为掩膜,先刻蚀金属,形成纳米柱阵列的金属掩膜,然后再以金属为掩膜刻蚀外延片,金属与外延片有更高的刻蚀比。如果使用金属为掩膜,则步骤1)中模板的p电极焊盘台的图形就不必制备,在完成后纳米柱阵列的金属掩膜后,除去纳米压印胶后再利用光刻制备p电极焊盘台的金属掩膜,然后再以金属为掩膜刻蚀外延片,得到纳米柱阵列和p电极焊盘台。
在步骤4)中,对纳米柱的侧壁去损伤处理可采用热KOH、HCl清洗,或者可尝试用退火的方式,针对纳米柱阵列的刻蚀效果特性选择合适的退火条件。由于表面/体积比的增加以及等离子体的刻蚀损伤,引起纳米柱LED具有较大的漏电流,这些加大的漏电流甚至在纳米柱LED发光之前就失效烧毁。这些刻蚀损伤可以通过高温退火或者湿法腐蚀得到部分恢复。本发明对纳米柱的侧壁实施去损伤处理,使侧壁损伤得到修复,减少了漏电流的产生,去除部分损伤层之后,侧壁的表面态、缺陷态还可以通过钝化层钝化,这些钝化层还同时起着隔离p电极层与n电极层、p焊盘层与n焊盘层,起到防止短路的作用。
在步骤5)中,利用光刻技术,得到光刻胶掩膜,蒸镀n电极金属后剥离,仅在n电极层的区域存在n电极金属。n电极金属逐层包括CrPtAu,TiAlNiAu,TiAlPtAu等,n电极层覆盖纳米柱周围的大部分区域,n电极层覆盖除了纳米柱阵列和p焊盘台阵列以外的所有区域,n电极层的厚度能够达到微米量级。
在步骤6)中,可采用旋涂的方法填充钝化层,钝化层的材料有旋涂玻璃(SOG)、聚合物(SU8、聚酰亚胺等)、SiO2等等。填充物质充满纳米柱以及p电极焊盘柱之间的空隙,以达到平面化以及钝化表面态的目的。
在步骤7)中,在制备p电极层之前,需先采用化学机械抛光CMP的方法将覆盖在纳米柱顶端的钝化层去除掉,使纳米柱暴露出来;将除p电极层及n焊盘层外的区域以绝缘层覆盖;然后利用光刻技术将p电极层限制在每个纳米柱的顶端的区域。P电极层的大小是微米量级的,p电极层包括ITO或Ni/Au电流扩展层、Al基反射层、过渡层以及p焊盘金属(排序按照蒸镀的先后顺序)。Al基反射层的金属为TiAl或NiAl,其中Ti或Ni为粘黏金属,厚度为1~2nm。而Al厚度为20~50nm。过渡层的金属为Ni,Pt及Pd等,厚度为20~50nm。p焊盘金属为Au,厚度为1.5~2微米。采用Al基反射层将有益于较高工艺温度下的稳定性,如高温、高压的键合等。在p电极层,有时为了增加出光效率,Ag基的纳米颗粒以及AgCu薄膜也是增加p面反射率的选择。
在步骤9)中,基板一般为具有防静电保护二极管ESD的硅载体。绝缘层和ESD结构按照标准的Si工艺得到。在Si的基板上制备与n焊盘层和p焊盘层对应的基板焊盘,与外电路之间的焊盘以及电极连线,金属结构为CrPtAu。如果纳米柱阵列密度过大,基板上的电极焊盘则采用多层布线工艺。在分立的基板焊盘处植凸点,凸点采用金属球,金属球的大小在30~50微米,将外延芯片部分的n焊盘层和p焊盘层对准后倒装在基板焊盘上,然后在外延芯片部分和基板间进行底部填充材料的填充(underfill)工艺。倒装结构LED有很多优点,比如提高光提取效率,更好的电流扩展以及散热效果。同时结合纳米LED工艺,可以实现分别电致发光的纳米柱LED阵列。
本发明采用,不仅解决了位置和尺寸的有效控制,而且为了减少漏电流和刻蚀损伤采取了一系列的措施,提高芯片出光效率和可靠性,可以实现分立单元的纳米柱LED阵列的电致发光。
本发明的优点:
(1)本发明采用“自上而下”的制备方法有效地控制了单根纳米柱的尺寸及位置,引入了纳米压印的方法,将纳米压印和电子束曝光结合起来,先用电子束曝光制备纳米压印的模板后,再利用纳米压印压外延片制备图形,将模板重复运用有利于芯片的批量化生产;
(2)对纳米柱的侧壁实施去损伤处理,使侧壁损伤得到修复,减少了漏电流的产生,去除部分损伤层之后,侧壁的表面态、缺陷态还可以通过钝化层钝化,这些钝化层还同时起着隔离p电极层与n电极层、p焊盘层与n焊盘层,起到防止短路的作用;
(3)将p电极层和n电极层的尺寸设计为微米量级,方便在制备过程中对样品的检测,以及后续倒装结构(Flipchip)的制备,从而实现LED芯片的电致发光,由于这种结构电极比较大,可以直接把电极用引线引出,所以使用价值更强;
(4)将纳米LED芯片与倒装结构相结合,使得器件具有更高的光提取效率,更好的散热效果以及更均匀的电流扩展,提高了器件的性能;
(5)分立的结构,能够控制单个纳米柱位置和尺寸(LED的管芯大小),实现了单个纳米LED的独立电致发光,改变了现有的纳米柱阵列一齐发光的研究现状。
附图说明
图1为本发明的倒装纳米LED芯片的剖面图;
图2为本发明的位于衬底上的外延芯片部分在倒装焊接前的示意图,其中(a)为剖面图,(b)为俯视图;
图3(a)为本发明的单根纳米柱的剖面图;(b)为本发明的P电极焊盘台的剖面图;
图4为本发明的纳米压印模板的俯视图;
图5为本发明的倒装纳米LED芯片制备了n电极层后的俯视图;
图6为本发明的倒装纳米LED芯片填充了钝化物的俯视图。
具体实施方式
下面结合附图,通过实施例对本发明做进一步说明。
如图1所示,本实施例的倒装纳米LED芯片包括:外延芯片部分1、衬底2和倒装焊接部分3;外延芯片部分1位于衬底2上,包括p型接触层、n型接触层、纳米柱阵列13、未刻蚀n型层14和钝化层15;P型接触层包括p电极层111、p焊盘层112和P电极焊盘台113;n型接触层包括n电极层121和n焊盘层122;其中,纳米柱阵列13分布在未刻蚀n型层14上;分立的P电极焊盘台113分布在未刻蚀n型层14上;纳米柱阵列13和分立的P电极焊台113交错排列;分立的p电极层111与纳米柱阵列13相对应,位于纳米柱阵列上;分立的p焊盘层112与分立的p电极层111相对应,位于p电极层111上;在未刻蚀n型层14和n电极层121之上且在p焊盘层112之下,纳米柱阵列13与分立的P电极焊盘台113之间充满钝化层15,外延芯片部分在倒装焊接前的结构如图2所示;位于衬底2上的外延芯片部分1倒扣在倒装焊接部分3上。
倒装焊接部分3包括基板31、基板焊盘32和底部填充材料33;倒扣的外延芯片部分的p焊盘层112和n焊盘层122通过凸点34与相对应的基板焊盘32相焊接,中间充满底部填充材料33。
如图3(a)所示,纳米柱阵列13从上之下依次包括p型层131、多量子阱层132和被刻蚀了的n型层133。
如图3(b)所示,p电极焊盘台113从上之下依次包括焊盘台p型层301、焊盘台多量子阱层302和焊盘台n型层303。
本实施例的制备方法具体包括以下步骤:
1)根据需求绘制电子束曝光的图形,利用电子束曝光制备纳米压印的模板01,如图4所示。洁净的硅片上通过普通光刻和镀膜的方法制备出金属图形,该金属主要用于电子束曝光的对版标记和p电极焊盘台的图形。然后在硅片上个旋涂电子束曝光专用胶后,经过电子束曝光、显影得到纳米量级的圆孔阵列。为了减少电子束曝光时间,曝光区域选择闭合圆形区域。若采用正性电子束曝光胶,则接下来需用O2离子刻蚀去除硅片表面经电子束曝光后留下的残胶,然后用电子束蒸发的方法(e-beam)在上表面蒸镀金属掩膜,将电子束曝光专用胶剥离后就会得到带有金属纳米压印的硅片,以金属为掩膜,刻蚀,除去金属掩膜后得到纳米柱阵列压印的模板。之所以用金属为掩膜,是因为金属比纳米压印胶更抗刻,可得到纳米柱的深度在450nm左右,并且采用深刻蚀技术,得到纳米柱的侧壁与刻蚀表面呈70~90度之间。由于曝光区域非常小,所以应该选取与硅片的表面粘附性强的金属蒸镀,比如Au,以防剥离时将金属全部剥离掉。若采用负性电子束曝光胶,由于很多负性电子束曝光胶有很多抗刻蚀性比较好,所以可以直接用显影后的负性电子束曝光胶做掩膜,刻蚀后除去胶得到纳米柱阵列。得到纳米柱压印阵列的后,做抗粘性处理便得到纳米压印的模板,抗粘处理一般采用氯硅烷的熏蒸工艺,不同的模板材料使用不同的抗粘剂处理。得到的纳米压印的模板如图4所示,其中包含纳米柱压印阵列011,p电极焊盘台压印阵列012,电子束曝光对板标记压印十字013,未被刻蚀的硅片层014。
2)通过纳米压印将模板上的图形转移到外延片上,外延片包括依次在衬底上的n型层、多量子阱层及p型层。采用二次压印的方法,先将模板上的图形转印到中间聚合物模板IPS上,然后再将IPS上的图形转印到旋涂在外延片(蓝宝石衬底已被抛光过,便于蓝宝石面出光)表层的纳米压印胶上,避免将模板上的图形直接转印到外延片上旋涂的纳米压印胶上,导致模板碎裂。若采用柔韧性好的模板材料,也可采用一次压印的方法。
3)在外延片上得到分立的纳米柱阵列和分立的p电极焊盘台。先去掉外延片的上表面的纳米压印胶经过压印后产生的残胶,采用的方法是O2等离子体刻蚀,根据残胶的厚度选择刻蚀时间,然后再以纳米压印胶为掩膜刻蚀外延片至n型层,除去掩膜,得到纳米柱阵列,纳米柱阵列的结构如图3(a)所示,包括p型层131,多量子阱层132,被刻蚀了的n型层133。在刻蚀外延片的过程中,选择的条件要尽量减少对纳米柱的侧壁产生的刻蚀损伤,并保证柱的侧壁与外延片表面呈70°~90°之间,比如ICP刻蚀GaN外延片时选择相对低的刻蚀功率和高的偏压条件。由于纳米压印胶的抗刻蚀性较差,可在旋涂纳米压印胶前先在外延片表面蒸镀一层金属,去完残胶以后,以纳米压印胶为掩膜,先刻蚀金属,得到纳米柱阵列的金属掩膜,然后再以金属为掩膜刻蚀外延片,金属与外延片有更高的刻蚀比。如果使用金属为掩膜,则步骤1)中模板的p电极焊盘台的图形就不必制备,在纳米柱阵列的金属掩膜完成后,可利用光刻,再制备p电极焊盘台的金属掩膜。
4)对纳米柱的侧壁去损伤处理。目前去损伤处理的方法有用80℃KOH溶液腐蚀侧壁(将KOH溶于乙二醇中,其质量比为20%)、HCl清洗,或者可尝试用退火的方式,针对样片的特性选择合适的退火条件。后面步骤6)中的钝化物5填充也有去损伤处理的作用。
5)制备n电极层121。利用光刻技术,得到光刻胶掩膜,蒸镀n电极金属后剥离,仅在n电极层的区域存在n电极金属。n电极金属逐层包括CrPtAu,TiAlNiAu,TiAlPtAu等,n电极层覆盖纳米柱周围的大部分区域,厚度在微米量级,俯视图如图5所示。
6)在纳米柱阵列和分立的p电极焊盘台之间填充钝化层15。可采用旋涂的方法填充钝化物,比如可采用匀胶机甩胶的方法填充钝化物。需保证在n焊盘层122区域没有填充物,效果如图6所示。可在旋涂之前采用光刻的方法制备光刻胶掩膜,然后旋涂钝化物,之后将光刻胶掩膜剥离,进而再n焊盘层122上方的钝化物被剥离,n焊盘层122将暴露出来。钝化层的材料有旋涂玻璃SOG、聚合物(SU8、聚酰亚胺等)、SiO2等等。填充物质充满纳米柱阵列以及p电极焊盘台之间的空隙,以达到平面化以及钝化表面态的目的。
7)制备p电极层。在制备p电极层111之前,需先采用化学机械抛光CMP的方法将覆盖在纳米柱顶端的钝化层去除掉,使纳米柱暴露出来。将除p电极层111及n焊盘层112外的区域以绝缘层覆盖。然后利用光刻技术将p电极层限制在每个纳米柱的顶端的区域,效果如图1所示。P电极层的大小是微米量级的,p电极层包括ITO或Ni/Au电流扩展层、Al基反射层、过渡层以及p焊盘金属(排序按照蒸镀的先后顺序)。Al基反射层的金属为TiAl或NiAl,其中Ti或Ni为粘黏金属,厚度为1~2nm。而Al厚度为20~50nm。过渡层的金属为Ni,Pt及Pd等,厚度为20~50nm。p焊盘金属为Au,厚度为1.5~2微米。采用Al基反射层将有益于较高工艺温度下的稳定性,如高温、高压的键合等。在p电极层,有时为了增加出光效率,Ag基的纳米颗粒以及AgCu薄膜也是增加p面反射率的选择。
8)制备n焊盘层122和p焊盘层112(电极加厚),如图2(b)。以光刻胶为掩膜,镀金属后剥离,在n焊盘层的区域和p焊盘层的区域的上方镀CrPtAu金属,厚度1微米。
9)将位于衬底2上的外延芯片部分1倒扣过来,通过凸点焊接在倒装焊接部分3上,效果如图1所示。倒装焊接部分3包括基板31、基板焊盘32和底部填充材料33。基板31一般为具有防静电保护二极管ESD的硅载体。绝缘层和ESD结构按照标准的Si工艺得到。在Si的基板上制备与n焊盘层和p焊盘层对应的基板焊盘32,与外电路之间的焊盘以及电极连线,金属结构为CrPtAu。如果纳米柱阵列密度过大,基板上的电极焊盘则采用多层布线工艺。在基板焊盘处植凸点34,凸点采用金球,金球的大小在30~50微米,将外延芯片部分的n焊盘层和p焊盘层对准后倒装在基板上,然后在外延芯片部分和基板间进行底部填充材料33的填充(underfill)工艺。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
Claims (9)
1.一种倒装纳米LED芯片,其特征在于,所述倒装纳米LED芯片包括:外延芯片部分(1)、衬底(2)和倒装焊接部分(3);外延芯片部分(1)位于衬底(2)上,包括p型接触层、n型接触层、纳米柱阵列(13)、未刻蚀n型层(14)和钝化层(15);P型接触层包括p电极层(111)、p焊盘层(112)和P电极焊盘台(113);n型接触层包括n电极层(121)和n焊盘层(122);其中,纳米柱阵列(13)分布在未刻蚀n型层(14)上;分立的P电极焊盘台(113)分布在未刻蚀n型层(14)上;纳米柱阵列(13)和分立的P电极焊盘台(113)交错排列;分立的p电极层(111)与纳米柱阵列(13)相对应,位于纳米柱阵列上;分立的p焊盘层(112)与分立的p电极层(111)相对应,位于p电极层(111)上;在未刻蚀n型层(14)和n电极层(121)之上且在p焊盘层(112)之下,纳米柱阵列(13)与分立的P电极焊盘台(113)之间充满钝化层(15);位于衬底(2)上的外延芯片部分(1)倒扣在倒装焊接部分(3)上。
2.如权利要求1所述的倒装纳米LED芯片,其特征在于,所述倒装焊接部分包括基板(31)、分立的基板焊盘(32)和底部填充材料(33);分立的基板焊盘(32)与外延芯片部分的p焊盘层(112)和n焊盘层(122)相对应地位于基板(31)上,倒扣的外延芯片部分通过凸点(34)焊接在基板焊盘(32)上,中间充满底部填充材料(33)。
3.如权利要求1所述的倒装纳米LED芯片,其特征在于,每一个分立的p电极焊盘台(113)的横向尺度在50~80微米。
4.如权利要求1所述的倒装纳米LED芯片,其特征在于,所述p电极层(111)和n电极层(121)的尺寸为微米量级。
5.一种倒装纳米LED芯片的制备方法,其特征在于,所述制备方法,包括以下步骤:
1)根据需求绘制电子束曝光的图形,利用电子束曝光制备纳米压印的模板;
2)通过纳米压印将模板上的图形转移到外延片上,外延片包括依次在衬底上的n型层、多量子阱层及p型层;
3)在外延片上制备金属掩膜,通过刻蚀得到纳米柱阵列和分立的p电极焊盘台;
4)对纳米柱的侧壁进行去损伤处理;
5)制备n电极层;
6)在纳米柱阵列与分立的P电极焊盘台之间填充钝化层;
7)与纳米柱阵列相对应,在纳米柱阵列上制备分立的p电极层;
8)在n电极层上制备n焊盘层,以及与分立的p电极层相对应,在p电极层上制备p焊盘层;
9)将上述在衬底上制备好的外延芯片部分倒扣过来,焊接在倒装焊接部分。
6.如权利要求5所述的制备方法,其特征在于,在步骤1)中,在洁净的底板上通过普通光刻和镀膜的方法制备出金属图形,该金属主要用于电子束曝光的对版标记和p电极焊盘台的图形;然后在底板上个旋涂电子束曝光专用胶后,经过电子束曝光、显影得到纳米量级的圆孔阵列;然后用电子束蒸发的方法在上表面蒸镀金属掩膜,将电子束曝光胶剥离后就会得到带有金属纳米柱压印阵列、p电极焊盘台压印阵列及对版标记的底板,以金属为掩膜,刻蚀并做抗粘处理后得到纳米压印的模板。
7.如权利要求5所述的制备方法,其特征在于,在步骤3)中如果使用金属为掩膜,则步骤在1)中模板只需制备金属纳米柱压印阵列及对版标记,p电极焊盘台压印阵列就不必制备;在步骤2)中,在外延片的表面先蒸镀一层金属,再旋涂纳米压印胶;在步骤3)中去完残胶以后,以纳米压印胶为掩膜,先刻蚀金属,形成纳米柱阵列的金属掩膜,除去纳米压印胶后再利用光刻制备p电极焊盘台的金属掩膜,然后再以金属为掩膜刻蚀外延片,得到纳米柱阵列和p电极焊盘台。
8.如权利要求5所述的制备方法,其特征在于,在步骤7)中,在制备p电极层之前,需先采用化学机械抛光CMP的方法将覆盖在纳米柱顶端的钝化层去除掉,使纳米柱暴露出来;将除p电极层及n焊盘层外的区域以绝缘层覆盖;然后利用光刻技术将p电极层限制在每个纳米柱的顶端的区域。
9.如权利要求5所述的制备方法,其特征在于,在步骤9)中,在分立的基板焊盘处植凸点,凸点采用金属球,金属球的大小在30~50微米,将外延芯片部分的n焊盘层和p焊盘层对准后倒装在基板焊盘上,然后在外延芯片部分和基板间进行底部填充材料的填充工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310526518.4A CN103560186B (zh) | 2013-10-30 | 2013-10-30 | 一种倒装纳米led芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310526518.4A CN103560186B (zh) | 2013-10-30 | 2013-10-30 | 一种倒装纳米led芯片及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103560186A CN103560186A (zh) | 2014-02-05 |
CN103560186B true CN103560186B (zh) | 2016-02-17 |
Family
ID=50014393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310526518.4A Active CN103560186B (zh) | 2013-10-30 | 2013-10-30 | 一种倒装纳米led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103560186B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108300984B (zh) * | 2017-09-01 | 2020-05-05 | 长春理工大学 | 快速制备金纳米柱的方法 |
KR102448104B1 (ko) * | 2018-02-08 | 2022-09-29 | 삼성디스플레이 주식회사 | 발광 장치 및 그의 제조 방법 |
CN108447795B (zh) * | 2018-04-16 | 2020-03-17 | 歌尔股份有限公司 | Led晶片的键合方法 |
CN109037267B (zh) * | 2018-06-29 | 2021-09-14 | 天津工业大学 | 金属光子晶体耦合增强nano-LED阵列及制造方法 |
CN109461753B (zh) * | 2018-10-29 | 2020-08-25 | 北京协同创新研究院 | 一种大注入倒装微米led芯片及其制备方法 |
JP7374516B2 (ja) | 2018-11-06 | 2023-11-07 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 超低漏洩電流を伴うマイクロled |
CN109920887B (zh) * | 2019-03-11 | 2022-01-25 | 北京大学 | 一种发光二极管芯片及其制造方法 |
CN109920888B (zh) * | 2019-03-11 | 2022-01-25 | 北京大学 | 一种发光二极管芯片及其制造方法 |
CN109935614B (zh) * | 2019-04-09 | 2021-10-26 | 南京大学 | 基于深硅刻蚀模板量子点转移工艺的微米全色qled阵列器件及其制备方法 |
CN111446341B (zh) * | 2020-03-27 | 2021-08-06 | 华灿光电(浙江)有限公司 | 倒装发光二极管芯片及其制作方法 |
CN111724699B (zh) * | 2020-06-12 | 2021-07-06 | 福州大学 | 一种nled像素设置及修复方法 |
CN113426500A (zh) * | 2021-07-13 | 2021-09-24 | 哈尔滨工业大学 | 一种基于纳米波纹结构的纳流控芯片的制备方法 |
CN113937194B (zh) * | 2021-09-29 | 2022-09-09 | 深圳市思坦科技有限公司 | 纳米柱led芯片的键合工艺、led芯片以及显示设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983649A (zh) * | 2005-12-13 | 2007-06-20 | 北京大学 | 光子晶体和织构化薄膜转印提高led出光效率的方法 |
CN102157642A (zh) * | 2011-03-23 | 2011-08-17 | 华中科技大学 | 一种基于纳米压印的高出光效率led的制备方法 |
CN102332521A (zh) * | 2011-10-19 | 2012-01-25 | 中国科学院物理研究所 | 具有点状分布n电极的氮化镓基发光二极管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100670929B1 (ko) * | 2005-06-29 | 2007-01-17 | 서울옵토디바이스주식회사 | 플립칩 구조의 발광 소자 및 이의 제조 방법 |
-
2013
- 2013-10-30 CN CN201310526518.4A patent/CN103560186B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983649A (zh) * | 2005-12-13 | 2007-06-20 | 北京大学 | 光子晶体和织构化薄膜转印提高led出光效率的方法 |
CN102157642A (zh) * | 2011-03-23 | 2011-08-17 | 华中科技大学 | 一种基于纳米压印的高出光效率led的制备方法 |
CN102332521A (zh) * | 2011-10-19 | 2012-01-25 | 中国科学院物理研究所 | 具有点状分布n电极的氮化镓基发光二极管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103560186A (zh) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103560186B (zh) | 一种倒装纳米led芯片及其制备方法 | |
CN102361052B (zh) | 具有垂直拓扑的发光二极管及其制造方法 | |
JP6077549B2 (ja) | ナノワイヤサイズ光電構造及びそれを製造する方法 | |
AU2011268135B2 (en) | Nanowire LED structure and method for manufacturing the same | |
US20160211406A1 (en) | Nanowire LED Structure and Method for Manufacturing the Same | |
CN102254969B (zh) | 基于纳米柱阵列的光电器件及其制作方法 | |
CN105023984B (zh) | 一种基于GaN厚膜的垂直结构LED芯片的制备方法 | |
CN104051587A (zh) | 表面等离激元增强GaN基纳米孔LED的制备方法 | |
CN104300059A (zh) | 具有分布式导电孔结构的发光二极管及其制造方法 | |
US9653654B2 (en) | Solid-state radiation transducer devices having at least partially transparent buried contact elements, and associated systems and methods | |
TW200905908A (en) | Semiconductor light-emitting element and process for making the same | |
CN112018223B (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
CN107195731A (zh) | 一种正极性高亮度AlGaInP发光二极管及其制造方法 | |
TW201515269A (zh) | 用於平整化及界定奈米線裝置之活化區的絕緣層 | |
CN101834249A (zh) | 薄膜型发光二极管中的电流输运结构及其制备方法 | |
CN100463241C (zh) | 准垂直混合式N型高掺杂GaN LED倒装芯片的制备方法 | |
CN204189818U (zh) | 具有分布式导电孔结构的发光二极管 | |
CN212750919U (zh) | 倒装led芯片 | |
Wang et al. | Fabrication and efficiency improvement of micropillar InGaN∕ Cu light-emitting diodes with vertical electrodes | |
CN105047788A (zh) | 一种基于银基金属键合的薄膜结构led芯片及其制备方法 | |
CN105280777B (zh) | Led芯片及制备方法 | |
CN107240628A (zh) | 一种垂直结构AlGaInP基发光二极管及其制造方法 | |
US20110049543A1 (en) | Light-emitting device and manufacturing method therof | |
CN101369618B (zh) | 半导体发光元件及其制作方法 | |
CN212750918U (zh) | 倒装led芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |