CN113937194B - 纳米柱led芯片的键合工艺、led芯片以及显示设备 - Google Patents
纳米柱led芯片的键合工艺、led芯片以及显示设备 Download PDFInfo
- Publication number
- CN113937194B CN113937194B CN202111151304.4A CN202111151304A CN113937194B CN 113937194 B CN113937194 B CN 113937194B CN 202111151304 A CN202111151304 A CN 202111151304A CN 113937194 B CN113937194 B CN 113937194B
- Authority
- CN
- China
- Prior art keywords
- bonding
- layer
- led chip
- nano
- finished product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002061 nanopillar Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000011265 semifinished product Substances 0.000 claims abstract description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 239000002073 nanorod Substances 0.000 claims description 40
- 230000000903 blocking effect Effects 0.000 claims description 22
- 229910052738 indium Inorganic materials 0.000 claims description 21
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- 238000002791 soaking Methods 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 229910052718 tin Inorganic materials 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种纳米柱LED芯片的键合工艺、LED芯片以及显示设备，键合工艺包括如下步骤：提供芯片半成品，芯片半成品包括基层、纳米柱发光结构、外围结构以及第一导电层；提供键合基板，键合基板上设有第一键合区域和第二键合区域；在第一键合区域上设置第二导电层；在第二键合区域设置第一键合层，和/或在外围结构上设置第二键合层；将芯片半成品和键合基板重叠并键合在一起。这种纳米柱LED芯片的键合工艺在将芯片半成品和键合基板重叠时，第一导电层和第二导电层正对且间隔，使得纳米柱发光结构和第一导电层在键合时受到的压力降低，有效减小了键合时对纳米柱发光结构内的纳米柱的伤害，提升了后续器件制备的良率。
Description
技术领域
本发明涉及微纳器件制造技术领域，尤其是涉及一种纳米柱LED芯片的键合工艺、LED芯片以及显示设备。
背景技术
当LED芯片的尺寸突破1微米的极限，进入纳米量级时，此时的芯片就被称为纳米柱LED。随着纳米柱LED芯片尺寸缩小到纳米量级，其器件的制备存在较多困难。如电极的制备，这是由于电极尺寸太小，图形化、镀膜、光刻、合金化等方面存在问题，并且很难实现对纳米LED的单独控制。
键合是芯片制备工艺中经常用到的一种工艺，在倒装结构及垂直结构芯片制备工艺中都有涉及。通过键合工艺可将芯片转移至具有更佳性能(如导电、散热等)的基板上，从而实现器件性能的提升。
键合一般是在一定的温度与压力共同作用下，通过键合金属之间的原子相互扩散达到彼此粘结的目的，从而最终实现芯片与基板之间的电气链接。纳米柱LED尺寸的减小，使得芯片进行键合成为一个巨大的挑战，这是因为键合时的压力太小，芯片与基板结合不紧密，就达不到键合的目的；压力太大，纳米柱LED内部可能聚集应力，使得纳米柱LED受到伤害，甚至会出现纳米柱LED断裂等极端现象，从而影响器件制备的良率。
发明内容
基于此，有必要提供一种可以解决上述问题的纳米柱LED芯片的键合工艺。
一种纳米柱LED芯片的键合工艺，包括如下步骤：
提供芯片半成品，所述芯片半成品包括基层、设置在所述基层上的纳米柱发光结构、设置在所述基层上的且不参与发光外围结构以及设置在所述纳米柱发光结构上的第一导电层；
提供键合基板，所述键合基板上设有对应所述纳米柱发光结构的第一键合区域和对应所述外围结构的第二键合区域；
在所述第一键合区域上设置第二导电层；
在所述第二键合区域设置第一键合层，和/或在所述外围结构上设置第二键合层；
将所述芯片半成品和所述键合基板重叠，使得所述第一导电层和所述第二导电层正对且间隔，此时所述第一键合层和所述第二键合层直接接触，或所述第一键合层与所述外围结构直接接触，或所述第二键合层与所述所述第二键合区域直接接触；以及
将重叠的所述芯片半成品和所述键合基板键合在一起，使得所述第一键合层和/或所述第二键合层受到挤压后厚度减小并固定，所述第一导电层和所述第二导电层电连接。
一种LED芯片，通过上述的纳米柱LED芯片的键合工艺制备得到。
一种显示设备，包括上述的LED芯片。
这种纳米柱LED芯片的键合工艺在将芯片半成品和键合基板重叠时，使得第一导电层和第二导电层正对且间隔，键合时，在一定的温度与压力作用下，第一键合层和/或第二键合层受到挤压后厚度减小并，第一键合层和第二键合层的高度之和降低，从而使得第一导电层与第二导电层相互接触而实现电连接，使得纳米柱发光结构和第一导电层在键合时受到的压力降低，有效减小了键合时对纳米柱发光结构内的纳米柱的伤害，提升了后续器件制备的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为实施例一的一实施方式的纳米柱LED芯片的键合工艺的流程图。
图2为如图1所示的纳米柱LED芯片的键合工艺的原理图。
图3为如图1所示的纳米柱LED芯片的设置有第一键合层第二导电层的键合基板的正面结构示意图。
图4为实施例二的另一实施方式的设置有第一键合层和第二导电层的键合基板的结构示意图。
图5为如图4所示的设置有第一键合层和第二导电层的键合基板的正面结构示意图。
图6为实施例三的再一实施方式的设置有第一键合层和第二导电层的键合基板的结构示意图。
图7为如图6所示的设置有第一键合层和第二导电层的键合基板的正面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
结合图1和图2，本发明公开了一实施方式的纳米柱LED芯片的键合工艺，包括如下步骤：
S10、提供芯片半成品。
结合图2，芯片半成品包括基层110、设置在基层110上的纳米柱发光结构120、设置在基层110上且不参与发光的外围结构130以及设置在纳米柱发光结构120上的第一导电层140。
纳米柱发光结构120包括多个彼此间隔的纳米柱。
结合图2，本实施方式中，纳米柱发光结构120内的多个纳米柱之间通过钝化物121填充形成绝缘，纳米柱发光结构120和外围结构130之间也通过钝化物121填充形成绝缘。
钝化物121可以为SiO2、SiNx等透明绝缘氧化物或氮化物。
优选的，本实施方式中，纳米柱发光结构120和外围结构130间隔设置。
更优选的，本实施方式中，外围结构130为环状，外围结构130环设在纳米柱发光结构120的外周。
优选的，纳米柱发光结构120包括间隔设置的第一纳米柱发光结构122、第二纳米柱发光结构124和第三纳米柱发光结构126，第一纳米柱发光结构122内的纳米柱、第二纳米柱发光结构124内的纳米柱和第三纳米柱发光结构126内的纳米柱的尺寸均不相同。
结合图2，具体来说，本实施方式中，第一纳米柱发光结构122内的纳米柱的尺寸＜第二纳米柱发光结构124的纳米柱的尺寸＜第三纳米柱发光结构126的纳米柱的尺寸，且第一纳米柱发光结构122和第二纳米柱发光结构124之间通过第一挡光墙123隔离，第三纳米柱发光结构126和第二纳米柱发光结构124之间通过第二挡光墙125隔离。
结合图2，具体来说，本实施方式中，基层110包括衬底112以及层叠在衬底112上的缓冲层114，第一纳米柱发光结构122、第一挡光墙123、第二纳米柱发光结构124、第二挡光墙125和第三纳米柱发光结构126均设置缓冲层114上。
结合图2，更具体来说，本实施方式中，芯片半成品可以通过如下步骤制备：提供衬底112，在衬底112上依次沉积形成缓冲层114、n-GaN层、多量子阱层和p-GaN层，得到第一半成品，在第一半成品上刻蚀形成第一挡光槽和第二挡光槽，第一挡光槽和第二挡光槽将位于缓冲层114之上的结构分隔形成第一区域、第二区域和第三区域，在第一挡光槽和第二挡光槽内填充挡光材料，从而分别形成第一挡光墙123和第二挡光墙125，分布刻蚀从而分别在第一区域、第二区域和第三区域形成有多个纳米柱组成的第一纳米柱发光结构122、第二纳米柱发光结构124和第三纳米柱发光结构126，接着在多个纳米柱之间填充钝化物121形成彼此绝缘，从而得到芯片半成品。
挡光材料可以为黑色绝缘挡光物质。
优选的，还包括在分布刻蚀后，对纳米柱的侧壁进行缺陷处理。具体为：将芯片半成品放置在80℃、1mol/L的KOH溶液浸泡5min～10min，去除纳米柱的侧壁损伤，接着进行HCl溶液清洗。
多个纳米柱之间填充钝化物121还可以对纳米柱形成钝化处理。
具体来说，衬底112可以为Si衬底、蓝宝石、SiC或氮化镓，第一导电层140可以为ITO层。
本实施方式中，第一导电层140可以通过磁控溅射、电子束蒸镀等方式在纳米柱发光结构120沉积一定厚度的ITO层并进行热退火处理得到。
S20、提供键合基板200。
键合基板200上设有对应纳米柱发光结构120的第一键合区域210和对应外围结构130的第二键合区域220。
S30、在第一键合区域210上设置第二导电层230。
结合图2和图3，优选的，第二导电层230为反射性金属层。
具体来说，第二导电层230的材料为反射性金属材料，例如：Ag、Al等。
优选的第二导电层230为Ti/Al/Ti/Au或Ni/Ag。
S40、在第二键合区域220设置第一键合层240，和/或在外围结构130上设置第二键合层150。
本发明中，可以同时设置第一键合层240和第二键合层150，也可以仅设置第一键合层240，还可以仅设置第二键合层150，只需要满足S50中，当芯片半成品和键合基板200重叠，使得第一导电层140和第二导电层230正对且间隔。
优选的，第一键合层240的材料为具有粘性和延展性的金属材料，第二键合层150的材料为具有粘性和延展性的金属材料，这既是为了保证键合的顺利完成，也是为了保证第一键合层240和/或第二键合层150可以在键合时受到挤压后厚度减小并牢固的结合到一起。
更优选的，第一键合层240的材料为Au、In或锡膏，第二键合层150的材料为Au、In或锡膏。
优选的，本实施方式中，芯片半成品还包括设置在外围结构130上的电流阻挡层160，第二键合层150设置在电流阻挡层160上。
电流阻挡层160的材料可以为SiO2、SiNx等透明绝缘氧化物或氮化物。
在外围结构130上沉积电流阻挡层160，可阻挡电流扩散到外围结构130，不但可以防止外围结构130电性导通辐射复合发光对纳米柱LED的出光造成干扰，而且还可以减少非辐射复合的发生，有利于最终制得的器件效率的提升。
S50、将芯片半成品和键合基板200重叠，使得第一导电层140和第二导电层230正对且间隔，此时第一键合层240和第二键合层150直接接触，或第一键合层240与外围结构130直接接触，或第二键合层150与第二键合区域220直接接触。
对应S40，当同时设置第一键合层240和第二键合层150时，第一键合层240和第二键合层150直接接触，此时，即为本实施方式中的方案。
当仅设置第一键合层240时，第一键合层240与外围结构130直接接触。
当仅设置第二键合层150时，第二键合层150与第二键合区域220直接接触。
一般来说，第一导电层140和第二导电层230正对且间隔时，第一导电层140和第二导电层230之间的间隔可以根据实际情况设置。
优选的，第一导电层140和第二导电层230正对且间隔时，第一导电层140和第二导电层230之间的间隔为0.1μm～20μm。
具体来说，本实施方式中，第一导电层140和第二导电层230正对且间隔，意味着第一导电层140和第二导电层230的高度之和小于第一键合层240、第二键合层150和电流阻挡层160的高度之和。
在其他的实施方式中，当不设置电流阻挡层160时，第一导电层140和第二导电层230正对且间隔，意味着第一导电层140和第二导电层230的高度之和小于第一键合层240和第二键合层150的高度之和。
S60、将重叠的芯片半成品和键合基板200键合在一起，使得第一键合层240和/或第二键合层150受到挤压后厚度减小并固定，第一导电层140和第二导电层230电连接。
这种纳米柱LED芯片的键合工艺在将芯片半成品和键合基板200重叠时，使得第一导电层140和第二导电层230正对且间隔，键合时，在一定的温度与压力作用下，第一键合层240和/或第二键合层150受到挤压后厚度减小，第一键合层240和第二键合层150的高度之和降低，从而使得第一导电层140与第二导电层230相互接触而实现电连接，使得纳米柱发光结构120和第一导电层140在键合时受到的压力降低，有效减小了键合时对纳米柱发光结构120内的纳米柱的伤害，提升了后续器件制备的良率。
具体来说，这样做的益处是：1、键合时的绝大部分压力都作用在第一键合层240和第二键合层150，保证了器件键合的质量；2、纳米柱发光结构120和第一导电层140在键合时受到的压力降低，有效减小了键合时对纳米柱发光结构120内的纳米柱的伤害，提升了后续器件制备的良率。
优选的，将重叠的芯片半成品和键合基板200键合在一起的操作中，键合的压力为20N～400N，键合的温度为100℃～280℃，键合的时间为1min～30min。
实施例二
结合图4和图5，在另一个实施方式的设置有第一键合层240’和第二导电层230’的键合基板200’中，第一键合层240’设置在第二键合区域220’，第二导电层230’包括设置在第一键合区域210’上的导电结构232’以及间隔设置在导电结构232’上的多个铟球234’。
在该实施方式中，导电结构232’为ITO层。
在该实施方式中，间隔设置在导电结构232’上的多个铟球234’通过如下操作制得：导电结构232’上间隔设置铟颗粒，将设有铟颗粒的键合基板200’放入回流焊仪器的反应炉中，运行起In球反应程序，即可得到间隔设置在导电结构232’上的多个铟球234’。
在该实施方式中，将重叠的芯片半成品和键合基板200’键合在一起，使得第一导电层140和第二导电层230’电连接的操作中，铟球234’受到挤压后厚度(高度)减小并与第一导电层140电连接。
优选的，铟球234’的粒径为2μm～20μm。
通过设置铟球234’，可以进一步降低键合时，对第一导电层140’和纳米柱发光结构120受到的压力。
实施例三
结合图6和图7，再一实施方式的设置有第一键合层240”和第二导电层230”的键合基板200”中，第一键合层240”设置在第二键合区域220”，第二导电层230”包括设置在第一键合区域210”上的导电结构232”以及设置在导电结构232”上的多个铟层234”。
在该实施方式中，导电结构232”为ITO层。
在该实施方式中，将重叠的芯片半成品和键合基板200”键合在一起，使得第一导电层140和第二导电层230”电连接的操作中，铟层234”受到挤压后厚度减小并与第一导电层140电连接。
优选的，铟层234”的厚度可以为2μm～20μm。
通过设置铟层234”，可以进一步降低键合时，对第一导电层140”和纳米柱发光结构120受到的压力。
上述三个实施例的纳米柱LED芯片的键合工艺完成后，还可以经过后续加工得到LED芯片。
优选的，可以包括如下步骤：
1)将键合后得到的芯片半成品的衬底和缓冲层去除。可以通过激光剥离、机械研磨、化学腐蚀或二者结合的方法去除衬底及缓冲层，漏出n-GaN层。
2)芯片半成品的出光面粗化。利用热的KOH溶液对n-GaN表面进行粗化，使其形成六角锥形状，减少光的全反射，提高光提取效率。
3)芯片半成品的钝化层沉积。使用PECVD(等离子体增强化学气相沉积沉积)或ALD(原子层沉积技术)在芯片半成品表面沉积钝化层(SiO2、Si3N4、Al2O3等)。
4)第三挡光墙和第四挡光墙的制备。通过湿法腐蚀、干法刻蚀、划片机切割等方法在芯片半成品N面制作分割槽，在分隔槽内填充黑色绝缘物质制备第三挡光墙和第四挡光墙，第三挡光墙与第一挡光墙123连接，第四挡光墙和第二挡光墙125连接。四个挡光墙不但可以防止光串扰的出现而且也实现了不同尺寸纳米柱之间的电性隔离。
5)芯片半成品RIE处理。依次在芯片半成品N面钝化层上旋涂粘胶剂、电子束光刻胶，曝光、显影，干法刻蚀或湿法腐蚀去除相应区域的钝化膜。芯片半成品放入RIE(反应离子刻蚀)腔体内，100W功率下轰击5min～10min。
6)芯片半成品N电极蒸镀。通过电子束蒸发技术在RIE处理过的芯片半成品上蒸镀N电极金属CrPtAu，剥离去胶后得到LED芯片。
此外，本发明还公开了一种通过上述的纳米柱LED芯片的键合工艺制备得到的LED芯片。
此外，本发明还公开了一种包括上述的LED芯片的显示设备。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (16)
1.一种纳米柱LED芯片的键合工艺，其特征在于，包括如下步骤：
提供芯片半成品，所述芯片半成品包括基层、设置在所述基层上的纳米柱发光结构、设置在所述基层上且不参与发光的外围结构以及设置在所述纳米柱发光结构上的第一导电层；
提供键合基板，所述键合基板上设有对应所述纳米柱发光结构的第一键合区域和对应所述外围结构的第二键合区域；
在所述第一键合区域上设置第二导电层；
在所述第二键合区域设置第一键合层，和/或在所述外围结构上设置第二键合层；
将所述芯片半成品和所述键合基板重叠，使得所述第一导电层和所述第二导电层正对且间隔，此时所述第一键合层和所述第二键合层直接接触，或所述第一键合层与所述外围结构直接接触，或所述第二键合层与所述第二键合区域直接接触；以及
将重叠的所述芯片半成品和所述键合基板键合在一起，使得所述第一键合层和/或所述第二键合层受到挤压后厚度减小并固定，所述第一导电层和所述第二导电层电连接；
所述将重叠的所述芯片半成品和所述键合基板键合在一起的操作中，所述键合的压力为20N～400N，所述键合的温度为100℃～280℃，所述键合的时间为1min～30min。
2.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述第一键合层和/或所述第二键合层的材料为具有粘性和延展性的金属材料。
3.根据权利要求2所述的纳米柱LED芯片的键合工艺，其特征在于，所述第一键合层的材料为Au、In或锡膏；
所述第二键合层的材料为Au、In或锡膏。
4.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述第一导电层和所述第二导电层正对且间隔时，所述第一导电层和所述第二导电层之间的间隔为0.1μm～20μm。
5.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述第二导电层包括设置在所述第一键合区域上的导电结构以及间隔设置在所述导电结构上的多个铟球；
所述将重叠的所述芯片半成品和所述键合基板键合在一起，使得所述第一导电层和所述第二导电层电连接的操作中，所述铟球受到挤压后厚度减小并与所述第一导电层电连接。
6.根据权利要求5所述的纳米柱LED芯片的键合工艺，其特征在于，所述铟球的粒径为2μm～20μm。
7.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述第二导电层包括设置在所述第一键合区域上的导电结构以及设置在所述导电结构上的铟层；
所述将重叠的所述芯片半成品和所述键合基板键合在一起，使得所述第一导电层和所述第二导电层电连接的操作中，所述铟层受到挤压后厚度减小并与所述第一导电层电连接。
8.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述纳米柱发光结构和所述外围结构间隔设置。
9.根据权利要求8所述的纳米柱LED芯片的键合工艺，其特征在于，所述纳米柱发光结构包括多个彼此间隔的纳米柱。
10.根据权利要求9所述的纳米柱LED芯片的键合工艺，其特征在于，多个所述纳米柱之间通过钝化物填充形成绝缘，所述纳米柱发光结构和所述外围结构之间通过所述钝化物填充形成绝缘。
11.根据权利要求9所述的纳米柱LED芯片的键合工艺，其特征在于，还包括如下操作：将所述芯片半成品放置在80℃、1mol/L的KOH溶液浸泡5min～10min，去除所述纳米柱的侧壁损伤，接着进行HCl溶液清洗，从而对所述纳米柱的侧壁进行缺陷处理。
12.根据权利要求8所述的纳米柱LED芯片的键合工艺，其特征在于，所述外围结构为环状，所述外围结构环设在所述纳米柱发光结构的外周。
13.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述芯片半成品还包括设置在所述外围结构上的电流阻挡层，所述第二键合层设置在所述电流阻挡层上。
14.根据权利要求1所述的纳米柱LED芯片的键合工艺，其特征在于，所述第一导电层为ITO层，所述第二导电层为反射性金属层。
15.一种LED芯片，其特征在于，通过如权利要求1～14中任意一项所述的纳米柱LED芯片的键合工艺制备得到。
16.一种显示设备，其特征在于，包括如权利要求15所述的LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111151304.4A CN113937194B (zh) | 2021-09-29 | 2021-09-29 | 纳米柱led芯片的键合工艺、led芯片以及显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111151304.4A CN113937194B (zh) | 2021-09-29 | 2021-09-29 | 纳米柱led芯片的键合工艺、led芯片以及显示设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113937194A CN113937194A (zh) | 2022-01-14 |
| CN113937194B true CN113937194B (zh) | 2022-09-09 |
Family
ID=79277190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111151304.4A Active CN113937194B (zh) | 2021-09-29 | 2021-09-29 | 纳米柱led芯片的键合工艺、led芯片以及显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937194B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115939297B (zh) * | 2022-11-24 | 2023-08-18 | 深圳市思坦科技有限公司 | 显示模组、显示装置及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709204A (zh) * | 2012-05-30 | 2012-10-03 | 杭州士兰明芯科技有限公司 | 一种led芯片的键合方法 |
| CN103560186A (zh) * | 2013-10-30 | 2014-02-05 | 北京大学 | 一种倒装纳米led芯片及其制备方法 |
| US11094846B1 (en) * | 2020-08-31 | 2021-08-17 | 4233999 Canada Inc. | Monolithic nanocolumn structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122823B (zh) * | 2016-11-30 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法及晶圆键合结构 |
| CN110783434B (zh) * | 2019-11-18 | 2021-06-11 | 深圳远芯光路科技有限公司 | Led芯片及其制备方法 |
-
2021
- 2021-09-29 CN CN202111151304.4A patent/CN113937194B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709204A (zh) * | 2012-05-30 | 2012-10-03 | 杭州士兰明芯科技有限公司 | 一种led芯片的键合方法 |
| CN103560186A (zh) * | 2013-10-30 | 2014-02-05 | 北京大学 | 一种倒装纳米led芯片及其制备方法 |
| US11094846B1 (en) * | 2020-08-31 | 2021-08-17 | 4233999 Canada Inc. | Monolithic nanocolumn structures |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113937194A (zh) | 2022-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI234298B (en) | Semiconductor light emitting diode and method for manufacturing the same | |
| JP6342981B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN101295758B (zh) | 含有碳基衬底的铟镓铝氮发光器件以及其制造方法 | |
| TWI387128B (zh) | 發光元件及其製造方法 | |
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| TWI322522B (en) | Electroluminescent device, and fabrication method thereof | |
| CN101188265B (zh) | 半导体发光元件及其制造方法 | |
| CN102255013B (zh) | 一种通过湿法剥离GaN基外延层和蓝宝石衬底来制备垂直结构发光二极管的方法 | |
| CN113937194B (zh) | 纳米柱led芯片的键合工艺、led芯片以及显示设备 | |
| CN107611236A (zh) | 一种led芯片及其制作方法 | |
| CN103325912A (zh) | 第iii族氮化物半导体发光器件及其制造方法 | |
| CN113169259A (zh) | 发光二极管及其制作方法 | |
| CN114284402A (zh) | Led器件及其制备方法、显示装置及发光装置 | |
| CN102067340B (zh) | 具有在p-型层内钝化的半导体发光器件 | |
| CN113257959B (zh) | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 | |
| JP2011096707A (ja) | 半導体素子の製造方法 | |
| US20080303053A1 (en) | GaN Based LED Having Reduced Thickness and Method for Making the Same | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| JP2013219119A (ja) | 光電変換装置およびその製造方法 | |
| CN1737977A (zh) | 光电阴极板和电子管 | |
| CN109860369A (zh) | 一种半导体发光器件及其制备方法 | |
| RU2685015C2 (ru) | Способ изготовления фотопреобразователя со встроенным диодом на утоняемой подложке | |
| CN102623589B (zh) | 一种垂直结构的半导体发光器件制造方法 | |
| JP2004235272A (ja) | 太陽電池素子およびその製造方法 | |
| CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |