KR20230059315A - 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리 - Google Patents

초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리 Download PDF

Info

Publication number
KR20230059315A
KR20230059315A KR1020210143367A KR20210143367A KR20230059315A KR 20230059315 A KR20230059315 A KR 20230059315A KR 1020210143367 A KR1020210143367 A KR 1020210143367A KR 20210143367 A KR20210143367 A KR 20210143367A KR 20230059315 A KR20230059315 A KR 20230059315A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
conductive semiconductor
layer
ultra
Prior art date
Application number
KR1020210143367A
Other languages
English (en)
Other versions
KR102541515B1 (ko
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020210143367A priority Critical patent/KR102541515B1/ko
Priority to US17/974,463 priority patent/US20230126339A1/en
Publication of KR20230059315A publication Critical patent/KR20230059315A/ko
Application granted granted Critical
Publication of KR102541515B1 publication Critical patent/KR102541515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 초박형 핀 LED 소자 및 이의 제조방법에 관한 것이다.

Description

초박형 핀 LED 소자 및 이를 포함하는 초박형 핀 LED 전극어셈블리{Ultra-thin fin LED device and ultra-thin fin LED electrode assembly}
본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 초박형 핀 LED 소자 및 이를 포함하는 초박형 핀 LED 전극 어셈블리에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
이러한 소재분야의 연구에 맞춰서 최근 대형화된 적색, 녹색, 청색 마이크로-LED 디스플레이 TV가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다.
마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다.
그러나 사용된 나노로드형 LED 소자는 LED 소자 장축이 소자를 이루는 층들의 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁다. 또한, 상용화된 웨이퍼를 식각해서 나노로드형 LED 소자를 제조할 경우 장축의 길이만큼 식각해야 하므로 식각이 많이 이루어짐에 따라서 표면 결함이 발생할 가능성이 크고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 정자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다. 이에 이와 같은 나노로드형 LED 소자가 장착되는 장치가 목적하는 수준의 발광효율을 발현하기 위해서는 많은 개수의 LED를 실장 시켜야 하는 문제가 있다.
한편, 로드형 LED 소자의 발광면적을 증가시키기 위해서 로드형 LED 소자 장축을 각 층의 적층방향에 수직하도록 구조변경을 고려해볼 수 있는데, 이 경우 장축이 LED 소자의 길이 및/또는 너비가 되어야 하고 소자의 두께가 길이 또는 너비에 대비해서 얇아지므로 웨이퍼를 식각 시 식각 깊이가 얕아 표면 결함이 발생할 가능성은 적으나 식각 후 웨이퍼와 연결된 식각된 LED 기둥 하부면의 면적이 커서 식각된 LED 기둥을 분리시키는 것이 용이하지 않다. 또한, 분리 시 분리된 LED 소자가 온전하게 분리되지 못해 목적하는 크기 및 효율을 갖는 LED 소자를 수득하기 어려울 수 있다. 더불어 n형 반도체층 및 p형 반도체층의 적층방향이 소자 장축에 수직인 로드형 LED 소자의 경우 전계를 인가해 자기 정렬을 통해 전극 상에 실장 시 p형 반도체층이나 n형 반도체층의 면이 전극 상에 놓이도록 자기 정렬되어야 하며, 만일 소자 측면이 전극 상에 접하도록 자기 정렬될 경우 구동 전원 인가 시 전기적 쇼트가 발생하고 발광되지 못하는 문제가 있다.
따라서, 전계를 이용해서 쉽게 자기 정렬시켜서 전극 상에 실장 시킬 수 있을 뿐만 아니라 자기 정렬 시 정렬되는 면에 무관하게 발광 가능한 상태로 실장될 수 있고, 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화 되며 새로운 LED 소재에 대한 개발이 시급한 실정이다.
대한민국 공개특허공보 제10-1997-7000234호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시키면서도 표면에 노출된 광활성층 두께는 줄여서 표면결함에 의한 효율 저하를 방지하며, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화해서 광추출 효율에 있어서 고효율을 유지하고 보다 휘도가 개선된 초박형 핀 LED 소자 및 이를 포함하는 초박형 핀 LED 전극 어셈블리를 제공하는데 목적이 있다.
또한, 본 발명은 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하며, 자기 정렬을 통해 전극 상에 접하는 소자의 정렬 면에 관계 없이 소자를 전기적 쇼트 없이 구동시킬 수 있는 정렬 면에 무관하게 구동 가능한 초박형 핀 LED 소자 및 이를 포함하는 초박형 핀 LED 전극 어셈블리를 제공하는데 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 상호 수직한 x, y, z축 방향으로 각각 길이, 너비 및 두께를 가지며, 길이가 너비 및 두께 보다 길고, z축 방향으로 순차적으로 적층된 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 소자부, 및 상기 소자부 x축 방향 일 끝단면을 적어도 일부 덮도록 형성된 제1핸들전극과 상기 일 끝단면에 대향하는 타 끝단면을 적어도 일부 덮도록 형성된 제2핸들전극을 구비한 전극부를 포함하되, 상기 제1핸들전극은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층 중 제1도전성 반도체층에만 전기적 접속되며 상기 제2핸들전극은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층 중 제2도전성 반도체층에만 전기적 접속되도록 형성된 것인 초박형 핀 LED 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 초박형 핀 LED 소자는 상기 제1핸들전극이 제1도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 일 끝단면 중 광활성층 및 제2도전성 반도체층에 대응되는 부분과 제1핸들전극 사이에 개재된 제1절연막 및 상기 제2핸들전극이 제2도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 타 끝단면 중 광활성층 및 제1도전성 반도체층에 대응되는 부분과 제2핸들전극 사이에 개재된 제2절연막을 포함하는 절연부를 더 포함할 수 있다.
또한, 제1도전성 반도체층 하부면을 덮도록 구비된 제1전극층 및 제2도전성 반도체층 상부면을 덮도록 구비된 제2전극층 중 어느 하나를 더 포함하며, 상기 제1전극층은 제1도전성 반도체층을 경유해 간접적으로 제1핸들전극과 전기적 접속되거나 제1핸들전극에 직접 전기적 접속되며, 상기 제2전극층은 제2도전성 반도체층을 경유해 간접적으로 제2핸들전극과 전기적 접속되거나 제2핸들전극에 직접 전기적 접속될 수 있다.
또한, 상기 소자부의 x축 방향 양 끝단 중 어느 하나의 끝단면 또는 양 끝단면과, 어느 일 핸들전극 또는 두 핸들전극 간의 접촉면적을 증가시키기 위해서 소자부의 상기 끝단면은 소자부를 이루는 어느 층이 돌출되어 형성된 단차를 구비할 수 있다.
또한, 상기 제1핸들전극 및 제2핸들전극은 초박형 핀 LED 소자가 실장되는 전극과의 컨택 저항을 줄이기 위하여 상기 소자부 x축 방향 끝단면을 전부 덮도록 구비될 수 있다.
또한, 상기 제1절연막 및 제2절연막의 x축 방향의 길이인 두께는 5㎚ ~ 2㎛, 다른 일 예로 5㎚ ~ 1㎛, 또는 5 ~ 100㎚일 수 있다.
또한, 상기 초박형 핀 LED 소자의 길이는 1 ~ 10㎛이고, 두께는 0.1 ~ 3㎛일 수 있다.
또한, 상기 초박형 핀 LED 소자의 길이와 두께의 비는 3:1 이상일 수 있다.
또한, 상기 초박형 핀 LED 소자의 발광면적은 소자부 종단면 면적의 2배를 초과할 수 있다.
또한, 상기 초박형 핀 LED 소자는 전기장 유도배열에 의한 자가정렬을 통해서 LED 소자가 서로 다른 전극 상에 실장 되어 구현되는 전계배열 어셈블리 용도일 수 있다.
또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚일 수 있다.
또한, 본 발명은 제1방향으로 연장되고, 상기 제1방향과 다른 제2방향으로 이격된 제1실장전극 및 제2실장전극을 포함하는 실장전극라인 및 길이방향 일단의 제1핸들전극이 상기 제1실장전극과 전기적 접속되고, 길이방향 타단의 제2핸들전극이 상기 제2실장전극과 전기적 접속되도록 배열된 다수 개의 본 발명에 따른 초박형 핀 LED 소자를 포함하는 초박형 핀 LED 소자 전극어셈블리를 제공한다.
또한, 본 발명은 제1방향으로 연장되고, 상기 제1방향과 다른 제2방향으로 이격된 제1정렬전극 및 제2정렬전극을 포함하는 정렬전극라인, 상기 정렬전극라인 상부를 덮도록 형성된 절연층, 길이방향 일단의 제1핸들전극이 상기 제1정렬전극 상부에 대응되는 절연층 상에 위치하고 길이방향 타단의 제2핸들전극이 상기 제2정렬전극 상부에 대응되는 절연층 상에 위치하도록 정렬된 다수 개의 본 발명에 따른 초박형 핀 LED 소자 및 상기 제1핸들전극과 전기적 접속되도록 형성된 제1구동전극 및 상기 제2핸들전극과 전기적 접속되도록 형성된 제2구동전극을 포함하는 구동전극라인을 포함하는 초박형 핀 LED 소자 전극어셈블리를 제공한다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 구조물들이 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 초박형 핀 LED 소자는 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있다. 나아가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있다. 더불어 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하며, 자기 정렬 시 전극 상에 접하는 정렬 면에 제한을 받지 않기 때문에 정렬 면에 무관하게 구동이 가능해 디스플레이, 각종 광원의 소재로서 널리 응용될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 초박형 핀 LED 소자의 사시도 및 X-X' 경계선에 따른 단면도이다.
도 2a 내지 도 4는 본 발명의 여러 실시예에 의한 초박형 핀 LED 소자의 길이방향에 평행한 단면도이다.
도 5a 및 도 5b는 각각 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제1로드형 소자의 모식도와 길이방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제2로드형 소자의 모식도이다.
도 6 내지 도 7은 핸들전극을 구비하지 않는 본 발명의 비교예에 따른 로드형 LED 소자가 전극 상에 정렬면을 달리하며 배치된 전극어셈블리의 단면모식도이다.
도 8 및 도 9는 본 발명의 여러 실시예에 의한 초박형 핀 LED 전극어셈블리의 단면 모식도이다.
도 10 및 도 11은 도 4에 따른 초박형 핀 LED 소자의 제조방법을 도시한 공정모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1a 및 도 1b를 참조하여 설명하면, 본 발명의 일 실시예에 의한 초박형 핀 LED 소자(100)는 상호 수직하는 x, y, z축을 기준으로 x축 방향을 길이, y축 방향을 너비, z축 방향을 두께라고 할 때 길이가 너비 및 두께보다 길어 초박형 핀 LED 소자(100)의 장축되는 로드형이며, z축 방향인 두께방향으로 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3)이 순차적으로 적층된 소자부(10) 및 상기 소자부(10) x축 방향 일 끝단면을 적어도 일부 덮도록 형성된 제1핸들전극(21)과 상기 일 끝단면에 대향하는 타 끝단면을 적어도 일부 덮도록 형성된 제2핸들전극(22)을 구비한 전극부(20)를 포함한다. 또한, 상기 제1핸들전극(21)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제1도전성 반도체층(1)에만 전기적 접속되며 상기 제2핸들전극(22)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제2도전성 반도체층(3)에만 전기적 접속되도록 형성된다.
보다 구체적으로 상기 소자부(10)는 길이(ℓ)와 너비(w)로 이루어진 x-y 평면에서 소정의 모양을 가지며, 상기 평면에 수직한 z축 방향이 두께(t) 방향이 되고, 두께 방향으로 LED 소자를 구성하는 각 층이 적층된다. 이러한 구조의 소자부(10)는 측면에 노출되는 부분의 광활성층(2) 두께를 얇게 하더라도 길이와 너비로 이루어진 x-y 평면을 통해서 보다 넓은 발광면적을 확보할 수 있는 이점이 있다. 또한, 이로 인해 본 발명의 일 실시예에 의한 초박형 핀 LED 소자(100)의 발광면적, 즉 소자부(10)의 발광면적은 소자부(10) 종단면의 면적의 2배를 초과하는 넓은 발광면적을 가질 수 있다. 여기서 종단면이란 길이방향인 x축 방향에 평행한 단면으로서, 소자부(10)의 너비가 일정한 경우 x-y 평면일 수 있다.
구체적으로 도 5a 및 도 5b를 참조하여 설명하면, 도 5a에 도시된 제1로드형 소자(11)와 도 5b에 도시된 제2로드형 소자(12)는 모두 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3)이 적층된 구조를 가지며, 길이(ℓ)와 두께(또는 직경)(m)가 동일하고, 광활성층의 두께(h) 역시 동일한 로드형의 소자이다. 다만, 제1로드형 소자(11)는 소자의 두께방향으로 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3)이 적층된 반면에 제2로드형 소자(12)는 길이방향으로 각 층이 적층된 것에 구조적으로 차이가 있다.
이러한 두 소자(11,12)는 발광면적에 있어서 큰 차이가 있는데, 일예로, 길이(ℓ)를 4000㎚, 두께와 너비(또는 직경)(m)을 600㎚, 광활성층(2) 두께(h)를 100㎚로 가정 시 발광면적에 해당하는 제1로드형 소자(11) 내 광활성층(2)의 겉넓이와 제2로드형 소자(12) 내 광활성층(2)의 겉넓이 비는 5.72㎛2: 0.75㎛2 로 제1로드형 소자(11)의 발광면적이 제2로드형 소자(12)의 발광면적 대비 7.63배 더 크다. 또한, 광활성층(2)의 전체 발광 면적 중 외부로 노출된 광활성층(2)의 표면적 비율은 제2로드형 소자(12)가 약 25%로써 제1로드형 소자(11)에서 외부로 노출된 광활층(2)의 표면적 비율에 대비해 약 1.6배 가량 더 크므로 노출된 광활성층(2) 표면 결함으로 인한 엑시톤에 미치는 영향은 제2로드형 소자(12)에 대비해 제1로드형 소자(11)가 훨씬 줄어들게 된다. 따라서 초박형 핀 LED 소자(100)의 소자부(10)에 대응되는 제1로드형 소자(11)가 수평배열 로드형 소자인 제2로드형 소자(12)에 대비해서 표면결함이 엑시톤에 미치는 영향이 훨씬 작아지므로 발광효율 및 휘도에 있어서 제1로드형 소자(11)가 제2로드형 소자(12)에 대비해 현저히 우수하다고 평가할 수 있다. 더불어 제2로드형 소자(12)의 경우 두께 방향으로 도전성 반도체층과 광활성층이 적층된 웨이퍼를 두께 방향으로 식각해 구현되는데, 결국 긴 소자 길이는 웨이퍼 두께에 대응하고, 소자의 길이를 증가시키기 위해서는 식각되는 깊이의 증가가 불가피한데 식각 깊이가 클수록 소자 표면의 결함발생 가능성이 높아지고, 결국 제2로드형 소자(12)는 노출된 광활성층(2)의 면적이 제1로드형 소자(11)에 대비해 작더라도 표면 결함 발생가능성이 더 커서 표면 결함 발생가능성 증가에 따른 발광효율 저하까지 고려했을 때 종국적으로 제1로드형 소자(11)가 발광효율 및 휘도에 있어서 월등히 우수할 것으로 예상할 수 있다.
나아가 제1도전성 반도체층(1)과 제2도전성 반도체층(3) 중 어느 하나에서 주입된 정공과, 다른 하나에서 주입된 전자의 이동거리는 제1로드형 소자(11)가 제2로드형 소자(12)에 대비해 짧고, 이로 인해 전자 및/또는 정공 이동 중 소자의 표면 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져서 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. 또한, 제2로드형 소자(12)의 경우 원형 로드형 구조로 인한 강한 광 경로 거동이 발생하므로 전자-정공으로 생성된 광의 경로가 길이방향으로 공명을 하여 발광이 길이방향 양 끝단에서 발광하므로 소자가 누워서 배치되는 경우 강한 측면 발광 프로파일에 의해 전면 발광효율이 좋지 못한 반면에, 제1로드형 소자(11)의 경우 상부면과 하부면에서 발광하므로 우수한 전면 발광효율을 발현하는 이점이 있다.
따라서 본 발명의 초박형 핀 LED 소자(100)의 소자부(10)는 상술한 제1로드형 소자(11)와 같이 두께방향으로 도전성 반도체층(1,3)과 광활성층(2)을 적층시키고, 두께보다 길이를 더 길게 구현시킴으로써 보다 향상된 발광면적을 가질 수 있다. 나아가 길이 증가에 따라서 노출되는 광활성층(2)의 면적이 다소 증가하더라도 소자부(10)를 제조하는 공정에서 구현하고자 하는 층들의 두께가 얇음에 따라서 식각되는 깊이가 얕아서 종국적으로 식각공정에서 광활성층(2) 및 도전성 반도체층(1,3)의 노출된 표면에서 발생하는 결함이 감소해 표면 결함으로 인한 발광효율 감소를 최소화 또는 방지하기에 유리하다.
한편, 소자부(10)에서 x-y 평면은 도 1a 및 도 1b에서는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다.
또한, 본 발명의 일 실시예에 의한 소자부(10)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 소자부(10)의 길이는 1000 ~ 10000 ㎚일 수 있고, 너비는 250 ~ 1500㎚일 수 있다. 또한, 두께는 100 ~ 3000 ㎚일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 x-y 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.
한편, 후술하는 전극부(20)의 길이를 포함한 초박형 핀 LED 소자 (100)의 전체 길이와 두께의 비율은 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 초박형 핀 LED 소자(100)의 전체 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통해서 소자를 전극 상에 자기정렬시키기 어려울 수 있고, 소자가 전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 이용해 자기정렬 될 수 있는 돌림 힘에 대한 최적화 등 본 발명의 목적을 달성하는데 유리할 수 있다.
또한, 상기 소자부(10)의 너비는 두께보다 크거나 같을 수 있는데, 이를 통해 초박형 핀 LED 소자(100)가 전계를 이용해 서로 다른 두 전극 상에 정렬될 때, 옆으로 누워서 소자의 측면, 즉, 소자부(10)의 측면이 두 전극 상에 접촉하도록 정렬되는 것을 최소화 또는 방지할 수 있는 이점이 있다. 만일 초박형 핀 LED 소자(100)가 옆으로 누워서 정렬할 경우 후술하는 전극부(20)로 인해서 측면에 노출된 광활성층(2)이 전극과 접촉해 발생하는 전기적 쇼트를 방지할 수 있더라도 두 전극면에 수직한 상부 방향인 전면 발광이 감소할 우려가 있다.
한편, 상기 소자부(10)는 길이방향 일단과 타단 간의 크기가 상이한 소자일 수 있으며, 일예로 높이가 길이가 되고 높이가 윗변과 밑변보다 큰 등변 사다리꼴인 사각의 평면을 갖는 로드형 소자일 수 있고, 윗변과 밑변의 길이 차이에 따라서 결과적으로 소자의 길이방향 양 단에 축적되는 양전하와 음전하의 차이가 발생할 수 있으며, 이를 통해 전계에 의한 초박형 핀 LED 소자(100)의 자기정렬이 보다 용이할 수 있는 이점이 있다.
이하, 소자부(10)에 포함되는 각 층에 대해 설명한다.
소자부(10)는 도전성 반도체층으로서 제1도전성 반도체층(1)과 제2도전성 반도체층(3)을 포함한다. 사용되는 도전성 반도체층은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(1) 및 제2도전성 반도체층(3) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다.
상기 제1도전성 반도체층(1)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, n형 반도체층을 포함하는 상기 제1도전성 반도체층(1)의 두께는 1 ~ 3㎛일 수 있으나 이에 제한되지 않는다.
상기 제2도전성 반도체층(3)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, p형 반도체층을 포함하는 상기 제2 도전성 반도체층(3)의 두께는 0.01 ~ 0.35㎛일 수 있으나 이에 제한되지 않는다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층(1) 및 제2도전성 반도체층(3) 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN 반도체층 두께는 1000 ~ 3000 ㎚일 수 있고, 이를 통해서 p형 GaN 반도체층으로 주입된 정공과 n형 GaN 반도체층으로 주입된 전자의 이동거리가 도 5b와 같이 길이방향으로 반도체층과 광활성층이 적층된 로드형 소자에 대비해 짧아지고, 이로 인해 이동 중 소자 표면 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다.
다음으로 상기 광활성층(2)은 제1도전성 반도체층(1) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(2)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(2)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(2)으로 이용될 수 있다. 이러한 광활성층(2)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일 실시예에 따르면 상기 광활성층(2)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.
다음으로 상술한 제1도전성 반도체층(1) 하부면 및/또는 제2도전성 반도체층(3) 상부면에는 전극층이 더 형성될 수 있고, 구체적으로 제1도전성 반도체층(1) 하부면에는 제1전극층이 구비될 수 있고, 상기 제2도전성 반도체층(3) 상부면에는 제2전극층이 구비될 수 있다. 이때 설계되는 전극부(20)의 형태 및 구조에 따라서 상기 제1전극층 또는 제2전극층은 제1도전성 반도체층(1) 또는 제2도전성 반도체층(3)을 경유해 간접적으로 제1핸들전극(21) 또는 제2핸들전극(22)과 전기적 접속될 수 있으며, 일 예로 도 3a의 경우 제2전극층(5)이 제2도전성 반도체층(3)을 경유해 제2핸들전극(22)에 간접적으로 전기적 접속될 수 있다. 또는, 전극층은 어느 일 핸들전극과 직접적으로 전기적 접속될 수 있으며, 일 예로 도 3b 및 도 4에 도시된 것과 같이 제2전극층(5)은 제2핸들전극(22)에 직접 전기적 접속될 수 있다.
상기 제1전극층 또는 제2전극층(5)은 소자부(10)와 후술하는 전극부(20) 간의 전기적 연결성 및/또는 초박형 핀 LED 소자(100)가 실장되는 전극라인과 소자부(10)의 제1도전성 반도체층(1) 또는 제2도전성 반도체층(3) 간 전기적 연결성을 개선시키기 위한 것으로서, 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 제1전극층 또는 제2전극층(5)은 각각 독립적으로 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 발광손실을 최소화하기 위해 투명한 재질일 수 있으며, 이에 일예로 ITO일 수 있다. 또한 상기 제1전극층 또는 제2전극층(5)의 두께는 각각 독립적으로 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또한, 상술한 제1도전형 반도체층(1), 광활성층(2), 제2도전성 반도체층(3) 은 초박형 핀 LED 소자(100)의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 활성층, 도전성 반도체층, 형광체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있다.
한편, 본 발명의 일 실시예에 의하면, 상기 광활성층(2)의 노출면을 피복하도록 상기 소자부(10)는 양 측면 상에 형성된 보호피막(미도시)을 더 포함할 수 있다. 상기 보호피막은 광활성층(2)의 노출면을 보호하기 위한 막으로서, 적어도 광활성층(2)의 노출면을 모두 피복하고, 전단과 후단을 제외한 소자부(10)의 양 측면을 모두 피복할 수 있다. 상기 보호피막은 바람직하게는 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있으며, 보다 바람직하게는 상기 성분으로 이루어지나 투명할 수 있으며, 다만 이에 한정되지 않는다. 본 발명의 바람직한 일 실시예에 따르면 상기 보호피막의 두께는 5nm ~ 100nm 일 수 있으나 이에 제한되지 않는다.
다음으로 상술한 소자부(10)의 x축 방향 양 끝단면을 적어도 일부 덮는 전극부(20)에 대해서 설명한다.
상기 전극부(20)는 소자부(10) x축 방향 일 끝단면을 적어도 일부 덮도록 형성된 제1핸들전극(21)과 상기 일 끝단면에 대향하는 타 끝단면을 적어도 일부 덮도록 형성된 제2핸들전극(22)을 포함하며, 상기 제1핸들전극(21)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제1도전성 반도체층(1)에만 전기적 접속되며 상기 제2핸들전극(22)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제2도전성 반도체층(3)에만 전기적 접속되도록 형성된다.
상기 전극부(20)는 LED 소자를 이루는 층들의 적층방향에 수직한 길이방향의 단부면 상에 형성되는 것인데 통상적인 LED 소자의 경우 외부에서 LED 소자로의 전원 공급방향이 층들의 적층방향과 일치하는 것을 고려할 때 소자부(10) 상에 본 발명과 같은 구조로 배치되는 전극부(20)는 공지된 LED 소자에서 찾아보기 어렵고, 일반적인 LED 소자에서 이와 같은 구조로 전극부를 구비시킬 이유도 없는 점에서 특이적이다. 특히 소자부(10)를 이루는 층들의 적층방향에 수직한 단부면을 덮도록 한 쌍의 전극을 형성한 경우 LED 소자의 구동을 위해서 상기 한 쌍의 전극에 전원을 인가 시 소자부(10)의 단부면에 노출된 광활성층(2)과 전극 간에 전기적 쇼트가 있을 수 있고, 제1도전성 반도체층(1) 및 제2도전성 반도체층(3)에 (+) 및 (-) 전원이 모두 인가됨에 LED 소자를 구동시킬 수 없는 점에서 더욱 그러하다.
본 발명이 통상적인 LED 소자와 다르게 층들의 적층방향에 수직 되는 단면 상에 전극부(20)를 구비시킨 것은 소자부(10)의 크기가 초소형임에 따라서 낱개의 소자를 일일이 기계 등을 사용해 전극 상에 실장시키기 어렵기 때문에 다른 방법을 통해 실장을 시켜야 하는데, 전계 등을 이용해 전극 상에 소자를 위치시켜도 소자의 정렬면 즉, 전극 상에 접촉하게 되는 소자의 면에 따라서 소자가 발광하지 못하는 경우가 발생하기 때문이다. 이에 따라 투입되는 LED 소자의 개수 또는 전극 상에 올려진 LED 소자의 개수에 대비해 발광 가능한 LED 소자의 개수가 적을 수 있어서 충분한 휘도를 확보할 수 없을 수 있고, 자기정렬을 수행할 때마다 발광 가능한 LED 소자의 개수가 확률적으로 결정되어 발광되는 LED 소자 개수가 달라 질 수 있어서 휘도 균일성을 담보하기 어렵다. 또한, 전극 상에서 발광되지 못하는 LED 소자로 인한 제조 단가의 상승 문제가 존재한다.
구체적으로 도 6은 상, 하로 이격된 수직 구동 전극라인, 즉 하부 구동전극(110) 및 상부 구동전극(121) 사이에 로드형 LED 소자에 해당하는 소자부(10)가 배치되는 전극어셈블리의 단면도를 도시하는데, 전계를 이용해 소자부(10)를 자기정렬 시 소자부(10)는 기판(130) 상에 이격하여 형성된 제1실장전극(111) 및 제2실장전극(112) 상에 걸쳐져 배치되는데, 이때 소자부(10)는 4가지 경우의 수로 정렬면을 달리하며 실장될 수 있다. 먼저 실장유형 1(a1)의 경우 소자부(10)의 제1도전성 반도체층(1)이 정렬면이 되어 제1실장전극(111) 및 제2실장전극(112) 상에 접하도록 배치되고, 제2도전성 반도체층(3)과 접하게 상부 구동전극(121)이 배설됨에 따라서 하부 구동전극(110)과 상부 구동전극(121)에 인가되는 전원에 의해 정상적으로 발광될 수 있는 실장유형이다. 또한, 실장 유형 2(a2)는 소자부(10)의 정렬면이 제2도전성 반도체층(3)이 되는 경우로 실장유형 1(a1)과 같이 정상적으로 발광되는 실장유형이다. 그러나 실장유형 3(a3)과 실장유형 4(a4)는 소자부(10)의 양 측면이 각각 정렬면이 되는 경우로서 하부 구동전극(110)과 상부 구동전극(121) 사이에 위치하도록 실장 되었음에도 불구하고 상부 구동전극(121)과 하부 구동전극(110)에 전원을 인가 시 발광되지 못하는 실장유형에 해당한다.
달리 말하면, 다수 개의 소자부(10)를 제1실장전극(111) 및 제2실장전극(112) 상에 투입 후 전계를 이용해 자기정렬 시 확률 상 다수 개 중 절반의 소자부(10)가 발광가능한 상태로 실장될 수 있고, 투입되는 소자부(10) 개수 대비 목적하는 수준의 휘도를 수득하기 어려울 수 있다. 또한, 확률적으로 정렬면이 결정될 수 있어서 자기정렬을 수행할 때마다 발광가능한 상태로 실장되는 소자부(10)의 개수가 상이할 수 있고, 이로 인한 품질 균일성이 저하될 수 있는 문제가 있다.
또한, 도 7은 도 6과는 다른 구조의 전극라인에서 소자부(10)의 정렬면에 따른 4가지 실장유형(b1,b2,b3,b4)을 도시한다. 제1실장전극(111) 및 제2실장전극(112)을 이용해 전계를 통해 소자부(10)를 자기정렬 시킬 때 도 6에서 설명된 것과 동일하게 4가지 경우의 수로 실장유형이 달라지는데, 만일 제1실장전극(111) 및 제2실장전극(112)을 각각 서로 다른 구동전극으로 사용하는 수평 구동 전극라인에서는 4가지 실장유형 중 어떠한 소자부(10)도 발광시키지 못하는 문제가 있다.
그러나 소자부(10)의 x축 방향 일 끝단면을 적어도 일부 덮도록 형성된 제1핸들전극(21)과 상기 일 끝단면에 대향하는 타 끝단면을 적어도 일부 덮도록 형성된 제2핸들전극(22)을 포함하는 전극부(20)를 형성시키되, 상기 제1핸들전극(21)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제1도전성 반도체층(1)에만 전기적 접속되며 상기 제2핸들전극(22)은 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제2도전성 반도체층(3)에만 전기적 접속되도록 형성시킬 경우 소자부(10)의 정렬면에 무관하게 실장된 모든 초박형 핀 LED 소자(100)가 발광하도록 전극어셈블리를 구현할 수 있는 이점이 있다.
또한, 구동 전극라인과 소자부(10)가 직접 전기적 접속되는 경우에 대비해 접촉저항을 감소시킬 수 있는 이점이 있다.
구체적으로 도 8은 도 7과 동일한 구조의 전극라인을 이용하여 전극어셈블리를 구현한 경우인데, 위와 같은 조건을 만족하도록 구비된 전극부(20)를 갖는 초박형 핀 LED 소자(100)를 이용함에 따라서 정렬면에 무관하게 4가지 실장유형(c1,c2,c3,c4) 모두에서 초박형 핀 LED 소자(100)를 발광시킬 수 있다.
상기 전극부(20)에 포함되는 제1핸들전극(21) 및 제2핸들전극(22)은 LED 소자에 사용하는 전극재질의 경우 제한 없이 사용될 수 있다. 일예로 상기 전극재질은 Cr, Ti, Al, Au 및 Ni 등으로 이루어진 군에서 선택된 1종 이상을 구비할 수 있다. 이때, 상기 전극재질이 2종 이상의 재질로 이루어진 경우 2종 이상의 재질이 하나의 층에 혼재되거나 합금을 형성할 수 있고, 각각의 재질이 층 또는 영역을 이루도록 구성될 수도 있음을 밝혀둔다. 또한, 상기 제1핸들전극(21) 및 제2핸들전극(22)의 x축 방향으로의 길이는 0.1㎛ 이상으로 구비될 수 있으며, 다른 일 예로 100㎛ 이하로 구비될 수 있고, 이를 통해서 실장 전극라인 또는 구동 전극 라인 설계 시 전극 간 폭의 조절이 보다 용이할 수 있다.
상기 제1핸들전극(21)과 제2핸들전극(22)은 각각이 소자부(10)의 길이방향 단부면 상을 적어도 일부 덮도록 형성되면서 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3) 중 제1도전성 반도체층(1) 및 제2도전성 반도체층(3)에만 전기적 접속되도록 구비되는 경우 구체적인 형성 형태에 제한이 없다.
일 예로, 상기 제1핸들전극이 제1도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 일 끝단면 중 광활성층 및 제2도전성 반도체층에 대응되는 부분과 제1핸들전극 사이에 개재된 제1절연막(31) 및 상기 제2핸들전극이 제2도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 타 끝단면 중 광활성층 및 제1도전성 반도체층에 대응되는 부분과 제2핸들전극 사이에 개재된 제2절연막(32)을 포함하는 절연부(30)를 더 포함할 수 있다. 상기 제1절연막(31) 및 제2절연막(32)은 공지된 절연성 재질을 사용할 수 있고, 일 예로 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있다. 또한, 상기 제1절연막(31) 및 제2절연막(32)의 x축 방향으로의 길이는 5㎚ ~ 100㎚일 수 있으며, 만일 5㎚ 미만일 경우 절연막을 통해서 어느 일 핸들전극과 도전성 반도체층 및/또는 광활성층 간에 전기적 비접속 상태를 유지하기 어려울 수 있다. 또한, 100㎚ 초과 시 상대적으로 핸들전극의 부피가 줄어들 우려가 있다.
한편, 본 발명의 일 실시예에 따른 초박형 핀 LED 소자는 상기 소자부의 x축 방향 양 끝단 중 어느 하나의 끝단면 또는 양 끝단면과, 어느 일 핸들전극 또는 두 핸들전극 간의 접촉면적을 증가시키기 위해서 소자부의 상기 끝단면은 소자부를 이루는 어느 층이 돌출되어 형성된 단차를 구비할 수 있다.
이를 도 2a 내지 도 3b를 참조하여 설명하면, 소자부(10)의 x축 방향 일 끝단면은 제1도전성 반도체층(1)이 돌출되어 형성된 단차를 구비하고, 타 끝단은 제2도전성 반도체층(3) 및/또는 제2전극층(5)이 돌출되도록 단차가 형성될 수 있고, 이를 통해 제1핸들전극(21)과 제1도전성 반도체층(1), 제2핸들전극(22)과 제2도전성 반도체층(3), 및/또는 제2핸들전극(22)과 제2전극층(5) 간에 접촉면적을 증가시켜서 전기적 접속성을 개선하고, 제1핸들전극(21) 및 제2핸들전극(22)의 부착성을 보다 개선시킬 수 있는 이점이 있다. 이때 소자부(10)의 x축 방향 각 단부에서 돌출된 도전성 반도체층의 길이는 목적에 따라서 달라질 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 한편, 도 2b 및 도 3b에 도시된 것과 같이 제1핸들전극(21) 및 제2핸들전극(22)은 제1도전성 반도체층(1)과 제2도전성 반도체층(3)의 단부면을 모두 덮도록 형성될 수 있는데 이를 통해 도전성 반도체층의 표면이 외부로 노출되어 발생할 수 있는 표면 결함을 방지하기에 보다 유리할 수 있다.
상술한 본 발명의 일 실시예에 따른 초박형 핀 LED 소자(100,101,102,103,104,105)는 후술하는 제조방법에 의해 제조될 수 있으나 이에 제한되지 않는다. 일 예로 상기 초박형 핀 LED 소자(100,101,102,103,104,105)는 기판(9) 상에 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3)이 적층된 LED 웨이퍼를 준비하는 단계; 낱 개의 소자가 소정의 모양인 평면을 가지며, 상기 평면에 수직인 두께가 상기 평면의 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 소자부 기둥을 형성시키는 단계; 각각의 소자부 기둥의 길이방향 전단과 후단 중 어느 일단 상의 제1도전성 반도체층(1)과 전기적 접속하도록 제1핸들전극(21)을 형성시키되 제1핸들전극(21)과 광활성층(2) 및 제2도전성 반도체층(3) 사이에 제1절연막(31)을 형성시켜서 전기적 비접속시키는 단계; 제2도전성 반도체층 상에 지지기판을 부착시킨 뒤 일단에 제1핸들전극(21)이 구비된 다수 개의 소자부 기둥의 밑면을 웨이퍼로부터 분리시키는 단계; 다수 개의 소자부 기둥에서 제1핸들전극(21)이 형성된 일단에 대향하는 타단 상의 제2도전성 반도체층(3)과 전기적 접속하도록 제2핸들전극(22)을 형성시키되 제2핸들전극(22)과 광활성층(2) 및 제1도전성 반도체층(1) 사이에 제2절연막(32)을 형성시켜서 전기적 비접속시키는 단계; 및 상기 지지기판을 분리시켜서 초박형 핀 LED 소자를 제조하는 단계를 통해 제조될 수 있다.
일 예로 도 4에 도시된 초박형 핀 LED 소자(105)의 제조방법을 도 10 및 도 11을 참조하여 구체적으로 설명한다.
도 10(a)는 통상적인 LED 웨이퍼를 도시한다. 상기 통상적인 LED 웨이퍼는 시판되는 LED 웨이퍼를 제한 없이 사용할 수 있다. 이때 상기 LED 웨이퍼는 기판(9) 상에 제1도전성 반도체층(1), 광활성층(2) 및 제2도전성 반도체층(3)이 적층되며, LED 웨이퍼 종류에 따라서 기판(9)과 제1도전성 반도체층(1) 사이에 도핑되지 않은 도전성 반도체층(1')이 더 구비될 수도 있다. 이때, 일 예로 상기 제1도전성 반도체층(1)은 n형 반도체층, 더 구체적으로 n-GaN층일 수 있고, 상기 제2도전성 반도체층(3)은 p형 반도체층, 더 구체적으로 p-GaN층 일 수 있다. 또한, LED 웨이퍼 상에서 상기 제1도전성 반도체층(1)의 두께는 상술한 초박형 핀 LED 소자에서의 제1도전성 반도체층(1)의 두께보다 두꺼울 수 있다. 또한, 상기 LED 웨이퍼 내 각 층은 c-plane 결정구조를 가질 수 있다. 또한, 상기 LED 웨이퍼는 세정공정을 거친 것일 수 있고, 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다.
다음으로 준비된 LED 웨이퍼의 제2도전성 반도체층(3) 상에 도 10(b)에 도시된 것과 같이 제2전극층(5)을 형성시킨 뒤, 하드 마스크층(6)을 형성시키는 단계를 수행할 수 있다.
상기 제2전극층(5)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 제2전극층(5)의 재질은 상술한 것과 같이 일예로 ITO 또는 ITO 및 Ni이 적층된 복합전극층일 수 있으며, 150 ~ 200㎚의 두께로 형성될 수 있다. 상기 제2전극층(5)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 제2전극층(5) 상에 LED 웨이퍼의 습식 에칭을 위한 하드 마스크층(6)을 형성시킬 있으며, 이때 하드 마스크층(6)의 재질은 일 예로 이산화규소일 수 있다. 또한, 상기 하드 마스크층(6)의 두께는 0.5 ~ 3㎛, 일 예로 200㎚ 이하로 형성될 수 있다. 상기 하드 마스크층(6)은 일 예로 증착을 통해서 형성될 수 있다.
다음으로 낱 개의 소자가 소정의 모양인 평면을 가지며, 상기 평면에 수직인 두께가 상기 평면의 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 소자부 기둥을 형성시키는 단계를 수행한다.
이를 위해 구체적으로 도 10(c)에 도시된 것과 같이 하드 마스크층(6) 상부면을 목적하는 소자부의 x-y 평면 모양 및 크기로 패터닝한 패턴층(71)을 형성하는 단계를 수행한다. 상기 패턴층(71)은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다.
이후 도 10(d)에 도시된 것과 같이, 패턴층(71)을 따라서 하드 마스크층(6), 제2전극층(5) 및 LED 웨이퍼를 두께방향으로 식각 후 패턴층(71)을 제거해 다수 개의 소자부 기둥을 제조하는 공정을 수행할 수 있다. 상기 식각은 각 층의 재질을 고려해 공지된 식각방법을 이용해 수행될 수 있다. 일 예로 상기 하드 마스크층(6)은 RIE(reactive ion etching: 반응성 이온 에칭), 제2전극층(5)은 ICP(inductively coupled plasma: 유도 결합 플라즈마)와 같은 건식식각법을 이용해 식각될 수 있다. 또한, LED 웨이퍼를 패턴층(71)을 따라 식각할 수 있는데, 이때 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다. 한편, LED 웨이퍼는 LED 웨이퍼의 제1도전성 반도체층(1) 전체 두께 중 목적하는 일부 두께까지만 식각될 수 있으나 이에 제한되는 것은 아니며 LED 웨이퍼에서 제1도전성 반도체층의 두께를 고려해 적절히 식각되는 깊이를 결정할 수 있다. 다만, 소자부의 길이방향이 장축이 되도록 식각되는 총 깊이는 각각의 소자부 길이보다는 작을 수 있다.
또한, 식각공정이 완료된 이후 상기 패턴층(71)은 패턴층(71)의 재질을 고려해 공지된 방법으로 제거시킬 수 있으며, 상기 패턴층(71)이 포토레지스트층일 경우 아세톤 등의 제거용매를 이용해 제거시킬 수 있다.
다음으로 각각의 소자부 기둥의 길이방향 전단과 후단 중 어느 일단 상의 제1도전성 반도체층(1)이 단차를 형성해 길이방향으로 돌출되도록 제2전극층(5)으로부터 광활성층(2)까지 각각의 소자부 기둥의 상기 일단 측 일부분을 두께방향으로 식각해 제거시키는 단계를 수행할 수 있다.
상기 일부분을 두께방향으로 식각해 제거시키기 위해서 먼저 도 10(e)에 도시된 것 같이 식각될 상기 일부분의 상부면이 드러나도록 패터닝할 수 있으며, 보다 구체적으로 상기 일부분을 제외한 소자부 기둥의 상부면에 형성된 상부 패턴층(72) 및 소자부 기둥의 전단과 후단 측에 노출된 제1 도전성 반도체층을 식각으로부터 보호하기 위한 측면 패턴층(72',72")을 형성시킬 수 있다. 이후 형성된 상부 패턴층을 따라서 소자부 기둥의 노출된 일부분을 두께 방향으로 제1도전성 반도체층이 드러나는 두께까지 식각할 수 있으며, 일 예로 상기 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다. 식각 후 상기 상부 패턴층(72) 및 측면 패턴층(72',72")은 제거될 수 있으며, 이 때 제거는 상부 패턴층(72) 및 측면 패턴층(72',72")의 재질을 고려해 적절한 방법으로 제거시킬 수 있으며, 일 예로 포토레지스트층일 경우 아세톤 등의 제거용매를 이용해 제거시킬 수 있다. 도 10(f)는 소자부 기둥의 일단 측 상에 제1도전성 반도체층(1)이 광활성층(2) 및 제2도전성 반도체층(3)보다도 길이방향으로 돌출되도록 단차를 형성시킨 소자부 기둥을 도시한다.
다음으로 다수 개의 소자부 기둥 상부면에 형성된 하드 마스크층(6)을 제거할 수 있으며, 상기 제거는 습식 식각을 통해 이루어질 수 있고, 상기 습식식각은 BOE(Buffer oxide etchant), KOH 등을 이용하여 수행될 수 있고, 도 10(g)는 하드 마스크층(6)이 제거된 소자부 기둥을 도시한다.
이후 각각의 소자부 기둥에서 제1도전성 반도체층(1)이 돌출되도록 단차를 형성한 일단 상의 제1도전성 반도체층(1)과 전기적 접속하도록 제1핸들전극(21)을 형성시키되 제1핸들전극(21)과 광활성층(2) 및 제2도전성 반도체층(3) 사이에 제1절연막(31)을 형성시켜서 전기적 비접속시키는 단계를 수행할 수 있다.
먼저 형성될 제1핸들전극(21)과 광활성층(2) 및 제2도전성 반도체층(3) 사이를 비전기적 접속시키도록 도 10(h)에 도시된 것과 같이 LED 웨이퍼 상부에서 제1절연막(31)을 증착시켜서 다수 개의 소자부 기둥 외부면을 모두 덮는 제1절연막(31)을 형성시킬 수 있다. 상기 제1절연막(31)은 통상적인 절연기능을 수행하는 재질은 제한 없이 사용할 수 있고, 재질을 고려해 적절한 방법으로 형성시킬 수 있는데, 일 예로 SiO2 또는 SiNx재질의 절연막을 PECVD를 통한 증착으로 형성시킬 수 있다. 또한, 제1절연막(31)은 다수 개의 소자부 기둥의 측면 상에 형성되는 막이 소정의 두께를 가지도록 형성될 수 있고, 일 예로 소자부 기둥 측면 상에 형성되는 제1절연막(31)의 두께는 0.5 ~ 100nm일 수 있다. 제1절연막(31)을 형성시킨 뒤 도 10(i)에 도시된 것과 같이 다수 개의 소자부 기둥의 측면을 덮는 부분을 제외하고 나머지 부분을 제거시킬 수 있으며, 상기 제거는 일 예로 ICP와 같은 건식식각을 통해 이루어질 수 있다.
이후 후술하는 도 10(o)와 같이 소자부 기둥을 LED 웨이퍼로부터 분리시키기 위한 사전처리 단계로써, 소자부 기둥 내 제1도전성 반도체층 부분과 상기 제1도전성 반도체층 부분과 이어지는 LED 웨이퍼의 제1도전성 반도체 부분의 경계에 다수 개의 기공(H)을 형성시키는 단계를 수행한다. 구체적으로 상기 다수 개의 기공(H)은 도 10(i)에 도시된 다수 개의 소자부 기둥이 형성된 LED 웨이퍼를 전해액에 함침 후 전원의 어느 한 단자와 전기적 연결시키고, 전원의 나머지 단자를 상기 전해액에 함침된 소정의 전극에 전기적 연결시킨 뒤, 전원을 인가하여 상기 경계 부분에 다수 개의 기공(H)을 형성시킬 수 있다.
이때, 소자부 기둥 측면 상에 형성된 제1절연막(31)은 이후 형성될 제1핸들전극(21)과 광활성층(2) 및 제2도전성 반도체층(3) 간을 전기적 비접속 시키는 기능 이외에 당해 단계에서 전해액이 소자부 기둥 내 제1도전성 반도체층 부분의 측면에 닿지 않도록 해 소자부 기둥 내 제1도전성 반도체층 부분에 기공이 형성되는 손상을 방지시키는 보호피막으로써 역할도 동시에 수행할 수 있다.
한편, 상기 기공(H)은 전해액에 직접 닿게 되는 LED 웨이퍼의 제1도전성 반도체층의 노출부분으로부터 형성되기 시작해 상기 노출부분에 이어지는 LED 웨이퍼의 제1도전성 반도체층 두께 방향 및 측면 방향으로 기공을 형성시켜서 종국적으로 다수 개의 소자부 기둥 각각의 제1도전성 반도체층 부분 하부에 이어지는 LED 웨이퍼의 제1도전성 반도체층 부분에 형성될 수 있다.
이때, 상기 전해액은 산소산이 바람직하며, 구체적으로 옥살산, 인산, 아황산, 황산, 탄산, 아세트산, 아염소산, 염소산, 브롬산, 아질산 및 질산으로 이루어진 군에서 선택된 1 종 이상을 포함할 수 있고, 보다 바람직하게는 옥살산을 사용할 수 있으며, 이를 통해서 소자부 기둥의 손상없이 기공(H)을 형성시키기에 적합한 이점이 있다. 또한, 상기 소정의 전극은 백금(Pt), 탄소(C), 니켈(Ni) 및 금(Au) 등을 사용할 수 있고, 일예로 백금 전극일 수 있다. 또한, 상기 전원은 ３V 이상의 전압으로 1분 ~ 24시간 동안 인가될 수 있는데, 이를 통해 다수 개의 소자부 기둥 각각의 하부에 대응되는 LED 웨이퍼의 제1도전성 반도체층까지 기공(H)이 원활하게 형성될 수 있고, 이를 통해 다수 개의 소자부 기둥을 LED 웨이퍼로부터 용이하게 분리시킬 수 있다. 보다 바람직하게는 상기 전압은 10V 이상일 수 있고, 더 바람직하게는 30 V 이하로 인가될 수 있다. 만일 ３V 미만으로 전압이 인가 시 전원의 인가 시간을 증가시키더라도 소자부 기둥 각각의 하부에 대응되는 LED 웨이퍼의 제1도전성 반도체층 부분까지 기공 형성이 어려울 수 있고 이에 따라서 소자부 기둥의 분리가 어렵거나, 분리되더라도 각각의 소자부 기둥의 분리된 측의 단면 형상이 상이할 수 있고 이로 인해 다수 개의 소자부들이 균일한 발광특성을 발현하기 어려울 수 있다. 또한, 전압이 30V를 초과해 인가될 경우 소자부 기둥의 제1도전성 반도체층 부분까지 기공(H)이 형성될 수 있고, 이로 인해서 발광 특성의 저하를 유발할 수 있다. 또한, 소자부 기둥의 분리지점이 변경될 수 있고, 이로 인해 목적한 제1도전성 반도체층 두께 보다 얇은 두께의 제1도전성 반도체층을 갖는 소자부가 수득될 우려가 있다. 또한, 전원의 인가 시간 역시 전압의 세기에 따른 효과와 유사하게 인가 시간이 길어질 경우 기공이 목적하는 부분 이외의 제1도전성 반도체층 부분까지 형성될 우려가 있고, 반대로 인가 시간이 짧아질 경우 기공형성이 원활하지 못해 소자부 기둥의 분리가 어려울 수 있다.
이후 도 10(k)에 도시된 것과 같이 제1핸들전극(21)을 형성하기 위한 상부 패턴층(73)과 측면 패턴층(73',73")을 LED 웨이퍼 상에 형성시킬 수 있다. 이때 제1핸들전극(21)의 모양을 고려해 제1핸들전극(21) 형성되는 측의 측면 패턴층(73")의 형성위치가 결정될 수 있으며, 예를 들어 측면 패턴층(73")이 돌출된 제1도전성 반도체층의 측면에 닿도록 형성될 경우 도 3a와 같은 단면형상의 제1핸들전극(21)이 구현될 수 있고, 도 10(k)에 도시된 것과 같이 돌출된 제1도전성 반도체층 측면과 소정의 거리를 이격해 형성될 경우 도 3b 또는 도 4와 같은 단면 형상의 제1핸들전극(21)이 구현될 수 있다.
다음으로 LED 웨이퍼 상에 전극물질을 처리해 제1핸들전극(21)을 형성시킨 후 패턴층을 제거해 도 10(l)에 도시된 것과 같이 제1핸들전극이 형성된 소자부 기둥을 제조할 수 있다. 상기 전극물질은 상술한 제1핸들전극(21)의 재료 물질을 이용할 수 있으며, 선택된 전극물질의 종류를 고려해 적절한 방법으로 처리할 수 있으며, 일 예로 증착을 통해 제1핸들전극(21)이 형성될 수 있다.
다음으로 제1핸들전극(21)이 형성된 다수 개의 소자부 기둥을 LED 웨이퍼로부터 분리 후 분리된 각각의 소자부에 제2핸들전극(22)을 보다 용이하고 일률적으로 형성시키기 위한 사전단계로써 각각의 일체로 분리되고 분리된 이후에도 분리 전과 동일한 상태로 소자부 간 위치가 유지되도록 소자부 기둥이 형성된 LED 웨이퍼 상에 접착층(82)을 형성시키는 단계(도 11(m)) 및 접착층(82) 상에 지지기판(83)을 부착시키는 단계(도 11(n))를 수행할 수 있다.
다만, 접착층(82)이 형성되기 전에 다수 개의 소자부 기둥 간의 사이 사이에 대응되는 LED 웨이퍼의 제1도전성 반도체층 상부면 상에 소자부 기둥의 두께 보다 얇은 두께로 이격층(81)이 형성될 수 있다. 이미 앞선 단계에서 LED 웨이퍼의 제1도전성 반도체층 일부분에 형성된 기공(H)을 이용해 다수 개의 소자부 기둥을 손상없이 분리시키기 위해서는 기포형성용액이 다수 개의 소자부 기둥 사이 사이에 대응되는 LED 웨이퍼의 제1도전성 반도체층 상부면에 접촉해야 하며, 상기 이격층(81)은 기포형성용액의 처리 전 제거되어 기포형성용액이 상기 제1도전성 반도체층 상부면에 접촉되도록 하는 공간을 확보하는 층으로서 기능할 수 있다. 즉, 지지기판(83)을 도입시키기 위한 접착층(82)이 이격층(81) 없이 LED 웨이퍼 상에 형성될 경우 접착층(82)으로 인해서 기포형성용액이 LED 웨이퍼의 제1도전성 반도체층 상부면에 접촉할 수 없고, 이로 인해 소자부 기둥을 분리시키기 어려울 수 있다.
상기 이격층(81)은 접착층(82)의 형성에 의해 침해받지 않고 소정의 층을 유지할 수 있는 재질이면서 쉽게 제거 가능한 재질로 형성될 수 있으며, 일 예로 상기 이격층(81)은 폴리메틸메타크릴레이트(PMMA) 또는 리프트 오프용 감광성 폴리머(LOR)로 형성될 수 있다.
또한, 상기 이격층(81)이 소정의 두께로 형성된 다수 개의 소자부 기둥이 형성된 LED 웨이퍼 상방에 접착조성물이 처리되어 접착층(82)을 형성할 수 있다. 상기 접착조성물은 지지기판(83)을 고정시키기에 적합하면서 향후 지지기판(83)의 분리를 위해 제거가 용이한 공지된 접착조성물일 수 있고, 일 예로 에폭시 수지 조성물일 수 있다. 상기 접착층(82)은 소자부 기둥을 덮도록 형성될 수 있는데, 소자부 기둥의 상부면을 기준으로 두께가 10 ~ 20000㎚로 형성될 수 있다.
이후 접착층(82) 상에 지지기판(83)을 배치시킨 뒤 압력을 가해 지지기판(83)을 고정시킬 수 있다. 이때, 접합을 위한 에폭시 조성물의 경화를 위해서 소정의 열이나 광이 함께 가해질 수 있으나, 이에 제한되는 것은 아니며, 접착조성물의 조성에 따라서 접합방법은 적절히 변경될 수 있다.
이후 상술한 것과 같이 다수 개의 소자부 기둥을 분리시키기 위한 기포형성용액이 기공이 형성된 제1도전성 반도체층에 접촉할 수 있도록 상기 이격층(81)을 제거하는 단계를 수행할 수 있다. 상기 이격층(81)은 재질에 따라 적절한 제거용액을 사용해 제거할 수 있으며, 일 예로 PMMA 또는 LOR로 형성된 이격층(81)은 아세톤 또는 N-메틸-2피롤리돈(NMP)인 제거용액을 통해 제거될 수 있다.
이후 이격층(81)이 제거된 위치의 기공이 형성된 제1도전성 반도체층 노출면에 기포형성용액(또는 용매)이 접촉하도록 기포형성용액을 처리한 후 초음파를 인가해 다수 개의 소자부 기둥을 LED 웨이퍼로부터 분리하는 단계를 수행할 수 있다(도 11(o) 참조).
초음파를 기포형성용액 없이 기공이 형성된 LED 웨이퍼에 직접적으로 가해 물리적 외력을 통해 기공을 붕괴시켜서 소자부 기둥을 분리시킬 수 있으나 이와 같은 방식은 기공의 붕괴가 원활하지 못하고, 붕괴가 원활하도록 과도하게 기공을 형성 시 소자부 기둥에 포함된 제1도전성 반도체층(1)까지 기공이 형성될 우려가 있어서 LED 구조물의 품질을 저하시키는 부작용을 초래할 수 있다.
당해 단계는 초음파 화학(sonochemistry)적인 방법을 이용해 수행될 수 있으며, 구체적으로 LED 웨이퍼를 기포형성용액(또는 용매) 에 침지시킨 후 상기 기포형성용액(또는 용매) 에 초음파를 인가하여 초음파 화학적인 메커니즘에 의해서 생성 및 성장된 기포가 기공에서 터질 때 발생하는 에너지를 통해 기공을 붕괴시켜서 다수 개의 소자부 기둥을 LED 웨이퍼로부터 용이하게 분리시킬 수 있다. 이에 대해 구체적으로 설명하면 초음파는 음파의 진행방향으로 상대적으로 높은 압력부분과 상대적으로 낮은 압력부분을 교호적으로 발생시키는데, 발생된 기포는 높은 압력부분과 낮은 압력 부분을 통과하면서 압축과 팽창을 반복하여 더욱 높은 온도와 압력을 갖는 기포로 성장하다가 붕괴하며, 붕괴 시 일예로 4000K 수준의 높은 온도와 1000 대기압 수준의 높은 압력을 발생시키는 국부적 핫스팟이 되는데, 이와 같이 발생된 에너지를 이용해 LED 웨이퍼에 형성된 기공을 붕괴시켜서 소자부 기둥을 웨이퍼로부터 분리시킬 수 있다. 결국 초음파는 기포형성용액(또는 용매)에 기포를 생성, 성장시키고, 발생된 기포를 제1도전성 반도체층에 형성된 기공(H)으로 이동 및 침투시키는 기능을 수행할 뿐이며, 이후 기공(H)에 침투한 높은 온도와 압력을 갖는 불안정한 상태의 기포가 터질 때 발생하는 외력으로 기공(H)이 붕괴되는 기공붕괴 메커니즘을 통해서 LED 웨이퍼로부터 다수 개의 소자부 기둥을 용이하게 분리시킬 수 있다.
상기 기포형성용액(또는 용매) 은 초음파가 인가되었을 때 기포를 발생시키고, 높은 압력과 온도를 갖도록 성장될 수 있는 용액(또는 용매)의 경우 제한 없이 사용될 수 있고, 바람직하게는 증기압력이 100mmHg(20℃) 이하, 다른 일예로 80mmHg(20℃) 이하, 60mmHg(20℃) 이하, 50mmHg(20℃) 이하, 40mmHg(20℃) 이하, 30mmHg(20℃) 이하, 20mmHg(20℃) 이하, 또는 10mmHg(20℃) 이하인 것을 사용할 수 있다. 만일 증기압력이 10０mmHg (20℃)를 초과하는 용매를 사용 시 짧은 시간 내 L소자부기둥의 분리가 제대로 일어나지 않을 수 있어서 제조시간이 연장되고, 생산비용이 증가되는 우려가 있다. 이와 같은 물성을 만족하는 기포형성용액은 일예로 감마-부틸락톤, 프로필렌　글리콜　메틸　에테르　아세테이트, 메틸피롤리돈, 및 ２－메톡시에탄올로 이루어진 군에서 선택된 1종 이상일 수 있다. 한편, 기포형성용액(또는 용매)의 상온, 일예로 20℃에서의 증기압력이 100mmHg 이하인 용액(또는 용매)을 사용할 수도 있으나, 이와 다르게 당해 단계를 수행하는 온도나 압력 조건을 조정해 상기 조건에서 기포형성 용액(또는 용매)의 증기압력이 10０mmHg 이하가 되도록 조절(일 예로 낮은 온도조건 등)해서 당해 단계를 수행할 수도 있음을 밝혀둔다. 이 경우 사용 가능한 용매의 종류 제한이 더 넓어질 수 있고, 일예로 물, 아세톤, 알코올류와 같은 용매도 사용이 가능할 수 있다.
또한, 당해 단계에서 가해주는 초음파의 파장은 초음파화학을 일으킬 수 있는 영역, 구체적으로 기포가 붕괴 시 높은 압력과 온도를 생성하는 국부적인 핫스팟이 되도록 기포를 성장 및 붕괴 시킬 수 있는 주파수로 가해질 수 있으며, 일예로 20 ㎑ ~ 2MHz일 수 있고, 가해주는 초음파의 인가 시간은 1분 ~ 24시간 일 수 있으며, 이를 통해 LED 웨이퍼로부터 소자부 기둥을 분리하기에 용이할 수 있다. 만일 가해주는 초음파의 파장이 범위 안에 들어가더라도 세기가 적거나 인가 시간이 짧을 경우 LED 웨이퍼로부터 분리되지 않는 소자부 기둥이 존재하거나 분리되지 않는 소자부 기둥의 개수가 증가할 우려가 있다. 또한, 만일 가해주는 초음파의 세기가 크거나 인가 시간이 길 경우 소자부 기둥이 손상될 우려가 있다.
한편, 상술한 도 10(j)에서의 제1도전성 반도체층에 기공을 형성시키는 공정이나, 도 11(o) 에 도시된 것과 같이 기포형성용액(또는 용매)을 이용해 소자부 기둥을 LED 웨이퍼로부터 분리하는 보다 구체적인 방법은 본 발명의 발명자에 의한 대한민국 특허 출원번호 제10-2020-0189204호 전체가 본 발명의 참조로서 삽입됨을 밝혀둔다.
제1핸들전극(21)이 형성된 다수 개의 소자부는 상술한 지지기판(83)에 일체로 고정된 상태로 LED 웨이퍼로부터 분리되는데, 제2핸들전극(22)이 형성을 위한 공간의 마련을 위해 제1핸들전극(21)이 형성된 소자부 일단에 대향하는 타단의 일부분이 두께방향으로 식각될 수 있으며, 상기 식각을 위해 도 11(p)에 도시된 것과 같이 상기 타단의 일부분을 제외한 소자부 제1도전성 반도체층(1) 및 제1핸들전극(21) 상부를 덮도록 소정의 패턴층(74)이 형성될 수 있다.
이후 도 11(q)에 도시된 것과 같이, 상기 패턴층(74)을 따라서 노출된 소자부 부분을 제2전극층(5) 직전까지 두께방향으로 식각해 노출된 소자부 부분에 대응하는 제1도전성 반도체층(1), 광활성층(2), 및 제2도전성 반도체층(3)의 부분을 제거시킬 수 있다. 이때 소자부의 식각은 ICP를 이용한 건식식각 방법을 통해 수행될 수 있다. 또한, 식각을 위해 형성시킨 패턴층(74)을 공지된 방법을 통해 제거시킬 수 있다.
이후 형성될 제2핸들전극(22)과 제1도전성 반도체층(1) 및 광활성층(2)을 전기적으로 비접속 시키기 위하여 도 11(r)에 도시된 것과 같이, 다수 개의 소자부 상에 제2절연막(32)을 형성시킬 수 있다. 상기 제2절연막(32)은 도 10(h)에서 설명한 제1절연막(31)에 대한 설명과 동일하므로 이하 구체적인 설명을 생략한다.
이후 제2핸들전극(22)이 전기적으로 접촉할 수 있는 제2전극층(5) 부분을 노출시키되, 제1도전성 반도체층(1) 및 광활성층(2)의 측면을 덮도록 형성된 제2절연막(32) 부분을 유지시키기 위해서 도 11(s)에 도시된 것과 같이 패턴층(75)이 형성될 수 있다. 이때 상기 패턴층(75)은 최대로 제2전극층(5)의 돌출된 끝단에 대응하는 부분까지만 형성될 수 있으며, 상기 끝단에 대응하는 부분을 초과해 형성될 경우 제2절연막(32)을 식각해도 제2전극층(5)의 돌출된 끝단면이 노출되지 않을 우려가 있다. 바람직하게는 상기 패턴층(75)은 제2전극층(5)의 돌출된 끝단에 미치치 않을 만큼 얇게 형성될 수 있으며, 이를 통해서 제2전극층(5)의 돌출된 끝단면 이외에 제2전극층(5)의 돌출된 부분의 상부면이 노출될 수 있어서 제2핸들전극(22)과의 접촉 면적을 증가시키기에 유리할 수 있다.
이후 도 11(t)에 도시된 것과 같이 제2전극층(5)의 돌출된 끝단면, 제1도전성 반도체층(1) 및 제1핸들전극(21)의 상부면이 노출되도록 제2절연막(32)의 일부를 제거할 수 있고, 이때, 일 예로 상기 제2절연막(32)이 SiO2일 경우 RIE를 통한 건식식각방법을 통해 제거시킬 수 있다. 또한, 제2절연막(32)의 식각 후 패턴층(75)은 아세톤 등의 용매를 이용해 제거시킬 수 있다.
이후 도 11(u)에 도시된 것과 같이 제2핸들전극(22)을 형성하기 전 상부 패턴층(76)과 측면 패턴층(76')을 접착층(82) 상에 형성시킬 수 있다. 이때 제2핸들전극(22)이 제2전극층(5)의 끝단면과 접촉되며 형성될 수 있도록 측면 패턴층(76')이 돌출된 제2전극층(5) 끝단면과 소정의 거리를 이격해 형성될 수 있다.
이후 접착층(82) 상방에서 전극물질을 처리해 제2핸들전극(22)을 형성시킨 후 패턴층(76,76')을 제거해 도 10(v)에 도시된 것과 같이 제2핸들전극(22)이 형성된 초박형 핀 LED 소자를 제조할 수 있다. 이때 상기 전극물질은 상술한 제2핸들전극(22)의 재료 물질을 이용할 수 있으며, 선택된 전극물질의 종류를 고려해 적절한 방법으로 처리할 수 있으며, 일 예로 증착을 통해 제2핸들전극(21)이 형성될 수 있다.
다음으로 지지기판(83)으로부터 다수 개의 초박형 핀 LED 소자(105)를 분리시키기 위해서 접착층(82)을 제거시키는 공정을 수행할 수 있으며, 일 예로 상기 접착층(82)에 에폭시층일 경우 상기 접착층(82)은 NMP 계열의 용매를 이용해 제거시키고 지지기판(83)으로부터 초박형 핀 LED 소자들을 분리시켜서(도 11(w)) 종국적으로 낱개의 초박형 핀 LED 소자를 수득할 수 있다(도 11(x)).
상술한 본 발명에 따른 초박형 핀 LED 소자(100,101,102,103,104,105)는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가정렬되어 구현되는 전계배열 어셈블리 용도에 적합할 수 있다. 상기 전계배열 어셀블리는 전극에 전압을 인가해서 형성되는 전기장을 이용해서 소자를 전극 상에 배치하는 전계배열 공법으로 구현된 어셈블리로서, 이에 대한 구체적인 설명은 본 발명의 발명자에 의한 등록특허공보 제10-1490758호 및 제10-1436123호가 본 발명의 참조로 삽입된다.
도 8 및 도 9은 본 발명에 따른 초박형 핀 LED 소자(100)를 이용해 구현된 초박형 핀 LED 전극어셈블리를 도시한다.
도 8에 도시된 초박형 핀 LED 전극어셈블리는 기판(130) 상에 제1방향으로 연장되고, 제1방향과 다른 제2방향으로 이격된 제1실장전극(111) 및 제2실장전극(112) 상에 전계배열을 통해 초박형 핀 LED 소자(100)의 길이 방향 양 단에 구비된 전극부가 접촉하도록 실장되며, 이때, 실장된 초박형 핀 LED 소자(100)는 제1실장전극(111) 및 제2실장전극(112) 상에 접촉한 정렬면이 상부면(C1), 하부면(C2) 및 양 측면 중 어느 일측면(C3, C4) 중 어느 하나 이상이 되도록 실장될 수 있고, 어떠한 정렬면이 제1실장전극(111) 및 제2실장전극(112)과 접촉하더라도 제1실장전극(111) 및 제2실장전극(112)에 구동전원을 인가 시 발광할 수 있으므로 투입되는 LED 소자의 개수만큼 LED 소자를 모두 발광시킬 수 있어서 보다 제조비용의 낭비없이 고효율로 발광할 수 있는 초박형 핀 전극어셈블리의 구현이 가능하다.
도 9에 도시된 초박형 핀 LED 전극 어셈블리는 도 8에 도시된 초박형 핀 LED 전극 어셈블리와 다르게 제1정렬전극(151) 및 제2정렬전극(152)을 구비한 정렬전극라인(150)이 기판(130) 상에 형성되되, 정렬전극라인(150)과 초박형 핀 LED 소자(100) 간에 접촉되지 않도록 정렬전극라인(150) 상에 절연층(140)이 형성되며, 초박형 핀 LED 소자(100)는 길이방향 일단이 상기 제1정렬전극(151) 상부에 대응되는 절연층(140) 상에 위치하고, 길이방향 타단이 상기 제2정렬전극(152) 상부에 대응되는 절연층(140) 상에 위치하도록 정렬되며, 정렬된 다수 개의 초박형 핀 LED 소자(100)의 길이방향 일단의 제1핸들전극과 전기적 접속되도록 제1구동전극(161)이 형성되고, 길이방향 타단의 제2핸들전극과 전기적 접속되도록 제2구동전극(162)이 형성되어 구현되다.
이와 같은 구조의 초박형 핀 LED 전극어셈블리는 초박형 핀 LED 소자(100)의 구동을 위한 구동전극라인(160)이 별도로 구비되므로 정렬전극라인(150)이 초박형 핀 LED 소자(100)를 정렬시키는 과정에서 정렬전극라인(150)에 손상이 발생하더라도 초박형 핀 LED 소자(100)의 구동에는 문제가 되지 않으므로 정렬전극라인(150)에 인가되는 전압의 세기 선택의 폭을 더욱 넓힐 수 있고, 정렬 시 인가되는 전원에 의한 전극 손상 및 손상된 전극을 구동전극으로 사용함에 따라서 일부 초박형 핀 LED 소자가 발광되지 않을 수 있는 우려를 방지할 수 있는 이점 있다. 도 9와 같은 구조의 초박형 핀 LED 전극어셈블리에 대한 구체적인 내용은 본 발명자에 의한 대한민국 등록특허공보 제10-2053217호 전체가 본 발명에 참조로서 삽입되므로 이하 생략한다.
또한, 본 발명은 상술한 초박형 핀 LED 소자 또는 초박형 핀 LED 전극 어셈블리를 구비하는 광원을 포함한다. 상기 광원은 일예로 가정용/차량용 등 각종 LED 조명, LCD에 채용되는 백라이트 유닛이나 능동형 디스플레이의 발광원 등 각종 디스플레이의 발광원, 의료기기, 미용기기, 각종 광학기기 또는 이를 구성하는 일 부품일 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (13)

  1. 상호 수직한 x, y, z축 방향으로 각각 길이, 너비 및 두께를 가지며, 길이가 너비 및 두께 보다 길고, z축 방향으로 순차적으로 적층된 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 소자부; 및
    상기 소자부의 x축 방향 일 끝단면을 적어도 일부 덮도록 형성된 제1핸들전극과 상기 일 끝단면에 대향하는 타 끝단면을 적어도 일부 덮도록 형성된 제2핸들전극을 구비한 전극부;를 포함하되,
    상기 제1핸들전극은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층 중 제1도전성 반도체층에만 전기적 접속되며 상기 제2핸들전극은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층 중 제2도전성 반도체층에만 전기적 접속되도록 형성된 것인 초박형 핀 LED 소자.
  2. 제1항에 있어서, 상기 초박형 핀 LED 소자는
    상기 제1핸들전극이 제1도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 일 끝단면 중 광활성층 및 제2도전성 반도체층에 대응되는 부분과 제1핸들전극 사이에 개재된 제1절연막 및
    상기 제2핸들전극이 제2도전성 반도체층에만 전기적 접속되도록 상기 소자부의 x축 방향 타 끝단면 중 광활성층 및 제1도전성 반도체층에 대응되는 부분과 제2핸들전극 사이에 개재된 제2절연막을 포함하는 절연부를 더 포함하는 초박형 핀 LED 소자.
  3. 제1항에 있어서,
    제1도전성 반도체층 하부면을 덮도록 구비된 제1전극층 및 제2도전성 반도체층 상부면을 덮도록 구비된 제2전극층 중 어느 하나를 더 포함하며,
    상기 제1전극층은 제1도전성 반도체층을 경유해 간접적으로 제1핸들전극과 전기적 접속되거나 제1핸들전극에 직접 전기적 접속되며,
    상기 제2전극층은 제2도전성 반도체층을 경유해 간접적으로 제2핸들전극과 전기적 접속되거나 제2핸들전극에 직접 전기적 접속되는 초박형 핀 LED 소자.
  4. 제1항에 있어서,
    상기 소자부의 x축 방향 양 끝단 중 어느 하나의 끝단면 또는 양 끝단면과, 어느 일 핸들전극 또는 두 핸들전극 간의 접촉면적을 증가시키기 위해서 소자부의 상기 끝단면은 소자부를 이루는 어느 층이 돌출되어 형성된 단차를 구비하는 초박형 핀 LED 소자.
  5. 제1항에 있어서,
    상기 제1핸들전극 및 제2핸들전극은 초박형 핀 LED 소자가 실장되는 전극과의 컨택 저항을 줄이기 위하여 상기 소자부의 x축 방향 끝단면을 전부 덮도록 구비되는 초박형 핀 LED 소자.
  6. 제2항에 있어서,
    상기 제1절연막 및 제2절연막의 x축 방향의 길이인 두께는 5 ~ 100㎚인 초박형 핀 LED 소자.
  7. 제1항에 있어서,
    상기 초박형 핀 LED 소자의 길이는 1 ~ 10㎛이고, 두께는 0.1 ~ 3㎛인 초박형 핀 LED 소자.
  8. 제1항에 있어서,
    상기 초박형 핀 LED 소자의 길이와 두께의 비는 3:1 이상인 초박형 핀 LED 소자.
  9. 제1항에 있어서,
    상기 초박형 핀 LED 소자의 발광면적은 소자부 종단면 면적의 2배를 초과하는 초박형 핀 LED 소자.
  10. 제1항에 있어서,
    상기 초박형 핀 LED 소자는 전기장 유도배열에 의한 자가정렬을 통해서 LED 소자가 서로 다른 전극 상에 실장 되어 구현되는 전계배열 어셈블리 용도인 것을 특징으로 하는 초박형 핀 LED 소자.
  11. 제1항에 있어서,
    상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며,
    상기 p형 GaN반도체층의 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층의 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚인 초박형 핀 LED 소자.
  12. 제1방향으로 연장되고, 상기 제1방향과 다른 제2방향으로 이격된 제1실장전극 및 제2실장전극을 포함하는 실장전극라인; 및
    길이방향 일단의 제1핸들전극이 상기 제1실장전극과 전기적 접속되고, 길이방향 타단의 제2핸들전극이 상기 제2실장전극과 전기적 접속되도록 배열된 다수 개의 제1항 내지 제11항 중 어느 한 항에 따른 초박형 핀 LED 소자;를 포함하는 초박형 핀 LED 소자 전극어셈블리.
  13. 제1방향으로 연장되고, 상기 제1방향과 다른 제2방향으로 이격된 제1정렬전극 및 제2정렬전극을 포함하는 정렬전극라인;
    상기 정렬전극라인 상부를 덮도록 형성된 절연층;
    길이방향 일단의 제1핸들전극이 상기 제1정렬전극 상부에 대응되는 절연층 상에 위치하고, 길이방향 타단의 제2핸들전극이 상기 제2정렬전극 상부에 대응되는 절연층 상에 위치하도록 정렬된 다수 개의 제1항 내지 제11항 중 어느 한 항에 따른 초박형 핀 LED 소자; 및
    상기 제1핸들전극과 전기적 접속되도록 형성된 제1구동전극 및 상기 제2핸들전극과 전기적 접속되도록 형성된 제2구동전극을 포함하는 구동전극라인;을 포함하는 초박형 핀 LED 소자 전극어셈블리.
KR1020210143367A 2021-10-26 2021-10-26 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리 KR102541515B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210143367A KR102541515B1 (ko) 2021-10-26 2021-10-26 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
US17/974,463 US20230126339A1 (en) 2021-10-26 2022-10-26 Ultra-thin fin led device and ultra-thin fin led electrode assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210143367A KR102541515B1 (ko) 2021-10-26 2021-10-26 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리

Publications (2)

Publication Number Publication Date
KR20230059315A true KR20230059315A (ko) 2023-05-03
KR102541515B1 KR102541515B1 (ko) 2023-06-07

Family

ID=86056405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210143367A KR102541515B1 (ko) 2021-10-26 2021-10-26 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리

Country Status (2)

Country Link
US (1) US20230126339A1 (ko)
KR (1) KR102541515B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
JP2016018966A (ja) * 2014-07-11 2016-02-01 スタンレー電気株式会社 半導体光学素子、及び、素子分散溶液

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
JP2016018966A (ja) * 2014-07-11 2016-02-01 スタンレー電気株式会社 半導体光学素子、及び、素子分散溶液

Also Published As

Publication number Publication date
KR102541515B1 (ko) 2023-06-07
US20230126339A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
JP4362125B2 (ja) 側面発光半導体素子及び側面発光半導体素子の製造方法
US20230187418A1 (en) Full-color led display using micro-nanopin led elements, and method for producing same
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
KR102541515B1 (ko) 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
KR102424066B1 (ko) 웨이퍼로부터 다수 개의 led 구조물을 분리하는 방법
US20230223492A1 (en) Micro-nanopin led element and method for producing same
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
KR102618047B1 (ko) Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원
KR102629568B1 (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
KR102537613B1 (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102573265B1 (ko) 초박형 led 전극어셈블리 및 이의 제조방법
KR102573266B1 (ko) 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102332350B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102345917B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
KR102332349B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant