KR101245400B1 - 신호 분배 회로, 신호 분배 장치 및 표시 장치 - Google Patents

신호 분배 회로, 신호 분배 장치 및 표시 장치 Download PDF

Info

Publication number
KR101245400B1
KR101245400B1 KR1020127026772A KR20127026772A KR101245400B1 KR 101245400 B1 KR101245400 B1 KR 101245400B1 KR 1020127026772 A KR1020127026772 A KR 1020127026772A KR 20127026772 A KR20127026772 A KR 20127026772A KR 101245400 B1 KR101245400 B1 KR 101245400B1
Authority
KR
South Korea
Prior art keywords
line
stretching
signal
signal distribution
control line
Prior art date
Application number
KR1020127026772A
Other languages
English (en)
Other versions
KR20130012020A (ko
Inventor
아키라 다가와
마유코 사카모토
요시히사 다카하시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130012020A publication Critical patent/KR20130012020A/ko
Application granted granted Critical
Publication of KR101245400B1 publication Critical patent/KR101245400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 신호 분배 장치는, 신호 분배 회로의 스위칭 소자에 입력 신호를 공급하는 공급선(5)과, 상기 입력 신호를 스위칭 소자를 통해서 출력 단자에 분배하는 분배선(6)을 구비하고, 공급선(5)과, 분배선(6) 중 적어도 1개는, 스위칭 소자의 온 오프를 전환하는 선택 신호가 인가되는 제어선(13)의 연신 방향을 따라서 연장하는 연신부(5a) 및 연신부(5b)를 갖고, 상기 연신부(5a) 및 연신부(5b)가, 제어선(13)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있다.

Description

신호 분배 회로, 신호 분배 장치 및 표시 장치{SIGNAL DISTRIBUTION CIRCUIT, SIGNAL DISTRIBUTION DEVICE, AND DISPLAY DEVICE}
본 발명은, 입력 신호를 시분할해서 복수의 출력 단자에 분배하는 신호 분배 회로와, 그 신호 분배 회로를 구비한 신호 분배 장치와, 그 신호 분배 장치를 구비한 표시 장치에 관한 것이다.
평면 표시 장치로서, 여러 가지의 타입의 액정 표시 디스플레이(LCD)가 개발되어 있다. 그 중에서도, 액티브 매트릭스 방식이 많이 사용되고 있고, 최근의 화소 매트릭스부의 고정세화에 의해, 신호선수가 증가한 것에 수반하여, 복수의 소스 드라이버가 사용되는 경우가 많다.
그 경우,(1) 소스 드라이버를 부착할 때의 본딩 공정이 증가하고, 생산성이 저하된다고 하는 문제,(2) 소스 드라이버의 본딩 공정에 있어서의 수율 저하 및 단자간 전위차에 의한 부식 등의 불량이, 신호선간 피치의 협소화에 의해 유발되기 쉬워진다고 하는 문제,(3) 표시 장치의 표시 화면에, 소스 드라이버간의 특성의 차 또는 단자의 접촉 저항의 차 등에 기인하는 소스 드라이버마다의 경계가 발생한다고 하는 문제 등이 있었다.
이들 문제를 해결하기 위해서, 이하에 게시된 특허 문헌 1에는, 종래의 3분의 1의 단자수로 전기 신호를 출력할 수 있는 소스 드라이버를 표시 장치에 채용함으로써, 복수의 소스 드라이버를 사용할 필요가 없는 표시 장치가 개시되어 있다.
도 21은, 상기 표시 장치로서의 표시 장치(51)의 전체 구성을 도시하는 도면이다. 도 21에 도시하는 바와 같이, 표시 장치(51)는, 화소가 m행 n열로 배열된 화소 매트릭스부(55)와, 게이트 드라이버(53)와, 화소 매트릭스부(55)의 적, 녹 및 청의 각 1개의 화소에의 구동 신호를 시분할한 드라이버 출력 신호로서 출력하는 소스 드라이버(52)를 구비함과 함께, TFT 기판 상에 모놀리식으로 형성된 신호 분배 장치(54)를 구비하고 있다. 상기 신호 분배 장치(54)가, 소스 드라이버(52)로부터 출력된 드라이버 출력 신호를, 화소 매트릭스부(55)의 각 신호선에 분배하도록, 표시 장치(51)는 구성되어 있다.
도 22는, 상기 신호 분배 장치(54)의 내부 구성을 도시하는 도면이다. 도 22에 도시하는 바와 같이, 신호 분배 장치(54)에는, 소스 드라이버(52)로부터 출력되는 드라이버 출력 신호 Si_1 내지 Si_n(단, n은 2 이상의 정수) 각각에 대응하는 분배선(57(1, r), 57(1, g), 57(1, b) 내지 57(n, r), 57(n, g), 57(n, b))과, 드라이버 출력 신호 Si_1 내지 Si_n을 입력하는 상기 분배선을 전환하기 위한 스위치 신호가 인가되는 제어선(59_r, 59_g, 59_b)이 매트릭스 형상으로 배선되어 있다. r, g, b는, 순서대로 적, 녹, 청을 나타낸다.
각 분배선(57(1, r), 57(1, g), 57(1, b) 내지 57(n, r), 57(n, g), 57(n, b))은, 출력단이 화소 매트릭스부(55)의 신호선에 접속되고, 또한 각 분배선 각각에는, 스위칭 소자로서 TFT(60(1, r), 60(1, g), 60(1, b) 내지 60(n, r), 60(n, g), 60(n, b))가 접속되어 있다. 상기 제어선(59_r, 59_g, 59_b)은, TFT(60(1, r) 내지 60(n, r), 60(1, g) 내지 60(n, g), 60(1, b) 내지 60(n, b))의 게이트와 각각 접속되어 있다.
도 23은, 표시 장치(51)에 있어서의, 예를 들어 분배선(57(1, r), 57(1, g), 57(1, b))과 같은 3개의 분배선을 시분할 구동하기 위한 각 신호의 타이밍차트이다. 도 23에 도시하는 바와 같이, 우선, n열 중 k열째(단, k는 1≤k≤n을 만족하는 정수)의 화소에 대하여, 소스 드라이버(52)로부터 드라이버 출력 신호 Si_k가 출력된다. 이때, 드라이버 출력 신호 Si_k는, 제어선(59_r, 59_g, 59_b)의 스위치 신호에 의해, 시분할로 전환되어, 화소 매트릭스부(55)에 있어서 m행 중 j행째(단, j는 1≤j≤m을 만족하는 정수)의 적녹청의 각 화소에 대응하는 신호선에 입력된다.
또한, 상기 j행째의 적녹청의 각 화소는, 주사 신호 Vg(j)에 의해 선택된다. 주사 신호 Vg(1) 내지 Vg(m)는, 게이트 드라이버(53)에 의해 화소 매트릭스부(55)의 주사선에 인가되는 신호이다.
이 구성에 의해, 소스 드라이버(52)는, 종래의 3분 1의 단자수로 전기 신호를 출력할 수 있음과 함께, 복수의 소스 드라이버를 설치하지 않아도 되는 구성으로 된다.
또한, 이하에 게시된 특허 문헌 2에는, 분배 회로의 형상으로서, 도 24가 개시되어 있다. 도 24에 개시된 분배 회로는, 상기 스위칭 소자(60)의 소스 전극 및 드레인 전극을 빗살형으로 함으로써, 채널 폭을 실질적으로 넓게 할 수 있으므로, 더욱 빠른 스위칭 속도를 필요로 하는 경우에 있어서 적합하다.
일본 공개 특허 공보 「일본 특허 출원 공개 제2004-294858호(2004년 10월 21일 공개)」 일본 공개 특허 공보 「일본 특허 출원 공개 소화 64-084297호(1989년 3월 29일 공개)」 일본 공개 특허 공보 「일본 특허 출원 공개 제2000-029441호(2000년 1월 28일 공개)」 일본 공개 특허 공보 「일본 특허 출원 공개 제2005-055616호(2005년 3월 3일 공개)」 일본 공개 특허 공보 「일본 특허 출원 공개 제2005-107382호(2005년 4월 21일 공개)」 일본 공개 특허 공보 「일본 특허 출원 공개 제2008-097005호(2008년 4월 24일 공개)」
그렇지만, 상기 특허 문헌 1, 2에 개시된 기술에서는, 신호 분배 장치 내의 제어선과 분배선의 겹침 방법에 의해, 액정 표시 디스플레이의 표시에 악영향을 준다고 하는 문제가 전혀 고려되어 있지 않다. 즉, 분배 회로를 사용하면, 소스 드라이버의 출력 단자수를 삭감할 수 있다고 하는 장점이 있는 한편, 이하와 같은 과제를 발생한다.
실제의 분배 회로는 도 25에 도시하는 바와 같이 기생 용량(61)을 갖고 있다. 기생 용량(61)은, 각 스위칭 소자(60(k, r), 60(k, g), 60(k, b))의 소스 전극과 각 제어선(59_r, 59_g, 59_b)의 겹침부, 각 스위칭 소자(60(k, r), 60(k, g), 60(k, b))의 드레인 전극과 각 제어선(59_r, 59_g, 59_b)의 겹침부, 및 분배선(57(k, r), 57(k, g))과 각 제어선(59_g, 59_b)의 겹침부에 발생한다.
상기한 기생 용량(61) 및 분배선(57(k, r)) 등의 배선 저항에 편차가 발생하면, 액정 표시 디스플레이의 표시 품위의 편차를 초래할 우려가 있다. 이뿐만 아니라, 인접하는 분배선이 단락되어버릴 우려도 있다.
예를 들어, 도 24에 도시하는 분배 회로에서는, 공급선(58)의 일부가, 제어선(59)의 연신 방향을 따라서, 제어선(59)의 가장자리부에 겹쳐 있다. 특히, 도 24의 에어리어 R에 착안하여, 에어리어 R의 배선 구성과 유사한 배선 구성의 사시도를 도 11에 도시하고, 상기한 문제를 구체적으로 설명한다.
도 11에 도시하는 바와 같이, 글래스 기판(70) 상에 게이트 메탈층을 성막하고, 게이트 메탈층을 패터닝함으로써, 상기 제어선(59)에 대응하는 제어용 배선(71)을 형성한다. 다음에, 제어용 배선(71) 상에 게이트 절연막(72)을 형성하고, 게이트 절연막(72) 상에 적층한 금속층의 패터닝(에칭)에 의해 배선(73)을 형성하게 되어 있다.
여기서, 제어용 배선(71)의 가장자리부에는 단차가 생겨 있기 때문에, 배선(73)의 패터닝 시에, 그 단차의 영향에 의해, 배선간의 영역(74)에 에칭 잔여물(75)이 발생하기 쉽다. 특히, 상기 단차를 따라, 즉 도 11의 y방향을 따라서, 단차 상에 긴 배선(73)을 형성하려고 할수록, 에칭의 진행이, 단차 상과 단차 이외의 장소에서 상이하게 되어, 금속층이 에칭되기 어려워진다. 이로 인해, 상기 단차 부근에 금속층의 잔사가 남기 쉬워지는 경향을 나타낸다.
에칭 잔여물(75)은, 인접하는 배선(73)을 단락시키거나, 단락시키지 않는 경우라도, 배선(73)의 기생 용량 또는 배선 저항을 변화시켜버릴 우려가 있다.
또한, 배선(73)의 일부가, 제어용 배선(71)의 연신 방향을 따라서, 제어용 배선(71)의 가장자리부에 겹치는 구성에서는, 상기 단차의 영향에 의해, 배선(73)의 막 두께를 일정하게 하는 것이 곤란하기 때문에, 이것도 원인이 되어, 상기 기생 용량 및 배선 저항에 편차가 발생하기 쉽다.
따라서, 종래의 신호 분배 회로의 배선 구성에서는, 표시 장치의 표시 품위가 변동될 우려가 있다.
본 발명은, 상기한 문제점을 해결하기 위해서 이루어진 것으로, 그 주목적은, 표시 장치의 표시 품위의 신뢰성을 높이는 배선 구성을 구비한 신호 분배 회로 및 신호 분배 장치를 제공하는 것에 있다.
본 발명에 따른 신호 분배 장치는, 상기한 과제를 해결하기 위해서,
(1-1) 입력 신호가 입력되는 하나의 입력 단자와,
(1-2) 상기 입력 단자에 접속됨과 함께, 각각이 박막 트랜지스터로 이루어지는 복수의 스위칭 소자와,
(1-3) 상기 스위칭 소자의 각각에, 상기 입력 단자에 입력된 입력 신호를 공급하는 공급선과,
(1-4) 상기 스위칭 소자를 통해서 복수의 출력 단자에 접속된 복수의 분배선을 구비하고,
(1-5) 상기 입력 신호를, 상기 스위칭 소자의 각각을 통해서 상기 복수의 출력 단자에 분배하는 신호 분배 회로를 복수 구비한 신호 분배 장치에 있어서,
(2) 상기 스위칭 소자의 각각은, 게이트 전극과, 상기 입력 단자에, 상기 공급선을 통해서 접속된 제1 전극과, 상기 출력 단자에, 상기 분배선을 통해서 접속된 제2 전극을 구비하고,
(3) 상기 복수의 신호 분배 회로의 각각은, 상기 스위칭 소자의 각 게이트 전극에 접속되어 있는 복수의 제어선, 또는 각 게이트 전극을 겸한 복수의 제어선을 구비하고, 또한 상기 제어선의 각각에는, 상기 각 스위칭 소자의 온 오프를 전환하는 선택 신호가 인가되고,
(4) 상기 공급선과, 상기 분배선 중 적어도 1개는, 상기 제어선의 연신 방향을 따라서 연장하는 연신부를 갖고,
(5) 상기 연신부가, 상기 제어선의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 신호 분배 회로는,
(1-1)' 입력 신호가 입력되는 하나의 입력 단자와,
(1-2)' 이 입력 단자에 접속됨과 함께, 각각이 박막 트랜지스터로 이루어지는 복수의 스위칭 소자와,
(1-3)' 이 스위칭 소자의 각각에, 상기 입력 단자에 입력된 입력 신호를 공급하는 공급선과,
(1-4)' 상기 스위칭 소자를 통해서 복수의 출력 단자에 접속된 복수의 분배선을 구비하고,
(1-5)' 상기 입력 신호를, 상기 스위칭 소자의 각각을 통해서 상기 복수의 출력 단자에 분배하는 신호 분배 회로에 있어서,
(2)' 상기 스위칭 소자의 각각은, 게이트 전극과, 상기 입력 단자에, 상기 공급선을 통해서 접속된 제1 전극과, 상기 출력 단자에, 상기 분배선을 통해서 접속된 제2 전극을 구비하고,
(3)' 상기 신호 분배 회로는, 상기 스위칭 소자의 각 게이트 전극에 접속되어 있는 복수의 제어선, 또는 각 게이트 전극을 겸한 복수의 제어선을 구비하고, 또한 상기 제어선의 각각에는, 상기 각 스위칭 소자의 온 오프를 전환하는 선택 신호가 인가되고,
(4)' 상기 공급선과, 상기 분배선 중 적어도 1개는, 상기 제어선의 연신 방향을 따라서 연장하는 연신부를 갖고,
(5)' 상기 연신부가, 상기 제어선의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것을 특징으로 한다.
상기한 구성에 따르면, 하나의 입력 단자에 입력된 입력 신호는, 복수의 스위칭 소자의 각각에 대응하는 공급선을 거쳐, 스위칭 소자의 각각의 제1 전극에 공급된다. 복수의 스위칭 소자는, 대응하는 제어선을 통해서 게이트 전극에 인가되는 선택 신호에 의해 선택적으로 온이 된다.
스위칭 소자가 온이 되면, 상기 입력 신호는, 제1 전극으로부터 제2 전극에 전달되고, 복수의 스위칭 소자의 각각에 대응하는 분배선을 거쳐, 출력 단자 중 1개에 전달된다. 복수의 스위칭 소자를, 상기 선택 신호에 의해 시계열로 순차 선택하면, 하나의 입력 단자에 입력된 입력 신호는, 복수의 스위칭 소자의 각각에 대응하는 출력 단자에, 시계열로 분배된다.
상기 공급선과, 상기 분배선 중 적어도 1개는, 신호 분배 회로에 있어서의 배선의 레이아웃상의 문제에 의해, 상기 제어선의 연신 방향을 따라서 연장하는 연신부를 갖고 있다. 또한, 제어선의 연신 방향을 따라서 연장한다는 것은, 제어선의 연신 방향과 평행하게 연장하는 형태에 한정되지 않는다.
상기 연신부는, 상기 제어선의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있다. 그 위치는, 제어선의 연신 방향과 직교하는 방향과 평행을 이루는 폭의 범위 내에서 정할 수 있다. 혹은, 그 위치는, 제어선에 인접한 스페이스, 즉 제어선이 존재하지 않는 스페이스의 범위 내에서 정할 수도 있다.
이에 의해, 상기 연신부는, 제어선의 가장자리부에 생기는 단차 상에 형성되지 않으므로, 전술한 에칭 잔여물의 발생을 방지할 수 있고, 또한, 상기 공급선 및 분배선의 두께를 일정하게 하기 쉬워진다. 이 결과, 상기 공급선 및 분배선이 관여하는 기생 용량 및 배선 저항의 편차를 억제할 수 있으므로, 표시 장치의 표시 품위를 높일 수 있다고 하는 효과가 얻어진다.
본 발명에 따른 표시 장치는, 상기 신호 분배 장치를 구비하고 있는 것을 특징으로 한다.
상기한 구성에 의해, 본 발명의 신호 분배 장치를 구비한 표시 장치는, 표시 장치의 표시 품위를 높일 수 있다고 하는 효과를 발휘한다.
또한, 어떤 착안한 청구항에 기재된 구성과, 그 밖의 청구항에 기재된 구성의 조합이, 그 착안한 청구항에서 인용된 청구항에 기재된 구성과의 조합에만 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 한, 그 착안한 청구항에서 인용되어 있지 않은 청구항에 기재된 구성과의 조합이 가능하다.
본 발명에 따른 신호 분배 장치는, 이상과 같이, 신호 분배 회로의 스위칭 소자에 입력 신호를 공급하는 공급선과, 상기 입력 신호를 스위칭 소자를 통해서 출력 단자에 분배하는 분배선을 구비하고, 공급선과, 분배선 중 적어도 1개는, 스위칭 소자의 온 오프를 전환하는 선택 신호가 인가되는 제어선의 연신 방향을 따라서 연장하는 연신부를 갖고, 상기 연신부가, 상기 제어선의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 구성이다.
그로 인해, 상기 연신부는, 제어선의 가장자리부에 생기는 단차 상에 형성되지 않으므로, 에칭 잔여물의 발생을 방지할 수 있고, 또한, 상기 공급선 및 분배선의 두께를 일정하게 하기 쉬워진다. 이 결과, 배선간의 단락을 방지할 수 있고, 상기 공급선 및 분배선이 관여하는 기생 용량 및 배선 저항의 편차를 억제할 수 있으므로, 표시 장치의 표시 품위를 높일 수 있다고 하는 효과를 발휘한다.
도 1은 본 발명의 실시 형태에 따른 신호 분배 장치의 공급선 및 분배선의 상세 구성을 도시함과 함께, 공급선 및 분배선과, 제어선의 슬릿 및 격자 줄무늬부의 위치 관계를 도시하는 평면도.
도 2는 상기 공급선 및 분배선과, 상기 제어선의 슬릿 및 격자 줄무늬부의 위치 관계의 다른 예를 도시하는 주요부 평면도.
도 3은 신호 분배 회로를 구성하는 TFT의 전극 구성 및 배선 구성을 도시하는 평면도.
도 4는 본 발명에 따른 표시 장치의 기본 구성을 도시하는 블록도.
도 5는 상기 신호 분배 회로의 회로 구성을 도시하는 회로도.
도 6은 드레인 전극, 소스 전극, 제어선의 슬릿 및 격자 줄무늬부를 보다 세밀에 제작한 TFT를 도시하는 설명도.
도 7은 비교예로서, TFT 및 간극부와, 간극부에 있어서의 배선의 모양을 도시하는 설명도.
도 8은 비교예로서, 상기 간극부에 있어서의 배선 모양을 확대해서 도시하는 설명도.
도 9는 제어선의 간극부에 있어서의 본 실시 형태의 배선의 상태를 도시하는 부분 평면도와, 당해 부분 평면도에 도시된 범위 내의 배선을 확대해서 도시하는 사시도의 조합도.
도 10은 도 9의 배선 레이아웃의 변형예로서, 다른 배선의 상태를 도시하는 부분 평면도와, 당해 부분 평면도에 도시된 범위 내의 배선을 확대해서 도시하는 사시도의 조합도.
도 11은 비교예로서, 상기 간극부에 있어서의 배선의 상태를 도시하는 부분 평면도와, 당해 부분 평면도에 도시된 범위 내의 배선을 확대해서 도시하는 사시도의 조합도.
도 12는 본 발명의 실시 형태에 따른 신호 분배 장치의 제어선에 있어서의 슬릿의 변형예와, 당해 슬릿에 대한 공급선 및 분배선의 배선의 모양을 도시하는 평면도.
도 13은 본 발명의 실시 형태 2의 신호 분배 회로의 배선 구조의 하나의 예를 평면으로 본 상태로 도시하는 설명도.
도 14는 제어선의 변형예를 평면으로 본 상태로 도시하는 설명도.
도 15는 본 발명의 실시 형태 2의 신호 분배 회로의 배선 구조의 또 다른 예를 평면으로 본 상태로 도시하는 설명도.
도 16은 본 발명의 실시 형태 2의 신호 분배 회로의 배선 구조의 또 다른 예를 평면으로 본 상태로 도시하는 설명도.
도 17은 본 발명의 실시 형태 2의 신호 분배 회로의 배선 구조의 또 다른 예를 평면으로 본 상태로 도시하는 설명도.
도 18은 본 발명의 실시 형태 2의 신호 분배 회로의 배선 구조의 또 다른 예를 평면으로 본 상태로 도시하는 설명도.
도 19는 상기 신호 분배 회로의 다른 회로 구성을 도시하는 회로도.
도 20은 도 19에 도시하는 신호 분배 회로를 구성하는 스위칭 소자를 선택하기 위한 선택 신호와, 회소를 1라인마다 순서대로 선택하기 위한 주사 신호의 타이밍을 도시하는 타이밍차트.
도 21은 일반적인 표시 장치의 구성을 도시하는 개략도.
도 22는 종래의 신호 분배 회로의 내부 구성을 도시하는 회로도.
도 23은 종래의 신호 분배 회로의 타이밍차트.
도 24는 종래의 신호 분배 회로의 배선 구조를 도시하는 평면도.
도 25는 일반적인 신호 분배 회로의 내부 구성을 도시하는 회로도.
〔실시 형태 1〕
본 발명의 실시의 일 형태에 대해서 도면에 기초하여 설명하면, 이하와 같다. 단, 이 실시 형태에 기재되어 있는 구성 부품의 치수, 재질, 형상, 그 상대 배치 등은, 특별히 특정적인 기재가 없는 한, 본 발명의 범위를 그것에만 한정한다는 취지가 아니고, 단순한 설명예에 불과하다.
(표시 장치 및 신호 분배 장치의 기본 구성)
본 실시 형태의 표시 장치(1)의 기본 구성은, 도 21을 참조해서 설명한 표시 장치(51)의 기본 구성과 마찬가지이며, 화소 매트릭스부(55)가 배치된 표시 영역과 주변 영역을 갖는 표시 패널(56)을 갖고, 신호 분배 장치(54)에 대응하는 후술하는 신호 분배 장치(3)가 상기 주변 영역에 모놀리식으로 형성되어 있다.
도 4는, 도 21의 구성을 보다 개략적으로 도시하는 표시 장치(1)의 블록도이다. 도 4에 도시하는 바와 같이, 액정 디스플레이 등의 표시 장치(1)는, 소스 드라이버(2)에 접속된 신호 분배 장치(3)를 구비하고 있다. 신호 분배 장치(3)는, SSD(Source Shared Driving)부라고도 불리고 있다. 또한, 신호 분배 장치(3)는, 복수의 신호 분배 회로로서, 복수의 선택 회로(4)를 구비하고 있다.
도 5는, 선택 회로(4)의 회로 구성을 도시하는 회로도이다. 도 4 및 도 5에 도시하는 바와 같이, 선택 회로(4)의 각각은, 소스 드라이버(2)로부터 입력 신호가 입력되는 하나의 입력 단자 Qin과, 입력 단자 Qin에 접속됨과 함께, 각각이 박막 트랜지스터로 이루어지는 복수의 스위칭 소자로서의 TFT-Mr, TFT-Mg, TFT-Mb(이하, 간단히 TFT-M이라고 총칭하는 경우가 있음)와, TFT-M의 각각에, 입력 단자 Qin에 입력된 입력 신호를 공급하는 공급선(5)과, TFT-M을 통해서, 예를 들어 3개의 출력 단자 Qr, Qg, Qb(이하, 간단히 출력 단자 Qout라고 총칭하는 경우가 있음)에 접속된 복수의 분배선(6)을 구비하고 있다.
출력 단자 Qr, Qg, Qb는, 1개의 회소를 구성하는 적색 화소, 녹색 화소, 청색 화소를 각각 구동하는 스위칭 소자에 접속되어 있다.
또한, 본 실시 형태에서는, 소스 드라이버(2)로부터 출력된 입력 신호를 선택 회로(4)에 의해 시간적으로 3분할해서 분배선(6)에 공급하고 있지만, 본 발명은 3분할에 한정되는 것은 아니고, n분할(n은 2 이상의 자연수)이면 된다. n분할의 경우, 소스 드라이버(2)의 출력 단자수를, 신호 분배 장치(3)를 사용하지 않는 경우의 1/n으로 할 수 있다. 또한, n분할의 경우, 신호 분배 장치(3)는 n개의 제어선(13)을 갖고, 각 선택 회로(4)는 n개의 TFT-M을 갖는 구성을 취한다.
(신호 분배 회로의 변형예)
신호 분배 회로로서의 선택 회로(4)는, 도 5에 도시하는 구성에 한정되는 것은 아니고, 도 19에 도시하는 구성이어도 된다. 도 19는, 선택 회로(4)의 다른 회로 구성을 도시하는 회로도이다. 도 19에 도시하는 바와 같이, 선택 회로(4)에는, 1개의 회소를 구성하는 적색 화소, 녹색 화소, 청색 화소에 대응하는 분배선(6)과, 소스 드라이버(2)로부터 k열째의 회소에 출력되는 드라이버 출력 신호 Si_k를 입력하는 분배선(6)을 전환하기 위한 선택 신호 SWa1, SWa2, SWb1, SWb2, SWc1, SWc2가 개별로 인가되는 복수의 제어선이 매트릭스 형상으로 배선되어 있다.
각 분배선(6)의 출력단은, 화소 매트릭스부의 신호선에 접속되어 있다. 또한, 드라이버 출력 신호 Si_k가 입력되는 선택 회로(4)의 입력 단자 Qin과 각 분배선(6) 사이에는, 스위칭 소자로서의 TFT(Ma1, Ma2, Mb1, Mb2, Mc1, Mc2)가 2개씩 병렬로 접속되어 있다. 각 제어선은, 각 TFT의 게이트 전극과 각각 접속되어 있다.
이와 같이, 적색 화소, 녹색 화소, 청색 화소의 각각에 대응해서 병렬로 설치된 2개의 TFT의 각각에, 제어선이 개별로 설치되고, 개별의 제어선을 통해서 2개의 TFT의 온 오프를 독립적으로 제어할 수 있게 되어 있다.
이와 같이, 1개의 입력 단자 Qin과, 상기 복수의 출력 단자 Qa1, Qb1, Qc1 중 1개 사이에, 상기 복수의 스위칭 소자에 포함되는, 예를 들어 TFT-Ma1과 TFT-Ma2(1군의 스위칭 소자)가 병렬로 접속되고, 상기 1군의 스위칭 소자에는, 상기 복수의 제어선에 포함되는, 예를 들어 선택 신호 SWa1용의 제어선과 선택 신호 SWa2용의 제어선(1군의 제어선)이 개별로 1대1 대응으로 설치되어 있다.
또한, 상기 1군의 제어선의 각각은, 서로 상이한 행에 포함되는 화소에 대응하고 있다.
도 20은, 상기 선택 신호 SWa1, SWa2, SWb1, SWb2, SWc1, SWc2와, 회소를 1라인마다 순서대로 선택하기 위한 주사 신호 G의 타이밍을 도시하는 타이밍차트이다.
도 20에 도시하는 바와 같이, 1행째의 회소를 선택하도록, 주사 신호 G1이 온이 되는 타이밍에 맞추어, 각 분배선(6)에 대응한 2개씩의 TFT 중, 한쪽의 TFT를 선택하도록, 선택 신호 SWa1, SWb1 및 SWc1이 시분할로 순차 온이 된다. 이에 의해, 1행째의 k열째에 위치하는 회소를 구성하는 적색 화소, 녹색 화소, 청색 화소에, 대응하는 드라이버 출력 신호가 순차 공급된다.
다음에, 2행째의 회소를 선택하도록, 주사 신호 G2가 온이 되는 타이밍에 맞추어, 각 분배선(6)에 대응한 2개씩의 TFT 중, 다른 쪽의 TFT를 선택하도록, 선택 신호 SWa2, SWb2 및 SWc2가 시분할로 순차 온이 된다. 이에 의해, 2행째의 k열째에 위치하는 회소를 구성하는 적색 화소, 녹색 화소, 청색 화소에, 대응하는 드라이버 출력 신호가 순차 공급된다.
이와 같이, 각 분배선 및 공급선마다 복수의 TFT를 설치하고, 복수의 TFT를 교대로 사용하면, TFT의 열화(임계값 전압의 시프트)를 줄일 수 있다. 이 결과, 선택 회로(4)는, 보다 안정된 동작을 행할 수 있다.
(신호 분배 회로의 스위칭 소자의 개략 구성)
도 3은, 상기 TFT-M의 전극 구성 및 배선 구성을 도시하는 평면도이다. 또한, TFT-M의 전극 구성 및 배선 구성은, 도 19의 각 TFT의 전극 구성 및 배선 구성에도 적용할 수 있다. 상기 TFT-M의 각각은, 게이트 전극(10)과, 상기 입력 단자 Qin에, 도 1에도 도시하는 상기 공급선(5)을 통해서 접속된 제1 전극(이하, 드레인 전극이라고 함)(11)과, 상기 출력 단자 Qout에, 상기 분배선(6)을 통해서 접속된 제2 전극(이하, 소스 전극이라고 함)(12)을 구비하고 있다.
또한, 선택 회로(4)의 각각은, TFT-M의 각 게이트 전극(10)에 접속되어 있거나(도 19 및 도 22 참조), 혹은 각 게이트 전극(10)을 겸한 복수의 제어선(13)(도 3 및 도 5 참조)을 구비하고, 또한 제어선(13)의 각각에는, 각 TFT-M의 온 오프를 전환하는 선택 신호 SWr, SWg, SWb(이하, 간단히 선택 신호 SW라고 총칭하는 경우가 있음)가 인가된다.
또한, 도 3에 도시하는 바와 같이, 선택 회로(4)는, 표시 장치의 표시 패널의 주변 영역에 있어서, 표시 패널을 구성하는 기판 상에, 모놀리식으로 형성되어 있다.
(신호 분배 회로의 동작)
상기한 구성에 따르면, 하나의 입력 단자 Qin에 입력된 입력 신호는, 복수의 TFT-M의 각각에 대응하는 공급선(5)을 거쳐, TFT-M의 각 드레인 전극(11)에 공급된다. 복수의 TFT-M은, 대응하는 제어선(13)을 통해서 게이트 전극(10)에 인가되는 선택 신호 SW에 의해 선택적으로 온이 된다.
TFT-M이 온이 되면, 상기 입력 신호는, 드레인 전극(11)으로부터 소스 전극(12)에 전달되고, 온이 된 TFT-M에 대응하는 분배선(6)을 거쳐, 출력 단자 Qout 중 1개에 전달된다. 복수의 TFT-M을, 상기 선택 신호 SW에 의해 시계열로 순차 선택하므로, 하나의 입력 단자 Qin에 입력된 입력 신호는, 복수의 TFT-M의 각각에 대응하는 출력 단자 Qout에, 시계열로 분배된다.
또한, 3개의 TFT-M을 시분할 구동하기 위한 각 신호의 보다 상세한 타이밍은, 도 23의 타이밍차트를 참조한 설명과 기본적으로 동일하다.
(제어선의 상세 구성)
도 3 및 도 4에 도시하는 바와 같이, 선택 회로(4)는, 복수의 출력 단자 Qr, Qg, Qb의 1조에 대응해서 설치되고, 제어선(13)의 연신 방향(예를 들어, 표시 화면을 정면에서 보았을 때의 좌우 방향)을 따라, 복수의 선택 회로(4)가 배열되어 있다. 즉, 서로 다른 선택 회로(4)에 속하는 복수의 TFT-M이, 1개의 제어선(13)의 연신 방향을 따라서, 당해 1개의 제어선(13) 상에 배열되어 있다.
따라서, 상기 연신 방향을 따라서 배열된 TFT-M끼리의 사이에는 간극부(15)가 형성되어 있다.
그리고, 상기 1개의 제어선(13)은, 적어도, 상기 간극부(15)에 있어서, 상기 연신 방향을 따라서 연장하는 슬릿(13a)과, 당해 슬릿(13a)을 사이에 두고 상기 연신 방향을 따라서 연장하는 격자 줄무늬부(13b)가 형성된 슬릿 구조를 갖고 있다.
제어선(13)이 슬릿 구조를 갖고 있는 것은, 제어선(13)과 공급선(5) 및 분배선(6)이, 상기 간극부(15)에 있어서 교차하는 면적을 줄이는 것에 의해, 제어선(13)과 공급선(5) 및 분배선(6) 사이에 발생하는 기생 용량을 가능한 한 작게 하기 위해서이다. 기생 용량이 클수록, 소스 드라이버(2)의 부하가 증가하여, 소비 전력이 증대하므로, 기생 용량을 작게 하는 것은, 소스 드라이버(2)의 소비 전력을 억제하는 것에 기여한다.
또한, 상기 슬릿 구조는, 제어선의 벗겨짐에 의한 단선, 또는 TFT-M의 특성 이상을 방지하는 것에도 기여한다. 이 이유는 이하와 같다. 상기 슬릿 구조가 없는 경우, 제어선은, 슬릿을 갖지 않는 대면적의 메탈층으로 형성되게 된다. 이러한, 슬릿을 갖지 않는 대면적의 메탈층에서는, TFT 기판 형성 프로세스 중에, 가열 등에 의한 휨(막 응력)이 발생하고, 최악의 경우, 제어선의 TFT 기판으로부터의 박리를 발생한다. 이 박리에 의해, 제어선이 단선되는 경우가 있다. 또한, TFT-M의 부위에서 상기 박리가 발생한 경우에는, TFT-M의 동작 불량 또는 TFT-M의 파괴로 이어진다. 이에 반해, 제어선에 슬릿을 설치함으로써, 상기 막 응력을 슬릿에 해방시킬 수 있어, 벗겨짐은 발생하기 어렵게 된다.
(신호 분배 회로의 스위칭 소자의 상세 구성)
도 3에 도시하는 바와 같이, 상기 드레인 전극(11)은, 보다 상세하게는, 빗살 형상으로 갈라져 나온 제1 가지부를 갖고 있다. 마찬가지로, 상기 소스 전극(12)도 또한, 빗살 형상으로 갈라져 나온 제2 가지부를 갖고 있다.
상기 제1 가지부와 상기 제2 가지부는, 도 22에 도시하는 바와 같이, 제어선(13)에 접속된 게이트 전극(10), 또는 도 3에 도시하는 바와 같이, 게이트 전극(10)을 겸한 제어선(13)과 겹침을 갖고, 교대로 배치되어 있다. 신호 분배 장치(3)의 실장 면적을 작게 하기 위해서는, 도 3에 도시하는 바와 같이, 제어선(13) 상에 TFT-M을 배치하는 것이 바람직하다.
또한, 상기 TFT-M의 채널층은, 아몰퍼스 실리콘(a-Si), 미결정 실리콘(μc-Si), 아몰퍼스 실리콘과 미결정 실리콘의 적층체, 또는 산화물 반도체로 형성되어 있다.
상기 제1 가지부 및 제2 가지부의 교대 배치에 의해, TFT-M의 채널 폭을 실질적으로 크게 할 수 있다. 이에 의해, 빠른 스위칭 속도를 필요로 하는 표시 장치, 예를 들어, 고정세 및 고 프레임 레이트 구동의 대화면 표시 장치에 적합하게 되고, 또한, 스위칭 소자의 반도체층(채널층)의 형성 재료로서, 아몰퍼스 실리콘과 같이, 이동도가 비교적 작은 재료를 사용하는 경우에, 채널 면적을 크게 하지 않고, 스위칭 소자의 채널 폭을 크게 할 수 있다.
또한, 아몰퍼스 실리콘보다 이동도가 큰 미결정 실리콘, 아몰퍼스 실리콘과 미결정 실리콘의 적층체, 또는 산화물 반도체를 사용한 스위칭 소자는, 더욱 빠른 스위칭 속도를 필요로 하는 표시 장치에 적합하게 된다.
(공급선의 상세 구성)
도 1은, 공급선(5) 및 분배선(6)의 상세 구성을 도시함과 함께, 공급선(5) 및 분배선(6)과, 제어선(13)의 상기 슬릿(13a) 및 격자 줄무늬부(13b)의 위치 관계를 도시하는 평면도이다. 도 2는, 공급선(5) 및 분배선(6)과, 제어선(13)의 상기 슬릿(13a) 및 격자 줄무늬부(13b)의 위치 관계의 다른 예를 도시하는 주요부 평면도이다. 도 6은, 드레인 전극(11), 소스 전극(12), 제어선(13)의 슬릿(13a) 및 격자 줄무늬부(13b)를 보다 세밀하게 제작한 TFT-M을 도시하는 설명도이다.
도 1 내지 도 3 및 도 6에 도시하는 바와 같이, 공급선(5)은, 입력 단자 Qin으로부터 시작하여, 출력 단자 Qr, Qg, Qb에 대응하는 TFT-Mr, TFT-Mg, TFT-Mb의 각 드레인 전극(11)에 도달해 있다.
그리고, 공급선(5)은, 입력 단자 Qin으로부터 각 드레인 전극(11)에 이르는 경로의 도중에, TFT-Mr, TFT-Mg, TFT-Mb에 대응해서 분기하고, 제어선(13)의 연신 방향과 교차하는 방향(예를 들어 연신 방향과 직교하는 방향) 또는 제어선(13)의 연신 방향을 따른 방향(예를 들어 연신 방향과 평행한 방향) 중 어느 한쪽으로, 배선 레이아웃의 필요에 따라서, 적절하게 구부러져 있다.
또한, 도 1과 도 3에서는, 공급선(5)의 형성의 방법에 있어서, 다음과 같은 차이가 있다. 즉, 도 1에서는, 공급선(5)이, 입력 단자 Qin의 개소로부터 시작하여, 도중에 3개로 분기해서 각 드레인 전극(11)에 이르기까지, 각 드레인 전극(11) 및 소스 전극(12)과 동일한 층인 소스 메탈로 형성되어 있다. 한편, 도 3에서는, 공급선(5)이, 입력 단자 Qin의 개소로부터 시작하여, 도중의 분기점에 이르기까지의 사이에, 게이트 전극(10) 및 제어선(13)과 동일한 층인 게이트 메탈(그레이로 칠해져 있는 개소)로 형성되고, 게이트 메탈/소스 메탈 콘택트를 통하여, 소스 메탈로 이루어지는 3개의 공급선(5)에 분기되어 있다.
입력 단자 Qin으로부터 분기점까지를 게이트 메탈로 형성할지, 소스 메탈로 형성할지는, 배선 레이아웃의 필요에 따라서 적절하게 정하면 된다.
공급선(5)이, 제어선(13)의 연신 방향과 교차하는 방향으로 연장된 후, 제어선(13)의 연신 방향을 따른 방향으로 절곡된 경우에는, 제어선(13)의 연신 방향을 따라서 연장하는 연신부(5a)(도 1) 또는 연신부(5b)(도 1)를 갖게 된다.
연신부에는, 제어선(13) 이외에 설치된 연신부(5a)와, 제어선(13)의 형성 범위 내에 설치된 연신부(5b)가 있다.
상기 연신부(5a)는, 드레인 전극(11)이 갈라져 나온 제1 가지부의 줄기부로 되어 있다. 또한, 당해 연신부(5a)는, 제어선(13)에 인접한 스페이스, 즉 제어선(13)이 존재하지 않는 스페이스의 범위 내에 위치하고 있다.
한편, 상기 연신부(5b)는, 제어선(13)의 연신 방향을 따라서 배열된 TFT-M간의 상기 간극부(15) 내에 위치하고 있다.
또한, 1개의 신호 분배 회로(4)를 구성하는 복수(예를 들어 3개)의 제어선(13)은, 상기 연신 방향과 평행하게 병렬하고, 복수(예를 들어 3개)의 TFT-M이, 복수의 제어선(13)에 1대 1로 대응하고, 각 제어선(13) 상에 배치되어 있다.
이로 인해, 도 1 내지 도 3에 도시하는 바와 같이, 공급선(5)을, 인접하는 제어선(13)의 한쪽을 넘어서, 다른 쪽의 제어선(13) 상의 TFT-M에 접속하는 배선 레이아웃의 필요에 따라서, 상기 간극부(15) 내에서 적절하게 구부러져 있다. 이 결과, 상기 연신부(5b)는, 병렬한 복수의 제어선(13)의 간극부(15)마다 설치되어 있다.
또한, 상기 연신부(5a)는, 상기 연신 방향과 교차하는 방향으로서, 상기 입력 단자 Qin에 근접하는 방향으로 굴곡된 굴곡부로서, 제어선외 굴곡부(5p)를 구비하고 있다.
또한, 상기 연신부(5b)는, 상기 연신 방향과 교차하는 방향으로서, 입력 단자 Qin에 근접하는 방향으로 굴곡된 제1 굴곡부(5m)와, 상기 연신 방향과 교차하는 방향으로서, 상기 출력 단자 Qout에 근접하는 방향으로 굴곡된 제2 굴곡부(5n)를 구비하고 있다.
여기서, 특필할 만한 것은, 상기 연신부(5a) 및 연신부(5b)가, 상기 제어선(13)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것이다.
우선, 연신부(5a)는, 상술한 바와 같이, 제어선(13)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 제어선(13)이 존재하지 않는 스페이스에 배치되어 있다.
또한, 연신부(5b)는, 상기 간극부(15)에 있어서, 격자 줄무늬부(13b)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 격자 줄무늬부(13b) 상에 배치되고, 격자 줄무늬부(13b)의 폭 Wb의 범위 내에 수용되어 있다. 즉, 연신부(5b)의 폭 w와 격자 줄무늬부(13b)의 폭 Wb는, w≤Wb의 관계를 만족하고 있다.
또한, 변형예로서, 도 2에 도시하는 바와 같이, 상기 간극부(15)에 있어서, 격자 줄무늬부(13b)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 슬릿(13a) 상에 배치된 연신부(5c)를 설치해도 된다. 연신부(5c)는, 슬릿(13a)의 폭 Wa의 범위 내로 제한하고 있다. 즉, 연신부(5b)의 폭 w와 슬릿(13a)의 폭 Wa는, w≤Wa의 관계를 만족하고 있다.
(분배선의 상세 구성)
다음에, 분배선(6)의 상세 구성에 대해서 설명한다. 도 1 내지 도 3 및 도 6에 도시하는 바와 같이, 각 분배선(6)은, 소스 전극(12)으로부터 시작하여, 대응하는 출력 단자 Qout에 도달해 있다.
그리고, 분배선(6)은, 소스 전극(12)으로부터 출력 단자 Qout에 이르는 경로의 도중에, 제어선(13)의 연신 방향과 교차하는 방향, 또는 제어선(13)의 연신 방향을 따른 방향 중 어느 한쪽으로, 배선 레이아웃의 필요에 따라서, 적절하게 구부러져 있다.
분배선(5)이, 제어선(13)의 연신 방향을 따른 방향으로부터 제어선(13)의 연신 방향과 교차하는 방향으로 절곡된 경우에는, 제어선(13)의 연신 방향을 따라서 연장하는 연신부(6a)(도 1) 또는 연신부(6b)(도 1)를 갖게 된다.
연신부(6a)는, 소스 전극(12)이 갈라져 나온 제2 가지부의 줄기부로 되어 있다. 또한, 연신부(6a)는, 제어선(13)에 인접한 스페이스, 즉 제어선(13)이 존재하지 않는 스페이스의 범위 내, 혹은, 상기 연신 방향을 따라서 병렬하는 제어선(13) 사이의 스페이스 내에 위치하고 있다.
한편, 분배선(6)은, 도 1 내지 도 3에 도시하는 바와 같이, 상기 간극부(15)에 있어서, 배선 레이아웃의 필요에 따라서, 적절하게 구부러져 있는 결과, 상기 연신부(6b)는, 상기 간극부(15) 내에 위치하고 있다.
또한, 상기 연신부(6a)는, 상기 연신 방향과 교차하는 방향으로서, 출력 단자 Qout에 근접하는 방향으로 굴곡된 굴곡부로서, 제어선외 굴곡부(6p)(도 1)를 구비하고 있다.
또한, 연신부(6a) 및 연신부(6b)는, 상기 연신 방향과 교차하는 방향으로서, 입력 단자 Qin에 근접하는 방향으로 굴곡된 제1 굴곡부(6m)와, 상기 연신 방향과 교차하는 방향으로서, 상기 출력 단자 Qout에 근접하는 방향으로 굴곡된 제2 굴곡부(6n)를 구비하고 있다.
여기서, 특필할 만한 것은, 상기 연신부(6a) 및 연신부(6b)도 또한, 상기 제어선(13)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것이다.
우선, 연신부(6a)는, 상술한 바와 같이, 제어선(13)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 제어선(13)이 존재하지 않는 스페이스에 배치되어 있다.
또한, 연신부(6b)는, 상기 간극부(15)에 있어서, 격자 줄무늬부(13b)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 격자 줄무늬부(13b) 상에 배치되고, 격자 줄무늬부(13b)의 폭 Wb의 범위 내에 수용되어 있다. 즉, 연신부(6b)의 폭 w와 격자 줄무늬부(13b)의 폭 Wb는, w≤Wb의 관계를 만족하고 있다.
또한, 변형예로서의 연신부(6c)를 도 2에 도시하는 바와 같이, 연신부(6c)는, 상기 간극부(15)에 있어서, 격자 줄무늬부(13b)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 슬릿(13a)에 배치되고, 슬릿(13a)의 폭 Wa의 범위 내에 수용되어 있어도 된다. 즉, 연신부(6c)의 폭 w와 슬릿(13a)의 폭 Wa는, w≤Wa의 관계를 만족하고 있어도 된다.
(표시 품위 향상의 효과)
도 9 및 도 10은, 제어선(13)의 간극부(15)에 있어서의 본 실시 형태의 배선의 상태를 도시하는 부분 평면도와, 당해 부분 평면도에 도시된 프레임 내의 배선을 확대해서 도시하는 사시도의 조합도이다.
신호 분배 장치(3)의 제작 수순으로서, 글래스 기판(20) 상에 게이트 메탈층(21)을 성막하고, 게이트 메탈층(21)을 패터닝함으로써, 제어선(13)에 전기적으로 접속된 상기 게이트 전극(10), 혹은 게이트 전극(10)을 겸한 제어선(13)을 형성한다. 이때, 제어선(13)의 상기 슬릿(13a) 및 격자 줄무늬부(13b)를 동시에 형성한다.
다음에, 패터닝된 게이트 메탈층(21)을 게이트 절연막(22)으로 덮는다. 그렇게 하면, 도 9 및 도 10에 도시하는 바와 같이, 슬릿(13a) 및 격자 줄무늬부(13b)의 경계에서는, 격자 줄무늬부(13b)의 가장자리부에 단차가 있기 때문에, 게이트 절연막(22)에도 단차가 형성된다. 그 게이트 절연막(22) 상에 금속층을 적층하고, 금속층을 패터닝함으로써, 공급선(5) 및 분배선(6)에 대응한 배선을 형성한다.
상기 연신부(5a(6a))는, 격자 줄무늬부(13b)의 가장자리부와 겹침을 갖지 않도록, 격자 줄무늬부(13b)의 연신 방향으로 연장되어 있다. 즉, 연신부(5a(6a))는, 격자 줄무늬부(13b)의 가장자리부에 생기는 단차 상에 형성되지 않는다.
공급선(5) 및 분배선(6)을 형성하기 위한 금속층을, 상기 단차 상에 많이 남기려고 할수록, 금속층의 에칭 잔여물이 발생하기 쉬워진다. 그러나, 도 9에 도시하는 배선 레이아웃에서는, 상기 단차와 공급선(5) 및 분배선(6)의 겹침이 얼마 되지 않으므로, 에칭의 진행에 끼치는 영향이 작아진다. 이에 의해, 병렬된 배선간의 영역(30)에, 에칭 잔여물이 발생하는 것을 방지할 수 있고, 또한, 배선의 두께를 일정하게 하기 쉬워진다.
이 결과, 공급선(5) 및 분배선(6)끼리의 단락을 방지할 수 있음과 함께, 공급선(5) 및 분배선(6)이 관여하는 기생 용량 및 배선 저항의 편차를 억제할 수 있으므로, 표시 장치의 표시 품위를 높일 수 있다고 하는 효과가 얻어진다.
또한, 도 10에 도시하는 배선 레이아웃에서는, 상기 단차와 배선의 겹침이 더욱 적고, 연신부(5a(6a))는 단차로부터 충분히 떨어져 있으므로, 상기한 효과가 한층 높아진다.
(비교예)
도 7, 도 8 및 도 11은, 배선의 비교예를 도시하고, 도 7은, TFT-M 및 간극부(15)와, 간극부(15)에 있어서의 배선의 모양을 도시하는 설명도, 도 8은, 간극부(15)에 있어서의 배선 모양을 확대해서 도시하는 설명도, 도 11은, 간극부(15)에 있어서의 배선의 상태를 도시하는 부분 평면도와, 당해 부분 평면도에 도시된 범위 내의 배선을 확대해서 도시하는 사시도의 조합도이다.
도 7, 도 8 및 도 11에 도시하는 바와 같이, 공급선(5) 또는 분배선(6)에 대응하는 배선(73)에 있어서, 상기 연신부(5a(6a))에 대응하는 연신부는, 제어선(13) 또는 격자 줄무늬부(13b)에 대응하는 제어용 배선(71)의 가장자리부와 겹침을 갖도록, 제어용 배선(71)의 가장자리부에 생기는 단차 상에 길게 형성되어 있다. 이 결과, 도 8에 도시하는 바와 같이, 연신부(73a)의 폭 w는, 제어용 배선(71)의 폭 Wb의 범위 내에 수용되어 있지 않다.
이로 인해, 도 11을 참조해서 본 발명의 과제를 이미 설명한 바와 같이, 단차 상에 긴 배선(73)을 형성하려고 할수록, 배선(73)의 기초로 되는 금속층은 에칭되기 어려워져, 금속층의 잔사가 단차 부근에 남기 쉬워진다. 이 영향에 의해, 이웃하는 배선(73) 사이의 영역(74)에서는, 상기 단차 상에 에칭 잔여물(75)이 발생하기 쉽다. 이 에칭 잔여물(75)은, 이웃하는 배선(73)끼리를 단락시키거나, 단락시키지 않는 경우라도, 배선(73)의 기생 용량 또는 배선 저항을 변화시킬 우려가 있다.
또한, 배선(73)의 일부가, 제어용 배선(71)의 연신 방향을 따라서, 제어용 배선(71)의 가장자리부에 겹치는 구성에서는, 상기 단차의 영향에 의해, 배선(73)의 막 두께를 일정하게 하는 것이 곤란하기 때문에, 이것도 원인이 되어, 상기 기생 용량 및 배선 저항에 편차가 발생하기 쉽다.
따라서, 비교예의 신호 분배 회로의 배선 구성에서는, 표시 장치의 표시 품위가 변동될 우려가 있다.
(제어선의 저항에 관한 대비)
제어선(13)의 저항을 저감하여, 선택 신호의 파형 변형을 억제하는 관점에서는, 도 1 및 도 9에 도시하는 바와 같이, 연신부(5a(6a))를 격자 줄무늬부(13b) 상에 배치하는 배선 레이아웃(패턴 A라고 부름) 쪽이, 도 2 및 도 10에 도시하는 바와 같이, 연신부(5a(6a))를 슬릿(13a) 상에 배치하는 배선 레이아웃(패턴 B라고 부름)보다도 바람직하다.
패턴 B의 경우, 슬릿(13a)에 연신부(5a(6a))를 배치하기 위해서, 슬릿(13a)의 폭 Wa를 크게 할 필요가 있다. 표시 패널 상의 주변 영역에 신호 분배 장치(3)를 설치하는 경우의 사이즈상의 제약에 의해, 슬릿(13a)의 폭 Wa를 크게 하면, 반대로, 격자 줄무늬부(13b)의 폭 Wb를 좁힐 필요가 있다. 그렇게 하면, 제어선(13)의 저항이 증대하여, 선택 신호의 파형 변형을 낳는 원인이 된다.
이에 반해, 패턴 A의 경우, 연신부(5a(6a))를 격자 줄무늬부(13b) 상에 배치하므로, 슬릿(13a)의 폭 Wa는, 연신부(5a(6a))의 폭 w의 제약을 받지 않는다. 따라서, 슬릿(13a)의 폭 Wa를 패턴 B보다 작게 설정할 수 있기 때문에, 제어선(13)의 저항을 저감하여, 선택 신호의 파형 변형을 억제할 수 있다.
(제어선의 다른 구성예)
도 12는, 상기 제어선(13)에 있어서의 슬릿(13a)의 변형예로서의 슬릿(13c)과, 슬릿(13c)에 대한 공급선(5) 및 분배선(6)의 배선의 모양을 도시하는 평면도이다.
도 12에 도시하는 바와 같이, 인접하는 격자 줄무늬부(13b) 사이에 형성된 슬릿(13c)에는, 그 인접하는 격자 줄무늬부(13b)를 부분적 또한 전기적으로 접속하는 접속부(13d)가 형성되고, 공급선(5) 및 분배선(6)의 적어도 한쪽은, 접속부(13d)에 겹치지 않도록, 간극부(15)와 교차해서 배선되어 있다.
또한, 1개의 슬릿(13c)에 형성하는 접속부(13d)의 수는, 공급선(5) 및 분배선(6)의 적어도 한쪽이, 접속부(13d)에 겹치지 않는다고 하는 조건을 충족할 수 있는 한 임의이다.
1개의 슬릿(13c)에 복수의 접속부(13d)를 형성한 경우, 도 12에 도시하는 바와 같이, 간극부(15)와 교차해서 배선된 공급선(5) 및 분배선(6)의 적어도 한쪽은, 복수의 접속부(13d)간의 간극을 통과하게 된다.
상기한 구성에 따르면, 슬릿(13c)에 접속부(13d)를 설치했기 때문에, 접속부(13d)를 설치하지 않는 구성과 비교하여, 제어선(13)의 저항을 작게 할 수 있다. 게다가, 공급선(5) 및 분배선(6)의 적어도 한쪽이, 간극부(15)와 교차해서 배선되는 경우에, 접속부(13d)에는 겹치지 않도록 되어 있으므로, 공급선(5) 및 분배선(6)의 적어도 한쪽과 제어선(13)의 교차에 의해 발생하는 기생 용량이, 접속부(13d)에 기인해서 증대하게 된다고 하는 문제도 발생하지 않는다.
〔실시 형태 2〕
본 발명의 다른 실시 형태에 대해서 도면에 기초하여 설명하면, 이하와 같다. 단, 이 실시 형태에 기재되어 있는 구성 부품의 치수, 재질, 형상, 그 상대 배치 등은, 특별히 특정적인 기재가 없는 한, 본 발명의 범위를 그것에만 한정한다는 취지가 아니고, 단순한 설명예에 불과하다. 또한, 설명의 편의상, 실시 형태 1에서 설명한 구성과 동일한 구성에 대해서는, 동일한 부호를 사용하고, 그 설명을 생략한다.
(신호 분배 장치의 배선 구조 1)
도 13은 본 실시 형태에 있어서의 신호 분배 장치(3)(도 4) 내의 선택 회로(4)의 배선 구조를 도시하는 도면이다. 입력 단자 Qin으로부터, 공급선(5)을 거침과 동시에, 상기 드레인 전극(11) 및 소스 전극(12)을 구비한 상기 TFT-Mr, TFT-Mg, TFT-Mb를 거쳐, 분배선(6) 및 출력 단자 Qout에 이르는 배선 구성은, 실시 형태 1에서 설명한 배선 구성과 기본적으로 동일하다.
또한, 도 13에서는, 적(r), 녹(g), 청(b)의 컬러 필터를 구비한 3개의 부 화소를 1조로 하는 1화소가 m행 n열로 배열되고, 입력 단자 Qin에는, 소스 드라이버(2)(도 4)로부터 출력된 영상 신호 Si_k(k는 1≤k≤n을 만족하는 정수)가 입력되어 있다.
또한, 선택 회로(4)의 각각은, TFT-M의 각 게이트 전극(10)에 접속되어 있거나, 혹은 각 게이트 전극(10)을 겸한 복수의 제어선(13A)을 구비하고 있다.
제어선(13A)에는, 그 연신 방향을 따라서 배열된 TFT-M끼리의 사이에 간극부(15A)가 형성되어 있지만, 그 간극부(15A)에, 상기 슬릿(13a) 및 격자 줄무늬부(13b)가 형성되어 있지 않은 점에 있어서, 제어선(13A)은, 상기 제어선(13)과 상이하다.
그러나, 본 발명에 있어서 중요한 특징으로서, 제어선(13A)의 연신 방향을 따라서 공급선(5)으로부터 연장된 연신부(5a), 및 분배선(6)으로부터 연장된 연신부(6a)가, 제어선(13A)의 연신 방향을 따른 가장자리부와 겹침을 갖지 않도록, 제어선(13A)이 존재하지 않는 스페이스나, 혹은 제어선(13A) 내에 배치되어 있는 구성은, 실시 형태 1의 구성과 공통되어 있다.
또한, 제어선(13A)의 변형예로서, 도 14에 제어선(13B)을 모식적으로 도시한 바와 같이, 게이트 전극(10)을 제어선(13B)의 연신 방향과 교차하는 방향으로, 제어선(13B)으로부터 돌출되도록 형성하고, 제어선(13B) 상에서 인접하는 게이트 전극(10)끼리의 사이의 부분에서는, 제어선(13B)의 폭이, 제어선(13A)의 폭보다 가늘게 되도록, 제어선(13B)을 형성할 수도 있다.
(신호 분배 장치의 배선 구조 2)
도 15는, 신호 분배 장치(3)의 다른 배선 구조를 평면으로 본 상태로 도시하는 설명도이다. TFT-M이 갈라져 나온 드레인 전극(11)의 줄기부가 되는 상기 연신부(5a)는, 도 13과 같이 각 제어선(13A)으로부터 보아 소스 드라이버측에 배치되어 있는 것에 한정되는 것은 아니고, 도 15에 도시하는 바와 같이 드레인 전극(11)의 배치가 도 13과는 반대, 즉 연신부(5a)가 각 제어선(13A)으로부터 보아 화소측에 배치되어 있는 구성이어도 된다.
이 경우, 연신부(5a)와, 분배선(6)이 구부러져 형성된 상기 연신부(6b)는, 제어선(13A)이 존재하지 않는 스페이스에 배치되고, 갈라져 나온 소스 전극(12)의 줄기부가 되는 상기 연신부(6a)는, 제어선(13A) 내에 배치되어 있다.
(신호 분배 장치의 배선 구조 3)
도 16은, 신호 분배 장치(3)의 또 다른 배선 구조를 평면으로 본 상태로 도시하는 설명도이다. 각 TFT-M의 전극의 구성을 도 16과 같이 바꾸는 것에 수반하여, 공급선(5) 및 분배선(6)의 배선 구조가, 지금까지의 배선 구조와 상이하다.
즉, 소스 전극(12)은, 도 16에 도시하는 바와 같이, 각 제어선(13A)의 중심부에(바꾸어 말하면, 각 제어선(13A)의 연신 방향으로 연장되는 중심선을 따라) 줄기부를 갖고, 줄기부로부터 소스 드라이버측과 화소측의 양 방향을 향해서 물고기의 뼈 형상으로 신장되는 가지부를 갖고 있다. 또한, 드레인 전극(11)은 제어선(13A)으로부터 보아 소스 드라이버측과 화소측의 양쪽에 줄기부가 되는 연신부(5a) 및 연신부(5c)를 갖고, 또한 2개의 연신부(5a, 5c)로부터 제어선(13A)의 중심부를 향해서 신장되는 가지부를 각각 갖고 있다.
이 경우, 연신부(5a, 5c)와, 분배선(6)이 구부러져 형성된 상기 연신부(6b)는, 제어선(13A)이 존재하지 않는 스페이스에 배치되어 있다.
각 TFT-M이 도 16의 구성을 취하는 것에 의해, 채널 폭을 실질적으로 더욱 넓게 할 수 있으므로, 더욱 스위칭 속도를 빠르게 하는 것이 가능해진다.
(신호 분배 장치의 배선 구조 4)
도 17의 (a) 및 (b)는, 신호 분배 장치(3)의 또 다른 배선 구조를 평면으로 본 상태로 도시하는 설명도이다. 본 배선 구조는, 도 1의 배선 구조에 있어서, 제어선(13)을 제어선(13A)으로 치환한 점을 제외하면, 본질적으로 동일하다.
즉, 도 17의 (a)에 도시하는 바와 같이, 드레인 전극(11)의 줄기부가 되는 상기 연신부(5a), 소스 전극(12)의 줄기부가 되는 상기 연신부(6a)는, 제어선(13A)이 존재하지 않는 스페이스에 배치되어 있다.
또한, TFT-M의 스위칭 속도에 영향을 미치는 상기 채널 폭(W값)은, 도 17의 (b)에 도시하는 바와 같이, 인접하는 드레인 전극(11)과 소스 전극(12)이 서로 대향한 부분의 폭인 기본 채널 폭 WX에, 드레인 전극(11)과 소스 전극(12)이 대향한 개소의 수 m을 승산해서 구해진다. 도 17의 (b)에 도시하는 예에서는, m=7이므로, 채널 폭(W값)=WX×7이 된다.
(신호 분배 장치의 배선 구조 5)
도 18은, 신호 분배 장치(3)의 또 다른 배선 구조를 평면으로 본 상태로 도시하는 설명도이다. 본 배선 구조는, 도 18에 도시하는 바와 같이, 드레인 전극(11) 및 소스 전극(12)의 배치가 도 17과 반대, 즉 각 제어선(13A)으로부터 보아 드레인 전극(11)의 연신부(5a)가 화소측에 배치되고, 소스 전극(12)의 연신부(6a)가 소스 드라이버측에 배치되어 있는 점에서, 도 17의 배선 구조와 상이하다.
이에 의해, 상기 연신부(5a) 및 상기 연신부(6a)와, 분배선(6)이 구부러져 형성된 상기 연신부(6b)는, 모두 제어선(13A)이 존재하지 않는 스페이스에 배치되어 있다.
본 발명에 따른 상기 신호 분배 장치의 특징점에 대해서, 이하에 보충한다.
본 발명에 따른 상기 신호 분배 장치에서는,
(6) 상기 복수의 스위칭 소자는, 또한, 상기 제어선 중 1개의 연신 방향을 따라서, 당해 1개의 제어선 상에 배열되고,
(7) 상기 연신 방향을 따라서 배열된 스위칭 소자끼리의 사이에는 간극부가 형성되고,
(8) 상기 1개의 제어선에는, 적어도, 상기 간극부에 있어서, 상기 연신 방향을 따라서 연장하는 슬릿과, 당해 슬릿을 사이에 두고 상기 연신 방향을 따라서 연장하는 격자 줄무늬부가 형성되고,
(9) 상기 연신부는, 상기 격자 줄무늬부의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것을 특징으로 한다.
상기한 구성에 있어서, 전술한 바와 같이, 복수의 신호 분배 회로의 각각은, 상기 스위칭 소자의 각 게이트 전극에 접속되어 있는 복수의 제어선을 구비하고 있기 때문에, 복수의 스위칭 소자는, 상기 복수의 제어선 중의 서로 다른 제어선에 대응해서 설치되어 있다.
그 구성 외에, 상기 (6)과 같이, 복수의 스위칭 소자는, 또한, 상기 제어선 중 1개의 연신 방향을 따라서, 당해 1개의 제어선 상에 배열되어 있다.
상기 연신 방향을 따라서 배열된 스위칭 소자끼리의 사이에는 간극부가 형성되고, 이 간극부를, 공급선 및 분배선이 빠져나가고 있다. 또한, 배선의 레이아웃상, 공급선 및 분배선의 상기 연신부가, 상기 간극부에서 형성되는 경우가 있다.
한편, 상기 간극부는 슬릿 구조로 되어 있다. 즉, 상기 간극부에는, 상기 슬릿과 상기 격자 줄무늬부가 교대로 형성되어 있다. 이것은, 제어선과 공급선 및 분배선이, 상기 간극부에 있어서 교차하는 면적을 줄이는 것에 의해, 제어선과 공급선 및 분배선 사이에 발생하는 기생 용량을 가능한 한 작게 하기 위해서이다. 기생 용량이 클수록, 소스 드라이버의 부하가 증가하고, 소비 전력이 증대하므로, 기생 용량을 작게 하는 것은, 소스 드라이버의 소비 전력을 억제하는 것에 기여한다.
또한, 상기 슬릿 구조는, 제어선과 기판과의 접촉 면적을 작게 할 수 있으므로, 제어선 및 스위칭 소자 등의 형성 프로세스에 있어서의 온도 변화의 스트레스의 영향을 받기 어려워진다. 이 결과, 제어선의 벗겨짐에 의한 단선, 또는 TFT의 특성 이상을 방지하는 것에도 기여한다.
이와 같이 슬릿 구조로 된 간극부에 상기 연신부를 설치할 때에, 상기 연신부는, 상기 격자 줄무늬부의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있다. 그 위치는, 격자 줄무늬부의 연신 방향과 직교하는 방향과 평행을 이루는 폭의 범위 내에서 정할 수 있다. 혹은, 그 위치는, 격자 줄무늬부가 존재하지 않는 스페이스, 즉 상기 슬릿의 폭의 범위 내에서 정할 수도 있다.
이에 의해, 상기 연신부는, 격자 줄무늬부의 가장자리부에 생기는 단차 상에 형성되지 않으므로, 전술한 에칭 잔여물의 발생을 방지할 수 있고, 또한, 상기 공급선 및 분배선의 두께를 일정하게 하기 쉬워진다. 이 결과, 상기 공급선 및 분배선이 관여하는 기생 용량 및 배선 저항의 편차를 억제할 수 있으므로, 표시 장치의 표시 품위를 높일 수 있다고 하는 효과가 얻어진다.
본 발명에 따른 신호 분배 회로 또는 상기 신호 분배 장치에서는, 상기 연신부는, 상기 격자 줄무늬부 상에 배치되어 있는 것을 특징으로 한다.
이에 의해, 이미 설명한 바와 같이, 상기 연신부는, 격자 줄무늬부의 가장자리부에 생기는 단차 상에 형성되지 않도록, 격자 줄무늬부의 폭의 범위 내에서 배치되어 있기 때문에, 이미 설명한 효과를 얻을 수 있다.
본 발명에 따른 상기 신호 분배 장치에서는, 상기 연신부는, 상기 슬릿 상에 배치되어 있는 것을 특징으로 한다.
이에 의해, 이미 설명한 바와 같이, 상기 연신부는, 격자 줄무늬부의 가장자리부에 생기는 단차 상에 형성되지 않도록, 슬릿의 폭의 범위 내에서 배치되어 있기 때문에, 이미 설명한 효과를 얻을 수 있다.
본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는, 상기 연신부는, 상기 연신 방향과 교차하는 방향으로서, 상기 입력 단자에 근접하는 방향으로 굴곡된 제1 굴곡부와, 상기 연신 방향과 교차하는 방향으로서, 상기 출력 단자에 근접하는 방향으로 굴곡된 제2 굴곡부를 구비하고 있는 것을 특징으로 한다.
이에 의해, 입력 단자로부터 출력 단자에 이르는 공급선 또는 분배선의 경로를, 1개의 간극부 내에서, 굴곡시켜서 변화시킬 수 있으므로, 배선의 레이아웃의 자유도를 향상시킬 수 있다.
본 발명에 따른 상기 신호 분배 장치에서는,
인접하는 상기 격자 줄무늬부 사이에 형성된 상기 슬릿에는, 당해 인접하는 상기 격자 줄무늬부를 부분적 또한 전기적으로 접속하는 접속부가 형성되고,
상기 공급선 및 상기 분배선의 적어도 한쪽은, 상기 접속부에 겹치지 않도록, 상기 간극부와 교차해서 배선되어 있는 것을 특징으로 한다.
상기한 구성에 따르면, 상기 슬릿에 상기 접속부를 설치했기 때문에, 상기 접속부를 설치하지 않는 구성과 비교하여, 제어선의 저항을 작게 할 수 있다. 게다가, 상기 공급선 및 상기 분배선의 적어도 한쪽이, 상기 간극부와 교차해서 배선되는 경우에, 상기 접속부에는 겹치지 않게 되어 있으므로, 공급선 및 분배선의 적어도 한쪽과 제어선의 교차에 의해 발생하는 기생 용량이, 상기 접속부에 기인해서 증대하게 된다고 하는 문제도 발생하지 않는다.
또한, 상기 접속부는, 슬릿 1개에 대하여 1개로 한정되는 것은 아니고, 복수의 접속부를, 1개의 슬릿에 분산해서 설치해도 된다.
본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는,
(10) 상기 복수의 제어선은, 상기 연신 방향과 평행하게 병렬하도록 설치되고,
(11) 상기 복수의 스위칭 소자는, 상기 복수의 제어선에 1대 1로 대응하여, 각 제어선 상에 배치되고,
(12) 상기 연신부는, 상기 연신 방향과 평행하게 병렬하는 제어선간의 스페이스 내에 설치되어 있는 것을 특징으로 한다.
상기와 같이, 신호 분배 장치가 상기 (10) 및 (11)의 구성을 구비하고 있는 경우, 입력 단자로부터 출력 단자에 이르는 공급선 또는 분배선은, 필연적으로, 제어선의 어느 하나와 교차한다. 또한, 배선의 레이아웃상, 공급선 및 분배선의 상기 연신부를, 상기 스페이스 내에서 형성함으로써, 경로를 변화시키는 경우가 있다.
이때, 상기 연신부는, 제어선의 가장자리부에 생기는 단차 상에 형성되지 않도록, 상기 스페이스의 범위 내에서 설치되어 있기 때문에, 이미 설명한 효과를 얻을 수 있다.
본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는, 상기 공급선의 상기 연신부는, 상기 연신 방향과 교차하는 방향으로서, 상기 입력 단자에 근접하는 방향으로 굴곡된 굴곡부로서, 제어선외 굴곡부를 구비하고 있는 것을 특징으로 한다.
이에 의해, 입력 단자로부터 스위칭 소자의 상기 제1 전극에 이르는 공급선의 경로를, 제어선간의 스페이스 내에서 굴곡시켜서 변화시킬 수 있으므로, 배선의 레이아웃의 자유도를 향상시킬 수 있다.
본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는, 상기 분배선의 상기 연신부는, 상기 연신 방향과 교차하는 방향으로서, 상기 출력 단자에 근접하는 방향으로 굴곡된 굴곡부로서, 제어선외 굴곡부를 구비하고 있는 것을 특징으로 한다.
이에 의해, 스위칭 소자의 상기 제2 전극으로부터 출력 단자에 이르는 분배선의 경로를, 제어선간의 스페이스 내에서 굴곡시켜서 변화시킬 수 있으므로, 배선의 레이아웃의 자유도를 향상시킬 수 있다.
본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는,
(13) 상기 제1 전극은 빗살 형상으로 갈라져 나온 제1 가지부를 갖고,
(14) 상기 제2 전극은 빗살 형상으로 갈라져 나온 제2 가지부를 갖고,
(15) 상기 제1 가지부와 상기 제2 가지부는, 상기 제어선에 접속된 상기 게이트 전극, 또는 상기 게이트 전극을 겸한 상기 제어선과 겹침을 갖고, 교대로 배치되어 있는 것을 특징으로 한다.
본 발명에 따른 상기 신호 분배 장치에서는, 상기 신호 분배 회로는, 상기 신호 분배 장치를 구비한 표시 장치의 표시 패널을 구성하는 기판 상에, 모놀리식으로 형성되어 있는 것을 특징으로 한다.
상기 표시 장치에 있어서는, 신호 분배 회로를 사용한 것에 의해, 소스 드라이버의 수를 줄일 수 있다. 게다가, 표시 패널을 구성하는 기판 상에, 신호 분배 회로를 모놀리식으로 형성했으므로, 소스 드라이버에 접속되는 표시 패널의 상기 입력 단자의 수를 대폭으로 절감할 수 있다. 따라서, 소스 드라이버수의 저감에 의한 비용 삭감을 도모할 수 있고, 또한, 제조 공정의 간략화에 의한 비용 삭감 및 수율 향상을 도모할 수 있다.
또한, 본 발명에 따른 상기 신호 분배 회로 또는 상기 신호 분배 장치에서는, 상기 스위칭 소자의 채널층을, 아몰퍼스 실리콘, 미결정 실리콘, 아몰퍼스 실리콘과 미결정 실리콘의 적층체, 또는 산화물 반도체로 형성한 것을 특징으로 한다.
상기 (13) 내지 (15)의 구성에 의해, 스위칭 소자의 채널 폭을 실질적으로 크게 할 수 있다. 이에 의해, 빠른 스위칭 속도를 필요로 하는 표시 장치에 적합하게 되고, 또한, 스위칭 소자의 반도체층(채널층)의 형성 재료로서, 아몰퍼스 실리콘과 같이, 이동도가 비교적 작은 재료를 사용하는 경우에, 채널 면적을 크게 하지 않고, 스위칭 소자의 채널 폭을 크게 할 수 있다.
또한, 아몰퍼스 실리콘보다 이동도가 큰 미결정 실리콘, 아몰퍼스 실리콘과 미결정 실리콘의 적층체, 또는 산화물 반도체를 사용한 스위칭 소자는, 더욱 빠른 스위칭 속도를 필요로 하는 표시 장치에 적합하게 된다.
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하며, 서로 다른 실시 형태에 각각 개시된 기술적 수단을 적절하게 조합해서 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
<산업상의 이용 가능성>
본 발명은, 전단의 회로로부터의 출력 신호를, 복수의 분배선을 통해서 후단의 회로에 시분할해서 공급하는 신호 분배 장치에 적용할 수 있고, 그러한 신호 분배 장치를 사용하는 표시 장치 등의 전자 기기에 적용할 수 있다.
1 : 표시 장치
3 : 신호 분배 장치
4 : 선택 회로(신호 분배 회로)
5 : 공급선
5a, 5b, 5c : 연신부
5m : 제1 굴곡부
5n : 제2 굴곡부
5p : 제어선외 굴곡부
6 : 분배선
6a, 6b : 연신부
6m : 제1 굴곡부
6n : 제2 굴곡부
6p : 제어선외 굴곡부
10 : 게이트 전극
11 : 드레인 전극(제1 전극)
12 : 소스 전극(제2 전극)
13, 13A, 13B : 제어선
13a, 13c : 슬릿
13b : 격자 줄무늬부
13d : 접속부
15, 15A : 간극부
20 : 글래스 기판(기판)
56 : 표시 패널
61 : 기생 용량
Mr, Mg, Mb : TFT(스위칭 소자)
Qin : 입력 단자
Qout : 출력 단자
Qr, Qg, Qb : 출력 단자
SWr, SWg, SWb : 선택 신호

Claims (15)

  1. 입력 신호가 입력되는 하나의 입력 단자와, 상기 입력 단자에 접속됨과 함께, 각각이 박막 트랜지스터로 이루어지는 복수의 스위칭 소자와, 상기 스위칭 소자의 각각에, 상기 입력 단자에 입력된 입력 신호를 공급하는 공급선과, 상기 스위칭 소자를 통해서 복수의 출력 단자에 접속된 복수의 분배선을 구비하고, 상기 입력 신호를, 상기 스위칭 소자의 각각을 통해서 상기 복수의 출력 단자에 분배하는 신호 분배 회로를 복수 구비한 신호 분배 장치로서,
    상기 스위칭 소자의 각각은, 게이트 전극과, 상기 입력 단자에, 상기 공급선을 통해서 접속된 제1 전극과, 상기 출력 단자에, 상기 분배선을 통해서 접속된 제2 전극을 구비하고,
    상기 복수의 신호 분배 회로의 각각은, 상기 스위칭 소자의 각 게이트 전극에 접속되어 있는 복수의 제어선, 또는 각 게이트 전극을 겸한 복수의 제어선을 구비하고, 또한 상기 제어선의 각각에는, 상기 각 스위칭 소자의 온 오프를 전환하는 선택 신호가 인가되고,
    상기 공급선과, 상기 분배선 중 적어도 1개는, 상기 제어선의 연신 방향을 따라서 연장하는 연신부를 갖고,
    상기 연신부가, 상기 제어선의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있고,
    상기 복수의 스위칭 소자는, 또한, 상기 제어선 중 1개의 연신 방향을 따라서, 당해 1개의 제어선 상에 배열되고,
    상기 연신 방향을 따라서 배열된 스위칭 소자끼리의 사이에는 간극부가 형성되고,
    상기 1개의 제어선에는, 적어도, 상기 간극부에 있어서, 상기 연신 방향을 따라서 연장하는 슬릿과, 당해 슬릿을 사이에 두고 상기 연신 방향을 따라서 연장하는 격자 줄무늬부가 형성되고,
    상기 연신부는, 상기 격자 줄무늬부의 연신 방향을 따른 가장자리부와 겹침을 갖지 않는 위치에 형성되어 있는 것을 특징으로 하는 신호 분배 장치.
  2. 제1항에 있어서,
    상기 연신부는, 상기 격자 줄무늬부 상에 배치되어 있는 것을 특징으로 하는 신호 분배 장치.
  3. 제1항에 있어서,
    상기 연신부는, 상기 슬릿 상에 배치되어 있는 것을 특징으로 하는 신호 분배 장치.
  4. 제1항에 있어서,
    상기 연신부는, 상기 연신 방향과 교차하는 방향에 있어, 상기 입력 단자에 근접하는 방향으로 굴곡된 제1 굴곡부와, 상기 연신 방향과 교차하는 방향에 있어, 상기 출력 단자에 근접하는 방향으로 굴곡된 제2 굴곡부를 구비하고 있는 것을 특징으로 하는 신호 분배 장치.
  5. 제1항에 있어서,
    인접하는 상기 격자 줄무늬부 사이에 형성된 상기 슬릿에는, 당해 인접하는 상기 격자 줄무늬부를 부분적 또한 전기적으로 접속하는 접속부가 형성되고,
    상기 공급선 및 상기 분배선의 적어도 한쪽은, 상기 접속부에 겹치지 않도록, 상기 간극부와 교차해서 배선되어 있는 것을 특징으로 하는 신호 분배 장치.
  6. 제1항에 있어서,
    상기 제1 전극은 빗살 형상으로 갈라져 나온 제1 가지부를 갖고,
    상기 제2 전극은 빗살 형상으로 갈라져 나온 제2 가지부를 갖고,
    상기 제1 가지부와 상기 제2 가지부는, 상기 제어선에 접속된 상기 게이트 전극, 또는 상기 게이트 전극을 겸한 상기 제어선과 겹침을 갖고, 교대로 배치되어 있는 것을 특징으로 하는 신호 분배 장치.
  7. 제1항에 있어서,
    상기 신호 분배 회로는, 상기 신호 분배 장치를 구비한 표시 장치의 표시 패널을 구성하는 기판 상에, 모놀리식으로 형성되어 있는 것을 특징으로 하는 신호 분배 장치.
  8. 제1항에 있어서,
    상기 스위칭 소자의 채널층을, 아몰퍼스 실리콘, 미결정 실리콘, 아몰퍼스 실리콘과 미결정 실리콘의 적층체, 또는 산화물 반도체로 형성한 것을 특징으로 하는 신호 분배 장치.
  9. 제1항에 있어서,
    상기 1개의 입력 단자와, 상기 복수의 출력 단자 중 1개 사이에, 상기 복수의 스위칭 소자에 포함되는 1군의 스위칭 소자가 병렬로 접속되고,
    상기 1군의 스위칭 소자에는, 상기 복수의 제어선에 포함되는 1군의 제어선이 개별로 1대1 대응으로 설치되어 있는 것을 특징으로 하는 신호 분배 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 신호 분배 장치를 구비하고 있는 것을 특징으로 하는 표시 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020127026772A 2010-03-24 2010-11-11 신호 분배 회로, 신호 분배 장치 및 표시 장치 KR101245400B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-068728 2010-03-24
JP2010068728 2010-03-24
PCT/JP2010/070147 WO2011118079A1 (ja) 2010-03-24 2010-11-11 信号分配回路、信号分配装置および表示装置

Publications (2)

Publication Number Publication Date
KR20130012020A KR20130012020A (ko) 2013-01-30
KR101245400B1 true KR101245400B1 (ko) 2013-03-19

Family

ID=44672663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026772A KR101245400B1 (ko) 2010-03-24 2010-11-11 신호 분배 회로, 신호 분배 장치 및 표시 장치

Country Status (5)

Country Link
US (1) US8618863B2 (ko)
JP (1) JP5148778B2 (ko)
KR (1) KR101245400B1 (ko)
CN (1) CN102792450B (ko)
WO (1) WO2011118079A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206595A (ja) * 2013-04-11 2014-10-30 株式会社ジャパンディスプレイ 液晶表示装置
TWI522989B (zh) * 2014-01-29 2016-02-21 友達光電股份有限公司 顯示面板及其解多工器電路
JP2016109845A (ja) * 2014-12-05 2016-06-20 株式会社ジャパンディスプレイ 表示装置
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
US10950705B2 (en) 2017-02-15 2021-03-16 Sharp Kabushiki Kaisha Active matrix substrate
CN110383493B (zh) 2017-03-09 2023-06-02 夏普株式会社 有源矩阵基板及其制造方法
US10866475B2 (en) * 2017-03-17 2020-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11145268B2 (en) 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
WO2018221294A1 (ja) 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11145766B2 (en) 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US11749222B2 (en) 2017-08-29 2023-09-05 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019153656A (ja) 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6757353B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757352B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP7025716B2 (ja) * 2018-11-29 2022-02-25 トヨタ自動車株式会社 電源システム
US11314136B2 (en) 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP7404802B2 (ja) * 2019-11-20 2023-12-26 株式会社オートネットワーク技術研究所 配線部材の配置構造及び配線部材
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2021192406A (ja) 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014108A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014107A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
JP2022100714A (ja) 2020-12-24 2022-07-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149673A (ja) * 2001-11-08 2003-05-21 Sharp Corp アクティブマトリクス基板、およびそれを用いた表示装置
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置
KR20070000610A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 액정표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484297A (en) 1987-09-28 1989-03-29 Toshiba Corp Display device
JP2000029441A (ja) 1998-07-15 2000-01-28 Sony Corp 液晶表示装置
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
JP2005055616A (ja) 2003-08-01 2005-03-03 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP4538712B2 (ja) 2003-10-01 2010-09-08 カシオ計算機株式会社 表示装置
JP4760812B2 (ja) 2007-10-09 2011-08-31 ソニー株式会社 液晶表示装置
WO2010095306A1 (ja) 2009-02-17 2010-08-26 シャープ株式会社 信号分配装置および表示装置
EP2535888A4 (en) * 2010-02-08 2013-10-23 Sharp Kk DISPLAY DEVICE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149673A (ja) * 2001-11-08 2003-05-21 Sharp Corp アクティブマトリクス基板、およびそれを用いた表示装置
JP2004294858A (ja) * 2003-03-27 2004-10-21 Casio Comput Co Ltd 信号分配装置及び表示装置
KR20070000610A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 액정표시장치

Also Published As

Publication number Publication date
US8618863B2 (en) 2013-12-31
JP5148778B2 (ja) 2013-02-20
JPWO2011118079A1 (ja) 2013-07-04
CN102792450B (zh) 2014-02-26
CN102792450A (zh) 2012-11-21
WO2011118079A1 (ja) 2011-09-29
US20130038518A1 (en) 2013-02-14
KR20130012020A (ko) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101245400B1 (ko) 신호 분배 회로, 신호 분배 장치 및 표시 장치
KR100865332B1 (ko) 표시장치용 배선기판 및 표시장치
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
US11049466B2 (en) Display device
RU2496154C1 (ru) Подложка устройства
US9842559B2 (en) Display device
KR101377891B1 (ko) 어레이 기판 및 액정 표시 패널
CN113781973B (zh) 显示设备
WO2011096125A1 (ja) 表示装置
JP5153011B2 (ja) 液晶表示装置
JP6415271B2 (ja) 液晶表示装置
CN108873550B (zh) 一种阵列基板和电子纸显示装置
US8593210B2 (en) Signal distribution device and display device
CN102881689B (zh) 阵列基板及其制造方法、液晶显示面板
CN103149758A (zh) 显示装置
US20090231312A1 (en) Device substrate and liquid crystal panel
JP2005266394A (ja) 表示装置
US20240162214A1 (en) Active matrix device
JP2011175032A (ja) 表示装置
JP6081256B2 (ja) マトリックス光学装置
CN104635389B (zh) 阵列基板和具有其的显示器件
CN117975905A (zh) 像素阵列
CN118050933A (zh) 有源矩阵装置
WO2006035758A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 7