KR100865332B1 - 표시장치용 배선기판 및 표시장치 - Google Patents

표시장치용 배선기판 및 표시장치 Download PDF

Info

Publication number
KR100865332B1
KR100865332B1 KR1020070057646A KR20070057646A KR100865332B1 KR 100865332 B1 KR100865332 B1 KR 100865332B1 KR 1020070057646 A KR1020070057646 A KR 1020070057646A KR 20070057646 A KR20070057646 A KR 20070057646A KR 100865332 B1 KR100865332 B1 KR 100865332B1
Authority
KR
South Korea
Prior art keywords
wiring
gate
connection
conductive layer
conductive film
Prior art date
Application number
KR1020070057646A
Other languages
English (en)
Other versions
KR20070120886A (ko
Inventor
마사노부 마키다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070120886A publication Critical patent/KR20070120886A/ko
Application granted granted Critical
Publication of KR100865332B1 publication Critical patent/KR100865332B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표시 얼룩을 저감 할 수 있는 배선구조 및 표시장치를 제공하는 것을 목적으로 한다. 본 발명의 일 양태에 따른 배선구조는, 어레이 기판(2)위에 형성된 길이가 다른 복수의 게이트 인회 배선(131a)과, 복수의 게이트 인회 배선(131a)에 대응하여 설치되어, 게이트 인회 배선을 절단하는 복수의 배선 절단부(232)와, 배선 절단부(232)에서 절단된 인회 배선(131a)을 접속하는 접속부(23)를 구비하고, 접속부(23)에는, 배선 절단부(232)에 의해 절단된 인회 배선(131a)을 도통시키는 접속 도전막(2)이 형성되고, 복수의 게이트 인회 배선(131a)간의 저항차에 따라, 접속 도전막(233)의 폭, 및 배선 절단부(232)의 길이 중 적어도 한쪽이, 복수의 게이트 인회 배선(131a)사이에서 변화하고 있는 것이다.
표시 얼룩, 어레이 기판, 배선 절단부, 접속부

Description

표시장치용 배선기판 및 표시장치{WIRING SUBSTRATE FOR DISPLAY DEVICE AND DISPLAY DEVICE}
도 1a는 본 발명에 따른 액정표시 패널의 일 구성예를 도시하는 평면도이다.
도 1b는 도 1a의 단면도이다.
도 2는 본 발명의 실시예 1에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 평면도이다.
도 3은 본 발명의 실시예 1에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 4는 본 발명의 실시예 2에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 5는 본 발명의 실시예 3에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 6은 본 발명의 실시예 4에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 7은 본 발명의 실시예 5에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 8a는 본 발명의 실시예 5에 따른 액정표시 패널의 접속부의 일 구성예를 도시하는 개략모식도이다.
도 8b는 본 발명의 실시예 5에 따른 액정표시 패널의 접속부의 다른 일 구성예를 도시하는 개략모식도이다.
도 8c는 본 발명의 실시예 5에 따른 액정표시 패널의 접속부의 다른 일 구성예를 도시하는 개략모식도이다.
도 9는 본 발명의 실시예 6에 따른 액정표시 패널의 구성예를 도시하는 평면도이다.
도 10은 본 발명의 실시예 7에 따른 액정표시 패널의 구성예를 도시하는 평면도이다.
도 11은 본 발명의 실시예 8에 따른 액정표시 패널의 검사 회로의 구성을 도시하는 도면이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 액정표시 패널 2 : 어레이 기판
11 : 표시 영역 12 : 액틀 영역
16 : 화소 22 : COG단자
23 : 접속부 62 : 검사 단자군
71 : 공통 CS배선 131 : 게이트 배선
131a : 게이트 인회 배선 132 : 소스 배선
132a : 소스 인회 배선 141 : 게이트 드라이버 IC
142 : 소스 드라이버 IC 150 : 드라이버 IC
231 : 게이트 배선막 232 : 배선 절단부
233 : 접속 도전막 234 : 콘택홀
236 : 절연막 236a : 하층 절연막
236b : 상층 절연막 510 : 검사 회로
511 : 우측 게이트 배선용 검사 회로 512 : 좌측 게이트 배선용 검사 회로
522 : TEST-좌측 게이트 단자 527 : COMMON단자
513 : 소스 배선용 검사 회로 523 : TEST-R단자
524 : TEST-G단자 525 : TEST-B단자
본 발명은, 배선기판 및 표시장치에 관한 것이다. 특히, 본 발명은, 복수의 인회 배선을 구비하는 배선기판 및 그것을 사용한 표시장치에 관한 것이다.
종래, 액정표시장치는, 매트릭스 모양으로 배치된 복수의 게이트선(주사 신호선)과 복수의 소스선(화상 신호선)을 가진다. 액정표시 패널에 있어서, 복수의 액정 셀은, 게이트 선과 소스선의 각 교점에 대응하여 형성되어 있다. 복수의 게이트 신호선은 게이트용 드라이버 IC에 의해 구동된다. 복수의 소스선은 소스용 드라이버 IC에 의해 구동된다.
게이트 배선, 소스 배선은 액정표시 패널의 액정면측에 형성된다. 각 배선은, 표시 영역으로부터 드라이버 IC까지 인회된다. 배선의 인회는, 표시 영역주변 의 빈 스페이스(이하, 이 스페이스를 액틀이라고 부르는 경우가 있다)에 형성된다. 그 때문에 드라이버 IC의 실장위치에 따라, 표시 영역까지 인회하는 각 인회 배선의 인회 거리가 바뀐다. 따라서, 배선 사이의 저항차이에 의해 표시 얼룩이 발생한다. 이 배선 사이의 저항 격차를 낮게 억제하기 위해 액틀의 빈 스페이스를 사용하여, 배선 길이나 배선 폭을 제어하고 있지만, 저항격차의 조정이 어려워, 표시 얼룩의 발생을 억제하는 것이 곤란한다.
인회 배선의 인회 거리는, 드라이버 IC의 배치나 배선 배치에 의해 변화된다. 예를 들면 표시 영역의 우측과 좌측에서, 인회 배선길이가 다른 경우가 있다. 패널 외형 사이즈가 크고 표시 화소수가 적은 액정표시 패널에서는, 드라이버 IC로부터 표시면에 접속하는 각 배선의 인회를 행하는 액틀 스페이스에 여유가 있다. 그 때문에 예를 들면 소스용 드라이버 IC의 배치와 같이 표시의 좌우에서 소스 배선 인회 거리가 다른 경우에는, 배선 폭이나 길이를 조정한다. 이것에 의해 각 배선 간의 저항조정을 행할 수 있다.
그러나, 최근 표시의 고선명화와 표시 패널의 외형의 소형화에 따라, 액틀에 충분한 스페이스 확보가 어려워지고 있다. 그 때문에 제조 한계에 가까운 배선 폭의 인회 배선을 형성할 필요가 있었다. 이 경우, 잉여 스페이스가 좁아져, 배선 폭에서의 저항조정이 곤란하게 된다. 따라서, 배선길이만으로 저항조정을 행할 필요가 생긴다. 이 경우, 상기한 바와 같이, 드라이버 IC의 배치 등에 의해 배선길이가 정해지므로, 배선 사이 저항차에 의한 표시 얼룩을 억제하는 것이 곤란했다.
예를 들면 특허문헌 1에, 액틀의 빈 스페이스를 이용하여 필요한 배선 사이 저항의 저항조정을 실시하는 기술이 개시되고 있다. 그러나, 최근, 표시의 고선명화와 표시 패널의 외형의 소형화에 따라, 액틀에 충분한 스페이스의 확보가 어렵고, 표시 얼룩을 억제하는 것이 곤란했다.
[특허문헌 1] 일본국 공개특허공보 특개2000-187451호
이와 같이, 종래의 액정표시장치에서는, 각 배선의 인회 거리가 다르기 때문에, 배선 사이에 저항격차가 생기고, 표시 얼룩이 발생한다는 문제가 있었다.
본 발명은, 이러한 문제점을 해결하기 위한 것으로, 인회 배선 사이의 저항을 간단히 조정할 수 있는 배선기판 및 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 제1의 양태에 따른 표시장치용 배선기판은, 기판 위에 형성된 길이가 다른 복수의 인회 배선과, 상기 복수의 인회 배선에 대응하여 설치되어, 상기 인회 배선을 절단하는 복수의 배선 절단부와, 상기 배선 절단부에 의해 절단된 인회 배선을 접속하는 접속부를 구비하고, 상기 접속부에는, 상기 배선 절단부에서 절단된 인회 배선을 도통시키는 접속 도전막이 형성되고, 상기 복수의 인회 배선 사이의 저항차이에 따라, 상기 접속 도전막의 폭 및 상기 배선 절단부의 길이 중 적어도 한쪽이, 복수의 인회 배선 사이에서 변화되고 있는 것이다.
본 발명의 제2의 양태에 따른 표시장치용 배선기판은, 기판 위에 형성된 제1도전층을 가지는 복수의 인회 배선과, 상기 제1도전층 위에 설치된 제2도전층과, 상기 제1도전층과 상기 제2도전층 사이에 배치된 하층 절연막과, 상기 복수의 인회 배선에 대응하여 설치되고, 상기 인회 배선의 일부의 구간을 상기 제1도전층과 상기 제2도전층을 가지는 적층구조로 하도록 상기 인회 배선의 2개소에 설치된 접속부와, 상기 접속부에 있어서 상기 제1도전층과 상기 제2도전층을 접속하는 접속 도전막을 구비하고, 상기 2개소에 설치된 상기 접속부에 있어서, 상기 제2도전층의 폭 및 길이 중 적어도 한쪽이, 상기 복수의 인회 배선 사이의 저항차이에 따라 상기 복수의 인회 배선 사이에서 변화되고 있는 것이다.
이하, 본 발명을 실시하기 위한 최선의 형태에 대해 도면을 참조하면서 설명한다. 이하의 실시예 1∼8에서는, 본 발명에 따른 표시장치의 적절한 예로서, 액정표시장치를 사용하여 설명한다. 그러나, 본 발명을 실시하는 표시장치는, 액정표시장치에 한정되지 않고, 주사 신호 배선, 화상 신호 배선, 이것들을 구동하는 드라이버 IC가 설치된 표시장치이면 된다. 또한, 드라이버 IC는 특별히 한정되는 것은 아니고, 예를 들면 드라이버 IC를 표시 패널의 유리 기판 위에 배치하는 COG(Chip On Glass)방식의 드라이버라도 되고, 외장형의 TAB드라이버라도 된다. 또한 실시예 8에서는, 본 발명에 따른 배선구조를 표시 패널의 검사 회로에 적용했을 경우에 관하여 설명하지만, 이에 한정하지 않고, 본 발명에 따른 배선구조를 가지는 회로이면 된다. 특히, 본 발명에 따른 배선구조는 표시장치의 표시 얼룩의 억제에 적합하다.
실시예 1.
우선, 도 1을 사용하여, 본 발명에 따른 액정표시 패널의 개략적인 구성에 관하여 설명한다. 도 1은, 본 발명에 따른 액정표시 패널의 일 구성예를 도시하는 개략 모식도이다. 도 1에서는 그 주요한 구성만이 표시되고 있다. 도 1a는, 본 발명에 따른 액정표시 패널의 일 구성예를 도시하는 평면도이며, 도 1b는, 본 발명에 따른 액정표시 패널의 일 구성예를 도시하는 단면도이다.
도 1a에 나타나 있는 바와 같이 액정표시 패널(1)은, 전형적으로는, 매트릭스 모양으로 배치된 복수의 화소로 구성되는 표시 영역(11)과, 그 외주영역인 액틀 영역(12)을 가지고 있다. 즉, 표시 영역(11)의 외주를 둘러싸는 비표시 영역이 액틀 영역(12)이 된다. 도 1b와 같이, 액정표시 패널(1)은, 배선 및 어레이 회로가 형성된 어레이 기판(2)과 그 대향 기판(4)을 가진다. 그 2개의 기판 사이에는, 액정(6)이 봉입되어 있다. 대향 기판(4)에는, 투명 도전막으로 이루어지는 대향 전극(5)이 형성되어 있다. 액티브 매트릭스 타입의 액정 패널은, 각 화소가 화상 신호의 입출력을 제어하는 스위칭 소자를 구비하고 있다. 전형적인 스위칭소자는, TFT이다.
컬러 액정표시장치는, 대향 기판(4)위에 RGB의 컬러 필터층(3)을 가지고 있다. 액정 패널(1)의 표시 영역내의 각 화소는, RGB중 어느 하나의 색표시를 행한다. 물론, 흑백 디스플레이에 있어서는, 화이트와 블랙 중 어느 하나의 표시를 행한다. 투명한 유리 기판에 소정의 패턴을 형성함으로써, 어레이 기판(2) 및 대향 기판이 형성된다. 대향 기판(4)의 어레이 기판(2)측의 면에는, 투명한 대향 전극(5)이 형성되어 있다. 액정 패널(1)의 배면에는 백라이트·유닛(7)이 배치된다.
표시 영역(11)내에 있어서 어레이 기판(2)위에는, 복수의 소스 배선(132)과 복수의 게이트 배선(131)이 매트릭스 모양으로 배치되어 있다. 즉, 어레이 기판(2)은 복수의 배선이 형성된 배선 기판이다. 도 1a에서는, 각 소스 배선(132)은 세로방향을 따라 형성되어 있다. 세로방향으로 형성된 소스 배선(132)은 가로방향으로 나란히 복수배치된다. 도 1에 있어서, 같은 폭의 소스 배선(132)이 같은 간격으로 형성되어 있다. 한편, 표시 영역(11)에 있어서, 게이트 배선(131)의 각각은 가로방향으로 형성되어 있다. 가로방향으로 형성된 게이트 배선(131)은 세로방향으로 나란히 복수배치된다. 표시 영역(11)에 있어서, 같은 폭의 게이트 배선(131)이 동일 간격으로 형성되어 있다.
액틀 영역(12)에는, 게이트 드라이버 IC(141)와 소스 드라이버 IC(142)가 배치되어 있다. 게이트 드라이버 IC(141)와 소스 드라이버 IC(142)는, 액틀 영역(12) 중 표시 영역(11)의 하측에 배치된다. 액틀 영역(12) 중, 표시 영역(11)보다도 하측의 부분을 액틀 영역(12)의 하부로 한다. 액틀 영역(12) 중, 표시 영역(11)의 횡측의 부분을 액틀 영역(12)의 측부로 한다. 액틀 영역(12)의 측부는, 우측부와, 좌측부를 가지고 있다. 또한 액틀 영역(12) 중, 표시 영역(11)의 상측의 부분을 액틀 영역(12)의 상부로 한다. 따라서, 표시 영역(11)은, 액틀 영역(12)의 상부, 우측부, 좌측부, 하부로 둘러싸여 있다. 또한 사각 형상의 표시 영역(11)의 밑변측에, 각 드라이버 IC가 배치된다.
소스 배선(132)과 게이트 배선(131)은 게이트 절연막을 통해 서로 거의 직각으로 겹치도록 배치되고, 교차점 근방에 TFT가 배치된다. 예를 들면 게이트 배선(131) 및 게이트 배선(131)으로부터 연장된 게이트 전극을 덮도록 게이트 절연막 이 형성된다. 게이트 절연막에는 산화 실리콘이나 질화 실리콘 등을 사용할 수 있다. 게이트 절연막 위에 반도체막이 형성된다. 반도체막에는, a-Si막이나 p-Si막을 사용할 수 있다. 반도체막 위에는, 소스 배선(132)으로부터 연장된 소스 전극이 형성된다. 이에 따라 반도체막의 소스 영역에는 소스 전압을 공급할 수 있다. 또한, 반도체막의 드레인 영역 위에는 드레인 전극이 형성되어 있다. 소스 전극 및 드레인 전극은, 소스 배선과 같은 공정으로 형성할 수 있다. 게이트 배선과 소스 배선에는, 예를 들면 Al이나 Cr등의 저저항의 금속재료를 사용할 수 있다. 이와 같이, 게이트 배선(131)과 소스 배선(132)은 다른 배선층에 형성되어 있다.
드레인 전극 위에는 층간 절연막이 형성된다. 층간 절연막 위에는 화소 전극이 형성된다. 드레인 전극에는, 층간 절연막에 설치된 콘택홀을 통해 화소 전극이 접속된다. 투과형의 액정표시 패널(1)의 경우, 화소 전극은, ITO등의 투명 도전막으로 형성된다. 따라서, 게이트 배선에 게이트 신호가 공급되면, 소정의 게이트 전극에 게이트 전압이 인가된다. 이에 따라 TFT가 ON이 되고, 소스 전극으로부터 드레인 전극을 통해 화소 전극에 화상표시 신호전압이 공급된다.
게이트 드라이버 IC(141)에는 외부로부터의 제어신호가 공급된다. 소스 드라이버 IC(142)에는 외부로부터의 표시 데이터가 공급된다. 게이트 드라이버 IC(141) 및 소스 드라이버 IC(142)는, 제어신호 및 표시 데이터에 의거하여 표시를 행한다. 즉, 게이트 드라이버 IC(141)로부터 입력되는 게이트 전압에 의해 선택된 각 화소는, 소스 드라이버 IC(142)로부터 입력되는 화상표시 신호전압에 근거하여 액정에 전계를 인가한다. 이에 따라 액정의 배향방향이 변화되고, 투과 광량이 제어된다. 소스 배선(132)에 화상표시 신호전압을 공급하는 소스 드라이버 IC(142)와 게이트 배선(131)에 게이트 전압을 공급하는 게이트 드라이버 IC(141)는 표시 영역의 외주에 설치된 어레이 기판(2)의 액틀 영역(12)에 접속된다.
게이트 배선(131)과 게이트 드라이버 IC(141) 사이에는, 게이트 인회 배선(131a)이 형성되어 있다. 게이트 인회 배선(131a)은 복수의 게이트 배선(131)에 대응하여 복수설치되어 있다.즉, 게이트 배선(131)과 같은 수의 게이트 인회 배선(131a)이 어레이 기판(2)위에 형성되어 있다. 복수의 게이트 인회 배선(131a)은 액틀 영역(12)에 형성된다. 게이트 드라이버 IC(141)와 게이트 배선(131)은, 이 게이트 인회 배선(131a)을 통해 접속된다. 즉, 게이트 인회 배선(131a)을 통해, 게이트 드라이버 IC(141)로부터 게이트 신호가 공급된다.
소스 배선(132)과 소스 드라이버 IC(142) 사이에는, 소스 인회 배선(132a)이 형성되어 있다. 소스 인회 배선(132a)은 복수의 소스 배선(132)에 대응하여, 복수설치되어 있다. 즉, 소스 배선(132)과 같은 수의 소스 인회 배선(132a)이 어레이 기판(2)위에 형성되어 있다. 복수의 소스 인회 배선(132a)은 액틀 영역(12)에 형성된다. 소스 드라이버 IC(142)와 소스 배선(132)은, 이 소스 인회 배선(132a)을 통해 접속된다. 즉, 소스 인회 배선(132a)을 통해, 소스 드라이버 IC(142)로부터 소스 신호가 공급된다.
각 인회 배선(131a, 132a)은, 표시 영역(11)의 외측의 액틀 영역(12)에 있어서 인회되고 있다. 그리고, 표시 영역(11)내의 게이트 배선(131), 소스 배선(132)과 각각 접속되어 있다. 도 1에 도시하는 구성에서는, 게이트 드라이버 IC(141)가 표시 영역(11)의 아래쪽에 배치되어 있다. 따라서, 게이트 인회 배선(131a)은, 액틀 영역(12)의 측부측에서 표시 영역(11)의 게이트 배선(131)에 접속되어 있다. 즉, 게이트 인회 배선(131a)은, 액틀 영역(12)의 하부로부터 측부에 걸쳐 형성되어 있다. 그리고, 게이트 인회 배선(131a)은 액틀 영역의 측부에서, 게이트 배선(131)과 접속된다. 또한, 게이트 배선(131)과 게이트 인회 배선(131a)은 같은 층의 도전막으로 형성되어 있다. 이와 같이, 게이트 배선(131)과 게이트 드라이버 IC(141)는, 액틀 영역(12)에 인회되어 있는 게이트 인회 배선(131a)에 의해 접속되어 있다.
또한, 약 절반의 게이트 인회 배선(131a)은, 액틀 영역(12)의 우측부에 설치된다. 나머지 약 절반의 게이트 인회 배선은, 액틀 영역(12)의 좌측부에 설치된다. 즉, 일부의 게이트 인회 배선(131a)은, 액틀 영역(12)의 하부로부터 우측부에 걸쳐 형성되고, 표시 영역(11)의 우단변에서 게이트 배선(131)과 접속되어 있다. 나머지 게이트 인회 배선(131a)은 액틀 영역(12)의 하부로부터 좌측부에 걸쳐 형성되고, 표시 영역(11)의 좌단변에서 게이트 배선(131)과 접속되어 있다. 이에 따라 액틀 영역(12)을 좁게할 수 있다.
도 1에 도시된 액정표시 패널(1)에서는, 예를 들면 좌측부의 게이트 인회 배선(131a)과 우측부의 게이트 인회 배선(131a)이 복수의 게이트 배선(131)에 대하여 교대로 접속된다. 예를 들면 홀수번째의 게이트 배선(131)에는, 우측부에 설치된 게이트 인회 배선(131a)이 접속되고, 짝수번째의 게이트 배선(131)에는, 좌측부에 설치된 게이트 인회 배선(131a)이 접속되어 있다. 이와 같이, 복수의 게이트 배 선(131)은, 교대로, 양측에서 게이트 인회 배선(131a)과 접속된다. 이와 같이 게이트 인회 배선(131a)이 표시 영역(11)의 좌우로 나뉜 경우, 좌측으로부터 입력되는 화소 라인과, 우측으로부터 입력되는 화소 라인에서, 편차가 생길 우려가 있다. 특히, 상기 구성의 경우, 좌우 교대로 입력되므로, 가는 1라인 마다 가로띠 모양의 얼룩이 생길 우려가 있다.
소스 드라이버 IC(142)도 표시 영역(11)의 아래쪽에 배치되어 있다. 따라서 소스 인회 배선(132a)은, 액틀 영역(12)의 하부에만 설치된다. 그리고, 표시 영역(11)의 하단변에서, 소스 인회 배선(132a)과 소스 배선(132)이 접속된다. 또한, 소스 배선(132)과 소스 인회 배선(132a)은 같은 층의 도전막으로 형성되어 있다. 이와 같이, 소스 배선(132)과 소스 드라이버 IC(142)는, 액틀 영역(12)에 인회되고 있는 소스 인회 배선(132a)에 의해 접속되어 있다. 이들의 인회 배선(131a, 132a)은, 각각, 소정의 폭으로 필요한 갯수만, 어레이 기판(2)위에 형성되어 있다. 그리고, 인회 배선(131a, 132a)이 액틀 영역(12)으로 들어가도록 형성된다.
상기한 바와 같이, 복수의 게이트 배선(131)은, 세로방향으로 일정한 거리를 두고 형성되어 있다. 따라서 액정표시 패널(1)에서는, 게이트 드라이버 IC(141)의 배치, 게이트 배선(131)의 인회 방향에 따라, 게이트 인회 배선(131a)의 인회 거리가 다르다. 복수의 게이트 인회 배선(131a)은, 각각 다른 배선 길이를 가지고 있다.
구체적으로는, 도 1에 나타나 있는 바와 같이 게이트 드라이버 IC(141)는, 액틀 영역(12)에 있어서, 소스 드라이버 IC(142)의 좌측 방향에 배치되어 있다. 따 라서, 게이트 드라이버 IC(141)는, 어레이 기판(2)의 좌우측 방향의 중앙보다도 좌측에 위치한다. 그 때문에 표시 영역(11)의 우측 방향에 접속되는 게이트 인회 배선(131a)(이하, 이것을 우측 게이트 인회 배선(131a)으로 약칭한다)의 인회 거리는, 좌측 방향에 접속되는 게이트 인회 배선(131a)(이하, 이것을 좌측 게이트 인회 배선(131a)이라고 약칭한다)의 인회 거리보다도 길다. 그 때문에, 우측 게이트 인회 배선(131a)의 배선 저항은, 좌측 게이트 인회 배선(131a)의 배선 저항에 비교하여 높아질 우려가 있다. 우측 게이트 인회 배선(131a)과 좌측 게이트 인회 배선(131a)에서 배선 저항이 다르면, 액정표시 패널의 표시에 있어서, 가는 1라인 마다 가로 띠모양의 얼룩이 생기게 된다. 본 실시예에서는, 상기의 가로 띠 모양 얼룩을 저감하기 위해 유효한 구성을 채용하고 있다.
도 2을 사용하여, 접속부의 구성에 대하여 설명한다. 도 2는, 접속부(23)의 구성을 도시하는 평면도이다. 본 실시예에서는, 어레이 기판(2)의 게이트 드라이버 IC(141)가 접속되는 개소의 근방에 접속부(23)를 형성하고 있다 .구체적으로는, 액틀 영역(12)의 하부에 접속부(23)가 배치된다. 어레이 기판(2)위에는, 게이트 드라이버 IC(141), COG단자(22), 접속부(23)가 설치된다. 접속부(23)는, 복수의 게이트 인회 배선(131a)에 대응하여 복수설치되어 있다. 접속부(23)는, 게이트 인회 배선(131a)을 접속하는 동시에, 배선간의 저항값을 보정한다. COG단자(22)는, 게이트 인회 배선(131a)과 게이트 드라이버 IC(141)를 접속하는 단자이다. 즉, COG단자(22)가 어레이 기판(2)위에 노출한 상태에서, 게이트 드라이버 IC(141)를 COG실장한다.
COG단자(22)의 근방에는, 접속부(23)가 설치된다. 접속부(23)는, 게이트 드라이버 IC(141)와 게이트 배선(131) 사이에 접속된다. 접속부(23)는, 게이트 인회 배선(131a)의 일부에 배치되어 있다. 예를 들면 접속부(23)는, COG단자(22)와 게이트 인회 배선(131a) 사이 또는, 게이트 인회 배선(131a)의 일부에 형성되어 있다. 본 실시예에서는, 게이트 드라이버 IC(141)의 외형단의 내측에 접속부(23)가 배치된다. 따라서, 접속부(23)는, 게이트 드라이버 IC(141)의 바로 아래에 배치된다. 이에 따라 게이트 드라이버 IC(141)바로 아래의 잉여 스페이스를 사용할 수 있기 때문에, 액틀 영역(12)의 증가를 방지할 수 있다.
접속부(23)는 좌측 게이트 인회 배선(131a)의 배선 저항과 우측 게이트 인회 배선(131a)의 배선 저항의 저항차를 보정하는 기능을 가진다. 예를 들면 접속부(23)는, 좌측 게이트 배선(131)과 우측 게이트 인회 배선(131a)의 어느 한쪽에만 배치된다. 이에 따라 좌우로 인회된 각 게이트 인회 배선(131a) 사이의 저항차를 보정한다. 구체적으로는, 도 1에 도시된 액정표시 패널(1)에서는, 접속부(23)는, 배선 저항이 낮은 좌측 게이트 인회 배선(131a)에 대하여 설치된다. 물론, 표시 영역(11) 상하단의 배선 저항차를 보정하기 위해서, 모든 각 게이트 인회 배선(131a)에 접속부를 형성해도 좋다.
도 3을 사용하여, 본 발명에 따른 게이트 드라이버 IC(141)의 접속부(23)에 대해서 구체적으로 설명한다 .도 3은, 이 접속부(23)의 구체적인 구성을 도시하는 모식도이다. 도 3a는 접속부(23)의 구성을 도시하는 상면도, 도 3b는 도 3a의 A-A단면도이다. 도 3에 나타나 있는 바와 같이 접속부(23)에는, 게이트 배선막(231), 배선 절단부(232), 접속 도전막(233), 콘택홀(234), 절연막(236)이 설치된다. 이 접속부(23)에 있어서, 배선층이 일단 변환된다.
게이트 배선막(231)은, 게이트 인회 배선(131a)을 구성하는 도전체로서, 그 일부가 분할되어 있다. 환언하면, 게이트 인회 배선(131a)은 부분적으로 분할되어 있다. 배선 절단부(232)는, 이 게이트 배선막(231)의 분할 부분이며, 게이트 배선막(231)을 전기적으로 절단하고 있다. 즉, 게이트 인회 배선(131a)은 배선 절단부(232)에 의해 절단되어 있다. 게이트 인회 배선(131a)과 게이트 배선(131)은 같은 층에 형성되어 있기 때문에, 실질적으로 동일 재료, 동일막 두께로 되어 있다.
접속 도전막(233)은, 게이트 배선막(231)을 구성하는 도전체보다도 고저항인 도전체로 구성되어 있다. 접속 도전막(233)은, 배선 절단부(232)에 의해 절연 상태의 게이트 배선막(231)끼리를 접속하고 있다. 즉, 접속 도전막(233)은, 절단된 게이트 배선막(231)의 양측에 걸쳐 형성되어 있다. 접속 도전막(233)은, 게이트 배선막(231)의 일부와 중복하는 위치에 형성된다. 접속 도전막(233)은, 대략 사각형의 패턴 형상을 가지고 있다. 또한, 접속 도전막(233)은 사각형에 한정되는 것은 아니다. 접속 도전막(233)의 세로 방향 치수a(폭 a)는 좌우로 인회된 게이트 배선(131)간의 저항차에 따라 적절히 설계된다. 그와 함께, 배선 절단부(232)의 가로 방향의 치수 b(길이 b), 즉 분할된 게이트 배선막(231)의 간격도 또한 좌우로 인회된 게이트 배선(131)간의 저항차에 따라 적절히 설계된다. 이들 폭 a 및 길이 b의 적어도 한쪽의 치수를 설정함으로써, 접속부(23)가 좌우로 된 게이트 인회 배선(131a) 간의 저항차를 보정한다. 즉, 좌측의 게이트 인회 배선(131a)에서는, 접속부(23)의 저항을 높게 한다. 이에 따라 좌의 게이트 인회 배선(131a)의 저항값을 조정할 수 있다.
구체적으로는, 배선길이가 짧은 게이트 인회 배선(131a)에서는, 접속부(23)에서 고저항이 되도록 치수를 설정한다. 예를 들면 게이트 드라이버 IC(141)가 좌측에 배치되어 있기 때문에, 좌측 게이트 인회 배선(131a)은, 배선길이가 짧아진다. 따라서, 좌측 게이트 인회 배선(131a)에 설치되는 배선 절단부(232)의 길이 b를 길게 한다. 또는, 접속 도전막(233)의 폭 a를 좁게 한다. 물론, 길이 b 및 폭 a의 한쪽만을 바꾸어도 되고, 양쪽을 바꾸어도 된다. 보다 구체적으로는, 게이트 인회 배선(131a)의 배선길이가 짧아지는 만큼, 길이 b를 길게 한다. 또는, 배선길이가 짧아지는 만큼, 폭 a를 좁게 한다. 절단된 게이트 인회 배선(131a)은, 접속 도전막(233)에 의해 직렬로 접속된다. 따라서, 접속 도전막(233)이, 게이트 인회 배선(131a)의 저항차에 따른 저항값을 가지도록 치수를 결정할 수 있다. 예를 들면 가장 저항값이 높은 게이트 인회 배선(131a)에 맞추도록, 접속 도전막(233)의 치수를 설정할 수 있다.
게이트 배선막(231) 위에는, 절연막(236)이 형성되어 있다. 절연막(236)은 게이트 배선막(231)을 덮도록 형성되어 있다. 절연막(236)의 일부에는 콘택홀(234)이 형성되어 있다. 콘택홀(234)은, 게이트 배선막(231)과 접속 도전막(233)을 접속하기 위해 설치된다. 따라서, 이 콘택홀(234)을 통해 게이트 배선막(231)과 접속 도전막(233)이 접속된다. 콘택홀(234)은, 게이트 배선막(231)의 배선 절단부(232)측의 단부 근방에 형성되어 있다. 게이트 배선막(231)의 절단 개소의 양측에는 각 각 2개의 콘택홀(234)이 형성되어 있다. 이에 따라 하나의 콘택홀(234)에 접속 불량이 발생한 경우에도, 확실하게 접속할 수 있다.
도 3b에 나타나 있는 바와 같이, 게이트 배선막(231)은, 어레이 기판(2)위에, 절단된 상태로 패터닝 되어 있다. 이 게이트 배선막(231)위에 절연막(236)이 형성되어 있다. 콘택홀(234)은 절연막(236)에 형성되어 있다. 게이트 배선막(231)은 콘택홀(234)에서 부분적으로 노출하고 있다. 게이트 배선막(231)은 배선 절단부(232)에서 분할되고 있다. 배선 절단부(232) 위에서부터 어레이 기판(2) 위에 절연막(236)이 형성되어 있다. 접속 도전막(233)은, 이러한 절연막(236)위에 형성되어, 콘택홀(234)을 통해 게이트 배선막(231)에 접속되어 있다. 접속 도전막(233)의 길이는, 배선 절단부(232)보다도 길어지고 있다. 분할된 게이트 배선막(231)의 양측의 일부와 접속 도전막(233)의 일부가 중복하여 형성되어 있다.
이상과 같이, 본 발명에서는, 접속부(23)는, 좌측 게이트 인회 배선(131a)의 배선 저항과 우측 게이트 인회 배선(131a)의 배선 저항을 보정하여, 이들의 배선 저항을 거의 같게 할 수 있다. 그 때문에, 표시 영역(11) 상하단의 화소간에 있어서의 저항차가 한쪽 인회의 배선간의 저항차와 거의 같게 할 수 있다. 따라서 액정표시 패널(1)의 표시에 있어서, 짝수단의 화소의 게이트 배선(131)의 저항차에 의해 나타나기 쉬운 가로 띠모양의 얼룩을 저감 할 수 있다. 이와 같이, 인회 배선간의 저항을 조정할 수 있어, 저항차를 개선할 수 있다. 따라서, 배선간의 저항차를 저감 할 수 있어 표시 얼룩을 저감 할 수 있다. 본 발명에서는, 게이트 인회 배선(131a)의 각 배선간의 저항 격차에 의한 표시 얼룩을 경감할 수 있을 뿐만 아니 라, 접속부(23)의 접속 도전막(233)의 치수를 조정하는 것만으로 충분하므로, 원하는 저항값을 얻기 위한 배선 인회의 레이아웃 설계 검토 시간을 단축할 수 있다.
여기에서, 게이트 배선막(231)은, 게이트 배선(131)의 형성시에 패터닝할 수 있다. 절연막(236)은, 게이트 절연막과 같은 공정으로 패터닝할 수 있다. 접속 도전막(233)을 화소 전극과 같은 공정으로 패터닝할 수 있다. 이 경우, 접속 도전막(233)은, ITO등의 고저항의 투명 도전막에 의해 형성된다. 즉, 저항차를 보정하기 위한 접속 도전막(233)은, 게이트 배선막(231)보다도 고저항의 도전막으로 형성된다. 이에 따라 제조 공정의 증가를 막을 수 있다. 또한, 콘택홀(234)은, 각 절연막의 패터닝 공정으로 형성할 수 있다. 이에 따라 제조 공정의 증가를 방지할 수 있다.
또한, 접속부(23)는 소스 인회 배선(132a)에 대해서도 이용할 수 있다. 즉, 소스 드라이버 IC(142)의 위치에 따라, 소스 인회 배선(132a) 사이에 저항차가 발생하게 된다. 예를 들면 도 1에서는, 소스 드라이버 IC(142)가 좌우 방향에 있어서 표시 영역의 중앙보다도 우측에 배치되어 있다. 따라서, 좌단의 소스 인회 배선(132a)은, 배선길이가 더욱 길어진다. 이와 같이, 소스 인회 배선(132a)의 저항값이 다른 경우, 소스 인회 배선(132a)에 대해서도 접속부(23)를 형성할 수 있다. 이에 따라 표시 패널의 표시에 있어서, 소스 인회 배선(132a)의 좌우의 저항차에 의해 발생하는 세로 띠 모양의 얼룩이 발생하는 것을 방지할 수 있다.
또한, 각 드라이버 IC의 배치에 따라서는, 소스 인회 배선(132a)이, 표시 영역(11)의 상하에 형성되는 경우가 있다. 이 경우, 상기의 접속부(23)를 소스 인회 배선(132a)에 형성함으로써, 배선간의 저항값을 보정할 수 있다. 이에 따라 표시 얼룩을 저감 할 수 있다.
이 경우, 접속부(23)는, 도 3c와 같이 된다. 소스 인회 배선(132a)은, 상층 절연막(236b)과 하층 절연막(236a) 사이의 도전층으로 형성되어 있다. 따라서, 화소 전극과 같은 층의 투명 도전막을 접속 도전막(233)으로서 이용할 수 있다. 소스 드라이버 IC(142)의 근방에 접속부(23)를 형성할 수 있다. 이에 따라 배선간의 저항차를 저감 할 수 있고, 표시 얼룩을 저감 할 수 있다.
예를 들면 게이트 인회 배선(131a)에 있어서, 접속 도전막(233)의 치수를 결정하는 방법에 대하여 설명한다. 우선, 배선 절단부(232)가 설치되지 않는 게이트 인회 배선(131a)을 배선 배치에 맞추어서 패턴 갯수를 결정하고, 각각의 게이트 인회 배선(131a)의 저항값을 산출하여. 복수의 게이트 인회 배선(131a)간의 저항값의 차를 구한다. 이 저항값의 차이에 따라, 배선 절단부(232)의 길이 및 접속 도전막(233)의 폭등을 결정한다. 이에 따라 인회 배선간의 저항값의 차이를 저감 할 수 있다. 또한 소스 인회 배선(132a)에 대해서도 마찬가지로 접속부(23)의 치수를 결정할 수 있다.
접속부(23)의 위치는, 도 2에서 나타낸 게이트 드라이버 IC(141)의 근방 또는 소스 드라이버 IC(142)의 근방에 한정되는 것은 아니다. 이하에 다른 실시예로서 접속부(23)의 구성, 배치의 변동에 대하여 설명한다. 또한, 접속부(23)의 기본적인 구성은, 상기의 구성과 같기 때문에 설명을 생략한다. 따라서, 이하의 실시예에서도, 접속 도전막(233)은 예를 들면 화소 전극과 같은 재료로 이루어지는 고저 항의 투명 도전막으로 형성하는 것이 가능하다.
표시 영역(11)의 좌우측의 한쪽에 있어서도, 표시 영역(11)의 하측에 배치된 게이트 배선(131)과 상측에 배치된 게이트 배선(131)에서, 게이트 인회 배선(131a)의 길이가 다르다. 즉, 표시 영역(11)의 하측에 배치된 게이트 배선(131)은 상측에 배치된 게이트 배선(131)보다도 게이트 드라이버 IC(141)에 가까와진다. 따라서, 하측에 배치되어 있는 게이트 배선(131)에 접속되는 게이트 인회 배선(131a)의 길이는, 상측에 배치되어 있는 게이트 배선(131)에 접속되는 게이트 인회 배선(131a)보다도 짧아진다. 환언하면 외측의 게이트 인회 배선(131a)만큼 배선길이가 길어진다. 이렇게, 복수의 게이트 인회 배선(131a)은, 다른 길이를 가지고 있다. 따라서, 상기의 접속부(23)에 의해, 상측과 하측의 배선간의 저항을 조정해도 된다.
실시예 2.
이 실시예에서는, 접속부(23)가 액틀 영역(12)안의 표시 영역(11)의 측단변 근방에 설치된다. 예를 들면 접속부(23)를 도 4a와 같이, 표시 영역(11)의 근방에 설치할 수 있다. 도 4a와 같이, 접속부(23)는, 표시 영역(11) 가로의 공통 CS배선(71)의 외측에 배치되어 있다. 이 접속부(23)는, 화소(16)측의 게이트 배선(131)과 게이트 인회 배선(131a) 사이에 접속되어 있다. 예를 들면 게이트 드라이버 IC(141)의 외형단에서 COG단자(22) 사이에 접속부(23)가 들어가지 않은 경우에는, 접속부(23)를 표시 영역(11)의 가로에 배치할 수 있다. 이것에 의해, 게이트 드라이버 IC(141)의 사이즈를 변경하지 않고, 간편하게 접속부(23)를 배치하는 것이 가능하게 된다.
상기한 바와 같이, 접속부(23)가 게이트 드라이버 IC(141)의 외형단으로부터 COG단자(22) 사이에 들어가지 않는 경우라도, 배선간의 저항을 조정할 수 있다. 본 실시예와 같이, 액틀 영역(12)의 하부로부터 측부에 걸쳐 있는 게이트 인회 배선(131a) 중간에 접속부(23)를 형성해도 된다. 즉, 게이트 드라이버 IC(141)와 접속하기 위한 단자와, 게이트 배선(131) 사이에 접속부(23)를 설치하면 된다. 물론, 이 경우, 접속부(23)를 좌우의 게이트 인회 배선(131a)에 각각 형성한다. 즉, 인회가 표시 영역(11)의 양측에서 행해지고 있을 경우, 표시 영역(11)의 좌우 양측에 각각, 접속부(23)를 배치한다. 또한 소스 인회 배선(132a)의 접속부(23)를 표시 영역(11)의 하단변 근방에 설치했을 경우, 도 4b와 같이 된다. 이에 따라 배선간의 저항차를 저감 할 수 있어, 표시 얼룩을 저감 할 수 있다.
실시예 3.
이 실시예에서는, 접속부(23)를 게이트 드라이버 IC(141)의 바로 아래와, 표시 영역(11)의 측단변 근방의 양쪽에 설치하고 있다. 즉, 저항차가 커서, 접속부(23)의 치수가 커질 경우, 접속부(23)를 게이트 드라이버 IC(141)의 바로 아래와, 표시 영역(11)의 측단변 근방의 양쪽에 설치해도 된다. 이와 같이, 하나의 게이트 인회 배선(131a)의 2개소 이상에 접속부(23)를 형성해도 된다. 접속부(23)의 접속 도전막(233)은 게이트 인회 배선(131a)에 대하여 직렬로 접속된다. 여기에서는, 접속부(23)는, 실시예 1에서 나타낸 게이트 드라이버 IC(141)의 근방과, 실시예 2에서 나타낸 표시 영역(11)의 측단변 근방의 양쪽에 설치하고 있다. 이에 따라 확실하게 저항값을 보정할 수 있다. 즉, 저항값을 보정할 때의 마진을 넓게할 수 있다. 본 실시예에서는, 적어도 한쪽의 접속부(23)에서 저항값을 보정할 수 있다.
예를 들면 도 5b와 같이, 표시 영역(11)의 측단변 근방의 접속부(23)의 치수를 일정하게 하여, 도 5a에 나타내는 바와 같이 게이트 드라이버 IC(141) 근방의 접속부(23)에서 저항값을 조정해도 된다. 여기에서는, 표시 영역(11)의 측단변 근방의 접속부(23)를 게이트 인회 배선(131a)사이에서 동일 형상으로 하고 있다.
또는, 반대 구성으로서, 게이트 드라이버 IC(141) 근방의 접속부(23)를 일정하게 하여, 표시 영역(11)의 측단변 근방의 접속부의 치수로 저항값을 조정해도 된다. 이와 같이, 한쪽의 접속부를 일정하게 하고, 다른 쪽에서 조정함으로써 배치의 설계 시간을 단축할 수 있다.
또한 상기의 구성은, 소스 인회 배선(132a)에 대해서도 적용할 수 있다. 예를 들면 소스 인회 배선(132a)의 접속부(23)를 2개소에 직렬로 설치할 경우, 도 5a 및 도 5와 같이 된다. 이에 따라 배선 사이의 저항차를 저감 할 수 있고, 저항값을 보정할 때의 마진을 넓게 할 수 있다. 따라서, 표시 얼룩을 저감 할 수 있다.
실시예 4.
도 6과 같이, 하나의 게이트 인회 배선(131a)에 대하여, 접속부(23)를 병렬로 배치해도 된다. 예를 들면 게이트 배선막(231)을 중간에서 분기하여 패터닝한다. 이것에 의해, 도 6에 나타나 있는 바와 같이, 하나의 게이트 인회 배선(131a)의 일부에 병렬인 2개의 라인이 형성된다. 그리고, 분기 개소에 배선 절단부(232)를 형성한다. 2개의 접속 도전막(233)을, 분기되어 있는 게이트 배선막(231)에 각각 형성한다. 이에 따라 접속 도전막(233)을 병렬로 접속할 수 있다. 따라서, 저항 값의 조정 마진을 넓게할 수 있다. 여기에서, 병렬의 접속부(23) 전체의 저항값은, 단체일 때의 저항값의 절반으로 할 수 있다.
예를 들면 접속부(23)에 설치된 접속 도전막(233)의 저항값이 게이트 인회 배선(131a)의 저항차보다도 높을 경우에 또는, 좌우의 게이트 인회 배선(131a)의 배선 폭 및 배선 길이로 저항조정을 행할 수 없는 경우, 상기의 구성으로 하는 것이 바람직하다. 이에 따라 저항조정을 확실하게 행할 수 있다. 즉, 하나의 접속부(23)에 형성되는 접속 도전막(233)의 최소 저항이 결정되어 있는 경우, 2개의 접속부(23)를 병렬로 접속함으로써,보다 작은 저항차까지 조정할 수 있다. 여기에서, 병렬접속 된 2개의 접속부(23)는 동일한 치수로 한다. 이와 같이, 접속부(23)를 병렬로 배치함으로써, 배선간에서 보정되는 저항값을 1/2로 할 수 있다. 복수의 게이트 인회 배선(131a) 중 적어도 일부의 게이트 인회 배선(131a)에 대하여, 접속부(23)를 병렬로 형성한다. 이에 따라 더욱 미세 조정이 가능해 진다. 따라서, 보다 작은 저항차까지 보정할 수 있으며, 표시 얼룩을 저감 할 수 있다. 또한 병렬 수를 3이상으로 해도 되며, 물론 소스 인회 배선에 대해서도 병렬의 접속부(23)를 설치할 수 있다. 이에 따라 동일한 효과를 얻을 수 있다.
실시예 5.
이 실시예에서는, 도 7에 나타나 있는 바와 같이 게이트 인회 배선(131a)을 2층 배선화하고 있다. 도 7a는, 접속부(23)의 구성을 도시하는 평면도이며, 도 7b는 접속부(23)의 구성을 도시하는 단면도이다. 게이트 인회 배선(131a)에 배선 절단부(232)가 설치되지 않는다. 본 실시예에서는, 접속부(23)에 있어서, 게이트 인회 배선(131a)을 제1도전층(135)과 제2도전층(136)을 가지는 적층구조로 변환한다. 즉, 제1도전층(135)으로 형성되고 있는 게이트 인회 배선(131a)이 중간부터 제1도전층(135)과 제2도전층(136)의 2층으로 구성된다. 환언하면, 게이트 인회 배선(131a)의 일부가, 상하로 병렬 접속된 제1도전층(135)과 제2도전층(136)에서 인회된다. 적층구조가 된 게이트 인회 배선(131a)에, 2개소의 접속부(23)를 설치하여, 1층 구조로 되돌린다. 이와 같이, 하나의 게이트 인회 배선(131a)에 대하여 접속부(23)를 2개소에 형성한다. 이에 따라 게이트 인회 배선(131a)의 일부의 구간이 제1도전층(135)과 제2도전층(136)을 가지는 적층구조가 된다. 즉, 2개소에 설치된 접속부(23) 사이에서는, 게이트 인회 배선(131a)이 적층구조가 된다. 제2도전층(136)은, 제1도전층(135) 위에, 하층 절연막(236a)을 통해 배치되고 있다. 제1도전층(135)과 제2도전층(136)의 접속에 접속 도전막(233)을 사용하고 있다. 즉, 제1도전층(135)과 제2도전층(136)이 겹치는 부분에 제2도전층(136)까지의 콘택홀(234)이 형성되어 있다. 즉, 상층 절연막(236b)에 설치되는 콘택홀(234)을 통해, 접속 도전막(233)과 제2도전층(136)이 접속된다. 상층 절연막(236b)과 하층 절연막(236a)에는, 제1도전층(135)까지의 콘택홀(234)이 형성되어 있다. 따라서, 접속 도전막(233)을 통해, 다른 층에 형성된 제1도전층(135)과 제2도전층(136)을 접속할 수 있다. 여기에서, 절연막(236) 중, 하층 절연막(236a)은 게이트 절연막과 동일층이며, 상층 절연막(236b)은 층간 절연막과 동일층이다.
상기한 바와 같이, 게이트 인회 배선(131a)의 일부를, 제1도전층(135)과 제2도전층(136)을 가지는 적층구조로 한다. 즉, 제1도전층(135)의 단층 구조였던 게이 트 인회 배선(131a)이, 접속부(23)에서 제1도전층(135)과 제2도전층(136)의 적층구조로 변환된다. 여기에서, 제1도전층(135)을 게이트 배선(131)과 같은 층으로 형성하고, 제2도전층(136)을 소스 배선(132)과 같은 층으로 형성할 수 있다. 제1도전층(135)과 제2도전층(136) 사이에는 게이트 절연막과 같은 층의 하층 절연막(235a)이 배치되어 있다. 제2도전층 위에, 층간 절연막과 같은 층의 상층 절연막(236b)이 형성되어 있다. 하층 절연막(236a) 및 상층 절연막(236b)에 설치된 콘택홀(234)을 통해 접속 도전막(233)과 제1도전층(135)이 접속하고, 상층 절연막(236b)에 설치된 콘택홀을 통해 제2도전층(136)이 접속 도전막에 접속되고 있다. 제 2도전층(136)의 치수로 저항 조정을 행할 수 있다. 예를 들면 2개의 접속부(23)간의 거리를 길게함으로써, 적층구조의 거리가 길어진다. 즉, 접속부(23)간의 거리를 길게 하면 제2도전층(136)이 길어지므로, 게이트 인회 배선(131a)전체의 저항을 작게 할 수 있다. 이와 같이, 접속부(23)간의 거리에 따라 배선 저항을 조정할 수 있다. 혹은, 2개의 접속부(23)간에 있어서, 제2도전층(136)의 폭을 조정한다. 이에 따라 적층구조 구간의 저항이 작아지고, 게이트 인회 배선(131a)전체의 저항을 작게할 수 있다. 이와 같이, 적층구조 중 제2도전층(136)의 길이 및 폭을 조정하는 것으로, 저항조정을 용이하게 행할 수 있다. 따라서, 제2도전층(136)의 폭이나, 길이에 따라 저항차를 개선할 수 있다. 또한, 실시예 1∼3과 마찬가지로 접속 도전막(233)의 길이나 폭에 의해, 저항조정을 행해도 된다. 이와 같이, 접속부(23)에 있어서 적층구조로 변환된 제1도전층(135) 및 제2도전층(136)을, 단자측 및 게이트 배선(131)측에서 다시 접속한다. 이에 따라 게이트 인회 배선(131a)의 일부가 적층구조가 되어 저항 값을 저감 할 수 있다.
도 8a, 도 8b와 같이,접속부(23)를 표시 영역(11)의 측단변 근방과, 게이트 드라이버(141)의 근방에 배치할 수 있다. 접속부(23)를 표시 영역(11)의 측단변 근방과, 게이트 드라이버 IC(141)의 근방의 2개소에 형성된 접속부(23)사이의 적층 구조에 있어서의 제2도전층(136)의 길이나 폭을 바꾸어 저항 조정을 행한다. 여기에서는, 게이트 드라이버 IC(141)의 외형단의 외측에, 접속부(23)가 형성되어 있다. 게이트 드라이버 IC(141)측의 접속부(23)의 위치에 따라 저항조정을 행한다. 이에 따라 배선간의 저항차를 저감 할 수 있고, 표시 얼룩을 저감 할 수 있다. 물론, 표시 영역(11)의 단변측의 접속부(23)의 위치에 의해, 저항조정해도 된다. 2개소의 접속부(23) 간의 적층구조에 있어서의 제2도전층(136)의 길이, 폭에 의해, 저항조정을 행한다. 상기의 구성은, 소스 인회 배선(132a)에 대해서도 적용할 수 있다. 즉, 도 8b 및 도 8c와 같이, 2개소에 접속부(23)를 배치한다. 제2도전층(136)의 길이, 폭에 의해 저항을 조정할 수 있다. 이와 같이, 본 실시예에 따른 배선구조에 의해, 저항조정을 간단한 구성으로 행할 수 있다.
실시예 1∼5에 기재된 배선구조를 표시장치에 적용함으로써, 표시 얼룩을 저감 할 수 있다. 상기의 배선구조는, 액정표시장치에 한정되지 않고, 유기 EL표시장치등의 플랫 패널 디스플레이에 적합하다. 또한 어레이 기판(2)이외의 배선 기판에 적용해도 된다. 실시예 1∼5에 기재된 배선구조를 주사 신호 배선이나 화상 신호 배선까지의 인회 배선에 적용하는 것이 가능하다. 이에 따라 표시 얼룩을 저감 할 수 있다.
실시예 1∼5를 조합하거나, 복수의 인회 배선의 일부에만 적용해도 되며, 또한 실시예 1∼5는, 도 1에 나타낸 구성과 다른 액정표시 패널(1)에 대해서도 적용가능하다.
실시예 6.
본 실시예에 따른 액정표시 패널의 구성에 대해 도 9를 사용하여 설명한다. 도 9는, 실시예 1∼5를 적용할 수 있는 액정표시 패널의 다른 구성예를 도시하는 평면도이다. 도 9에 나타나 있는 바와 같이 액틀 영역(12)을 좁게 하기 위해, 표시 영역(11)의 하측과 상측에서, 게이트 인회 배선(131a)이 다른 측부에 형성되어 있는 경우가 있다. 예를 들면 표시 영역(11)의 하측의 게이트 배선(131)에 대응하는 게이트 인회 배선(131a)은, 액틀 영역(12)의 좌측부를 지나고 있다. 한편, 표시 영역(11)의 상측의 게이트 배선(131)에 대응하는 게이트 인회 배선(131a)은, 액틀 영역(12)의 우측부를 지나고 있다. 이러한 구성에 있어서도, 표시 영역(11)의 상측과 하측의 경계에서, 표시 얼룩이 발생하기 쉬워진다. 이러한 구성의 액정표시 패널(1)에 대해서도, 실시예 1∼5의 배선구조를 적용함으로써, 표시 얼룩을 저감 할 수 있다. 예를 들면 경계부의 게이트 배선(131)의 전후에서, 좌측 인회 배선(131) 측에, 접속부(23)를 설치한다. 그리고, 좌측 인회 배선(131a)과 우측 인회 배선(131a)의 저항값이 일치하도록, 좌측 인회 배선(131a)의 저항을 높게 한다. 혹은, 실시예 5에서 나타내는 바와 같이, 좌측 인회 배선(131)의 2개소에 접속부(23)를 형성한다. 그리고, 적층구조 구간에 있어서의 제2도전층(136)의 길이, 폭을 조정하여, 좌측 인회 배선(131a)과 우측 인회 배선(131a)의 저항값을 일치시킨다. 또 한, 여기에서는, 표시 영역(11)을 상측과 하측으로 2분할한 경우에 대해서 나타냈지만, 같은 비율로 분할하는 구성에 한정되는 것이 아니다. 예를 들면, 상측 1/3, 하측 2/3로 분할해도 된다.
또한, 상하로 분할한 표시 영역(11)의 상측 또는 하측의 각각에 있어서, 배선 저항을 조정하는 것도 가능하다. 여기에서는, 게이트 드라이버 IC(141)는, 액틀 영역(12)의 하부에 형성되어 있다. 따라서, 표시 영역(11)의 상측의 게이트 배선(131)만큼, 게이트 드라이버 IC(141)에서 멀어진다. 상측의 게이트 배선(131)에 대한 게이트 인회 배선(131)에서는, 배선길이가 길어지고, 배선 저항이 높아진다. 여기에서, 게이트 드라이버 IC(141)로부터 가까운 위치에 있는 게이트 배선(131)에서 순서대로 접속부(23)의 저항값을 바꾸어 간다. 즉, 게이트 배선(131)과 게이트 드라이버 IC(141)의 거리가 가까와 짐에 따라, 그 게이트 인회 배선(131a)의 접속부(23)의 저항값을 높게하면 된다. 이 경우, 오른쪽의 게이트 인회 배선(131a)의 외측만큼, 고저항이 되도록 접속부(23)의 치수를 설정하면 된다. 이 경우도, 실시예 1∼5에서 나타낸 접속부(23)를 적용할 수 있다. 이에 따라 상측 또는 하측에 있어서의 인회 배선(131a)의 배선 저항을 일치시킬 수 있다. 따라서, 표시 얼룩을 저감 할 수 있다.
실시예 7.
본 실시예에 따른 액정표시 패널의 구성에 대해서 도 10을 사용하여 설명한다. 도 10은, 실시예 1∼5를 적용할 수 있는 액정표시 패널의 다른 구성예를 도시하는 평면도이다. 도 10에 나타나 있는 바와 같이 게이트 드라이버 IC(141)와 소스 드라이버 IC(142)를 공통의 드라이버 IC로 형성하는 경우도, 상기와 같은 문제가 발생한다. 도 10에 나타나 있는 바와 같이 액정표시 패널(1)은, 배선(131, 132)이 접속된 단일의 드라이버 IC(150)를 가진다. 이 액정표시 패널(1)에서는, 게이트 배선(131)은, 도 9의 액정표시 패널(1)과 동일하게 배치되어 있는 데 대해, 소스 배선(132)은 중앙에서 대칭으로 배치되어 있다. 그 때문에 외측(드라이버 IC(150)의 좌우측)의 소스 배선(132)의 배선길이는, 내측(드라이버 IC(150)의 중앙측)의 소스 배선(132)의 배선 길이보다도 길다. 그 때문에, 외측의 소스 배선(132)의 배선 저항은, 내측의 소스 배선(132)의 배선 저항보다도 높아진다. 이러한 구성의 액정표시 패널(1)에 대해서도, 실시예 1∼5의 배선구조를 적용함으로써, 표시 얼룩을 저감 할 수 있다.
실시예 8.
실시예 1∼5에서는, 액정표시 패널의 게이트 인회 배선 또는 소스 인회 배선에 본 발명에 따른 배선구조를 적용한 경우에 관하여 설명했지만, 본 실시예에서는, 상기의 배선구조를 검사 회로와 접속되는 검사용 인회 배선에 적용하는 경우에 대하여 설명한다. 검사 회로는, 표시 패널의 조립후의 표시 검사에서 사용하는 간이 점등 검사에 이용된다.
도 11은 검사 단자군(62)과 검사 회로(510)의 구성을 모식적으로 도시하는 도면이다. 도 11과 같이, 드라이버 IC(150)의 바로 아래가 되는 위치에 우측 게이트 배선용 검사 회로(511), 좌측 게이트 배선용 검사 회로(512), 소스 배선용 검사 회로(513)가 배치되어 있다. 여기에서, 드라이버 IC(150)는, 예를 들면 상기의 게 이트 드라이버 IC(141)와 소스 드라이버 IC(142)를 공통화한 것이다. 우측 게이트 배선용 검사 회로(511), 좌측 게이트 배선용 검사 회로(512), 소스 배선용 검사 회로(513)는, 어레이 기판(2)위에 형성되어 있다.
우측 게이트 배선용 검사 회로(511), 좌측 게이트 배선용 검사 회로(512), 소스 배선용 검사 회로(513)는, 검사 단자군(62)과 떨어진 배치로 되어 있다. 즉, 검사 단자군(62)은, 검사 회로(510)의 외측에 배치되어 있다.
검사 회로(510)는, 우측 게이트 배선용 검사 회로(511), 좌측 게이트 배선용 검사 회로(512), 소스 배선용 검사 회로(513)를 가진다. 검사 단자군(62)은, TEST-우측 게이트 단자(521), TEST-좌측 게이트 단자(522), R의 테스트 신호를 입력하는 TEST-R단자(523), G의 테스트 신호를 입력하는 TEST-G단자(524), B의 테스트 신호를 입력하는 TEST-B단자(525), 검사 회로를 온 오프하는 스위치 신호를 입력하는 스위치 단자(526), COMMON단자(527)를 가진다. 우측 게이트 배선용 검사 회로(511)는, TEST-우측 게이트 단자(521), 스위치 단자(526)에 접속되어 있다. 좌측 게이트 배선용 검사 회로(512)는, TEST-좌측 게이트 단자(522), 스위치 단자(526)에 접속되어 있다. 소스 배선용 검사 회로(513)는, TEST-R단자(523), TEST-G단자(524), TE ST-B단자(525), 스위치 단자(526)에 접속되어 있다. COMMON단자(527)는, 표시 영역(11)의 공통 CS배선(71)이나 대향 기판의 대향 전극 등 COMMON신호계에 접속되어 있다.
소스 배선용 검사 회로(513)와, TEST-R단자(523), TEST-G단자(524), TEST-B단자(525)의 각 단자 사이에는, 각각의 배선 인회 거리는 거의 같아서 큰 차이가 없다. 이에 대하여 좌측 게이트 배선용 검사 회로(512)와 TEST-좌측 게이트 단자(522) 사이의 배선 인회 거리는, 우측 게이트 배선용 검사 회로(511)와 TEST-우측 게이트 단자(521) 사이의 배선 인회 거리에 비하여서 길다. 그 때문에 좌측 게이트 배선용 검사 회로(512)와 TEST-좌측 게이트 단자(522) 사이의 배선 저항은, 우측 게이트 배선용 검사 회로(511)와 TEST-우측 게이트 단자(521) 사이의 배선 저항에 비하여 높아지게 된다.
종래는, 이 배선 저항의 차이에 의해, 예를 들면 도 10의 구성에서는, 표시 검사에 있어서 표시 영역(11)의 상하 2분할의 얼룩 모양이 발생하게 된다. 이 저항차이를 억제하기 위해, 우측 게이트 배선용 검사 회로(511)와 TEST-우측 게이트 단자(52) 사이의 배선 폭과, 좌측 게이트 배선용 검사 회로(512)와 TEST-좌측 게이트 단자(522) 사이의 배선 폭을 컨트롤하여, 배선 저항조정을 행하였다.
그러나, 최근, 드라이버 IC(150)의 슈링크(shrink) 화에 따라 검사 회로(50)의 슈링크화도 진행되고, 배선 폭을 컨트롤하여 배선 저항조정을 행할 수 있는 스페이스가 작아지고 있었다. 그 때문에 표시 검사에서는 표시 영역(11)의 상하 2분할 얼룩 상태에서 간이점등 검사를 행하고 있다. 본 발명은, 실시예 1∼5와 같이, 접속부(23)를 우측 게이트 배선용 검사 회로(511)와 TEST-우측 게이트 단자(521) 사이에 배치할 수 있다. 이것에 의해, 좌측 게이트 배선용 검사 회로(512)와 TEST -좌측 게이트 단자(522) 사이의 배선 저항에 맞출 수 있다. 예를 들면 간이점등 검사시의 표시 영역(11)의 상하 2분할 얼룩을 개선할 수 있다. 이에 따라 표시 검사를 확실하게 행할 수 있다.
실시예 1∼8에서 나타낸, 접속부(23)는, 대향 기판의 대향 전극이 형성되지 않는 영역에 배치한다. 또는, 접속부(23)가 설치되는 부분에 대향하는 영역에서는, 대향 기판의 대향 전극을 제거한다. 이와 같이, 접속부(23)는 대향 전극과 대향배치되지 않도록 한다. 즉, 접속부(23)는 대응전극이 설치되지 않는 영역에 형성된다. 이에 따라 단락, 부식을 막을 수 있고, 신뢰성의 저하를 막을 수 있다. 또한, 상기의 실시예 1∼8은 배선 배치에 따라, 적절히 조합하는 것도 가능하다. 또한 일부의 인회 배선에만, 접속부(23)를 형성해도 된다. 상기의 배선구조에서는, 액틀 영역(12)을 이용하고 있기 때문에, 간단한 구성으로 할 수 있다. 또한, 각 드라이버 IC의 수는 2개 이상이어도 된다.
이와 같이, 단자와, 신호선 간의 인회 배선의 저항값을 조정하는 것으로, 표시 얼룩을 저감 할 수 있다.
본 발명에 의하면, 인회 배선 사이의 저항을 간단히 조정할 수 있는 배선구조 및 표시장치를 제공할 수 있다.

Claims (11)

  1. 기판 위에 형성된 길이가 다른 복수의 인회 배선과,
    상기 복수의 인회 배선에 대응하여 설치되고, 상기 인회 배선을 절단하는 복수의 배선 절단부와,
    상기 배선 절단부에서 절단된 인회 배선을 접속하는 접속부를 구비하고,
    상기 접속부에는, 상기 배선 절단부에 의해 절단된 인회 배선을 도통시키는 접속 도전막이 형성되고,
    상기 복수의 인회 배선간의 저항차에 따라, 상기 접속 도전막의 폭 및 상기 배선 절단부의 길이 중 적어도 한쪽이, 상기 복수의 인회 배선 사이에서 변화되고 있는 것을 특징으로 하는 표시장치용 배선기판.
  2. 기판 위에 형성된 제1도전층을 가지는 복수의 인회 배선과,
    상기 제1도전층 위에 설치된 제2도전층과,
    상기 제1도전층과 상기 제2도전층 사이에 배치된 하층 절연막과,
    상기 복수의 인회 배선에 대응하여 설치되고, 상기 인회 배선의 일부의 구간을 상기 제1도전층과 상기 제2도전층을 가지는 적층구조로 하도록 상기 인회 배선의 2개소에 설치된 접속부와,
    상기 접속부에 있어서 상기 제1도전층과 상기 제2도전층을 접속하는 접속 도전막을 구비하고,
    상기 2개소에 설치된 상기 접속부에 있어서, 상기 제2도전층의 폭 및 길이 중 적어도 한쪽이, 상기 복수의 인회 배선 사이의 저항차에 따라 상기 복수의 인회 배선 사이에서 변화되고 있는 것을 특징으로 하는 표시장치용 배선기판.
  3. 제 2항에 있어서,
    상기 접속 도전막이 상기 복수의 인회 배선 사이의 저항차에 따라, 상기 접속 도전막의 폭 및 길이 중 적어도 한쪽이, 상기 복수의 인회 배선 사이에서 변화되고 있는 것을 특징으로 하는 표시장치용 배선기판.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 접속 도전막이 상기 인회 배선보다도 고저항 재료로 형성되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 접속 도전막이 하나의 상기 인회 배선에 대하여 병렬로 접속되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 표시장치용 배선기판의 표시 영역 내에 형성되어, 상기 인회 배선과 각각 접속되는 복수의 신호 배선과,
    상기 표시 영역의 외측의 액틀 영역에 설치되어, 상기 신호 배선에 신호를 공급하는 구동회로를 더 구비하고,
    상기 복수의 인회 배선이 상기 액틀 영역에 형성되고,
    상기 구동회로의 근방에 상기 접속 도전막이 형성되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 표시장치용 배선기판의 표시 영역 내에 형성되어, 상기 복수의 인회 배선과 각각 접속되는 복수의 신호 배선과,
    상기 복수의 인회 배선이 상기 표시 영역의 외측에 배치된 액틀 영역에 형성되고,
    상기 표시 영역의 단변 근방에 상기 접속 도전막이 형성되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  8. 제 7항에 있어서,
    상기 접속 도전막이 표시 영역의 대향하는 2단변 근방에 각각 배치되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 표시장치용 배선기판의 표시 영역 내에 설치된 투명화소 전극을 더 갖고,
    상기 투명화소 전극과 같은 투명 도전막에 의해, 상기 접속 도전막이 형성되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기판과 대향배치되어, 대향 전극을 가지는 대향 기판을 더 구비하고,
    상기 접속부는 상기 대향 전극이 설치되어 있는 영역 이외에 형성되어 있는 것을 특징으로 하는 표시장치용 배선기판.
  11. 청구항 1항 내지 청구항 3항 중 어느 한 항에 기재된 표시장치용 배선기판을 가지는 것을 특징으로 하는 표시 장치.
KR1020070057646A 2006-06-20 2007-06-13 표시장치용 배선기판 및 표시장치 KR100865332B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00169987 2006-06-20
JP2006169987A JP2008003134A (ja) 2006-06-20 2006-06-20 配線構造、及び表示装置

Publications (2)

Publication Number Publication Date
KR20070120886A KR20070120886A (ko) 2007-12-26
KR100865332B1 true KR100865332B1 (ko) 2008-10-27

Family

ID=38918806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057646A KR100865332B1 (ko) 2006-06-20 2007-06-13 표시장치용 배선기판 및 표시장치

Country Status (5)

Country Link
US (1) US20080007683A1 (ko)
JP (1) JP2008003134A (ko)
KR (1) KR100865332B1 (ko)
CN (1) CN101093846A (ko)
TW (1) TW200807078A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2495498C1 (ru) * 2010-01-13 2013-10-10 Шарп Кабусики Кайся Подложка матрицы и жидкокристаллическая панель отображения

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880693B2 (en) * 2006-07-20 2011-02-01 Sony Corporation Display
JP5398158B2 (ja) * 2008-03-27 2014-01-29 三菱電機株式会社 パターン形成方法、及び配線構造、並びに電子機器
CN101910932B (zh) * 2008-04-17 2013-06-05 夏普株式会社 Tft阵列基板和液晶显示装置
KR101774212B1 (ko) 2008-09-19 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR101202566B1 (ko) * 2008-10-01 2012-11-19 엘지디스플레이 주식회사 액정표시소자
TWI387770B (zh) 2009-01-05 2013-03-01 Chunghwa Picture Tubes Ltd 檢測顯示面板之方法
WO2010092714A1 (ja) * 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
JP5302101B2 (ja) * 2009-05-25 2013-10-02 パナソニック液晶ディスプレイ株式会社 表示装置
JP5536388B2 (ja) * 2009-08-06 2014-07-02 株式会社テラプローブ 半導体装置およびその製造方法
CN102667897A (zh) * 2009-11-18 2012-09-12 夏普株式会社 配线基板和显示装置
JP2011164329A (ja) * 2010-02-09 2011-08-25 Sony Corp 電気光学表示パネル
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
TWI471798B (zh) * 2010-03-12 2015-02-01 Alps Electric Co Ltd Input device
TWI439756B (zh) * 2010-11-17 2014-06-01 Chunghwa Picture Tubes Ltd 面板導電膜配置系統及其方法
CN102682664A (zh) * 2012-05-30 2012-09-19 深圳市华星光电技术有限公司 一种走线结构及显示面板
KR102129336B1 (ko) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR102171465B1 (ko) * 2013-12-18 2020-10-30 엘지디스플레이 주식회사 표시장치
JP6310801B2 (ja) * 2014-07-28 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置
CN104142588B (zh) * 2014-07-30 2017-01-25 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
JP6415271B2 (ja) * 2014-11-26 2018-10-31 三菱電機株式会社 液晶表示装置
CN104640390B (zh) 2014-12-26 2017-10-10 小米科技有限责任公司 窄边框及配置有窄边框的显示器
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置
KR20160102644A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 불량 검출 방법과 이를 운용하는 디스플레이 모듈 및 전자 장치
CN105242466B (zh) * 2015-10-27 2019-01-04 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN109001944A (zh) * 2018-09-12 2018-12-14 东莞通华液晶有限公司 一种降低ito走线电阻的ic走线结构
KR20210030773A (ko) 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
CN110854138B (zh) * 2019-11-25 2022-03-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210103040A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339880A (ja) 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR20040000778A (ko) * 2002-06-25 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치
KR20060124141A (ko) * 2005-05-31 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339880A (ja) 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR20040000778A (ko) * 2002-06-25 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치
KR20060124141A (ko) * 2005-05-31 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2495498C1 (ru) * 2010-01-13 2013-10-10 Шарп Кабусики Кайся Подложка матрицы и жидкокристаллическая панель отображения

Also Published As

Publication number Publication date
JP2008003134A (ja) 2008-01-10
KR20070120886A (ko) 2007-12-26
CN101093846A (zh) 2007-12-26
TW200807078A (en) 2008-02-01
US20080007683A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100865332B1 (ko) 표시장치용 배선기판 및 표시장치
KR101987320B1 (ko) 표시 장치
KR100559375B1 (ko) 표시장치
EP2249199B1 (en) Display device
US9244317B2 (en) Active matrix substrate and display device
US20060103412A1 (en) Display device
US8279151B2 (en) Display device
US20150091788A1 (en) Liquid crystal display device
WO2017138469A1 (ja) アクティブマトリクス基板及び表示パネル
US20020050967A1 (en) Liquid crystal display device
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
JPH10339880A (ja) 液晶表示装置
US20180217431A1 (en) Liquid crystal display panel and liquid crystal display
US20190280013A1 (en) Active matrix substrate and display panel
JP2008064961A (ja) 配線構造、及び表示装置
CN109669306B (zh) 显示装置
KR100592005B1 (ko) 표시 장치용 전극 기판
KR100854027B1 (ko) 화상표시장치
KR100778354B1 (ko) 액정표시장치
KR101328912B1 (ko) 액정표시장치
KR100516053B1 (ko) 평면 구동 액정 표시 장치 및 그 제조 방법
JP5392646B2 (ja) 表示素子用基板装置
KR100309063B1 (ko) 액정표시장치
JPH11352514A (ja) 液晶表示装置
KR100580392B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee