CN105242466B - 一种液晶显示面板 - Google Patents
一种液晶显示面板 Download PDFInfo
- Publication number
- CN105242466B CN105242466B CN201510706494.XA CN201510706494A CN105242466B CN 105242466 B CN105242466 B CN 105242466B CN 201510706494 A CN201510706494 A CN 201510706494A CN 105242466 B CN105242466 B CN 105242466B
- Authority
- CN
- China
- Prior art keywords
- substrate
- cabling
- chip
- impedance
- substrate cabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Abstract
本发明提供一种液晶显示面板,包括:阵列基板、连接在阵列基板的源极侧的源极驱动器、将源极驱动器连接到阵列基板上的多个芯片、连接在阵列基板栅极侧的栅极驱动器、将栅极驱动器连接到阵列基板的多个芯片、位于源极侧且靠近栅极侧的芯片与栅极侧的芯片之间设有第一基板走线连接、相邻栅极侧的芯片之间设有多个其他基板走线,远离源极侧的基板走线的阻抗依次降低。本发明通过由源极侧芯片至栅极侧芯片之间的基板走线、依序到栅极侧相邻芯片之间的基板走线,通过递减调整芯片件基板走线的阻抗,以达到每个芯片所对应液晶面板区域的最终负载阻抗一致,改善横向mura的目的。
Description
技术领域
本发明涉及液晶显示器制造技术领域,尤其设置一种新的液晶显示面板。
技术背景
图1所示为现有液晶显示器的阵列基板的结构示意图,阵列基板100包括显示区域10、连接在阵列基板100的源极侧的源极驱动器20、将源极驱动器20连接到阵列基板100的多个芯片、连接在阵列基板100栅极侧的栅极驱动器40、将栅极驱动器30连接到阵列基板100的多个芯片,栅极驱动器40为阵列基板100的驱动提供信号,栅极驱动器30的各芯片之间通过基板走线(Wire ON Array,简称WOA)进行连接,设定栅极侧有4个芯片,从靠近源极驱动器依序分别为:第一芯片41、第二芯片42、第三芯片43、以及第四芯片44,源极侧靠近第一芯片41的芯片定义为第五芯片51,第一基板走线61连接源极侧的第五芯片51和栅极侧的第一芯片41,第二基板走线62连接第一芯片41和第二芯片42,第三基板走线63连接第二芯片42和第三芯片43,第四基板走线64连接第三芯片43和第四芯片44。
由于信号随芯片的传递逐渐减弱,阵列基板100的栅极侧各区域(block)之存在相关信号差异,其差异为发生图1所示所标示的区域11处,区域12产生横向mura(Block Mura)的原因为:在处理从源极侧传递到栅极侧信号的走线时,目前的设计方法是每一段基板走线的设计(Layout)一般都相同。
假设有如图1所示有4段基板走线61-64,设计每一段的基板走线阻抗均为20Ω,计算如下:
栅极侧的第一芯片41与源极侧第五芯片51之间的阻抗:
RWOA1=20Ω;
栅极侧的第二芯片42与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2=40Ω;
栅极侧的第三芯片43与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2+RWOA3=60Ω;
栅极侧的第四芯片44与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2+RWOA3+RWOA4=80Ω;
这样设计的结果导致栅极侧每颗芯片与源极侧之间的阻抗差异逐渐增大,产生图2所示的横向mura。
发明内容
本发明揭示一种通过调节基板走线的阻抗,改善横向mura目的的液晶显示面板。
本发明提供一种液晶显示面板,包括:阵列基板、连接在阵列基板的源极侧的源极驱动器、将源极驱动器连接到阵列基板上的多个芯片、连接在阵列基板栅极侧的栅极驱动器、将栅极驱动器连接到阵列基板的多个芯片、位于源极侧且靠近栅极侧的芯片与栅极侧的芯片之间设有第一基板走线连接、相邻栅极侧的芯片之间设有多个其他基板走线,远离源极侧的基板走线的阻抗依次降低。
其中,源极到栅极之间的基板走线的阻抗大于或等于栅极侧相邻两个芯片之间的基板走线的阻抗。
其中,源极侧芯片与栅极侧芯片之间的基板走线、依序至栅极侧相邻芯片之间的基板走线,基板走线压接的端子数量越来越多。
其中,设定将栅极驱动器连接到阵列基板的芯片有n个,从靠近源极驱动器依序分别为:第一芯片、第二芯片、第三芯片、…、以及第n芯片,源极侧靠近第一芯片的芯片定义为第(n+1)芯片,所述第一基板走线连接源极侧的第(n+1)芯片和栅极侧的第一芯片,第二基板走线连接第一芯片和第二芯片,第三基板走线连接第二芯片和第三芯片,…、第n基板走线连接第(n-1)芯片和第n芯片,其中,n≥2。
其中,第一基板走线的阻抗、第二基板走线的阻抗、第三基板走线的阻抗、…、第n基板走线的阻抗依次呈递减排列。
其中,第二基板走线的阻抗为第一基板走线的阻抗的一半,第三基板走线的阻抗为第二基板走线的阻抗的一半,…,第n基板走线的阻抗为第(n-1)基板走线的阻抗的一半。
其中,通过采用多根线并列组成基板走线的方向来调整该基板走线的阻抗:第二基板走线组成线条并列的根数比第一基板走线组成线条并列的根数多,第三基板走线组成线条并列的根数第二基板走线组成线条并列的根数多,第四基板走线组成线条并列的根数比第三基板走线组成线条并列的根数多,…,所述第n基板走线组成线条并列的根数比第(n-1)基板走线组成线条并列的根数多。
其中,通过设置蛇形走线称为基板走线的方式调整该基板走线的阻抗:第一基板走线组成线条的长度大于第二基板走线组成线条的长度,第二基板走线组成线条的长度大于第三基板走线组成线条的长度,第三基板走线组成线条的长度大于第四基板走线组成线条的长度,…,第(n-1)基板走线组成线条的长度大于第n基板走线组成线条的长度。
其中,所述第n基板走线压接的端子数量大于第(n-1)基板走线压接的端子数量,…,所述第三基板走线压接的端子数量大于第二基板走线压接的端子数量,所述第二基板走线压接的端子数量大于第一基板走线压接的端子数量。
本发明通过由源极侧芯片至栅极侧芯片之间的基板走线、依序到栅极侧相邻芯片之间的基板走线,通过递减调整芯片间的基板走线的阻抗,以达到每个芯片所对应液晶面板区域的最终负载阻抗一致,改善横向mura的目的。
附图说明
图1所示为现有阵列基板的结构示意图;
图2所示为图1所示阵列基板产生横向mura的结构示意图;
图3所示为本发明阵列基板的第一实施例的构示意图;
图4所示为图3的基板走线的阻抗与图1的基板走线的阻抗对比趋势图;
图5所示为本发明阵列基板的第二实施例的结构示意图;
图6所示为图5在A区域的局部放大图;
图7所示为图5的各基板走线压接端子的示意图。
具体实施方式
如图3所示为本发明液晶显示面板的阵列基板的结构示意图,液晶显示面板,包括:阵列基板、连接在阵列基板的源极侧的源极驱动器、将源极驱动器连接到阵列基板上的多个芯片、连接在阵列基板栅极侧的栅极驱动器、将栅极驱动器30连接到阵列基板的多个芯片、位于源极侧且靠近栅极侧的芯片与栅极侧的芯片之间设有第一基板走线连接、相邻栅极侧的芯片之间设有多个其他基板走线,远离源极侧的基板走线的阻抗依次降低。
为了提高源极到栅极之间的基板走线(WOA)的阻抗,使其大于或等于栅极侧两个芯片(IC)之间的基板走线的阻抗,也就是远离源极侧的基板走线的阻抗的值依次降低。
通过调整栅极侧相邻两个芯片之间的基板走线(WOA)的阻抗,使液晶面板栅极方向上的每个区域间的信号引线阻抗随着其与源极间的距离的增加而逐渐降低,距离较远的区域累加的阻抗越来越低,通过调整各个区域之间的整体阻抗匹配,使其趋于一致。
图3是本发明第一实施例的结构示意图,第一实施例与现有技术相比,相邻芯片之间的基板走线的阻抗不相同,在本发明中,相同零件采用同一编号。
本发明阵列基板100包括纵横交错的多根栅极线和多根源极线,显示区域10、连接在阵列基板100的源极侧的源极驱动器20、将源极驱动器20连接到阵列基板100的多个芯片、连接在阵列基板100栅极侧的栅极驱动器30、将栅极驱动器30连接到阵列基板100的n个芯片(n≥2),栅极驱动器30为阵列基板100的驱动提供信号,栅极驱动器30对应的芯片之间、以及栅极驱动器30对应的芯片与源极驱动器20对应的芯片之间均通过基板走线(WireOn Array,简称WOA)进行连接。
设定栅极(Gate)侧有4个芯片,分别为:第一芯片(IC1)41、第二芯片(IC2)42、第三芯片(IC2)43、以及第四芯片(IC3)44,源极(Source)侧靠近第一芯片(IC1)41的芯片定义为第五芯片(IC5)51,第一基板走线(WOA1)71连接源极侧的第五芯片51和栅极侧的第一芯片41,第二基板走线(WOA2)72连接第一芯片41和第二芯片42,第三基板走线(WOA3)73连接第二芯片42和第三芯片43,第四基板走线(WOA4)74连接第三芯片43和第四芯片44。
当栅极(Gate)侧有n个芯片时,第一基板走线(WOA1)71连接源极侧的第五芯片51和栅极侧的第一芯片41,第二基板走线(WOA2)72连接第一芯片41和第二芯片42,第三基板走线(WOA3)73连接第二芯片42和第三芯片43,…,第n基板走线(WOA n)连接第(n-1)芯片和第n芯片。
其中,栅极侧设有4个芯片,相当于将栅极侧分为四个区域,每个区域的端子与对应的芯片进行连接,每个芯片连接多根端子。
为了提高源极到栅极之间的第一基板走线(WOA1)71的阻抗,使其大于或等于栅极侧任一两个芯片(IC)之间的阻抗,通过调整栅极侧相邻两个芯片之间的基板走线(WOA)的阻抗,使每个区域间的信号引线阻抗随着其与源极间的距离的增加而逐渐降低,距离较远的区域累加的阻抗越来越低,通过调整各个区域之间的整体阻抗匹配,使其趋于一致。
第一基板走线(WOA1)71的阻抗、第二基板走线(WOA2)72的阻抗、第三基板走线(WOA3)73的阻抗、、…,第n基板走线(WOA n)7n的阻抗依次呈递减排列。
根据现有技术图1所示每一段的基板走线61-64阻抗均为20Ω,本发明调整如下:增大源极侧的第五芯片51和栅极侧的第一芯片41(Source IC5->Gate IC1)之间的第一基板走线(WOA1)71的阻抗至40Ω;依次减小第二基板走线(WOA2)72、第三基板走线(WOA3)73、第四基板走线(WOA4)74的阻抗分别为20Ω、10Ω、5Ω,在本实施例中,第二基板走线(WOA2)的阻抗为第一基板走线(WOA1)71的阻抗的一半,第三基板走线(WOA3)73的阻抗为第二基板走线(WOA2)72的阻抗的一半,第四基板走线(WOA4)74的阻抗为第三基板走线(WOA3)73的阻抗的一半,…,第n基板走线的阻抗为第(n-1)基板走线的阻抗的一半。
根据上面的调整,计算如下:
栅极侧的第一芯片41与源极侧第五芯片51之间的阻抗:
RWOA1=40Ω;
栅极侧的第二芯片42与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2=60Ω;
栅极侧的第三芯片43与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2+RWOA3=70Ω;
栅极侧的第四芯片44与源极侧第五芯片51之间的阻抗:
RWOA1+RWOA2+RWOA3+RWOA4=75Ω;
如图4所示为本发明与现有技术基板走线的趋势的示意图,通过调整,本发明的调整后的各区域之间阻抗差异明显降低,整体曲线区域平缓。
为了使第一基板走线的阻抗、第二基板走线的阻抗、第三基板走线的阻抗、、…,第n基板走线的阻抗依次呈递减排列:通过改变基板走线的排列方式达成,如:通过采用多根线并列组成基板走线的方向来调整该基板走线的阻抗:第二基板走线(WOA2)72组成线条并列的根数比第一基板走线(WOA1)71组成线条并列的根数多,第三基板走线(WOA3)73组成线条并列的根数第二基板走线(WOA2)72组成线条并列的根数多,第四基板走线(WOA4)74组成线条并列的根数比第三基板走线(WOA3)73组成线条并列的根数多,…,所述第n基板走线组成线条并列的根数比第(n-1)基板走线组成线条并列的根数多。
调整基板走线的阻抗的大小,也可以设置蛇形走线的方向,通过改变基板走线的长度,如:第一基板走线(WOA1)组成线条的长度大于第二基板走线(WOA2)72组成线条的长度,第二基板走线(WOA2)72组成线条的长度大于第三基板走线(WOA3)73组成线条的长度,第三基板走线(WOA3)73组成线条的长度大于第四基板走线(WOA4)7组成线条的长度,…,第(n-1)基板走线组成线条的长度大于第n基板走线组成线条的长度。
只要能使第一基板走线的阻抗、第二基板走线的阻抗、第三基板走线的阻抗、、…,第n基板走线的阻抗依次呈递减排列的所有技术方案,都属于本发明的保护范围。
图5至图7为本发明第二实施例的结构示意图,图5结构与现有图1看似相同,相同零件采用同一编号,第一基板走线(WOA1)81连接源极侧的第五芯片51和栅极侧的第一芯片41,第二基板走线(WOA2)82连接第一芯片41和第二芯片42,第三基板走线(WOA3)83连接第二芯片42和第三芯片43,第四基板走线(WOA4)84连接第三芯片43和第四芯片44。
上述第一实施例通过配线调节基板走线(WOA)的阻抗分布的方法对栅极侧芯片的分布及面板的空间要求较高。本第二实施例在不增加基板配线设计难度的前提下,通过栅极侧芯片压接不同的端子数目,来调整区域的整体阻抗。
图6为图5在A区域的放大示意图,栅极侧第三芯片43与栅极侧第四芯片44之间连接的第四基板走线(WOA4)84压接4个端子(pin)。
如图7所述,栅极侧芯片压接不同的端子(pin)数量,具体方案如下:源极侧第五芯片51与栅极侧第一芯片41之间连接的第一基板走线(WOA1)81压接1个端子(pin),栅极侧第一芯片41与第二芯片42之间连接的第二基板走线(WOA2)82压接2个端子(pin),栅极侧第二芯片42与第三芯片43之间连接的第三基板走线(WOA3)83压接3个端子(pin),栅极侧第三芯片43与第四芯片44之间连接的第四基板走线(WOA4)84压接4个端子(pin)。
所述第n基板走线压接的端子数量大于第(n-1)基板走线压接的端子数量,…,所述第三基板走线(WOA3)83压接的端子数量大于第二基板走线(WOA2)82压接的端子数量,所述第二基板走线(WOA2)82压接的端子数量大于第一基板走线压接(WOA1)81的端子数量。
也就是说,通过源极侧芯片与栅极侧芯片之间的基板走线、依序至栅极侧相邻芯片之间的基板走线,基板走线压接的端子数量越来越多。
本发明通过由源极侧芯片至栅极侧芯片之间的基板走线、依序到栅极侧相邻芯片之间的基板走线,通过递减调整芯片件基板走线的阻抗,以达到每个芯片所对应液晶面板区域的最终负载阻抗一致,改善横向mura的目的。
Claims (5)
1.一种液晶显示面板,包括:阵列基板、连接在阵列基板的源极侧的源极驱动器、将源极驱动器连接到阵列基板上的多个芯片、连接在阵列基板栅极侧的栅极驱动器、将栅极驱动器连接到阵列基板的多个芯片、位于源极侧且靠近栅极侧的芯片与栅极侧的芯片之间设有第一基板走线连接、相邻栅极侧的芯片之间设有多个其他基板走线,其特征在于:远离源极侧的基板走线的阻抗依次降低,设定将栅极驱动器连接到阵列基板的芯片有n个,从靠近源极驱动器依序分别为:第一芯片、第二芯片、第三芯片、…、以及第n芯片,源极侧靠近第一芯片的芯片定义为第(n+1)芯片,所述第一基板走线连接源极侧的第(n+1)芯片和栅极侧的第一芯片,第二基板走线连接第一芯片和第二芯片,第三基板走线连接第二芯片和第三芯片,…、第n基板走线连接第(n-1)芯片和第n芯片,其中,n≥2,第一基板走线的阻抗、第二基板走线的阻抗、第三基板走线的阻抗、…、第n基板走线的阻抗依次呈递减排列,第二基板走线的阻抗为第一基板走线的阻抗的一半,第三基板走线的阻抗为第二基板走线的阻抗的一半,…,第n基板走线的阻抗为第(n-1)基板走线的阻抗的一半,所述第n基板走线压接的端子数量大于第(n-1)基板走线压接的端子数量,…,所述第三基板走线压接的端子数量大于第二基板走线压接的端子数量,所述第二基板走线压接的端子数量大于第一基板走线压接的端子数量。
2.根据权利要求1所述的液晶显示面板,其特征在于:源极到栅极之间的基板走线的阻抗大于或等于栅极侧相邻两个芯片之间的基板走线的阻抗。
3.根据权利要求1所述的液晶显示面板,其特征在于:源极侧芯片与栅极侧芯片之间的基板走线、依序至栅极侧相邻芯片之间的基板走线,基板走线压接的端子数量越来越多。
4.根据权利要求1所述的液晶显示面板,其特征在于:通过采用多根线并列组成基板走线的方向来调整该基板走线的阻抗:第二基板走线组成线条并列的根数比第一基板走线组成线条并列的根数多,第三基板走线组成线条并列的根数第二基板走线组成线条并列的根数多,第四基板走线组成线条并列的根数比第三基板走线组成线条并列的根数多,…,所述第n基板走线组成线条并列的根数比第(n-1)基板走线组成线条并列的根数多。
5.根据权利要求1所述的液晶显示面板,其特征在于:通过设置蛇形走线称为基板走线的方式调整该基板走线的阻抗:第一基板走线组成线条的长度大于第二基板走线组成线条的长度,第二基板走线组成线条的长度大于第三基板走线组成线条的长度,第三基板走线组成线条的长度大于第四基板走线组成线条的长度,…,第(n-1)基板走线组成线条的长度大于第n基板走线组成线条的长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510706494.XA CN105242466B (zh) | 2015-10-27 | 2015-10-27 | 一种液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510706494.XA CN105242466B (zh) | 2015-10-27 | 2015-10-27 | 一种液晶显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105242466A CN105242466A (zh) | 2016-01-13 |
CN105242466B true CN105242466B (zh) | 2019-01-04 |
Family
ID=55040155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510706494.XA Active CN105242466B (zh) | 2015-10-27 | 2015-10-27 | 一种液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105242466B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207924331U (zh) * | 2018-02-26 | 2018-09-28 | 惠科股份有限公司 | 一种显示装置 |
CN109461399A (zh) * | 2018-12-14 | 2019-03-12 | 惠科股份有限公司 | 显示面板 |
TWI714376B (zh) | 2019-12-04 | 2020-12-21 | 友達光電股份有限公司 | 顯示裝置 |
US20230377506A1 (en) * | 2021-03-29 | 2023-11-23 | Beijing Boe Display Technology Co., Ltd. | Display module and display apparatus |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101059946A (zh) * | 2006-04-20 | 2007-10-24 | 恩益禧电子股份有限公司 | 包含具有灰阶电压产生电路的驱动器ic的液晶显示装置 |
CN101093846A (zh) * | 2006-06-20 | 2007-12-26 | 三菱电机株式会社 | 布线结构和显示装置 |
CN201886246U (zh) * | 2010-11-22 | 2011-06-29 | 康惠(惠州)半导体有限公司 | 液晶显示器的公共电极和扫描电极走线结构及液晶显示器 |
CN102314003A (zh) * | 2010-06-29 | 2012-01-11 | 上海天马微电子有限公司 | 液晶显示面板及其液晶显示装置 |
CN202735642U (zh) * | 2012-09-03 | 2013-02-13 | 京东方科技集团股份有限公司 | 液晶显示面板、液晶显示器及电子装置 |
CN104090401A (zh) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN104216182A (zh) * | 2014-08-22 | 2014-12-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100666317B1 (ko) * | 1999-12-15 | 2007-01-09 | 삼성전자주식회사 | 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법 |
TW584828B (en) * | 2002-06-25 | 2004-04-21 | Chi Mei Optoelectronics Corp | A driving circuit of a liquid crystal display device |
CN1243273C (zh) * | 2002-09-17 | 2006-02-22 | 友达光电股份有限公司 | 使用旁通排线制作玻璃基板及显示器面板的方法及显示器面板 |
KR100977218B1 (ko) * | 2003-10-20 | 2010-08-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 |
KR101217083B1 (ko) * | 2006-01-13 | 2012-12-31 | 삼성디스플레이 주식회사 | 연성회로기판과, 이를 갖는 디스플레이 유닛 및 표시장치 |
KR20070075804A (ko) * | 2006-01-16 | 2007-07-24 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정표시장치 |
KR20080108746A (ko) * | 2007-06-11 | 2008-12-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN101369061A (zh) * | 2008-10-15 | 2009-02-18 | 上海广电光电子有限公司 | 液晶显示面板的驱动方法 |
CN103293808B (zh) * | 2013-05-28 | 2016-03-09 | 深圳市华星光电技术有限公司 | 一种显示装置及其制造方法 |
CN103558703B (zh) * | 2013-10-12 | 2016-08-10 | 深圳市华星光电技术有限公司 | 超窄边框液晶显示器及其驱动电路的cof封装结构 |
CN104076544A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 显示装置 |
-
2015
- 2015-10-27 CN CN201510706494.XA patent/CN105242466B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101059946A (zh) * | 2006-04-20 | 2007-10-24 | 恩益禧电子股份有限公司 | 包含具有灰阶电压产生电路的驱动器ic的液晶显示装置 |
CN101093846A (zh) * | 2006-06-20 | 2007-12-26 | 三菱电机株式会社 | 布线结构和显示装置 |
CN102314003A (zh) * | 2010-06-29 | 2012-01-11 | 上海天马微电子有限公司 | 液晶显示面板及其液晶显示装置 |
CN201886246U (zh) * | 2010-11-22 | 2011-06-29 | 康惠(惠州)半导体有限公司 | 液晶显示器的公共电极和扫描电极走线结构及液晶显示器 |
CN202735642U (zh) * | 2012-09-03 | 2013-02-13 | 京东方科技集团股份有限公司 | 液晶显示面板、液晶显示器及电子装置 |
CN104090401A (zh) * | 2014-06-18 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN104216182A (zh) * | 2014-08-22 | 2014-12-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN105242466A (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105242466B (zh) | 一种液晶显示面板 | |
CN112201165B (zh) | 显示装置以及电子设备 | |
CN104777690B (zh) | 阵列基板及显示装置 | |
DE102012209053B4 (de) | Organische lichtemittierende Anzeigevorrichtungen und Herstellungsverfahren | |
CN108807477A (zh) | Oled显示面板 | |
WO2017092428A1 (zh) | 高速印刷电路板及其差分布线方法 | |
CN100369258C (zh) | 有源元件阵列基板 | |
CN107993581A (zh) | 一种显示面板及显示装置 | |
CN105388646A (zh) | 液晶显示屏及液晶显示屏的色偏补偿方法 | |
CN106653722B (zh) | 显示面板和显示装置 | |
CN101377908A (zh) | 液晶显示器的数据驱动设备和方法 | |
CN102682694B (zh) | 显示面板、平板显示装置及其驱动方法 | |
CN105990339A (zh) | 半导体器件 | |
CN103760693A (zh) | 阵列基板的走线结构 | |
CN107490885A (zh) | 一种显示装置 | |
EP1580808A3 (en) | Method and apparatus for routing differential signals across a semiconductor chip | |
DE102017120763A1 (de) | Galvanischer Einzel-Systemträger-Stacked-Die-Isolator | |
CN106297623A (zh) | 扇出电路及应用其的显示装置 | |
CN107068747A (zh) | 开关元件 | |
CN107966862A (zh) | 显示器及其显示面板、显示器的制作方法 | |
CN114237424B (zh) | 触控显示面板及显示装置 | |
US10204542B2 (en) | Driving device for display panel and display device | |
CN107315878A (zh) | 一种提高信号SI质量的Layout布线结构及布线方法 | |
CN102759828B (zh) | 显示面板的布线结构及像素结构 | |
US20150185574A1 (en) | Thin-film transistor liquid crystal display device and signal line therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |