KR101377891B1 - 어레이 기판 및 액정 표시 패널 - Google Patents

어레이 기판 및 액정 표시 패널 Download PDF

Info

Publication number
KR101377891B1
KR101377891B1 KR1020127020345A KR20127020345A KR101377891B1 KR 101377891 B1 KR101377891 B1 KR 101377891B1 KR 1020127020345 A KR1020127020345 A KR 1020127020345A KR 20127020345 A KR20127020345 A KR 20127020345A KR 101377891 B1 KR101377891 B1 KR 101377891B1
Authority
KR
South Korea
Prior art keywords
wiring
branch
clock
drive circuit
wirings
Prior art date
Application number
KR1020127020345A
Other languages
English (en)
Other versions
KR20120105553A (ko
Inventor
마사히로 요시다
이사오 오가사와라
사또시 호리우찌
다까하루 야마다
신야 다나까
데쯔오 기꾸찌
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20120105553A publication Critical patent/KR20120105553A/ko
Application granted granted Critical
Publication of KR101377891B1 publication Critical patent/KR101377891B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

복수의 스테이지(ST)로 나누어진 게이트 구동 회로(60)가 설치되어 있고, 각 스테이지(ST)에는, TFT 소자 (T1 내지 T4)가 설치되어 있고, 클럭 배선(72, 74)과, 상기 TFT 소자를 접속하는 브랜치 배선(78)이 설치되어 있고, 1개의 브랜치 배선(78A)에 주목한 경우, 브랜치 배선(78A)에 접속되어 있는 TFT 소자 (T1, T3)가 설치되어 있는 스테이지(ST(j-1))와는 서로 다른 스테이지(ST(j))에 설치되어 있는 TFT 소자 (T2, T4)와, 브랜치 배선(78A)을 전기적으로 접속하는 분기 배선(79A, 79B)이 브랜치 배선(78A)으로부터 연장하여 설치되어 있다.

Description

어레이 기판 및 액정 표시 패널{ARRARY SUBSTRATE AND LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 절연 기판에 TFT 소자 등이 설치된 어레이 기판 및 이 어레이 기판이 이용된 액정 표시 패널에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, 이하 「TFT」라 칭함)가 화소의 스위칭 소자로서 이용되고 있는 액티브 매트릭스형 표시 장치는, 응답 속도가 빠르고, 다계조 표시가 용이해서, 텔레비전을 비롯하여, 휴대 전화, 휴대형 게임기, 차량 탑재용 네비게이션 장치 등에 폭넓게 이용되고 있다.
액티브 매트릭스형의 표시 장치는, 통상 TFT 어레이 기판과 대향 기판이 서로 대향하여 배치되고, 이들 기판 사이에 표시 소자(액정, 유기 EL 등)가 시일재에 의해 봉입되어 있다.
(TFT 어레이 기판)
이하, 도 12에 기초하여 TFT 어레이 기판의 개략 구성에 대하여 설명한다.
도 12는 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 12에 도시한 바와 같이, TFT 어레이 기판(20)의 중앙 부분에는 표시 영역(22)이 형성되어 있고, 그 표시 영역(22)에는 화소 전극을 구동하기 위한 표시 구동용 TFT 소자(스위칭 소자)(도시하지 않음)가 매트릭스 형상으로 형성되어 있다.
표시 구동용 TFT 소자의 게이트 전극에는 게이트 배선(42)이 접속되어 있고, 소스 전극에는 소스 배선(44)이 접속되어 있고, 드레인 전극에는 화소 전극(도시하지 않음)이 접속되어 있다.
게이트 배선(42)과 소스 배선(44)은 TFT 어레이 기판(20) 위에 서로 직교하는 방향으로 설치되어 있다. 또한, 게이트 배선(42)과 소스 배선(44)은, 그들이 직교하는 부분에서 서로 전기적으로 접속되지 않도록, TFT 어레이 기판(20) 위의 서로 다른 층에, 절연층을 개재하여 설치되어 있다.
표시 영역(22)의 주위의 영역으로서, TFT 어레이 기판(20)의 기판끝변(26)의 근방 영역에 주변 영역(24)이 형성되어 있고, 그 주변 영역(24)의 좌우측(도 12에 도시하는 화살표 X 방향)에는, 게이트 구동 회로(60)가 설치되어 있다.
게이트 구동 회로(60)는, 게이트 배선(42)과 전기적으로 접속되고, 게이트 배선(42)에 게이트 신호를 인가한다.
주변 영역(24)의 좌우 양측에 게이트 구동 회로(60)가 설치되어 있기 때문에, 1개의 게이트 배선(42)에 대하여, 양측으로부터 신호가 입력되는 경우, 신호의 파형 둔화를 저감할 수 있다. 따라서, 게이트 구동 회로(60)를 구성하는 복수의 TFT 소자(구동용 소자)의 크기를 작게 할 수 있어, 액틀이 좁은 액정 표시 패널(10)을 제공할 수 있다.
또한, 하나의 게이트 배선(42)에 대하여, 편측으로부터 신호가 입력되는 경우에도, 게이트 배선(42)을, 우측의 게이트 구동 회로(60)에 의해 구동되는 그룹과, 좌측의 게이트 구동 회로에 의해 구동되는 그룹으로 나눔으로써, 액정 표시 패널(10)의 좌우의 액틀 영역을 균등하게 할 수 있다.
한편, 주변 영역(24)의 상하측(도 12에 도시하는 화살표 Y 방향)의 일측에는 드라이버(62)가 설치되어 있다.
드라이버(62)는 소스 배선(44)과 전기적으로 접속되고, 소스 배선(44)에 소스 신호를 인가한다.
또한, 양측의 게이트 구동 회로(60)는 클럭 배선 등으로 이루어지는 게이트 구동 회로용 배선과 각각 전기적으로 접속되고, 이 게이트 구동 회로용 배선에는, TFT 어레이 기판(20) 외부의 DC/DC 컨버터나 표시 제어 회로로부터, FPC(Flexible printed circuits) 등을 개재하여, 게이트 구동 회로(60)를 동작시키기 위해 필요한 신호가 공급된다.
또한, 우측의 게이트 구동 회로(60)의 게이트 구동 회로용 배선(도시하지 않음)과, 좌측의 게이트 구동 회로(60)의 게이트 구동 회로용 배선(46)은, 예를 들면, 드라이버(62)가 실장되어 있는 측과 표시 영역(22)을 사이에 두고 반대측에 있어서, 배선(64)으로 상호 접속되어 있다.
양측의 게이트 구동 회로용 배선의 상호 접속에 의해, 우측의 게이트 구동 회로(60)의 게이트 구동 회로용 배선(도시하지 않음)과, 좌측의 게이트 구동 회로(60)의 게이트 구동 회로용 배선(46) 각각에, FPC를 개재하여, 신호를 공급할 필요가 없다. 따라서, FPC폭을 좁게 형성할 수 있어, FPC의 코스트를 저감할 수 있다. 또한, 이 배선(64)은 도 12에 도시한 바와 같이, 소스 배선(44)과는 교차하지 않는 구성이 신호 부하를 저감하는 효과의 점에서 바람직하다.
도 12에 있어서는, 게이트 구동 회로(60)는 표시 영역(22)의 양측에 설치되어 있지만, 편측의 구성도 가능하다. 또한, 게이트 구동 회로용 배선(46)에 공급하는 신호를, 드라이버(62)로부터 공급하는 구성도 가능하다.
이 TFT 어레이 기판(20)과, 대향 기판(도시하지 않음)은, 시일(90)을 개재하여 서로 맞붙임으로써, 액정 표시 패널(10)을 구성하고 있다. 이 시일(90)은, TFT 어레이 기판(20)의 기판끝변(26)을 따라, 그 내측에 액틀 형상으로 설치되어 있다.
(특허문헌 1)
게이트 구동 회로(60)의 구체적인 구성으로서는, 예를 들면 특허문헌 1에 기재된 구성이 있다.
도 13은 특허문헌 1에 기재된 게이트 구동 회로(60)의 개략 구성을 도시하는 블록도이다.
도 13에 도시한 바와 같이, 주변 영역(24)에는, 게이트 구동 회로(60)와 FPC(도시하지 않음)에 접속되는 게이트 구동 회로용 배선(46)이 설치되어 있다.
게이트 구동 회로용 배선(46)으로서, TFT 어레이 기판(20)의 Y 방향을 따라, 줄기 배선으로서의 저전위 전원 배선(70)과, 줄기 배선으로서의 제1 클럭 배선(72)과, 줄기 배선으로서의 제2 클럭 배선(74)과, 줄기 배선으로서의 초기화 배선(76)이 설치되어 있다.
또한, 저전위 전원 배선(70)과, 제1 클럭 배선(72)과, 제2 클럭 배선(74)과, 초기화 배선(76)은, 4개 모두 게이트 구동 회로(60)와 기판끝변(26) 사이, 즉 게이트 구동 회로(60)의 외측에 설치되어 있다.
게이트 구동 회로(60)는, 서로 종속적으로 접속되고, 차례로 게이트 배선(42)에 게이트 신호를 출력하는 복수단의 스테이지 ST를 구비하고 있다. 또한, 각 스테이지 ST는, 게이트 배선(도시하지 않음)과 일대일로 접속되어 있다. 구체적으로는, 각 단 스테이지 ST는 서로 종속적으로 접속되어 있지만, 예를 들면, 제j번째의 스테이지 ST(j)의 세트 단자(도시하지 않음)에는, 전단 스테이지 ST(j-1)의 캐리 출력, 리셋 단자(도시하지 않음)에는, 후단 스테이지 ST(j+1)의 게이트 출력이 입력된다.
게이트 구동 회로용 배선(46)과 게이트 구동 회로(60)는, 가로 방향(X 방향)으로 연신되어 있는 브랜치 배선(78)을 개재하여, 전기적으로 접속되어 있다.
다음으로, 게이트 구동 회로(60)에 대하여 더욱 자세하게 설명한다.
게이트 구동 회로(60)를 구성하는 각 스테이지 ST는, TFT 소자 T1 내지 T13, T15을 구비하고 있다.
예를 들면 (j-1)행째의 스테이지 ST(j-1)에 있어서, TFT 소자 T4는 전단 스테이지 ST(j-2)에 가까운 상측에 배치되고, 전단 스테이지 ST(j-2)로부터 캐리 신호가 입력된다.
TFT 소자 T1, T7, T10, T12, T15은, 제1 클럭 배선(72)의 연결선인 브랜치 배선(78)을 따라 배치되고, 제1 클럭 배선(72)으로부터 클럭 신호가 입력된다.
TFT 소자 T11, T5는, 제2 클럭 배선(74)의 연결선인 브랜치 배선(78)을 따라 배치되고, 제2 클럭 배선(74)으로부터 클럭 신호가 입력된다.
TFT 소자 T6는, 초기화 배선(76)의 연결선인 브랜치 배선(78)을 따라 배치되고, 초기화 배선(76)으로부터 초기화 신호가 입력된다.
TFT 소자 T2, T3, T8, T9, T13은, 저전위 전원 배선(70)의 연결선인 브랜치 배선(78)을 따라 배치되고, 저전위 전원 배선(70)으로부터 TFT 소자의 게이트를 오프하기 위한 저전위 신호가 입력된다.
특허문헌 1 : 일본 특허 출원 공개 제2006-039524호 공보(2006년 2월 9일 공개) 특허문헌 2 : 일본 특허 출원 공표 제2005-527856호 공보(2005년 9월 15일 공표) 특허문헌 3 : 일본 특허 출원 공개 제2008-026865호 공보(2008년 2월 7일 공개)
그러나, 특허문헌 1에 기재된 게이트 구동 회로(60)의 구성은, 각 스테이지 ST에 신호를 인가하는 게이트 구동 회로용 배선(46)이, 게이트 구동 회로(60)와 기판끝변(26) 사이, 즉 게이트 구동 회로(60)의 외측에 배치되어 있어, 게이트 구동 회로용 배선(46)과 게이트 구동 회로(60) 내의 각 TFT 소자를 접속하는 브랜치 배선(78)이 길어지고, 단선 불량 등이 생기기 쉽다고 하는 문제가 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 브랜치 배선의 단선 불량을 억제하면서도, 액틀이 좁은 어레이 기판을 제공하는 데 있다.
상기의 과제를 해결하기 위해서, 본 발명의 어레이 기판은,
절연 기판 위에, 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극이 매트릭스 형상으로 설치되어 이루어지는 어레이 기판으로서,
상기 절연 기판에 있어서, 상기 화소 전극이 매트릭스 형상으로 배치되어 있는 영역이 표시 영역이고,
상기 표시 영역의 주변의 영역이 주변 영역이고,
상기 주변 영역에는, 상기 스위칭 소자를 구동하기 위한 구동 회로가 설치되어 있고,
상기 구동 회로는, 상기 절연 기판의 끝변으로부터 상기 표시 영역을 향하는 방향에 있어서, 상기 끝변과 동일 방향으로 길이 방향을 갖는 복수의 열 부분으로 나누어져 있고,
상기 각 열 부분은, 매트릭스 형상으로 배치된 상기 화소 전극에 있어서의 각 단에 대응한 복수의 단 부분으로 나누어져 있고,
상기 각 단 부분에는 구동용 소자가 설치되어 있고,
상기 주변 영역에는 상기 절연 기판의 끝변과 동일한 방향으로 연신된 복수의 줄기 배선이 설치되어 있고,
상기 줄기 배선 중에서 적어도 하나가, 인접하는 상기 열 부분 사이에 설치되어 있고,
상기 주변 영역에는, 상기 줄기 배선과 상기 구동용 소자를 접속하는 브랜치 배선이 설치되어 있고,
1개의 상기 브랜치 배선에 주목한 경우, 그 브랜치 배선으로부터, 그 브랜치 배선에 접속되어 있는 상기 구동용 소자가 설치되어 있는 상기 단 부분과는 서로 다른 상기 단 부분에 설치되어 있는 상기 구동용 소자와, 주목한 상기 브랜치 배선을 전기적으로 접속하는 분기 배선이 연장하여 설치되어 있는 것을 특징으로 한다.
상기 구성에 의해, 인접하는 상기 열 부분 사이에 설치되어 있는 줄기 배선과, 그 줄기 배선과 상기 구동용 소자를 접속하는 브랜치 배선이 짧아져서 단선 불량의 발생을 저하시킬 수 있다.
또한, 분기 배선이 연장하여 설치되어 있음으로써, 줄기 배선과 구동용 소자를 접속하는 브랜치 배선의 수가 삭감되므로, 수율의 저하를 억제할 수 있다.
또한, 줄기 배선과 브랜치 배선의 교차부가 감소하고, 상기 교차부에서 발생하는 용량을 저감할 수 있기 때문에, 신호 지연을 억제할 수 있다. 또한, 직류 전류 증폭률이 작은 소자를 이용하는 것이 가능해지기 때문에, 각 단 부분을 구성하는 구동용 소자의 사이즈를 작게 할 수 있다. 그리고, 구동 회로를 작게 하는 것이 용이해지므로, 액틀이 좁은 어레이 기판을 제공할 수 있다.
본 발명의 어레이 기판은, 절연 기판 위에, 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극이 매트릭스 형상으로 설치되어 이루어지는 어레이 기판으로서, 상기 절연 기판에 있어서, 상기 화소 전극이 매트릭스 형상으로 배치되어 있는 영역이 표시 영역이고, 상기 표시 영역의 주변의 영역이 주변 영역이고, 상기 주변 영역에는, 상기 스위칭 소자를 구동하기 위한 구동 회로가 설치되어 있고, 상기 구동 회로는, 상기 절연 기판의 끝변으로부터 상기 표시 영역을 향하는 방향에 있어서, 상기 끝변과 동일 방향으로 길이 방향을 갖는 복수의 열 부분으로 나누어져 있고, 상기 각 열 부분은, 매트릭스 형상으로 배치된 상기 화소 전극에 있어서의 각 단에 대응한 복수의 단 부분으로 나누어져 있고, 상기 각 단 부분에는, 구동용 소자가 설치되어 있고, 상기 주변 영역에는, 상기 절연 기판의 끝변과 동일한 방향으로 연신된 복수의 줄기 배선이 설치되어 있고, 상기 줄기 배선 중에서 적어도 하나가, 인접하는 상기 열 부분 사이에 설치되어 있고, 상기 주변 영역에는, 상기 줄기 배선과 상기 구동용 소자를 접속하는 브랜치 배선이 설치되어 있고, 1개의 상기 브랜치 배선에 주목한 경우, 그 브랜치 배선으로부터, 그 브랜치 배선에 접속되어 있는 상기 구동용 소자가 설치되어 있는 상기 단 부분과는 서로 다른 상기 단 부분에 설치되어 있는 상기 구동용 소자와, 주목한 상기 브랜치 배선을 전기적으로 접속하는 분기 배선이 연장하여 설치되어 있는 것을 특징으로 하는 것이다.
그렇기 때문에, 브랜치 배선의 단선 불량을 억제하면서도, 액틀이 좁은 어레이 기판을 제공할 수 있다고 하는 효과를 발휘한다.
도 1은 본 발명의 실시 형태 1에 따른 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 2는 본 발명의 실시 형태 1에 따른 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 단면도이다.
도 3은 본 발명의 실시 형태 1에 따른 변환부의 개략 구성을 도시하는 평면도이다.
도 4는 본 발명의 실시 형태 1에 따른 변환부의 개략 구성을 도시하는 단면도이다.
도 5는 비교용 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 6은 본 발명의 실시 형태 2에 따른 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 7은 본 발명의 실시 형태 2의 변형예에 따른 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 8의 (a)는 본 발명의 실시 형태 3의 변환부(접속부)의 개략 구성의 일례를 도시하는 평면도이며, 도 8의 (b)는 그 단면도이다.
도 9의 (a)는 본 발명의 실시 형태 3의 변환부(접속부)의 개략 구성의 일례를 도시하는 평면도이며, 도 9의 (b)는 그 단면도이다.
도 10은 본 발명의 실시 형태 3의 변환부(접속부)의 개략 구성의 일례를 도시하는 평면도이다.
도 11의 (a)는 본 발명의 실시 형태 3의 변형예의 변환부(접속부)의 개략 구성을 도시하는 평면도이며, 도 11의 (b)는 그 단면도이다.
도 12는 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
도 13은 특허문헌 1의 TFT 어레이 기판의 주요부의 개략 구성을 도시하는 평면도이다.
이하, 본 발명의 실시 형태에 대해서, 상세하게 설명한다.
[실시 형태 1]
본 발명의 일 실시 형태에 대하여 도 1 내지 도 5에 기초하여 설명하면 이하와 같다.
본 실시 형태의 TFT 어레이 기판(20)은, 먼저 도 12에 기초하여 설명한 TFT 어레이 기판(20)과 거의 마찬가지의 개략 구성을 갖고 있다.
도 1은 본 실시 형태의 TFT 어레이 기판(20)의 주요부의 개략 구성을 도시하는 평면도이다.
도 1에 도시한 바와 같이, 어레이 기판으로서의 TFT 어레이 기판(20)의 주변 영역(24)에는, 게이트 구동 회로(60; 60a, 60b)와, FPC(도시하지 않음)에 접속되는 게이트 구동 회로용 배선(46)이 설치되어 있다. 그리고, 구동 회로로서의 상기 게이트 구동 회로(60)에는, 구동용 소자로서의 TFT 소자가 형성되어 있다.
본 실시 형태의 TFT 어레이 기판(20)에서는, 게이트 구동 회로(60)는, TFT 어레이 기판(20)의 X 방향에 있어서, 2개의 구동 회로로 나누어져 있다. 구체적으로는, 상기 X 방향으로, 열 부분으로서의 제1열 구동 회로(60a)와 제2열 구동 회로(60b)가, 상기 게이트 구동 회로(60)로서 설치되어 있다.
또한, 제1열 구동 회로(60a) 및 제2열 구동 회로(60b)는, 각 단에 대응하여, TFT 어레이 기판(20)의 Y 방향에 있어서, 복수개 설치되어 있다(단 부분). 이에 대해서는, 후에 상술한다.
그리고, 본 실시 형태의 TFT 어레이 기판(20)에서는, 상기 게이트 구동 회로용 배선(46)에 대해서, 그 적어도 일부가, 상기 제1열 구동 회로(60a)와 제2열 구동 회로(60b) 사이에 설치되어 있다.
구체적으로는, 게이트 구동 회로용 배선(46)으로서, TFT 어레이 기판(20)의 Y 방향을 따라, 줄기 배선으로서의 저전위 전원 배선(70)과, 줄기 배선으로서의 제1 클럭 배선(72)과, 줄기 배선으로서의 제2 클럭 배선(74)과, 줄기 배선으로서의 초기화 배선(76)이 설치되어 있다. 또한, 기판끝변(26)으로부터 표시 영역(22)쪽을 향하여, 1개의 저전위 전원 배선(70), 계속해서 제1 클럭 배선(72), 제2 클럭 배선(74), 초기화 배선(76)이 설치되어 있다.
여기서, 표시 영역(22)은, 스위칭 소자로서의 표시 구동용 TFT 소자(도시하지 않음)와, 그 표시 구동용 TFT 소자에 접속된 화소 전극(도시하지 않음)이 매트릭스 형상으로 배치된 영역이다.
그리고, 상기 각 게이트 구동 회로용 배선(46) 중에서, 제1 클럭 배선(72)과, 제2 클럭 배선(74)과, 초기화 배선(76)이, 상기 제1열 구동 회로(60a)와 제2열 구동 회로(60b) 사이에 설치되어 있다.
또한, 남은 저전위 전원 배선(70)은 기판끝변(26)과 제1열 구동 회로(60a) 사이에 설치되어 있다.
이하, 본 실시 형태의 TFT 어레이 기판(20)의 주변 영역(24)에 대해서, 보다 자세하게 설명한다.
게이트 구동 회로(60)를 구성하는 제1열 구동 회로(60a)와 제2열 구동 회로(60b)에는, 각 단에 대응하여, 복수의 구동 회로가 Y 방향을 따라서 설치되어 있다.
상세하게는, 상기 제1열 구동 회로(60a) 및 제2열 구동 회로(60b)는, Y 방향으로, 서로 종속적으로 접속된 복수개의 구동 회로로 구성되어 있다.
다시 말해서, 게이트 구동 회로(60)는, 차례로 게이트 배선(42)에 게이트 신호를 출력하는 복수의 스테이지 ST를 구비하고 있다. 또한, 각 스테이지 ST는, 게이트 배선(42)과 일대일로 접속되어 있다.
각 스테이지 ST는, X 방향에 있어서, 나열되어 설치되어 있는 제1열 구동 회로(60a)와 제2열 구동 회로(60b)를 구비하고 있다.
예를 들면, (j-1)행째의 스테이지 ST(j-1)에 있어서, X 방향으로, 제1열 구동 회로(60a1)와 제2열 구동 회로(60b1)가 나열되어 설치되어 있다.
또한, j행째의 스테이지 ST(j)에 있어서, X 방향으로, 제1열 구동 회로(60a2)와 제2열 구동 회로(60b2)가 나열되어 설치되어 있다.
각 제1열 구동 회로(60a)는, 줄기 배선으로서의 저전위 전원 배선(70)과 제1 클럭 배선(72) 사이에 설치되고, 각 제2열 구동 회로(60b)는, 표시 영역(22)과 주변 영역(24)의 경계 부분이며, 표시 영역(22)과 초기화 배선(76) 사이에 설치되어 있다.
또한, 각 제1열 구동 회로(60a)는, TFT 소자 T3과 TFT 소자 T4를 구비하고 있고, 각 제2열 구동 회로(60b)는, TFT 소자 T1과 TFT 소자 T2를 구비하고 있다.
또한, 게이트 구동 회로용 배선(46)과 게이트 구동 회로(60)에 설치된 TFT 소자를 접속하기 위해서, 브랜치 배선(78)이 설치되어 있다. 이 브랜치 배선(78)과, 저전위 전원 배선(70) 및 제1 클럭 배선(72), 제2 클럭 배선(74)과의 접속부(80)에는, 컨택트홀(100)이 형성되어 있다. 그리고, 이 컨택트홀(100)을 개재하여, 게이트 구동 회로용 배선(46)과 게이트 구동 회로(60)는 전기적으로 접속된다.
예를 들면, 스테이지 ST(j-1)에 있어서, TFT 소자 T1, T3은, 제1 클럭 배선(72)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78A)에 접속되고, 제1 클럭 배선(72)으로부터 클럭 신호가 입력된다.
한편, 스테이지 ST(j)에 있어서, TFT 소자 T2는, 브랜치 배선(78A)의 분기 배선(79A)에 접속되고, 제1 클럭 배선(72)으로부터 클럭 신호가 입력된다. 여기서, 브랜치 배선(78A)과, 분기 배선(79A)의 변환부(120)에는, 컨택트홀(100)이 형성되고, 브랜치 배선(78A)과, 분기 배선(79A)은 전기적으로 접속되어 있다.
또한, 각 스테이지 ST에 있어서, 분기 배선(79)은 복수개 설치되어 있어도 된다.
예를 들면, 스테이지 ST(j)에 있어서, TFT 소자 T4는, 브랜치 배선(78A)의 분기 배선(79B)에 접속되고, 제1 클럭 배선(72)으로부터 클럭 신호가 입력된다. 여기서, 브랜치 배선(78A)과, 분기 배선(79B)의 변환부(120)에는, 컨택트홀(100)이 형성되고, 브랜치 배선(78A)과, 분기 배선(79B)은 전기적으로 접속되어 있다.
그리고, 스테이지 ST(j)에 있어서, TFT 소자 T1, T3은, 제2 클럭 배선(74)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78B)에 접속되고, 제2 클럭 배선(74)으로부터 클럭 신호가 입력된다. 또한, 브랜치 배선(78B)의 분기 배선(79C, 79D)은, 후단 스테이지 ST(j+1)(도시하지 않음)에 설치된 TFT 소자에 접속된다. 브랜치 배선(78B)과, 분기 배선(79C, 79D)의 변환부(120)에는, 컨택트홀(100)이 형성되고, 브랜치 배선(78B)과, 분기 배선(79C, 79D)은 전기적으로 접속되어 있다.
이상과 같이, 예를 들면, 스테이지 ST(j)에 있어서, TFT 소자 T2, T4는, 제1 클럭 배선(72)에 전기적으로 접속되고, 제1 클럭 배선(72)으로부터 제1 클럭 신호가 제공되는 한편, TFT 소자 T1, T3은, 제2 클럭 배선(74)에 전기적으로 접속되고, 제2 클럭 배선(74)으로부터 제2 클럭 신호가 제공된다. 여기서, 제1 클럭 배선(72), 제2 클럭 배선(74)으로부터는, 서로 위상이 반전한 신호가 출력된다.
또한, 각 스테이지 ST에 설치된 TFT 소자 T1, T2는, 게이트 배선(42)에 전기적으로 접속되고, 각 스테이지 ST에 설치된 TFT 소자 T2는, 저전위 전원 배선(70)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78)에 접속되고, 저전위 전원 배선(70)으로부터 저전위 신호가 입력된다. 여기서, 저전위 신호란, TFT 소자를 OFF 상태로 하기 위해 TFT 소자의 게이트 전극에 공급하는 신호이다.
본 실시 형태에 있어서, 제1열 구동 회로(60a)와, 제2열 구동 회로(60b) 사이에 줄기 배선으로서의 제1 클럭 배선(72)과, 줄기 배선으로서의 제2 클럭 배선(74)과, 줄기 배선으로서의 초기화 배선(76)이 설치되어 있다. 즉, 상기 각 배선은 게이트 구동 회로(60)의 내측에 배치되어 있다.
상기 구성에 의해, Y 방향으로 연신된 게이트 구동 회로용 배선(46)과, 게이트 구동 회로(60)를 접속하기 위한 브랜치 배선(78)은, 주로, 제1열 구동 회로(60a)와 제2열 구동 회로(60b) 사이에 배치되어, 브랜치 배선(78)이 짧아지고, 단선 불량의 발생을 저하시킬 수 있다.
또한, 본 실시 형태에 있어서는, 제1열 구동 회로(60a)와, 제2열 구동 회로(60b) 사이에 줄기 배선으로서의 제1 클럭 배선(72)과, 줄기 배선으로서의 제2 클럭 배선(74)과, 줄기 배선으로서의 초기화 배선(76)이 설치되어 있는 구성이지만, 이에 한정되지는 않고, X 방향으로, 나열되어 설치된 제1열 구동 회로(60a)와 제2열 구동 회로(60b) 사이에, Y 방향으로 연신되는 게이트 구동 회로용 배선(46)중 적어도 하나를 적절히 배치할 수 있다.
여기서, 저전위 전원 배선(70)은 TFT 소자의 게이트 오프 전위를 공급하기 위한 직류 전원선이다. 또한, 게이트 오프 전위는, 각 화소에 있어서, 액정 인가 전압을 유지하는 기간의 TFT 소자의 누설 전류에 관련되고, 콘트라스트의 저하나 표시 얼룩 등의 표시 품위에 관련된다. 그 때문에, 저전위 전원 배선(70)에는, 일반적으로, 안정된 전위를 공급하는 것이 기대되고, 저저항화를 위해, 다른 줄기 배선과 비교하여 선폭을 굵게 형성하는 경우가 있다.
저전위 전원 배선(70)을 게이트 구동 회로(60)의 내측(표시 영역(22)에 가까운 측)에 배치하면, 게이트 구동 회로(60)의 일부가 액정 표시 패널(10)(도 12 참조)의 기판끝변(26)에 너무 가까워지거나, 시일(90)의 외측으로 나와 버릴 가능성이 있다. 이는 정전기에 의한 소자 파괴, 특성 이상이나 부식 등의 불량의 원인이 되기 때문에, 저전위 전원 배선(70)만은, 기판끝변(26)과 게이트 구동 회로(60) 사이, 즉 게이트 구동 회로(60)의 외측에 배치하는 것이 바람직하다.
또한, 본 실시 형태에 있어서는, 저전위 전원 배선(70)의 개수가 1개인 구성을 예시하고 있지만, 저전위 전원 배선(70)의 개수는 1개로 한정되지는 않고, 복수개로 할 수도 있다.
이하, 도 5에 기초하여, 본 실시 형태의 TFT 어레이 기판(20)과 비교하기 위한, 다른 구성의 TFT 어레이 기판(20)의 주요부의 개략 구성을 설명한다.
도 5는 상기 비교용 다른 구성의 TFT 어레이 기판(20)의 주요부의 개략 구성을 도시하는 도면이다.
도 5에 도시하는 TFT 어레이 기판(20)과, 도 1에 도시한 본 실시 형태의 TFT 어레이 기판(20)은, 분기 배선(79)이 설치되어 있는지의 여부가 서로 다르다. 즉, 본 실시 형태의 TFT 어레이 기판(20)에는 분기 배선(79)이 설치되어 있는 데 반해, 도 5에 도시하는 TFT 어레이 기판(20)에는 분기 배선(79)이 설치되어 있지 않다. 이하, 설명한다.
도 5에 도시한 바와 같이, 예를 들면, 스테이지 ST(j-1)에 있어서, TFT 소자 T1(도시하지 않음)은, 브랜치 배선(78A)에 접속되고, 제1 클럭 배선(72)으로부터 제1 클럭 신호가 입력되고, TFT 소자 T2(도시하지 않음)는, 브랜치 배선(78B)에 접속되고, 제2 클럭 배선(74)으로부터 제2 클럭 신호가 입력된다.
즉, 각 스테이지 ST에 있어서, 제1 클럭 배선(72), 제2 클럭 배선(74)으로부터의 클럭 신호를 수신하기 위하여 2개의 브랜치 배선(78)이 설치되어 있다.
이러한 구성의 경우, 클럭 배선(72, 74)(혹은 다른 줄기 배선, 예를 들면 초기화 배선(76))과 브랜치 배선(78)의 교차부는 증가하고, 기생 용량 증가에 의한 신호 지연이 생기기 쉽다고 하는 문제가 있다.
이에 반해 본 실시 형태에 있어서, 예를 들면, 스테이지 ST(j)에 있어서, TFT 소자 T1, T3은 제2 클럭 배선(74)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78B)에 접속되고, 제2 클럭 배선(74)으로부터 제2 클럭 신호가 입력되는 한편, TFT 소자 T2, T4는, 브랜치 배선(78A)의 분기 배선(79A, 79B)에 각각 접속되고, 제1 클럭 배선(72)으로부터 제1 클럭 신호가 입력된다.
즉, 각 스테이지 ST에 있어서, 분기 배선(79)이 설치되어 있기 때문에, 브랜치 배선(78)을 1개만 설치함으로써, 제1 클럭 배선(72), 제2 클럭 배선(74)으로부터의 클럭 신호를 수신하는 것이 가능하게 되어 있다.
그리고, 상기 구성에 의해, 브랜치 배선의 수가 삭감되므로, 수율의 저하를 억제할 수 있다.
또한 상기 구성에 따르면, 신호 지연을 억제할 수도 있다. 이는 상기 구성에 따르면, 줄기 배선으로서의 클럭 배선(72, 74), 초기화 배선(76)과 브랜치 배선(78)의 교차부가 감소하고, 그 결과, 상기 교차부에서 발생하는 용량을 저감할 수 있기 때문이다. 이하에, 설명한다.
분기 배선(79)은, 브랜치 배선(78)이나 클럭 배선(72, 74)보다 가늘게 형성하는 것이 가능하다. 이는 분기 배선(79)은, 브랜치 배선(78)이나 클럭 배선(72, 74)보다 길이가 짧고, 또한 접속되는 총 용량도 작기 때문에, 배선이 저저항화함으로써, 신호 지연을 억제할 필요성이 낮기 때문이다.
그 때문에, 분기 배선(79)과 브랜치 배선(78) 사이에, 새롭게 교차부가 형성되어도, 발생하는 용량을 저감할 수 있으며, 상기 배선에 있어서의 신호 지연의 억제 등이 용이해지고, 회로 출력 특성을 향상시키는 것이 용이해진다.
더 상세히 설명하면, 통상 줄기 배선으로서의 클럭 배선(72, 74)은, 고저항화에 의한 신호 지연을 억제하기 위해서, 브랜치 배선(78)보다 굵게 형성된다. 그 때문에, 브랜치 배선(78)과 상기 클럭 배선(72, 74)이 교차하는 경우, 그 겹친 면적은 커지기 쉽다.
이에 반해, 본 실시 형태의 TFT 어레이 기판(20)에서는, 브랜치 배선(78)의 수가 감소하기 때문에, 상기 클럭 배선(72, 74)과의 겹친 면적은 작아진다.
한편, 본 실시 형태의 TFT 어레이 기판(20)에서는, 새롭게, 분기 배선(79)과 브랜치 배선(78)이 교차가 생길 수 있다. 그러나, 상기 분기 배선(79)의 선폭은, 상기 클럭 배선(72, 74)의 선폭보다 좁게 할 수 있다.
그 때문에, 분기 배선(79)과 브랜치 배선(78)이 교차함으로써 증가하는 면적은, 브랜치 배선(78)과 클럭 배선(72, 74)의 겹친 부분에서 감소하는 면적보다 작다.
따라서, 본 실시 형태의 TFT 어레이 기판(20)에 따르면, 배선 간의 겹친 면적을 작게 할 수 있으므로, 회로 출력 특성을 향상시키는 것이 용이해진다.
또한, 신호 지연을 억제할 수 있기 때문에, 각 스테이지 ST를 구성하는 TFT 소자의 사이즈를 작게 할 수 있다. 그 때문에, 게이트 구동 회로를 작게 하는 것이 용이해지므로, 액틀이 좁은 TFT 어레이 기판을 제공할 수 있다.
또한, 브랜치 배선(78)의 개수를 줄일 수 있으므로, 각 브랜치 배선(78) 간의 면적을 넓게 할 수 있다. 그 때문에, 상기 배선 간의 누설 등을 억제할 수 있어, 수율이 향상된다.
(시일 위치)
다음으로, 시일(90)에 대하여 설명한다.
TFT 어레이 기판(20)과, 대향 기판(도시하지 않음)은, 시일(90)을 개재하여 서로 맞붙임으로써, 액정 표시 패널(10)을 구성하고 있다.
본 실시 형태의 TFT 어레이 기판(20)에서는, 도 1에 도시한 바와 같이, 시일(90)은, 저전위 전원 배선(70) 및 제1열 구동 회로(60a)의 일부만을 덮고 있다. 그리고, 제1 클럭 배선(72), 제2 클럭 배선(74), 초기화 배선(76) 및 제2열 구동 회로(60b)는 시일(90)로 덮여져 있지 않다.
그 때문에, 제1 클럭 배선(72), 제2 클럭 배선(74) 위에 형성되어 있는 컨택트홀(100)은, 시일(90)로 덮여지지 않는다.
상기 구성에 의해, 본 실시 형태의 TFT 어레이 기판(20)에서는, 셀 두께의 불균일을 억제할 수 있다. 이는 컨택트홀(100)에 있어서의 단차 및 시일(90) 아래에 설치된 배선의 폭 및 밀도 등의 불균일 등에 의해, 시일(90)이 설치된 근방에 있어서, 셀 두께가 불균일해지기 쉬워지지만, 본 실시 형태의 구성에 따르면, 시일(90)로 덮여져 있는 컨택트홀(100)의 개수를 감소시킬 수 있기 때문이다.
또한, 이 셀 두께의 불균일의 억제 효과는, X 방향으로, 나열되어 설치된 제1열 구동 회로(60a)와 제2열 구동 회로(60b) 사이에, Y 방향으로 연신되는 게이트 구동 회로용 배선(46)이, 1개 이상 설치됨으로써, 그 효과가 생길 수 있다.
(금속 재료 등)
다음으로, 각 배선을 형성하는 금속 재료 등에 대하여 설명한다.
Y 방향으로 연신되는 배선인 게이트 구동 회로용 배선(46)과, X 방향으로 연신되는 배선인 브랜치 배선(78)은, 절연 기판(16) 위의 서로 다른 층에 형성되고, 서로 다른 금속 재료로 형성되어 있다. 그리고, X 방향으로 연신되는 배선인 브랜치 배선(78)과 분기 배선(79)은, 절연 기판(16) 위에 서로 다른 층에 형성되고, 서로 다른 금속 재료로 형성되어 있다.
도 2는 TFT 어레이 기판(20)의 개략 구성을 도시하는 단면도이다.
도 2에 도시한 바와 같이, 절연 기판(16) 위에는, 일반적으로, 게이트 배선(42)을 형성하는 제1 금속 재료 M1, 게이트 절연막(50)을 형성하는 제1 절연 재료 I1, 소스 배선(44)을 형성하는 제2 금속 재료 M2, 층간 절연막(52)을 형성하는 제2 절연 재료 I2, 화소 전극(48)을 형성하는 도전성 재료 M3가 차례로 적층되어 있다.
예를 들면, 제1 금속 재료 M1으로서 알루미늄 합금막(Al)으로 이루어지는 단층막을 이용하여, 제2 금속 재료 M2로서, 티타늄(Ti)막과 알루미늄(Al)막으로 이루어지는 적층막을 이용하여, 도전성 재료 M3로서, ITO(Indium Tin Oxide: 산화 인듐 주석)막을 이용할 수 있지만, 이에 한정되지는 않는다.
본 실시 형태에 있어서, 브랜치 배선(78)은, 제1 금속 재료 M1으로 형성되어 있고, 게이트 구동 회로용 배선(46)으로서의 저전위 전원 배선(70), 제1 클럭 배선(72), 제2 클럭 배선(74), 초기화 배선(76) 및 분기 배선(79)은, 제2 금속 재료 M2로 형성되어 있지만, 이에 한정되지 않고, 예를 들면, 저전위 전원 배선(70)이나 초기화 배선(76)을 게이트 배선(42)을 형성하는 제1 금속 재료 M1으로 형성해도 된다.
단, 제1 금속 재료 M1으로서, 예를 들면 알루미늄 합금막(Al)으로 이루어지는 단층막을 이용한 경우, 본 실시 형태와 같이 폭이 굵은 줄기 배선을 제2 금속 재료 M2로 형성하고, 폭이 가는 브랜치 배선(78)을 제1 금속 재료 M1으로 형성하는 것이 바람직하다.
이는 제1 금속 재료 M1으로서, 예를 들면 알루미늄 합금막(Al)으로 이루어지는 단층막을 이용한 경우, 패턴 엣지 부분이 우뚝 솟아 있는 형상이 되기 쉽고, 이러한 형상을 갖는 배선을 타고 넘는 배선은 단선되기 쉬워져, 폭이 굵은 줄기 배선을 제2 금속 재료 M2로 형성한 쪽이 단선하기 어려워지기 때문이다.
또한, 배선이 올라 탄 부분은, 레지스트막이 불균일해지거나, 포토리소 공정 시에 하층 금속층(제1 금속 재료 M1이 형성되어 있는 층)으로 이루어지는 배선에 의한 선폭 시프트가 생기기 쉬워져, 이러한 점에서도, 폭이 굵은 줄기 배선을 제2 금속 재료 M2로 형성하고, 폭이 가는 브랜치 배선(78)을 제1 금속 재료 M1으로 형성하는 것이 바람직하다.
(접속부)
다음으로, 도 3, 도 4에 기초하여, 접속부(80)에 대하여 자세하게 설명한다.
도 3은 접속부(80)의 개략 구성을 도시하는 평면도이다.
도 3에 도시한 바와 같이, 브랜치 배선(78)과, 게이트 구동 회로용 배선(46)의 접속부(80)에는, 컨택트홀(100)이 형성되고, 접속 도체(102)를 개재하여 브랜치 배선(78)과, 게이트 구동 회로용 배선(46)은 전기적으로 접속되어 있다.
또한, 게이트 구동 회로용 배선(46)과 브랜치 배선(78) 사이에는 반도체층(86)이 형성되어 있다.
도 4는 접속부(80)의 개략 구성을 도시하는 단면도이며, 도 3의 X-X선 단면도이다.
도 4에 도시한 바와 같이, 글래스 기판 등으로 이루어지는 절연 기판(16) 위에, 제1 금속 재료 M1, 제1 절연 재료 I1, 제2 금속 재료 M2, 제2 절연 재료 I2, 도전성 재료 M3가 차례로 적층되어 있다.
본 실시 형태의 접속부(80)에 있어서, 브랜치 배선(78)은 제1 금속 재료 M1으로 형성되어 있고, 줄기 배선으로서의 게이트 구동 회로용 배선(46)은 제2 금속 재료 M2로 형성되어 있고, 접속 도체(102)는 도전성 재료 M3로 형성되어 있다.
브랜치 배선 비아(112)에서는, 접속 도체(102)와 브랜치 배선(78)이 접속되어 있다.
접속 도체(102)와 브랜치 배선(78)이 접속되는 브랜치 배선 비아(112)의 근방에 게이트 구동 회로용 배선(46)이 설치되어 있다.
그리고, 접속 도체(102)는, 브랜치 배선 비아(112)의 주변 부분(116)에서, 게이트 구동 회로용 배선(46)과 전기적으로 접속되어 있다.
이 구성에 있어서, 본 실시 형태의 컨택트홀(100)에서는, 1개의 비아, 즉 단일의 브랜치 배선 비아(112)에서만, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)이 접속되어 있다.
또한, 본 실시 형태의 TFT 어레이 기판(20)에는, 반도체층(86)이 형성되어 있다. 이 반도체층(86)은 게이트 절연막(50)과 게이트 구동 회로용 배선(46) 사이에 설치되어 있다. 상세하게는, 반도체층(86)은 게이트 절연막(50) 위에 형성된 하층 반도체층(86a)과, 하층 반도체층(86a) 위에 형성된 상층 반도체층(86b)으로 이루어진다.
이 하층 반도체층(86a)은, 통상적인 반도체층으로 형성되어 있다. 또한, 상층 반도체층(86b)은, 오믹 컨택트층으로 형성되어 있다.
본 실시 형태의 TFT 어레이 기판(20)에서는, 반도체층(86)은, 제2 절연 재료 I2를 에칭할 때에, 제1 절연 재료 I1을 보호하는 에칭 보호막으로서 기능한다. 그 결과, 제1 절연 재료 I1과 반도체층(86)이 계단형상으로 잔존하고, 접속 도체(102)의 단 끊김을 방지할 수 있다.
본 실시 형태의 TFT 어레이 기판(20)에서는, 제2 금속 재료 M2로 이루어지는 게이트 구동 회로용 배선(46)은, 2층의 금속 재료로 형성되어 있다. 상세하게는, 게이트 구동 회로용 배선(46)은, 절연 기판(16)에 가까운 쪽으로부터, 하층 금속 재료 M2a와, 상층 금속 재료 M2b로 이루어진다. 이 하층 금속 재료 M2a로서는, 티타늄:Ti(M2a)을 이용할 수 있다. 또한, 상층 금속 재료 M2b로서는, 알루미늄:Al(M2b)을 이용할 수 있다.
본 실시 형태의 TFT 어레이 기판(20)에서는, 접속 도체(102)는 도전성 재료 M3로 형성되고, 이 도전성 재료 M3로서는 ITO(인듐 주석 산화물)나 IZO(산화 인듐 아연)을 이용할 수 있다.
(변환부)
Y 방향으로 연신되는 분기 배선(79)과 브랜치 배선(78)의 변환부(120)는, 전술한 접속부(80)와 거의 마찬가지의 구성을 갖고 있기 때문에 설명을 생략한다. 단, 줄기 배선으로서의 게이트 구동 회로용 배선(46)은 분기 배선(79)보다 선폭이 굵게 형성되어 있다.
또한, 변환부(120)는 시일(90)이 형성되어 있는 영역에 배치되어 있지 않은 것이 바람직하다.
이는 전술한 바와 같이 컨택트홀(100)에 있어서의 단차 및 시일(90) 아래에 설치된 배선의 폭 및 밀도 등의 불균일 등에 의해, 시일(90)이 설치된 근방에 있어서, 셀 두께가 불균일해지기 쉬워지지만, 시일(90)로 덮여져 있는 컨택트홀(100)의 개수를 감소시키고, 셀 두께의 불균일을 억제하기 위함이다.
또한, 본 실시 형태와 같이, 접속 도체(102)를 ITO나 IZO 등 화소 전극(48)을 형성하는 도전성 재료 M3로 형성한 경우, 변환부(120)가 시일(90)이 형성되어 있는 영역에 배치되어 있으면, 시일재에 혼입된 스페이서재(예를 들면 섬유 형상 글래스)가 ITO나 IZO 등 화소 전극(48)을 형성하는 도전성 재료 M3에 대미지를 주기 때문에, 단선 불량이나 고저항화의 불량이 발생하기 쉬워지기 때문이기도 하다.
[실시 형태 2]
본 발명의 TFT 어레이 기판(20)에 관한 다른 실시 형태에 대해서, 도 6에 기초하여 설명한다.
또한, 설명의 편의상, 상기 실시 형태 1에서 설명한 도면과 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시 형태의 TFT 어레이 기판(20)은, 실시 형태 1의 TFT 어레이 기판(20)과 비교하여, 게이트 구동 회로용 배선(46)의 형태가 서로 다르다. 즉, 2개의 클럭 배선이 추가되어 있다. 그리고, 그에 수반하여, 분기 배선(79)의 연신이 되는 방법이 서로 다르다. 이하, 설명한다.
도 6에 도시한 바와 같이, TFT 어레이 기판(20)의 주변 영역(24)에는, 게이트 구동 회로(60)와, FPC(도시하지 않음)와 접속되는 게이트 구동 회로용 배선(46)이 설치되어 있다.
게이트 구동 회로용 배선(46)으로서, TFT 어레이 기판(20)의 Y 방향을 따라서, 줄기 배선으로서의 저전위 전원 배선(70)과, 클럭 배선(72a)과, 클럭 배선(72b)과, 클럭 배선(74a)과, 클럭 배선(74b)과, 초기화 배선(76)이 설치되어 있다. 구체적으로는, 기판끝변(26)으로부터 표시 영역(22)쪽을 향해, 1개의 저전위 전원 배선(70), 계속해서 클럭 배선(72a), 클럭 배선(72b), 클럭 배선(74a), 클럭 배선(74b), 초기화 배선(76)이 설치되어 있다.
게이트 구동 회로(60)는, Y 방향으로, 서로 종속적으로 접속되고, 차례로 게이트 배선(42)에 게이트 신호를 출력하는 복수의 스테이지 ST를 구비하고 있다. 또한, 각 스테이지 ST는, 게이트 배선(42)과 일대일로 접속되어 있다.
각 스테이지 ST는, X 방향에 있어서, 나열되어 설치되어 있는 제1열 구동 회로(60a)와 제2열 구동 회로(60b)를 구비하고 있다.
각 제1열 구동 회로(60a)는, 줄기 배선으로서의 저전위 전원 배선(70)과 클럭 배선(72a) 사이에 설치되고, 각 제2열 구동 회로(60b)는 표시 영역(22)과 주변 영역(24)의 경계 부분이며, 표시 영역(22)과 초기화 배선(76) 사이에 설치되어 있다.
또한, 각 제1열 구동 회로(60a)는, TFT 소자 T3과 TFT 소자 T4를 구비하고 있고, 각 제2열 구동 회로(60b)는, TFT 소자 T1과 TFT 소자 T2를 구비하고 있다.
또한, 게이트 구동 회로용 배선(46)과 게이트 구동 회로(60)에 설치된 TFT 소자를 접속하기 위해서, 브랜치 배선(78)이 설치되어 있다. 이 브랜치 배선(78)과, 게이트 구동 회로용 배선(46)의 접속부(80)에는, 컨택트홀(100)이 형성되고, 게이트 구동 회로용 배선(46)과 게이트 구동 회로(60)는 전기적으로 접속되어 있다.
예를 들면, 스테이지 ST(j+1)에 있어서, TFT 소자 T1, T3은, 클럭 배선(74a)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78)에 접속되고, 클럭 배선(74a)으로부터 클럭 신호가 입력된다.
한편, 스테이지 ST(j+1)에 있어서, TFT 소자 T2, T4는, 스테이지 ST(j-1)에 설치되고, 클럭 배선(72a)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78)의 분기 배선(79)에 접속되고, 클럭 배선(72a)으로부터 클럭 신호가 입력된다.
또한, 브랜치 배선(78)과, 분기 배선(79)의 변환부(120)에는, 컨택트홀(100)이 형성되고, 브랜치 배선(78)과, 분기 배선(79)이 전기적으로 접속되어 있다.
여기서, 클럭 배선(72a)과 클럭 배선(74a), 클럭 배선(72b)과 클럭 배선(74b)으로부터는 각각 서로 위상이 반전한 클럭 신호가 출력된다.
또한, 클럭 배선(72a), 클럭 배선(72b)으로부터 출력되는 신호는 동일하지 않고, 클럭 배선(74a), 클럭 배선(74b)으로부터 출력되는 신호도 동일하지 않다.
본 실시 형태에 있어서, 전술한 바와 같이 실시 형태 1과 비교하여 분기 배선(79)의 연신이 되는 방법이 서로 다르다.
예를 들면, 실시 형태 1에 있어서는, 스테이지 ST(j)에 배치된 TFT 소자 T2, T4는, 스테이지 ST(j-1)에 배치된 브랜치 배선(78)에 전기적으로 접속된 분기 배선(79)에 접속되고, 클럭 배선(72)으로부터 클럭 신호가 입력된다. 한편, TFT 소자 T1, T3은, 브랜치 배선(78)에 전기적으로 접속되고, 클럭 배선(74)으로부터 클럭 신호가 입력된다. 이에 반해, 본 실시 형태에 있어서, 스테이지 ST(j+1)에 배치된 TFT 소자 T2, T4는, 스테이지 ST(j-1)에 배치된 브랜치 배선(78)에 전기적으로 접속된 분기 배선(79)에 접속되고, 클럭 배선(72a)으로부터 클럭 신호가 입력된다. 한편, TFT 소자 T1, T3은, 브랜치 배선(78)에 전기적으로 접속되고, 클럭 배선(74a)으로부터 클럭 신호가 입력된다.
이는 각 스테이지 ST에 배치된 TFT 소자 T1과 T2에 위상이 반전한 클럭 신호를 입력할 필요가 있고, T3과 T4에도 위상이 반전한 클럭 신호를 입력할 필요가 있기 때문이다.
이러한 구동 방법에 의해, 표시 구동용 TFT 소자(스위칭 소자)의 온 시간을 단축하지 않고, Y 방향으로 배치되는 화소 전극의 수를 증가시킬 수 있다. 즉, 표시 구동용 스위칭 소자를 크게 하지 않고, 고개구율이며, 플리커 등의 표시 품위 저하가 없는 고정밀한 표시 장치를 제공할 수 있다.
또한, 컬러 표시의 각 원색에 대응하는 화소 전극의 긴 변을, 게이트 배선(42)이 신장하는 방향으로 배치하고, 소스 구동 회로수를 삭감하는 코스트 다운 기술을 적용한 경우에도, 표시 구동용 스위칭 소자의 온 시간을 단축하지 않기 때문에, 고개구율로 표시 품위가 양호한 표시 장치를 제공할 수 있다.
또한, 본 실시예는, 클럭 배선(72)과 클럭 배선(74)이 2조의 예를 나타냈지만, 3조 이상이어도 마찬가지로 실시 가능하다.
본 실시 형태에 있어서, 2개의 클럭 배선의 추가에 의해, 1개의 클럭 배선이 신호를 공급하는 스테이지 ST의 단수는, 실시 형태 1에 비교하여 절반으로 되어 있다.
즉, 1개의 클럭 배선에 접속되는 TFT 소자의 수는, 절반이 되어, 부하를 저감할 수 있다.
(변형예)
다음으로, 도 7에 기초하여, 본 실시 형태의 TFT 어레이 기판(20)의 변형예에 대하여 설명한다.
도 7은 본 실시 형태의 변형예의 TFT 어레이 기판(20)의 개략 구성을 도시하는 도면이다.
본 변형예의 TFT 어레이 기판(20)은, 실시 형태 2의 TFT 어레이 기판(20)과 비교하여, 클럭 배선의 배치 위치가 서로 다르다.
구체적으로는, 서로 위상이 반전된 2개의 클럭 배선이 인접되어 있다.
상세하게는, 도 7에 도시한 바와 같이, 게이트 구동 회로용 배선(46)으로서, TFT 어레이 기판(20)의 Y 방향을 따라, 줄기 배선으로서의 저전위 전원 배선(70)과, 클럭 배선(72a)과, 클럭 배선(74a)과, 클럭 배선(72b)과, 클럭 배선(74b)과, 초기화 배선(76)이 설치되어 있다. 구체적으로는, 기판끝변(26)으로부터 표시 영역(22)쪽을 향해, 1개의 저전위 전원 배선(70), 계속해서, 클럭 배선(72a), 클럭 배선(74a), 클럭 배선(72b), 클럭 배선(74b), 초기화 배선(76)이 설치되어 있다.
그리고, 예를 들면, 스테이지 ST(j+1)에 있어서, TFT 소자 T1, T3은, 클럭 배선(74a)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78)에 접속되고, 클럭 배선(74a)으로부터 클럭 신호가 입력된다.
한편, 스테이지 ST(j+1)에 있어서, TFT 소자 T2, T4는, 스테이지 ST(j-1)에 설치되고, 클럭 배선(72a)과 컨택트홀(100)을 개재하여 전기적으로 접속된 브랜치 배선(78)의 분기 배선(79)에 접속되고, 클럭 배선(72a)으로부터 클럭 신호가 입력된다.
여기서, 브랜치 배선(78)과, 분기 배선(79)의 변환부(120)에는, 컨택트홀(100)이 형성되고, 브랜치 배선(78)과, 분기 배선(79)이 전기적으로 접속되어 있다.
본 변형예에 있어서도, 1개의 클럭 배선이 신호를 공급하는 스테이지 ST의 단수는, 실시 형태 1에 비교하여 절반으로 되어 있다.
즉, 1개의 클럭 배선에 접속되는 TFT 소자의 수는, 절반이 되어, 부하를 저감할 수 있다.
[실시 형태 3]
본 발명의 TFT 어레이 기판(20)에 관한 다른 실시 형태에 대해서, 도 8 내지 도 10에 기초하여 설명하면, 이하와 같다.
또한, 설명의 편의상, 상기 각 실시 형태에서 설명한 도면과 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시 형태의 TFT 어레이 기판(20)은, 실시 형태 1의 TFT 어레이 기판(20)과 비교하여, 접속부(80)(변환부(120))의 형태가 서로 다르다.
도 8의 (a)는 본 실시 형태에 따른 접속부(80)의 개략 구성의 일례를 도시하는 평면도이며, 도 8의 (b)는 도 8의 (a)의 Y-Y선 단면도이다.
도 8에 도시한 바와 같이, 이 접속부(80)는, 브랜치 배선(78)과 각 게이트 구동 회로용 배선(46)을 접속하고 있다.
브랜치 배선(78)은, 게이트 배선(42)층의 제1 금속 재료 M1으로 형성되어 있고, 게이트 구동 회로용 배선(46)은, 소스 배선(44)층의 제2 금속 재료 M2로 형성되어 있다. 그 때문에, 브랜치 배선(78)과 각 게이트 구동 회로용 배선(46)은, 절연 기판(16) 위의 서로 다른 층에 형성되어 있다.
또한, 접속부(80)에 설치된 접속 도체(102)가, 브랜치 배선(78)과 각 게이트 구동 회로용 배선(46)을 접속하고 있다. 여기서, 접속 도체(102)는, 도전성 재료 M3로 형성되어 있다. 이 도전성 재료 M3는, 화소 전극을 형성하는 재료이다.
도 8의 (a)에 도시한 바와 같이, 접속부(80)는, 평면에서 보아, 일부가 줄기 배선으로부터 비어져 나와 있다.
즉, 도 3에 도시하는 접속부(80)는, 게이트 구동 회로용 배선(46)으로부터 비어져 나오지 않게 구성되어 있었던 데 반해, 도 8의 (a)에 도시하는 접속부(80)는, 일부의 부분이 줄기 배선으로서의 게이트 구동 회로용 배선(46)으로부터 비어져 나와 있게 구성되어 있다.
도 8에 도시하는 접속부(80)의 구성에 의해, 표시 품위, 수율을 향상시키는 효과를 발휘한다.
구체적으로는, 게이트 구동 회로용 배선(46)을, 소스 배선(44)층의 제2 금속 재료 M2로 형성하는 구성에 있어서, 도 3의 접속 구조를 이용하는 경우, 접속부(80)에 있어서, 게이트 구동 회로용 배선(46)의 일부를 개구시킬 필요가 있다. 이 개구 때문에, 게이트 구동 회로용 배선(46)의 저항이 높아지거나, 단선에 의한 수율 저하가 발생할 가능성이 있다. 이에 반해, 도 8에 도시하는 접속부(80)의 구성은, 게이트 구동 회로용 배선(46)의 개구를 갖는 부분에 있어서의 선폭을 굵게 형성하고 있으므로, 표시 품위, 수율을 향상시킬 수 있다.
도 9의 (a)는, 본 실시 형태에 따른 접속부(80)의 개략 구성의 다른 일례를 도시하는 평면도이며, 도 9의 (b)는, 도 9의 (a)의 Y'-Y'선 단면도이다.
도 9에 도시한 바와 같이, 이 접속부(80)는 브랜치 배선(78)과 게이트 구동 회로용 배선(46)을 접속하고 있다.
브랜치 배선(78)은, 게이트 배선(42)층의 제1 금속 재료 M1으로 형성되어 있고, 게이트 구동 회로용 배선(46)은, 소스 배선(44)층의 제2 금속 재료 M2로 형성되어 있다. 그 때문에, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)은 절연 기판(16) 위의 서로 다른 층에 형성되어 있다.
또한, 접속부(80)에 설치된 접속 도체(102)가, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)을 접속하고 있다. 여기서, 접속 도체(102)는, 도전성 재료 M3로 형성되어 있다. 이 도전성 재료 M3는, 화소 전극을 형성하는 재료이다.
도 9의 (a)에 도시한 바와 같이, 접속부(80)는 평면에서 보아, 게이트 구동 회로용 배선(46)과 서로 겹쳐 있다. 그리고, 접속 도체(102)의 끝변과, 게이트 구동 회로용 배선(46)의 끝변이 구비되어 있다. 그 때문에, 접속 도체(102)는, 평면에서 보아 게이트 구동 회로용 배선(46)으로부터 비어져 나와 있는 부분을 갖지 않는다.
여기서, 예를 들면, 제2 금속 재료 M2에 단층 Mo 등을 이용하여, 게이트 구동 회로용 배선(46)의 개구 엣지 부분에서, 접속 도체(102)의 단선이 생기기 어려운 제조 프로세스를 선택한 경우, 도 9와 같은(도 3과 비교해서) 심플한 구성을 이용할 수 있다.
도 10은, 본 실시 형태에 따른 접속부(80)의 개략 구성의 또 다른 일례를 도시하는 평면도이다.
도 10에 도시한 바와 같이, 이 접속부(80)는, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)을 접속하고 있다.
브랜치 배선(78)은, 게이트 배선(42)층의 제1 금속 재료 M1으로 형성되어 있고, 게이트 구동 회로용 배선(46)은, 소스 배선(44)층의 제2 금속 재료 M2로 형성되어 있다. 그 때문에, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)은, 절연 기판(16) 위의 서로 다른 층에 형성되어 있다.
또한, 접속부(80)에 설치된 접속 도체(102)가, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)을 접속하고 있다. 여기서, 접속 도체(102)는 도전성 재료 M3로 형성되어 있다. 이 도전성 재료 M3는, 화소 전극을 형성하는 재료이다.
도 10에 도시한 바와 같이, 접속부(80)는 평면에서 보아, 게이트 구동 회로용 배선(46)으로부터 비어져 나와 있다.
구체적으로는, 접속 도체(102)와 게이트 구동 회로용 배선(46)이 평면에서 보아 서로 겹치는 부분에서, 접속 도체(102)와 게이트 구동 회로용 배선(46)은, 줄기 배선 비아(110)를 개재하여 전기적으로 접속되어 있다.
또한, 접속 도체(102)와 브랜치 배선(78)은, 접속 도체(102)와 브랜치 배선(78)이 평면에서 보아 중첩하는 부분에서, 브랜치 배선 비아(112)를 개재하여 전기적으로 접속되어 있다.
즉, 이 접속부(80)에서는, 브랜치 배선(78)과 게이트 구동 회로용 배선(46)이, 2개의 비아를 개재하여 접속되어 있다.
그리고, 도 10에 도시하는 접속부(80)의 구성에 의해, 표시 품위, 수율을 향상시키는 효과를 발휘한다.
구체적으로는, 게이트 구동 회로용 배선(46)을, 소스 배선(44)층의 제2 금속 재료 M2로 형성하는 구성에 있어서, 도 3의 접속 구조를 이용하는 경우, 접속부(80)에 있어서, 게이트 구동 회로용 배선(46)의 일부를 개구시킬 필요가 있다. 이 개구를 위해, 게이트 구동 회로용 배선(46)의 저항이 높아지거나, 단선에 의한 수율 저하가 발생할 가능성이 있다. 이에 반해, 도 10에 도시하는 접속부(80)의 구성은 표시 품위, 수율을 향상시킬 수 있다.
또한, 분기 배선(79)과 브랜치 배선(78)의 변환부(120)는, 전술한 접속부(80)와 거의 마찬가지의 개략 구성을 갖고 있기 때문에 설명을 생략한다. 단, 줄기 배선으로서의 게이트 구동 회로용 배선(46)은, 분기 배선(79)보다 선폭이 굵게 형성되어 있다.
(변형예)
다음으로, 도 11에 기초하여, 본 실시 형태의 TFT 어레이 기판(20)의 변형예에 대하여 설명한다.
도 11의 (a)는, 본 실시 형태의 변형예의 접속부(80)의 개략 구성을 도시하는 평면도이며, 도 11의 (b)는, 도 11의 (a)의 Z-Z선 단면도이다.
도 11에 도시한 바와 같이, 브랜치 배선(78)을 형성하는 제1 금속 재료 M1과, 게이트 구동 회로용 배선(46)을 형성하는 제2 금속 재료 M2는, 게이트 절연막(50)을 형성하는 제1 절연 재료 I1에 형성되어 있는 컨택트홀(100)을 개재하여 직접에 전기적으로 접속되어 있다. 즉, 실시 형태 1과 같이 접속 도체(102)로서 화소 전극재를 이용하지 않는다.
또한, 게이트 절연막(50) 위에, 예를 들면 섬 형상의 반도체층(도시하지 않음)이 형성되어 있다. 그리고, 반도체층의 패터닝용 포토마스크를, 노광량을 제어할 수 있는 하프톤 마스크로 하는 것이 바람직하다.
상기 하프톤 마스크를 이용하여, 게이트 절연막(50)에 있어서의 컨택트홀(100) 영역 위에는, 레지스트막을 형성하지 않고, 게이트 절연막(50)과 반도체층을 남길 필요가 있는 영역 위에는, 상기 레지스트막을 두껍게 형성하고, 반도체층만이 제거되어 게이트 절연막(50)을 남길 필요가 있는 영역 위에는, 상기 레지스트막을 얇게 형성할 수 있다.
상기 레지스트막을 마스크로 하여, 에칭을 행함으로써, 1매의 포토마스크로서, 섬 형상의 반도체층의 패터닝과, 게이트 절연막(50)의 컨택트홀(100)의 패터닝을 행할 수 있다.
또한, 반도체층의 패터닝용 포토마스크와, 게이트 절연막(50)의 패터닝용 포토마스크를 개별로 작성하고, 각각의 포토마스크를 이용하여, 반도체층의 패터닝과, 게이트 절연막(50)의 컨택트홀(100)의 패터닝을 행해도 된다.
본 변형예에 있어서, 접속 도체(102)로서 화소 전극재를 이용하지 않기 때문에, 시일재에 혼입한 스페이서재(예를 들면 섬유 형상 글래스)가 ITO나 IZO 등의 화소 전극재에 대미지를 주어, 단선이나 고저항화의 불량의 발생을 저감할 수 있다.
또한, 분기 배선(79)과 브랜치 배선(78)의 변환부(120)는, 전술한 접속부(80)와 거의 마찬가지의 개략 구성을 갖고 있기 때문에 설명을 생략한다. 단, 줄기 배선으로서의 게이트 구동 회로용 배선(46)은, 분기 배선(79)보다 선폭이 굵게 형성되어 있다.
각 실시 형태는, 브랜치 배선(78)을 게이트 배선(42)층의 제1 금속 재료 M1으로 형성하고, 게이트 구동 회로용 배선(46)을, 소스 배선(44)층의 제2 금속 재료 M2로 형성한 실시예이지만, 브랜치 배선(78)을 소스 배선(44)층의 제2 금속 재료 M2로 형성하고, 게이트 구동 회로용 배선(46)을 게이트 배선(42)층의 제1 금속 재료 M1으로 형성하는 것도 가능하다.
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하며, 서로 다른 실시 형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
본 발명의 어레이 기판은,
상기 구동 회로는, 상기 표시 영역을 사이에 두고 상기 주변 영역의 양측에 설치되어 있는 것을 특징으로 한다.
상기 구성에 의해, 상기 구동 회로에 전기적으로 접속되고, 상기 스위칭 소자에 구동 신호를 제공하는 신호선에 있어서, 1개의 신호선에, 양측으로부터 신호가 입력되는 경우, 신호의 파형 둔화를 저감할 수 있다. 또한, 구동 회로를 구성하는 복수의 구동용 소자의 크기를 작게 할 수 있기 때문에, 액틀이 좁은 표시 패널을 제공할 수 있다.
또한, 1개의 신호선에, 편측으로부터 신호가 입력되는 경우라도, 신호선을 어느 구동 회로에 접속되어 있는지에 따라 그룹으로 나눔으로써, 표시 패널의 좌우의 액틀 영역을 균등하게 할 수 있다.
본 발명의 어레이 기판은,
상기 주변 영역의 양측에 설치된 상기 구동 회로 중, 한쪽에 설치된 상기 구동 회로의 줄기 배선과, 다른 한쪽에 설치된 상기 구동 회로의 줄기 배선은, 전기적으로 접속되어 있는 것을 특징으로 한다.
줄기 배선에는, 어레이 기판 외부의 DC/DC 컨버터나 표시 제어 회로로부터, FPC(Flexible printed circuits) 등을 개재하여, 구동 회로를 동작시키기 위하여 필요한 신호가 공급되고 있지만, 상기 구성에 의해, 예를 들면, 양측의 줄기 배선 각각에, FPC를 개재하여, 신호를 공급할 필요가 없다. 즉, FPC 폭을 좁게 형성할 수 있어, FPC의 코스트를 저감할 수 있다.
본 발명의 어레이 기판은,
상기 분기 배선이, 복수의 상기 열 부분에 있어서, 서로 다른 상기 단 부분의 상기 구동용 소자를 전기적으로 접속하도록 설치되어 있는 것을 특징으로 한다.
상기 구성에 의해, 복수의 열 부분에서, 1개의 브랜치 배선에 의해, 줄기 배선과 두개의 서로 다른 단 부분의 구동용 소자를 전기적으로 접속시킬 수 있기 때문에, 브랜치 배선의 수를 삭감할 수 있다.
본 발명의 어레이 기판은,
상기 줄기 배선에는, 적어도 클럭 배선, 초기화 배선 및 저전위 전원선이 포함되어 있는 것을 특징으로 한다.
상기 구성에 의해, 구동 회로에 구동용 소자를 OFF 상태로 하는 전위를 공급하는 저전위 신호, 클럭 신호, 초기화 신호를 제공할 수 있다.
본 발명의 어레이 기판은,
상기 저전위 전원선은, 상기 주변 영역에 있어서, 상기 절연 기판의 끝변과 상기 구동 회로 사이에 설치되어 있는 것을 특징으로 한다.
저전위 전원선을, 절연 기판의 끝변 근방이 아니고, 인접하는 상기 열 부분 사이에 설치한 경우나 구동 회로의 내측에 설치한 경우, 구동 회로의 일부가 액정 표시 패널의 기판끝변에 너무 가깝거나, 시일의 외측으로 나오거나 해서, 정전기에 의한 소자 파괴, 특성 이상이나 부식 등이 발생하기 쉽다는 문제가 있다.
이에 반해, 상기 구성에서는, 저전위 전원선이 상기 절연 기판의 끝변과 상기 구동 회로 사이에 설치되어 있으므로, 상기 문제의 발생을 억제할 수 있다.
본 발명의 어레이 기판은,
상기 스위칭 소자가, 트랜지스터 소자이며,
상기 절연 기판 위에는, 상기 트랜지스터 소자에 전기적으로 접속된 주사 신호선이 설치되어 있고,
상기 각 단 부분에는, 복수개의 구동용 소자가 설치되어 있고,
상기 구동용 소자는, 상기 주사 신호선과 전기적으로 접속되어 있고,
상기 복수개의 구동용 소자 중, 적어도 1개의 구동용 소자는, 상기 분기 배선 및 상기 저전위 전원선에 전기적으로 접속되어 있는 것을 특징으로 한다.
상기 구성에 의해, 저전위 전원선에 접속된 구동용 소자에, 별도 브랜치 배선을 직접 접속하지 않고, 클럭 신호를 보낼 수 있다.
본 발명의 어레이 기판은,
상기 저전위 전원선은, 상기 구동용 소자를 OFF로 하는 전위를 공급하는 직류 전원선인 것을 특징으로 한다.
상기 구성에 의해, 저전위 전원선은, 안정된 전위를 공급할 수 있다.
본 발명의 어레이 기판은,
인접하는 상기 열 부분 사이에 설치되어 있는 상기 줄기 배선에는, 적어도 상기 클럭 배선과 상기 초기화 배선이 포함되어 있는 것을 특징으로 한다.
상기 구성에 의해, 줄기 배선으로서의 클럭 배선, 초기화 배선과 구동용 소자를 접속하는 브랜치 배선이 짧아져서, 단선 불량의 발생을 저하시킬 수 있다.
본 발명의 어레이 기판은,
인접하는 상기 열 부분 사이에 설치되어 있는 상기 줄기 배선에는, 적어도 2개의, 위상이 서로 반전한 클럭 배선이 포함되어 있고,
위상이 반전한 상기 클럭 배선은, 각각 상기 화소 전극에 있어서의 서로 다른 단에 대응한 상기 단 부분에 설치되어 있는 상기 구동용 소자에 접속되어 있는 것을 특징으로 한다.
상기 구성에 의해, 구동 회로에, 위상이 반전한 클럭 신호를, 배선의 단선 불량을 억제하면서, 용이하게 제공할 수 있다.
본 발명의 어레이 기판은,
상기 스위칭 소자 및 상기 구동용 소자가 TFT 소자인 것을 특징으로 한다.
본 발명의 표시 패널은,
상기 어레이 기판과, 대향 기판이 시일을 개재하여 서로 맞붙임으로써 이루어지는 액정 표시 패널로서,
상기 시일이, 상기 주변 영역이며, 또한 상기 브랜치 배선과 분기 배선의 접속 부분에 평면에서 보아 중첩되지 않도록 설치되어 있는 것을 특징으로 한다.
기판에 형성된 컨택트홀이 시일로 덮여져 있는 경우, 그 시일 두께가 불균일해지기 쉽다.
이러한 점에서, 상기 구성에서는, 시일로 덮여져 있는 컨택트홀의 개수를 감소시켜, 시일 두께의 불균일, 더 나아가서는 셀 두께의 불균일을 억제할 수 있다.
또한, 브랜치 배선과 분기 배선이 접속 도체를 개재하여 접속되어 있는 경우, 접속 도체를 ITO나 IZO(산화 인듐 아연) 등 화소 전극을 형성하는 금속 재료로 형성하면, 시일재에 혼입된 스페이서재(예를 들면 섬유 형상 글래스)가 상기 금속 재료에 대미지를 주어, 단선 불량이나 고저항화의 불량이 발생하는 것을 방지할 수 있다.
<산업상 이용 가능성>
본 발명은, TFT 어레이 기판에 있어서, 액틀을 좁게 하고, 또한 단선을 억제할 수 있으므로, 액정 표시 장치 등의 표시 장치나, 센서 등에 적절히 이용 가능하다.
10 : 액정 표시 패널
16 : 절연 기판
20 : TFT 어레이 기판(어레이 기판)
22 : 표시 영역
24 : 주변 영역
26 : 기판끝변
42 : 게이트 배선
44 : 소스 배선
46 : 게이트 구동 회로용 배선
48 : 화소 전극
50 : 게이트 절연막
52 : 층간 절연막
60 : 게이트 구동 회로
60a : 제1열 구동 회로(열 부분)
60b : 제2열 구동 회로(열 부분)
70 : 저전위 전원 배선
72 : 제1 클럭 배선
74 : 제2 클럭 배선
76 : 초기화 배선
78 : 브랜치 배선
79 : 분기 배선
80 : 접속부
86 : 반도체층
90 : 시일
100 : 컨택트홀
102 : 접속 도체
120 : 변환부

Claims (12)

  1. 절연 기판 위에, 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극이 매트릭스 형상으로 설치되어 이루어지는 어레이 기판으로서,
    상기 절연 기판에 있어서, 상기 화소 전극이 매트릭스 형상으로 배치되어 있는 영역이 표시 영역이고,
    상기 표시 영역의 주변의 영역이 주변 영역이고,
    상기 주변 영역에는, 상기 스위칭 소자를 구동하기 위한 구동 회로가 설치되어 있고,
    상기 구동 회로는, 상기 절연 기판의 끝변으로부터 상기 표시 영역을 향하는 방향에 있어서, 상기 끝변과 동일 방향으로 길이 방향을 갖는 복수의 열 부분으로 나누어져 있고,
    상기 각 열 부분은, 매트릭스 형상으로 배치된 상기 화소 전극에 있어서의 각 단에 대응한 복수의 단 부분으로 나누어져 있고,
    상기 각 단 부분에는 구동용 소자가 설치되어 있고,
    상기 주변 영역에는, 상기 절연 기판의 끝변과 동일한 방향으로 연신된 복수의 줄기 배선이 설치되어 있고,
    상기 줄기 배선 중에서 적어도 하나가 인접하는 상기 열 부분 사이에 설치되어 있고,
    상기 주변 영역에는, 상기 줄기 배선과 상기 구동용 소자를 접속하는 브랜치 배선이 설치되어 있고,
    1개의 상기 브랜치 배선에 주목한 경우, 그 브랜치 배선으로부터, 그 브랜치 배선에 접속되어 있는 상기 구동용 소자가 설치되어 있는 상기 단 부분과는 서로 다른 상기 단 부분에 설치되어 있는 상기 구동용 소자와, 주목한 상기 브랜치 배선을 전기적으로 접속하는 분기 배선이 연장하여 설치되어 있는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 구동 회로는, 상기 표시 영역을 사이에 두고 상기 주변 영역의 양측에 설치되어 있는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서,
    상기 주변 영역의 양측에 설치된 상기 구동 회로 중, 한쪽에 설치된 상기 구동 회로의 줄기 배선과, 다른 한쪽에 설치된 상기 구동 회로의 줄기 배선은, 전기적으로 접속되어 있는 것을 특징으로 하는 어레이 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 분기 배선이, 복수의 상기 열 부분에 있어서, 서로 다른 상기 단 부분의 상기 구동용 소자를 전기적으로 접속하도록 설치되어 있는 것을 특징으로 하는 어레이 기판.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 줄기 배선에는, 적어도 클럭 배선, 초기화 배선 및 저전위 전원선이 포함되어 있는 것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서,
    상기 저전위 전원선은, 상기 주변 영역에 있어서, 상기 절연 기판의 끝변과 상기 구동 회로 사이에 설치되어 있는 것을 특징으로 하는 어레이 기판.
  7. 제5항에 있어서,
    상기 스위칭 소자가 트랜지스터 소자이며,
    상기 절연 기판 위에는, 상기 트랜지스터 소자에 전기적으로 접속된 주사 신호선이 설치되어 있고,
    상기 각 단 부분에는, 복수개의 구동용 소자가 설치되어 있고,
    상기 구동용 소자는, 상기 주사 신호선과 전기적으로 접속되어 있고,
    상기 복수개의 구동용 소자 중, 적어도 1개의 구동용 소자는, 상기 분기 배선 및 상기 저전위 전원선에 전기적으로 접속되어 있는 것을 특징으로 하는 어레이 기판.
  8. 제5항에 있어서,
    상기 저전위 전원선은, 상기 구동용 소자를 OFF로 하는 전위를 공급하는 직류 전원선인 것을 특징으로 하는 어레이 기판.
  9. 제5항에 있어서,
    인접하는 상기 열 부분 사이에 설치되어 있는 상기 줄기 배선에는, 적어도 상기 클럭 배선과 상기 초기화 배선이 포함되어 있는 것을 특징으로 하는 어레이 기판.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    인접하는 상기 열 부분 사이에 설치되어 있는 상기 줄기 배선에는, 적어도 2개의, 위상이 서로 반전한 클럭 배선이 포함되어 있고,
    위상이 반전한 상기 클럭 배선은, 각각 상기 화소 전극에 있어서의 서로 다른 단에 대응한 상기 단 부분에 설치되어 있는 상기 구동용 소자에 접속되어 있는 것을 특징으로 하는 어레이 기판.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스위칭 소자 및 상기 구동용 소자가 TFT 소자인 것을 특징으로 하는 어레이 기판.
  12. 제1항 내지 제3항 중 어느 한 항에 기재된 어레이 기판과, 대향 기판이 시일을 개재하여 서로 맞붙임으로써 이루어지는 액정 표시 패널로서,
    상기 시일이 상기 주변 영역이며, 또한 상기 브랜치 배선과 분기 배선의 접속 부분에 평면에서 보아 중첩되지 않도록 형성되어 있는 것을 특징으로 하는 액정 표시 패널.
KR1020127020345A 2010-01-13 2010-12-01 어레이 기판 및 액정 표시 패널 KR101377891B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010005256 2010-01-13
JPJP-P-2010-005256 2010-01-13
PCT/JP2010/071503 WO2011086782A1 (ja) 2010-01-13 2010-12-01 アレイ基板、及び、液晶表示パネル

Publications (2)

Publication Number Publication Date
KR20120105553A KR20120105553A (ko) 2012-09-25
KR101377891B1 true KR101377891B1 (ko) 2014-03-25

Family

ID=44304073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020345A KR101377891B1 (ko) 2010-01-13 2010-12-01 어레이 기판 및 액정 표시 패널

Country Status (8)

Country Link
US (1) US8686980B2 (ko)
EP (1) EP2525343A4 (ko)
JP (1) JP5431502B2 (ko)
KR (1) KR101377891B1 (ko)
CN (1) CN102713998B (ko)
BR (1) BR112012016991A2 (ko)
RU (1) RU2495498C1 (ko)
WO (1) WO2011086782A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049715A1 (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013076940A1 (ja) * 2011-11-22 2013-05-30 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
WO2013076941A1 (ja) * 2011-11-22 2013-05-30 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
JP6463065B2 (ja) * 2014-10-09 2019-01-30 三菱電機株式会社 アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法
TWI676848B (zh) * 2018-04-25 2019-11-11 友達光電股份有限公司 顯示面板
KR102612390B1 (ko) * 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
JP7332484B2 (ja) * 2019-07-31 2023-08-23 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
WO2021016956A1 (zh) 2019-07-31 2021-02-04 京东方科技集团股份有限公司 电致发光显示面板及显示装置
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
CN111240114B (zh) * 2020-03-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527856A (ja) 2002-05-28 2005-09-15 サムスン　エレクトロニクス　カンパニー　リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
JP2006039524A (ja) 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
JP2008026865A (ja) 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 表示基板及びこれを具備する表示装置
WO2009128179A1 (ja) 2008-04-17 2009-10-22 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2042973C1 (ru) * 1992-12-30 1995-08-27 Малое научно-производственное предприятие "ЭЛО" Жидкокристаллическая цветная дисплейная панель с активной матрицей
JPH10339880A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR101160822B1 (ko) * 2004-07-27 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
CN102308253B (zh) 2009-02-16 2014-12-17 夏普株式会社 Tft阵列基板和液晶显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527856A (ja) 2002-05-28 2005-09-15 サムスン　エレクトロニクス　カンパニー　リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
JP2006039524A (ja) 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
JP2008026865A (ja) 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 表示基板及びこれを具備する表示装置
WO2009128179A1 (ja) 2008-04-17 2009-10-22 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049715A1 (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치

Also Published As

Publication number Publication date
CN102713998A (zh) 2012-10-03
US20120293471A1 (en) 2012-11-22
BR112012016991A2 (pt) 2016-04-19
EP2525343A4 (en) 2015-08-19
CN102713998B (zh) 2014-07-09
KR20120105553A (ko) 2012-09-25
US8686980B2 (en) 2014-04-01
RU2495498C1 (ru) 2013-10-10
JP5431502B2 (ja) 2014-03-05
JPWO2011086782A1 (ja) 2013-05-16
EP2525343A1 (en) 2012-11-21
WO2011086782A1 (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
KR101377891B1 (ko) 어레이 기판 및 액정 표시 패널
US9082667B2 (en) Flexible display device and method for manufacturing the same
JP6196015B2 (ja) Ｔｆｔ基板及びその製造方法
KR100769307B1 (ko) 화상 표시장치 및 그 제조방법
CN102844803B (zh) 有源矩阵基板和显示装置
US8686422B2 (en) Active matrix substrate and active matrix display device
US20060284633A1 (en) Thin film transistor array panel with improved connection to test lines
JP2017076118A (ja) 表示装置
KR20110114677A (ko) Ｔｆｔ 어레이 기판 및 액정 표시 패널
TW201124785A (en) Display device
US8629443B2 (en) Active matrix substrate and display device
JP2008064961A (ja) 配線構造、及び表示装置
WO2012090817A1 (ja) 表示装置およびその製造方法
KR20160014846A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2011203341A (ja) 表示装置
JP2004341186A (ja) 薄膜トランジスタパネルおよびその製造方法
JP2008089646A (ja) 表示装置
CN113406830B (zh) 一种阵列基板、液晶显示面板及显示装置
KR101575175B1 (ko) 박막 트랜지스터 기판
KR102450078B1 (ko) 표시 장치
JP4029984B2 (ja) Ｔｆｔアレイ基板
CN117457667A (zh) 一种显示面板
KR100920357B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009244899A (ja) 薄膜トランジスタパネルおよびその製造方法
JP2009151325A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 5