JP7332484B2 - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
JP7332484B2
JP7332484B2 JP2019569409A JP2019569409A JP7332484B2 JP 7332484 B2 JP7332484 B2 JP 7332484B2 JP 2019569409 A JP2019569409 A JP 2019569409A JP 2019569409 A JP2019569409 A JP 2019569409A JP 7332484 B2 JP7332484 B2 JP 7332484B2
Authority
JP
Japan
Prior art keywords
signal line
anode
sub
pixel
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019569409A
Other languages
English (en)
Other versions
JP2022550492A (ja
Inventor
▲領▼ 石
世明 史
建邦 黄
浩 ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022550492A publication Critical patent/JP2022550492A/ja
Application granted granted Critical
Publication of JP7332484B2 publication Critical patent/JP7332484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示の実施例は表示基板及び表示装置に関する。
表示技術の絶えない発展に伴い、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネルは、その自己発光、広視野角、高コントラスト、低消費電力、高速応答等の利点により、様々な電子機器にますます適用されている。
ＯＬＥＤ表示パネルへの要求の高まりに伴い、小型表示パネルの高解像度を実現する設計のために、ＯＬＥＤ表示パネルは、通常、ＳＰＲ画素配列、すなわち画素借用の方法を利用する。
本開示の少なくとも１つの実施例は表示基板を提供し、該表示基板は、ベース基板と、複数のサブ画素群と、第１方向に沿って間隔をおいて配列された複数の信号線群と、を含んでおり、各サブ画素群は１つの第１サブ画素を含み、第１サブ画素は第１アノード及び第１有効発光領域を含み、第１アノードは、第１有効発光領域と少なくとも部分的に重なる第１本体部を含み、第１方向における第１本体部の寸法は第２方向における第１本体部の寸法より大きく、第１アノードは隣接する２つの信号線群と重ね合わせられる。
例えば、本開示の一実施例に係る表示基板において、第１方向における第１本体部の寸法と第２方向における第１本体部の寸法との比率をγ１とし、γ１の値の範囲は１．２～３である。
例えば、本開示の一実施例に係る表示基板において、各信号線は外部駆動回路に接続された端部を含む。
例えば、本開示の一実施例に係る表示基板において、第１本体部のベース基板への正投影の形状は略長尺形であり、第１本体部の延在方向は第２方向と交差する。
例えば、本開示の一実施例に係る表示基板において、第１本体部の延在方向は第２方向と略垂直である。
例えば、本開示の一実施例に係る表示基板において、第１アノードと重ね合わせられた２つの信号線群の位置は第１方向における第１本体部の両端部にある。例えば、本開示の一実施例に係る表示基板において、第１アノードと重ね合わせられた２つの信号線群の位置は第１本体部の第１二等分線に対して略軸対称であり、第１二等分線は第２方向と平行である。
例えば、本開示の一実施例に係る表示基板において、第１本体部の形状は略六角形又は略楕円形であり、六角形の長対称軸又は楕円形の長径は第１方向と略平行である。
例えば、本開示の一実施例に係る表示基板において、各信号線群は２本の信号線を含み、第１アノードは隣接する２つの信号線群における４本の信号線と重ね合わせられる。
例えば、本開示の一実施例に係る表示基板において、各信号線群に含まれる少なくとも１本の信号線は第１信号線及び第２信号線を含み、１つの信号線群における第１信号線と第２信号線との間の距離は隣接する２つの信号線群の間の距離より小さい。
例えば、本開示の一実施例に係る表示基板において、各信号線群では、第１信号線と第２信号線とは順に配列され、隣接する２つの信号線群における第１信号線及び第２信号線の配列順序は同じであり、隣接する２つの信号線群は、第１方向に沿って配列された第１信号線群及び第２信号線群を含み、第１信号線群のうち、第１信号線が第２信号線の第２信号線群から離れる一方側に位置し、第２信号線群のうち、第１信号線が第２信号線の第１信号線群に近い側に位置する。
例えば、本開示の一実施例に係る表示基板において、第１信号線はデータ信号を伝送するデータ線として構成され、第２信号線は駆動電圧を伝送する電源線として構成される。
例えば、本開示の一実施例に係る表示基板において、第１方向は第２方向と垂直である。
例えば、本開示の一実施例に係る表示基板において、各サブ画素群は１つの第２サブ画素をさらに含み、第２サブ画素は、隣接する２つの信号線群と重ね合わせられた第２アノードを含む。
例えば、本開示の一実施例に係る表示基板において、第２アノードと重ね合わせられた２つの信号線群における信号線のベース基板への正投影は、第２方向に延在し、第２アノードのベース基板への正投影を横切る。
例えば、本開示の一実施例に係る表示基板において、第２サブ画素は第２有効発光領域を含み、第２アノードは、第２有効発光領域と少なくとも部分的に重なる第２本体部を含み、第１方向における第２本体部の寸法は第２方向における第２本体部の寸法より大きく、第２アノードと重ね合わせられた２つの信号線群の位置は第１方向における第２本体部の両端部にある。
例えば、本開示の一実施例に係る表示基板において、第２本体部のベース基板への正投影の形状は略長尺形であり、第２本体部の延在方向は第２方向と交差する。
例えば、本開示の一実施例に係る表示基板において、第２本体部の延在方向は第２方向と略垂直である。
例えば、本開示の一実施例に係る表示基板において、第２アノードと重ね合わせられた２つの信号線群の位置は第２本体部の第２二等分線に対して略軸対称であり、第２二等分線は第２方向と平行である。
例えば、本開示の一実施例に係る表示基板において、第２本体部の形状は略六角形又は略楕円形であり、六角形の長対称軸又は楕円形の長径は第１方向と略平行である。
例えば、本開示の一実施例に係る表示基板において、各信号線群は２本の信号線を含み、第２アノードは隣接する２つの信号線群における４本の信号線と重ね合わせられる。
例えば、本開示の一実施例に係る表示基板において、各サブ画素群は１つの第３サブ画素ペアをさらに含み、各第３サブ画素ペアは２つの第３サブ画素を含み、各第３サブ画素は第３アノードを含み、第３サブ画素ペアにおける２つの第３アノードはそれぞれ１つの信号線群と重ね合わせられ、第３サブ画素ペアにおける２つの第３アノードと重ね合わせられた２つの信号線群は、隣接する。
例えば、本開示の一実施例に係る表示基板において、第３アノードと重ね合わせられた信号線群における信号線のベース基板への正投影は、第２方向に延在し、第３アノードのベース基板への正投影を横切る。
例えば、本開示の一実施例に係る表示基板において、第３サブ画素は第３有効発光領域を含み、第３アノードは、第３有効発光領域と少なくとも部分的に重なる第３本体部を含み、第３サブ画素ペアにおける２つの第３アノードと重ね合わせられた２つの信号線群は２つの第３本体部の中心を結ぶ線の第３二等分線に対して略軸対称であり、第３二等分線は第２方向と平行である。
例えば、本開示の一実施例に係る表示基板において、各信号線群は２本の信号線を含み、第３サブ画素ペアにおける２つの第３アノードはそれぞれ１つの信号線群の２本の信号線と重ね合わせられ、第３サブ画素ペアにおける２つの第３アノードと重ね合わせられた２つの信号線群は隣接する。
例えば、本開示の一実施例に係る表示基板において、複数のサブ画素群は、第２方向に沿って配列されて複数のサブ画素群列を形成し、第１方向に沿って配列されて複数のサブ画素群行を形成しており、隣接する２つのサブ画素群列は１／２ピッチだけずれて設置され、ピッチが、第２方向において隣接する２つのサブ画素群における２つの第１サブ画素の中心間の距離に等しく、各サブ画素群では、第１サブ画素、第２サブ画素及び第３サブ画素ペアが第２方向に沿って配列され、第３サブ画素ペアにおける２つの第３サブ画素が第１方向に沿って配列される。
例えば、本開示の一実施例に係る表示基板において、第１サブ画素は第１色の光を発光するように構成され、第２サブ画素は第２色の光を発光するように構成され、第３サブ画素は第３色の光を発光するように構成される。
例えば、本開示の一実施例に係る表示基板において、第１色は青の色であり、第２色は赤の色であり、第３色は緑の色である。
例えば、本開示の一実施例に係る表示基板は、第１アノードのベース基板から離れる側に位置すると共に第１開口を含む画素限定層をさらに含み、第１サブ画素は第１発光層をさらに含み、第１開口は第１アノードを露出し、第１発光層の少なくとも一部は第１開口に位置するとともに第１アノードの露出された部分を覆い、第１開口が限定する領域は第１サブ画素の第１有効発光領域である。
例えば、本開示の一実施例に係る表示基板は、複数の信号線群が位置する膜層と第１アノードが位置する膜層との間に位置する平坦層をさらに含み、ベース基板に垂直な方向における各信号線群の高さの範囲は６５０～８５０ナノメートルであり、平坦層の厚さの範囲は１．４～１．６ミクロンである。
例えば、本開示の一実施例に係る表示基板において、サブ画素群が第２サブ画素及び第３サブ画素を含む場合、画素限定層は第２開口及び第３開口をさらに含み、第２サブ画素は第２発光層をさらに含み、第２開口は第２アノードを露出し、第２発光層の少なくとも一部は第２開口に位置するとともに第２アノードの露出された部分を覆い、第２開口が限定する領域は第２サブ画素の第２有効発光領域であり、第３サブ画素は第３発光層をさらに含み、第３開口は第３アノードを露出し、第３発光層の少なくとも一部は第３開口に位置するとともに第３アノードの露出された部分を覆い、第３開口が限定する領域は第３サブ画素の第３有効発光領域である。
本開示の少なくとも１つの実施例はさらに表示基板を提供し、該表示基板は、ベース基板と、複数のサブ画素群と、第１方向に沿って間隔をおいて配列される複数の信号線群であって、各信号線群は第１信号線及び第２信号線を含み、第１信号線及び第２信号線は第１方向と交差する第２方向に沿って延在する複数の信号線群と、を含み、各サブ画素群は１つの第１サブ画素を含み、第１サブ画素は第１アノード及び第１有効発光領域を含み、第１アノードは、第１有効発光領域と少なくとも部分的に重なる第１本体部を含み、第１方向における隣接する２つの信号線群の間の間隔の寸法は第１方向における第１信号線の寸法の８～１０倍であり、第１方向における第１本体部の寸法は第１方向における第１信号線の寸法の１５～１７倍であり、第２方向における第１本体部の寸法は第１方向における第１信号線の寸法の９～１１倍である。
例えば、本開示の一実施例に係る表示基板において、第１方向における第１本体部の寸法と第２方向における第１本体部の寸法との比率をγ１とし、γ１の値の範囲は１．５～１．７である。
例えば、本開示の一実施例に係る表示基板において、各サブ画素群は１つの第２サブ画素をさらに含み、第２サブ画素は第２アノード及び第２有効発光領域を含み、第２アノードは、第２有効発光領域と重なる第２本体部を含み、第１方向における隣接する２つの信号線群の間の間隔の寸法は第１方向における第１信号線の寸法の８～１０倍であり、第１方向における第２本体部の寸法は第１方向における第１信号線の寸法の１２～１４倍であり、第２方向における第２本体部の寸法は第１方向における第１信号線の寸法の４～６倍である。
例えば、本開示の一実施例に係る表示基板において、第１方向における第２本体部の寸法と第２方向における第２本体部の寸法との比率をγ２とし、γ２の値の範囲は２．２～２．６である。
例えば、本開示の一実施例に係る表示基板において、各サブ画素群は１つの第３サブ画素ペアをさらに含み、各第３サブ画素ペアは２つの第３サブ画素を含み、各第３サブ画素は第３アノード及び第３有効発光領域を含み、第３アノードは、第３有効発光領域と少なくとも部分的に重なる第３本体部を含み、第１方向における隣接する２つの信号線群の間の間隔の寸法は第１方向における第１信号線の寸法の８～１０倍であり、第１方向における第３本体部の寸法は第１方向における第１信号線の寸法の６～８倍であり、第２方向における第３本体部の寸法は第１方向における第１信号線の寸法の７～９倍である。
例えば、本開示の一実施例に係る表示基板において、第１方向における第２信号線の寸法は第１方向における第１信号線の寸法の１．３～１．４倍である。
例えば、本開示の一実施例に係る表示基板において、第１有効発光領域がベース基板への正投影は第１アノードのベース基板への正投影内にあり、第１有効発光領域のベース基板への正投影のエッジと第１アノードのベース基板への正投影のエッジとの最短距離の範囲は１～３ミクロンである。
例えば、本開示の一実施例に係る表示基板において、第２有効発光領域のベース基板への正投影は第２アノードのベース基板への正投影内にあり、第２有効発光領域のベース基板への正投影のエッジと第２アノードのベース基板への正投影のエッジとの最短距離の範囲は１～３ミクロンである。
例えば、本開示の一実施例に係る表示基板において、第３有効発光領域のベース基板への正投影は第３アノードのベース基板への正投影内にあり、第３有効発光領域のベース基板への正投影のエッジと第３アノードのベース基板への正投影のエッジとの最短距離の範囲は１～３ミクロンである。
例えば、本開示の一実施例に係る表示基板において、第１サブ画素は青の色のサブ画素であり、第２サブ画素は赤の色のサブ画素であり、第３サブ画素は緑の色のサブ画素である。
本開示の少なくとも１つの実施例はさらに表示基板を提供し、該表示基板は、ベース基板と、複数のサブ画素群と、第１方向に沿って間隔をおいて配列される複数の信号線群であって、各信号線群は、第１方向と交差する第２方向に沿って延在した第１信号線及び第２信号線を含み、各信号線群において、第１信号線と第２信号線とが順に配列され、隣接する２つの信号線群における第１信号線及び第２信号線の配列順序が同じである複数の信号線群と、を含み、各サブ画素群は１つの第１サブ画素を含み、第１サブ画素は、隣接する２つの信号線群と重ね合わせられた第１アノードを含む。
例えば、本開示の一実施例に係る表示基板において、隣接する２つの信号線群は、第１方向に沿って配列された第１信号線群及び第２信号線群を含み、第１信号線群のうち、第１信号線が第２信号線の第２信号線群から離れる側に位置し、第２信号線群のうち、第１信号線が第２信号線の第１信号線群に近い側に位置する。
本開示の少なくとも１つの実施例はさらに表示基板を提供し、該表示基板は、ベース基板と、第１方向に沿って間隔をおいて配列される複数の信号線群であって、各信号線群は第１方向と交差する第２方向に沿って延在した第１信号線及び第２信号線を含み、各信号線群において、第１信号線と第２信号線とが順に配列され、隣接する２つの信号線群における第１信号線及び第２信号線の配列順序が同じである複数の信号線群と、第２方向に沿って配列されて複数のサブ画素群列を形成し、第１方向に沿って配列されて複数のサブ画素群行を形成する複数のサブ画素群であって、隣接する２つのサブ画素群列が１／２ピッチだけずれて設置され、ピッチが、第２方向において隣接する２つのサブ画素群における２つの第１サブ画素の中心間の距離に等しい複数のサブ画素群と、を含み、各サブ画素群は１つの第１サブ画素、１つの第２サブ画素及び１つの第３サブ画素ペアを含み、第３サブ画素ペアは２つの第３サブ画素を含み、各サブ画素群において、第１サブ画素、第２サブ画素及び第３サブ画素ペアが第２方向に沿って配列され、第３サブ画素ペアにおける２つの第３サブ画素が第１方向に沿って配列されており、第１サブ画素は第１アノードを含み、第２サブ画素は第２アノードを含み、第３サブ画素は第３アノードを含み、第１アノードは隣接する２つの信号線群と重ね合わせられ、第２アノードは隣接する２つの信号線群と重ね合わせられ、第３サブ画素ペアにおける２つの第３アノードはそれぞれ１つの信号線群と重ね合わせられ、第３サブ画素ペアにおける２つの第３アノードと重ね合わせられた２つの信号線群は隣接する。
本開示の少なくとも１つの実施例はさらに、上記表示基板を含む表示装置を提供する。
本開示の実施例の技術案をより明瞭に説明するために、以下では実施例の図面を簡単に説明し、なお、以下の図面は単に本開示のいくつかの実施例を示すものに過ぎず、本開示を限定するものではない。
図１は、ＯＬＥＤ表示基板の模式図である。 図２は、ＯＬＥＤ表示基板の１つのサブ画素の断面模式図である。 図３は、本開示の一実施例に係る表示基板のレイアウト図である。 図４は、本開示の一実施例に係る表示基板の１つのサブ画素の画素駆動回路の等価回路図である。 図５Ａは、本開示の一実施例に係る表示基板の画素駆動回路の各層の模式図である。 図５Ｂは、本開示の一実施例に係る表示基板の画素駆動回路の各層の模式図である。 図５Ｃは、本開示の一実施例に係る表示基板の画素駆動回路の各層の模式図である。 図５Ｄは、本開示の一実施例に係る表示基板の画素駆動回路の各層の模式図である。 図５Ｅは、本開示の一実施例に係る表示基板の画素駆動回路の各層の模式図である。 図６は、本開示の一実施例に係る表示基板の平面模式図である。 図７は、本開示の一実施例に係る表示基板の構造模式図である。 図８は、本開示の一実施例に係る別の表示基板の構造模式図である。 図９Ａは、本開示の一実施例に係る別の表示基板の構造模式図である。 図９Ｂは、本開示の一実施例に係る別の表示基板の構造模式図である。
本開示の実施例の目的、技術案及び利点をさらに明確にするために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術案について明確に、完全に説明する。明らかなように、説明される実施例は本開示の一部の実施例であり、全ての実施例ではない。説明される本開示の実施例に基づいて、当業者が創造的な労働を必要とせずに得る全ての他の実施例は、いずれも本開示の保護範囲に属するものである。
特に定義しない限り、本開示に使用されている技術用語又は科学用語は当業者が理解できる通常の意味を有する。本開示に使用されている「第１」、「第２」及び類似する用語は、順序、数量又は重要性を示すものではなく、異なる構成要素を区別するためのものにすぎない。「含む」又は「備える」等の類似する用語は、「含む」又は「備える」の前に記載された素子又は部材が、「含む」又は「備える」の後に挙げられる素子又は部材及びその同等物をカバーするが、他の素子又は部材を排除しないことを意味する。「接続」又は「連結」等の類似する用語は、直接的又は間接的な接続にもかかわらず、物理的又は機械的な接続に限定されるものではなく、電気的な接続も含む。
一般的なＯＬＥＤ表示基板は、ベース基板と、ベース基板上に設置された駆動回路と、駆動回路のベース基板から離れる側に設置された平坦層と、平坦層のベース基板から離れる側に設置されたアノードと、アノードのベース基板から離れる側に設置された発光層と、発光層のベース基板から離れる側に設置されたカソードと、を含む。
ベース基板上の駆動回路は、通常、ソースドレイン金属層で製作された信号線、例えば、データを伝送又は書き込むためのデータ線（Ｄａｔａ ｌｉｎｅ）と、駆動電圧を伝送するための電源線（ＶＤＤ ｌｉｎｅ）とを含む。駆動回路のベース基板から離れる側にアノードを作製する前、駆動回路上に平坦層（ＰＬＮ）を作製する必要があり、その後に平坦層上にアノードを作製することにより、後に作製されるアノードが高い平坦度を有するようにする。ただし、高解像度を実現するために、ＯＬＥＤ表示基板の画素寸法が小さく、信号線が密集する。また、ＯＬＥＤ表示基板の耐用期間及び表示輝度を確保するために、各画素の有効発光領域の面積をできるだけ大きくする必要がある。従って、駆動回路の信号線が必然的にアノードの下方に設置され、すなわち、駆動回路の信号線がアノードと重ね合わせられる。このとき、ソースドレイン金属層で製作された信号線は、厚さが大きいため、その上の平坦層がそれを完全に平坦化できない。その結果、平坦層上のアノード及びアノード上の発光層が不平坦になってしまい、アノード及びアノード上の発光層には非対称突起が現れることにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際にカラーシフト現象が生じる。
図１はＯＬＥＤ表示基板の模式図である。図２はＯＬＥＤ表示基板の１つのサブ画素の断面模式図である。図１及び２に示すように、当該ＯＬＥＤ表示基板は、ベース基板１０と、画素駆動回路２０と、平坦層３０と、アノード４０と、発光層５０と、カソード６０と、画素限定層８０と、を含む。画素限定層８０は、有効発光領域９０、例えば、青の色の有効発光領域９１、赤の色の有効発光領域９２及び緑の色の有効発光領域９３を限定する。駆動回路２０はソースドレイン金属層で製作された信号線群２５を含む。図１は、信号線群２５と有効発光領域９０との位置関係を示す。図１に示すように、信号線群２５は、データを伝送又は書き込むためのデータ線２５１と、駆動電圧を伝送するための電源線２５２と、を含む。通常、データ線２５１の延在方向における有効発光領域９０の寸法が延在方向に垂直な方向における有効発光領域９０の寸法より大きいため、有効発光領域９０は、１つのみの信号線群２５を覆う。また、図２に示すように、信号線群２５の厚さが大きいため、信号線群２５を覆う平坦層３０が当該表示基板を完全に平坦化できず、平坦層３０上のアノード４０及びアノード４０上の発光層５０が不平坦になってしまい、アノード４０及びアノード４０上の発光層５０には非対称突起７０が現れるようにする。当該非対称突起７０は、画素限定層８０が限定する有効発光領域９０の中心に対して非対称であり、当該非対称突起７０により当該表示基板の法線の左右両側へ発した光は異なり、それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際にカラーシフト現象が生じる。例えば、当該表示基板の法線の左側から表示基板の法線に対して３０度の角度で観察する時の当該表示基板の色と当該表示基板の法線の右側から表示基板の法線に対して３０度の角度で観察する時の当該表示基板の色と異なることにより、上記カラーシフト現象をもたらす。
それに対して、本開示の実施例は表示基板及び表示装置を提供する。当該表示基板は、ベース基板と、複数のサブ画素群と、複数の信号線群と、を含む。複数のサブ画素群及び複数の信号線はベース基板上に設置され、複数の信号線群は第１方向に沿って間隔をおいて配列される。各信号線群は、少なくとも１本の、第１方向と交差する第２方向に沿って延在する信号線を含む。各サブ画素群は１つの第１サブ画素を含む。第１サブ画素は、隣接する２つの信号線群と重ね合わせられた第１アノードを含む。第１アノードが隣接する２つの信号線群と重ね合わせられたので、第１アノードは、隣接する２つの信号線群と重ね合わせられる位置に２つの突起が形成されても、これら２つの突起によって第１アノード及び第１アノード上の発光層の発光の非対称性を低下させ、ひいては第１アノード及び第１アノード上の発光層の発光の非対称性をなくすことができる。それにより、視点カラーシフトを改善し、ひいてはなくすことができる。
以下、図面を参照して本開示の実施例に係る表示基板及び表示装置を詳細に説明する。
図３は本開示の一実施例に係る表示基板のレイアウト図である。図３に示すように、当該表示基板は、ベース基板１０１と、ベース基板１０１上に設置された複数の画素駆動回路２２０と、複数の画素駆動回路２２０のベース基板１０１から離れる側に設置された第１サブ画素１１１、第２サブ画素１１２及び第３サブ画素１１３と、を含む。第１サブ画素１１１の第１アノード１１１０は、第１本体部１１１２に接続された第１接続電極１７１をさらに含んでもよく、第１接続電極１７１が第１本体部１１１２と第１サブ画素１１１に対応する画素駆動回路２２０とを接続するように構成される。当該表示基板が第２サブ画素１１２を含む場合、図３に示すように、第２サブ画素１１２の第２アノード１１２０は、第２本体部１１２２に接続された第２接続電極１７２をさらに含んでもよく、第２接続電極１７２が第２本体部１１２２と第２サブ画素１１２に対応する画素駆動回路とを接続するように構成される。当該表示基板が第３サブ画素１１３を含む場合、図３に示すように、第３サブ画素１１３の第３アノード１１３０は、第３本体部１１３２に接続された第３接続電極１７３をさらに含んでもよく、第３接続電極１７３が第３本体部１１３２と第３サブ画素１１３に対応する画素駆動回路とを接続するように構成される。
例えば、いくつかの例では、図３に示すように、第１接続電極１７１は、第１本体部１１１２の第２本体部１１２２から離れるエッジの中央に位置する突出部であってもよく、第２接続電極１７２は、第２本体部１１２２の第１本体部１１１２から離れるエッジの中央に位置する突出部であってもよく、第３接続電極１７３は、第３本体部１１３２から外に向かって延在する延在部であってもよく、第３サブ画素ペア１１６の２つの第３本体部１１３２の２つの第３接続電極１７３はそれぞれ、第１方向における第２本体部１１２２の２つの端部に向かって延在し、且つ第２本体部１１２２と間隔をおいて設置される。
例えば、図３に示すように、複数の画素駆動回路２２０は、上記第１サブ画素１１１、第２サブ画素１１２及び第３サブ画素１１３を駆動することに用いられる。図４は本開示の一実施例に係る表示基板の１つのサブ画素の画素駆動回路の等価回路図である。図４に示される画素駆動回路は、上記第１サブ画素１１１、第２サブ画素１１２及び第３サブ画素１１３のいずれかに利用される。図４に示すように、当該画素駆動回路２２０は、複数の薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７と、複数の薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７に接続された複数の信号線と、を含む。複数の信号線は、ゲート線ＧＬ、エミッション制御線ＥＭ、初期化線ＲＬ、データ線１２１、電源線１２２及びコンデンサＣｓｔを含む。ゲート線ＧＬは、ゲート信号を伝送することに用いられ、第１ゲート線ＧＬｎ及び第２ゲート線ＧＬｎ～１を含んでもよい。エミッション制御線ＥＭは、制御信号を伝送することができる。それにより、当該画素駆動回路は７Ｔ１Ｃの画素駆動回路である。勿論、本開示の実施例は、それらを含むが、それに限定されず、上記第１サブ画素、第２サブ画素及び第３サブ画素は他のタイプの画素駆動回路を利用してもよい。
例えば、図４に示すように、第１薄膜トランジスタＴ１の第１ゲートＧ１は、第３薄膜トランジスタＴ３の第３ドレインＤ３及び第４薄膜トランジスタＴ４の第４ドレインＤ４に接続された。第１薄膜トランジスタＴ１の第１ソースＳ１は、第２薄膜トランジスタＴ２の第２ドレインＤ２及び第５薄膜トランジスタＴ５の第５ドレインＤ５に接続された。第１薄膜トランジスタＴ１の第１ドレインＤ１は、第３薄膜トランジスタＴ３の第３ソースＳ３及び第６薄膜トランジスタＴ６の第６ソースＳ６に接続された。
例えば、図４に示すように、第２薄膜トランジスタＴ２の第２ゲートＧ２は第１ゲート線ＧＬｎに接続され、第２薄膜トランジスタＴ２の第２ソースＳ２はデータ線１２１に接続され、第２薄膜トランジスタＴ２の第２ドレインＤ２は第１薄膜トランジスタＴ１の第１ソースＳ１に接続された。
例えば、図４に示すように、第３薄膜トランジスタＴ３の第３ゲートＧ３は第１ゲート線ＧＬｎに接続され、第３薄膜トランジスタＴ３の第３ソースＳ３は第１薄膜トランジスタＴ１の第１ドレインＤ１に接続され、第３薄膜トランジスタＴ３の第３ドレインＤ３は第１薄膜トランジスタＴ１の第１ゲートＧ１に接続された。
例えば、図４に示すように、第４薄膜トランジスタＴ４の第４ゲートＧ４は第２ゲート線ＧＬｎ～１に接続され、第４薄膜トランジスタＴ４の第４ソースＳ４は初期化線ＲＬに接続され、第４薄膜トランジスタＴ４の第４ドレインＤ４は第１薄膜トランジスタＴ１の第１ゲートＧ１に接続され、初期化線ＲＬを介して初期化電圧Ｖｉｎｔを印加する。
例えば、図４に示すように、第５薄膜トランジスタＴ５の第５ゲートＧ５はエミッション制御線ＥＭに接続され、第５薄膜トランジスタＴ５の第５ソースＳ５は電源線１２２に接続され、第５薄膜トランジスタＴ５の第５ドレインＤ５は第１薄膜トランジスタＴ１の第１ソースＳ１に接続された。
例えば、図４に示すように、第６薄膜トランジスタＴ６の第６ゲートＧ６はエミッション制御線ＥＭに接続され、第６薄膜トランジスタＴ６の第６ソースＳ６は第１薄膜トランジスタＴ１の第１ドレインＤ１に接続され、第６薄膜トランジスタＴ６の第６ドレインＤ６は各サブ画素のアノード（例えば、上記第１アノード、第２アノード又は第３アノード）に接続された。
例えば、図４に示すように、第７薄膜トランジスタＴ７の第７ゲートＧ７は第２ゲート線ＧＬｎ～１に接続され、第７薄膜トランジスタＴ７の第７ソースＳ７は各サブ画素のアノードに接続され、第７薄膜トランジスタＴ７の第７ドレインＤ７は第４薄膜トランジスタＴ４の第４ソースＳ４に接続された。
例えば、図４に示すように、コンデンサＣＳｔは、第１電極ＣＥ１及び第２電極ＣＥ２を含み、第２電極ＣＥ２が電源線１２２に接続され、第１電極ＣＥ１が第１薄膜トランジスタＴ１の第１ゲートＧ１及び第３薄膜トランジスタＴ３の第３ドレインＤ３に接続された。
以下、図４に示される画素駆動回路の１つの作動モードを模式的に説明する。まず、第２ゲート線ＧＬｎ～１にリセット信号を伝送して第７薄膜トランジスタＴ７をオンにすると、各サブ画素のアノードに流れる余剰電流が第７薄膜トランジスタＴ７により第４薄膜トランジスタＴ４へ放電することで、各サブ画素のアノードに流れる余剰電流による発光を抑制することができる。次に、第２ゲート線ＧＬｎ～１に初期化信号を伝送して初期化線ＲＬに初期化信号を伝送すると、第４薄膜トランジスタＴ４がオンになり、第４薄膜トランジスタＴ４により第１薄膜トランジスタＴ１の第１ゲートＧ１及びコンデンサＣｓｔの第２電極ＣＥ２に初期化電圧Ｖｉｎｔを印加することで、第１ゲートＧ１及びコンデンサＣｓｔを初期化させる。第１ゲートＧ１の初期化により第１薄膜トランジスタＴ１をオンにすることができる。なお、上記リセット信号と上記初期化信号とは同じ信号であってもよい。
続いて、第１ゲート線ＧＬｎにゲート信号を伝送してデータ線１２１にデータ信号を伝送すると、第２薄膜トランジスタＴ２及び第３薄膜トランジスタＴ３がいずれもオンになり、第２薄膜トランジスタＴ２、第１薄膜トランジスタＴ１及び第３薄膜トランジスタＴ３により第１ゲートＧ１にデータ電圧Ｖｄを印加する。このとき、第１ゲートＧ１に印加された電圧は補償電圧Ｖｄ＋Ｖｔｈであり、第１ゲートＧ１に印加された補償電圧はコンデンサＣｓｔの第１電極ＣＥ１にも印加される。
続いて、電源線１２２は、コンデンサＣｓｔの第２電極ＣＥ２に駆動電圧Ｖｅｌを印加し、第１電極ＣＥ１に補償電圧Ｖｄ＋Ｖｔｈを印加することで、それぞれコンデンサＣｓｔの２つの電極に印加された電圧の差に対応する電荷をコンデンサＣｓｔに蓄積し、第１薄膜トランジスタＴ１のオンは所定時間に達する。
続いて、エミッション制御線ＥＭにエミッション制御信号を印加すると、第５薄膜トランジスタＴ５及び第６薄膜トランジスタＴ６がいずれもオンになり、第５薄膜トランジスタＴ５が第１薄膜トランジスタＴ１に駆動電圧Ｖｅｌを印加するようにする。駆動電圧ＶｅｌがコンデンサＣｓｔによるオンの第１薄膜トランジスタＴ１を通過すると、対応する駆動電圧Ｖｅｌと、コンデンサＣｓｔにより第１ゲートＧ１に印加された電圧との差は、電流Ｉｄを第１薄膜トランジスタＴ１の第１ドレインＤ１に流れるように駆動し、駆動電流Ｉｄが第６薄膜トランジスタＴ６により各サブ画素に印加して各サブ画素の発光層を発光させる。
図５Ａ～５Ｅは本開示の一実施例に係る画素駆動回路の各層の模式図である。当該画素駆動回路２２０は、上記薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７と、複数の薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７に接続されたゲート線ＧＬｎ、ＧＬｎ～１、エミッション制御線ＥＭ、初期化線ＲＬ、データ線１２１、電源線１２２及びコンデンサＣｓｔと、を含む。以下、図５Ａ～５Ｅを参照して画素駆動回路２２０の構造を説明する。
例えば、図５Ａは当該画素駆動回路２２０の半導体層３１０を示す。半導体層３１０は半導体材料をパターン化して形成されてもよい。半導体層３１０は上記薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７の活性層の製作に利用でき、各活性層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域との間のチャネル領域を含んでもよい。例えば、半導体層３１０はアモルファスシリコン、多結晶シリコン、酸化物半導体材料等で製作できる。なお、上記ソース領域及びドレイン領域はｎ型不純物又はｐ型不純物がドーピングされた領域であってもよい。
本開示の実施例に係る表示基板では、上記半導体層上には、上記半導体層を保護するためのゲート絶縁層（図示せず）が形成されている。図５Ｂは当該画素駆動回路２２０の第１導電層３２０を示した。第１導電層３２０はゲート絶縁層上に設置されることにより、半導体層３１０と絶縁される。第１導電層３２０は、コンデンサＣｓｔの第１電極ＣＥ１と、ゲート線ＧＬｎ、ＧＬｎ～１と、エミッション制御線ＥＭと、薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７のゲート（例えば、上記第１ゲートＧ１、第２ゲートＧ２、第３ゲートＧ３、第４ゲートＧ４、第５ゲートＧ５、第６ゲートＧ６及び第７ゲートＧ７）と、を含んでもよい。図５Ｂに示すように、薄膜トランジスタＴ２、Ｔ４、Ｔ５、Ｔ６及びＴ７のゲートは、ゲート線ＧＬｎ、ＧＬｎ～１が半導体層３１０と重ね合わせられた部分であり、薄膜トランジスタＴ３は、ダブルゲート構造の薄膜トランジスタであってもよく、薄膜トランジスタＴ３の一方のゲートは、ゲート線ＧＬｎが半導体層３１０と重ね合わせられた部分であってもよく、薄膜トランジスタＴ３の他方のゲートは、ゲート線ＧＬｎから突出する突出部であってもよく、薄膜トランジスタＴ１のゲートは第１電極ＣＥ１であってもよい。
本開示の実施例に係る表示基板では、上記第１導電層上には、上記第１導電層を保護するための絶縁層（図示せず）が形成されている。図５Ｃは当該画素駆動回路２２０の第２導電層３３０を示した。第２導電層３３０は、コンデンサＣｓｔの第２電極ＣＥ２と、初期化線ＲＬと、を含む。第２電極ＣＥ２と第１電極ＣＥ１とは少なくとも部分的に重なってコンデンサＣｓｔを形成する。
本開示の実施例に係る表示基板では、上記第２導電層上には、上記第２導電層を保護するための第１保護層（図示せず）が形成されている。図５Ｄは当該画素駆動回路２２０の第３導電層３４０を示した。第３導電層３４０は、データ線１２１と、電源線１２２と、を含む。図５Ｅは上記半導体層３１０、第１導電層３２０、第２導電層３３０及び第３導電層３４０の積層位置関係の模式図である。図５Ｄ及び５Ｅに示すように、データ線１２１は、ゲート絶縁層、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第１ビアホール３８１）を介して半導体層３１０のうち薄膜トランジスタＴ２のソースに対応する領域に接続される。電源線１２２は、ゲート絶縁層、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第２ビアホール３８２）を介して半導体層３１０のうち薄膜トランジスタＴ５のソースに対応する領域に接続される。電源線１２２は、第１保護層における少なくとも１つのビアホール（例えば、２つの第３ビアホール３８３）を介して第２導電層３３０の第２電極ＣＥ２に接続される。第３導電層３４０は、第１接続部３４１、第２接続部３４２及び第３接続部３４３をさらに含む。第１接続部３４１の一端部は、ゲート絶縁層、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第４ビアホール３８４）を介して半導体層３１０のうち第３薄膜トランジスタＴ３のドレインに対応する領域に接続され、第１接続部３４１の他端部は、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第５ビアホール３８５）を介して第１導電層３２０の第１薄膜トランジスタＴ１のゲートに接続される。第２接続部３４２の一端部は、第１保護層における１つのビアホール（例えば、第６ビアホール３８６）を介して初期化線ＲＬに接続され、第２接続部３４２の他端部は、ゲート絶縁層、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第７ビアホール３８７）を介して半導体層３１０における第７薄膜トランジスタＴ７のドレインの領域に接続される。第３接続部３４３は、ゲート絶縁層、絶縁層及び第１保護層における少なくとも１つのビアホール（例えば、第８ビアホール３８８）を介して半導体層３１０における第６薄膜トランジスタＴ６のドレイン領域に接続される。
本開示の実施例に係る表示基板では、上記第３導電層上には、上記第３導電層を保護するための第２保護層（図示せず）が形成されている。各サブ画素のアノードは第２保護層上に設置されてもよい。
本開示の一実施例は表示基板を提供する。図６は本開示の一実施例に係る表示基板の平面模式図である。図６に示すように、当該表示基板は、ベース基板１０１と、複数のサブ画素群１１０と、複数の信号線群１２０と、を含む。複数のサブ画素群１１０及び複数の信号線群１２０はベース基板１０１上に設置される。複数の信号線群１２０は、第１方向に沿って間隔をおいて配列され、第１方向と交差する第２方向に沿って延在する少なくとも１本の信号線１２００を含む。各サブ画素群１１０は１つの第１サブ画素１１１を含み、第１サブ画素１１１は、隣接する２つの信号線群１２０と重ね合わせられた第１アノード１１１０を含む。つまり、第１アノード１１１０の、信号線群１２０が位置する平面への正投影は、隣接する２つの信号線群１２０と重ね合わせられる。なお、表示分野では、１つの画素は、通常、それぞれ単一色（例えば、赤の色、緑の色又は青の色）を表示できる複数のサブ画素を含み、異なる色のサブ画素の割合を制御することによって異なる色の表示を実現し、従って、上記第１サブ画素は単一色サブ画素であり、また、上記信号線群とは、同じ列のサブ画素の駆動回路が共有する少なくとも一部の信号線の集合を指す。
例えば、図６に示すように、第１サブ画素１１１は第１有効発光領域１１１５を含み、第１アノード１１１０は、第１有効発光領域１１１５と少なくとも部分的に重なる第１本体部１１１２を含み、第１方向における第１本体部１１１２の寸法は第２方向における第１本体部１１１２の寸法より大きく、上記第１アノード１１１０が隣接する２つの信号線群１２０と重ね合わせられたことは、第１本体部１１１２が隣接する２つの信号線群１２０と重ね合わせられたことであってもよい。本開示の実施例に係る表示基板では、第１アノードが隣接する２つの信号線群と重ね合わせられたので、第１アノードは、隣接する２つの信号線群と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって第１アノード及び第１アノード上の発光層の発光の非対称性を低下させ、ひいては第１アノード及び第１アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。なお、上記表示基板の法線の左右両側は信号線群の延在方向に対する両側であってもよい。
例えば、図３に示すように、信号線群はデータ線１２１及び電源線１２２からなるものであってもよく、第１サブ画素１１１の第１アノード１１１０は隣接する２つの信号線群と重ね合わせられる。
図７は本開示の一実施例に係る別の表示基板の構造模式図である。図７に示すように、第１アノード１１１０が隣接する２つの信号線群１２０と重ね合わせられたので、第１アノード１１１０は、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起１７０が形成される。それで分かるように、１つのみの突起の場合に比べて、これら２つの突起１７０によっては、第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性を低下させ、ひいては第１アノード及び第１アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における第１本体部１１１２の寸法と第２方向における第１本体部１１１２の寸法との比をγ１とし、γ１の値の範囲は１．２～３である。例えば、いくつかの例では、図６に示すように、第１アノード１１１０と重ね合わせられた２つの信号線群１２０における信号線１２００のベース基板１０１への正投影は、第２方向に延在し、第１アノード１１１０のベース基板１０１への正投影を横切る。つまり、第１アノードと重ね合わせられた２つの信号線群の信号線は延在して第１アノードを横切り、それにより第１アノードに形成された突起も第２方向に沿って第１アノードを横切る。
例えば、いくつかの例では、図６に示すように、各信号線１２００は当該表示基板の表示領域外まで延在してもよく、このとき、各信号線１２００は外部駆動回路に接続された端部１２０９を含んでもよい。例えば、信号線がデータ線である場合、信号線はデータドライバに接続された端部を含んでもよい。
例えば、いくつかの例では、ベース基板１０１は、透明基板であってもよく、例えば、ガラス基板、プラスチック基板、石英基板等であってもよい。勿論、本開示の実施例は、それらを含むが、それに限定されず、ベース基板１０１の材料は実際の状況及びニーズに応じて選択できる。
例えば、いくつかの例では、図６及び７に示すように、第１サブ画素１１１は第１有効発光領域１１１５を含み、第１アノード１１１０は、第１有効発光領域１１１５と少なくとも部分的に重なる第１本体部１１１２を含み、第１方向における第１本体部１１１２の寸法は第２方向における第１本体部１１１２の寸法より大きく、第１アノード１１１０と重ね合わせられた２つの信号線群１２０の位置は第１方向における第１本体部１１１２の両端部にある。このとき、第１アノード１１１０と重ね合わせられた２つの信号線群１２０の位置が第１方向における第１本体部１１１２の両端部にあると共に、第１本体部１１１２の中心を横切らないことにより、第１アノード１１１０が隣接する２つの信号線群１２０と重ね合わせられた位置に形成された２つの突起１７０は、対称性が高くなる。これにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。なお、図６の第１アノードは第１本体部のみを示す。
例えば、いくつかの例では、図６及び７に示すように、第１本体部１１１２のベース基板１０１への正投影の形状は略長尺形であり、第１本体部１１１２の延在方向は第２方向と交差する。
例えば、いくつかの例では、図６及び７に示すように、第１本体部１１１２の延在方向は第２方向と略垂直である。なお、上記「略垂直」とは、第１本体部の延在方向と第２方向との夾角の範囲は８５～９０度である。
例えば、いくつかの例では、図６及び７に示すように、第１アノード１１１０と重ね合わせられた２つの信号線群１２０の位置は、第１本体部１１１２の第１二等分線に対して略軸対称であり、第１二等分線は第２方向と平行である。このとき、図７に示すように第１アノード１１１０は、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの位置対称の突起１７０が形成され、これら２つの突起１７０によって第１アノード及び第１アノード上の発光層の発光の非対称性をさらに効果的に低下させ、ひいては第１アノード及び第１アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
なお、信号線群が少なくとも１本の信号線を含み、つまり、信号線群が複数本の信号線を含む場合があり、従って、上記２つの信号線群の位置が第１本体部の第１二等分線に対して略軸対称であるとは、２つの信号線群自体ではなく、２つの信号線群の位置が第１本体部の第１二等分線に対して略軸対称であることを指す。また、信号線群の位置は、信号線群の幾何学的中心、例えば、信号線群の第１本体部への正投影の幾何学的中心であってもよい。
例えば、いくつかの例では、図６に示すように、各信号線群１２００では、第１信号線１２１と第２信号線１２２とは順に配列され、隣接する２つの信号線群１２００における第１信号線１２１及び第２信号線１２２の配列順序は同じである。従って、上記２つの信号線群の位置が第１本体部の第１二等分線に対して略軸対称であるとは、２つの信号線群自体ではなく、２つの信号線群の位置が第１本体部の第１二等分線に対して略軸対称であることを指す。
例えば、いくつかの例では、図６に示すように、隣接する２つの信号線群１２０は、第１方向に沿って配列された第１信号線群１２０１及び第２信号線群１２０２を含み、第１信号線群１２０１のうち、第１信号線１２１が第２信号線１２２の第２信号線群１２０２から離れる側に位置し、第２信号線群１２０２のうち、第１信号線１２１が第２信号線１２２の第１信号線群１２０１に近い側に位置する。
例えば、いくつかの例では、図６に示すように、第１方向における第１本体部１１１２の寸法は第２方向における第１本体部１１１２の寸法より大きい。つまり、第１本体部１１１２の形状は長尺形であり、例えば、六角形又は楕円形である。図１に示すように、通常、第２方向におけるアノードの寸法が第１方向におけるアノードの寸法より大きいため、１つの信号線群を覆うしかことができないが、本開示の実施例に係る第１アノードは、第１方向における第１本体部の寸法が第２方向における第１本体部１１１２の寸法より大きくすることにより、面積が変わらない場合に隣接する２つの信号線群と重ね合わせられることができる。例えば、本開示の実施例に係る第１本体部１１１２は、図１に示される表示基板において対応するアノードの本体部を９０度回転させたものであってもよい。
例えば、第１方向における第１本体部１１１２の寸法の範囲は４５～６０ミクロンであってもよく、第２方向における第１本体部１１１２の寸法の範囲は１５～３０ミクロンであってもよい。なお、上記寸法は例示的なものに過ぎず、本開示の実施例の第１本体部の寸法は実際の製品の寸法及び解像度に応じて決定できる。
例えば、いくつかの例では、図６に示すように、第１本体部１１１２の形状は略六角形又は略楕円形であり、六角形の長対称軸又は楕円形の長径は第１方向と略平行である。なお、上記「略平行」とは、六角形の長対称軸又は楕円形の長径と第１方向との夾角が５度を超えないことを指す。
なお、本開示の実施例は、以上の場合を含むが、それに限定されず、本開示の実施例の第１本体部の形状は他の長尺形であってもよく、また、第１本体部の形状が略六角形又は略楕円形である場合、六角形の長対称軸又は楕円形の長径は第１方向と平行でなくてもよく、第１アノードの、信号線群が位置する平面への正投影は、隣接する２つの信号線群と重ね合わせられればよい。
例えば、いくつかの例では、図７に示すように、当該表示基板は、第１アノード１１１０のベース基板１０１から離れる側に位置すると共に第１開口１６１を含む画素限定層１６０をさらに含む。第１サブ画素１１１は、少なくとも一部が第１開口１６１に位置する第１発光層１１１４をさらに含み、第１開口１６１が限定する領域は第１有効発光領域１１１５である。第１アノード１１１０は第１発光層１１１４が発光するように駆動することができる。
例えば、図７に示すように、第１有効発光領域１１１５の面積は第１アノード１１１０の面積よりも僅かに小さくてもよく、第１有効発光領域１１１５の形状は第１アノード１１１０の第１本体部１１１２の形状と類似してもよく、第１有効発光領域１１１５のエッジと第１本体部１１１２のエッジとの最短距離の範囲は１～５ミクロンである。
なお、第１発光層１１１４は、電界発光層自体及び電界発光層の両側に位置する他の機能層、例えば、正孔注入層、正孔輸送層、電子注入層及び電子輸送層等を含んでもよい。
例えば、いくつかの例では、図７に示すように、第１サブ画素１１１は、第１発光層１１１５の第１アノード１１１２から離れる側に位置する第１カソード１１１６をさらに含む。
例えば、いくつかの例では、図７に示すように、表示基板は、複数の信号線群１２０が位置する膜層と第１アノード１１１２が位置する膜層との間に位置する平坦層２３０をさらに含み、ベース基板１０１に垂直な方向における各信号線群１２０の高さの範囲は６５０～８５０ナノメートルであり、平坦層２３０の厚さの範囲は１．４～１．６ミクロンである。通常、信号線群がソースドレイン金属層で製作され、且つ積層構造、例えばＴｉ／Ａｌ／Ｔｉ積層構造が利用されるため、各信号線群１２０は、ベース基板１０１に垂直な方向における高さ（厚さ）が大きくなって、平坦層２３０がそれを完全に平坦化できない。その結果、平坦層上の第１アノード及び第１アノード上の第１発光層が不平坦になってしまい、第１アノード及び第１アノード上の第１発光層には突起が現れる。このとき、当該表示基板は、第１サブ画素の発光の非対称性を効果的に低下させ、ひいては第１サブ画素の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図７に示すように、当該表示基板は、ベース基板１０１と平坦層２３０との間に位置すると共に上記信号線群１２０を含む画素駆動回路２２０をさらに含む。つまり、信号線群１２０は、画素駆動回路２２０の一部であってもよく、例えば、画素駆動回路２２０におけるソースドレイン金属層で形成された信号線の集合であってもよい。勿論、本開示の実施例の画素駆動回路は、一般的な設計を参照してもよく、例えば、薄膜トランジスタ、コンデンサ等の構造をさらに含んでもよく、ここで、本開示の実施例は繰り返し説明しない。
例えば、いくつかの例では、図６及び７に示すように、各信号線群１２０は２本の信号線１２００を含み、第１アノード１１１０は隣接する２つの信号線群１２０における４本の信号線１２００と重ね合わせられる。
例えば、いくつかの例では、図６及び７に示すように、各信号線群１２０に含まれる少なくとも１本の信号線１２００は第１信号線１２１及び第２信号線１２２を含み、１つの信号線群１２０における第１信号線１２１と第２信号線１２２との間の距離は隣接する２つの信号線群１２０の間の距離より小さい。このとき、１つの信号線群１２０におけるデータ線１２１と電源線１２２との間の距離が比較的に小さいため、第１有効発光領域１１１０は、当該信号線群１２０によって、信号線群１２０と重ね合わせられた位置に突起１７０が形成される。
なお、１つの信号線群１２０における第１信号線１２１と第２信号線１２２との間の距離は、１つの信号線群１２０における第１信号線１２１と第２信号線１２２との間の間隔の幅であってもよい。また、実際の表示基板では、画素回路の設計及び作製プロセスの制限のため、第１信号線は幅が全体にわたって等しい細長直線ではなく、第２信号線も幅が全体にわたって等しい細長直線ではなく、上記第１信号線１２１と第２信号線１２２との間の距離は、第１信号線１２１と第２信号線１２２との間の間隔の平均幅であってもよく、また、隣接する２つの信号線群１２０の間の距離も、隣接する２つの信号線群１２０の間の間隔の平均幅であってもよい。
例えば、いくつかの例では、図６及び７に示すように、各信号線群１２０は、データ信号を伝送するためのデータ線１２１と、駆動電圧を伝送する電源線１２２とを含み、すなわち、第１信号線１２１はデータ線であってもよく、第２信号線１２２は電源線１２２であってもよい。
例えば、いくつかの例では、図６及び７に示すように、１つの信号線群１２０では、データ線１２１と電源線１２２とは、第１方向に順に配列され、すなわち、図６の左側から右側への方向において順に配列される。データ線１２１は電源線１２２の左側に位置する。異なる信号線群１２０におけるデータ線１２１及び電源線１２２の配列順序は同じである。従って、本開示の実施例に係る表示基板では、第１アノード１１１０と重ね合わせられた２つの信号線群自体ではなく、２つの信号線群の位置が第１アノード１１１０の第１二等分線に対して略軸対称である。
例えば、いくつかの例では、図６及び７に示すように、信号線群１２０が複数本のデータ線１２００を含む場合、複数本のデータ線１２００は間隔をおいて設置され且つ略平行である。例えば、信号線群１２０がデータ線１２１と電源線１２２とを含む場合、データ線１２１と電源線１２２とは間隔をおいて設置され且つ略平行である。
例えば、いくつかの例では、データ線１２１の幅の範囲は２．５～３ミクロンであり、電源線１２２の幅の範囲は４～６ミクロンであり、データ線１２１と電源線１２２との間の距離の範囲は３～４ミクロンである。
例えば、いくつかの例では、隣接するデータ線同士の間の間隔の範囲は２３～３５ミクロンであり、隣接する電源線同士の間の間隔の範囲は２３～３５ミクロンであり、第１方向における第１本体部１１１２の長さの範囲は４５～６０ミクロンであることにより、隣接する２つの信号線群１２０を覆うことができる。
例えば、いくつかの例では、図６に示すように、上記第１方向は上記第２方向と垂直である。
例えば、いくつかの例では、図６に示すように、各サブ画素群１２０は１つの第２サブ画素１１２をさらに含み、第２サブ画素１１２は、隣接する２つの信号線群１２０と重ね合わせられた第２アノード１１２０を含む。
本開示の実施例に係る表示基板では、第２アノードが隣接する２つの信号線群と重ね合わせられたので、第２アノードは、隣接する２つの信号線群と重ね合わせられた位置に２つの突起が形成されることができ、これら２つの突起によって、第２アノード及び第２アノード上の発光層の発光の非対称性を低下させ、ひいては第２アノード及び第２アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
図８は本開示の一実施例に係る別の表示基板の構造模式図である。図８に示すように、第２アノード１１２０が隣接する２つの信号線群１２０と重ね合わせられたので、第２アノード１１２０は、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起１７５が形成される。それで分かるように、１つのみの突起の場合に比べて、これら２つの突起１７５によって、第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性を低下させ、ひいては第２アノード及び第２アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、第２アノード１１２０と重ね合わせられた２つの信号線群１２０における信号線１２００のベース基板１０１への正投影は、第２方向に延在し、第２アノード１１２０のベース基板１０１への正投影を横切る。
例えば、いくつかの例では、図６及び８に示すように、第２サブ画素１１２は第２有効発光領域１１２５を含み、第２アノード１１２０は、第２有効発光領域１１２５と少なくとも部分的に重なる第２本体部１１２２を含み、第１方向における第２本体部１１２２の寸法は第２方向における第２本体部１１２２の寸法より大きく、第２アノード１１２０と重ね合わせられた２つの信号線群１２０の位置は第１方向における第２本体部１１２２の両端部にある。このとき、第２アノード１１２０と重ね合わせられた２つの信号線群１２０の位置が第１方向における第２本体部１１２２の両端部にあるので、第２アノード１１２０が隣接する２つの信号線群１２０と重ね合わせられた位置に形成された２つの突起１７５は、対称性が高くなる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。なお、図６の第２アノードは第２本体部のみを示す。
例えば、いくつかの例では、図６及び８に示すように、第２本体部１１２２のベース基板１０１への正投影の形状は略長尺形であり、第２本体部の延在方向は第２方向と交差する。
例えば、いくつかの例では、図６及び８に示すように、第２本体部の延在方向は第２方向と略垂直である。
例えば、いくつかの例では、図６及び８に示すように、第２アノード１１２０と重ね合わせられた２つの信号線群１２０の位置は第２本体部１１２２の第２二等分線に対して略軸対称であり、第２二等分線は第２方向と平行である。このとき、図８に示すように、第２アノード１１２０は、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの位置対称の突起１７５が形成され、これら２つの突起１７５によって第２アノード及び第２アノード上の発光層の発光の非対称性をさらに効果的に低下させ、ひいては第２アノード及び第２アノード上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、第１方向における第２本体部１１２２の寸法は第２方向における第２本体部１１２２の寸法より大きい。つまり、第２本体部１１２２の形状は長尺形であり、例えば、六角形又は楕円形である。図１に示すように、通常、アノードは、第２方向における寸法が第１方向における寸法より大きいため、１つの信号線群を覆うことしかできないが、本開示の実施例に係る第２アノードは、第１方向における第２本体部の寸法を第２方向における第２本体部の寸法より大きくすることにより、面積が変わらない場合に隣接する２つの信号線群と重ね合わせられることができる。例えば、本開示の実施例に係る第２本体部は、図１に示される表示基板において対応するアノードの本体部を９０度回転させたものであってもよい。
例えば、いくつかの例では、図６及び８に示すように、各信号線群１２０は２本の信号線１２００を含み、第２アノード１１２０は隣接する２つの信号線群１２０における４本の信号線１２００と重ね合わせられる。例えば、第１方向における第１本体部１１１２の寸法の範囲は４５～５５ミクロンであってもよく、第２方向における第１本体部１１１２の寸法の範囲は１２～２０ミクロンであってもよい。なお、上記寸法は例示的なものに過ぎず、本開示の実施例の第２本体部の寸法は実際の製品の寸法及び解像度に応じて決定できる。
例えば、いくつかの例では、図６に示すように、第２本体部１１２２の形状は略六角形又は略楕円形であり、六角形の長対称軸又は楕円形の長径は第１方向と略平行である。なお、上記「略平行」とは、六角形の長対称軸又は楕円形の長径と第１方向との夾角が５度を超えないことを指す。
なお、本開示の実施例は、以上の場合を含むが、それに限定されず、本開示の実施例の第２本体部の形状は他の長尺形であってもよく、また、第２本体部の形状が略六角形又は略楕円形である場合、六角形の長対称軸又は楕円形の長径は第１方向と平行でなくてもよく、第２アノードの、信号線群が位置する平面への正投影は、隣接する２つの信号線群と重ね合わせられればよい。
例えば、いくつかの例では、図６に示すように、当該表示基板は、第２アノード１１２０のベース基板１０１から離れる側に位置すると共に第２開口１６２を含む画素限定層１６０をさらに含む。第１サブ画素１１２は、少なくとも一部が第２開口１６２に位置する第２発光層１１２４をさらに含み、第２開口１６２が限定する領域は第２有効発光領域１１２５である。第２アノード１１２０は第２発光層１１２４が発光するように駆動することができる。
例えば、図８に示すように、第２有効発光領域１１２５の面積は第２アノード１１２０の面積よりも僅かに小さくてもよく、第２有効発光領域１１２５の形状は第２アノード１１２０の第２本体部１１２２の形状と類似してもよく、第２有効発光領域１１２５のエッジと第２本体部１１２２のエッジとの最短距離の範囲は１～５ミクロンである。
なお、第２発光層１１２４は、電界発光層自体及び電界発光層の両側に位置する他の機能層、例えば、正孔注入層、正孔輸送層、電子注入層及び電子輸送層等を含んでもよい。
例えば、いくつかの例では、図８に示すように、第２サブ画素１１２は、第２発光層１１２５の第２アノード１１２２から離れる側に位置する第２カソード１１２６をさらに含む。
例えば、いくつかの例では、図６に示すように、各サブ画素群１１０は１つの第３サブ画素ペア１１６をさらに含み、第３サブ画素ペア１１６は２つの第３サブ画素１１３を含み、各第３サブ画素１１３は第３アノード１１３０を含み、第３サブ画素ペア１１６の２つの第３アノード１１３０はそれぞれ１つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６の２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０は隣接し、すなわち、隣接する２つの信号線群１２０である。図９Ａは本開示の一実施例に係る別の表示基板の構造模式図である。図９Ａに示すように、第３サブ画素ペア１１６を全体としてみると、第３サブ画素ペア１１６の２つの第３アノード１１３０がそれぞれ１つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６の２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０が隣接するので、第３サブ画素ペア１１６の２つの第３アノード１１３は、それぞれ隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起１７９が形成され、これら２つの突起１７９によって、第３サブ画素ペア１１６の発光の非対称性を低下させ、ひいては第３サブ画素ペア１１６の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、第３アノード１１３０と重ね合わせられた信号線群１２０における信号線１２００のベース基板１０１への正投影は、第２方向に延在し、第３アノード１１３０のベース基板１０１への正投影を横切る。
例えば、いくつかの例では、図６に示すように、第３サブ画素１１３は第３有効発光領域１１３５を含み、第３アノード１１３０は、第３有効発光領域１１３５と少なくとも部分的に重なる第３本体部１１３２を含み、第３サブ画素ペア１１６の２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０は、２つの第３本体部１１３２の中心を結ぶ線の第３二等分線に対して略軸対称であり、第３二等分線は第２方向と平行である。このとき、図９Ａに示すように、２つのアノード１１３０又は２つの第３有効発光領域１１３５は、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの位置対称の突起１７９が形成されている。これら２つの突起１７９によっては、第３サブ画素ペア１１６の発光の非対称性をさらに効果的に低下させ、ひいては第３サブ画素ペア１１６の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、各信号線群１２０は２本の信号線１２００を含み、第３サブ画素ペア１１６における２つの第３アノード１１３０はそれぞれ１つの信号線群１２００における２本の信号線１２００と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０は隣接する。例えば、いくつかの例では、図６に示すように、複数のサブ画素群１１０は、第２方向に沿って配列されて複数のサブ画素群列２１０を形成し、第１方向に沿って配列されて複数のサブ画素群行３１０を形成しており、隣接する２つのサブ画素群列２１０は１／２ピッチだけずれて設置され、第２方向に沿って１／２ピッチだけずれて設置される。上記ピッチは、第２方向において隣接する２つのサブ画素群１１０における２つの第１サブ画素１１１の中心間の距離に等しく、各サブ画素群１１０で、第１サブ画素１１１、第２サブ画素１１２及び第３サブ画素ペア１１６が第２方向に沿って配列され、第３サブ画素ペア１１６の２つの第３サブ画素１１３が第１方向に配列される。つまり、各サブ画素群は当該表示基板の１つの重複ユニットとすることができる。
例えば、いくつかの例では、第１サブ画素１１１は第１色の光を発光するように構成され、第２サブ画素１１２は第２色の光を発光するように構成され、第３サブ画素１１３は第３色の光を発光するように構成される。
例えば、いくつかの例では、第１色は青の色であり、第２色は赤の色であり、第３色は緑の色である。それにより、当該表示基板は赤・緑・青サブ画素の配列構造である。勿論、本開示の実施例は、以上の場合を含むが、それに限定されず。上記第１色、第２色及び第３色は他の色であってもよい。
例えば、いくつかの例では、図６に示すように、第３本体部１１３２の形状は略五角形であり、五角形の直角辺は第２方向と略平行である。
例えば、いくつかの例では、第１方向における第３本体部１１３２の寸法の範囲は２３～２７ミクロンであり、第２方向における第３本体部１１３２の寸法の範囲は１８～２２ミクロンである。
例えば、いくつかの例では、図９Ａに示すように、サブ画素群１１０が第３サブ画素１１３を含む場合、第３サブ画素１１３は第３発光層１１３４をさらに含む。このとき、画素限定層１６０は第３開口１６３をさらに含み、第３開口１６３は第３アノード１１３０を露出させる。第３発光層１１３４の少なくとも一部は第３開口１６３に位置するとともに第３アノード１１３０の露出された部分を覆う。第３開口１６３が限定する領域は第３サブ画素１１３の第３有効発光領域１１３５である。
なお、第３アノード１１３０の第３本体部１１３２の面積は第３発光層１１３４の面積よりも僅かに大きくてもよい。また、第３発光層１１３４は、電界発光層自体及び電界発光層の両側に位置する他の機能層、例えば、正孔注入層、正孔輸送層、電子注入層及び電子輸送層等々を含んでもよい。
図９Ｂは本開示の一実施例に係る別の表示基板の構造模式図である。例えば、図９Ｂに示すように、１つの第３サブ画素ペア１１６における２つの第３有効発光領域１１３５は１つの第３開口１６３を共有してもよく、つまり、第３開口１６３の面積は２つの第３有効発光領域１１３５の面積よりも僅かに大きく、第３開口１１３５にある発光層の面積は２つの第３本体部１１３２の面積よりも僅かに大きくてもよい。このとき、第３有効発光領域１１３５は第３開口１６３と第３本体部１１３２との重なる領域であってもよい。
例えば、いくつかの例では、図９Ｂに示すように、各第３サブ画素１１３は、第３発光層１１３５の第３アノード１１３２から離れる側に位置する第３カソード１１３６をさらに含む。
なお、上記各有効発光領域（例えば、第１有効発光領域、第２有効発光領域又は第３有効発光領域）は、一般的に、規則的な形状、例えば、上記六角形、五角形、又は楕円形として設計される。しかし、実際の作製プロセスでは、形成された有効発光領域の形状は、一般的に、上記設計された規則形状と一定のずれがある。例えば、上記規則形状の各角は丸みを付けたものになる可能性があり、従って、上記各有効発光領域（例えば、第１有効発光領域、第２有効発光領域又は第３有効発光領域）の形状は丸みを付けた角を含むものであってもよい。また、実際に作製される有効発光領域の形状は設計された形状に比べて他の変化がある可能性もある。例えば、六角形として設計された有効発光領域の形状は、実際の作製でほぼ楕円形になる可能性がある。
例えば、いくつかの例では、図６に示すように、第１サブ画素１１１が青の色のサブ画素で、第２サブ画素１１２が赤の色のサブ画素で、第３サブ画素１１３が緑の色のサブ画素である場合、第１サブ画素１１１の第１発光層１１１４の面積及び第２サブ画素１１２の第２発光層１１２４の面積がいずれも単一の第３サブ画素１１３の第３発光層１１３４の面積より大きく、且つ第１サブ画素１１１の第１発光層１１１４の面積が第２サブ画素１１２の第２発光層１１２４の面積より大きい。
本開示の一実施例は表示基板を提供し、図６に示すように、当該表示基板は、ベース基板１０１と、ベース基板１０１上に設置された複数のサブ画素群１１０及び複数の信号線群１２０と、を含む。複数の信号線群１２０は第１方向に沿って間隔をおいて配列されている。各信号線群１２０は、第１信号線１２１及び第２信号線１２２を含み、第１信号線１２１及び第２信号線１２２がいずれも第１方向と交差する第２方向に沿って延在する。各信号線群１２０では、第１信号線１２１と第２信号線１２２とが順に配列されており、隣接する２つの信号線群１２０における第１信号線１２１及び第２信号線１２２の配列順序が同じである。複数のサブ画素群１１０は、第２方向に沿って配列されて複数のサブ画素群列を形成し、第１方向に沿って配列されて複数のサブ画素群行を形成する。隣接する２つのサブ画素群列は、１／２ピッチだけずれて設置され、ピッチが、第２方向において隣接する２つのサブ画素群の２つの第１サブ画素の中心間の距離に等しい。各サブ画素群１１０は１つの第１サブ画素１１１、１つの第２サブ画素１１２及び１つの第３サブ画素ペア１１６を含み、第３サブ画素ペア１１６が２つの第３サブ画素１１３を含む。各サブ画素群１１０では、第１サブ画素１１１、第２サブ画素１１２及び第３サブ画素ペア１１６が第２方向に沿って配列され、第３サブ画素ペア１１６における２つの第３サブ画素１１３が第１方向に沿って配列される。第１サブ画素１１１は第１アノード１１１０を含み、第２サブ画素１１２は第２アノード１１２０を含み、第３サブ画素１１３は第３アノード１１３０を含む。第１アノード１１１０は隣接する２つの信号線群１２０と重ね合わせられ、第２アノード１１２０は隣接する２つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０はそれぞれ１つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０が隣接する。本開示の一実施例はさらに表示装置を提供する。当該表示装置は上記表示基板を含む。従って、当該表示装置によれば、各サブ画素のアノード及びアノード上の発光層（例えば、上記第１アノード及び第１アノード上の第１発光層、第２アノード及び第２アノード上の第２発光層、第３アノード及び第３アノード上の第１発光層）の発光の非対称性を効果的に低下させ、ひいては有効発光領域の発光の非対称性をなくすことができる。それにより、当該表示装置の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができるため、表示品質を向上させ、且つユーザーエクスペリエンスを最適化する。
例えば、いくつかの例では、当該表示装置は、スマートフォン、タブレットパソコン、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等の表示機能を有するいずれかの製品又は部材であってもよい。
本開示の一実施例はさらに表示基板を提供する。図６及び７に示すように、当該表示基板は、ベース基板１０１と、ベース基板１０１上に設置された複数のサブ画素群１１０及び複数の信号線群１２０と、を含む。複数の信号線群１２０は第１方向に沿って間隔をおいて配列される。複数の信号線群１２０のそれぞれには２本の信号線１２００を含み、信号線１２００が第１方向と交差する第２方向に沿って延在する。各サブ画素群１１０は、１つの青の色のサブ画素１１１及び１つの赤の色のサブ画素１１２を含む。青の色のサブ画素１１１は第１アノード１１１０を含み、赤の色のサブ画素１１２は第２アノード１１２０を含む。第１アノード１１１０は隣接する２つの信号線群１２０における４本の信号線１２００と重ね合わせられ、第２アノード１１２０は隣接する２つの信号線群１２０における４本の信号線１２００と重ね合わせられる。
本開示の実施例に係る表示基板では、青の色のサブ画素１１１の第１アノード１１１０及び赤の色のサブ画素１１２の第２アノード１１２０はいずれも隣接する２つの信号線群１２０における４本の信号線１２００と同時に重ね合わせられる。このとき、第１アノード１１１０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性を低下させ、ひいては第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。同様に、第２アノード１１２０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性を低下させ、ひいては第２アノード１１１０及び第２アノード１１２０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、各信号線群１２０に含まれる２本の信号線１２００は、データを伝送又は書き込むためのデータ線１２１、及び駆動電圧を伝送するための電源線１２２であってもよい。データ線及び電源線の厚さが大きいため、データ線及び電源線を覆う平坦層が当該表示基板を完全に平坦化できない。その結果、平坦層上のアノード及びアノード上の発光層が不平坦になってしまい、アノード及びアノード上の発光層には突起が現れるようにする。本開示の実施例に係る表示基板は、第１アノード及び第２アノードがいずれも隣接する２つの信号線群における４本の信号線と同時に重ね合わせられたことによって、第１アノード及び第２アノード上の発光層の発光の非対称性をなくすことができ、それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、第１アノード１１１０と重ね合わせられた４つの信号線１２００のベース基板１０１への正投影は、第２方向に延在し、第１アノード１１１０のベース基板１０１への正投影を横切り、第２アノード１１２０と重ね合わせられた４つの信号線１２００のベース基板１０１への正投影は、第２方向に延在し、第２アノード１１２０のベース基板１０１への正投影を横切る。
例えば、いくつかの例では、図６に示すように、各サブ画素群１１０は１つの緑の色のサブ画素ペア１１６をさらに含み、各緑の色のサブ画素ペア１１６は２つの緑の色のサブ画素１１３を含み、各緑の色のサブ画素１１３は第３アノード１１３０を含み、緑の色サブ画素ペア１１６における２つの第３アノード１１３０はそれぞれ１つの信号線群１２０の２本の信号線１２００と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０は隣接する。このとき、第３サブ画素ペア１１６を全体として見ると、第３サブ画素ペア１１６における２つの第３アノード１１３０がそれぞれ１つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０が隣接するので、第３サブ画素ペア１１６における２つの第３アノード１１３０はそれぞれ、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第３サブ画素ペア１１６の発光の非対称性を低下させ、ひいては第３サブ画素ペア１１６の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
本開示の少なくとも１つの実施例はさらに表示基板を提供する。図６及び７に示すように、当該表示基板は、ベース基板１０１と、ベース基板１０１上に設置された複数のサブ画素群１１０及び複数の信号線群１２０と、を含む。複数の信号線群１２０は第１方向に沿って間隔をおいて配列され、各信号線群１２０は第１信号線１２１及び第２信号線１２２を含み、第１信号線１２１及び第２信号線１２２は第１方向と交差する第２方向に沿って延在する。各サブ画素群１１０は１つの第１サブ画素１１１を含み、第１サブ画素１１１は第１アノード１１１０及び第１有効発光領域１１１５を含み、第１アノード１１１０は、第１有効発光領域１１１５と少なくとも部分的に重なる第１本体部１１１２を含み、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第１本体部１１１２の寸法は第１方向における第１信号線１２１の寸法の１５～１７倍であり、第２方向における第１本体部１１１２の寸法は第１方向における第１信号線１２１の寸法の９～１１倍である。第１方向における第１本体部１１１２の寸法が第１方向における第１信号線１２１の寸法の１５～１７倍であるので、隣接する２つの信号線群１２０を覆うことができる。このとき、第１アノード１１１０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性を低下させることができ、ひいては第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における第１本体部１１１２の寸法と第２方向における第１本体部１１１２の寸法との比率をγ１とし、γ１の値の範囲は１．５～１．７である。
例えば、いくつかの例では、各サブ画素群１１０は１つの第２サブ画素１１２をさらに含み、第２サブ画素１１２は第２アノード１１２０及び第２有効発光領域１１２５を含み、第２アノード１１２０は、第２有効発光領域１１２５と重なる第２本体部１１２２を含み、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第２本体部１１２２の寸法は第１方向における第１信号線の寸法の１２～１４倍であり、第２方向における第２本体部の寸法は第１方向における第１信号線の寸法の４～６倍である。第１方向における第２本体部１１２２の寸法が第１方向における第１信号線１２１の寸法の１２～１４倍であるので、隣接する２つの信号線群１２０を覆うことができる。このとき、第２アノード１１２０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性を低下させ、ひいては第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における第２本体部１１２２の寸法と第２方向における第２本体部１１２２の寸法との比率をγ２とし、γ２の値の範囲は２．２～２．６である。
例えば、いくつかの例では、各サブ画素群１１０は１つの第３サブ画素ペア１１６をさらに含み、各第３サブ画素ペア１１６は２つの第３サブ画素１１３を含み、各第３サブ画素１１３は第３アノード１１３０及び第３有効発光領域１１３５を含み、第３アノード１１３０は、第３有効発光領域１１３５と少なくとも部分的に重なる第３本体部１１３２を含み、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第３本体部１１３２の寸法は第１方向における第１信号線１２１の寸法の６～８倍であり、第２方向における第３本体部１１３２の寸法は第１方向における第１信号線１２１の寸法の７～９倍である。
例えば、いくつかの例では、第１方向における第２信号線１２２の寸法は第１方向における第１信号線１２１の寸法の１．３～１．４倍である。
例えば、いくつかの例では、第１有効発光領域１１１５のベース基板１０１への正投影は第１アノード１１１２のベース基板１０１への正投影内にあり、第１有効発光領域１１１５のベース基板１０１への正投影のエッジと第１アノード１１１２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンであり、第２有効発光領域１１２５のベース基板１０１への正投影は第２アノード１１２２のベース基板１０１への正投影内にあり、第２有効発光領域１１２５のベース基板１０１への正投影のエッジと第２アノード１１２２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンであり、第３有効発光領域１１３５のベース基板１０１への正投影は第３アノード１１３２のベース基板１０１への正投影内にあり、第３有効発光領域１１３５のベース基板１０１への正投影のエッジと第３アノード１１３２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンである。
例えば、いくつかの例では、上記第１サブ画素は青の色のサブ画素で、上記第２サブ画素は赤の色のサブ画素で、上記第３サブ画素は緑の色のサブ画素である。本開示の少なくとも１つの実施例はさらに表示基板を提供する。図６及び７に示すように、当該表示基板は、ベース基板１０１と、ベース基板１０１上に設置された複数のサブ画素群１１０及び複数の信号線群１２０と、を含む。複数の信号線群１２０は第１方向に沿って間隔をおいて配列され、各信号線群１２０は第１信号線１２１及び第２信号線１２２を含み、第１信号線１２１及び第２信号線１２２は第１方向と交差する第２方向に沿って延在する。各サブ画素群１１０は１つの青の色のサブ画素１１１及び１つの赤の色のサブ画素１１２を含み、青の色のサブ画素１１１は第１アノード１１１０及び第１有効発光領域１１１５を含み、赤の色のサブ画素１１２は第２アノード１１２０及び第２有効発光領域１１２５を含み、第１アノード１１１０は、第１有効発光領域１１１５と少なくとも部分的に重なる第１本体部１１１２を含み、第２アノード１１２０は、第２有効発光領域１１２５と少なくとも部分的に重なる第２本体部１１２２を含み、第１本体部１１１２のベース基板１０１への正投影の形状は略長尺形であり、第１本体部１１１２の延在方向は第２方向と交差し、第２本体部１１２２のベース基板１０１への正投影の形状は略長尺形であり、第２本体部１１２２の延在方向は第２方向と交差する。なお、上記第１本体部の延在方向及び第２本体部の延在方向は、第１方向と同じであってもよく、異なってもよい。
本開示の実施例に係る表示基板では、第１サブ画素１１１の第１アノード１１１０の第１本体部１１１２の延在方向が第２方向と交差するので、第１本体部１１１２は隣接する２つの信号線群１２０を覆うことができる。このとき、第１アノード１１１０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性を低下させ、ひいては第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。同様に、第２サブ画素１１２の第２アノード１１２０の第２本体部１１２２の延在方向が第２方向と交差するので、第２本体部１１１２は隣接する２つの信号線群１２０を覆うことができる。このとき、第２アノード１１２０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性を低下させ、ひいては第２アノード１１１０及び第２アノード１１２０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、図６に示すように、第１本体部１１１２の延在方向は第２方向と略垂直であり、第２本体部１１２２の延在方向は第２方向と略垂直である。このとき、第１本体部１１１２及び第２本体部１１２２の長さ（延在方向における寸法）が十分に大きい場合、第１本体部１１１２が隣接する２つの信号線群１２０を覆い、第２本体部１１２２が隣接する２つの信号線群１２０を覆うことを確保することができる。なお、上記「略垂直」は、第１本体部又は第２本体部の延在方向と第２方向との夾角の範囲が８５～９５度である場合を含む。
例えば、いくつかの例では、図６に示すように、上記第１方向は第２方向と垂直である。このとき、第１本体部１１１２の延在方向は第１方向と略平行であってもよく、第２本体部１１２２の延在方向は第１方向と略平行であってもよい。なお、上記「略平行」は、第１本体部又は第２本体部の延在方向と第１方向との夾角の範囲が０～５度である場合を含む。
例えば、いくつかの例では、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第１本体部１１１２の寸法は第１方向における第１信号線１２１の寸法の１５～１７倍であり、第２方向における第１本体部１１１２の寸法は第１方向における第１信号線１２１の寸法の９～１１倍である。第１方向における第１本体部１１１２の寸法は第１方向における第１信号線１２１の寸法の１５～１７倍であるので、隣接する２つの信号線群１２０を覆うことができる。このとき、第１アノード１１１０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性を低下させ、ひいては第１アノード１１１０及び第１アノード１１１０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における第１信号線１２１の寸法は３～４ミクロンである。
例えば、いくつかの例では、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第２本体部１１２２の寸法は第１方向における第１信号線の寸法の１２～１４倍であり、第２方向における第２本体部の寸法は第１方向における第１信号線の寸法の４～６倍である。第２本体部１１２２は、第１方向における寸法は第１方向における第１信号線１２１の寸法の１２～１４倍であるので、隣接する２つの信号線群１２０を覆うことができる。このとき、第２アノード１１２０は、信号線群１２０と重ね合わせられた位置に突起が形成されても、隣接する２つの信号線群１２０と重ね合わせられた第２アノード１１２０の位置に２つの突起が形成され、これら２つの突起によって、第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性を低下させ、ひいては第２アノード１１２０及び第２アノード１１２０上の発光層の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象を改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における第２信号線１２２の寸法は第１方向における第１信号線１２１の寸法の１．３～１．４倍である。つまり、第２信号線１２２の幅が比較的に広いため、駆動電圧を伝送することに適用する。
例えば、いくつかの例では、各サブ画素群１２０は１つの緑の色のサブ画素ペア１１６をさらに含み、各緑の色のサブ画素ペア１１６は２つの緑の色のサブ画素１１３を含み、各緑の色のサブ画素１１３は第３アノード１１３０及び第３有効発光領域１１３５を含み、第３アノード１１３０は、第３有効発光領域１１３５と少なくとも部分的に重なると共に、１つの信号線群１２０を覆う第３本体部１１３２を含み、緑の色のサブ画素ペア１１６における２つの第３本体部１１３２と重ね合わせられた２つの信号線群１２０は隣接する。このとき、第３サブ画素ペア１１６を全体としてみると、第３サブ画素ペア１１６における２つの第３アノード１１３０がそれぞれ１つの信号線群１２０と重ね合わせられ、第３サブ画素ペア１１６における２つの第３アノード１１３０と重ね合わせられた２つの信号線群１２０が隣接するので、第３サブ画素ペア１１６における２つの第３アノード１１３０はそれぞれ、隣接する２つの信号線群１２０と重ね合わせられた位置に２つの突起が形成され、これら２つの突起によって、第３サブ画素ペア１１６の発光の非対称性を低下させ、ひいては第３サブ画素ペア１１６の発光の非対称性をなくすことができる。それにより、当該表示基板の法線の左右両側から表示基板の法線に対して同じ角度で観察する際に生じたカラーシフト現象をさらに改善し、ひいてはなくすことができる。
例えば、いくつかの例では、第１方向における隣接する２つの信号線群１２０の間の間隔の寸法は第１方向における第１信号線１２１の寸法の８～１０倍であり、第１方向における第３本体部１１３２の寸法は第１方向における第１信号線１２１の寸法の６～８倍であり、第２方向における第３本体部１１３２の寸法は第１方向における第１信号線１２１の寸法の７～９倍である。このとき、１つの第３サブ画素ペア１１６では、第１方向における２つの第３本体部１１３２の寸法は少なくとも第１方向における第１信号線１２１の寸法の１２～１６倍であるので、隣接する２つの信号線群１２０と重ね合わせられることができる。
例えば、いくつかの例では、第１有効発光領域１１１５のベース基板１０１への正投影は第１アノード１１１２のベース基板１０１への正投影内にあり、第１有効発光領域１１１５のベース基板１０１への正投影のエッジと第１アノード１１１２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンであり、第２有効発光領域１１２５のベース基板１０１への正投影は第２アノード１１２２のベース基板１０１への正投影内にあり、第２有効発光領域１１２５のベース基板１０１への正投影のエッジと第２アノード１１２２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンであり、第３有効発光領域１１３５のベース基板１０１への正投影は第３アノード１１３２のベース基板１０１への正投影内にあり、第３有効発光領域１１３５のベース基板１０１への正投影のエッジと第３アノード１１３２のベース基板１０１への正投影のエッジとの最短距離の範囲は１～３ミクロンである。
本開示の少なくとも１つの実施例はさらに表示基板を提供し、該表示基板は、図６に示すように、ベース基板１０１と、複数のサブ画素群１１０と、第１方向に沿って間隔をおいて配列される複数の信号線群１２０であって、各信号線群１２０は第１信号線１２１及び第２信号線１２２を含み、第１信号線１２１及び第２信号線１２２はいずれも第１方向と交差する第２方向に沿って延在し、各信号線群１２０において第１信号線１２１と第２信号線１２２とが順に配列され、隣接する２つの信号線群１２０の第１信号線１２１及び第２信号線１２２の配列順序が同じである複数の信号線群１２０と、を含み、各サブ画素群１２０は１つの第１サブ画素１１１を含み、第１サブ画素１１１は、隣接する２つの信号線群１２０と重ね合わせられた第１アノード１１１０を含む。
例えば、いくつかの例では、図６に示すように、隣接する２つの信号線群１２０は、第１方向に沿って配列された第１信号線群１２０１及び第２信号線群１２０２を含み、第１信号線群１２０１のうち、第１信号線１２１が第２信号線１２２の第２信号線群１２０２から離れる一方側に位置し、第２信号線群１２０２のうち、第１信号線１２１が第２信号線１２２の第１信号線群１２０１に近い側に位置する。なお、次の点に注意する必要がある。
（１）本開示の実施例の図面は、本開示の実施例に関する構造のみに関し、他の構造は通常の設計を参照すればよい。
（２）矛盾がない場合、本開示の同一実施例及び異なる実施例の特徴を組み合わせてもよい。
以上は、本開示の実施形態に過ぎず、本開示の保護範囲はそれに制限されず、当業者であれば、本開示の技術範囲内に容易に想到し得る変化又は置換はすべて本開示の保護範囲に含まれる。したがって、本開示の保護範囲は請求項の保護範囲を基準にする。
１０ ベース基板
２０ 画素駆動回路
２５ 信号線群
２５１ データ線
２５２ 電源線
３０ 平坦層
４０ アノード
５０ 発光層
６０ カソード
７０ 非対象凸起
８０ 画素限定相
９０ 有効発行領域
９１ 青の色の有効発光領域
９２ 赤の色の有効発光領域
９３ 緑の色の有効発光領域
１０１ ベース基板
１１０ サブ画素群
１１１ 第１サブ画素
１１１０ 第１アノード
１１１２ 第１本体部
１１１４ 第１発光層
１１１５ 第１有効発光領域
１１１６ 第１カソード
１７０ 突起
１７１ 第１接続電極
１１２ 第２サブ画素
１１２０ 第２アノード
１１２２ 第２本体部
１１２４ 第２発光層
１１２５ 第２有効発光領域
１１２６ 第２カソード
１７２ 第２接続電極
１１３ 第３サブ画素
１１６ 第３サブ画素ペア
１１３０ 第３アノード
１１３２ 第３本体部
１１３４ 第３発光層
１１３５ 第３有効発光領域
１１３６ 第３カソード
１７３ 第３接続電極
１７５ 突起
１７９ 突起
１２０ 信号線群
１２１ データ線
１２２ 電源線
１２００ 信号線
１２０１ 第１信号線群
１２０２ 第２信号線群
１６０ 画素限定層
１６１ 第１開口
１６２ 第２開口
１６３ 第３開口
２２０ 画素駆動回路
２３０ 平坦層
３１０ 半導体層
３２０ 第１導電層
３３０ 第２導電層
３４０ 第３導電層
３４１ 第１接続部
３４２ 第２接続部
３８１～３８８ ビアホール
Ｔ１～Ｔ７ 薄膜トランジスタ
Ｄ１～Ｄ７ ドレイン
Ｓ１～Ｓ７ ソース
Ｇ１～Ｇ７ ゲート
ＧＬ ゲート線
ＥＭ エミッション制御線
ＲＬ 初期化線
Ｃｓｔ コンデンサ
ＣＥ１ 第１電極
ＣＥ２ 第２電極

Claims (25)

  1. 表示基板であって、
    ベース基板と、
    複数のサブ画素群と、
    第１方向に沿って間隔をおいて配列され、それぞれには少なくとも１本の、前記第１方向と交差する第２方向に沿って延在する信号線を含む複数の信号線群と、を含み、
    前記複数のサブ画素群のそれぞれは、１つの第１サブ画素を含んでおり、前記第１サブ画素は、第１アノード及び第１有効発光領域を含み、前記第１アノードは、前記第１有効発光領域と少なくとも部分的に重なると共に前記第１方向における寸法が前記第２方向における寸法より大きい第１本体部を含み、
    前記複数の信号線群のそれぞれに含まれる前記少なくとも１本の信号線は、前記第１方向に沿って配列された第１信号線及び第２信号線を含み、１つの前記信号線群における前記第１信号線と前記第２信号線との間の距離が隣接する２つの前記信号線群の間の距離より小さく、
    前記複数のサブ画素群のそれぞれは１つの第２サブ画素をさらに含み、前記第２サブ画素は、第２アノードを含み、前記第1アノードは、隣接する２つの前記信号線群における２本の前記第１信号線及び２本の前記第２信号線と重ね合わされ、前記第２アノードは、隣接する２つの前記信号線群における２本の前記第１信号線及び２本の前記第２信号線と重ね合わされる、表示基板。
  2. 前記第１方向における前記第１本体部の寸法と前記第２方向における前記第１本体部の寸法との比率をγ１とし、γ１の値の範囲は１．２～３である、請求項１に記載の表示基板。
  3. 前記第１アノードと重ね合わせられた２つの前記信号線群における前記信号線の前記ベース基板への正投影は、前記第２方向に延在し、前記第１アノードの前記ベース基板への正投影を横切る、請求項１に記載の表示基板。
  4. 各前記信号線は、外部駆動回路に接続された端部を含む、請求項１に記載の表示基板。
  5. 前記第１本体部の前記ベース基板への正投影の形状は略長尺形であり、前記第１本体部の延在方向は前記第２方向と交差する、請求項１～４のいずれか１項に記載の表示基板。
  6. 前記第１本体部の延在方向は前記第２方向と略垂直である、請求項５に記載の表示基板。
  7. 前記第１アノードと重ね合わせられた２つの前記信号線群の位置は、前記第１方向における前記第１本体部の両端部にある、請求項１～６のいずれか１項に記載の表示基板。
  8. 前記第１アノードと重ね合わせられた２つの前記信号線群の位置は、前記第１本体部の第１二等分線に対して略軸対称であり、前記第１二等分線は前記第２方向と平行である、請求項７に記載の表示基板。
  9. 前記第１本体部の形状は略六角形又は略楕円形であり、前記六角形の長対称軸又は前記楕円形の長径は前記第１方向と略平行である、請求項１～８のいずれか１項に記載の表示基板。
  10. 前記複数の信号線群において前記第１信号線と前記第２信号線とが順に配列され、隣接する２つの前記信号線群における前記第１信号線及び前記第２信号線の配列順序が同じであり、隣接する２つの前記信号線群は、前記第１方向に沿って配列された第１信号線群及び第２信号線群を含み、前記第１信号線群のうち前記第１信号線が前記第２信号線の前記第２信号線群から離れる側に位置し、前記第２信号線群のうち前記第１信号線が前記第２信号線の前記第１信号線群に近い側に位置する、請求項１に記載の表示基板。
  11. 前記第１信号線はデータ信号を伝送するデータ線として構成され、前記第２信号線は駆動電圧を伝送する電源線として構成される、請求項１に記載の表示基板。
  12. 前記第１方向は前記第２方向と垂直である、請求項１～１１のいずれか１項に記載の表示基板。
  13. 前記第２アノードと重ね合わせられた２つの前記信号線群における前記信号線の前記ベース基板への正投影は、前記第２方向に延在し、前記第２アノードの前記ベース基板への正投影を横切る、請求項１に記載の表示基板。
  14. 前記第２サブ画素は第２有効発光領域を含み、前記第２アノードは、前記第２有効発光領域と少なくとも部分的に重なると共に、前記第１方向における寸法が前記第２方向における寸法より大きい第２本体部を含み、
    前記第２アノードと重ね合わせられた２つの前記信号線群の位置は、前記第１方向における前記第２本体部の両端部にある、請求項１に記載の表示基板。
  15. 前記第２本体部の前記ベース基板への正投影の形状は略長尺形であり、前記第２本体部の延在方向は前記第２方向と交差する、請求項１４に記載の表示基板。
  16. 前記第２本体部の延在方向は前記第２方向と略垂直である、請求項１５に記載の表示基板。
  17. 前記第２アノードと重ね合わせられた２つの前記信号線群の位置は、前記第２本体部の第２二等分線に対して略軸対称であり、前記第２二等分線は前記第２方向と平行である、請求項１４に記載の表示基板。
  18. 前記第２本体部の形状は略六角形又は略楕円形であり、前記六角形の長対称軸又は前記楕円形の長径は前記第１方向と略平行である、請求項１４に記載の表示基板。
  19. 前記複数のサブ画素群のそれぞれは１つの第３サブ画素ペアをさらに含み、各前記第３サブ画素ペアは２つの第３サブ画素を含み、各前記第３サブ画素は第３アノードを含み、前記第３サブ画素ペアにおける２つの前記第３アノードはそれぞれ、１つの前記信号線群と重ね合わせられ、前記第３サブ画素ペアにおける２つの前記第３アノードと重ね合わせられた２つの前記信号線群は隣接する、請求項１～１８のいずれか１項に記載の表示基板。
  20. 前記第３アノードと重ね合わせられた前記信号線群における前記信号線の前記ベース基板への正投影は、前記第２方向に延在し、前記第３アノードの前記ベース基板への正投影を横切る、請求項１９に記載の表示基板。
  21. 前記第３サブ画素は第３有効発光領域を含み、前記第３アノードは、前記第３有効発光領域と少なくとも部分的に重なる第３本体部を含み、前記第３サブ画素ペアにおける２つの前記第３アノードと重ね合わせられた２つの前記信号線群は２つの前記第３本体部の中心を結ぶ線の第３二等分線に対して略軸対称であり、前記第３二等分線は前記第２方向と平行である、請求項１９に記載の表示基板。
  22. 前記複数の信号線群のそれぞれは２本の前記信号線を含み、前記第３サブ画素ペアにおける２つの前記第３アノードはそれぞれ、１つの前記信号線群における２本の前記信号線と重ね合わせられ、前記第３サブ画素ペアにおける２つの前記第３アノードと重ね合わせられた２つの前記信号線群は隣接する、請求項１９～２１のいずれか１項に記載の表示基板。
  23. 前記第１アノードの前記ベース基板から離れる側に位置し、第１開口を含む画素限定層をさらに含み、
    前記第１サブ画素は第１発光層をさらに含み、前記第１開口は前記第１アノードを露出し、前記第１発光層の少なくとも一部は前記第１開口に位置するとともに前記第１アノードの露出された部分を覆い、前記第１開口が限定する領域は前記第１サブ画素の第１有効発光領域である、請求項１～２２のいずれか１項に記載の表示基板。
  24. 前記複数の信号線群が位置する膜層と前記第１アノードが位置する膜層との間に位置する平坦層をさらに含み、
    前記ベース基板に垂直な方向における各前記信号線群の高さの範囲は６５０～８５０ナノメートルであり、前記平坦層の厚さの範囲は１．４～１．６ミクロンである、請求項２３に記載の表示基板。
  25. 請求項１～２４のいずれか１項に記載の表示基板を含む表示装置。
JP2019569409A 2019-07-31 2019-07-31 表示基板及び表示装置 Active JP7332484B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/098708 WO2021016947A1 (zh) 2019-07-31 2019-07-31 显示基板和显示装置

Publications (2)

Publication Number Publication Date
JP2022550492A JP2022550492A (ja) 2022-12-02
JP7332484B2 true JP7332484B2 (ja) 2023-08-23

Family

ID=71741177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569409A Active JP7332484B2 (ja) 2019-07-31 2019-07-31 表示基板及び表示装置

Country Status (10)

Country Link
US (1) US20210408203A1 (ja)
JP (1) JP7332484B2 (ja)
KR (1) KR20210015929A (ja)
CN (1) CN112714954A (ja)
AU (1) AU2019279939B2 (ja)
BR (1) BR112019026939A2 (ja)
MX (1) MX2019015388A (ja)
RU (1) RU2727938C1 (ja)
TW (2) TWI726490B (ja)
WO (1) WO2021016947A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115606325A (zh) * 2019-07-31 2023-01-13 京东方科技集团股份有限公司（Cn） 显示基板以及显示装置
AU2019279972B2 (en) 2019-07-31 2021-08-05 Boe Technology Group Co., Ltd. Electroluminescent display panel and display device
CN114384729A (zh) * 2020-10-19 2022-04-22 京东方科技集团股份有限公司 显示模组及其制备方法、显示装置
CN114582923A (zh) * 2020-11-30 2022-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115053350A (zh) * 2020-12-25 2022-09-13 京东方科技集团股份有限公司 显示基板和显示面板
CN115835687A (zh) * 2021-01-29 2023-03-21 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
WO2022252001A1 (zh) * 2021-05-31 2022-12-08 京东方科技集团股份有限公司 阵列基板、显示面板
TWI777604B (zh) * 2021-06-08 2022-09-11 友達光電股份有限公司 畫素陣列及其製作方法,金屬光罩及其製作方法
CN113809134A (zh) * 2021-08-26 2021-12-17 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
CN113990900B (zh) * 2021-10-12 2023-05-30 武汉华星光电半导体显示技术有限公司 显示面板和移动终端
WO2023142119A1 (zh) * 2022-01-30 2023-08-03 京东方科技集团股份有限公司 显示面板和显示装置
CN116940175A (zh) * 2022-03-30 2023-10-24 京东方科技集团股份有限公司 显示基板
CN116997200A (zh) * 2022-04-22 2023-11-03 北京京东方技术开发有限公司 显示基板和显示装置
CN118077330A (zh) * 2022-09-20 2024-05-24 京东方科技集团股份有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187187A (ja) 2012-03-06 2013-09-19 Samsung Display Co Ltd 有機発光表示装置の画素配列構造
JP2016009636A (ja) 2014-06-26 2016-01-18 Ｎｌｔテクノロジー株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器
US20170169760A1 (en) 2015-12-14 2017-06-15 Lg Display Co., Ltd. Organic Light-Emitting Display Device
US20180076270A1 (en) 2016-09-13 2018-03-15 Samsung Display Co., Ltd . Display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288998B1 (ko) * 2006-09-06 2013-07-23 삼성디스플레이 주식회사 표시기판
US20100283931A1 (en) * 2008-04-17 2010-11-11 Satoshi Horiuchi Tft array substrate and liquid crystal display device
WO2011086782A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アレイ基板、及び、液晶表示パネル
KR101064430B1 (ko) * 2010-04-13 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20120072540A (ko) * 2010-12-24 2012-07-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102048926B1 (ko) * 2012-11-19 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104269431B (zh) * 2014-09-29 2017-03-01 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及显示装置
KR102373434B1 (ko) * 2014-11-07 2022-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
EP3350837B1 (en) * 2015-09-15 2022-04-06 BOE Technology Group Co., Ltd. Array substrate, related display panels, and related display apparatus
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
KR20180025431A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US10224386B2 (en) * 2016-09-23 2019-03-05 Apple Inc. Display with power supply mesh
CN106298865B (zh) * 2016-11-16 2019-10-18 京东方科技集团股份有限公司 像素排列结构、有机电致发光器件、显示装置、掩模板
KR102391918B1 (ko) * 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187187A (ja) 2012-03-06 2013-09-19 Samsung Display Co Ltd 有機発光表示装置の画素配列構造
JP2016009636A (ja) 2014-06-26 2016-01-18 Ｎｌｔテクノロジー株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器
US20170169760A1 (en) 2015-12-14 2017-06-15 Lg Display Co., Ltd. Organic Light-Emitting Display Device
US20180076270A1 (en) 2016-09-13 2018-03-15 Samsung Display Co., Ltd . Display device

Also Published As

Publication number Publication date
TW202107748A (zh) 2021-02-16
TWI726490B (zh) 2021-05-01
TW202121714A (zh) 2021-06-01
AU2019279939B2 (en) 2021-04-08
RU2727938C1 (ru) 2020-07-27
BR112019026939A2 (pt) 2022-02-08
US20210408203A1 (en) 2021-12-30
TWI729968B (zh) 2021-06-01
WO2021016947A1 (zh) 2021-02-04
KR20210015929A (ko) 2021-02-10
MX2019015388A (es) 2021-02-18
JP2022550492A (ja) 2022-12-02
AU2019279939A1 (en) 2021-02-18
CN112714954A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7332484B2 (ja) 表示基板及び表示装置
CN112673474B (zh) 电致发光显示面板及显示装置
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
JP7299223B2 (ja) 表示基板および表示装置
EP2797134B1 (en) Organic light emitting diode display
US10446614B2 (en) Organic light-emitting display device
US11587983B2 (en) Electroluminescent display module and display device with reduced color cast
WO2021258318A1 (zh) 显示基板及其制作方法、显示装置
WO2022000233A1 (zh) 显示基板及其制作方法和显示装置
KR101319319B1 (ko) 유기 전계발광소자
WO2021081814A1 (zh) 阵列基板和显示装置
CN115152027A (zh) 阵列基板和显示设备
WO2023060520A1 (zh) 显示面板及显示装置
WO2023226701A1 (zh) 显示基板、显示装置以及显示基板的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R150 Certificate of patent or registration of utility model

Ref document number: 7332484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150